JP2018195388A - Manufacturing method of display device - Google Patents

Manufacturing method of display device Download PDF

Info

Publication number
JP2018195388A
JP2018195388A JP2017095902A JP2017095902A JP2018195388A JP 2018195388 A JP2018195388 A JP 2018195388A JP 2017095902 A JP2017095902 A JP 2017095902A JP 2017095902 A JP2017095902 A JP 2017095902A JP 2018195388 A JP2018195388 A JP 2018195388A
Authority
JP
Japan
Prior art keywords
pixel electrode
plasma treatment
manufacturing
organic compound
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017095902A
Other languages
Japanese (ja)
Inventor
裕訓 豊田
Hirokuni Toyoda
裕訓 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017095902A priority Critical patent/JP2018195388A/en
Publication of JP2018195388A publication Critical patent/JP2018195388A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a manufacturing method of a substrate for providing a display device with high reliability.SOLUTION: A manufacturing method disclosed herein includes steps of: forming a transistor on a substrate; forming, on the transistor, a pixel electrode which is electrically connected to the transistor and contains a conductive oxide; fabricating an array substrate by partially exposing a surface of the pixel electrode and forming a barrier for covering an end of the pixel electrode; and performing plasma treatment on the exposed surface of the pixel electrode. The plasma treatment is performed so that, when the array substrate is heated at 200°C for 30 minutes after the plasma treatment, the organic compound desorbed from the array substrate may have a total amount per array substrate unit area of 5.0 ng/cmor less.SELECTED DRAWING: Figure 4

Description

本発明は、表示装置の製造方法、例えば、有機エレクトロルミネッセンス表示装置の製造方法に関する。   The present invention relates to a method for manufacturing a display device, for example, a method for manufacturing an organic electroluminescence display device.

代表的な薄型ディスプレイとして、液晶表示装置や有機エレクトロルミネッセンス表示装置(以下、有機EL表示装置)が知られている。これらの表示装置は基板上に形成される複数の画素を有しており、各画素には液晶素子や有機EL素子(以下、発光素子)などの表示素子が設けられる。液晶素子や有機EL素子は一対の電極、およびこれらに挟まれる液晶、あるいは発光性の有機化合物を含む層を基本構造としており、一対の電極間に電圧を印加する、あるいは電流を流すことによって駆動される。   As typical thin displays, liquid crystal display devices and organic electroluminescence display devices (hereinafter referred to as organic EL display devices) are known. These display devices have a plurality of pixels formed on a substrate, and each pixel is provided with a display element such as a liquid crystal element or an organic EL element (hereinafter referred to as a light emitting element). A liquid crystal element or an organic EL element has a basic structure including a pair of electrodes and a layer containing a liquid crystal sandwiched between them or a light-emitting organic compound, and is driven by applying a voltage or passing a current between the pair of electrodes. Is done.

いずれの表示素子においても、一対の電極のうち少なくとも一方は可視光を透過するように構成される。可視光を透過する電極には透明導電膜としてインジウムを主成分とする導電性酸化物が用いられ、典型的な導電性酸化物として、インジウムとスズの混合酸化物(ITO)やインジウムと亜鉛の混合酸化物(IZO)が挙げられる。特許文献1に開示されているように、多くの表示装置では、導電性酸化物を含む電極を画素電極として各画素に形成することによってアレイ基板が作製される。このアレイ基板上に表示素子を形成することで、表示装置が製造される。アレイ基板の作製時、酸素を含有するガスの存在下、画素電極に対してプラズマ処理を行うことで画素電極表面を清浄化することができる(特許文献2参照)。これにより、画素電極上に残存する異物による影響を低減することができ、表示装置の表示品質と信頼性が向上し、かつ、歩留まり良く表示装置を製造することが可能となる。   In any display element, at least one of the pair of electrodes is configured to transmit visible light. A conductive oxide mainly composed of indium is used as a transparent conductive film for an electrode that transmits visible light. As a typical conductive oxide, a mixed oxide of indium and tin (ITO) or indium and zinc is used. A mixed oxide (IZO) may be mentioned. As disclosed in Patent Document 1, in many display devices, an array substrate is manufactured by forming an electrode including a conductive oxide as a pixel electrode in each pixel. A display device is manufactured by forming a display element on the array substrate. When the array substrate is manufactured, the surface of the pixel electrode can be cleaned by performing plasma treatment on the pixel electrode in the presence of a gas containing oxygen (see Patent Document 2). As a result, the influence of foreign matter remaining on the pixel electrode can be reduced, display quality and reliability of the display device can be improved, and a display device can be manufactured with high yield.

特開2007−95759号公報JP 2007-95759 A 特開2015−122449号公報JP2015-122449A

本発明に係る実施形態の一つは、信頼性の高い表示装置、およびこの表示装置を製造するための基板の作製方法を提供することを目的の一つとする。   An object of one embodiment of the present invention is to provide a highly reliable display device and a method for manufacturing a substrate for manufacturing the display device.

本発明の実施形態の一つは表示装置の製造方法である。この製造方法は、基板上にトランジスタを形成すること、トランジスタ上に、トランジスタと電気的に接続され、導電性酸化物を含有する画素電極を形成すること、画素電極の表面の一部を露出し、かつ、画素電極の端部を覆う隔壁を形成することによってアレイ基板を作製すること、および画素電極の露出した表面に対してプラズマ処理を施すことを含む。プラズマ処理は、プラズマ処理後にアレイ基板を200℃において30分加熱した際、アレイ基板から脱離する有機化合物のアレイ基板の単位面積当たりの総量が5.0ng/cm2以下となるように行う。 One embodiment of the present invention is a method for manufacturing a display device. In this manufacturing method, a transistor is formed on a substrate, a pixel electrode which is electrically connected to the transistor and includes a conductive oxide is formed on the transistor, and a part of the surface of the pixel electrode is exposed. And forming an array substrate by forming a partition wall covering an end portion of the pixel electrode, and subjecting the exposed surface of the pixel electrode to plasma treatment. The plasma treatment is performed such that when the array substrate is heated at 200 ° C. for 30 minutes after the plasma treatment, the total amount of organic compounds desorbed from the array substrate per unit area of the array substrate is 5.0 ng / cm 2 or less.

本発明の実施形態の一つは表示装置の製造方法である。この製造方法は、基板上にトランジスタを形成すること、トランジスタ上に、トランジスタと電気的に接続され、導電性酸化物を含有する画素電極を形成すること、画素電極の表面の一部を露出し、かつ、画素電極の端部を覆う隔壁を形成することによってアレイ基板を作製すること、および画素電極の露出した表面に対してプラズマ処理を施すことを含む。プラズマ処理は、80Pa以上の圧力の酸素含有ガスの存在下、出力が170W以下、20秒以下で行う。   One embodiment of the present invention is a method for manufacturing a display device. In this manufacturing method, a transistor is formed on a substrate, a pixel electrode which is electrically connected to the transistor and includes a conductive oxide is formed on the transistor, and a part of the surface of the pixel electrode is exposed. And forming an array substrate by forming a partition wall covering an end portion of the pixel electrode, and subjecting the exposed surface of the pixel electrode to plasma treatment. The plasma treatment is performed in the presence of an oxygen-containing gas having a pressure of 80 Pa or more and an output of 170 W or less and 20 seconds or less.

本発明の表示装置の模式的上面図。1 is a schematic top view of a display device of the present invention. 本発明の表示装置の画素回路の等価回路の一例。An example of the equivalent circuit of the pixel circuit of the display apparatus of this invention. 本発明の表示装置の画素の模式的断面図。FIG. 4 is a schematic cross-sectional view of a pixel of a display device of the present invention. 本発明の表示装置の製造方法を説明する模式的断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a display device of the present invention. 本発明の表示装置の製造方法を説明する模式的断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a display device of the present invention. 実施例の発光素子の電流−電圧特性。The current-voltage characteristic of the light emitting element of an Example. 実施例の発光素子の輝度の経時変化。The time-dependent change of the luminance of the light emitting element of the example. 実施例のアレイ基板のプラズマ処理の相対強度と放出される有機化合物の検出量との関係。The relationship between the relative intensity | strength of the plasma processing of the array substrate of an Example, and the detection amount of the discharge | released organic compound. 実施例の発光素子における、有機化合物の検出量に対する駆動電圧と信頼性との関係。The relationship between the drive voltage with respect to the detection amount of an organic compound and reliability in the light emitting element of an Example. 実施例の発光素子における、有機化合物の検出量に対する駆動電圧と信頼性との関係。The relationship between the drive voltage with respect to the detection amount of an organic compound and reliability in the light emitting element of an Example. 実施例の発光素子における、有機化合物の検出量に対する駆動電圧と信頼性との関係。The relationship between the drive voltage with respect to the detection amount of an organic compound and reliability in the light emitting element of an Example. 実施例の発光素子における、有機化合物の検出量に対する駆動電圧と信頼性との関係。The relationship between the drive voltage with respect to the detection amount of an organic compound and reliability in the light emitting element of an Example.

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in various modes without departing from the gist thereof, and is not construed as being limited to the description of the embodiments exemplified below.

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。   In order to make the explanation clearer, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part as compared to the actual embodiment, but are merely examples and limit the interpretation of the present invention. Not what you want. In this specification and each drawing, elements having the same functions as those described with reference to the previous drawings may be denoted by the same reference numerals, and redundant description may be omitted.

本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。   In the present specification and claims, when a plurality of films are formed by processing a certain film, the plurality of films may have different functions and roles. However, the plurality of films are derived from films formed as the same layer in the same process and have the same material. Therefore, these plural films are defined as existing in the same layer.

本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。   In the present specification and claims, when expressing a mode in which another structure is arranged on a certain structure, the expression “above” means that it touches a certain structure unless otherwise specified. In addition, both the case where another structure is arranged directly above and the case where another structure is arranged via another structure above a certain structure are included.

本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。   In the present specification and claims, the expression “a structure is exposed from another structure” means an aspect in which a part of a structure is not covered by another structure. The part which is not covered with the structure includes an aspect covered with another structure.

<第1実施形態>
[1.全体構成]
本発明の実施形態の一つに係る表示装置100の模式的上面図を図1に示す。図1に示すように表示装置100は、基板102と、基板102上に形成された複数の画素104と走査線駆動回路108を有している。複数の画素104はマトリクス状に配置され、表示領域106を形成する。表示領域106と走査線駆動回路108は、基板102、および図1では示されない対向基板116によって挟持され、封止される。表示領域106や走査線駆動回路108からは図示しない配線が基板102の一辺へ延び、基板102の端部で露出されて端子112を形成する。端子112はフレキシブル印刷回路(FPC)基板114と電気的に接続することができ、FPC114上には画素104を制御するためのドライバIC110が搭載される。なお、ドライバIC110はFPC114上に設けずに基板102上に搭載してもよく、あるいは走査線駆動回路108の形成工程を利用してドライバIC110の替わりに駆動回路を基板102上に形成してもよい。
<First Embodiment>
[1. overall structure]
FIG. 1 shows a schematic top view of a display device 100 according to one embodiment of the present invention. As illustrated in FIG. 1, the display device 100 includes a substrate 102, a plurality of pixels 104 formed on the substrate 102, and a scanning line driver circuit 108. The plurality of pixels 104 are arranged in a matrix and form a display area 106. The display region 106 and the scan line driver circuit 108 are sandwiched and sealed between the substrate 102 and the counter substrate 116 not shown in FIG. A wiring (not shown) extends from the display area 106 and the scanning line driving circuit 108 to one side of the substrate 102 and is exposed at an end portion of the substrate 102 to form a terminal 112. The terminal 112 can be electrically connected to a flexible printed circuit (FPC) substrate 114, and a driver IC 110 for controlling the pixel 104 is mounted on the FPC 114. Note that the driver IC 110 may be mounted on the substrate 102 without being provided on the FPC 114, or a driver circuit may be formed on the substrate 102 instead of the driver IC 110 by using the formation process of the scanning line driver circuit 108. Good.

各画素104には表示素子と表示素子を制御するための画素回路が組み込まれる。画素回路はトランジスタや容量などの種々の素子を含み、走査線駆動回路108やドライバIC110を介して外部回路(図示せず)から供給される信号によって制御される。画素回路によって表示素子が制御されて表示領域106に画像が表示される。以下、表示素子として発光素子を用いる例を説明する。   Each pixel 104 incorporates a display element and a pixel circuit for controlling the display element. The pixel circuit includes various elements such as a transistor and a capacitor, and is controlled by a signal supplied from an external circuit (not shown) via the scanning line driving circuit 108 and the driver IC 110. The display element is controlled by the pixel circuit, and an image is displayed in the display area 106. Hereinafter, an example in which a light emitting element is used as a display element will be described.

図2に、画素回路の一例を等価回路として示す。ここで示した例では、各画素回路は、走査線駆動回路108から延伸する第1の走査線120、第2の走査線122、リセット信号線123、第3の走査線124、およびドライバIC112側から延伸する映像信号線126や電源線128などの配線と電気的に接続される。ここで示した画素回路は、発光素子150のほか、スイッチングトランジスタ130、出力トランジスタ132、駆動トランジスタ134、リセットトランジスタ136の四つのトランジスタ、および保持容量140、付加容量142の二つの容量を有している。これらは、上述した配線と直接、あるいは間接的に接続される。発光素子150の陽極には電源線128に接続された高電位電源線PVDDから電流が供給される。供給された電流は発光素子150の発光に寄与し、陰極側に接続された低電位電源線PVSSへと流れる。画素回路は図2に示した構成に限られず、様々な構成を有する画素回路を画素104に適用することができる。   FIG. 2 shows an example of a pixel circuit as an equivalent circuit. In the example shown here, each pixel circuit includes a first scanning line 120, a second scanning line 122, a reset signal line 123, a third scanning line 124, and a driver IC 112 side extending from the scanning line driving circuit 108. Are electrically connected to wiring such as a video signal line 126 and a power supply line 128 that extend from the line. In addition to the light emitting element 150, the pixel circuit shown here has four capacitors, a switching transistor 130, an output transistor 132, a driving transistor 134, and a reset transistor 136, and a storage capacitor 140 and an additional capacitor 142. Yes. These are directly or indirectly connected to the wiring described above. A current is supplied to the anode of the light emitting element 150 from a high potential power supply line PVDD connected to the power supply line 128. The supplied current contributes to the light emission of the light emitting element 150 and flows to the low potential power line PVSS connected to the cathode side. The pixel circuit is not limited to the configuration illustrated in FIG. 2, and pixel circuits having various configurations can be applied to the pixel 104.

[2.断面構造]
画素104の断面図を用いて表示装置100の構造を説明する。図3に示す模式的断面図では二つの画素104が示されており、図2に示した画素回路のうち、発光素子150、駆動トランジスタ134、保持容量140、および付加容量142の断面が模式的に図示されている。
[2. Cross-sectional structure]
The structure of the display device 100 is described with reference to cross-sectional views of the pixels 104. In the schematic cross-sectional view shown in FIG. 3, two pixels 104 are shown. In the pixel circuit shown in FIG. Is shown in FIG.

2−1.アレイ基板
基板102は、この上に形成される画素回路を支持する機能を有し、ガラスや石英、あるいは高分子を含むことができる。対向基板116も基板102と同様の材料を含むことができる。基板102や対向基板116にポリイミドやポリアミド、ポリカーボナートなどの高分子を用いることで、表示装置100に可撓性を付与することができ、いわゆるフレキシブルディスプレイを提供することも可能である。
2-1. Array substrate The substrate 102 has a function of supporting a pixel circuit formed thereon, and can include glass, quartz, or a polymer. The counter substrate 116 can also contain a material similar to that of the substrate 102. By using a polymer such as polyimide, polyamide, or polycarbonate for the substrate 102 or the counter substrate 116, flexibility can be imparted to the display device 100, and a so-called flexible display can be provided.

駆動トランジスタ134や保持容量140は、アンダーコート160を介して基板102上に配置される。アンダーコート160は、基板102からの不純物の侵入を防止する機能を有する。基板102が高分子である場合、外部からの水分侵入を防止する役割も担う。   The driving transistor 134 and the storage capacitor 140 are disposed on the substrate 102 through the undercoat 160. The undercoat 160 has a function of preventing impurities from entering from the substrate 102. When the substrate 102 is a polymer, it also plays a role of preventing moisture from entering from the outside.

駆動トランジスタ134は、半導体膜162、ゲート絶縁膜164、ゲート電極166、第1の層間膜168、ソース/ドレイン電極170、172などによって構成される。半導体膜162は、ゲート電極166と重なるチャネル領域162a、チャネル領域162aを挟む一対の低濃度不純物領域162b、および低濃度不純物領域162bを挟む高濃度不純物領域162cによって構成することができる。高濃度不純物領域162cにソース/ドレイン電極170、172が電気的に接続される。   The driving transistor 134 includes a semiconductor film 162, a gate insulating film 164, a gate electrode 166, a first interlayer film 168, source / drain electrodes 170 and 172, and the like. The semiconductor film 162 can include a channel region 162a that overlaps with the gate electrode 166, a pair of low-concentration impurity regions 162b that sandwich the channel region 162a, and a high-concentration impurity region 162c that sandwiches the low-concentration impurity region 162b. Source / drain electrodes 170, 172 are electrically connected to high concentration impurity region 162c.

保持容量140は、半導体膜162の一部(高濃度不純物領域162c)、その上のゲート絶縁膜164、ゲート電極166と同一層に存在し、ゲート電極166と電気的に接続される容量電極174、容量電極174上の第1の層間膜168、およびソース/ドレイン電極172の一部によって構成される。ゲート絶縁膜164と第1の層間膜168は保持容量140の誘電体として機能する。   The storage capacitor 140 is part of the semiconductor film 162 (high-concentration impurity region 162c), the gate insulating film 164 thereover, and the gate electrode 166, and is present in the same layer as the capacitor electrode 174 that is electrically connected to the gate electrode 166. , A first interlayer film 168 on the capacitor electrode 174, and a part of the source / drain electrode 172. The gate insulating film 164 and the first interlayer film 168 function as a dielectric of the storage capacitor 140.

駆動トランジスタ134や保持容量140の上には、任意の構成として第2の層間膜176を設けてもよい。アンダーコート160、ゲート絶縁膜164、第1の層間膜168、第2の層間膜176には、例えばケイ素を含む無機化合物を用いることができる。具体的には、窒化ケイ素膜、酸化ケイ素膜、窒化酸化ケイ素膜、酸化窒化ケイ素膜から選ばれた一つ、あるいは複数の無機膜で形成される。   A second interlayer film 176 may be provided on the driving transistor 134 and the storage capacitor 140 as an arbitrary configuration. For the undercoat 160, the gate insulating film 164, the first interlayer film 168, and the second interlayer film 176, for example, an inorganic compound containing silicon can be used. Specifically, it is formed of one or a plurality of inorganic films selected from a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, and a silicon oxynitride film.

駆動トランジスタ134や保持容量140の上にはさらに平坦化膜178が設けられる。平坦化膜178によって駆動トランジスタ134や保持容量140などの半導体素子に起因する凹凸が吸収され、平坦な面が与えられる。平坦化膜178は高分子を含むことができ、高分子としてはアクリル樹脂やエポキシ樹脂、ポリシロキサン、ポリイミド、ポリアミドなどが例示される。   A planarizing film 178 is further provided on the driving transistor 134 and the storage capacitor 140. The planarization film 178 absorbs unevenness caused by the semiconductor elements such as the driving transistor 134 and the storage capacitor 140, and provides a flat surface. The planarization film 178 can include a polymer, and examples of the polymer include acrylic resin, epoxy resin, polysiloxane, polyimide, and polyamide.

平坦化膜178や第2の層間膜176には、ソース/ドレイン電極172に達する開口が設けられ、この開口と平坦化膜178の上面の一部を覆う接続電極180がソース/ドレイン電極172と接するように設けられる。平坦化膜178上にはさらに付加容量電極182が設けられ、接続電極180と付加容量電極182を覆うように絶縁膜184が形成される。絶縁膜184は上述したケイ素含有無機化合物を用いることができ、典型的には窒化ケイ素が用いられる。絶縁膜184は、平坦化膜178に設けられた開口では接続電極180の一部を覆わず、接続電極180の底面を露出する。これにより、接続電極180を介し、その上に設けられる画素電極152とソース/ドレイン電極172間の電気的接続が可能となる。絶縁膜184には、その上に設けられる隔壁190と平坦化膜178の接触を許容するための開口186を設けてもよい。なお、接続電極180や開口186の形成は任意である。接続電極180を設けることで、引き続くプロセスにおいてソース/ドレイン電極172の表面の酸化を防止することができ、酸化による接触抵抗の増大を抑制することができる。開口186は、平坦化膜178から水や酸素などの不純物を放出するための開口として機能することができ、画素回路中の半導体素子や発光素子150の信頼性を向上させることができる。   An opening reaching the source / drain electrode 172 is provided in the planarization film 178 and the second interlayer film 176, and the connection electrode 180 covering the opening and a part of the upper surface of the planarization film 178 is connected to the source / drain electrode 172. It is provided to touch. An additional capacitor electrode 182 is further provided on the planarizing film 178, and an insulating film 184 is formed so as to cover the connection electrode 180 and the additional capacitor electrode 182. The insulating film 184 can be formed using the above-described silicon-containing inorganic compound, and typically silicon nitride is used. The insulating film 184 does not cover a part of the connection electrode 180 in the opening provided in the planarization film 178 and exposes the bottom surface of the connection electrode 180. Thus, electrical connection between the pixel electrode 152 and the source / drain electrode 172 provided on the connection electrode 180 is possible. The insulating film 184 may be provided with an opening 186 for allowing contact between the partition wall 190 provided thereon and the planarization film 178. Note that the formation of the connection electrode 180 and the opening 186 is arbitrary. By providing the connection electrode 180, oxidation of the surface of the source / drain electrode 172 can be prevented in the subsequent process, and an increase in contact resistance due to oxidation can be suppressed. The opening 186 can function as an opening for discharging impurities such as water and oxygen from the planarization film 178, so that the reliability of the semiconductor element and the light-emitting element 150 in the pixel circuit can be improved.

絶縁膜184上には、接続電極180と付加容量電極182を覆うように、発光素子150の画素電極152が設けられる。絶縁膜184は付加容量電極182と画素電極152によって挟持され、この構造によって付加容量142が構築される。付加容量142、および保持容量140が有する容量により、ゲート電極166の電位を安定化させることができる。画素電極152は、付加容量142と発光素子150によって共有される。   On the insulating film 184, the pixel electrode 152 of the light emitting element 150 is provided so as to cover the connection electrode 180 and the additional capacitor electrode 182. The insulating film 184 is sandwiched between the additional capacitor electrode 182 and the pixel electrode 152, and the additional capacitor 142 is constructed by this structure. The potential of the gate electrode 166 can be stabilized by the capacitance of the additional capacitor 142 and the storage capacitor 140. The pixel electrode 152 is shared by the additional capacitor 142 and the light emitting element 150.

画素電極152にはITOやIZOなどの導電性酸化物を用いることができる。これにより、発光素子150からの発光を画素電極152を通して取り出すことができる。一方、発光素子150からの発光を画素電極152とは反対の側から取り出す場合には、可視光を反射する電極(反射電極)とその上に設けられる導電性酸化物の積層を用いて画素電極152を形成することができる。この場合、反射電極は反射率の高いアルミニウムや銀などの金属、あるいはこれらの合金を含むことができる。画素電極152を陽極として使用する場合、この上に形成されるEL層154には画素電極152からホールが注入される。反射電極上に導電性酸化物が設けられた積層構造を画素電極152に用いることで、良好なホール注入性を得ることができる。   A conductive oxide such as ITO or IZO can be used for the pixel electrode 152. Accordingly, light emitted from the light emitting element 150 can be extracted through the pixel electrode 152. On the other hand, when light emitted from the light-emitting element 150 is extracted from the side opposite to the pixel electrode 152, a pixel electrode is formed using a stack of an electrode (reflective electrode) that reflects visible light and a conductive oxide provided thereon. 152 can be formed. In this case, the reflective electrode can include a highly reflective metal such as aluminum or silver, or an alloy thereof. When the pixel electrode 152 is used as an anode, holes are injected from the pixel electrode 152 into the EL layer 154 formed thereon. By using a stacked structure in which a conductive oxide is provided over a reflective electrode for the pixel electrode 152, good hole injecting property can be obtained.

画素電極152の上には、画素電極152の端部を覆う隔壁190が設けられる。画素電極152は、隔壁190に覆われた部分以外は隔壁190から露出している。換言すると、隔壁190は開口部を有する絶縁膜であり、開口部において画素電極152は隔壁190から露出され、後述する電界発光層(以下、EL層)154と接する。隔壁190はアクリル樹脂やエポキシ樹脂などの高分子を含むことができ、隣接する画素104間を電気的に絶縁するとともに、平坦化膜178に設けられた開口や付加容量電極182、画素電極152などに起因する凹凸を吸収する機能を有する。隔壁190までが形成された基板102をアレイ基板と呼ぶ。   A partition wall 190 that covers an end portion of the pixel electrode 152 is provided on the pixel electrode 152. The pixel electrode 152 is exposed from the partition 190 except for the portion covered with the partition 190. In other words, the partition 190 is an insulating film having an opening, and the pixel electrode 152 is exposed from the partition 190 in the opening and is in contact with an electroluminescent layer (hereinafter, EL layer) 154 described later. The partition wall 190 can include a polymer such as an acrylic resin or an epoxy resin, and electrically insulates between adjacent pixels 104, and includes openings provided in the planarization film 178, the additional capacitor electrode 182, the pixel electrode 152, and the like. It has a function of absorbing irregularities caused by the above. The substrate 102 on which the partition walls 190 are formed is called an array substrate.

2−2.発光素子
画素電極152、隔壁190を覆うようにEL層154、およびその上の対向電極156が設けられる。画素電極152、EL層154、対向電極156によって発光素子150が形成される。本明細書と請求項においてEL層154とは、画素電極152と対向電極156の間に設けられる層全体を指す。画素電極152と対向電極156からEL層154にキャリア(電子、ホール)が注入され、キャリアの再結合によって生じる励起状態からの輻射失活過程により発光が得られる。
2-2. The EL layer 154 and the counter electrode 156 thereover are provided so as to cover the light-emitting element pixel electrode 152 and the partition wall 190. A light emitting element 150 is formed by the pixel electrode 152, the EL layer 154, and the counter electrode 156. In this specification and the claims, the EL layer 154 refers to the entire layer provided between the pixel electrode 152 and the counter electrode 156. Carriers (electrons, holes) are injected into the EL layer 154 from the pixel electrode 152 and the counter electrode 156, and light emission is obtained by a radiation deactivation process from an excited state caused by carrier recombination.

図3では、EL層154は単層の構造を有するように示されているが、EL層154は複数の層から構成することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリアブロック層、励起子ブロック層など、種々の機能を有する層を組み合わせて形成することができる。EL層154の構造は、すべての画素104間で同一でも良く、隣接する画素104間で構造が異なるようにEL層154を形成してもよい。例えば発光層の構造や材料を隣接する画素104間で異なるようにEL層154を形成することで、隣接する画素から異なる発光を得ることができる。すべての画素104において同一のEL層154を用いる場合には、対向基板116にカラーフィルタを設けることで、複数の発光色を得ることが可能となる。   In FIG. 3, the EL layer 154 is shown to have a single-layer structure, but the EL layer 154 can be composed of a plurality of layers, for example, a carrier injection layer, a carrier transport layer, a light emitting layer, a carrier block. A layer having various functions such as a layer and an exciton blocking layer can be formed in combination. The structure of the EL layer 154 may be the same between all the pixels 104, or the EL layer 154 may be formed so that the structure is different between adjacent pixels 104. For example, by forming the EL layer 154 so that the structure and material of the light emitting layer are different between the adjacent pixels 104, different light emission can be obtained from the adjacent pixels. In the case where the same EL layer 154 is used for all the pixels 104, a plurality of emission colors can be obtained by providing a color filter on the counter substrate 116.

対向電極156は、画素電極152と同様の材料を用いて形成することができる。EL層154からの発光を対向電極156を通して取り出す場合、ITOやIZOなど、可視光に対する透光性を有する導電性酸化物を用いて対向電極156を形成することができる。あるいは銀やアルミニウム、あるいはこれらの合金を可視光が透過可能な厚さで形成することで、対向電極156を形成してもよい。   The counter electrode 156 can be formed using a material similar to that of the pixel electrode 152. In the case where light emission from the EL layer 154 is extracted through the counter electrode 156, the counter electrode 156 can be formed using a conductive oxide having a property of transmitting visible light, such as ITO or IZO. Alternatively, the counter electrode 156 may be formed by forming silver, aluminum, or an alloy thereof with a thickness capable of transmitting visible light.

2−3.その他の構成
任意の構成として、発光素子150上に保護膜(以下、パッシベーション膜)200を設けてもよい。パッシベーション膜200の構造は任意に選択することができるが、例えば図3に示すように、無機化合物を含む第1の層202、有機化合物を含む第2の層204、および無機化合物を含む第3の層206を含む積層構造を適用することができる。この場合、無機化合物としては上述したケイ素を含有する無機化合物を使用することができる。有機化合物としては、エポキシ樹脂やアクリル樹脂などの高分子を使用することができる。
2-3. Other Configurations As an optional configuration, a protective film (hereinafter referred to as a passivation film) 200 may be provided on the light emitting element 150. The structure of the passivation film 200 can be arbitrarily selected. For example, as shown in FIG. 3, a first layer 202 containing an inorganic compound, a second layer 204 containing an organic compound, and a third layer containing an inorganic compound. A stacked structure including the layer 206 can be applied. In this case, the inorganic compound containing silicon described above can be used as the inorganic compound. As the organic compound, a polymer such as an epoxy resin or an acrylic resin can be used.

対向基板116はシール材210を用いて、発光素子150や画素回路を挟持するよう、基板102に固定される。これにより、発光素子150や画素回路、走査線駆動回路108などが封止される。図示していないが、パッシベーション膜200、あるいは対向基板116上にタッチセンサや偏光板などを設けてもよい。   The counter substrate 116 is fixed to the substrate 102 with a sealant 210 so as to sandwich the light emitting element 150 and the pixel circuit. Accordingly, the light emitting element 150, the pixel circuit, the scanning line driving circuit 108, and the like are sealed. Although not shown, a touch sensor, a polarizing plate, or the like may be provided over the passivation film 200 or the counter substrate 116.

[3.製造方法]
以下、表示装置100の製造方法に関し、主に画素電極152の形成方法を中心に説明する。
[3. Production method]
Hereinafter, a method for manufacturing the display device 100 will be described mainly focusing on a method for forming the pixel electrode 152.

図4(A)は図3に示した二つの画素のうち一つの断面模式図であり、ここでは基板102上に駆動トランジスタ134と保持容量140、およびこれらの上に設けられる平坦化膜178、接続電極180、付加容量電極182、ならびに絶縁膜184までが形成された状態が示されている。これらは既に知られた材料、方法を適用して形成できるため、説明は省略する。   FIG. 4A is a schematic cross-sectional view of one of the two pixels illustrated in FIG. 3. Here, the driving transistor 134 and the storage capacitor 140 are formed over the substrate 102, and the planarization film 178 provided on these transistors, The state where the connection electrode 180, the additional capacitance electrode 182 and the insulating film 184 are formed is shown. Since these can be formed by applying known materials and methods, description thereof will be omitted.

3−1.画素電極
画素電極152は付加容量電極182と重なるように絶縁膜184上に形成される。この時、画素電極152は接続電極180と接するように形成され、これによって接続電極180を介して画素電極152とソース/ドレイン電極172が電気的に接続される(図4(B))。画素電極152は、上述した導電性酸化物や金属を含む。画素電極152は金属と導電性酸化物の積層構造を有することもでき、例えば導電性酸化物/金属/導電性酸化物の三層構造、あるいは金属/導電性酸化物の二層構造などを採用することができる。導電性酸化物は、ITOやIZOを含むターゲットを用い、スパッタリング法を適用して形成すればよい。金属を含む膜は、蒸着法、スパッタリング法、あるいは有機金属化学気相堆積(MOCVD)法を含む化学気相堆積(CVD)法を用いて形成される。
3-1. Pixel Electrode The pixel electrode 152 is formed on the insulating film 184 so as to overlap with the additional capacitor electrode 182. At this time, the pixel electrode 152 is formed so as to be in contact with the connection electrode 180, whereby the pixel electrode 152 and the source / drain electrode 172 are electrically connected through the connection electrode 180 (FIG. 4B). The pixel electrode 152 includes the above-described conductive oxide or metal. The pixel electrode 152 can also have a laminated structure of metal and conductive oxide, such as a three-layer structure of conductive oxide / metal / conductive oxide, or a two-layer structure of metal / conductive oxide. can do. The conductive oxide may be formed by applying a sputtering method using a target containing ITO or IZO. The metal-containing film is formed by a chemical vapor deposition (CVD) method including a vapor deposition method, a sputtering method, or a metal organic chemical vapor deposition (MOCVD) method.

次に、画素電極152の端部を覆うように隔壁190を形成する(図4(B))。まず、アクリル樹脂やエポキシ樹脂、ポリイミド、ポリシロキサンなどの高分子を用い、スピンコーティング法やインクジェット法、スプレー法などの湿式成膜法によって画素電極152や絶縁膜184を覆うように感光性樹脂を形成する。その後フォトマスクを用いる露光、現像を行って感光性樹脂を加工する。具体的には、画素電極152の表面を露出し、かつ、画素電極152の端部を覆い、画素電極152の表面と重なる開口部を有するように感光性樹脂を加工する。この時、開口部の端部はなだらかなテーパー形状を有するようにすることが好ましい。これにより、隔壁190上に形成されるEL層154や対向電極156の断線を防止することができる。ここまでの工程により、アレイ基板が形成される。   Next, a partition wall 190 is formed so as to cover an end portion of the pixel electrode 152 (FIG. 4B). First, a photosensitive resin is used so as to cover the pixel electrode 152 and the insulating film 184 by a wet film formation method such as a spin coating method, an ink jet method, or a spray method using a polymer such as an acrylic resin, an epoxy resin, polyimide, or polysiloxane. Form. Thereafter, exposure and development using a photomask are performed to process the photosensitive resin. Specifically, the photosensitive resin is processed so that the surface of the pixel electrode 152 is exposed, the end of the pixel electrode 152 is covered, and the opening overlaps the surface of the pixel electrode 152. At this time, it is preferable that the end of the opening has a gentle taper shape. Accordingly, disconnection of the EL layer 154 and the counter electrode 156 formed over the partition wall 190 can be prevented. The array substrate is formed through the steps so far.

次に、アレイ基板に対し、酸素プラズマ処理を行う(図4(B))。具体的には、酸素や一酸化窒素などの酸素含有ガスの存在下、プラズマを発生させ、得られる酸素ラジカルやイオンを用いて画素電極152の表面を処理する。隔壁190形成時の現像プロセスに起因して画素電極152上に残存する感光性樹脂の残渣はこのプラズマ処理によって除去され、画素電極152の表面を清浄化することができる。残渣が残存すると発光素子150に対する異物として働き、画素電極152と対向電極156間のショートを招きやすい。ショートした画素104では、EL層154に対して十分な電圧が印加できず、再結合に必要なキャリアを注入することができない。このため、ショートした画素104では発光が得られず、表示動作中この画素104は暗点(ダークスポット)として認識され、表示品質を大幅に低下させる。したがって、プラズマ処理を行うことで、表示品質が向上し、表示装置の歩留まり低下を防ぐことができる。   Next, oxygen plasma treatment is performed on the array substrate (FIG. 4B). Specifically, plasma is generated in the presence of an oxygen-containing gas such as oxygen or nitrogen monoxide, and the surface of the pixel electrode 152 is processed using the obtained oxygen radicals or ions. The residue of the photosensitive resin remaining on the pixel electrode 152 due to the development process at the time of forming the partition wall 190 is removed by this plasma treatment, and the surface of the pixel electrode 152 can be cleaned. If the residue remains, it acts as a foreign substance for the light emitting element 150 and easily causes a short circuit between the pixel electrode 152 and the counter electrode 156. In the shorted pixel 104, a sufficient voltage cannot be applied to the EL layer 154, and carriers necessary for recombination cannot be injected. For this reason, the shorted pixel 104 does not emit light, and this pixel 104 is recognized as a dark spot (dark spot) during the display operation, and the display quality is greatly deteriorated. Therefore, by performing plasma treatment, display quality can be improved and a reduction in yield of the display device can be prevented.

しかしながら、後述する実施例で実験的に示されるように、プラズマ処理の条件によっては発光素子150の駆動電圧の増大が観測され、さらに信頼性の低下、すなわち寿命の低下が生じる。このため本実施形態では、プラズマ処理は、プラズマ処理後にアレイ基板を200℃において30分加熱した際、アレイ基板から脱離する有機化合物のアレイ基板の単位面積当たりの総量が0.1ng/cm2以上5.0ng/cm2以下、1.0ng/cm2以上5.0ng/cm2以下、あるいは1.0ng/cm2以上2.0ng/cm2以下となるように行う。 However, as experimentally shown in the examples described later, an increase in the driving voltage of the light emitting element 150 is observed depending on the conditions of the plasma processing, and further, a decrease in reliability, that is, a decrease in lifetime occurs. For this reason, in the present embodiment, the plasma treatment is performed such that when the array substrate is heated at 200 ° C. for 30 minutes after the plasma treatment, the total amount per unit area of the organic compound desorbed from the array substrate is 0.1 ng / cm 2. above 5.0 ng / cm 2 or less, 1.0 ng / cm 2 or more 5.0 ng / cm 2 or less, or carried out such that 1.0 ng / cm 2 or more 2.0 ng / cm 2 or less.

ここで有機化合物とは、主に隔壁190が加熱、および/あるいはプラズマに晒されることで一部分解した結果生じるものであり、その分子量が100以上200以下のものである。有機化合物は二つの橋頭原子の間に橋かけ結合を有してもよい。また、ビシクロ構造、あるいはトリシクロ構造を有してもよい。すなわち、融合した脂肪族環を複数有してもよい。あるいは芳香環と共役した二重結合を有してもよく、カルボニル基を有してもよい。例えば有機化合物は、メチルイソブチルケトン、αメチルスチレン、2,3,3a,4,7,7a−ヘキサヒドロ−4,7−メタノ−1H−インデン、および3−エテニルトリシクロ[4,2,1,0(2,5)]ノナンから選択することができる。   Here, the organic compound is mainly generated as a result of partial decomposition of the partition wall 190 by heating and / or exposure to plasma, and has a molecular weight of 100 or more and 200 or less. The organic compound may have a bridging bond between two bridgehead atoms. Further, it may have a bicyclo structure or a tricyclo structure. That is, you may have two or more fused aliphatic rings. Alternatively, it may have a double bond conjugated with an aromatic ring or may have a carbonyl group. For example, the organic compounds include methyl isobutyl ketone, alpha methyl styrene, 2,3,3a, 4,7,7a-hexahydro-4,7-methano-1H-indene, and 3-ethenyltricyclo [4,2,1, 0 (2,5)] nonane.

メチルイソブチルケトン、あるいはαメチルスチレンを指標として用いる場合、プラズマ処理は、アレイ基板からのこれらの化合物の脱離量がそれぞれ0.1ng/cm2以上1.0ng/cm2以下、0.1ng/cm2以上0.5ng/cm2以下、あるいは0.1ng/cm2以上0.4ng/cm2以下となるように行う。2,3,3a,4,7,7a−ヘキサヒドロ−4,7−メタノ−1H−インデンを指標として用いる場合、プラズマ処理は、アレイ基板からの脱離量が0.1ng/cm2以上1.0ng/cm2以下、0.3ng/cm2以上1.0ng/cm2以下、あるいは0.5ng/cm2以上1.0ng/cm2以下となるように行う。3−エテニルトリシクロ[4,2,1,0(2,5)]ノナンを指標として用いる場合、プラズマ処理は、アレイ基板からの脱離量が0.1ng/cm2以上0.5ng/cm2以下、0.1ng/cm2以上0.3ng/cm2以下、あるいは0.1ng/cm2以上0.2ng/cm2以下となるように行う。 When methyl isobutyl ketone or α-methyl styrene is used as an index, the plasma treatment is carried out with a desorption amount of these compounds from the array substrate of 0.1 ng / cm 2 or more and 1.0 ng / cm 2 or less, 0.1 ng / cm, respectively. cm 2 or more 0.5 ng / cm 2 or less, or carried out such that 0.1 ng / cm 2 or more 0.4 ng / cm 2 or less. When 2,3,3a, 4,7,7a-hexahydro-4,7-methano-1H-indene is used as an index, the plasma treatment has a desorption amount of 0.1 ng / cm 2 or more from the array substrate. 0 ng / cm 2 or less, 0.3 ng / cm 2 or more 1.0 ng / cm 2 or less, or carried out such that 0.5 ng / cm 2 or more 1.0 ng / cm 2 or less. When 3-ethenyltricyclo [4,2,1,0 (2,5)] nonane is used as an index, the plasma treatment has a desorption amount from the array substrate of 0.1 ng / cm 2 or more to 0.5 ng / cm. 2 or less, 0.1 ng / cm 2 or more 0.3 ng / cm 2 or less, or carried out such that 0.1 ng / cm 2 or more 0.2 ng / cm 2 or less.

このような有機化合物を指標とし、上述したパラメータが満たされるようにプラズマ処理の条件を選択することで、表示装置100の信頼性の低下を抑制するとともに駆動電圧の上昇を防ぐことができる。   By using such an organic compound as an index and selecting plasma processing conditions so that the above-described parameters are satisfied, it is possible to suppress a decrease in reliability of the display device 100 and to prevent an increase in driving voltage.

上述したパラメータを満たすためのより具体的な条件は、プラズマ処理において電極間距離が20mm、周波数が13.56MHzの時、酸素含有ガスの圧力を80Pa以上160Pa、80Pa以上120Pa、あるいは80Pa以上100Pa以下、電極間に与える電力を50W以上200W以下、100W以上200W以下、あるいは120W以上170W以下、処理時間が1秒以上20秒以下である。   More specific conditions for satisfying the parameters described above are as follows. When the distance between the electrodes is 20 mm and the frequency is 13.56 MHz in the plasma treatment, the pressure of the oxygen-containing gas is 80 Pa to 160 Pa, 80 Pa to 120 Pa, or 80 Pa to 100 Pa. The power applied between the electrodes is 50 W to 200 W, 100 W to 200 W, or 120 W to 170 W, and the treatment time is 1 second to 20 seconds.

なお、アレイ基板から脱離する有機化合物の量は、脱離した有機化合物を多孔質高分子に吸着した後、多孔質高分子を加熱して発生する気体をガスクロマトグラフ質量分析計を用いて定量することで見積もることができる。   The amount of the organic compound desorbed from the array substrate is determined by adsorbing the desorbed organic compound to the porous polymer and then quantifying the gas generated by heating the porous polymer using a gas chromatograph mass spectrometer. Can be estimated.

引き続き、画素電極152と隔壁190と重なるようにEL層154と対向電極156を順次形成する(図5(A))。EL層154は蒸着法、あるいは湿式成膜法により、対向電極156は蒸着法、あるいはスパッタリング法によって形成することができる。これにより、発光素子150が形成される。   Subsequently, an EL layer 154 and a counter electrode 156 are sequentially formed so as to overlap with the pixel electrode 152 and the partition wall 190 (FIG. 5A). The EL layer 154 can be formed by an evaporation method or a wet film formation method, and the counter electrode 156 can be formed by an evaporation method or a sputtering method. Thereby, the light emitting element 150 is formed.

3−2.その他の構成
パッシベーション膜200は、任意の手法で形成することができる。上述した三層構造を有するパッシベーション膜200を形成する場合には、例えば第1の層202をCVD法を用いて形成した後に、第2の層204を湿式成膜法によって形成し、引き続き第3の層206をCVD法を適用して形成すればよい(図5(B))。その後、シール材210を用いて対向基板116を基板102上に固定することで、図3に示す表示装置100が得られる。
3-2. Other Configurations The passivation film 200 can be formed by any method. In the case of forming the above-described passivation film 200 having the three-layer structure, for example, after the first layer 202 is formed using a CVD method, the second layer 204 is formed by a wet film forming method, and then the third layer 202 is formed. The layer 206 may be formed by a CVD method (FIG. 5B). Thereafter, the counter substrate 116 is fixed on the substrate 102 using the sealant 210, whereby the display device 100 shown in FIG. 3 is obtained.

上述したように、また、以下に示す実施例で示すように、上述したパラメータを満足するようにアレイ基板をプラズマ処理することにより、表示装置100の駆動電圧の増大を防ぎ、かつ、信頼性を向上させることができる。また、プラズマ処理によって画素電極152上の残渣の残存を防止することができるため、表示装置100の歩留まりを増大させることも可能である。   As described above and as shown in the following embodiments, the array substrate is plasma-treated so as to satisfy the above-described parameters, thereby preventing an increase in driving voltage of the display device 100 and improving reliability. Can be improved. Further, residue of the residue on the pixel electrode 152 can be prevented by the plasma treatment, so that the yield of the display device 100 can be increased.

本実施例では、表示装置100に含まれる発光素子150の駆動電圧と信頼性に対するプラズマ処理条件の影響を検討した結果を述べる。   In this embodiment, the results of studying the influence of plasma processing conditions on the driving voltage and reliability of the light emitting element 150 included in the display device 100 will be described.

[1.実験]
1−1.プラズマ処理
上述した製造方法に従ってアレイ基板を作製した。各画素104の画素電極152の最上面はIZOを含み、アレイ基板の作製後、この面に対してプラズマ処理を行った。プラズマ処理は、一方の電極として機能するステージ上にアレイ基板を載置して行った。電源の周波数は13.56MHzであった。チャンバー内に酸素を導入し、酸素の圧力と電源の出力を変化させてプラズマ処理の条件を調整し、発光素子150の駆動電圧と信頼性に対するプラズマ処理条件の強度の影響を検討した。酸素の圧力と電源の出力は表1に示したとおりであり、プラズマ処理時間は20秒であった。ここで、条件5はプラズマ処理を行わないブランク実験であり、この時のプラズマ処理条件の強度を0.2とし、これを基準として条件1から4の相対強度を算出した。
[1. Experiment]
1-1. Plasma treatment An array substrate was produced according to the manufacturing method described above. The uppermost surface of the pixel electrode 152 of each pixel 104 contains IZO, and after the array substrate was fabricated, this surface was subjected to plasma treatment. The plasma treatment was performed by placing the array substrate on a stage that functions as one electrode. The frequency of the power source was 13.56 MHz. Oxygen was introduced into the chamber, the conditions of plasma treatment were adjusted by changing the pressure of oxygen and the output of the power source, and the influence of the strength of the plasma treatment conditions on the driving voltage and reliability of the light-emitting element 150 was examined. The pressure of oxygen and the output of the power source were as shown in Table 1, and the plasma treatment time was 20 seconds. Here, condition 5 is a blank experiment in which plasma treatment is not performed, and the intensity of the plasma treatment condition at this time was set to 0.2, and the relative intensity of conditions 1 to 4 was calculated based on this.

Figure 2018195388
Figure 2018195388

1−2.有機化合物の分析
プラズマ処理を行った後、アレイ基板を200℃で30分加熱を行い、発生するガスを多孔質高分子に吸着させた。その後多孔質高分子を270℃で加熱し、放出される気体を島津製作所社製ガスクロマトグラフ質量分析計(型番QP−2010)を用いて分析した。
1-2. Analysis of Organic Compound After the plasma treatment, the array substrate was heated at 200 ° C. for 30 minutes to adsorb the generated gas to the porous polymer. Thereafter, the porous polymer was heated at 270 ° C., and the released gas was analyzed using a gas chromatograph mass spectrometer (model number QP-2010) manufactured by Shimadzu Corporation.

1−3.発光素子の作製
プラズマ処理を行ったアレイ基板上にEL層154と対向電極156を蒸着法を用いて形成することで発光素子150を作製した。EL層154の構造は、以下のとおりである。対向電極156にはマグネシウムと銀の合金を使用した。以下の構造において、ホール注入層が画素電極152と接し、電子注入層上に対向電極156が設けられる。
ホール注入層/ホール輸送層/発光層/電子輸送層/電子注入層
1-3. Production of Light-Emitting Element A light-emitting element 150 was produced by forming an EL layer 154 and a counter electrode 156 on a plasma-treated array substrate using an evaporation method. The structure of the EL layer 154 is as follows. For the counter electrode 156, an alloy of magnesium and silver was used. In the following structure, the hole injection layer is in contact with the pixel electrode 152, and the counter electrode 156 is provided on the electron injection layer.
Hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer

本実施例では、発光素子150として赤色、および青色に発光する発光素子150(以下、それぞれ赤色発光素子、青色発光素子と記す)を作製した。   In this example, a light-emitting element 150 that emits red and blue light (hereinafter referred to as a red light-emitting element and a blue light-emitting element, respectively) was manufactured as the light-emitting element 150.

1−4.発光素子の評価
作製した発光素子150の電流―電圧(I−V)特性と信頼性を評価した。信頼性の評価は、所定の初期輝度において定電流で発光素子150を駆動させたときの輝度変化を測定することで行った。ここで、初期輝度に対して輝度が95%になった時間を発光素子150の寿命とした。以下に述べる駆動電圧とは、素子に流れる電流の密度が所定の値の時の電圧である。
1-4. Evaluation of Light-Emitting Element The current-voltage (IV) characteristics and reliability of the manufactured light-emitting element 150 were evaluated. Reliability was evaluated by measuring a change in luminance when the light emitting element 150 was driven with a constant current at a predetermined initial luminance. Here, the time when the luminance became 95% with respect to the initial luminance was defined as the lifetime of the light emitting element 150. The drive voltage described below is a voltage when the density of current flowing through the element is a predetermined value.

[2.結果]
2−1.I−V特性
図6に赤色発光素子のI−V特性と駆動電圧をそれぞれ示す。図6に示すように、プラズマ処理の条件はI−V曲線の形状自体には大きな影響を及ぼさないことが分かる。しかしながら以下の表に示すように、プラズマ処理条件の相対強度の増大に従って駆動電圧が増大する傾向が確認された。
[2. result]
2-1. IV Characteristics FIG. 6 shows the IV characteristics and driving voltage of the red light emitting element. As shown in FIG. 6, it can be seen that the conditions of the plasma treatment do not significantly affect the shape of the IV curve itself. However, as shown in the following table, it was confirmed that the driving voltage tends to increase as the relative intensity of the plasma processing conditions increases.

Figure 2018195388
Figure 2018195388

2−2.信頼性
図7(A)、図7(B)に赤色発光素子と青色発光素子の輝度の経時変化をそれぞれ示す。これらの図に示すように、プラズマ処理の条件は発光素子の信頼性に影響を及ぼすことが分かった。すなわち、赤色発光素子、青色発光素子ともに、プラズマ処理の相対強度が増大するとともに信頼性が低下することが分かった。この傾向は赤色発光素子の場合により顕著であり(図7(A)参照)、輝度の経時的低下は、プラズマ処理条件の相対強度が最も低い条件5において最小であった。
2-2. Reliability FIGS. 7A and 7B show changes in luminance of the red light emitting element and the blue light emitting element over time. As shown in these figures, it has been found that the conditions of the plasma treatment affect the reliability of the light emitting element. That is, it was found that both the red light emitting element and the blue light emitting element increase the relative intensity of the plasma treatment and decrease the reliability. This tendency is more conspicuous in the case of the red light emitting element (see FIG. 7A), and the decrease in luminance with time was minimal in the condition 5 where the relative intensity of the plasma treatment conditions was the lowest.

2−3.放出ガスと素子特性との相関
プラズマ処理後のアレイ基板から放出されるガスの分析において、主に以下に示す有機化合物が検出された。有機化合物(a)、(b)、(c)、(d)はそれぞれ、メチルイソブチルケトン、αメチルスチレン、2,3,3a,4,7,7a−ヘキサヒドロ−4,7−メタノ−1H−インデン、および3−エテニルトリシクロ[4,2,1,0(2,5)]ノナンである。
2-3. Correlation between emitted gas and device characteristics In the analysis of the gas released from the array substrate after the plasma treatment, the following organic compounds were mainly detected. The organic compounds (a), (b), (c) and (d) are methyl isobutyl ketone, α-methyl styrene, 2,3,3a, 4,7,7a-hexahydro-4,7-methano-1H-, respectively. Indene, and 3-ethenyltricyclo [4,2,1,0 (2,5)] nonane.

Figure 2018195388
Figure 2018195388

プラズマ処理の条件に対する有機化合物(a)、(b)、(c)、(d)の検出量のプロットを図8(A)から図8(D)にそれぞれ示す。いずれの図からも明らかなように、有機化合物の種類に依存せず、プラズマ処理の強度が増大するに伴って有機化合物の検出量が増大することが分かった。アレイ基板の最表面は主に隔壁190と画素電極152で構成されており、隔壁190は有機化合物を含むことから、これらの有機化合物は隔壁190に由来するものと考えられる。プラズマ処理を行っていなアレイ基板からも有機化合物が検出されたことから、隔壁190は加熱によっても一部が分解し、この分解はプラズマによって促進されるものと考えられる。   Plots of detected amounts of the organic compounds (a), (b), (c), and (d) with respect to the plasma treatment conditions are shown in FIGS. 8A to 8D, respectively. As is apparent from any of the figures, it was found that the detection amount of the organic compound increased as the intensity of the plasma treatment increased without depending on the type of the organic compound. The outermost surface of the array substrate is mainly composed of partition walls 190 and pixel electrodes 152. Since the partition walls 190 contain organic compounds, these organic compounds are considered to be derived from the partition walls 190. Since organic compounds were also detected from the array substrate that had not been subjected to plasma treatment, the partition wall 190 was partially decomposed by heating, and this decomposition is considered to be promoted by plasma.

図9から図12に、有機化合物(a)、(b)、(c)、(d)の検出量に対する発光素子の特性をそれぞれ示す。図9から図12のそれぞれにおいて、赤色発光素子の駆動電圧、および赤色発光素子と青色発光素子の信頼性が示されている。信頼性を示す図(図9(A)、図9(B)、図10(A)、図10(B)、図11(A)、図11(B)、図12(A)、図12(B))では、初期輝度に対して輝度が95%になった時の素子の駆動時間が有機化合物の検出量に対して相対的にプロットされている。   9 to 12 show the characteristics of the light-emitting element with respect to the detected amounts of the organic compounds (a), (b), (c), and (d), respectively. 9 to 12, the driving voltage of the red light emitting element and the reliability of the red light emitting element and the blue light emitting element are shown. FIGS. 9A, 9B, 10 A, 10 B, 11 A, 11 B, 12 A, and 12 showing reliability. In (B)), the driving time of the element when the luminance becomes 95% with respect to the initial luminance is plotted relative to the detected amount of the organic compound.

例えば有機化合物(a)の場合、有機化合物の検出量が増大することによって駆動電圧が増大することが確認された(図9(A))。上述したように、プラズマ処理の強度の増大に従って有機化合物の検出量が増大することから、プラズマ処理の強度が強くなるほど駆動電圧が増大すると結論付けられる。また、有機化合物の検出量の増大に伴って信頼性が低下することが分かった。例えば赤色発光素子の場合(図9(B))、プラズマ処理を施すことによって信頼性が大きく低下し、プラズマ処理の強度の増大とともに信頼性が徐々に低下する。青色発光素子の場合には(図9(C))、プラズマ処理の有無による大きな信頼性の差は観察されない。しかしながら、赤色発光素子よりは傾向は小さいものの、有機化合物の検出量の増大に従って徐々に信頼性が低下することが確認された。同様の傾向が有機化合物(b)から(d)の場合にも確認された(図10(A)から図12(C))。   For example, in the case of the organic compound (a), it was confirmed that the drive voltage increases as the detected amount of the organic compound increases (FIG. 9A). As described above, since the detected amount of the organic compound increases as the plasma processing intensity increases, it can be concluded that the driving voltage increases as the plasma processing intensity increases. Moreover, it turned out that reliability falls with the increase in the detection amount of an organic compound. For example, in the case of a red light emitting element (FIG. 9B), the reliability is greatly reduced by performing the plasma treatment, and the reliability is gradually lowered as the intensity of the plasma treatment is increased. In the case of a blue light emitting element (FIG. 9C), a large difference in reliability due to the presence or absence of plasma treatment is not observed. However, although the tendency is smaller than that of the red light emitting element, it has been confirmed that the reliability gradually decreases as the detection amount of the organic compound increases. A similar tendency was confirmed in the case of organic compounds (b) to (d) (FIGS. 10A to 12C).

上述したように、画素電極152に対してプラズマ処理を施すことで、ダークスポットの発生が抑制され、歩留まりが向上する。しかしながら、プラズマ処理の条件が強くなるほど駆動電圧の上昇と輝度の経時的低下が顕著になることが実験的に確認された。したがって、高信頼性を有する表示装置を歩留まり良く製造するためには、プラズマ処理の相対強度を小さくすることが好ましいと言える。具体的には、80Pa以上の圧力の酸素含有ガスの存在下、出力が170W以下、20秒以下でプラズマ処理を行うことが好ましい。この条件を採用することで、アレイ基板を200℃において30分加熱した際、アレイ基板から脱離する有機化合物のアレイ基板の単位面積当たりの総量を5.0ng/cm2以下、あるいは2.0ng/cm2以下に抑制することができる。その結果、ダークスポットの発生を抑制し、かつ、消費電力が低く、信頼性の高い表示装置を製造することができる。すなわち、このプラズマ処理は、高信頼性、低消費電力の表示装置を高い歩留りで製造することに寄与することができる。 As described above, by performing plasma treatment on the pixel electrode 152, generation of dark spots is suppressed and yield is improved. However, it has been experimentally confirmed that the driving voltage increases and the luminance decreases with time as the plasma treatment conditions become stronger. Therefore, in order to manufacture a display device having high reliability with high yield, it can be said that it is preferable to reduce the relative intensity of plasma treatment. Specifically, it is preferable to perform the plasma treatment in the presence of an oxygen-containing gas having a pressure of 80 Pa or more and an output of 170 W or less and 20 seconds or less. By adopting this condition, when the array substrate is heated at 200 ° C. for 30 minutes, the total amount of organic compounds that are desorbed from the array substrate per unit area of the array substrate is 5.0 ng / cm 2 or less, or 2.0 ng. / Cm 2 or less. As a result, it is possible to manufacture a display device that suppresses the generation of dark spots and has low power consumption and high reliability. That is, this plasma treatment can contribute to manufacturing a display device with high reliability and low power consumption at a high yield.

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。   The embodiments described above as the embodiments of the present invention can be implemented in appropriate combination as long as they do not contradict each other. Also, those in which those skilled in the art have appropriately added, deleted, or changed the design based on the display device of each embodiment, or those in which processes have been added, omitted, or changed in conditions are also included in the present invention. As long as the gist is provided, it is included in the scope of the present invention.

本明細書においては、開示例として主にEL表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。   In this specification, the case of an EL display device is mainly exemplified as a disclosure example. However, as another application example, an electronic paper type display having another self-luminous display device, a liquid crystal display device, an electrophoretic element, or the like. Any flat panel display device such as a device may be used. Further, the present invention can be applied without particular limitation from small to medium size.

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。   Of course, other operational effects that are different from the operational effects brought about by the above-described embodiments will be apparent from the description of the present specification or can be easily predicted by those skilled in the art. It is understood that this is brought about by the present invention.

100:表示装置、102:基板、104:画素、106:表示領域、108:走査線駆動回路、112:端子、114:フレキシブル印刷回路基板、116:対向基板、120:第1の走査線、122:第2の走査線、123:リセット信号線、124:第3の走査線、126:映像信号線、128:電源線、130:スイッチングトランジスタ、132:出力トランジスタ、134:駆動トランジスタ、136:リセットトランジスタ、140:保持容量、142:付加容量、150:発光素子、152:画素電極、154:EL層、156:対向電極、160:アンダーコート、162:半導体膜、162a:チャネル領域、162b:低濃度不純物領域、162c:高濃度不純物領域、164:ゲート絶縁膜、166:ゲート電極、168:第1の層間膜、170:ソース/ドレイン電極、172:ソース/ドレイン電極、174:容量電極、176:第2の層間膜、178:平坦化膜、180:接続電極、182:付加容量電極、184:絶縁膜、186:開口、190:隔壁、200:パッシベーション膜、202:第1の層、204:第2の層、206:第3の層、210:シール材   100: Display device, 102: Substrate, 104: Pixel, 106: Display area, 108: Scan line driving circuit, 112: Terminal, 114: Flexible printed circuit board, 116: Counter substrate, 120: First scan line, 122 : Second scanning line, 123: reset signal line, 124: third scanning line, 126: video signal line, 128: power supply line, 130: switching transistor, 132: output transistor, 134: drive transistor, 136: reset Transistor: 140: holding capacitor, 142: additional capacitor, 150: light emitting element, 152: pixel electrode, 154: EL layer, 156: counter electrode, 160: undercoat, 162: semiconductor film, 162a: channel region, 162b: low Concentration impurity region, 162c: high concentration impurity region, 164: gate insulating film, 166: gate electrode, 68: first interlayer film, 170: source / drain electrode, 172: source / drain electrode, 174: capacitance electrode, 176: second interlayer film, 178: planarization film, 180: connection electrode, 182: additional capacitance Electrode, 184: Insulating film, 186: Opening, 190: Partition wall, 200: Passivation film, 202: First layer, 204: Second layer, 206: Third layer, 210: Sealing material

Claims (12)

基板上にトランジスタを形成すること、
前記トランジスタ上に、前記トランジスタと電気的に接続され、導電性酸化物を含有する画素電極を形成すること、
前記画素電極の表面の一部を露出し、かつ、前記画素電極の端部を覆う隔壁を形成することによってアレイ基板を作製すること、および
前記画素電極の露出した前記表面に対してプラズマ処理を施すことを含み、
前記プラズマ処理は、前記プラズマ処理後に前記アレイ基板を200℃において30分加熱した際、前記アレイ基板から脱離する有機化合物の前記アレイ基板の単位面積当たりの総量が5.0ng/cm2以下となるように行う、表示装置の製造方法。
Forming a transistor on a substrate;
Forming a pixel electrode which is electrically connected to the transistor and contains a conductive oxide over the transistor;
An array substrate is formed by exposing a part of the surface of the pixel electrode and forming a partition wall that covers an end of the pixel electrode, and plasma treatment is performed on the exposed surface of the pixel electrode. Including applying,
In the plasma treatment, when the array substrate is heated at 200 ° C. for 30 minutes after the plasma treatment, the total amount of organic compounds desorbed from the array substrate per unit area of the array substrate is 5.0 ng / cm 2 or less. A manufacturing method of a display device performed as follows.
前記有機化合物の前記総量が2.0ng/cm2以下となるように前記プラズマ処理を行う、請求項1に記載の製造方法。 The manufacturing method according to claim 1, wherein the plasma treatment is performed so that the total amount of the organic compound is 2.0 ng / cm 2 or less. 前記有機化合物の分子量が100以上200以下である、請求項1に記載の製造方法。   The manufacturing method of Claim 1 whose molecular weight of the said organic compound is 100-200. 前記有機化合物は、二つの橋頭原子の間に橋かけ結合を有する、請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein the organic compound has a bridging bond between two bridgehead atoms. 前記有機化合物は、メチルイソブチルケトン、αメチルスチレン、2,3,3a,4,7,7a−ヘキサヒドロ−4,7−メタノ−1H−インデン、および3−エテニルトリシクロ[4,2,1,0(2,5)]ノナンから選択される、請求項1に記載の製造方法。   The organic compounds include methyl isobutyl ketone, alpha methyl styrene, 2,3,3a, 4,7,7a-hexahydro-4,7-methano-1H-indene, and 3-ethenyltricyclo [4,2,1, The production method according to claim 1, which is selected from 0 (2,5)] nonane. 前記有機化合物の前記総量は、多孔質高分子に吸着された前記有機化合物のガスクロマトグラフ質量分析によって見積もられる、請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein the total amount of the organic compound is estimated by gas chromatography mass spectrometry of the organic compound adsorbed on a porous polymer. 前記画素電極上に有機化合物を含む層、および対向電極を形成することをさらに含む、請求項1に記載の製造方法。   The manufacturing method according to claim 1, further comprising forming a layer containing an organic compound and a counter electrode on the pixel electrode. 基板上にトランジスタを形成すること、
前記トランジスタ上に、前記トランジスタと電気的に接続され、導電性酸化物を含有する画素電極を形成すること、
前記画素電極の表面の一部を露出し、かつ、前記画素電極の端部を覆う隔壁を形成することによってアレイ基板を作製すること、および
前記画素電極の露出した前記表面に対してプラズマ処理を施すことを含み、
前記プラズマ処理は、80Pa以上の圧力の酸素含有ガスの存在下、出力が170W以下、20秒以下で行う、表示装置の製造方法。
Forming a transistor on a substrate;
Forming a pixel electrode which is electrically connected to the transistor and contains a conductive oxide over the transistor;
An array substrate is formed by exposing a part of the surface of the pixel electrode and forming a partition wall that covers an end of the pixel electrode, and plasma treatment is performed on the exposed surface of the pixel electrode. Including applying,
The method for manufacturing a display device, wherein the plasma treatment is performed in the presence of an oxygen-containing gas having a pressure of 80 Pa or more and an output of 170 W or less and 20 seconds or less.
前記画素電極上に有機化合物を含む層、および対向電極を形成することをさらに含む、請求項8に記載の製造方法。   The manufacturing method according to claim 8, further comprising forming a layer containing an organic compound and a counter electrode on the pixel electrode. 前記隔壁は、前記プラズマ処理によって分子量が100以上200以下の有機化合物を与える、請求項8に記載の製造方法。   The manufacturing method according to claim 8, wherein the partition wall provides an organic compound having a molecular weight of 100 to 200 by the plasma treatment. 前記有機化合物は、二つの橋頭原子の間に橋かけ結合を有する、請求項10に記載の製造方法。   The manufacturing method according to claim 10, wherein the organic compound has a bridging bond between two bridgehead atoms. 前記有機化合物は、メチルイソブチルケトン、αメチルスチレン、2,3,3a,4,7,7a−ヘキサヒドロ−4,7−メタノ−1H−インデン、および3−エテニルトリシクロ[4,2,1,0(2,5)]ノナンから選択される、請求項10に記載の製造方法。   The organic compounds include methyl isobutyl ketone, alpha methyl styrene, 2,3,3a, 4,7,7a-hexahydro-4,7-methano-1H-indene, and 3-ethenyltricyclo [4,2,1, The production method according to claim 10, which is selected from 0 (2,5)] nonane.
JP2017095902A 2017-05-12 2017-05-12 Manufacturing method of display device Pending JP2018195388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017095902A JP2018195388A (en) 2017-05-12 2017-05-12 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017095902A JP2018195388A (en) 2017-05-12 2017-05-12 Manufacturing method of display device

Publications (1)

Publication Number Publication Date
JP2018195388A true JP2018195388A (en) 2018-12-06

Family

ID=64571664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017095902A Pending JP2018195388A (en) 2017-05-12 2017-05-12 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP2018195388A (en)

Similar Documents

Publication Publication Date Title
CN110224003B (en) Display device
US20080303424A1 (en) Organic electroluminescent device
KR102084395B1 (en) Organic electro luminescent device and method of fabricating the same
US7355342B2 (en) Organic EL device and electronic apparatus capable of preventing a short circuit
US8294362B2 (en) Image display device, image display system, and methods for fabricating the same
JP4954088B2 (en) Organic electroluminescence panel and organic electroluminescence display device
US20090200931A1 (en) Organic el device and method of manufacturing the same
JP6912080B2 (en) Organic EL display panel
JP2006216539A (en) Electrode formation method of flat panel display device, organic electroluminescence display device, and manufacturing method thereof
JP6083053B2 (en) THIN FILM TRANSISTOR DEVICE, ITS MANUFACTURING METHOD, AND DISPLAY DEVICE
JP2007213999A (en) Manufacturing method of organic el device, and organic el device
JP6615001B2 (en) Display device and manufacturing method thereof
JP3650073B2 (en) Organic electroluminescence device and method for manufacturing the same
JP2013131339A (en) Organic light emitting device and manufacturing method of the same
US9318728B2 (en) Method for producing organic light-emitting element, method for aging organic light-emitting element, organic light-emitting element, organic light-emitting device, organic display panel, and organic display device
KR20050048437A (en) Display device and method of manufacturing thereof
US7786666B2 (en) Organic electroluminescent display device
JP2007115800A (en) Organic el display and its manufacturing method
US11744120B2 (en) Display device and manufacturing method thereof
JP2018195388A (en) Manufacturing method of display device
JP2009276721A (en) Electro-optical device and its test method, and electronic equipment
JP2005101008A (en) Organic electroluminescent element and its manufacturing method
KR102092550B1 (en) Organic electro luminescent device and method of fabricating the same
JP2010049986A (en) Organic electroluminescent display
US10186690B2 (en) Display panel manufacturing method and display panel