JP2018174488A - 内視鏡 - Google Patents
内視鏡 Download PDFInfo
- Publication number
- JP2018174488A JP2018174488A JP2017072452A JP2017072452A JP2018174488A JP 2018174488 A JP2018174488 A JP 2018174488A JP 2017072452 A JP2017072452 A JP 2017072452A JP 2017072452 A JP2017072452 A JP 2017072452A JP 2018174488 A JP2018174488 A JP 2018174488A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- signal processing
- chip
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Endoscopes (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ノイズを補正する機能を損なうことなく、受光画素をできる限り多く設けることができる内視鏡を提供する。【解決手段】本発明に係る内視鏡は、第1受光素子を実装した受光素子チップを備えるとともに、第2受光素子とノイズ補正回路と信号処理回路を実装した信号処理チップを備え、前記信号処理回路は、前記第1受光素子の出力と前記第2受光素子の出力との間の差分を用いて、前記ノイズ補正回路の出力を補正する。【選択図】図4
Description
本発明は、内視鏡に関する。
CMOS(Complementary Metal Oxide Semiconductor)などの撮像素子は、受光素子などのアナログ回路と、信号処理回路などのデジタル回路とが混在するデバイスである。内視鏡のようにチップサイズを小型化することが求められる装置においては、限られたチップ面積上に少しでも多くの受光素子を配置する必要がある。そこで従来、アナログ回路とデジタル回路をそれぞれ別の半導体基板上に実装し、基板同士を重ね合わせることにより、受光素子が占める面積割合をできる限り大きくしている。
下記特許文献1は、固体撮像装置に関連する技術を開示している。同文献は、『アナログ回路とデジタル回路とが混在する半導体集積回路において、基板の総面積の増加を抑制する。』ことを課題として、『半導体集積回路1には、アナログ回路13およびアナログ回路13のアナログの出力信号をデジタル変換するデジタル回路14が形成される。このうち、アナログ回路の一部19は第1半導体基板51に形成され、アナログ回路の残部37およびデジタル回路14は第2半導体基板53に形成される。第1半導体基板51と第2半導体基板53とは、基板接続部55により接続される。基板接続部55は、第1半導体基板51のアナログ回路の一部19により生成されたアナログ信号を、第2半導体基板53へ伝送する。』という技術を開示している(要約参照)。
撮像素子は一般に、黒基準レベルを取得するために遮光素子を備える。さらには、画素ごとの固定パターンノイズや、CDS(相関2重サンプリング)回路が有する列ごとの特性ばらつきなどを補正するため、遮光素子を設ける場合もある。受光素子の一部を遮光素子として構成すると、光信号を受光するために用いることができる受光素子が少なくなるので、受光画素数を確保するための妨げとなる。
本発明は、上記のような課題に鑑みてなされたものであり、ノイズを補正する機能を損なうことなく、受光画素をできる限り多く設けることができる内視鏡を提供することを目的とする。
本発明に係る内視鏡は、第1受光素子を実装した受光素子チップを備えるとともに、第2受光素子とノイズ補正回路と信号処理回路を実装した信号処理チップを備え、前記信号処理回路は、前記第1受光素子の出力と前記第2受光素子の出力との間の差分を用いて、前記ノイズ補正回路の出力を補正する。
本発明に係る内視鏡によれば、信号処理チップ上に実装した第2受光素子を用いて補正を実施することにより、補正機能を損なうことなく、受光素子の個数を確保することができる。
<実施の形態1>
図1は、本発明の実施形態1に係る内視鏡システム1000の構成図である。内視鏡システム1000は、被検体内部の動画像を撮影するためのシステムである。内視鏡システム1000は、内視鏡100、プロセッサ200、モニタ300を有する。
図1は、本発明の実施形態1に係る内視鏡システム1000の構成図である。内視鏡システム1000は、被検体内部の動画像を撮影するためのシステムである。内視鏡システム1000は、内視鏡100、プロセッサ200、モニタ300を有する。
内視鏡100は、被検体内部に挿入してその動画像を取得する装置である。内視鏡100は、光ファイバ110、配光レンズ120、対物レンズ130、撮像素子140、信号処理部150を備える。
光ファイバ110は、光源210が出力する光を配光レンズ120まで伝搬する。配光レンズ120は、その光を被検体に対して照射する。対物レンズ130は、被検体から反射された光を集光する。撮像素子140は、対物レンズ130が集光した光を電気信号に変換することにより、撮像信号を出力する。信号処理部150は、撮像素子140を駆動して撮像信号を取得し、その撮像信号をプロセッサ200に対して出力する。
プロセッサ200は、内視鏡100が取得した撮像信号を処理することにより動画像と静止画像を生成する演算装置である。プロセッサ200は、光源210、CPU(Central Processing Unit)220を備える。光源210は、内視鏡100が被検体に対して照射する光を出力する。例えばキセノンランプやLED(Light Emmiting Diode)などを光源210として用いることができる。CPU220は、信号処理部150から受け取った信号を用いて被検体の画像を生成し、モニタ300上に画面表示する。
図2は、撮像素子140を製造する工程を示す模式図である。撮像素子140は、例えば受光素子ウエハ410と信号処理ウエハ420を張り合わせてダイシングすることにより製造される。受光素子ウエハ410は、受光素子を実装した半導体ウエハである。信号処理ウエハ420は、信号処理回路などを実装した半導体ウエハである。受光素子などのアナログ回路と信号処理回路などのデジタル回路をそれぞれ別の半導体ウエハ上に実装して張り合わせることにより、受光素子が占める面積をできる限り確保することができる。
図2のような製造工程を経ることにより、撮像素子140は受光素子チップ141と信号処理チップ142を重ね合わせた構成を備える。各チップはそれぞれ異なる回路を実装している。以下では本発明と従来技術との間の違いを明確にするため、まず図2のような工程によって製造する従来の撮像素子の構成を説明し、次に本実施形態1に係る撮像素子140の構成について説明する。
図3は、従来の撮像素子の構成を示す平面図である。記載の便宜上、図2と同じ符号を用いた。従来の撮像素子は、受光素子チップ141上に受光素子1411がアレイ状に配列されており、受光素子1411の一部は遮光素子1412として形成されている。遮光素子1412は、黒レベルの基準値を提供する素子として用いることができる。
信号処理チップ142上には、CDS回路1421と信号処理回路1422が実装されている。CDS回路1421は、画素ごとの固定パターンノイズを補正する回路である。信号処理回路1422は、CDS回路1421が補正を実施した後の電気信号を用いて画素信号を生成する回路である。
図3のように受光素子1411の一部を遮光素子1412として構成した場合、入射光学系のイメージサークル1413の一部が遮光素子1412と重なり、イメージサークル1413内の一部を撮影することができない。したがって、撮影に用いることができる受光素子1411の個数が制限されることになる。
図4は、本実施形態1における撮像素子140の構成を示す平面図である。本実施形態1において、遮光素子1412は受光素子1411のアレイの4隅に形成されている。具体的には、受光素子1411のうちイメージサークル1413の外側に配置されているものを遮光素子1412として構成することが望ましい。これにより、図3のようにイメージサークル1413内の一部を遮光素子1412によって遮ることなく、受光素子1411を効率的に用いることができる。
本実施形態1において、信号処理チップ142は図3で説明した構成に加えて遮光素子1423を備える。遮光素子1423は、受光素子1411および遮光素子1412と同様の構成を有する素子である。信号処理回路1422は、遮光素子1423が出力する電気信号を用いて列方向における補正処理を実施することができる。以下具体的に説明する。
図5は、CDS回路1421と各受光素子との間の接続関係を示す模式図である。記載の便宜上、受光素子チップ141上に実装されている素子と信号処理チップ142上に実装されている素子を同じ平面上に示すとともに、受光素子1411のアレイのうち4隅に配置されているもの4つを遮光素子1412として示した。
CDS回路1421は、受光素子1411のアレイの列ごとにサンプリング素子1424を備えている。サンプリング素子1424は、同じ列に属する受光素子1411(遮光素子1412が同じ列に含まれる場合は遮光素子1412も含む)から並列的に信号をサンプリングする。これにより、受光素子1411が多数存在する構成においても、読取速度を確保することができる。
必ずしも全ての列のサンプリング素子1424が同じ特性を有しているとは限らず、列ごとに特性がばらついている可能性がある。このようなCDS回路1421の列ごとの特性ばらつきを補正するために、遮光素子1423を用いることができる。具体的には、ある列のサンプリング素子1424がその列に属している受光素子1411から信号を読み取り、次に同じ列の遮光素子1423から信号を読み取り、前者から後者を差し引くことによりその列のサンプリング素子1424固有のノイズを除去する補正を実現できる。補正処理は信号処理回路1422が実施すればよい。
図3で説明した従来の構成においては、遮光素子1412が列方向に沿って配置されているので、遮光素子1412を用いてこのような列方向の補正を実施することができる。これに対して図4で説明した本実施形態1の構成においては、遮光素子1412を4隅に配置したので、列方向の補正を実施することができない。遮光素子1412が一部の列についてのみしか設けられていないからである。そこで本実施形態1においては信号処理チップ142上に遮光素子1423を列方向に沿って配置し、これを用いて列方向の補正を実施することとした。したがって、受光素子1411の面積を広く確保しつつ、CDS回路1421のノイズ特性を補正することができる。
遮光素子1423の出力を黒レベルの基準として用いることもできる。ただし受光素子チップ141と信号処理チップ142はそれぞれ別の工程で製造したものであるので、遮光素子1412の特性と遮光素子1423の特性は異なる可能性がある。したがって黒レベルの基準として用いる遮光素子は、受光素子1411と同じ半導体ウエハ上に形成することが望ましい。
<実施の形態1:まとめ>
本実施形態1に係る内視鏡100において、信号処理回路1422は、受光素子1411の出力と遮光素子1423の出力との間の差分を用いて、CDS回路1421の出力に含まれるノイズを補正する。さらに、遮光素子1412は受光素子1411のアレイのうち4隅部分に配置され、遮光素子1423は信号処理チップ142上に配置されている。これにより、受光素子1411の受光面積を広く確保するとともに、CDS回路1421の特性補正を実施することができる。
本実施形態1に係る内視鏡100において、信号処理回路1422は、受光素子1411の出力と遮光素子1423の出力との間の差分を用いて、CDS回路1421の出力に含まれるノイズを補正する。さらに、遮光素子1412は受光素子1411のアレイのうち4隅部分に配置され、遮光素子1423は信号処理チップ142上に配置されている。これにより、受光素子1411の受光面積を広く確保するとともに、CDS回路1421の特性補正を実施することができる。
<実施の形態2>
本発明の実施形態2では、実施形態1で説明した構成の変形例について説明する。その他の構成は実施形態1と同様であるので、以下では差異点について主に説明し、同じ構成については改めて説明しないこととする。
本発明の実施形態2では、実施形態1で説明した構成の変形例について説明する。その他の構成は実施形態1と同様であるので、以下では差異点について主に説明し、同じ構成については改めて説明しないこととする。
実施形態1において、CDS回路1421の列方向のノイズ特性を補正するために遮光素子1423を設けることを説明した。受光素子チップ141と信号処理チップ142を張り合わせる面(対向面)上に遮光素子1423を配置するのであれば、遮光素子1423に光が到達することはないので、必ずしも遮光措置を施さなくともよい。この場合は、単に遮光素子1423から信号を読み取れば足りる。遮光素子1423は遮光措置を施さなくとも遮光された状態にあるからである。
図6は、遮光素子1423を行方向に複数配置した例である。実施形態1において、遮光素子1423を列方向に沿って複数配置することを説明したが、さらに行方向にも複数配置して、遮光素子1423をアレイ状に形成することもできる。これによりCDS回路1421の列方向のノイズ特性をさらに精度よく補正することができる。受光素子チップ141とは異なり、信号処理チップ142はイメージサークル1413による配置面積の制約がないので、図6のように遮光素子1423を広く設けることができる。
実施形態1において、受光素子1411のアレイのうち4隅部分に遮光素子1412を設けることを説明したが、受光素子1411のアレイのうち少なくともいずれかが遮光素子1412として形成されていれば、その出力を黒レベルの基準とすることができる。たとえば対角線上の2隅にのみ遮光素子1412を設け、これらの出力の平均値を黒レベルの基準として用いることが考えられる。
実施形態1において、受光素子1411の列ごとにサンプリング素子1421を配置した例を示したが、必ずしも1列の受光素子1411について1つのサンプリング素子1421を配置する必要はない。例えば複数列の受光素子1411ごとに1つのサンプリング素子1421を設け、列間でサンプリング素子1411を共用してもよい。遮光素子1423についても同様である。
<本発明のまとめ>
本発明は、以下の構成を備える。
本発明は、以下の構成を備える。
<構成1>
被検体を撮像する撮像素子を備えた内視鏡であって、
前記撮像素子は、
光信号を電気信号に変換する第1受光素子を実装した受光素子チップ、
信号を処理する信号処理回路を実装した信号処理チップ、
を有し、
前記信号処理チップはさらに、
光信号を電気信号に変換する第2受光素子、
前記第1受光素子が出力する電気信号に含まれるノイズを補正するノイズ補正回路、
を実装しており、
前記信号処理回路は、前記第1受光素子が出力する電気信号と、前記第2受光素子が出力する電気信号との間の差分を用いて、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする内視鏡。
被検体を撮像する撮像素子を備えた内視鏡であって、
前記撮像素子は、
光信号を電気信号に変換する第1受光素子を実装した受光素子チップ、
信号を処理する信号処理回路を実装した信号処理チップ、
を有し、
前記信号処理チップはさらに、
光信号を電気信号に変換する第2受光素子、
前記第1受光素子が出力する電気信号に含まれるノイズを補正するノイズ補正回路、
を実装しており、
前記信号処理回路は、前記第1受光素子が出力する電気信号と、前記第2受光素子が出力する電気信号との間の差分を用いて、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする内視鏡。
<構成2>
前記受光素子チップと前記信号処理チップは、重ね合わせられており、
前記第2受光素子は、前記受光素子チップと前記信号処理チップが対向する対向面上に実装されている
ことを特徴とする構成1記載の内視鏡。
前記受光素子チップと前記信号処理チップは、重ね合わせられており、
前記第2受光素子は、前記受光素子チップと前記信号処理チップが対向する対向面上に実装されている
ことを特徴とする構成1記載の内視鏡。
<構成3>
前記第1受光素子は、前記受光素子チップの表面上の第1方向に沿って複数配置されており、
前記ノイズ補正回路は、前記第1受光素子が出力する信号をサンプリングするサンプリング素子を、前記第1受光素子の前記第1方向に沿った列ごとに1つ、または前記第1方向に沿った複数の列ごとに1つ備え、
前記信号処理回路は、前記差分を用いて前記サンプリング素子の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする構成2記載の内視鏡。
前記第1受光素子は、前記受光素子チップの表面上の第1方向に沿って複数配置されており、
前記ノイズ補正回路は、前記第1受光素子が出力する信号をサンプリングするサンプリング素子を、前記第1受光素子の前記第1方向に沿った列ごとに1つ、または前記第1方向に沿った複数の列ごとに1つ備え、
前記信号処理回路は、前記差分を用いて前記サンプリング素子の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする構成2記載の内視鏡。
<構成4>
前記第2受光素子は、前記第1受光素子の前記第1方向に沿った列ごとに設けられており、
前記サンプリング素子は、前記第1方向に沿った列に属する前記第1受光素子から信号をサンプリングするとともに、前記第1方向に沿った列に属する前記第2受光素子から信号をサンプリングし、
前記信号処理回路は、前記差分を用いて、前記第1方向に沿った前記ノイズ補正回路の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする構成3記載の内視鏡。
前記第2受光素子は、前記第1受光素子の前記第1方向に沿った列ごとに設けられており、
前記サンプリング素子は、前記第1方向に沿った列に属する前記第1受光素子から信号をサンプリングするとともに、前記第1方向に沿った列に属する前記第2受光素子から信号をサンプリングし、
前記信号処理回路は、前記差分を用いて、前記第1方向に沿った前記ノイズ補正回路の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする構成3記載の内視鏡。
<構成5>
前記第2受光素子は、前記第1方向に対して直交する第2方向に沿って複数配置されており、
前記サンプリング素子は、前記第1方向に沿った同じ列に属する複数の前記第2受光素子から信号を並列的にサンプリングする
ことを特徴とする構成4記載の内視鏡。
前記第2受光素子は、前記第1方向に対して直交する第2方向に沿って複数配置されており、
前記サンプリング素子は、前記第1方向に沿った同じ列に属する複数の前記第2受光素子から信号を並列的にサンプリングする
ことを特徴とする構成4記載の内視鏡。
<構成6>
前記受光素子チップは、複数の前記第1受光素子を実装しており、
前記信号処理回路は、いずれかの前記第1受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする構成1から5いずれかに記載の内視鏡。
前記受光素子チップは、複数の前記第1受光素子を実装しており、
前記信号処理回路は、いずれかの前記第1受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする構成1から5いずれかに記載の内視鏡。
<構成7>
前記第1受光素子は、前記受光素子チップの表面上の第1方向に沿って複数配置されるとともに、前記第1方向に対して直交する第2方向に沿って複数配置されることにより、アレイ状に配置されており、
前記第1受光素子のアレイの角部に配置されている前記第1受光素子のうち少なくともいずれかは、遮光素子として形成されており、
前記信号処理回路は、前記遮光素子として形成されている前記第1受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする構成6記載の内視鏡。
前記第1受光素子は、前記受光素子チップの表面上の第1方向に沿って複数配置されるとともに、前記第1方向に対して直交する第2方向に沿って複数配置されることにより、アレイ状に配置されており、
前記第1受光素子のアレイの角部に配置されている前記第1受光素子のうち少なくともいずれかは、遮光素子として形成されており、
前記信号処理回路は、前記遮光素子として形成されている前記第1受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする構成6記載の内視鏡。
100:内視鏡
110:光ファイバ
120:配光レンズ
130:対物レンズ
140:撮像素子
141:受光素子チップ
1411:受光素子
1412:遮光素子
1413:イメージサークル
142:信号処理チップ
1421:CDS回路
1422:信号処理回路
1423:遮光素子
1424:サンプリング素子
150:信号処理部
200:プロセッサ
210:光源
220:CPU
300:モニタ
1000:内視鏡システム
110:光ファイバ
120:配光レンズ
130:対物レンズ
140:撮像素子
141:受光素子チップ
1411:受光素子
1412:遮光素子
1413:イメージサークル
142:信号処理チップ
1421:CDS回路
1422:信号処理回路
1423:遮光素子
1424:サンプリング素子
150:信号処理部
200:プロセッサ
210:光源
220:CPU
300:モニタ
1000:内視鏡システム
Claims (7)
- 被検体を撮像する撮像素子を備えた内視鏡であって、
前記撮像素子は、
光信号を電気信号に変換する第1受光素子を実装した受光素子チップ、
信号を処理する信号処理回路を実装した信号処理チップ、
を有し、
前記信号処理チップはさらに、
光信号を電気信号に変換する第2受光素子、
前記第1受光素子が出力する電気信号に含まれるノイズを補正するノイズ補正回路、
を実装しており、
前記信号処理回路は、前記第1受光素子が出力する電気信号と、前記第2受光素子が出力する電気信号との間の差分を用いて、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする内視鏡。 - 前記受光素子チップと前記信号処理チップは、重ね合わせられており、
前記第2受光素子は、前記受光素子チップと前記信号処理チップが対向する対向面上に実装されている
ことを特徴とする請求項1記載の内視鏡。 - 前記第1受光素子は、前記受光素子チップの表面上の第1方向に沿って複数配置されており、
前記ノイズ補正回路は、前記第1受光素子が出力する信号をサンプリングするサンプリング素子を、前記第1受光素子の前記第1方向に沿った列ごとに1つ、または前記第1方向に沿った複数の列ごとに1つ備え、
前記信号処理回路は、前記差分を用いて前記サンプリング素子の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする請求項2記載の内視鏡。 - 前記第2受光素子は、前記第1受光素子の前記第1方向に沿った列ごとに設けられており、
前記サンプリング素子は、前記第1方向に沿った列に属する前記第1受光素子から信号をサンプリングするとともに、前記第1方向に沿った列に属する前記第2受光素子から信号をサンプリングし、
前記信号処理回路は、前記差分を用いて、前記第1方向に沿った前記ノイズ補正回路の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする請求項3記載の内視鏡。 - 前記第2受光素子は、前記第1方向に対して直交する第2方向に沿って複数配置されており、
前記サンプリング素子は、前記第1方向に沿った同じ列に属する複数の前記第2受光素子から信号を並列的にサンプリングする
ことを特徴とする請求項4記載の内視鏡。 - 前記受光素子チップは、複数の前記第1受光素子を実装しており、
前記信号処理回路は、いずれかの前記第1受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする請求項1から5のいずれか1項記載の内視鏡。 - 前記第1受光素子は、前記受光素子チップの表面上の第1方向に沿って複数配置されるとともに、前記第1方向に対して直交する第2方向に沿って複数配置されることにより、アレイ状に配置されており、
前記第1受光素子のアレイの角部に配置されている前記第1受光素子のうち少なくともいずれかは、遮光素子として形成されており、
前記信号処理回路は、前記遮光素子として形成されている前記第1受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする請求項6記載の内視鏡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017072452A JP2018174488A (ja) | 2017-03-31 | 2017-03-31 | 内視鏡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017072452A JP2018174488A (ja) | 2017-03-31 | 2017-03-31 | 内視鏡 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018174488A true JP2018174488A (ja) | 2018-11-08 |
Family
ID=64107468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017072452A Pending JP2018174488A (ja) | 2017-03-31 | 2017-03-31 | 内視鏡 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018174488A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147946A (ja) * | 2007-12-17 | 2009-07-02 | Olympus Medical Systems Corp | 撮像装置、画像表示装置、および画像表示システム |
JP2015144316A (ja) * | 2015-04-20 | 2015-08-06 | ソニー株式会社 | 半導体集積回路、電子機器、固体撮像装置、撮像装置 |
JP2015213257A (ja) * | 2014-05-02 | 2015-11-26 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
-
2017
- 2017-03-31 JP JP2017072452A patent/JP2018174488A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147946A (ja) * | 2007-12-17 | 2009-07-02 | Olympus Medical Systems Corp | 撮像装置、画像表示装置、および画像表示システム |
JP2015213257A (ja) * | 2014-05-02 | 2015-11-26 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
JP2015144316A (ja) * | 2015-04-20 | 2015-08-06 | ソニー株式会社 | 半導体集積回路、電子機器、固体撮像装置、撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6369233B2 (ja) | 固体撮像素子及びその信号処理方法、並びに電子機器 | |
JP6030524B2 (ja) | 1チップ上に複数の画素アレイを備えたカメラシステム | |
US9818783B2 (en) | Solid-state image pickup apparatus and electronic apparatus | |
US7483065B2 (en) | Multi-lens imaging systems and methods using optical filters having mosaic patterns | |
WO2017169480A1 (ja) | 撮像素子および撮像装置 | |
US9165962B2 (en) | Solid state imaging device | |
US9748178B2 (en) | Semiconductor device, solid-state imaging device, and imaging device | |
CN113676679B (zh) | 摄像装置和摄像系统 | |
KR20080053202A (ko) | 이미지 센서 모듈 | |
US10644059B2 (en) | Solid-state imaging device and imaging apparatus | |
US9277151B2 (en) | Solid-state image sensor with an effective pixel area, and image pickup apparatus | |
JP6184240B2 (ja) | 固体撮像装置および撮像装置 | |
US20140085516A1 (en) | Solid state image pickup device, camera module, and digital camera | |
WO2012026074A1 (en) | Image pickup device, image pickup module, and camera | |
JP2006005211A (ja) | 固体撮像装置及びその製造方法 | |
US10582098B2 (en) | Image pickup apparatus | |
TW202201770A (zh) | 影像感測裝置 | |
JP2018174488A (ja) | 内視鏡 | |
JP2010093200A (ja) | ウエハスケールレンズ、ウエハスケールモジュール、および、電子機器 | |
JP2011061081A (ja) | イメージセンサ | |
US7460165B2 (en) | Photo-array layout for monitoring image statistics | |
CN117857936A (zh) | 图像传感器以及图像噪声校正的方法 | |
JP6700715B2 (ja) | 固体撮像装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210629 |