JP2018174243A - 実装構造体の製造方法およびこれに用いられる積層シート - Google Patents

実装構造体の製造方法およびこれに用いられる積層シート Download PDF

Info

Publication number
JP2018174243A
JP2018174243A JP2017071784A JP2017071784A JP2018174243A JP 2018174243 A JP2018174243 A JP 2018174243A JP 2017071784 A JP2017071784 A JP 2017071784A JP 2017071784 A JP2017071784 A JP 2017071784A JP 2018174243 A JP2018174243 A JP 2018174243A
Authority
JP
Japan
Prior art keywords
circuit member
laminated sheet
electromagnetic wave
insulating layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017071784A
Other languages
English (en)
Other versions
JP6975547B2 (ja
Inventor
橋本 卓幸
Takuyuki Hashimoto
卓幸 橋本
浩之 岡田
Hiroyuki Okada
浩之 岡田
卓也 石橋
Takuya Ishibashi
石橋  卓也
西村 和樹
Kazuki Nishimura
和樹 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Priority to JP2017071784A priority Critical patent/JP6975547B2/ja
Publication of JP2018174243A publication Critical patent/JP2018174243A/ja
Application granted granted Critical
Publication of JP6975547B2 publication Critical patent/JP6975547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】実装構造体を中空封止するとともに、実装構造体に電磁波シールド性を付与する。【解決手段】第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を準備する工程と、絶縁層と電磁波吸収層とを備え、前記絶縁層が、少なくとも一方の最外に配置されている積層シートを準備する工程と、前記絶縁層が前記第2回路部材と対向するように、前記積層シートを前記実装部材に配置する配置工程と、前記積層シートを前記第1回路部材に対して押圧するとともに、前記積層シートを加熱して、前記空間を維持しながら前記第2回路部材を封止し、前記積層シートを硬化させる封止工程と、を具備する、実装構造体の製造方法。【選択図】図1

Description

本発明は、内部に空間を備える実装構造体の製造方法であって、詳細には、積層シートを用いて封止された実装構造体の製造方法、および、これに用いられる積層シートに関する。
回路基板に搭載される電子部品(回路部材)の中には、回路基板との間に空間を必要とする場合がある。例えば、携帯電話などのノイズ除去に用いられるSAWチップは、圧電基板(圧電体)上を伝搬する表面波を利用して所望の周波数をフィルタリングするため、圧電体上の電極と、SAWチップが搭載される回路基板との間に空間が必要である。
ところで、回路基板に搭載される回路部材の多くは、電磁波の影響を低減するために、電磁波シールド層で覆われることが望ましい。上記のようなSAWチップの場合、例えば特許文献1では、電磁波シールド性を備えるカバーとグランド回路とを導通させるために、カバーに導電性のバンプを配置するとともに、カバーとグランド回路とを接着する接着シートに、当該バンプに対応する貫通孔を形成することを教示している。この場合、貫通孔からバンプを露出させて、バンプを介してカバーとグランド回路とを接続させることにより、電磁波シールド性能が発揮される。特許文献1によれば、内部の空間を維持しながら回路部材を封止する(中空封止)とともに、外部から侵入しようとする電磁波をシールドすることができる。
特開2012−160489号公報
特許文献1のように、予めカバーを成型する場合、製造工程が増えるため、製造コストの増大につながる。さらに、電磁波シールド性を発揮させるために、カバーとSAWチップとの位置合わせが必要であり、生産性が低下し易い。加えて、SAWチップを損傷しないようにカバーに余裕を持たせて成型する必要があるため、得られる実装構造体の低背化が困難である。
上記に鑑み、本発明の一局面は、第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を準備する工程と、絶縁層と電磁波吸収層とを備え、前記絶縁層が、少なくとも一方の最外に配置されている積層シートを準備する工程と、前記絶縁層が前記第2回路部材と対向するように、前記積層シートを前記実装部材に配置する配置工程と、前記積層シートを前記第1回路部材に対して押圧するとともに、前記積層シートを加熱して、前記空間を維持しながら前記第2回路部材を封止し、前記積層シートを硬化させる封止工程と、を具備する、実装構造体の製造方法に関する。
本発明の別の局面は、第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を封止するために用いられる積層シートであって、絶縁層と電磁波吸収層とを備え、前記絶縁層が、少なくとも一方の最外に配置されている、積層シートに関する。
本発明によれば、実装構造体を中空封止するとともに、実装構造体に電磁波シールド性を付与することができる。
本発明の一実施形態にかかる実装構造体を模式的に示す断面図である。 本発明の一実施形態にかかる積層シートを模式的に示す断面図である。 本発明の一実施形態にかかる製造方法を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。
本実施形態に係る方法により製造される実装構造体の一例を、図1に示す。図1は、実装構造体10を模式的に示す断面図である。
実装構造体10は、第1回路部材1と、例えばバンプ3を介して第1回路部材1に搭載される複数の第2回路部材2と、第2回路部材2を封止する封止材4と、を備える。第1回路部材1と第2回路部材2との間には、空間(内部空間S)が形成されている。封止材4は、内部空間Sを維持しながら第2回路部材2を封止して、第2回路部材2の短絡を防止するため、および、電磁波シールドのために設けられる。なお、本実施形態では、第2回路部材2を、バンプ3を介して第1回路部材1に搭載しているが、第1回路部材1への搭載方法は、これに限定されない。
封止材4は、積層シート4Pの硬化物である。本発明は、この積層シート4Pを包含する。積層シート4Pは、図2に示すように、少なくとも一方の最外に配置された絶縁層41Pと電磁波吸収層42Pとを備える。よって、得られる封止材4は、少なくとも絶縁層41Pの硬化物層41と、電磁波吸収層42Pの硬化物層42と、を備える積層構造を有する。図2は、積層シート4Pを模式的に示す断面図である。
硬化物層42は、電磁波を吸収することにより、第2回路部材2を電磁波から保護する。そのため、硬化物層42とグランド回路等との導通は不要である。よって、第2回路部材2を封止材料である積層シート4Pで覆うことにより、封止とともに電磁波シールド性を付与することができて、生産性が向上する。
[積層シート]
封止工程において、積層シート4Pは、絶縁層41Pが第2回路部材2と対向するように配置されて、第1回路部材1に向かって押圧される。電磁波吸収層42Pは、吸収した電磁波を熱エネルギーに変換する。そのため、封止工程において、電磁波吸収層42Pではなく、絶縁層41Pを第2回路部材2に対向させることにより、第2回路部材2に熱が伝導することが抑制される。
積層シート4Pを第1回路部材1に向かって押圧することにより、積層シート4Pは、第2回路部材2の表面に密着するとともに、第2回路部材2同士の間の第1回路部材1の表面にまで到達する。このとき、絶縁層41Pおよび電磁波吸収層42Pの少なくとも一方が、内部空間Sを維持しながら、第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に密着でき、かつ、中空封止性を確保できる(内部空間Sへの積層シート4Pの侵入を抑制できる)程度の弾性を有していればよい。ここで、実装構造体10の封止面がフラットになり易い点で、電磁波吸収層42Pは、第2回路部材2が封止されるとき、粘性を有することが好ましい。この点を考慮すると、積層シート4Pは、第2回路部材2が封止されるときに、内部空間Sを維持しながら、第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に密着できる程度の弾性を有する絶縁層41Pと、流動できる程度の粘性を有する電磁波吸収層42Pと、を備えることが好ましい。
少なくとも上記の2層を有する積層シート4Pを用いることにより、内部空間Sを維持しながら回路部材を封止する(中空封止)ことと、電磁波シールド性の付与とを、同じタイミングで達成することができる。よって、生産性が向上する。さらに、封止材4を第1回路部材1および第2回路部材2に密着させることができるため、低背化が可能である。
以下、上記弾性を有する絶縁層41Pと上記粘性を有する電磁波吸収層42Pとを備える積層シート4Pを例に挙げて、各層について説明するが、本発明はこれに限定されるものではない。
(絶縁層)
絶縁層41Pは、第2回路部材2の短絡を防止するために設けられる。絶縁層41Pは、第2回路部材2が封止されるとき、内部空間Sを維持しながら、第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に密着できる程度の弾性を有する。
第2回路部材2が封止されるときの温度tにおける絶縁層41Pの損失正接tanδ1は、1以下であることが好ましく、0.9以下であることがより好ましく、0.7以下であることが特に好ましい。損失正接tanδ1の下限は特に限定されないが、例えば、0.1である。このような損失正接tanδを有する絶縁層41Pは、単独で、内部空間Sを維持しながら、第2回路部材2を封止することができる。よって、積層シート4Pが粘性の高い電磁波吸収層42Pを備えていても、内部空間Sは維持される。
第2回路部材2が封止されるときの温度tとは、内部空間Sが維持された状態で、第2回路部材2の表面が積層シート4Pによって覆われたときの積層シート4Pの温度である。積層シート4Pの温度は、封止工程における積層シート4Pに対する加熱手段の設定温度に代替できる。積層シート4Pの加熱手段がプレス機である場合、加熱手段の温度とは、プレス機の設定温度である。積層シート4Pの加熱手段が第1回路部材1を加熱する加熱機である場合、加熱手段の温度とは、第1回路部材1の加熱機の設定温度である。温度tは、積層シート4Pの材質等に応じて変更し得るが、例えば、室温+15℃(40℃)から、200℃までの間である。具体的には、温度tは、例えば50〜180℃である。第2回路部材2が封止されるとき、積層シート4Pは未硬化状態であってもよいし、半硬化状態であってもよいし、硬化状態であってもよい。
損失正接tanδ1は、温度tにおける絶縁層41Pの貯蔵せん断弾性率(G1’)と損失せん断弾性率(G1”)の比:G1”/G1’である。貯蔵せん断弾性率G1’および損失せん断弾性率G1”は、JISK 7244に準拠した粘弾性計測定装置により測定することができる。具体的には、貯蔵せん断弾性率G1’および損失せん断弾性率G1”は、直径8mm×1mmの試験片について、粘弾性計測定装置(例えば、TA Instruments社製、ARES−LS2)を用いて、周波数1Hz、昇温速度10℃/分の条件で測定される。電磁波吸収層42Pの損失正接tanδについても同様である。
温度tにおける貯蔵せん断弾性率G1’は、1.0×10Pa以下であることが好ましく、1.0×10Pa以下であることがより好ましい。貯蔵せん断弾性率G1’の下限は特に限定されないが、例えば、1.0×10Paである。温度tにおける貯蔵せん断弾性率G1’がこの範囲であれば、絶縁層41Pの封止工程における内部空間Sへの侵入が抑制されるとともに、第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に密着できる程度に流動することが容易になる。
絶縁層41Pの厚みT1は、特に限定されない。厚みT1は100μm以下であってもよく、80μm以下であってよい。これにより、低背化が可能になるとともに、第2回路部材2と電磁波吸収層42Pとの距離が小さくなって、高いシールド効果が期待できる。一方、絶縁性が確保され易い点、および、内部空間Sが維持され易くなる点で、厚みT1は1μm以上が好ましく、10μm以上であることが好ましい。絶縁層41Pの厚みT1は、絶縁層41Pの主面間の距離である。主面間の距離は、任意の10箇所における距離を平均化して求めることができる。電磁波吸収層42Pの厚みT2も同様である。
絶縁性の観点から、絶縁層41Pの体積抵抗率は1×10Ω・cm以上であることが好ましく、1×1010Ω・cm以上であることがより好ましい。
絶縁層41Pは、熱硬化性樹脂を含む熱硬化性樹脂組成物(以下、第1熱硬化性樹脂組成物と称す。)により構成される。第1熱硬化性樹脂組成物は、例えば、熱硬化性樹脂と硬化剤と熱可塑性樹脂と無機充填剤とを含む。
熱硬化性樹脂としては、特に限定されないが、エポキシ樹脂、(メタ)アクリル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ユリア樹脂、ウレタン樹脂、ビニルエステル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、ポリイミド樹脂などが挙げられる。これらは1種を単独で用いてもよく、2種以上を組み合わせて用いてもよい。なかでもエポキシ樹脂が好ましい。
封止前の熱硬化性樹脂は、未硬化状態でもよく、半硬化状態でもよい。半硬化状態とは、熱硬化性樹脂がモノマーおよび/またはオリゴマーを含む状態であり、熱硬化性樹脂の三次元架橋構造の発達が不十分な状態をいう。半硬化状態の熱硬化性樹脂は、室温(25℃)では溶剤に溶解しないが硬化は不完全な状態、いわゆるBステージにある。
エポキシ樹脂は、特に限定されないが、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂環式脂肪族エポキシ樹脂、有機カルボン酸類のグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。エポキシ樹脂は、プレポリマーであってもよく、ポリエーテル変性エポキシ樹脂、シリコーン変性エポキシ樹脂のようなエポキシ樹脂と他のポリマーとの共重合体であってもよい。なかでも、ビスフェノールAD型エポキシ樹脂、ナフタレン型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂および/またはビスフェノールF型エポキシ樹脂が好ましい。特に、耐熱性および耐水性に優れ、かつ安価である点で、水添ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂が好ましい。
エポキシ樹脂は、樹脂組成物の粘度調節のために、エポキシ基を分子中に1つ有する1官能エポキシ樹脂を、エポキシ樹脂全体に対して0.1〜30質量%程度含むことができる。このような1官能エポキシ樹脂としては、フェニルグリシジルエーテル、2−エチルヘキシルグリシジルエーテル、エチルジエチレングリコールグリシジルエーテル、ジシクロペンタジエングリシジルエーテル、2−ヒドロキシエチルグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。
熱硬化性樹脂組成物は、熱硬化性樹脂の硬化剤を含む。硬化剤は、特に限定されないが、例えば、フェノール系硬化剤(フェノール樹脂等)、ジシアンジアミド系硬化剤(ジシアンジアミド等)、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤、酸無水物系硬化剤、イミダゾール系硬化剤などを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。硬化剤の種類は、熱硬化性樹脂に応じて適宜選択される。なかでも、硬化時の低アウトガス性、耐湿性、耐ヒートサイクル性などの点から、フェノール系硬化剤を用いることが好ましい。
硬化剤の量は、硬化剤の種類によって異なる。エポキシ樹脂を用いる場合、例えば、エポキシ基1当量あたり、硬化剤の官能基の当量数が0.001〜2当量、さらには0.005〜1.5当量となる量の硬化剤を用いることが好ましい。
なお、ジシアンジアミド系硬化剤、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤は、潜在性硬化剤である。潜在性硬化剤の活性温度は、60℃以上、更には80℃以上であるのが好ましい。また、活性温度は、250℃以下、更には180℃以下であるのが好ましい。これにより、活性温度以上で迅速に硬化する熱硬化性樹脂組成物を得ることができる。
熱可塑性樹脂は、シート化剤(例えば、プレゲル化剤)として配合され得る。熱硬化性樹脂組成物がシート化されることにより、封止工程における取り扱い性が向上するとともに、熱硬化性樹脂組成物のダレ等が抑制されて、内部空間Sが維持され易くなる。
熱可塑性樹脂の種類としては、例えば、アクリル樹脂、フェノキシ樹脂、ポリオレフィン、ポリウレタン、ブロックイソシアネート、ポリエーテル、ポリエステル、ポリイミド、ポリビニルアルコール、ブチラール樹脂、ポリアミド、塩化ビニル、セルロース、熱可塑性エポキシ樹脂、熱可塑性フェノール樹脂などが挙げられる。なかでも、シート化剤としての機能に優れる点で、アクリル樹脂が好ましい。熱可塑性樹脂の量は、熱硬化性樹脂100質量部あたり、5〜200質量部が好ましく、10〜100質量部が特に好ましい。
熱硬化性樹脂組成物に添加する際の熱可塑性樹脂の形態は、特に限定されない。熱可塑性樹脂は、例えば、重量平均粒子径0.01〜200μm、好ましくは0.01〜100μmの粒子であってもよい。上記粒子は、コアシェル構造を有していてもよい。この場合、コアは、例えば、n−、i−およびt−ブチル(メタ)アクリレートよりなる群から選択される少なくとも1つのモノマー由来のユニットを含む重合体であってもよいし、その他の(メタ)アクリレート由来のユニットを含む重合体であってもよい。シェル層は、例えば、メチル(メタ)アクリレート、n−、i−またはt−ブチル(メタ)アクリレート、(メタ)アクリル酸等の単官能モノマーと1,6−ヘキサンジオールジアクリレート等の多官能モノマーとの共重合体であってもよい。また、溶剤に分散あるいは溶解させた高純度熱可塑性樹脂を、熱硬化性樹脂組成物に添加してもよい。
熱硬化性樹脂組成物に含まれ得る無機充填剤としては、例えば、溶融シリカなどのシリカ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化珪素、窒化ホウ素(BN)などを挙げることができる。なかでも、安価である点で、溶融シリカが好ましい。無機充填剤の平均粒径は、例えば0.01〜100μmである。無機充填剤の量は、熱硬化性樹脂100質量部あたり、1〜5000質量部が好ましく、10〜3000質量部がより好ましい。
電磁波吸収層42Pは、吸収した電磁波を、熱エネルギーに変換する。そのため、絶縁層41Pは、熱伝導性を有することが好ましい。電磁波によって生じた熱エネルギーを、絶縁層41Pを介して基板に放出することにより、第2回路部材2への伝熱が抑制されるためである。第2回路部材2への伝熱がさらに抑制される点で、絶縁層41Pは、主面方向において高い熱伝導率を備えることが好ましい。絶縁層41Pの一方の主面は、第2回路部材2に密着しているためである。絶縁層41Pの常温における主面方向の熱伝導率は、1W/m・K以上であることが好ましく、3W/m・K以上であることがより好ましい。熱伝導率は、JIS A 1412−2に準じて測定される。
一方、電磁波吸収層42Pの熱が速やかに絶縁層41Pに伝わる点で、絶縁層41Pの電磁波吸収層42Pと対向する主面側は、少なくとも厚み方向において高い熱伝導性を有することが好ましい。電磁波吸収層42Pから絶縁層41Pへの高い熱伝導と、絶縁層41Pから第2回路部材2への遮熱とを考慮すると、絶縁層41Pは、第2回路部材2に対向する側に配置され、主面方向における高い熱伝導率を有する第1の絶縁層と、電磁波吸収層42P側に配置され、厚み方向あるいは等方性の高い熱伝導率を有する第2の絶縁層とを備えることが好ましい。この場合、第2の絶縁層の常温における厚み方向の熱伝導率は、1W/m・K以上であることが好ましい。
熱伝導性を有する絶縁層41Pは、熱伝導性フィラーを含む。熱伝導性フィラーとしては、例えば、結晶性シリカ、BN、窒化ケイ素、窒化アルミニウム(AlN)、酸化アルミニウム(Al)、酸化マグネシウム、酸化亜鉛、ダイアモンド等があげられる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。なかでも、熱伝導性に優れる点で、BN、Al、AlNが好ましく、さらに耐湿性に優れる点で、BN、Alが好ましい。また、Alや絶縁性の有機化合物で表面処理されたAlNを用いてもよい。
熱伝導性フィラーの形状は特に限定されず、例えば、粒子状、繊維状、鱗片状である。なかでも、主面方向における熱伝導率を高めるためには、繊維状あるいは鱗片状の熱伝導性フィラーを使用することが好ましい。繊維状あるいは鱗片状とは、例えば、アスペクト比が2以上、50以下、好ましくは、30以上、50以下の形状である。熱伝導性フィラーのうち30質量%以上を繊維状あるいは鱗片状にして、熱伝導性フィラーに配向性を持たせることにより、主面方向における熱伝導率をより高く(例えば、厚み方向の1.5倍以上に)することができる。粒子状とは、例えば、アスペクト比が1以上、2未満の形状である。
熱伝導性フィラーの含有量は特に限定されず、その種類や絶縁層41Pのtanδ等を考慮して、適宜設定すればよい。例えば、BN、AlまたはAlNの含有量は、熱硬化性樹脂100質量部あたり、それぞれ1〜5000質量部が好ましい。ここで、BNのように、無機充填剤と熱伝導性フィラーとを兼ねて配合される物質は、無機充填剤および熱伝導性フィラーがそれぞれ配合されているとして、各含有量を算出すればよい。
熱硬化性樹脂組成物は、上記以外の第三成分を含んでもよい。第三成分としては、硬化促進剤、重合開始剤、難燃剤、顔料、シランカップリング剤、チキソ性付与剤などを挙げることができる。
硬化促進剤は、特に限定されないが、変性イミダゾール系硬化促進剤、変性脂肪族ポリアミン系促進剤、変性ポリアミン系促進剤などが挙げられる。硬化促進剤は、エポキシ樹脂などの樹脂との反応生成物(アダクト)として使用することが好ましい。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。硬化促進剤の活性温度は、保存安定性の点から、60℃以上、更には80℃以上が好ましい。また、活性温度は、250℃以下、更には180℃以下であるのが好ましい。ここで、活性温度とは、潜在性硬化剤および/または硬化促進剤の作用により、熱硬化性樹脂の硬化が急速に早められる温度である。
硬化促進剤の量は、硬化促進剤の種類によって異なる。通常、エポキシ樹脂100質量部あたり、0.1〜20質量部が好ましく、1〜10質量部がより好ましい。なお、硬化促進剤をアダクトとして使用する場合、硬化促進剤の量は、硬化促進剤以外の成分(エポキシ樹脂など)を除いた硬化促進剤の正味の量を意味する。
重合開始剤は、光照射および/または加熱により、硬化性を発現する。重合開始剤としては、ラジカル発生剤、酸発生剤、塩基発生剤などを用いることができる。具体的には、ベンゾフェノン系化合物、ヒドロキシケトン系化合物、アゾ化合物、有機過酸化物、芳香族スルホニウム塩、脂肪族スルホニウム塩などのスルホニウム塩などを用いることができる。重合開始剤の量は、エポキシ樹脂100質量部あたり、0.1〜20質量部が好ましく、1〜10質量部がより好ましい。
(電磁波吸収層)
電磁波吸収層42Pは、電磁波を吸収することにより、電磁波シールドとして機能し得る層である。電磁波吸収層42Pにより、周囲から第2回路部材2への電磁波の影響が低減される、あるいは第2回路部材2から周囲への影響が低減される。
電磁波吸収層42Pの温度tにおける損失正接tanδ2は、1よりも大きいことが好ましい。これにより、第2回路部材2が封止されるとき、電磁波吸収層42Pが流動し易くなって、良好な中空封止性が実現されるとともに、実装構造体10の封止面をフラットにすることが容易になる。よって、実装構造体10のピックアップ性が向上し、また個片化する場合、ダイシングが容易になる。損失正接tanδ2の上限は特に限定されないが、例えば、10であり、好ましくは8である。なお、このような電磁波吸収層42P単独では、内部空間Sを維持しながら封止することは困難である。
温度tにおける電磁波吸収層42Pの貯蔵せん断弾性率G2’は、1.0×10Pa以上であることが好ましい。貯蔵せん断弾性率G2’の上限は特に限定されないが、例えば、1.0×10Paであり、好ましくは1.0×10Paである。温度tにおける貯蔵せん断弾性率G2’がこの範囲であれば、電磁波吸収層42Pは流動し易くなって、封止面がフラットになり易い。
電磁波吸収層42Pは、熱硬化性樹脂を含む熱硬化性樹脂組成物(以下、第2熱硬化性樹脂組成物と称す。)および電磁波吸収体により構成される。第2熱硬化性樹脂組成物の構成は、特に限定されないが、第1熱硬化性樹脂組成物と同様の構成であってもよい。
粘弾性(つまり、損失正接tanδ)は、例えば、絶縁層41Pおよび/または電磁波吸収層42Pの原料によって調整することができる。例えば、シート化剤である熱可塑性樹脂の量や種類を変更することにより、損失正接tanδを変化させることができる。なかでも、フェノキシ樹脂を用いると、容易に貯蔵せん断弾性率G2’を小さくして、tanδを大きくすることができる。第2熱硬化性樹脂組成物に含まれる熱可塑性樹脂の量は、熱硬化性樹脂100質量部あたり、5〜200質量部が好ましく、10〜100質量部がより好ましい。
電磁波吸収体とは、電磁波を吸収する物質である。吸収された電磁波は、電磁波吸収体内で熱エネルギーに変換される。電磁波吸収体は、熱エネルギーに変換するメカニズムによって、誘電性電磁波吸収体、磁性電磁波吸収体および導電性電磁波吸収体に分類できるが、どのようなメカニズムであってもよく、その種類は特に限定されない。誘電性電磁波吸収体としては、カーボン等が挙げられる。磁性電磁波吸収体としては、例えば、焼結フェライト、ニッケル合金、コバルト合金、鉄合金(鉄−ニッケル合金、鉄−アルミニウム−ケイ素合金、鉄−コバルト合金、鉄−コバルト−ケイ素合金、鉄−ケイ素−バナジウム合金、鉄−クロム−ケイ素合金、鉄−ケイ素合金等)等の軟磁性金属、鉄カルボニル等が挙げられる。導電性電磁波吸収体としては、カーボン、酸化インジウム、酸化インジウムスズ等が挙げられる。電磁波吸収体は単独で、あるいは、材質および/または大きさの異なる2種以上を組み合わせて用いてもよい。
電磁波吸収体は、球状、角状、柱状、鱗片状等の粒子であってもよい。この場合、電磁波吸収体の平均粒径は、例えば0.01〜100μmである。電磁波吸収体が配向性を有する場合、例えば電磁波が入射する方向に対して、電磁波吸収体を垂直方向に配向させてもよい。
電磁波吸収体の配合量は、熱硬化性樹脂100質量部あたり、1〜5000質量部が好ましく、10〜3000質量部がより好ましい。なかでも、電磁波吸収層42Pの周波数0.1〜10Hzにおける電磁波吸収量が10dB以上になるように、電磁波吸収体の種類および配合量を設定することが好ましい。これにより、特に第2回路部材2に影響する電磁波を、効果的にシールドすることができる。
電磁波吸収層42Pの厚みT2は、10〜1400μmであることが好ましい。これにより、封止工程において、内部空間Sを維持し易くなるとともに、十分な電磁波シールド性能を発揮することが容易となる。さらに、実装構造体10の封止面をフラットにすることが容易になる。電磁波吸収層42Pの体積抵抗率は特に限定されず、例えば、絶縁層41Pと同程度であってもよいし、小さくてもよい。
積層シート4P全体の厚みTは特に限定されないが、第2回路部材2の表面に密着させ易い点で、11〜1500μmであることが好ましく、20〜1000μmであることがより好ましく、20〜500μmであることが特に好ましい。
積層シート4Pは、さらに他の第3の層を備えていてもよい。ただし、一方の最外に絶縁層41Pを配置し、絶縁層41Pに隣接して電磁波吸収層42Pを配置する。つまり、第3の層は、他方の最外層として、あるいは、電磁波吸収層42Pと他方の最外層との間に配置される。
絶縁層41Pが上記粘性を有し、電磁波吸収層42Pが上記弾性を有していてもよい。この場合、絶縁層41Pの温度tにおける損失正接tanδ1は、1より大きいことが好ましく、電磁波吸収層42Pの温度tにおける損失正接tanδ2は、1以下であることが好ましい。このとき、電磁波吸収層42Pの厚みT2は、絶縁層41Pの厚みT1よりも厚いことが好ましい。内部空間Sが維持され易くなるためである。
[実装構造体の製造方法]
本実施形態にかかる製造方法を、図3を参照しながら説明する。図3は、本実施形態にかかる製造方法を、実装部材あるいは実装構造体10の断面により模式的に示す説明図である。
実装構造体10は、第1回路部材1と、例えばバンプ3を介して第1回路部材1に搭載される複数の第2回路部材2と、を備えるとともに、第1回路部材1と第2回路部材2との間に内部空間Sが形成された実装部材を準備する第1準備工程と、積層シート4Pを準備する第2準備工程と、積層シート4Pの絶縁層41Pが第2回路部材2と対向するように、積層シート4Pを実装部材に配置する配置工程と、積層シート4Pを第1回路部材1に対して押圧するとともに、積層シート4Pを加熱して、内部空間Sを維持しながら、第2回路部材2を封止し、積層シート4Pを硬化させる封止工程と、を具備する方法により製造される。さらに、得られた実装構造体10を、第2回路部材2ごとにダイシングする個片化工程を行ってもよい。
(第1準備工程)
第1回路部材1と、第1回路部材1に搭載される複数の第2回路部材2と、を備える実装部材を準備する(図3(a))。第2回路部材2は、例えばバンプ3を介して第1回路部材1に搭載されている。そのため、第1回路部材1と第2回路部材2との間には、内部空間Sが形成されている。
第1回路部材1は、例えば、半導体素子、半導体パッケージ、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも1種である。これら第1回路部材は、その表面に、ACF(異方性導電フィルム)やACP(異方性導電ペースト)のような導電材料層を形成したものであってもよい。樹脂基板は、リジッド樹脂基板でもフレキシブル樹脂基板でもよく、例えば、エポキシ樹脂基板(例えば、ガラスエポキシ基板)、ビスマレイミドトリアジン基板、ポリイミド樹脂基板、フッ素樹脂基板などが挙げられる。第1回路部材1は、内部に半導体チップ等を備える部品内蔵基板であってもよい。
第2回路部材2は、第1回路部材1にバンプ3を介して搭載されている。これにより、第1回路部材1と第2回路部材2との間には内部空間Sが形成される。第2回路部材2は、この内部空間Sを維持した状態で封止(中空封止)されることを要する電子部品である。第2回路部材2としては、例えば、RFIC、SAW、センサーチップ(加速度センサー等)、圧電振動子チップ、水晶振動子チップ、MEMSデバイスなどが挙げられる。
バンプ3は導電性を有しており、第1回路部材1と第2回路部材2とは、バンプ3を介して電気的に接続されている。バンプ3の高さは特に限定されないが、例えば、40〜70μmであってもよい。バンプ3の材料も導電性を有する限り特に限定されず、例えば、金、半田ボール等が挙げられる。
すなわち、実装部材は、各種第1回路部材1上に第2回路部材2が搭載されたチップ・オン・ボード(CoB)構造(チップ・オン・ウエハ(CoW)、チップ・オン・フィルム(CoF)、チップ・オン・グラス(CoG)を含む)、チップ・オン・チップ(CoC)構造、チップ・オン・パッケージ(CoP)構造およびパッケージ・オン・パッケージ(PoP)構造を有することができる。実装部材は、第2回路部材2が搭載された第1回路部材1に、さらに第1回路部材1および/または第2回路部材2を積層したような多層実装部材であってもよい。
(第2準備工程)
絶縁層41Pおよび電磁波吸収層42Pを備える積層シート4Pを準備する(図3(a))。
積層シート4Pの製造方法は、特に限定されない。積層シート4Pは、各層を別途作成した後、積層する(ラミネート法)ことにより形成されてもよいし、各層の材料を順次、コーティングする(コーティング法)ことにより形成されてもよい。
ラミネート法において、各層は、例えば、上記熱硬化性樹脂組成物を含む溶剤ペーストあるいは無溶剤ペースト(以下、単にペーストと総称する。)をそれぞれ調製する工程と、上記ペーストから各層を形成する工程(形成工程)と、を含む方法により形成される。この方法により、絶縁層41Pおよび電磁波吸収層42Pをそれぞれ形成した後、この順に積層する。ペーストがプレゲル化剤を含む場合、形成工程の際にゲル化が行われる。ゲル化は、ペーストを薄膜化した後、薄膜を熱硬化性樹脂の硬化温度未満(例えば、70〜150℃)で、1〜10分間加熱することにより行われる。
一方、コーティング法では、上記方法により、例えば絶縁層41Pを形成した後、この絶縁層41Pの表面に、第2熱硬化性樹脂組成物を含むペーストをコーティングして電磁波吸収層42Pを形成する。この場合も、形成工程の際にゲル化が行われ得る。ゲル化は、各ペーストからそれぞれの薄膜を形成した後、逐次実施されてもよく、薄膜の積層体を形成した後に実施されてもよい。
各層(薄膜)は、例えば、ダイ、ロールコーター、ドクターブレードなどにより形成される。この場合、ペーストの粘度を、10〜10000mPa・sとなるように調整することが好ましい。溶剤ペーストを用いた場合、その後、70〜150℃、1〜10分間乾燥して、溶剤を除去してもよい。上記ゲル化と溶剤の除去とは、同時に実施され得る。
(配置工程)
絶縁層41Pが第2回路部材2に対向するように、積層シート4Pを実装部材に配置する(図3(a))。
このとき、複数の第2回路部材2を、一枚の積層シート4Pで覆ってもよい。これにより、積層シート4Pを一括して、複数の第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に対向するように配置することができる。
(封止工程)
積層シート4Pを第1回路部材1に対して押圧するとともに(図3(b))、積層シート4Pを加熱して硬化させる(図3(c))。これにより、内部空間Sを維持しながら、第2回路部材2が封止される。
積層シート4Pの第1回路部材1に対する押圧は、例えば、積層シート4Pを、積層シート4Pに含まれる熱硬化性樹脂の硬化温度未満で加熱しながら行われる(熱プレス)。これにより、積層シート4Pは、第2回路部材2の表面に密着するとともに、第2回路部材2同士の間の第1回路部材1の表面に達するまで伸展することが容易となり、第2回路部材2の封止の信頼性を高めることができる。熱プレスは、大気圧下で行ってもよいし、減圧雰囲気(例えば0.001〜0.05MPa)で行ってもよい。押圧時の加熱の条件は、特に限定されず、押圧方法や熱硬化性樹脂の種類に応じて適宜設定すればよい。上記加熱は、例えば、40〜200℃(好ましくは50〜180℃)で、1秒〜300分間(好ましくは3秒〜300分間)行われる。
続いて、積層シート4Pを上記硬化温度で加熱して、積層シート4P中の熱硬化性樹脂を硬化させて、封止材4を形成する。これにより、第2回路部材2が封止される。積層シート4Pの加熱(熱硬化性樹脂の硬化)の条件は、熱硬化性樹脂の種類に応じて適宜設定すればよい。熱硬化性樹脂の硬化は、例えば、50〜200℃(好ましくは120〜180℃)で、1秒〜300分間(好ましくは60分〜300分間)行われる。
熱プレスと熱硬化性樹脂の硬化とは、別々に実施してもよく、同時に実施してもよい。例えば、減圧雰囲気下、積層シート4Pに含まれる熱硬化性樹脂の硬化温度未満で熱プレスした後、減圧を解除して、大気圧下でさらに高温で加熱して、熱硬化性樹脂を硬化させてもよい。あるいは、大気圧下で、積層シート4Pに含まれる熱硬化性樹脂の硬化温度未満で熱プレスした後、さらに高温で加熱して、熱硬化性樹脂を硬化させてもよい。また、減圧雰囲気下、硬化温度で熱プレスすることにより、減圧中に熱硬化性樹脂を硬化させてもよい。
(個片化工程)
得られた実装構造体10を、第2回路部材2ごとにダイシングする個片化工程を行ってもよい(図3(d))。これにより、チップレベルの実装構造体(実装チップ20)が得られる。
本発明の実装構造体の製造方法は、中空封止とともに電磁波シールド性を付与することができるため、電磁波シールドを要する様々な実装構造体の製造方法として有用である。また、この方法に用いられる本発明の積層シートも、電磁波シールドを要する様々な実装構造体の製造に適している。
10:実装構造体
1:第1回路部材
2:第2回路部材
3:バンプ
4P:積層シート
41P:絶縁層
42P:電磁波吸収層
4:封止材(積層シートの硬化物)
41:絶縁層の硬化物層
42:電磁波吸収層の硬化物層
20:実装チップ

Claims (11)

  1. 第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を準備する工程と、
    絶縁層と電磁波吸収層とを備え、前記絶縁層が、少なくとも一方の最外に配置されている積層シートを準備する工程と、
    前記絶縁層が前記第2回路部材と対向するように、前記積層シートを前記実装部材に配置する配置工程と、
    前記積層シートを前記第1回路部材に対して押圧するとともに、前記積層シートを加熱して、前記空間を維持しながら前記第2回路部材を封止し、前記積層シートを硬化させる封止工程と、を具備する、実装構造体の製造方法。
  2. 前記第2回路部材が封止されるときの温度tにおいて、
    前記絶縁層の損失正接tanδ1が、1以下である、請求項1に記載の実装構造体の製造方法。
  3. 前記第2回路部材が封止されるときの温度tにおいて、
    前記電磁波吸収層の損失正接tanδ2が、1よりも大きい、請求項1または2に記載の実装構造体の製造方法。
  4. 前記絶縁層の常温における主面方向の熱伝導率が1W/m・K以上である、請求項1〜3のいずれか一項に記載の実装構造体の製造方法。
  5. 前記電磁波吸収層の周波数0.1〜10Hzにおける電磁波吸収量が10dB以上である、請求項1〜4のいずれか一項に記載の実装構造体の製造方法。
  6. 請求項1に記載の製造方法により得られた実装構造体を、前記第2回路部材ごとにダイシングして個片化する工程を具備する、個片化実装構造体の製造方法。
  7. 第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を封止するために用いられる積層シートであって、
    絶縁層と電磁波吸収層とを備え、
    前記絶縁層が、少なくとも一方の最外に配置されている、積層シート。
  8. 前記第2回路部材が封止されるときの温度tにおいて、
    前記絶縁層の損失正接tanδ1が、1以下である、請求項7に記載の積層シート。
  9. 前記第2回路部材が封止されるときの温度tにおいて、
    前記電磁波吸収層の損失正接tanδ2が、1よりも大きい、請求項7または8に記載の積層シート。
  10. 前記絶縁層の常温における主面方向の熱伝導率が1W/m・℃以上である、請求項7〜9のいずれか一項に記載の積層シート。
  11. 前記電磁波吸収層の周波数0.1〜10Hzにおける電磁波吸収量が10dB以上である、請求項7〜10のいずれか一項に記載の積層シート。
JP2017071784A 2017-03-31 2017-03-31 実装構造体の製造方法およびこれに用いられる積層シート Active JP6975547B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017071784A JP6975547B2 (ja) 2017-03-31 2017-03-31 実装構造体の製造方法およびこれに用いられる積層シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071784A JP6975547B2 (ja) 2017-03-31 2017-03-31 実装構造体の製造方法およびこれに用いられる積層シート

Publications (2)

Publication Number Publication Date
JP2018174243A true JP2018174243A (ja) 2018-11-08
JP6975547B2 JP6975547B2 (ja) 2021-12-01

Family

ID=64108670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071784A Active JP6975547B2 (ja) 2017-03-31 2017-03-31 実装構造体の製造方法およびこれに用いられる積層シート

Country Status (1)

Country Link
JP (1) JP6975547B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019065977A1 (ja) * 2017-09-29 2020-11-26 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられるシート
JP2020193304A (ja) * 2019-05-30 2020-12-03 東洋紡株式会社 インサート成形用樹脂組成物、電子部品の封止体、及び電子部品の封止体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290199A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 弾性表面波装置
WO2015019846A1 (ja) * 2013-08-07 2015-02-12 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2015035567A (ja) * 2013-08-09 2015-02-19 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290199A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 弾性表面波装置
WO2015019846A1 (ja) * 2013-08-07 2015-02-12 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2015035567A (ja) * 2013-08-09 2015-02-19 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019065977A1 (ja) * 2017-09-29 2020-11-26 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられるシート
JP7038726B2 (ja) 2017-09-29 2022-03-18 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられるシート
JP2020193304A (ja) * 2019-05-30 2020-12-03 東洋紡株式会社 インサート成形用樹脂組成物、電子部品の封止体、及び電子部品の封止体の製造方法
JP7236326B2 (ja) 2019-05-30 2023-03-09 東洋紡株式会社 電子部品の封止体、及び電子部品の封止体の製造方法

Also Published As

Publication number Publication date
JP6975547B2 (ja) 2021-12-01

Similar Documents

Publication Publication Date Title
JP6718106B2 (ja) 実装構造体の製造方法
KR102513134B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 시트
TWI785138B (zh) 安裝結構體之製造方法及使用於其之片材
JP6975547B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
TWI754103B (zh) 安裝結構體之製造方法及使用於其之積層片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
KR102678902B1 (ko) 실장 구조체의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6975547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150