JP2018174243A - 実装構造体の製造方法およびこれに用いられる積層シート - Google Patents
実装構造体の製造方法およびこれに用いられる積層シート Download PDFInfo
- Publication number
- JP2018174243A JP2018174243A JP2017071784A JP2017071784A JP2018174243A JP 2018174243 A JP2018174243 A JP 2018174243A JP 2017071784 A JP2017071784 A JP 2017071784A JP 2017071784 A JP2017071784 A JP 2017071784A JP 2018174243 A JP2018174243 A JP 2018174243A
- Authority
- JP
- Japan
- Prior art keywords
- circuit member
- laminated sheet
- electromagnetic wave
- insulating layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Casings For Electric Apparatus (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
実装構造体10は、第1回路部材1と、例えばバンプ3を介して第1回路部材1に搭載される複数の第2回路部材2と、第2回路部材2を封止する封止材4と、を備える。第1回路部材1と第2回路部材2との間には、空間(内部空間S)が形成されている。封止材4は、内部空間Sを維持しながら第2回路部材2を封止して、第2回路部材2の短絡を防止するため、および、電磁波シールドのために設けられる。なお、本実施形態では、第2回路部材2を、バンプ3を介して第1回路部材1に搭載しているが、第1回路部材1への搭載方法は、これに限定されない。
封止工程において、積層シート4Pは、絶縁層41Pが第2回路部材2と対向するように配置されて、第1回路部材1に向かって押圧される。電磁波吸収層42Pは、吸収した電磁波を熱エネルギーに変換する。そのため、封止工程において、電磁波吸収層42Pではなく、絶縁層41Pを第2回路部材2に対向させることにより、第2回路部材2に熱が伝導することが抑制される。
絶縁層41Pは、第2回路部材2の短絡を防止するために設けられる。絶縁層41Pは、第2回路部材2が封止されるとき、内部空間Sを維持しながら、第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に密着できる程度の弾性を有する。
電磁波吸収層42Pは、電磁波を吸収することにより、電磁波シールドとして機能し得る層である。電磁波吸収層42Pにより、周囲から第2回路部材2への電磁波の影響が低減される、あるいは第2回路部材2から周囲への影響が低減される。
本実施形態にかかる製造方法を、図3を参照しながら説明する。図3は、本実施形態にかかる製造方法を、実装部材あるいは実装構造体10の断面により模式的に示す説明図である。
第1回路部材1と、第1回路部材1に搭載される複数の第2回路部材2と、を備える実装部材を準備する(図3(a))。第2回路部材2は、例えばバンプ3を介して第1回路部材1に搭載されている。そのため、第1回路部材1と第2回路部材2との間には、内部空間Sが形成されている。
絶縁層41Pおよび電磁波吸収層42Pを備える積層シート4Pを準備する(図3(a))。
積層シート4Pの製造方法は、特に限定されない。積層シート4Pは、各層を別途作成した後、積層する(ラミネート法)ことにより形成されてもよいし、各層の材料を順次、コーティングする(コーティング法)ことにより形成されてもよい。
絶縁層41Pが第2回路部材2に対向するように、積層シート4Pを実装部材に配置する(図3(a))。
このとき、複数の第2回路部材2を、一枚の積層シート4Pで覆ってもよい。これにより、積層シート4Pを一括して、複数の第2回路部材2の表面および第2回路部材2同士の間の第1回路部材1の表面に対向するように配置することができる。
積層シート4Pを第1回路部材1に対して押圧するとともに(図3(b))、積層シート4Pを加熱して硬化させる(図3(c))。これにより、内部空間Sを維持しながら、第2回路部材2が封止される。
得られた実装構造体10を、第2回路部材2ごとにダイシングする個片化工程を行ってもよい(図3(d))。これにより、チップレベルの実装構造体(実装チップ20)が得られる。
1:第1回路部材
2:第2回路部材
3:バンプ
4P:積層シート
41P:絶縁層
42P:電磁波吸収層
4:封止材(積層シートの硬化物)
41:絶縁層の硬化物層
42:電磁波吸収層の硬化物層
20:実装チップ
Claims (11)
- 第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を準備する工程と、
絶縁層と電磁波吸収層とを備え、前記絶縁層が、少なくとも一方の最外に配置されている積層シートを準備する工程と、
前記絶縁層が前記第2回路部材と対向するように、前記積層シートを前記実装部材に配置する配置工程と、
前記積層シートを前記第1回路部材に対して押圧するとともに、前記積層シートを加熱して、前記空間を維持しながら前記第2回路部材を封止し、前記積層シートを硬化させる封止工程と、を具備する、実装構造体の製造方法。 - 前記第2回路部材が封止されるときの温度tにおいて、
前記絶縁層の損失正接tanδ1が、1以下である、請求項1に記載の実装構造体の製造方法。 - 前記第2回路部材が封止されるときの温度tにおいて、
前記電磁波吸収層の損失正接tanδ2が、1よりも大きい、請求項1または2に記載の実装構造体の製造方法。 - 前記絶縁層の常温における主面方向の熱伝導率が1W/m・K以上である、請求項1〜3のいずれか一項に記載の実装構造体の製造方法。
- 前記電磁波吸収層の周波数0.1〜10Hzにおける電磁波吸収量が10dB以上である、請求項1〜4のいずれか一項に記載の実装構造体の製造方法。
- 請求項1に記載の製造方法により得られた実装構造体を、前記第2回路部材ごとにダイシングして個片化する工程を具備する、個片化実装構造体の製造方法。
- 第1回路部材と、前記第1回路部材に搭載される複数の第2回路部材と、を備えるとともに、前記第1回路部材と前記第2回路部材との間に空間が形成された実装部材を封止するために用いられる積層シートであって、
絶縁層と電磁波吸収層とを備え、
前記絶縁層が、少なくとも一方の最外に配置されている、積層シート。 - 前記第2回路部材が封止されるときの温度tにおいて、
前記絶縁層の損失正接tanδ1が、1以下である、請求項7に記載の積層シート。 - 前記第2回路部材が封止されるときの温度tにおいて、
前記電磁波吸収層の損失正接tanδ2が、1よりも大きい、請求項7または8に記載の積層シート。 - 前記絶縁層の常温における主面方向の熱伝導率が1W/m・℃以上である、請求項7〜9のいずれか一項に記載の積層シート。
- 前記電磁波吸収層の周波数0.1〜10Hzにおける電磁波吸収量が10dB以上である、請求項7〜10のいずれか一項に記載の積層シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017071784A JP6975547B2 (ja) | 2017-03-31 | 2017-03-31 | 実装構造体の製造方法およびこれに用いられる積層シート |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017071784A JP6975547B2 (ja) | 2017-03-31 | 2017-03-31 | 実装構造体の製造方法およびこれに用いられる積層シート |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018174243A true JP2018174243A (ja) | 2018-11-08 |
JP6975547B2 JP6975547B2 (ja) | 2021-12-01 |
Family
ID=64108670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017071784A Active JP6975547B2 (ja) | 2017-03-31 | 2017-03-31 | 実装構造体の製造方法およびこれに用いられる積層シート |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6975547B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019065977A1 (ja) * | 2017-09-29 | 2020-11-26 | ナガセケムテックス株式会社 | 実装構造体の製造方法およびこれに用いられるシート |
JP2020193304A (ja) * | 2019-05-30 | 2020-12-03 | 東洋紡株式会社 | インサート成形用樹脂組成物、電子部品の封止体、及び電子部品の封止体の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290199A (ja) * | 2001-03-28 | 2002-10-04 | Mitsubishi Electric Corp | 弾性表面波装置 |
WO2015019846A1 (ja) * | 2013-08-07 | 2015-02-12 | 日東電工株式会社 | 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法 |
JP2015035567A (ja) * | 2013-08-09 | 2015-02-19 | 日東電工株式会社 | 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 |
-
2017
- 2017-03-31 JP JP2017071784A patent/JP6975547B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290199A (ja) * | 2001-03-28 | 2002-10-04 | Mitsubishi Electric Corp | 弾性表面波装置 |
WO2015019846A1 (ja) * | 2013-08-07 | 2015-02-12 | 日東電工株式会社 | 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法 |
JP2015035567A (ja) * | 2013-08-09 | 2015-02-19 | 日東電工株式会社 | 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019065977A1 (ja) * | 2017-09-29 | 2020-11-26 | ナガセケムテックス株式会社 | 実装構造体の製造方法およびこれに用いられるシート |
JP7038726B2 (ja) | 2017-09-29 | 2022-03-18 | ナガセケムテックス株式会社 | 実装構造体の製造方法およびこれに用いられるシート |
JP2020193304A (ja) * | 2019-05-30 | 2020-12-03 | 東洋紡株式会社 | インサート成形用樹脂組成物、電子部品の封止体、及び電子部品の封止体の製造方法 |
JP7236326B2 (ja) | 2019-05-30 | 2023-03-09 | 東洋紡株式会社 | 電子部品の封止体、及び電子部品の封止体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6975547B2 (ja) | 2021-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6718106B2 (ja) | 実装構造体の製造方法 | |
KR102513134B1 (ko) | 실장 구조체의 제조 방법 및 이것에 이용되는 시트 | |
TWI785138B (zh) | 安裝結構體之製造方法及使用於其之片材 | |
JP6975547B2 (ja) | 実装構造体の製造方法およびこれに用いられる積層シート | |
TWI754103B (zh) | 安裝結構體之製造方法及使用於其之積層片材 | |
JP6894076B2 (ja) | 実装構造体の製造方法およびこれに用いられる積層シート | |
JP6865340B2 (ja) | 実装構造体の製造方法およびこれに用いられる積層シート | |
KR102678902B1 (ko) | 실장 구조체의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20201104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6975547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |