JP2018170342A - 酸化物半導体素子及びその製造方法 - Google Patents

酸化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2018170342A
JP2018170342A JP2017065196A JP2017065196A JP2018170342A JP 2018170342 A JP2018170342 A JP 2018170342A JP 2017065196 A JP2017065196 A JP 2017065196A JP 2017065196 A JP2017065196 A JP 2017065196A JP 2018170342 A JP2018170342 A JP 2018170342A
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
electrode
contact layer
ingazno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017065196A
Other languages
English (en)
Inventor
伸子 福田
Nobuko Fukuda
伸子 福田
晋太郎 小倉
Shintaro Ogura
晋太郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2017065196A priority Critical patent/JP2018170342A/ja
Publication of JP2018170342A publication Critical patent/JP2018170342A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】塗布型のIn−Ga−Zn系の酸化物半導体薄膜を備える半導体素子において、低電圧で駆動可能で、良好なスイッチング特性を有する酸化物半導体素子及びその製造方法を提供する。【解決手段】酸化物半導体素子において、塗布型のIn−Ga−Zn系の酸化物半導体薄膜と電極との間にコンタクト層を設け、コンタクト層は、In−Ga−Zn系の酸化物半導体薄膜より低抵抗のIn−Ga−Zn系の酸化物からなる領域である。コンタクト層は、基材上に形成されたIn−Ga−Zn系の酸化物の前駆体塗布膜の一部に紫外光を照射した後、焼成することにより作製する。【選択図】図5

Description

本発明は、塗布型のIn−Ga−Zn系の酸化物半導体薄膜を備える酸化物半導体素子及びその製造方法に関する。
近年、酸化物半導体薄膜を備える半導体素子の研究開発が進められている。例えば、In−Ga−Zn系の酸化物半導体(以下、InGaZnO半導体という。)は、主としてインジウムとガリウムと亜鉛からなる酸化物であり、該酸化物半導体薄膜を活性層に用いた薄膜トランジスタ(TFT)がよく知られている。
アモルファス状態のInGaZnO(以下、a−IGZOという。)薄膜をチャネル材料とするTFT構造において、ソース・ドレイン電極が銀の場合、電荷注入のエネルギー障壁が大きいため、電極材料を銀でなく、モリブデンやチタンにすることにより、障壁を小さくして、電気特性の向上を図ることが報告されている(非特許文献1参照)。
また、スパッタリングによって形成したa−IGZO薄膜トランジスタのソース・ドレイン電極の電気的コンタクトを向上させるため、低抵抗なAZO(ZnOにAlをドープした酸化物)をa−IGZO上に堆積し、その上にソース・ドレイン電極を堆積することが報告されている(非特許文献2参照)。
酸化物半導体薄膜を備えるデバイスを印刷エレクトロニクスの技術により製造する研究開発が盛んに進められている。プラスチック等の基材上に、InGaZnO半導体薄膜の前駆体材料を塗布し、加熱することにより、塗布型の酸化物半導体薄膜が形成される。例えば、本発明者らは、塗布型のIn−Ga−Zn系、In−Zn系、In−Ga系の酸化物半導体薄膜を形成するための酸化物前駆体材料について既に報告している(特許文献1参照)。
また、本発明者らは、塗布型のInGaZnO半導体に関する論文において、InGaZnO前駆体材料を基板表面に塗布後、プレアニールした後に大気中で紫外光照射を行うと、伝達特性におけるオフ電流が著しく増加し、常に電流値が高い状態になる、つまり低抵抗になることを報告している(非特許文献3参照)。
特開2016−072562
Y. Ueoka et al. "Effect of contact material on amorphous InGaZnO thin-film transistor characteristics", Jpn. J. Appl. Phys. 53, 03CC04 (2014). X. Zou et al. "Enhanced performance of a-IGZO thin-film transistors by forming AZO/IGZO heterojunction source / drain contacts, Semicond. Sci. Technol. 26 (2011) 055003. S. Ogura et al. "Flexible InGaZnO TFT devices obtained via humid-UV irradiation with an aqueous-fluoroalcoholic precursor", Flex. Print. Electron 1 (2016) 045001.
従来、塗布型の酸化物半導体InGaZnOは、酸化物前駆体材料溶液を塗布・印刷した後、前駆体溶液の塗布膜を低温度(300℃以下の温度)で短時間(例えば1時間程度)焼成するだけで、形成することが可能である。このように、塗布型の酸化物半導体は、製造工程で真空プロセスを使用せず、かつ高温過程を必要としないので、製造工程が簡便で消費電力の低減等の利点、及びフレキシブル電子デバイスに適している利点がある。さらに、得られた塗布型の酸化物半導体InGaZnOは、アモルファスシリコンを凌ぐ移動度を持つことが知られている。
InGaZnO酸化物半導体を用いる薄膜トランジスタの場合、電極材料として、より仕事関数の小さいアルミニウムを用いることにより、その性能を担保できる。しかしながら、全工程で真空プロセスを使用しない方法(オール真空フリープロセス)により、電極を印刷あるいは塗布プロセスで作製しようとする場合、現状の印刷材料技術で一般的に供給できる材料は、銀や金である。また、最高製造プロセス温度の300℃で形成された塗布型酸化物半導体InGaZnOの場合、ソース・ドレイン電極に、例えば銀や金を用いると、アルミニウムを用いるときに比べ、伝達特性評価で得られるサブスレッショルド係数(SS値)が大きくなってしまい、トランジスタ素子を動作させるためにより大きな電圧が必要となってしまう。これは、塗布型InGaZnOの仕事関数に対して、銀や金の仕事関数がオーミック接触になっていない、あるいは仕事関数の値の差が小さいためであると考えられる。詳しくは後述する。従って、塗布型半導体InGaZnOと銀電極の間のコンタクト抵抗が小さくなるようなコンタクト層を設けることが、必要となるが、実現できていない。
なお、サブスレッショルド係数(SS値)とは、On電流を一桁向上させるのに必要なゲート電圧の値である。SS値が小さければ、より低電圧でトランジスタを駆動させることができる。
本発明は、これらの問題を解決しようとするものであり、本発明は、新規なコンタクト層を備えた酸化物半導体素子及びその製造方法を提供することを目的とする。
本発明は、前記目的を達成するために、以下の特徴を有するものである。
(1) 塗布型のIn−Ga−Zn系の酸化物半導体薄膜と電極との間にコンタクト層を備え、前記コンタクト層は、前記In−Ga−Zn系の酸化物半導体薄膜より低抵抗のIn−Ga−Zn系の酸化物からなる領域であることを特徴とする酸化物半導体素子。
(2) 前記コンタクト層の炭素濃度は、前記In−Ga−Zn系の酸化物半導体薄膜の炭素濃度より小であることを特徴とする(1)記載の酸化物半導体素子。
(3) 前記In−Ga−Zn系の酸化物半導体薄膜及び前記コンタクト層は、アモルファスであることを特徴とする(1)又は(2)に記載の酸化物半導体素子。
(4) 前記電極は、ソース電極及びドレイン電極のいずれか1以上であることを特徴とする(1)乃至(3)のいずれか1項記載の酸化物半導体素子。
(5) 前記電極が、金、銀、銅、アルミニウム、クロム、チタン、モリブデン、ニッケル、タングステン、白金、パラジウム、及びこれらの金属の合金、インジウム・スズ酸化物、炭素導電材料から選択される1種以上を含む電極であることを特徴とする(1)乃至(4)のいずれか1項記載の酸化物半導体素子。
(6) 基材上に形成されたIn−Ga−Zn系の酸化物の前駆体塗布膜の一部に紫外光を照射した後、焼成して、In−Ga−Zn系の酸化物半導体薄膜と、該In−Ga−Zn系の酸化物半導体薄膜より低抵抗の紫外光照射領域からなるコンタクト層とを形成した後、前記コンタクト層上に電極を形成することを特徴とする、酸化物半導体素子の製造方法。
本発明の酸化物半導体素子では、塗布型のInGaZnO半導体薄膜の、電極との界面に、低抵抗のInGaZnOからなるコンタクト層を設けることにより、電極とのコンタクト抵抗を下げることができる。その結果、よりSS値が小さく、より低電圧で駆動できる、スイッチング特性の優れた薄膜トランジスタを実現できる。
本発明の酸化物半導体素子の製造方法は、従来の製造工程に、紫外光照射工程を付加するのみで、コンタクト層を備える半導体装置を製造することができる。
本発明の方法によれば、コンタクト用材料を別途に積層する必要がなく、塗布型酸化物半導体薄膜の作製と同時にコンタクト層を形成できるため、材料コストの削減や製造時間短縮を図ることができる。
塗布型の酸化物半導体素子において、電極として金や銀等の導電体インクを用いる場合においても、コンタクト層を紫外線照射工程で設けることにより、低電圧で駆動可能な薄膜トランジスタを実現できる。また、本発明は、全工程で真空プロセスを使用しない方法(オール真空フリープロセス)で行うことを可能とするものである。
蒸着されたアルミニウム、金、および銀の電極の仕事関数値(横軸)と、各電極を備える塗布型のInGaZnOの薄膜トランジスタのSS値(縦軸)の関係を示す図である。 ソース・ドレイン電極に蒸着した銀を用い、塗布型InGaZnO薄膜をチャネル材料に用いた薄膜トランジスタの伝達特性を示す図であり、(a)は第1の実施形態の、紫外光照射によりコンタクト層を形成した場合で、(b)は紫外光照射を行わなかった比較例の場合の図である。 第1の実施の形態における、紫外光の照射時間(横軸)と対応する抵抗率(縦軸)の関係を示す図である。 第2の実施の形態の、ボトムゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(a)(b)を説明する図である。 第2の実施の形態の、ボトムゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(c)乃至(f)を説明する図である。 第3の実施の形態の、ボトムゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(g)乃至(k)を説明する図である。 第4の実施の形態の、トップゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(A)(B)を説明する図である。 第4の実施の形態の、トップゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(C)乃至(H)を説明する図である。 第5の実施の形態の、トップゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(I)乃至(M)を説明する図である。 第5の実施の形態の、トップゲート・トップコンタクト型の薄膜トランジスタの製造工程のうち工程(N)乃至(P)を説明する図である。
本発明の実施の形態について以下説明する。
本発明におけるコンタクト層の必要性を理解するために、電極用金属の仕事関数と、既知の製法による塗布型InGaZnO半導体薄膜トランジスタのSS値との関係について、説明する。
電極用に用いられるアルミニウム、金、銀の仕事関数について、大気中電子分光装置(AC2、理研計器)を用いて、実際に測定した。蒸着したアルミニウム、金、及び銀の仕事関数値は、それぞれ、3.89eV、4.69eV、及び5.01eVであった。
ソース・ドレイン電極が蒸着されたアルミニウム、金、および銀である場合の、塗布型InGaZnOをチャネル材料とする薄膜トランジスタのSS値を調べた。まず、塗布型InGaZnOをチャネル材料とする薄膜トランジスタを次の工程で実際に作製した。硝酸インジウム、硝酸ガリウム、硝酸亜鉛(インジウム、ガリウム、亜鉛の各イオンのモル比は、67:3:30)を、水と2,2,2−トリフルオロメタノールの混合溶媒に、金属イオン濃度が0.1Mとなるよう溶解し、良く撹拌したものを、前駆体塗布液とする。これを酸化膜付シリコンウエハ表面にスピンコートで塗布し、ホットプレート上で130℃、5分間加熱処理を行った後、電気炉中にて300℃、1時間加熱焼成した。その後、塗布膜上に、ソース・ドレイン電極となる部分が開いたメタルマスクを密着させ、各々の金属(アルミニウム、金、及び銀)を40nm蒸着し、最後に前記メタルマスクを外して、塗布型InGaZnOをチャネル材料とする薄膜トランジスタを作製した。得られた薄膜トランジスタについて、ドレイン電圧40Vで伝達特性測定(Id−Vg特性)を行った。Id−Vg特性測定から得られたSS値は、アルミニウム電極の場合、0.33±0.04V/dec、金電極の場合、2.16±0.23V/dec、銀電極の場合、3.58±0.50V/decであった。
図1に、各電極金属の仕事関数値(横軸)と、各電極を備える塗布型のInGaZnOの薄膜トランジスタのSS値(縦軸)の関係を示す。図1によれば、仕事関数が小さくなるにつれてSS値も小さくなる傾向がある。これは、仕事関数の値が小さいほどコンタクト抵抗が小さくなることに起因している。SS値を小さくするためには、仕事関数値のより小さい金属をソース・ドレイン電極に用いることが一つの方法である。しかしながら、印刷方式で電極を作製する場合、電極材料には制約があり、殆どの場合、銀を用いる場合が多い。この場合、電極材料を変えるのではなく、電極界面の半導体のキャリア濃度を大きくして電極とのコンタクト抵抗を下げ、SS値を下げる方法が必要となる。SS値は、薄膜トランジスタを駆動させるために必要な電圧値の目安であり、3Vバッテリーの駆動電圧でon/off比が一桁以上向上することが望ましい。
本発明の実施の形態は、塗布型InGaZnO半導体薄膜と電極との間に、InGaZnO半導体薄膜より低抵抗のInGaZnOからなる領域をコンタクト層として設けるものである。該コンタクト層は、InGaZnO前駆体塗布膜の一部に紫外光を照射した後、焼成して、InGaZnO半導体薄膜と、該InGaZnO半導体薄膜より低抵抗の紫外光照射領域からなるコンタクト層とを得ることにより、作製可能である。
本発明の塗布型InGaZnO半導体薄膜は、従来知られているInGaZnO前駆体溶液を塗布し、加熱焼成する方法により製造することができ、塗布型InGaZnO半導体薄膜と呼ばれている。
In−Ga−Zn系の酸化物半導体(InGaZnO半導体)薄膜は、インジウム、ガリウム、亜鉛から構成されるInGa(ZnO)(x=0.5〜7)で表される、一般にIGZOとも呼ばれる、良好な特性を示す酸化物半導体薄膜であることが知られている。本実施の形態における塗布型のIn−Ga−Zn系の酸化物半導体は、塗布により作製されるので、アモルファスであり、有機物も混在している。塗布型のIn−Ga−Zn系の酸化物における金属の比率は、基本的に前駆体溶液に含まれる金属種のモル比と同じになる。本実施の形態における塗布型InGaZnO半導体薄膜は、In、Ga、Znの割合が、InGa0.7−xZn0.3(0.6≦x<0.7)であることが望ましい。また、例えば、前駆体溶液の仕込み比としてIn、Ga、Znの割合がInGa0.7−xZn0.3(0.6≦x<0.7)であるものが好ましい。
InGaZnO前駆体溶液は、溶媒として水、2−メトキシエタノール、エタノール、アセチルアセトン、エタノールアミン、あるいはこれらの混合溶媒等が挙げられるが、特に制限されない。
電極材料は、例えば、金、銀、銅、アルミニウム、クロム、チタン、モリブデン、ニッケル、タングステン、白金、パラジウム、およびこれらの金属の合金、インジウム・スズ酸化物(ITO)、カーボンナノチューブやグラフェンなどの炭素導電材料から選択される1種以上を含む電極材料が可能である。電極の形成方法は、各種の印刷法や塗布法、及び蒸着等の真空薄膜形成方法等が有効であり、特に限定されない。電極を印刷や塗布により形成する場合は、導電体インクとして知られている、金、銀、銅、銀銅(銅の周りに銀が付いているもの)等のインクや、炭素導電材料(カーボンナノチューブやグラフェン)のインク、ITОのインク等が使用できる。
本実施の形態の、半導体薄膜、コンタクト層、電極の順の積層構造からなる電極部構造は、好ましくは、薄膜トランジスタのソース・ドレイン用の電極部構造として有効である。その他のトランジスタでも用いることができ、限定されない。
本実施の形態で用いる紫外光は、波長400nm程度以下の紫外光が望ましい。後述する各実施の形態では、波長185nmと254nmに強い輝線を持つ低圧水銀灯を紫外光として用いたが、これらの周辺の波長をもつ光源でもよい。特に、波長は、溶媒に含まれるC−F結合、C−C結合、C−H結合、C−N結合、C−O結合、N−H結合、O−H結合を切断できる254nm以下が望ましい。
紫外線照射時の加熱温度は、塗布されたInGaZnOの前駆体塗布液において溶媒の沸点より高く、金属塩が酸化物を形成し始める温度より低い温度が望ましい。紫外線照射時の雰囲気は、大気中又はオゾン雰囲気で湿度50%以下であることが望ましい。湿度が50%を超えると紫外線照射によって発生するヒドロキシラジカルと塗布膜との反応が優勢となり、次の焼成工程後に得られるInGaZnOの抵抗値が低くなるからである。湿度が50%を超えた状態で紫外線照射されると、伝達特性としてオン領域とオフ領域が顕著に現れ、オン電流値は、湿度が低い状態で照射した場合に比べても低くなることが、実験的に分かっている。
本発明の実施の形態では、塗布型InGaZnO半導体薄膜をチャネル材料とする薄膜トランジスタ製造過程において、InGaZnO前駆体膜のソース・ドレイン電極と接触する部分以外をマスキングし、ソース・ドレイン電極と接触する部分のみを、低温加熱しながら紫外光照射した後、通常焼成することによって、紫外光照射した部分(紫外光照射領域ともいう。)にだけ、抵抗率の低いInGaZnOコンタクト層が形成される。紫外光照射領域であるInGaZnOコンタクト層のIn、Ga、Znの組成比は、該領域に接するInGaZnO半導体薄膜のそれと同じである。コンタクト層とは、電極界面の半導体側(InGaZnO)のキャリア密度を上げたものであり、キャリア空乏層を狭めることによりトンネル電流が注入されるため、コンタクト抵抗を低下させることができる。
紫外線照射後の焼成温度は、従来知られているInGaZnO前駆体溶液を塗布し、加熱焼成するための温度と同じでよい。具体的には、焼成温度は、低くともInGaZnOの形成が行われる260℃以上が望ましく、高くともoff電流が向上し始める400℃以下が望ましい。
本実施の形態における、塗布型のIn−Ga−Zn系の酸化物半導体薄膜及び塗布型のIn−Ga−Zn系の酸化物のコンタクト層は、いずれもIn−Ga−Zn系の酸化物の前駆体塗布膜を低温焼成して作製されたものであるので、アモルファスである。
(第1の実施の形態)
本実施の形態は、塗布型InGaZnO半導体薄膜と電極との間にコンタクト層を設けた半導体素子の電極部構造に関する。以下、実施した製造方法、作製した電極構造及び半導体素子の特性等について説明する。
[コンタクト層が付与された塗布型InGaZnO薄膜トランジスタの電極構造の製造方法]
塗布型InGaZnOをチャネル材料とする薄膜トランジスタを、次の工程で実際に作製した。硝酸インジウム、硝酸ガリウム、硝酸亜鉛(インジウム、ガリウム、亜鉛の各イオンのモル比は、67:3:30)を、水と2,2,2−トリフルオロメタノールの混合溶媒に金属イオン濃度が0.1Mとなるよう溶解し、良く撹拌したものを、前駆体塗布液とする。該前駆体塗布液を、酸化膜付シリコンウエハ表面にスピンコートで塗布し、ホットプレート上で130℃、5分間加熱処理を行った。その後、加熱処理した塗布膜の表面に、ソース・ドレイン電極となる部分が開いたメタルマスクを密着させ、130℃加熱しながら低圧水銀灯下で紫外光を20分間照射した。その後、300℃で2時間焼成した後、銀を蒸着し、最後にメタルマスクを外した。塗布型InGaZnO半導体薄膜と銀電極との間の紫外光照射領域に、コンタクト層が形成されていた。このようにして、コンタクト層が形成された塗布型InGaZnOをチャネル材料とする薄膜トランジスタを作製した。
[比較例]
比較例として、コンタクト層を形成するための紫外光照射を行わなかった点でのみ相違する工程で、塗布型InGaZnO薄膜をチャネル材料に用いた薄膜トランジスタを作製した。
[伝達特性]
作製した薄膜トランジスタのSS値を調べた。ドレイン電圧40Vで伝達特性測定(Id−Vg特性)を行った。図2に、ソース・ドレイン電極に蒸着銀を用い、塗布型InGaZnO薄膜をチャネル材料に用いた薄膜トランジスタの伝達特性を示す。図2(a)に、紫外光照射によりコンタクト層を形成した場合を示す。SS値の平均値±標準偏差は、1.08±0.11V/decで、良好なスイッチング特性が得られた。一方、比較例として、図2(b)に、コンタクト層を形成するための紫外光照射を行わなかった点でのみ相違する場合を示す。SS値の平均値±標準偏差は、3.58±0.50V/decで、緩やかな鈍いスイッチング特性が得られた。この結果から、本実施の形態で示す工程のように、コンタクト層を半導体薄膜の電極界面に形成することにより、より小さいSS値が得られることが明らかである。
[X線光電子分光スペクトルによる分析]
コンタクト層が付与された塗布型InGaZnO薄膜と、付与されてない同薄膜の表面を、X線光電子分光スペクトルで分析した。In3d5とC1sの各々のピークエリアを解析した結果、コンタクト層が付与されている場合、[C1sのピーク面積]/[In3d5のピーク面積]=0.023 であったのに対し、コンタクト層が付与されていない場合は、[C1sのピーク面積]/[In3d5のピーク面積]=0.041 という値であった。このように、薄膜の表面の分析結果により、コンタクト層が付与されていない薄膜の表面、即ち、電極が形成される側の表面の炭素濃度は、コンタクト層が付与されていない薄膜表面の炭素濃度より少なくなっていることが分かった。これは、コンタクト層(紫外光照射領域)では、紫外光照射により溶媒に含まれる有機物成分が分解され、その後の加熱で除去されるため、コンタクト層の炭素濃度が塗布型InGaZnO半導体薄膜のそれより必然的に小さくなることを示している。
[抵抗率]
塗布型InGaZnO薄膜の抵抗率、及び前記抵抗率と紫外光照射時間との関係について説明する。紫外光照射時間の異なる、塗布型InGaZnO薄膜を次のように形成した。本実施の形態で記載した前述の前駆体塗布液を、固体基板表面にスピンコートで塗布し、ホットプレート上で130℃、5分間加熱処理を行った。その後、加熱処理した塗布膜の表面に、50μmの間隔で電極となる部分が開いたメタルマスクを密着させ、130℃に加熱しながら、大気中低圧水銀灯下で紫外光を所定時間照射した。その後、300℃で2時間焼成した後、電極用金属を蒸着し、最後にメタルマスクを外した。抵抗率の測定は、50μmの電極間で行われた。図3に、紫外光の照射時間(横軸)と対応する抵抗率(縦軸)の関係を示す。照射しない場合は、抵抗率40Ωcm、10分照射した場合は抵抗率8Ωcm、20分照射した場合は抵抗率0.4Ωcm、30分照射した場合は抵抗率0.004Ωcmであった。図3によれば、紫外光の照射時間が長くなるにつれて、抵抗率が小さくなっている。これは、紫外光照射によってInGaZnO薄膜表面のキャリア密度が大きくなっていることを示唆している。図3に示すように、紫外光照射20分−30分により、0.4〜0.004Ωcmの抵抗率を実現できた。コンタクト層に適するInGaZnO薄膜の抵抗は、0.0001Ωcm以上1Ωcm以下程度である。1Ωcm以上の抵抗があると、コンタクト層として十分な機能を果たせず電極との接触抵抗が大きくなってしまい、0.0001Ωcm以下であると、例えば薄膜トランジスタ素子の場合にはオフ電流が大きくなりオンオフ比が小さくなってしまう恐れがある。紫外光の照射時間は、抵抗率が十分小さくなる時間を適宜設定するとよい。
(第2の実施の形態)
本実施の形態では、第1の実施の形態の電極部構造を備えたボトムゲート・トップコンタクト型の薄膜トランジスタについて、図4、5を参照して説明する。本実施の形態は、ソース・ドレイン電極が蒸着等による電極であり、コンタクト層を備える塗布型InGaZnO薄膜をチャネル材料に用いた薄膜トランジスタである。製造工程を以下に説明する。
(a)[InGaZnO前駆体溶液の塗布工程] 酸化膜付シリコンウエハ1を用意する。酸化膜付シリコンウエハ1は、ゲート電極となるシリコン11と、ゲート絶縁膜となるシリコン酸化膜12からなる。該酸化膜付シリコンウエハ1の表面に、塗布部材3により、InGaZnO前駆体溶液2を大気中室温で塗布する(図4(a)参照)。
(b)[前駆体塗布膜の加熱処理工程] InGaZnO前駆体塗布膜21を、例えば、130℃、5分間加熱処理を行う(図4(b)参照)。
(c)[紫外光照射工程] 塗布膜の表面に、ソース・ドレイン電極となる部分が開いたメタルマスク4を密着させ、例えば130℃に加熱しながら、低圧水銀灯等で紫外光を例えば20分間照射する(図5(c)参照)。
(d)[焼成工程] 塗布膜を例えば300℃、2時間焼成して、InGaZnOからなるコンタクト層23及びInGaZnO半導体薄膜22を得る(図5(d)参照)。
(e)[電極金属の蒸着工程] 銀などの電極金属を、蒸着により、コンタクト層形成領域の表面に形成する(図5(e)参照)。
(f)[薄膜トランジスタの作製] メタルマスク4を外す。ゲート電極であるシリコン11、ゲート絶縁膜であるシリコン酸化膜12、InGaZnO半導体薄膜22、InGaZnOコンタクト層23、ソース・ドレイン電極5の順で積層された積層構造を備えるボトムゲート・トップコンタクト型の薄膜トランジスタ10を得る(図5(f)参照)。
(第3の実施の形態)
本実施の形態では、第1の実施の形態の電極構造を備えたボトムゲート・トップコンタクト型の薄膜トランジスタについて、図4、6を参照して説明する。本実施の形態は、ソース・ドレイン電極が印刷による電極である点でのみ、第2の実施の形態と相違している。製造工程を以下に説明する。
(a)(b)は、第2の実施の形態と同様である。
(g)[紫外光照射工程] 工程(b)で加熱処理したInGaZnO塗布膜の表面に、ソース・ドレイン電極となる部分とアライメントマーク孔42が開いたアライメントマーク孔付きメタルマスク41を密着させ、例えば130℃に加熱しながら、低圧水銀灯等で紫外光を例えば20分間照射する(図6(g)参照)。
(h)[焼成工程] 塗布膜を例えば300℃、2時間焼成して、InGaZnOからなるコンタクト層23及びInGaZnO半導体薄膜22を得る(図6(h)参照)。
(i)[アライメントマークの形成工程] アライメントマーク6を形成する(図6(i)参照)。
(j)[電極の印刷工程] メタルマスク4を外す。アライメントマーク6を位置調整に利用しながら、銀などの電極用導体インク15を、印刷により、コンタクト層形成領域(紫外光照射領域)の表面に塗布する(図6(j)参照)。
(k)[電極の焼成工程、薄膜トランジスタの作製] 印刷した電極用導体膜を焼成して電極を得る。ゲート電極であるシリコン11、ゲート絶縁膜であるシリコン酸化膜12、InGaZnO半導体薄膜22、InGaZnOコンタクト層23、ソース・ドレイン電極25の順で積層された積層構造を備えるボトムゲート・トップコンタクト型の薄膜トランジスタ20を得る(図6(k)参照。)。
(第4の実施の形態)
本実施の形態では、第1の実施の形態の電極部構造を備えたトップゲート・トップコンタクト型の薄膜トランジスタについて、図7、8を参照して説明する。本実施の形態は、ソース・ドレイン電極が蒸着等による電極であり、コンタクト層を備える塗布型InGaZnO薄膜をチャネル材料に用いた薄膜トランジスタである。製造工程を以下に説明する。
(A)[InGaZnO前駆体溶液の塗布工程] 基材31を用意する。基材は、塗布型半導体薄膜装置において使用される絶縁性の基材であればよい。例えば、ガラス、フレキシブル基材(ポリイミドフィルム等)等が挙げられる。基材31の表面に、塗布部材3により、InGaZnO前駆体溶液2を大気中室温で塗布する(図7(A)参照)。
(B)[前駆体塗布膜の加熱処理工程] InGaZnO前駆体塗布膜21を、例えば、130℃で5分間加熱処理を行う(図7(B)参照)。
(C)[紫外光照射工程] 塗布膜の表面に、ソース・ドレイン電極となる部分が開いたメタルマスク4を密着させ、例えば130℃に加熱しながら、低圧水銀灯等で紫外光を例えば20分間照射する(図8(C)参照)。
(D)[焼成工程] 塗布膜を、例えば300℃、2時間焼成して、InGaZnOからなるコンタクト層23及びInGaZnO半導体薄膜22を得る(図8(D)参照)。
(E)[電極金属の蒸着工程] 銀などの電極金属を、蒸着により、コンタクト層形成領域(紫外光照射領域)の表面に形成する(図8(E)参照)。
(F)[ゲート絶縁膜の形成工程] メタルマスク4を外す。InGaZnO半導体薄膜の表面上に、ゲート絶縁膜7を成膜する。ゲート絶縁膜は、従来から半導体薄膜装置において使用されるゲート絶縁膜材料であればよい。例えば、各種ポリマー、酸化アルミニウム膜、シリコン酸化膜等が挙げられる(図8(F)参照)。
(G)[ゲート電極の形成工程] ゲート絶縁膜7の上の所定位置に、ゲート電極8を蒸着又はスパッタリングする(図8(G)参照)。
(H)[薄膜トランジスタの作製] 基材31、InGaZnO半導体薄膜22、InGaZnOコンタクト層23、ソース・ドレイン電極5、ゲート絶縁膜7、ゲート電極8の順で積層された積層構造を備えるトップゲート・トップコンタクト型の薄膜トランジスタ30を得る(図8(H)参照)。
(第5の実施の形態)
本実施の形態では、第1の実施の形態の電極構造を備えた、トップゲート・トップコンタクト型の薄膜トランジスタについて、図7、9A、9Bを参照して説明する。本実施の形態は、ソース・ドレイン電極及びゲート電極が印刷による電極である点で、第4の実施の形態と相違している。製造工程を以下に説明する。
(A)(B)は、第4の実施の形態と同様である。
(I)[紫外光照射工程] 工程(B)で加熱処理したInGaZnO塗布膜の表面に、ソース・ドレイン電極となる部分とアライメントマーク孔42が開いたアライメント孔付きメタルマスク41を密着させ、例えば130℃に加熱しながら、低圧水銀灯等で紫外光を例えば20分間照射する(図9A(I)参照)。
(J)[焼成工程] 塗布膜を、例えば300℃、2時間焼成して、InGaZnOからなるコンタクト層23及びInGaZnO半導体薄膜22を得る(図9A(J)参照)。
(K)[アライメントマークの形成工程] アライメントマーク6を形成する(図9A(K)参照)。
(L)[電極の印刷工程] アライメント孔付きメタルマスク41を外す。アライメントマーク6を位置調整に利用しながら、銀などの電極用導体インク15を、印刷により、コンタクト層形成領域(紫外光照射領域)の表面に塗布する(図9A(L)参照)。
(M)[電極の焼成工程] 印刷した電極用導体膜を焼成して電極25(ソース・ドレイン、焼成後)を得る。(図9A(M)参照。)。
(N)[ゲート絶縁膜の形成工程] InGaZnO半導体薄膜の表面上に、ゲート絶縁膜7を成膜する(図9B(N)参照)。
(O)[ゲート電極の形成工程] ゲート絶縁膜7の上の所定位置に、ゲート電極用の電極用導体インク18を塗布する(図9B(O)参照)。ゲート電極用の導体インクとして、ソース・ドレイン電極と同様に、金、銀、銅、銀銅、炭素導電材料、ITO等を用いることができる。
(P)[ゲート電極の焼成工程、薄膜トランジスタの作製] 電極用導体塗布膜を焼成してゲート電極28を得る。基材31、InGaZnO半導体薄膜22、InGaZnOコンタクト層23、ソース・ドレイン電極25、ゲート絶縁膜7、ゲート電極28の順で積層された積層構造を備えるトップゲート・トップコンタクト型の薄膜トランジスタ40を得る(図9B(P)参照)。
第2乃至5の実施の形態では、ボトムゲート・トップコンタクト型及びトップゲート・トップコンタクト型の薄膜トランジスタの例を示したが、本発明は、半導体素子の具体的な構造に限定されるものではない。また、コンタクト層上に形成される電極の形成方法についても、特に限定されない。
なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
本発明の酸化物半導体素子は、塗布型InGaZnO半導体薄膜を用いる薄膜トランジスタとして、低電圧駆動等の高性能化が実現可能であるので、ディスプレイ、センサ、インバータや各種フレキシブル電子デバイス等の装置に広く利用できる。また、主な製造工程が印刷エレクトロニクス技術により、高温や真空プロセスを必要としないので、省資源であり、産業上有用である。
1 基板
2 InGaZnO前駆体溶液
3 塗布部材
4 メタルマスク
5、25 電極(ソース・ドレイン)
6 アライメントマーク
7 ゲート絶縁膜
8、28 ゲート電極
10、20、30、40 薄膜トランジスタ
11 ゲート電極(シリコン)
12 ゲート絶縁膜(シリコン酸化膜)
15 電極用導体インク(ソース・ドレイン電極用)
18 電極用導体インク(ゲート電極用)
21 InGaZnO前駆体塗布膜
22 InGaZnO半導体薄膜
23 InGaZnOコンタクト層
31 基材
41 アライメントマーク孔付きメタルマスク
42 アライメントマーク孔

Claims (6)

  1. 塗布型のIn−Ga−Zn系の酸化物半導体薄膜と電極との間にコンタクト層を備え、前記コンタクト層は、前記In−Ga−Zn系の酸化物半導体薄膜より低抵抗のIn−Ga−Zn系の酸化物からなる領域であることを特徴とする酸化物半導体素子。
  2. 前記コンタクト層の炭素濃度は、前記In−Ga−Zn系の酸化物半導体薄膜の炭素濃度より小であることを特徴とする請求項1記載の酸化物半導体素子。
  3. 前記In−Ga−Zn系の酸化物半導体薄膜及び前記コンタクト層は、アモルファスであることを特徴とする請求項1又は2に記載の酸化物半導体素子。
  4. 前記電極は、ソース電極及びドレイン電極のいずれか1以上であることを特徴とする請求項1乃至3のいずれか1項記載の酸化物半導体素子。
  5. 前記電極が、金、銀、銅、アルミニウム、クロム、チタン、モリブデン、ニッケル、タングステン、白金、パラジウム、及びこれらの金属の合金、インジウム・スズ酸化物、炭素導電材料から選択される1種以上を含む電極であることを特徴とする請求項1乃至4のいずれか1項記載の酸化物半導体素子。
  6. 基材上に形成されたIn−Ga−Zn系の酸化物の前駆体塗布膜の一部に紫外光を照射した後、焼成して、In−Ga−Zn系の酸化物半導体薄膜と、該In−Ga−Zn系の酸化物半導体薄膜より低抵抗の紫外光照射領域からなるコンタクト層とを形成した後、
    前記コンタクト層上に電極を形成することを特徴とする、酸化物半導体素子の製造方法。

JP2017065196A 2017-03-29 2017-03-29 酸化物半導体素子及びその製造方法 Pending JP2018170342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017065196A JP2018170342A (ja) 2017-03-29 2017-03-29 酸化物半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017065196A JP2018170342A (ja) 2017-03-29 2017-03-29 酸化物半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018170342A true JP2018170342A (ja) 2018-11-01

Family

ID=64020590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017065196A Pending JP2018170342A (ja) 2017-03-29 2017-03-29 酸化物半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2018170342A (ja)

Similar Documents

Publication Publication Date Title
US8492761B2 (en) Field-effect transistor and method for fabricating field-effect transistor
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
US7507618B2 (en) Method for making electronic devices using metal oxide nanoparticles
US9053937B2 (en) Semiconductor device and method of manufacturing the same
Lan et al. High-performance indium–gallium–zinc oxide thin-film transistors based on anodic aluminum oxide
JP5508555B2 (ja) ディスプレイ
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP2009099847A (ja) 薄膜トランジスタとその製造方法及び表示装置
CN101719514A (zh) 场效应晶体管及其制造工艺
JP5552440B2 (ja) トランジスタの製造方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
US20170170029A1 (en) Thin film transistor
US20100321279A1 (en) Transistor, electronic device including a transistor and methods of manufacturing the same
TW201937744A (zh) 裝置及方法
Billah et al. Millisecond positive bias recovery of negative bias illumination stressed amorphous InGaZnO thin-film transistors
TW201017756A (en) Method for making field effect transistor
US20210265472A1 (en) Vertical thin film transistor with single gate electrode with micro-perforations
JP2018170342A (ja) 酸化物半導体素子及びその製造方法
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR20150128322A (ko) 박막 트랜지스터 제조 방법
CN110660865A (zh) 一种可靠的双极性SnO薄膜晶体管及其制备方法
Chatterjee et al. Modeling the Evolution of Trap States with Thermal Post-deposition Treatments in Sol-gel Indium Zinc Oxide TFTs
US20080283874A1 (en) Field-Effect Transistors
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법