JP2018153087A - 電流バランス調整回路および電力変換システム - Google Patents

Abstract

【課題】 利用効率の良い安定した運転が可能な電力変換システムおよび電流バランス調整回路を提供する。【解決手段】 実施形態による電流バランス調整回路４は、共通のオン信号に基づいて駆動される互いに並列に接続される複数台の電力変換装置３１〜３ｎ各々の出力電流値のそれぞれについて、出力電流値の極性が正のときに、出力電流値と基準値との差結果を出力し、出力電流値の極性が負のときに出力電流値の絶対値と基準値の絶対値との差を出力する出力電流差演算回路４２Ｕ、４２Ｘと、出力電流差演算回路４２Ｕ、４２Ｘの出力値に応じて、共通のオン信号の立ち上がりタイミング又は立下りタイミングの遅延時間量を示す調整時間信号を出力する調整時間演算回路４３、４３ｋと、を備える。【選択図】図１

Description

本発明の実施形態は、電流バランス調整回路および電力変換システムに関する。

複数台の電力変換装置を並列に接続することにより、大きな電流を出力可能な電力変換システムを用いることが提案されている。この様な電力変換システムでは、例えば、並列接続される複数台の電力変換装置に共通の駆動信号が供給され、複数台の電力変換装置から等しい電流が出力されるように駆動される。しかしながら、電力変換装置を構成する配線や素子などの構成要素のばらつきにより、電力変換装置の出力電流にばらつきが生じることがある。

電力変換装置の出力電流のばらつきが大きくなり、特定の電力変換装置に電流が集中すると、電力変換装置が破壊されることを回避するために電力変換システムが停止し、運転を継続することができなくなる可能性があった。

従来は、比較的ばらつきの少ない複数台の電力変換装置を組み合わせて電力変換システムを構成し、電力変換装置の出力端にリアクトルを接続することにより、出力電流が不均衡となることを抑制することが提案されていた。

また、出力電流が大きい電力変換装置の駆動信号の立ち上がりタイミングを遅らせることにより、複数台の電力変換装置の出力電流が不均衡となることを抑制することが提案されていた。

特開平６−１５３５１８号公報 特開平１１−２８５２５９号公報 特開２０１３−２４０２５２号公報

電力変換装置の出力端にリアクトルを接続すると、電力変換システムでの電力変換効率が悪くなり、所望の出力電流を得るために必要な電力変換装置の台数が多くなる可能性があった。また、電力変換装置の並列数を増減する際に、リアクトルを増設する必要があった。

また、出力電流が大きい電力変換装置の駆動信号の立ち上がりタイミングを遅らせると、電力変換システムの出力電流が小さい方向だけの調整となり、電流バランスをとるのに時間がかかり保護動作により電力変換システムが停止する可能性があった。

本発明の実施形態は、上記事情を鑑みて成されたものであって、利用効率の良い安定した運転が可能な電力変換システムおよびその電流バランス調整回路を提供することを目的とする。

実施形態によれば、電流バランス調整回路は、共通のオン信号に基づいて駆動される互いに並列に接続される複数台の電力変換装置各々の出力電流のそれぞれについて、前記出力電流の極性が正のときに、前記出力電流と基準値との差結果を出力し、前記出力電流の極性が負のときに前記出力電流の絶対値と前記基準値の絶対値との差を出力する出力電流差演算回路と、前記出力電流差演算回路の出力値に応じて、前記共通のオン信号の立ち上がりタイミング又は立下りタイミングの遅延時間量を示す調整時間信号を出力する調整時間演算回路と、を備える。

図１は、第１実施形態の電力変換システムの一構成例を概略的に示すブロック図である。 図２は、図１に示すゲートパルス発生回路の一構成例を概略的に示すブロック図である。 図３は、図１に示す電流バランス調整回路の電流検出タイミング発生回路の一構成例を概略的に示すブロック図である。 図４は、図１に示す電流バランス調整回路のｋ番目の電力変換装置のＲ相についてＵアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。 図５は、図１に示す電流バランス調整回路のｋ番目の電力変換装置のＲ相についてＸアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。 図６Ａは、図１に示す電流バランス調整回路の、ｋ番目の電力変換装置のＲ相の調整時間演算回路の一構成例を概略的に示すブロック図である。 図６Ｂは、図６Ａに示す積分回路のリミッタ回路の一構成例を説明するための図である。 図７は、図１乃至図６Ｂに示す電力変換システムの動作の一例を説明するためのタイミングチャートである。 図８は、第２実施形態の電力変換システムの電流バランス調整回路のｋ番目の電力変換装置のＲ相についてのＵアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。 図９は、第２実施形態の電力変換システムの電流バランス調整回路のｋ番目の電力変換装置のＲ相についてのＸアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。 図１０は、第４実施形態の電力変換システムの一構成例を概略的に示すブロック図である。 図１１は、図１０に示す電流バランス調整回路の電流検出タイミング発生回路の一構成例を概略的に示すブロック図である。 図１２は、図１０に示す電流バランス調整回路の、ｋ番目の電力変換装置のＲ相の調整時間演算回路の一構成例を概略的に示すブロック図である。 図１３は、第５実施形態の電力変換システムの一構成例について概略的に示すブロック図である。 図１４は、図１３に示すゲートパルス発生回路の一構成例を概略的に示すブロック図である。 図１５は、図１３に示すゲートパルス発生回路および電流バランス調整回路の動作の一例を説明するためのタイミングチャートである。 図１６は、図１３に示す電流バランス調整回路の電流検出タイミング発生回路の一構成例を概略的に示すブロック図である。 図１７は、図１３に示す電流バランス調整回路の動作の一例を説明するためのタイミングチャートである。 図１８は、第６実施形態の電力変換システムの一構成例について概略的に示すブロック図である。 図１９は、図１８に示すゲートパルス発生回路および電流バランス調整回路の動作の一例を説明するためのタイミングチャートである。

以下、実施形態の電流バランス調整回路および電力変換システムについて、図面を参照して説明する。なお、以下に説明する複数の実施形態において、重複する構成については同一の符号を付して説明を省略する。

電力変換システムは、電流バランス調整回路を含む制御装置と、複数台の電力変換装置とを備え、複数台の電力変換装置それぞれの交流出力端子同士は並列接続されている。以下の実施形態において、電力変換システムは、複数の電力変換装置がｎ台並列接続されて、交流電流を出力する電力変換システムである。電力変換装置はＲ相、Ｓ相、Ｔ相の三相の交流電流を出力し、それぞれの相について上アーム（例えばＲ相の場合はＵアーム）と下アーム（例えばＲ相の場合はＸアーム）とを備えている。

なお、以下の説明では、任意のｋ番目の電力変換装置のＲ相の出力電流を、他の電力変換装置のＲ相の出力電流とバランスさせる構成および方法について詳細に説明するが、他の電力変換装置の他の相についても同様の構成および方法を採用することにより同様の効果を得ることができる。

図１は、第１実施形態の電力変換システムの一構成例を概略的に示すブロック図である。
本実施形態の電力変換システムでは、特定の電力変換装置の出力電流を基準電流（基準値）として、特定の電力変換装置以外のｋ番目の電力変換装置３ｋの出力電流と基準電流とを比較して、全ての電力変換装置３１〜３ｎの出力電流と基準電流とが等しくなるように、電力変換装置３１〜３ｎへのゲートパルスを調整している。本実施形態では、複数の電力変換装置３１〜３ｎから選択した電力変換装置３１の出力電流値Ｉ_Ｒ１を基準値としている。

本実施形態の電力変換システムは、制御装置と、複数の電力変換装置３１〜３ｎ（ｎは正の整数）と、を備えている。制御装置は、例えば、全体運転信号生成部１と、ゲートパルス発生回路２と、電流バランス調整回路４と、を備えている。

全体運転信号生成部１は、電力変換システムの運転と停止とを切替える全体運転信号Ｓ_ＳＴを生成し、ゲートパルス発生回路２と電流バランス調整回路４とへ出力する。

ゲートパルス発生回路２は、全体運転信号生成部１から全体運転信号Ｓ_ＳＴを受信し、全体運転信号Ｓ_ＳＴに基づいて、複数の電力変換装置３１〜３ｎのＲ相に共通のゲートパルス（Ｕアーム共通オン信号Ｓ_ＵＤ、Ｘアーム共通オン信号Ｓ_ＸＤ）を生成して、複数の電力変換装置３１〜３ｎのＲ相へ共通のゲートパルスを出力する。

本明細書において、ゲートパする生成回路２、２´から出力される信号をオン信号又は共通オン信号としてもよく、スイッチングデバイスのゲートに印加される信号をゲートパルスとしてもよい。

複数の電力変換装置３１〜３ｎのそれぞれは、Ｒ相、Ｓ相、Ｔ相の３相の交流電流を出力する三相２レベル電力変換装置であって、例えば、複数の電力変換装置３１〜３ｎに共通の直流電源（図示せず）と、直流電源の正極端子と負極端子とのそれぞれに接続した直流リンクと、正側の直流リンクと負側の直流リンクとの間に直列に接続した上アーム（例えばＲ相の場合はＵアーム）と下アーム（例えばＲ相の場合はＸアーム）とを備え、ＵアームとＸアームとの間において負荷と電気的に接続している。電力変換装置３１〜３ｎそれぞれは、各相から負荷への電流出力ラインに設けられた電流検出回路Ｒ１〜Ｒｎを備えている。電流検出回路Ｒ１〜Ｒｎのそれぞれは、電力変換装置３１〜３ｎのそれぞれの出力電流を検出し、検出した出力電流から把握される電力変換装置３１〜３ｎそれぞれの出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎの各々をバランス調整回路４に出力する。

なお、本実施形態では、電力変換装置３１〜３ｎは、電流バランス調整回路４へ出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎを出力しているが、電力変換装置３１〜３ｎは、電流バランス調整回路４へ出力電流相当値（出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎに相当する値）を出力してもよい。この場合、電力変換装置３１〜３ｎのそれぞれは出力電流を検出する電流検出器を備え、電流検出器により検出した出力電流に対応する出力電流相当値を電流バランス調整回路４の電流検出回路へ供給してもよい。電流バランス調整回路４は、電力変換装置３１〜３ｎのそれぞれから出力電流相当値を受信し、受信した出力電流相当値に対応する出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎを算出する機能を備えていてもよい。

なお、図１では、複数の電力変換装置３１〜３ｎのＲ相のみ記載し、Ｓ相およびＴ相については記載を省略しているが、Ｓ相およびＴ相はＲ相と同様の構成である。
また、以下の説明において、複数の電力変換装置３１〜３ｎのＲ相から出力される電流値Ｉ_Ｒ１〜Ｉ_Ｒｎは、電力変換装置３１〜３ｎから負荷へ向かって流れる方向の電流を正とする。

Ｒ相の上アーム（Ｕアーム）と下アーム（Ｘアーム）とのそれぞれは、スイッチングデバイスＱ_Ｕ１〜Ｑ_Ｕｎ、Ｑ_Ｘ１〜Ｑ_Ｘｎと、ゲートパルス調整回路Ｇと、を備えている。

スイッチングデバイスＱ_Ｕ１〜Ｑ_Ｕｎ、Ｑ_Ｘ１〜Ｑ_Ｘｎは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などの電力用スイッチング素子である。それぞれのスイッチングデバイスＱ_Ｕ１〜Ｑ_Ｕｎ、Ｑ_Ｘ１〜Ｑ_Ｘｎには、ダイオードを逆並列に接続している。

ゲートパルス調整回路Ｇは、ゲートパルス発生回路２から対応するスイッチングデバイスＱ_Ｕ１〜Ｑ_Ｕｎ、Ｑ_Ｘ１〜Ｑ_Ｘｎの共通オン信号Ｓ_ＵＤ、Ｓ_ＸＤを受信し、電流バランス調整回路４からの調整時間信号（遅れ時間調整要素）Ｄ_Ｕ１〜Ｄ_Ｕｎ、Ｄ_Ｘ１〜Ｄ_Ｘｎに基づいて共通オン信号の立ち上がりタイミングと立下りタイミングとを調整したゲートパルスを出力し、スイッチングデバイスＱ_Ｕ１〜Ｑ_Ｕｎ、Ｑ_Ｘ１〜Ｑ_Ｘｎのゲートへ印加する。

電流バランス調整回路４は、全体運転信号生成部１からの全体運転信号Ｓ_ＳＴと、ゲートパルス発生回路２からの共通オン信号Ｓ_ＵＤ、Ｓ_ＸＤと、複数の電力変換装置３１〜３ｎそれぞれの各相の出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎと、に基づいて、複数の電力変換装置３１〜３ｎのそれぞれの各相アームのゲートパルスの調整時間信号（遅れ時間調整要素）Ｄ_Ｕ１〜Ｄ_Ｕｎ、Ｄ_Ｘ１〜Ｄ_Ｘｎを出力する。

なお、上記全体運転信号生成部１と、ゲートパルス発生回路２と、複数の電力変換装置３１〜３ｎと、電流バランス調整回路４とは、ハードウエアにより構成されてもよく、ソフトウエアにより構成されてもよく、ハードウエアとソフトウエアとを組み合わせて構成されても良い。各構成がソフトウエア、又は、ソフトウエアとハードウエアとの組み合わせにより構成される場合には、電力変換システムは、例えばＣＰＵ（central processing unit）やＭＰＵ(micro processing unit)などの少なくとも１つのプロセッサと、メモリと、を備えている。

以下に、上記ゲートパルス発生回路２と電流バランス調整回路４とについて、それぞれの構成を詳細に説明する。
図２は、図１に示すゲートパルス発生回路の一構成例を概略的に示すブロック図である。
図７は、図１乃至図６Ｂに示す電力変換システムの動作の一例を説明するためのタイミングチャートである。

図７は、１サイクル全体におけるＵアームとＸアームとのオンオフタイミングの動作可能範囲を示したものである。図７に示すように、本実施形態において、ＵアームとＸアームとのオンタイミングとオフタイミングとの調整量が最大となったときであっても、デッドタイムは十分確保される。

ゲートパルス発生回路２は、オンオフ信号発生回路２１と、否定回路２１ｃと、オン遅延回路２２Ｕ、２２Ｘと、を備えている。

オンオフ信号発生回路２１は、全体運転信号Ｓ_ＳＴを受信し、全体運転信号Ｓ_ＳＴに基づいて、Ｒ相のオンオフ信号Ｓ_ＲＣ、Ｓ相のオンオフ信号Ｓ_ＳＣ、および、Ｔ相のオンオフ信号Ｓ_ＴＣを出力する。オンオフ信号発生回路２１は、Ｒ相、Ｓ相、Ｔ相の出力電圧に相当する変調波と三相に共通する搬送波とを比較して各相についてオンおよびオフのタイミングを設定したＰＷＭ制御出力信号を、Ｒ相のオンオフ信号Ｓ_ＲＣ、Ｓ相のオンオフ信号Ｓ_ＳＣ、および、Ｔ相のオンオフ信号Ｓ_ＴＣとして出力する。

オン遅延回路２２Ｕは、オンオフ信号発生回路２１から出力されたＲ相のオンオフ信号Ｓ_ＲＣを受信し、オンオフ信号Ｓ_ＲＣの立ち上がりタイミングを所定の期間（標準遅延時間）Ｔｄだけ遅延させたＵアーム共通オン信号Ｓ_ＵＤを複数の電力変換装置３１〜３ｎへ出力する。

なお、所定の期間Ｔｄは、ＵアームのスイッチングデバイスとＸアームのスイッチングデバイスとが同時にオンされている期間が生じることを回避するために必要なデッドタイムを考慮して、どの程度の長さの期間とするか決定される。

否定回路２１ｃは、オンオフ信号発生回路２１から出力されたＲ相のオンオフ信号Ｓ_ＲＣを受信し、オンオフ信号を反転した反転オンオフ信号Ｓ_ＲＣＮをオン遅延回路２２Ｘへ出力する。

オン遅延回路２２Ｘは、否定回路２１ｃから出力されたＲ相の反転オンオフ信号Ｓ_ＲＣＮを受信し、反転オンオフ信号Ｓ_ＲＣＮの立ち上がりタイミングを所定の期間Ｔｄだけ遅延させたＸアーム共通オン信号Ｓ_ＸＤを複数の電力変換装置３１〜３ｎへ出力する。

図３は、図１に示す電流バランス調整回路の電流検出タイミング発生回路の一構成例を概略的に示すブロック図である。

電流バランス調整回路４は、電流検出タイミング発生回路４１と、出力電流差演算回路４２Ｕ、４２Ｘと、調整時間演算回路４３と、を備えている。

電流検出タイミング発生回路４１は、否定回路４１ｃと、Ｕアーム遅延回路４１Ｕと、Ｘアーム遅延回路４１Ｘとを備えている。
否定回路４１ｃは、全体運転信号Ｓ_ＳＴを受信して、全体運転信号Ｓ_ＳＴが反転した信号である全体停止信号Ｓ_ＳＰを出力する。

Ｕアーム遅延回路４１Ｕは、オン遅延回路ＵＯＮ、ＵＯＦＦと、否定回路４１Ｕｃとを備えている。
オン遅延回路ＵＯＮは、Ｕアーム共通オン信号Ｓ_ＵＤを受信し、Ｕアーム共通オン信号Ｓ_ＵＤの立ち上がりタイミングを所定期間Ｔｍｏｍだけ遅延させたＵアームオン電流検出信号ＳＵｔｉｏｎを出力する。
否定回路４１Ｕｃは、Ｕアーム共通オン信号Ｓ_ＵＤを受信し、Ｕアーム共通オン信号Ｓ_ＵＤを反転してオン遅延回路ＵＯＦＦへ出力する。

オン遅延回路ＵＯＦＦは、Ｕアーム共通オン信号Ｓ_ＵＤの反転信号を受信し、受信した反転信号の立ち上がりタイミングを所定期間Ｔｍｏｆｆだけ遅延させたＵアームオフ電流検出信号ＳＵｔｉｏｆｆを出力する。

Ｘアーム遅延回路４１Ｘは、オン遅延回路ＸＯＮ、ＸＯＦＦと、否定回路４１Ｘｃとを備えている。
オン遅延回路ＸＯＮは、Ｘアーム共通オン信号Ｓ_ＸＤを受信し、Ｘアーム共通オン信号Ｓ_ＸＤの立ち上がりタイミングを所定期間Ｔｍｏｍだけ遅延させたＸアームオン電流検出信号ＳＸｔｉｏｎを出力する。
否定回路４１Ｘｃは、Ｘアーム共通オン信号Ｓ_ＸＤを受信し、Ｘアーム共通オン信号Ｓ_ＸＤを反転してオン遅延回路ＸＯＦＦへ出力する。

オン遅延回路ＸＯＦＦは、Ｘアーム共通オン信号Ｓ_ＸＤの反転信号を受信し、受信した反転信号の立ち上がりタイミングを所定期間Ｔｍｏｆｆだけ遅延させたＸアームオフ電流検出信号ＳＸｔｉｏｆｆを出力する。

図４は、図１に示す電流バランス調整回路のｋ番目の電力変換装置のＲ相についてＵアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。
出力電流差演算回路４２Ｕは、電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｎ、４２２ｋｏｎと、出力電流差演算回路４２Ｕｋｏｎと、電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｆｆ、４２２ｋｏｆｆと、出力電流差演算回路４２Ｕｋｏｆｆと、を備えている。ここで、ｋは２以上ｎ以下の整数である。

電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｎ、４２２１ｏｆｆは、基準となる電力変換装置のＲ相の出力電流を受信する回路である。本実施形態では、電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１を基準とするため、電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｎ、４２２１ｏｆｆのそれぞれは、電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１を電流検出回路Ｒ１から受信する。

電流サンプルホールド（Ｓ＆Ｈ）回路４２２ｋｏｎ、４２２ｋｏｆｆのそれぞれは、電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋを電流検出回路Ｒｋから受信する。

電流サンプルホールド回路４２２１ｏｎは、Ｕアームオン電流検出信号ＳＵｔｉｏｎと、出力電流値Ｉ_Ｒ１と、を受信し、Ｕアームオン電流検出信号ＳＵｔｉｏｎが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオン電流の値Ｉ_{Ｕ１ｏｎ（ｌ）、}Ｉ_{Ｕ１ｏｎ（ｌ＋２）}…として出力する。

電流サンプルホールド回路４２２ｋｏｎは、Ｕアームオン電流検出信号ＳＵｔｉｏｎと、出力電流値Ｉ_Ｒｋと、を受信し、Ｕアームオン電流検出信号ＳＵｔｉｏｎが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオン電流の値Ｉ_{Ｕｋｏｎ（ｌ）、}Ｉ_{Ｕｋｏｎ（ｌ＋２）}…として出力する。

出力電流差演算回路４２Ｕｋｏｎは、正電流領域リミッタ４２４、４２４ｋと、電流大小判別回路４２６ｋと、を備えている。
正電流領域リミッタ４２４は、オン電流の値Ｉ_{Ｕ１ｏｎ（ｌ）、}Ｉ_{Ｕ１ｏｎ（ｌ＋２）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒ１を出力し、オン電流の値Ｉ_{Ｕ１ｏｎ（ｌ）、}Ｉ_{Ｕ１ｏｎ（ｌ＋２）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒ１を出力する。

正電流領域リミッタ４２４ｋは、オン電流の値Ｉ_{Ｕｋｏｎ（ｌ）、}Ｉ_{Ｕｋｏｎ（ｌ＋２）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒｋを出力し、オン電流の値Ｉ_{Ｕｋｏｎ（ｌ）、}Ｉ_{Ｕｋｏｎ（ｌ＋２）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒｋを出力する。

電流大小判別回路４２６ｋは、正電流領域リミッタ４２４から出力された値Ｉ´_Ｒ１と、正電流領域リミッタ４２４ｋから出力された値Ｉ´_Ｒｋとの差（Ｉ´_Ｒｋ−Ｉ´_Ｒ１）の絶対値を演算し、オン時の電流偏差ΔＩ_ＵｋＯＮを出力する。

ここで、電流大小判別回路４２６ｋは、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_ＵｋＯＮ）をＩ´_Ｒｋ−Ｉ´_Ｒ１と等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差（ΔＩ_ＵｋＯＮ）をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相Ｕアームのスイッチングデバイスのスイッチングタイミングを調整しない。

電流サンプルホールド回路４２２１ｏｆｆは、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆと、出力電流値Ｉ_Ｒ１と、を受信し、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオフ電流の値Ｉ_{Ｕ１ｏｆｆ（ｌ＋１）、}Ｉ_{Ｕ１ｏｆｆ（ｌ＋３）}…として出力する。

電流サンプルホールド回路４２２ｋｏｆｆは、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆと、出力電流値Ｉ_Ｒｋと、を受信し、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオフ電流の値Ｉ_{Ｕｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｕｋｏｆｆ（ｌ＋３）}…として出力する。

出力電流差演算回路４２Ｕｋｏｆｆは、正電流領域リミッタ４２４、４２４ｋと、電流大小判別回路４２６ｋと、を備えている。
正電流領域リミッタ４２４は、オフ電流の値Ｉ_{Ｕ１ｏｆｆ（ｌ＋１）}、Ｉ_{Ｕ１ｏｆｆ（ｌ＋３）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒ１を出力し、オフ電流の値Ｉ_{Ｕ１ｏｆｆ（ｌ＋１）}、Ｉ_{Ｕ１ｏｆｆ（ｌ＋３）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒ１を出力する。

正電流領域リミッタ４２４ｋは、オフ電流の値Ｉ_{Ｕｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｕｋｏｆｆ（ｌ＋３）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒｋを出力し、オフ電流の値Ｉ_{Ｕｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｕｋｏｆｆ（ｌ＋３）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒｋを出力する。

電流大小判別回路４２６ｋは、正電流領域リミッタ４２４から出力された値Ｉ´_Ｒ１と、正電流領域リミッタ４２４ｋから出力された値Ｉ´_Ｒｋとの差（Ｉ´_Ｒｋ−Ｉ´_Ｒ１）の絶対値を演算し、オフ時の電流偏差ΔＩ_{ＵｋＯＦＦ}を出力する。

ここで、電流大小判別回路４２６ｋは、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_{ＵｋＯＦＦ}）をＩ´_Ｒｋ−Ｉ´_Ｒ１と等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差（ΔＩ_{ＵｋＯＦＦ}）をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相Ｕアームのスイッチングデバイスのスイッチングタイミングを調整しない。

図５は、図１に示す電流バランス調整回路のｋ番目の電力変換装置のＲ相についてＸアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。
出力電流差演算回路４２Ｘは、出力電流検出回路４２０１、４２０ｋ（図４に示す）と、電流サンプルホールド（Ｓ＆Ｈ）回路４２３１ｏｎ、４２３ｋｏｎと、出力電流差演算回路４２Ｘｋｏｎと、電流サンプルホールド（Ｓ＆Ｈ）回路４２３１ｏｆｆ、４２３ｋｏｆｆと、出力電流差演算回路４２Ｘｋｏｆｆと、を備えている。
出力電流検出回路４２０１と出力電流検出回路４２０ｋは、図４に示す構成と共通しているため、ここでは説明を省略する。

電流サンプルホールド回路４２３１ｏｎは、Ｘアームオン電流検出信号ＳＸｔｉｏｎと、出力電流値Ｉ_Ｒ１と、を受信し、Ｘアームオン電流検出信号ＳＸｔｉｏｎが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオン電流の値Ｉ_{Ｘ１ｏｎ（ｌ）、}Ｉ_{Ｘ１ｏｎ（ｌ＋２）}…として出力する。

電流サンプルホールド回路４２３ｋｏｎは、Ｘアームオン電流検出信号ＳＸｔｉｏｎと、出力電流値Ｉ_Ｒｋと、を受信し、Ｘアームオン電流検出信号ＳＸｔｉｏｎが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオン電流の値Ｉ_{Ｘｋｏｎ（ｌ）、}Ｉ_{Ｘｋｏｎ（ｌ＋２）}…として出力する。

出力電流差演算回路４２Ｘｋｏｎは、負電流領域リミッタ４２５、４２５ｋと、絶対値変換回路４２７、４２７ｋと、電流大小判別回路４２６ｋと、を備えている。

負電流領域リミッタ４２５は、オン電流の値Ｉ_{Ｘ１ｏｎ（ｌ）、}Ｉ_{Ｘ１ｏｎ（ｌ＋２）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒ１を出力し、オン電流の値Ｉ_{Ｘ１ｏｎ（ｌ）、}Ｉ_{Ｘ１ｏｎ（ｌ＋２）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒ１を出力する。

負電流領域リミッタ４２５ｋは、オン電流の値Ｉ_{Ｘｋｏｎ（ｌ）、}Ｉ_{Ｘｋｏｎ（ｌ＋２）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒｋを出力し、オン電流の値Ｉ_{Ｘｋｏｎ（ｌ）、}Ｉ_{Ｘｋｏｎ（ｌ＋２）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒｋを出力する。

絶対値変換回路４２７は、負電流領域リミッタ４２５の出力値Ｉ´´_Ｒ１を受信して、受信した値の絶対値│Ｉ´´_Ｒ１│を出力する。
絶対値変換回路４２７ｋは、負電流領域リミッタ４２５ｋの出力値Ｉ´´_Ｒｋを受信して、受信した値の絶対値│Ｉ´´_Ｒｋ│を出力する。

電流大小判別回路４２６ｋは、絶対値変換回路４２７から出力された値│Ｉ´´_Ｒ１│と、絶対値変換回路４２７ｋから出力された値│Ｉ´´_Ｒｋ│との差（│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│）の絶対値を演算し、オン時の電流偏差ΔＩ_{ＸｋＯＮ、}を出力する。

ここで、電流大小判別回路４２６ｋは、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││と所定の閾値Ｉ_Δｍｉｎとを比較し、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_ＸｋＯＮ）を│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│と等しい値とし、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差（ΔＩ_ＸｋＯＮ）をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相Ｘアームのスイッチングデバイスのスイッチングタイミングを調整しない。

電流サンプルホールド回路４２３１ｏｆｆは、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆと、出力電流値Ｉ_Ｒ１と、を受信し、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオフ電流の値Ｉ_{Ｘ１ｏｆｆ（ｌ＋１）、}Ｉ_{Ｘ１ｏｆｆ（ｌ＋３）}…として出力する。

電流サンプルホールド回路４２３ｋｏｆｆは、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆと、出力電流値Ｉ_Ｒｋと、を受信し、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオフ電流の値Ｉ_{Ｘｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｘｋｏｆｆ（ｌ＋３）}…として出力する。

出力電流差演算回路４２Ｘｋｏｆｆは、負電流領域リミッタ４２５、４２５ｋと、絶対値変換回路４２７、４２７ｋと、電流大小判別回路４２６ｋと、を備えている。
負電流領域リミッタ４２５は、オフ電流の値Ｉ_{Ｘ１ｏｆｆ（ｌ＋１）}、Ｉ_{Ｘ１ｏｆｆ（ｌ＋３）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒ１を出力し、オフ電流の値Ｉ_{Ｘ１ｏｆｆ（ｌ＋１）}、Ｉ_{Ｘ１ｏｆｆ（ｌ＋３）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒ１を出力する。

負電流領域リミッタ４２５ｋは、オフ電流の値Ｉ_{Ｘｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｘｋｏｆｆ（ｌ＋３）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒｋを出力し、オフ電流の値Ｉ_{Ｘｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｘｋｏｆｆ（ｌ＋３）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒｋを出力する。

絶対値変換回路４２７は、負電流領域リミッタ４２５の出力値Ｉ´´_Ｒ１を受信して、受信した値の絶対値│Ｉ´´_Ｒ１│を出力する。
絶対値変換回路４２７ｋは、負電流領域リミッタ４２５ｋの出力値Ｉ´´_Ｒｋを受信して、受信した値の絶対値│Ｉ´´_Ｒｋ│を出力する。

電流大小判別回路４２６ｋは、絶対値変換回路４２７から出力された値│Ｉ´´_Ｒ１│と、絶対値変換回路４２７ｋから出力された値│Ｉ´´_Ｒｋ│との差（│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│）の絶対値を演算し、オフ時の電流偏差ΔＩ_{ＸｋＯＦＦ}を出力する。

ここで、電流大小判別回路４２６ｋは、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││と所定の閾値Ｉ_Δｍｉｎとを比較し、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_{ＸｋＯＦＦ}）を│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│と等しい値とし、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差（ΔＩ_{ＸｋＯＦＦ}）をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相Ｘアームのスイッチングデバイスのスイッチングタイミングを調整しない。

図６Ａは、図１に示す電流バランス調整回路の、ｋ番目の電力変換装置のＲ相の調整時間演算回路の一構成例を概略的に示すブロック図である。
調整時間演算回路４３ｋは、電流バランス調整量決定回路４３０と、積分回路４３ｋ１、４３ｋ２、４３ｋ３、４３ｋ４と、加算器Ａ２と、標準遅れ時間設定部４３６と、を備えている。積分回路４３ｋ１、４３ｋ２、４３ｋ３、４３ｋ４のそれぞれは、サンプルホールド（Ｓ＆Ｈ）回路４３２と、リミッタ回路４３４と、加算器Ａ１と、を備えている。

電流バランス調整量決定回路４３０は、出力電流差演算回路４２Ｕ、４２Ｘから電流偏差ΔＩ_ＵｋＯＮ、ΔＩ_{ＵｋＯＦＦ}、ΔＩ_ＸｋＯＮ、ΔＩ_{ＸｋＯＦＦ}を受信し、電流偏差ΔＩ_ＵｋＯＮ、ΔＩ_{ＵｋＯＦＦ}、ΔＩ_ＸｋＯＮ、ΔＩ_{ＸｋＯＦＦ}の値に応じた電流バランス調整量ＣＵｋｏｎ、ＣＵｋｏｆｆ、ＣＸｋｏｎ、ＣＸｋｏｆｆを出力する。

電流バランス調整量決定回路４３０は、Ｕアームのオン時の電流偏差ΔＩ_ＵｋＯＮを受信したとき、電流偏差ΔＩ_ＵｋＯＮの値とゼロとを比較し（若しくはゼロを含む所定の範囲に含まれるか判断し）、電流偏差ΔＩ_ＵｋＯＮの値がゼロ未満のとき（若しくはゼロを含む所定の範囲の下限値未満のとき）に、電流バランス調整量ＣＵｋｏｎを負の値（＝ΔＣＵｋｌ）とし、電流偏差ΔＩ_ＵｋＯＮの値がゼロより大きいとき（若しくはゼロを含む所定の範囲の上限値より大きいとき）に、電流バランス調整量ＣＵｋｏｎを正の値（＝ΔＣＵｋｄ）とし、電流偏差ΔＩ_ＵｋＯＮの値がゼロのとき（若しくはゼロを含む所定の範囲に含まれるとき）に、電流バランス調整量ＣＵｋｏｎをゼロとする。

電流バランス調整量決定回路４３０は、Ｕアームのオフ時の電流偏差ΔＩ_{ＵｋＯＦＦ}を受信したとき、電流偏差ΔＩ_{ＵｋＯＦＦ}の値とゼロとを比較し（若しくはゼロを含む所定の範囲に含まれるか否か判断し）、電流偏差ΔＩ_{ＵｋＯＦＦ}の値がゼロより大きいとき（若しくはゼロを含む所定の範囲の上限値より大きいとき）に、電流バランス調整量ＣＵｋｏｆｆを負の値（＝ΔＣＵｋｌ）とし、電流偏差ΔＩ_{ＵｋＯＦＦ}の値がゼロ未満のとき（若しくはゼロを含む所定の範囲の下限値未満のとき）に、電流バランス調整量ＣＵｋｏｆｆを正の値（＝ΔＣＵｋｄ）とし、電流偏差がゼロのとき（若しくはゼロを含む所定の範囲に含まれるとき）に、電流バランス調整量ＣＵｋｏｆｆをゼロとする。

電流バランス調整量決定回路４３０は、Ｘアームのオン時の電流偏差ΔＩ_ＸｋＯＮを受信したとき、電流偏差ΔＩ_ＸｋＯＮの値とゼロとを比較し（若しくはゼロを含む所定の範囲に含まれるか否か判断し）、電流偏差ΔＩ_ＸｋＯＮの値がゼロ未満のとき（若しくはゼロを含む所定の範囲の下限値未満のとき）に、電流バランス調整量ＣＸｋｏｎを負の値（＝ΔＣＸｋｌ）とし、電流偏差ΔＩ_ＸｋＯＮの値がゼロより大きいとき（若しくはゼロを含む所定の範囲の上限値より大きいとき）に、電流バランス調整量ＣＸｋｏｎを正の値（＝ΔＣＸｋｄ）とし、電流偏差ΔＩ_ＸｋＯＮの値がゼロのとき（若しくはゼロを含む所定の範囲に含まれるとき）に、電流バランス調整量ＣＸｋｏｎをゼロとする。

電流バランス調整量決定回路４３０は、Ｘアームのオフ時の電流偏差ΔＩ_{ＸｋＯＦＦ}を受信したとき、電流偏差ΔＩ_{ＸｋＯＦＦ}の値とゼロとを比較し（若しくはゼロを含む所定の範囲に含まれるか否か判断し）、電流偏差ΔＩ_{ＸｋＯＦＦ}の値がゼロより大きいとき（若しくはゼロを含む所定の範囲の上限値より大きいとき）に、電流バランス調整量ＣＸｋｏｆｆを負の値（＝ΔＣＸｋｌ）とし、電流偏差ΔＩ_{ＸｋＯＦＦ}の値がゼロ未満のとき（若しくはゼロを含む所定の範囲の下限値未満のとき）に、電流バランス調整量ＣＸｋｏｆｆを正の値（＝ΔＣＸｋｄ）とし、電流偏差ΔＩ_{ＸｋＯＦＦ}の値がゼロのとき（若しくはゼロを含む所定の範囲に含まれるとき）に、電流バランス調整量ＣＸｋｏｆｆをゼロとする。

なお、電流バランス調整量決定回路４３０において電流バランス調整量として設定される正の値ΔＣＵｋｄと負の値ΔＣＸｋｌは固定値であってもよく、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││の値に応じて変化する値であってもよい。例えば、正の値ΔＣＵｋｄを、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││に正の比例定数（例えばｋｌ）を乗じた値とし、負の値ΔＣＸｋｌを│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││に負の比例定数（例えば−ｋｌ）を乗じた値としてもよい。

電流バランス調整量決定回路４３０から出力された電流バランス調整量ＣＵｋｏｎ、ＣＵｋｏｆｆ、ＣＸｋｏｎ、ＣＸｋｏｆｆは、加算器Ａ１でリミッタ回路４３４の出力ＢＵｋｏｎ、ＢＵｋｏｆｆ、ＢＸｋｏｎ、ＢＸｋｏｆｆと加算される。

積分回路４３ｋ１‐４３ｋ４のサンプルホールド回路４３２は、加算器Ａ１の出力とトリガとなる信号とを受信する。本実施形態では、積分回路４３ｋ１のサンプルホールド回路４３２は、トリガとして、Ｕアームオン電流検出信号ＳＵｔｉｏｎを受信する。積分回路４３ｋ２のサンプルホールド回路４３２は、トリガとして、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆを受信する。積分回路４３ｋ３のサンプルホールド回路４３２は、トリガとして、Ｘアームオン電流検出信号ＳＸｔｉｏｎを受信する。積分回路４３ｋ４のサンプルホールド回路４３２は、トリガとして、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆを受信する。

積分回路４３ｋ１のサンプルホールド回路４３２は、Ｕアームオン電流検出信号ＳＵｔｉｏｎが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＵｋｏｎ＋ＢＵｋｏｎ）をホールドするとともにリミッタ回路４３４へ出力する。

積分回路４３ｋ２のサンプルホールド回路４３２は、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＵｋｏｆｆ＋ＢＵｋｏｆｆ）をホールドするとともにリミッタ回路４３４へ出力する。

積分回路４３ｋ３のサンプルホールド回路４３２は、Ｘアームオン電流検出信号ＳＸｔｉｏｎが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＸｋｏｎ＋ＢＸｋｏｎ）をホールドするとともにリミッタ回路４３４へ出力する。

積分回路４３ｋ４のサンプルホールド回路４３２は、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＸｋｏｆｆ＋ＢＸｋｏｆｆ）をホールドするとともにリミッタ回路４３４へ出力する。

また、積分回路４３ｋ１−４３ｋ４のサンプルホールド回路４３２それぞれは、全体停止信号Ｓ_ＳＰを受信し、全体停止信号Ｓ_ＳＰによりホールドしている値をリセットする。すなわち、全体停止信号Ｓ_ＳＰは「１」のときに停止を指令する信号であり、サンプルホールド回路４３２は、全体停止信号Ｓ_ＳＰが「１」のときに出力値をゼロとする。

図６Ｂは、図６Ａに示す積分回路のリミッタ回路の一構成例を説明するための図である。
積分回路４３ｋ１−４３ｋ４のリミッタ回路４３４は、サンプルホールド回路４３２から受信した値と、所定の上限値│Ｂ│_＋ＭＡＸおよび所定の下限値−│Ｂ│_−ＭＡＸと比較し、上限値│Ｂ│_＋ＭＡＸ以下であって下限値−│Ｂ│_−ＭＡＸ以上の値を出力する上下限リミッタである。積分回路４３ｋ１−４３ｋ４のリミッタ回路４３４の出力ＢＵｋｏｎ、ＢＵｋｏｆｆ、ＢＸｋｏｎ、ＢＸｋｏｆｆは、加算器Ａ１と加算器Ａ２とに出力される。すなわち、加算器Ａ１と、サンプルホールド回路４３２、リミッタ回路４３４は、積分回路４３ｋ１−４３ｋ４を構成する。

標準遅れ時間設定部４３６は、予め設定された標準となる遅れ時間Ｔｎｍを加算器Ａ２へ出力する。

積分回路４３ｋ１の後段に配置された加算器Ａ２は、リミッタ回路４３４の出力ＢＵｋｏｎと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＵｋｏｎとして、ｋ番目の電力変換装置３ｋのＲ相のＵアームのゲートパルス調整回路Ｇへ出力する。遅れ時間調整要素ＤＵｋｏｎは、Ｕアーム共通オン信号Ｓ_ＵＤの立ち上がりタイミング（オンタイミング）の遅延時間の量を示す。

積分回路４３ｋ２の後段に配置された加算器Ａ２は、リミッタ回路４３４の出力ＢＵｋｏｆｆと標準遅れ時間Ｔｎｍとを加算して、遅れ時間要素ＤＵｋｏｆｆとして、ｋ番目の電力変換装置３ｋのＲ相のＵアームのゲートパルス調整回路Ｇへ出力する。遅れ時間調整要素ＤＵｋｏｆｆは、Ｕアーム共通オン信号Ｓ_ＵＤの立ち下がりタイミング（オフタイミング）の遅延時間の量を示す。

積分回路４３ｋ３の後段に配置された加算器Ａ２は、リミッタ回路４３４の出力ＢＸｋｏｎと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＸｋｏｎとして、ｋ番目の電力変換装置３ｋのＲ相のＸアームゲートパルス調整回路Ｇへ出力する。遅れ時間調整要素ＤＸｋｏｎは、Ｘアーム共通オン信号Ｓ_ＸＤの立ち上がりタイミング（オンタイミング）の遅延時間の量を示す。

積分回路４３ｋ４の後段に配置された加算器Ａ２は、リミッタ回路４３４の出力ＢＸｋｏｆｆと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＸｋｏｆｆとして、ｋ番目の電力変換装置３ｋのＲ相のＸアームのゲートパルス調整回路Ｇへ出力する。遅れ時間調整要素ＤＸｋｏｆｆは、Ｘアーム共通オン信号Ｓ_ＸＤの立ち下がりタイミング（オフタイミング）の遅延時間の量を示す。

Ｕアームのゲートパルス調整回路Ｇは、積分回路４３ｋ１の後段の加算器Ａ２と積分回路４３ｋ２の後段の加算器Ａ２とから出力された遅れ時間調整要素ＤＵｋｏｎ、ＤＵｋｏｆｆを受信し、Ｕアーム共通オン信号Ｓ_ＵＤのオンタイミングを遅れ時間調整要素ＤＵｋｏｎだけ遅らせ、Ｕアーム共通オン信号Ｓ_ＵＤのオフタイミングを遅れ時間調整要素ＤＵｋｏｆｆだけ遅らせて、ＵアームのスイッチングデバイスＱ_Ｕｋのゲート信号ＧＵｋとして出力する。

なお、Ｕアームのゲートパルス調整回路Ｇが、ゲート信号ＧＵｋのオンタイミングとオフタイミングとを調整するタイミングは、次の通りである。オンおよびオフのスイッチングを順に並べて、たとえば、ｌ回目のスイッチングをオンとすると、ｌ＋１回目のスイッチングはオフ、ｌ＋２回目はオン、ｌ＋３回目はオフ、ｌ＋４回目はオンとなる。この例でオンタイミングを調整するとは、ｌ回目のオンの際にＲ相の出力電流を検出して遅れ時間調整要素ＤＵｋｏｎ（ｌ）を決定し、ｌ＋２回目のオンの際にはゲート信号ＧＵｋのオンタイミングをこの遅れ時間調整要素ＤＵｋｏｎ（ｌ）に応じて調整してゲート信号を与えるとともに、ｌ＋４回目の次のオンのタイミングに向けて、新たな遅れ時間調整要素ＤＵｋｏｎ（ｌ＋２）を決めるということである。したがって、その間に入るオフタイミングを調整するということは、ｌ＋１回目のオフの際にＲ相の出力電流を検出して遅れ時間調整要素ＤＵｋｏｆｆ（ｌ＋１）を決定し、ｌ＋３回目のオフの際にはゲート信号ＧＵｋのオフタイミングをこの遅れ時間調整要素ＤＵｋｏｆｆ（ｌ＋３）に応じて調整してゲート信号を与えるとともに、ｌ＋５回目の次のオフのタイミングに向けて、新たな遅れ時間調整要素ＤＵｋｏｆｆ（ｌ＋３）を決めるということである。

Ｘアームのゲートパルス調整回路Ｇは、積分回路４３ｋ３の後段の加算器Ａ２と積分回路４３ｋ４の後段の加算器Ａ２とから出力された遅れ時間調整要素ＤＸｋｏｎ、ＤＸｋｏｆｆを受信し、Ｘアーム共通オン信号Ｓ_ＸＤのオンタイミングを遅れ時間調整要素ＤＸｋｏｎだけ遅らせ、Ｘアーム共通オン信号Ｓ_ＸＤのオフタイミングを遅れ時間調整要素ＤＸｋｏｆｆだけ遅らせて、ＸアームのスイッチングデバイスＱ_Ｘｋのゲート信号ＧＸｋとして出力する。

なお、ＵアームおよびＸアームのゲートパルス調整回路Ｇが、ゲート信号ＧＵｋ、ＧＸｋのオンタイミングとオフタイミングとを調整するタイミングは、次の通りである。オンおよびオフのスイッチングを順に並べて、たとえば、ｌ回目のスイッチングをオンとすると、ｌ＋１回目のスイッチングはオフ、ｌ＋２回目はオン、ｌ＋３回目はオフ、ｌ＋４回目はオンとなる。この例でオンタイミングを調整するとは、ｌ回目のオンの際にＲ相の出力電流を検出して遅れ時間調整要素ＤＸｋｏｎ（ｌ）を決定し、ｌ＋２回目のオンの際にはゲート信号ＧＸｋのオンタイミングをこの遅れ時間調整要素ＤＸｋｏｎ（ｌ）に応じて調整してゲート信号を与えるとともに、ｌ＋４回目の次のオンのタイミングに向けて、新たな遅れ時間調整要素ＤＸｋｏｎ（ｌ＋２）を決めるということである。したがって、その間に入るオフタイミングを調整するということは、ｌ＋１回目のオフの際にＲ相の出力電流を検出して遅れ時間調整要素ＤＸｋｏｆｆ（ｌ＋１）を決定し、ｌ＋３回目のオフの際にはゲート信号ＧＸｋのオフタイミングをこの遅れ時間調整要素ＤＸｋｏｆｆ（ｌ＋３）に応じて調整してゲート信号を与えるとともに、ｌ＋５回目の次のオフのタイミングに向けて、新たな遅れ時間調整要素ＤＸｋｏｆｆ（ｌ＋３）を決めるということである。

上記のように、ＵアームとＸアームとのスイッチングデバイスＱ_Ｕｋ、Ｑ_Ｘｋのスイッチングタイミングを調整すると、遅れ時間調整要素ＤＵｋｏｎ、ＤＸｋｏｎが正のときには、ＵアームとＸアームとのスイッチングデバイスＱ_Ｕ、Ｑ_Ｘへのゲートパルスの立ち上がりタイミングは、共通オン信号の立ち上がりタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、さらに遅れ時間調整要素ＤＵｋｏｎ、ＤＸｋｏｎだけ遅れることとなる。

遅れ時間調整要素ＤＵｋｏｎ、ＤＸｋｏｎが負のときには、ＵアームとＸアームとのスイッチングデバイスＱ_Ｕ、Ｑ_Ｘへのゲートパルスの立ち上がりタイミングは、共通オン信号の立ち上がりタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、遅れ時間調整要素ＤＵｋｏｎ、ＤＸｋｏｎだけ早めることとなる。

同様に、遅れ時間調整要素ＤＵｋｏｆｆ、ＤＸｋｏｆｆが正のときには、ＵアームとＸアームとのスイッチングデバイスＱ_Ｕ、Ｑ_Ｘへのゲートパルスの立下りタイミングは、共通オン信号の立下りタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、さらに遅れ時間調整要素ＤＵｋｏｆｆ、ＤＸｋｏｆｆだけ遅れることとなる。

遅れ時間調整要素ＤＵｋｏｆｆ、ＤＸｋｏｆｆが負のときには、ＵアームとＸアームとのスイッチングデバイスＱ_Ｕ、Ｑ_Ｘへのゲートパルスの立下りタイミングは、共通オン信号の立下りタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、遅れ時間調整要素ＤＵｋｏｆｆ、ＤＸｋｏｆｆだけ早めることとなる。

上記のように、ＵアームとＸアームとのスイッチングデバイスＱ_Ｕ２〜Ｑ_Ｕｎ、Ｑ_Ｘ２〜Ｑ_Ｘｎのスイッチングタイミングを調整すると、ｋ番目の電力変換装置３ｋの出力電流値Ｉ_Ｒｋがゼロより大きく、基準となる電力変換装置３１の出力電流値Ｉ_Ｒ１がゼロより大きく、かつ、出力電流値Ｉ_Ｒｋが出力電流値Ｉ_Ｒ１よりも大きい（差が所定の閾値Ｉ_Δｍｉｎより大きい）ときに、ｋ番目の電力変換装置３ｋのＵアームのスイッチングデバイスＱ_Ｕｋのオンするタイミングを遅くし、オフするタイミングを早めるように調整される。また、ｋ番目の電力変換装置３ｋの出力電流値Ｉ_Ｒｋがゼロより大きく、基準となる電力変換装置３１の出力電流値Ｉ_Ｒ１がゼロより大きく、かつ、出力電流値Ｉ_Ｒｋが出力電流値Ｉ_Ｒ１よりも小さい（差が所定の閾値Ｉ_Δｍｉｎより小さい）ときに、ｋ番目の電力変換装置３ｋのＵアームのスイッチングデバイスＱ_Ｕｋのオンするタイミングを早めて、オフするタイミングを遅くするように調整される。

また、ｋ番目の電力変換装置３ｋの出力電流値Ｉ_Ｒｋがゼロより小さく、基準となる電力変換装置３１の出力電流値Ｉ_Ｒ１がゼロより小さく、かつ、出力電流値Ｉ_Ｒｋの絶対値が出力電流値Ｉ_Ｒ１の絶対値よりも大きい（差が所定の閾値Ｉ_Δｍｉｎより大きい）ときに、ｋ番目の電力変換装置３ｋのＸアームのスイッチングデバイスＱ_Ｘｋのオンするタイミングを遅くし、オフするタイミングを早めるように調整される。また、ｋ番目の電力変換装置３ｋの出力電流値Ｉ_Ｒｋがゼロより小さく、基準となる電力変換装置３１の出力電流値Ｉ_Ｒ１がゼロより小さく、かつ、出力電流値Ｉ_Ｒｋの絶対値が出力電流値Ｉ_Ｒ１の絶対値よりも小さい（差が所定の閾値Ｉ_Δｍｉｎより小さい）ときに、ｋ番目の電力変換装置３ｋのＸアームのスイッチングデバイスＱ_Ｘｋのオンするタイミングを早めて、オフするタイミングを遅くするように調整される。

従来、電力変換装置の出力端にリアクトルを接続すると、電力変換システムでの電力変換効率が悪くなり、所望の出力電流を得るために必要な電力変換装置の台数が多くなる可能性があった。また、電力変換装置の並列数を増減する際に、リアクトルを増設する必要があった。

また、出力電流が大きい電力変換装置の駆動信号の立ち上がりタイミングを遅らせると、電力変換システムの出力電流が小さい方向だけの調整となり、電流バランスをとるのに時間がかかり保護動作により電力変換システムが停止する可能性があった。

これに対し、上記のように、複数の電力変換装置３１〜３ｎの出力電流をバランスさせると、特定の電力変換装置の出力が大きくなることにより過電流状態となり、電力変換システム全体が停止することを回避することができる。

また、複数の電力変換装置３１〜３ｎの出力電流は、基準とした電力変換装置の出力電流に合わせて調整されるため、複数の電力変換装置３１〜３ｎの出力電流を電流アンバランスの余裕を見て低い値に合わせて調整することがなくなり、電力変換システムを利用効率よく運転することが可能となる。

さらに、複数の電力変換装置３１〜３ｎの各相のスイッチングデバイスについて、オンするタイミングとオフするタイミングとの両方について、基準とするタイミングに対して遅らせることと早めることにより出力電流を調整可能であるため、複数の電力変換装置３１〜３ｎの出力電流が均衡した状態に収束するまでの時間を短縮することができる。

すなわち、本実施形態によれば、利用効率の良い安定した運転が可能な電力変換システムおよびその電流バランス調整回路を提供することができる。

次に、第２実施形態の電力変換システムについて図面を参照して以下に説明する。

本実施形態の電力変換システムでは、複数の電力変換装置の出力電流をバランスする際の基準とする電流値が上述の第１実施形態と異なっている。すなわち、上述の第１実施形態では、特定の電力変換装置（例えば電力変換装置３１）の出力電流を基準値として、複数の電力変換装置３１〜３ｎの出力電流のバランスを調整していたが、本実施形態では、複数の電力変換装置３１〜３ｎの出力電流の平均値を基準値としている。

なお、以下の説明において、上述の第１実施形態と同様の構成については同一の符号を付して説明を省略する。また、複数の電力変換装置３１〜３ｎのＲ相の出力電流を調整する構成および方法について説明するが、Ｓ相およびＴ相についても同様の構成である。

図８は、第２実施形態の電力変換システムの電流バランス調整回路のｋ番目の電力変換装置のＲ相についてのＵアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。
本実施形態において、電流バランス調整回路４は、出力電流平均値演算回路４２８ｏｎ、４２８ｏｆｆを更に備えている。

出力電流平均値演算回路４２８ｏｎ、４２８ｏｆｆは、複数の電力変換装置３１〜３ｎのＲ相の出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎ（オン電流の値Ｉ_{Ｕ１ｏｎ（ｌ）〜}Ｉ_{Ｕｎｏｎ（ｌ）、}Ｉ_{Ｕ１ｏｎ（ｌ＋２）〜}Ｉ_{Ｕｎｏｎ（ｌ＋２）}…、および、オフ電流の値Ｉ_{Ｕ１ｏｆｆ（ｌ＋１）〜}Ｉ_{Ｕｎｏｆｆ（ｌ＋１）、}Ｉ_{Ｕ１ｏｆｆ（ｌ＋３）〜}Ｉ_{Ｕｎｏｆｆ（ｌ＋３）}…）を受信し、オン電流およびオフ電流のそれぞれのサンプリングタイミングに同期して、下記式（１）によりＲ相の出力電流値Ｉ_Ｒ１〜Ｉ_Ｒｎの平均値Ｉ_ＲＡＶＥを演算して、正電流領域リミッタ回路４２４へ出力する。

出力電流差演算回路４２Ｕは、出力電流検出回路４２０１、４２０ｋと、電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｎ、４２２ｋｏｎ、４２２１ｏｆｆ、４２２ｋｏｆｆと、出力電流平均値演算回路４２８ｏｎ、４２８ｏｆｆと、出力電流差演算回路４２Ｕｋｏｎ、４２Ｕｋｏｆｆと、を備えている。ここで、ｋは１以上ｎ以下の整数である。

サンプルホールド回路４２２１ｏｎ、４２２１ｏｆｆは、１番目の電力変換装置３１のＲ相の出力電流を検出する回路である。本実施形態では、サンプルホールド回路４２２１ｏｎ、４２２１ｏｆｆのそれぞれは、電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１を電流検出回路Ｒ１から受信する。

電流サンプルホールド回路４２２ｋｏｎ、４２２ｋｏｆｆのそれぞれは、電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋを電流検出回路Ｒｋから受信する。

電流サンプルホールド回路４２２１ｏｎは、Ｕアームオン電流検出信号ＳＵｔｉｏｎと、出力電流値Ｉ_Ｒ１と、を受信し、Ｕアームオン電流検出信号ＳＵｔｉｏｎが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオン電流の値Ｉ_{Ｕ１ｏｎ（ｌ）、}Ｉ_{Ｕ１ｏｎ（ｌ＋２）}…として出力する。

電流サンプルホールド回路４２２ｋｏｎは、Ｕアームオン電流検出信号ＳＵｔｉｏｎと、出力電流値Ｉ_Ｒｋと、を受信し、Ｕアームオン電流検出信号ＳＵｔｉｏｎが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオン電流の値Ｉ_{Ｕｋｏｎ（ｌ）、}Ｉ_{Ｕｋｏｎ（ｌ＋２）}…として出力する。

出力電流差演算回路４２Ｕｋｏｎは、正電流領域リミッタ４２４、４２４ｋと、電流大小判別回路４２６ｋと、を備えている。

正電流領域リミッタ４２４は、平均値Ｉ_ＲＡＶＥがゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_ＲＡＶＥを出力し、平均値Ｉ_ＲＡＶＥがゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_ＲＡＶＥを出力する。

正電流領域リミッタ４２４ｋは、オン電流の値Ｉ_{Ｕｋｏｎ（ｌ）、}Ｉ_{Ｕｋｏｎ（ｌ＋２）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒｋを出力し、オン電流の値Ｉ_{Ｕｋｏｎ（ｌ）、}Ｉ_{Ｕｋｏｎ（ｌ＋２）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒｋを出力する。

電流大小判別回路４２６ｋは、正電流領域リミッタ４２４から出力された値Ｉ´_ＲＡＶＥと、正電流領域リミッタ４２４ｋから出力された値Ｉ´_Ｒｋとの差（Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ）の絶対値を演算し、オン時の電流偏差ΔＩ_Ｕｋｏｎを出力する。

ここで、電流大小判別回路４２６ｋは、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_ＵｋｏｎをＩ´_Ｒｋ−Ｉ´_ＲＡＶＥと等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_Ｕｋｏｎをゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相のスイッチングデバイスのスイッチングタイミングを調整しない。

電流サンプルホールド回路４２２１ｏｆｆは、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆと、出力電流値Ｉ_Ｒ１と、を受信し、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオフ電流の値Ｉ_{Ｕ１ｏｆｆ（ｌ＋１）、}Ｉ_{Ｕ１ｏｆｆ（ｌ＋３）}…として出力する。

電流サンプルホールド回路４２２ｋｏｆｆは、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆと、出力電流値Ｉ_Ｒｋと、を受信し、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオフ電流の値Ｉ_{Ｕｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｕｋｏｆｆ（ｌ＋３）}…として出力する。

出力電流差演算回路４２Ｕｋｏｆｆは、正電流領域リミッタ４２４、４２４ｋと、電流大小判別回路４２６ｋと、を備えている。

正電流領域リミッタ４２４は、平均値Ｉ_ＲＡＶＥがゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_ＲＡＶＥを出力し、平均値Ｉ_ＲＡＶＥがゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_ＲＡＶＥを出力する。

正電流領域リミッタ４２４ｋは、オフ電流の値Ｉ_{Ｕｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｕｋｏｆｆ（ｌ＋３）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒｋを出力し、オフ電流の値Ｉ_{Ｕｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｕｋｏｆｆ（ｌ＋３）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒｋを出力する。

電流大小判別回路４２６ｋは、正電流領域リミッタ４２４から出力された値Ｉ´_ＲＡＶＥと、正電流領域リミッタ４２４ｋから出力された値Ｉ´_Ｒｋとの差（Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ）の絶対値を演算し、オフ時の電流偏差ΔＩ_Ｕｏｆｆを出力する。

ここで、電流大小判別回路４２６ｋは、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_{Ｕｋｏｆｆ}をＩ´_Ｒｋ−Ｉ´_ＲＡＶＥと等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_{Ｕｋｏｆｆ}をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相のスイッチングデバイスのスイッチングタイミングを調整しない。

図９は、第２実施形態の電力変換システムの電流バランス調整回路のｋ番目の電力変換装置のＲ相についてのＸアームの出力電流差演算回路の一構成例を概略的に示すブロック図である。

出力電流差演算回路４２Ｘは、出力電流検出回路４２０１、４２０ｋ（図４に示す）と、電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｎ、４２２ｋｏｎ、４２２１ｏｆｆ、４２２ｋｏｆｆと、電流差演算回路４２Ｘｋｏｎ、４２Ｘｋｏｆｆと、を備えている。
出力電流検出回路４２０１と出力電流検出回路４２０ｋは、図８に示す構成と共通しているため、ここでは説明を省略する。

電流サンプルホールド回路４２２１ｏｎは、Ｘアームオン電流検出信号ＳＸｔｉｏｎと、出力電流値Ｉ_Ｒ１と、を受信し、Ｘアームオン電流検出信号ＳＸｔｉｏｎが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオン電流の値Ｉ_{Ｘ１ｏｎ（ｌ）、}Ｉ_{Ｘ１ｏｎ（ｌ＋２）}…として出力する。

電流サンプルホールド回路４２２ｋｏｎは、Ｘアームオン電流検出信号ＳＸｔｉｏｎと、出力電流値Ｉ_Ｒｋと、を受信し、Ｘアームオン電流検出信号ＳＸｔｉｏｎが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオン電流の値Ｉ_{Ｘｋｏｎ（ｌ）、}Ｉ_{Ｘｋｏｎ（ｌ＋２）}…として出力する。

出力電流差演算回路４２Ｘｋｏｎは、負電流領域リミッタ４２５、４２５ｋと、絶対値変換回路４２７、４２７ｋと、電流大小判別回路４２６ｋと、を備えている。
負電流領域リミッタ４２５は、平均値Ｉ_ＲＡＶＥがゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_ＲＡＶＥを出力し、平均値Ｉ_ＲＡＶＥがゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_ＲＡＶＥを出力する。

負電流領域リミッタ４２５ｋは、オン電流の値Ｉ_{Ｘｋｏｎ（ｌ）、}Ｉ_{Ｘｋｏｎ（ｌ＋２）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒｋを出力し、オン電流の値Ｉ_{Ｘｋｏｎ（ｌ）、}Ｉ_{Ｘｋｏｎ（ｌ＋２）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒｋを出力する。

絶対値変換回路４２７は、負電流領域リミッタ４２５の出力値Ｉ´´_ＲＡＶＥを受信して、受信した値の絶対値│Ｉ´´_ＲＡＶＥ│を出力する。
絶対値変換回路４２７ｋは、負電流領域リミッタ４２５ｋの出力値Ｉ´´_Ｒｋを受信して、受信した値の絶対値│Ｉ´´_Ｒｋ│を出力する。

電流大小判別回路４２６ｋは、オン電流とオフ電流とのそれぞれについて、絶対値変換回路４２７から出力された値│Ｉ´´_Ｒ１│と、絶対値変換回路４２７ｋから出力された値│Ｉ´´_Ｒｋ│との差（│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│）の絶対値を演算し、オン時の電流偏差ΔＩ_ＸｋＯＮを出力する。

ここで、電流大小判別回路４２６ｋは、││Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ││と所定の閾値Ｉ_Δｍｉｎとを比較し、││Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ││が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_ＸｋＯＮを｜Ｉ´´_Ｒｋ｜−｜Ｉ´´_ＲＡＶＥ｜と等しい値とし、││Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ││が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_ＸｋＯＮをゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相Ｘアームのスイッチングデバイスのスイッチングタイミングを調整しない。

電流サンプルホールド回路４２２１ｏｆｆは、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆと、出力電流値Ｉ_Ｒ１と、を受信し、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオフ電流の値Ｉ_{Ｘ１ｏｆｆ（ｌ＋１）、}Ｉ_{Ｘ１ｏｆｆ（ｌ＋３）}…として出力する。

電流サンプルホールド回路４２２ｋｏｆｆは、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆと、出力電流値Ｉ_Ｒｋと、を受信し、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置３ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオフ電流の値Ｉ_{Ｘｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｘｋｏｆｆ（ｌ＋３）}…として出力する。

出力電流差演算回路４２Ｘｋｏｆｆは、負電流領域リミッタ４２５、４２５ｋと、絶対値変換回路４２７、４２７ｋと、電流大小判別回路４２６ｋと、を備えている。

負電流領域リミッタ４２５は、平均値Ｉ_ＲＡＶＥがゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_ＲＡＶＥを出力し、平均値Ｉ´_ＲＡＶＥＩ_ＲＡＶＥがゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_ＲＡＶＥを出力する。

負電流領域リミッタ４２５ｋは、オフ電流の値Ｉ_{Ｘｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｘｋｏｆｆ（ｌ＋３）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒｋを出力し、およびオフ電流の値Ｉ_{Ｘｋｏｆｆ（ｌ＋１）、}Ｉ_{Ｘｋｏｆｆ（ｌ＋３）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒｋを出力する。

絶対値変換回路４２７は、負電流領域リミッタ４２５の出力値Ｉ´´_ＲＡＶＥを受信して、受信した値の絶対値│Ｉ´´_ＲＡＶＥ│を出力する。
絶対値変換回路４２７ｋは、負電流領域リミッタ４２５ｋの出力値Ｉ´´_Ｒｋを受信して、受信した値の絶対値│Ｉ´´_Ｒｋ│を出力する。

電流大小判別回路４２６ｋは、オン電流とオフ電流とのそれぞれについて、絶対値変換回路４２７から出力された値│Ｉ´´_Ｒ１│と、絶対値変換回路４２７ｋから出力された値│Ｉ´´_Ｒｋ│との差（│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│）の絶対値を演算し、オフ時の電流偏差ΔＩ_{Ｘｋｏｆｆ}を出力する。

ここで、電流大小判別回路４２６ｋは、││Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ││と所定の閾値Ｉ_Δｍｉｎとを比較し、││Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ││が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_{Ｘｋｏｆｆ}を｜Ｉ´´_Ｒｋ｜−｜Ｉ´´_ＲＡＶＥ｜と等しい値とし、││Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ││が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_{Ｘｋｏｆｆ}をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置３ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置３ｋのＲ相Ｘアームのスイッチングデバイスのスイッチングタイミングを調整しない。

本実施形態の電力変換システムは、上記の電流バランス調整回路４の構成以外は上述の第１実施形態と同様である。
本実施形態の電力変換システムによれば、上述の第１実施形態と同様の効果を得ることができる。すなわち、本実施形態によれば、利用効率の良い安定した運転が可能な電力変換システムおよびその電流バランス調整回路を提供することができる。

次に、第３実施形態の電力変換システムについて、図面を参照して以下に説明する。
本実施形態の電力変換システムは、電流大小判別回路４２６ｋの動作が上述の第２実施形態と異なっているため、図８および図９を参照して説明する。

本実施形態では、電力変換システムの電流バランス調整回路のｋ番目の電力変換装置のＲ相についてのＵアームの出力電流差演算回路の一構成例における電流大小判別回路４２６ｋは、Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥと所定の閾値Ｉ_Δｍｉｎとを比較し、Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥが閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_Ｕｋｏｎ又はΔＩ_{Ｕｋｏｆｆ}）をＩ´_Ｒｋ−Ｉ´_ＲＡＶＥ（≧０）と等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ未満であるとき或いはＩ´_Ｒｋ−Ｉ´_ＲＡＶＥがゼロ未満であるときに、電流偏差（ΔＩ_Ｕｋｏｎ又はΔＩ_{Ｕｋｏｆｆ}）をゼロとする。

すなわち、本実施形態の電力変換システムは、ゲートパルスの立ち上がりタイミングと立下りタイミングとの調整について、出力電流値Ｉ_Ｒｋがゼロより大きく、かつ、出力電流値Ｉ_Ｒｋが平均電流Ｉ_ＲＡＶＥよりも小さい（差が閾値Ｉ_Δｍｉｎよりも小さい場合も含める）ときには、電流バランス調整量決定回路４３０にて電流バランス調整量ＣＵｋｏｎ、ＣＵｋｏｆｆがゼロに設定され、ＵアームのスイッチングデバイスＱ_Ｕのオンするタイミングを早める調整は行わず、オフするタイミングを遅くする調整も行わない。

また、本実施形態では、電力変換システムの電流バランス調整回路のｋ番目の電力変換装置のＲ相についてのＸアームの出力電流差演算回路の一構成例における電流大小判別回路４２６ｋは、│Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_Ｘｋｏｎ又はΔＩ_{Ｘｋｏｆｆ}）を│Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ│（≧０）と等しい値とし、│Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ│が閾値Ｉ_Δｍｉｎ未満であるとき或いは│Ｉ´´_Ｒｋ│−│Ｉ´´_ＲＡＶＥ│がゼロ未満であるときに、電流偏差（ΔＩ_Ｘｋｏｎ又はΔＩ_{Ｘｋｏｆｆ}）をゼロとする。

すなわち、本実施形態の電力変換システムは、出力電流値Ｉ_Ｒｋがゼロより小さく、平均電流Ｉ_ＲＡＶＥがゼロより小さく、かつ、出力電流値Ｉ_Ｒｋの絶対値が平均電流Ｉ_ＲＡＶＥの絶対値よりも小さい（差が閾値Ｉ_Δｍｉｎよりも小さい場合も含める）ときには、電流バランス調整量決定回路４３０にて電流バランス調整量ＣＸｋｏｎ、ＣＸｋｏｆｆがゼロに設定され、Ｘアームのスイッチングデバイス_、Ｑ_Ｘのオンするタイミングを早める調整は行わず、オフするタイミングを遅くする調整も行わない。

換言すると、本実施形態では、電流バランス調整回路４は、基準値（平均電流Ｉ_ＲＡＶＥ）に対して出力電流値Ｉ_Ｒｋが大きいときに、共通のゲートパルス（共通オン信号）の立ち上がるタイミングが遅くなるように遅延時間を調整し（遅延時間を増加し）、共通のゲートパルス（共通オン信号）の立ち下がるタイミングの遅延時間を一定の値（＝Ｔｄ）とする。

本実施形態の電力変換システムによれば、上述の第１および第２実施形態と比べて出力電流が均衡した状態に収束するまでに要する時間が長くなること以外は、上述の第１および第２実施形態と同様の効果を得ることができるとともに、ゲートパルスのデッドタイムＴｄを十分に確保することが可能となる。すなわち、本実施形態によれば、利用効率の良い安定した運転が可能な電力変換システムおよびその電流バランス調整回路を提供することができる。

次に、第４実施形態の電力変換システムについて図面を参照して以下に説明する。
図１０は、第４実施形態の電力変換システムの一構成例を概略的に示すブロック図である。電力変換システムは、電流バランス調整回路を含む制御装置と、複数台の電力変換装置とを備え、複数台の電力変換装置それぞれの交流出力端子同士は並列接続されている。

本実施形態の電力変換システムは、例えば、電力変換システムが動作を継続しているときに、任意のｋ番目の電力変換装置３ｋのみ停止可能に構成されている。また、複数の電力変換装置３１〜３ｎが並列に接続した電力変換システムにおいて、任意のｋ番目の電力変換装置３ｋ以外が運転している状態において、電力変換装置３ｋを停止した状態から運転可能に構成されている。

電力変換装置３ｋのみが停止するときには、電力変換装置３ｋの出力電流値Ｉ_Ｒ３ｋを下げるように、最大限にスイッチングタイミングを調整した後、電力変換装置３ｋの動作を停止させる。

本実施形態の電力変換システムは、制御装置と、複数の電力変換装置３１〜３ｎ（ｎは正の整数）と、を備えている。制御装置は、例えば、全体運転信号生成部１と、ゲートパルス発生回路２と、電流バランス調整回路４と、運転停止指令回路５と、ＡＮＤ回路ＫＡ１、ＫＡ２、ＫＡ３と、オフ遅延回路Ｄ１と、を備えている。

運転停止指令回路５は、特定の電力変換装置３ｋの運転信号Ｓ_ＳＫを出力する。運転信号Ｓ_ＳＫは、例えば、電力変換装置３ｋを停止するときに「０」となり、電力変換装置３ｋを運転するときに「１」となる信号である。

ＡＮＤ回路ＫＡ１には、全体運転信号Ｓ_ＳＴと運転信号Ｓ_ＳＫとが入力され、全体運転信号Ｓ_ＳＴと停止指令Ｓ_ＳＫとの論理積を演算して、ユニットｋ運転信号Ｓ_ＳＴＫとして出力する。したがって、ユニットｋ運転信号Ｓ_ＳＴＫは、全体運転信号Ｓ_ＳＴと停止指令Ｓ_ＳＫとの両方が「１」のときに「１」となり、全体運転信号Ｓ_ＳＴと停止指令Ｓ_ＳＫとの少なくとも一方が「０」であるときに「０」となる。すなわち、ユニットｋ運転信号Ｓ_ＳＴＫは、電力変換システム全体が運転している状態であって、かつ、電力変換装置３ｋの運転を継続するときに「１」となり、それ以外の場合には「０」となる。

オフ遅延回路Ｄ１は、ユニットｋ運転信号Ｓ_ＳＴＫを受信し、ユニットｋ運転信号Ｓ_ＳＴＫがオフするタイミング（「１」から「０」になるタイミング）を遅延させて出力する。
ＡＮＤ回路ＫＡ２は、遅延後のユニットｋ運転信号Ｓ_ＳＴＫと、Ｕアーム共通オン信号Ｓ_ＵＤとを受信し、論理積を演算してゲートパルス調整回路Ｇへ出力する。
ＡＮＤ回路ＫＡ３は、遅延後のユニットｋ運転信号Ｓ_ＳＴＫと、Ｘアーム共通オン信号Ｓ_ＸＤとを受信し、論理積を演算してゲートパルス調整回路Ｇへ出力する。

したがって、ユニットｋ運転信号Ｓ_ＳＴＫが「０」となると、ゲートパルス調整回路Ｇの入力は「０」となり、スイッチングデバイスＱ_Ｕ、Ｑ_Ｘへゲートパルスが印加されなくなる。
なお、図１０では、複数の電力変換装置３１〜３ｎのＲ相のみ記載し、Ｓ相およびＴ相について記載を省略しているが、Ｓ相およびＴ相はＲ相と同様の構成である。

図１１は、図１０に示す電流バランス調整回路の電流検出タイミング発生回路の一構成例を概略的に示すブロック図である。
電流バランス調整回路４は、電流検出タイミング発生回路４１´を備えている。電流検出タイミング発生回路４１´は、否定回路４１ｃ、４１ｃｋと、Ｕアーム遅延回路４１Ｕと、Ｘアーム遅延回路４１Ｘとを備えている。

否定回路４１ｃｋは、ユニットｋ運転信号Ｓ_ＳＴｋを受信して、ユニットｋ運転信号Ｓ_ＳＴｋが反転した信号であるユニットｋ停止信号Ｓ_ＳＰｋを出力する。
電流検出タイミング発生回路４１´の他の構成は、図３に示す電流検出タイミング発生回路４１と同様である。

図１２は、図１０に示す電流バランス調整回路の、ｋ番目の電力変換装置のＲ相の調整時間演算回路の一構成例を概略的に示すブロック図である。
調整時間演算回路４３´ｋは、電流バランス調整量決定回路４３０と、サンプルホールド（Ｓ＆Ｈ）回路４３２と、リミッタ回路４３４と、標準遅れ時間設定部４３６と、オフ遅延回路４３９と、加算器Ａ１、Ａ２と、を備えている。

電流バランス調整量決定回路４３０は、出力電流差演算回路４２Ｕ、４２Ｘから電流偏差ΔＩ_Ｕｋｏｎ、ΔＩ_{Ｕｋｏｆｆ}、ΔＩ_Ｘｋｏｎ、ΔＩ_{Ｘｋｏｆｆ}を受信し、電流偏差ΔＩ_Ｕｋｏｎ、ΔＩ_{Ｕｋｏｆｆ}、ΔＩ_Ｘｋｏｎ、ΔＩ_{Ｘｋｏｆｆ}の値に応じた電流バランス調整量ＣＵｋｏｎ、ＣＵｋｏｆｆ、ＣＸｋｏｎ、ＣＸｋｏｆｆを出力する。

電流バランス調整量決定回路４３０は、Ｕアームのオン時の電流偏差ΔＩ_Ｕｋｏｎを受信したとき、電流偏差ΔＩ_Ｕｋｏｎの値とゼロとを比較し、電流偏差ΔＩ_Ｕｋｏｎの値がゼロ未満のときに、電流バランス調整量ＣＵｋｏｎを負の値（＝ΔＣＵｋｌ）とし、電流偏差ΔＩ_Ｕｋｏｎの値がゼロより大きいときに、電流バランス調整量ＣＵｋｏｎを正の値（＝ΔＣＵｋｄ）とし、電流偏差ΔＩ_Ｕｋｏｎの値がゼロのときに、電流バランス調整量ＣＵｋｏｎをゼロとする。

電流バランス調整量決定回路４３０は、Ｕアームのオフ時の電流偏差ΔＩ_{Ｕｋｏｆｆ}を受信したとき、電流偏差ΔＩ_{Ｕｋｏｆｆ}の値とゼロとを比較し、電流偏差ΔＩ_{Ｕｋｏｆｆ}の値がゼロより大きいときに、電流バランス調整量ＣＵｋｏｆｆを負の値（＝ΔＣＵｋｌ）とし、電流偏差ΔＩ_{Ｕｋｏｆｆ}の値がゼロ未満のときに、電流バランス調整量ＣＵｋｏｆｆを正の値（＝ΔＣＵｋｄ）とし、電流偏差がゼロのときに、電流バランス調整量ＣＵｋｏｆｆをゼロとする。

電流バランス調整量決定回路４３０は、Ｘアームのオン時の電流偏差ΔＩ_Ｘｋｏｎを受信したとき、電流偏差ΔＩ_Ｘｋｏｎの値とゼロとを比較し、電流偏差ΔＩ_Ｘｋｏｎの値がゼロ未満のときに、電流バランス調整量ＣＸｋｏｎを負の値（＝ΔＣＸｋｌ）とし、電流偏差ΔＩ_Ｘｋｏｎの値がゼロより大きいときに、電流バランス調整量ＣＸｋｏｎを正の値（＝ΔＣＸｋｄ）とし、電流偏差ΔＩ_Ｘｋｏｎの値がゼロのときに、電流バランス調整量ＣＸｋｏｎをゼロとする。

電流バランス調整量決定回路４３０は、Ｘアームのオフ時の電流偏差ΔＩ_{Ｘｋｏｆｆ}を受信したとき、電流偏差ΔＩ_{Ｘｋｏｆｆ}の値とゼロとを比較し、電流偏差ΔＩ_{Ｘｋｏｆｆ}の値がゼロより大きいときに、電流バランス調整量ＣＸｋｏｆｆを負の値（＝ΔＣＸｋｌ）とし、電流偏差ΔＩ_{Ｘｋｏｆｆ}の値がゼロ未満のときに、電流バランス調整量ＣＸｋｏｆｆを正の値（＝ΔＣＸｋｄ）とし、電流偏差ΔＩ_{Ｘｋｏｆｆ}の値がゼロのときに、電流バランス調整量ＣＸｋｏｆｆをゼロとする。

なお、電流バランス調整量決定回路４３０において電流バランス調整量として設定される正の値ΔＣＵｋｄと負の値ΔＣＸｋｌは固定値であってもよく、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││（或いは電流偏差ΔＩ_Ｕｋｏｎ、ΔＩ_{Ｕｋｏｆｆ}、ΔＩ_Ｘｋｏｎ、ΔＩ_{ＸｋＯｏｆｆ}）の値に応じて変化する値であってもよい。例えば、正の値ΔＣＵｋｄを、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││（或いは電流偏差ΔＩ_Ｕｋｏｎ、ΔＩ_{Ｕｋｏｆｆ}、ΔＩ_Ｘｋｏｎ、ΔＩ_{Ｘｋｏｆｆ}）に正の比例定数（例えばｋｌ）を乗じた値とし、負の値ΔＣＸｋｌを│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││（或いは電流偏差ΔＩ_Ｕｋｏｎ、ΔＩ_{Ｕｋｏｆｆ}、ΔＩ_Ｘｋｏｎ、ΔＩ_{Ｘｋｏｆｆ}）に負の比例定数（例えば−ｋｌ）を乗じた値としてもよい。

電流バランス調整量決定回路４３０から出力された電流バランス調整量ＣＵｋｏｎ、ＣＵｋｏｆｆ、ＣＸｋｏｎ、ＣＸｋｏｆｆは、加算器Ａ１でリミッタ回路４３４の出力ＢＵｋｏｎ、ＢＵｋｏｆｆ、ＢＸｋｏｎ、ＢＸｋｏｆｆと加算される。

オフ遅延回路４３９は、ユニットｋ停止信号Ｓ_ＳＰｋを受信し、ユニットｋ停止信号Ｓ_ＳＰｋを遅延した信号を出力する。

サンプルホールド回路４３２は、加算器Ａ１の出力と、トリガとなる信号と、全体停止信号Ｓ_ＳＰと、遅延後のユニットｋ停止信号Ｓ_ＳＰｋと、を受信する。本実施形態では、サンプルホールド回路４３２は、トリガとして、Ｕアームオン電流検出信号ＳＵｔｉｏｎ、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆ、Ｘアームオン電流検出信号ＳＸｔｉｏｎ、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆを受信する。

積分回路４３´ｋ１−４３´ｋ４のサンプルホールド回路４３２は、加算器Ａ１の出力とトリガとなる信号とを受信する。本実施形態では、積分回路４３´ｋ１のサンプルホールド回路４３２は、トリガとして、Ｕアームオン電流検出信号ＳＵｔｉｏｎを受診する。積分回路４３´ｋ２のサンプルホールド回路４３２は、トリガとして、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆを受診する。積分回路４３´ｋ３のサンプルホールド回路４３２は、トリガとして、Ｘアームオン電流検出信号ＳＸｔｉｏｎを受診する。積分回路４３´ｋ４のサンプルホールド回路４３２は、トリガとして、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆを受信する。

積分回路４３´ｋ１のサンプルホールド回路４３２は、Ｕアームオン電流検出信号ＳＵｔｉｏｎが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＵｋｏｎ＋ＢＵｋｏｎ）をホールドするとともにリミッタ回路４３４へ出力する。

積分回路４３´ｋ２のサンプルホールド回路４３２は、Ｕアームオフ電流検出信号ＳＵｔｉｏｆｆが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＵｋｏｆｆ＋ＢＵｋｏｆｆ）をホールドするとともにリミッタ回路４３４へ出力する。

積分回路４３´ｋ３のサンプルホールド回路４３２は、Ｘアームオン電流検出信号ＳＸｔｉｏｎが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＸｋｏｎ＋ＢＸｋｏｎ）をホールドするとともにリミッタ回路４３４へ出力する。

積分回路４３´ｋ４のサンプルホールド回路４３２は、Ｘアームオフ電流検出信号ＳＸｔｉｏｆｆが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＸｋｏｆｆ＋ＢＸｋｏｆｆ）をホールドするとともにリミッタ回路４３４へ出力する。

また、積分回路４３´ｋ１−４３´ｋ４のサンプルホールド回路４３２それぞれは、全体停止信号Ｓ_ＳＰによりホールドしている値をリセットする。すなわち、全体停止信号Ｓ_ＳＰは「１」のときに停止を指令する信号であり、サンプルホールド回路４３２は、全体停止信号Ｓ_ＳＰが「１」のときに出力値をゼロとする。

また、積分回路４３´ｋ１−４３´ｋ４のサンプルホールド回路４３２それぞれは、ユニットｋ停止信号Ｓ_ＳＰｋの値が「１」のときに、出力ＢＵｋｏｎ、ＢＵｋｏｆｆ、ＢＸｋｏｎ、ＢＸｋｏｆｆをリミッタ回路４３４の上限値│Ｂ│_＋ＭＡＸ又は下限値−│Ｂ│_−ＭＡＸとする。なお、上限値│Ｂ│_＋ＭＡＸ＞０、下限値−│Ｂ│_−ＭＡＸ＜０とする。すなわち、遅延後のユニットｋ停止信号が「１」のとき、出力ＢＵｋｏｎ、ＢＸｋｏｎ、をリミッタ回路４３４の上限値│Ｂ│_＋ＭＡＸとし、出力ＢＵｋｏｆｆ、ＢＸｋｏｆｆをリミッタ回路の下限値−│Ｂ│_−ＭＡＸとする。

上記のように、積分回路４３´ｋ１−４３´ｋ４のサンプルホールド回路４３２それぞれの出力が固定されることにより、ゲートパルスの立下り時の遅れ時間ＤＵｋｏｆｆ、ＤＸｋｏｆｆは最小値（＝Ｔｎｍ−│Ｂ│_−ＭＡＸ）となり、立ち上がりの遅れ時間ＤＵｋｏｎ、ＤＸｋｏｎは最大値（＝Ｔｎｍ＋│Ｂ│_＋ＭＡＸ）となる。このことにより、電力変換装置３ｋが分担する出力電流値Ｉ_Ｒｋは最小となる。その後、オフ遅延回路Ｄ１により遅延されたユニットｋ運転信号Ｓ_ＳＴｋが「１」から「０」に切り替わることにより、電力変換装置３ｋへのゲート信号が停止して電力変換装置３ｋの動作が停止する。

オフ遅延回路４３９の動作としては、ユニット３ｋは、対応する停止信号Ｓ_ＳＰｋが「０」から「１」のときに停止動作に入る。このときには、オフ遅延回路４３９は遅れなく動作をするため、オフ遅延回路４３９による遅延時間＝０となる。

次に、電力変換装置３ｋのみが停止した状態から運転させるときには、電力変換装置３ｋの出力電流値Ｉ_Ｒｋを最低とした初期設定で運転を開始し、その後、他の電力変換装置の出力電流とバランスするように制御を行い他の電力変換装置との並列運転を行う。

最初に、運転停止指令回路５が運転信号Ｓ_ＳＫを「０」から「１」とする。このとき、全体運転信号は「１」であるので、電力変換装置３ｋへユニットｋ運転信号Ｓ_ＳＴｋが「０」から「１」となる。

ここで、積分回路４３´ｋ１−４３´ｋ４のサンプルホールド回路４３２それぞれは、電力変換装置３ｋが停止している状態では、全体停止信号が「０」であり、ユニットｋ停止信号が「１」であるので、出力ＢＵｋｏｎ、ＢＵｋｏｆｆ、ＢＸｋｏｎ、ＢＸｋｏｆｆをリミッタ回路４３４の上限値│Ｂ│_＋ＭＡＸ又は下限値−│Ｂ│_−ＭＡＸに設定されている状態である。

ユニットｋ運転信号Ｓ_ＳＴｋが与えられると、オフ遅延回路Ｄ１は遅れなく「１」となるので、電力変換装置３ｋが運転を開始する。一方、サンプルホールド回路４３２にはオフ遅延回路４３９を介して「０」となるユニットｋ停止信号Ｓ_ＳＰｋが与えられるが、設定された出力値が電力変換装置３ｋの運転開始後すぐに解除されることがなく、オフ遅延回路４３９による遅延時間が経過するまでの期間は、サンプルホールド回路４３２の出力が設定値に固定される。オフ遅延回路４３９による遅延時間が経過すると、遅延後のユニットｋ停止信号Ｓ_ＳＰｋが「０」となり、電力変換装置３ｋの出力電流値Ｉ_Ｒｋは他の電力変換装置の出力電流とのバランスするように制御され、最終的に他の電力変換装置との並列運転を行う。

上記のように、並列接続した複数の電力変換装置のうちの特定の電力変換装置の出力電流を調整することにより、電力変換システム全体の運転を停止することなく特定の電力変換装置のメンテナンス等を行うことが可能となる。
すなわち、本実施形態によれば、利用効率の良い安定した運転が可能な電力変換システムおよびその電流バランス調整回路を提供することができる。

次に、第５実施形態の電力変換システムについて図面を参照して以下に説明する。
図１３は、第５実施形態の電力変換システムの一構成例について概略的に示すブロック図である。電力変換システムは、電流バランス調整回路を含む制御装置と、複数台の電力変換装置とを備え、複数台の電力変換装置それぞれの交流出力端子同士は並列接続されている。

本実施形態の電力変換システムは、制御装置と、複数の電力変換装置６１〜６ｎ（ｎは正の整数）と、を備えている。制御装置は、例えば、全体運転信号生成部１と、ゲートパルス発生回路２´と、電流バランス調整回路４と、を備えている。

三相３レベル電力変換装置は、例えば、正極と負極と中性極を備えた直流電源の正極から負極に向けて、それぞれダイオードを逆並列に接続した第１乃至第４スイッチングデバイスを順に直列接続し、第２スイッチングデバイスと第３スイッチングデバイスとの接続点から交流出力端子を取り出し、第３スイッチングデバイスと第４スイッチングデバイスとの接続点から中性極に向けて、および、中性極から第１スイッチングデバイスと第２スイッチングデバイスとの接続点に向けてそれぞれダイオードを挿入した３レベル変換回路を備える。

全体運転信号生成部１は、電力変換システムの運転と停止とを切替える全体運転信号Ｓ_ＳＴを生成し、ゲートパルス発生回路２´と電流バランス調整回路４とへ出力する。

ゲートパルス発生回路２´は、全体運転信号生成部１から全体運転信号Ｓ_ＳＴを受信し、全体運転信号Ｓ_ＳＴに基づいて、複数の電力変換装置６１〜６ｎのＲ相に共通のゲートパルス（ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤ、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤ、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤ、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤ）を生成して、複数の電力変換装置６１〜６ｎのＲ相へ共通のゲートパルスを出力する。

電力変換装置６１〜６ｎのそれぞれは、Ｒ相、Ｓ相、Ｔ相の三相を有し、三相各相は直流リンク間において互いに直列に接続した上アームと下アームとを備え、上アームと下アームとの間において交流出力端子と電気的に接続している。Ｒ相の上アームは正側の直流リンク側のＵＮＡアームと交流出力端子側のＵＮＢとの直列接続であり、Ｒ相の下アームは交流出力端子側のＸＮＢアームと負側の直流リンク側のＸＮＡアームとの直列接続で構成される。本実施形態では、たとえばｋ番目の電力変換装置６ｋのＵＮＡアームのスイッチングデバイスはＱ_ＵＮＡｋ、ＵＮＢアームのスイッチングデバイスはＱ_ＵＮＢｋ、ＸＮＢアームのスイッチングデバイスはＱ_ＸＮＢｋ、ＸＮＡアームのスイッチングデバイスはＱ_ＸＮＡｋとする。

電流バランス調整回路４は、全体運転信号生成部１からの全体運転信号Ｓ_ＳＴと、ゲートパルス発生回路２からのゲートパルス（例えばＲ相については、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤ、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤ、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤ、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤ）と、複数の電力変換装置６１〜６ｎそれぞれの各相の出力電流と、に基づいて、複数の電力変換装置６１〜６ｎのそれぞれの各相アームのゲートパルスの調整時間信号（遅れ時間調整要素）を出力する。

なお、図１３では、複数の電力変換装置６１〜６ｎのＲ相のみ記載し、Ｓ相およびＴ相については記載を省略しているが、Ｓ相およびＴ相はＲ相と同様の構成である。
以下に、上記ゲートパルス発生回路２´と電流バランス調整回路４とについて、それぞれの構成を詳細に説明する。

図１４は、図１３に示すゲートパルス発生回路２´の一構成例を概略的に示すブロック図である。
図１５は、図１３に示すゲートパルス発生回路２´および電流バランス調整回路４の動作の一例を説明するためのタイミングチャートである。

ゲートパルス発生回路２´は、オンオフ信号発生回路２１´と、否定回路２１Ｕｃ、２１Ｘｃと、オン遅延回路２２ＵＡ、２２ＵＢ、２２ＸＡ、２２ＸＢと、を備えている。

オンオフ信号発生回路２１´は、全体運転信号Ｓ_ＳＴを受信し、全体運転信号Ｓ_ＳＴに基づいて、Ｒ相の正側ＰＷＭ制御信号Ｓ_ＲＰＣ、Ｒ相の負側ＰＷＭ制御信号Ｓ_ＲＭＣ、Ｓ相の正側ＰＷＭ制御信号Ｓ_ＳＰＣ、Ｓ相の負側ＰＷＭ制御信号Ｓ_ＳＭＣ、Ｔ相の正側ＰＷＭ制御信号Ｓ_ＴＰＣ、および、Ｔ相の負側ＰＷＭ制御信号Ｓ_ＴＭＣを出力する。

オンオフ信号発生回路２１´は、Ｒ相、Ｓ相、Ｔ相の出力電圧に相当する変調波ＶＲ０^＊、ＶＳ０^＊、ＶＴ０^＊と、三相に共通する正の搬送波および負の搬送波とを比較して各相についてオンおよびオフのタイミングを設定したＰＷＭ制御出力信号を、Ｒ相の正側ＰＷＭ制御信号Ｓ_ＲＰＣ、Ｒ相の負側ＰＷＭ制御信号Ｓ_ＲＭＣ、Ｓ相の正側ＰＷＭ制御信号Ｓ_ＳＰＣ、Ｓ相の負側ＰＷＭ制御信号Ｓ_ＳＭＣ、Ｔ相の正側ＰＷＭ制御信号Ｓ_ＴＰＣ、および、Ｔ相の負側ＰＷＭ制御信号Ｓ_ＴＭＣを生成して出力する。

図１５には、Ｒ相の正側ＰＷＭ制御信号Ｓ_ＲＰＣと、Ｒ相の負側ＰＷＭ制御信号Ｓ_ＲＭＣと、それぞれの反転信号Ｓ_ＲＰＣＮ、Ｓ_ＲＭＣＮとを示している。

Ｒ相の変調波ＶＲ０^＊が正の期間では、三相に共通する正の搬送波と変調波ＶＲ０^＊とによりＲ相の正側ＰＷＭ制御信号Ｓ_ＲＰＣが生成される。Ｒ側の正側ＰＷＭ制御信号Ｓ_ＲＰＣは、ＵＮＡアームのスイッチングデバイスＱ_ＵＮＡｋのＰＷＭ制御信号である。Ｒ側の正側ＰＷＭ制御信号Ｓ_ＲＰＣの反転信号Ｓ_ＲＰＣＮは、ＸＮＢアームのスイッチングデバイスＱ_ＸＮＢｋのＰＷＭ制御信号である。

Ｒ相の変調波ＶＲ０^＊が正の期間では、ＵＮＢアームのスイッチングデバイスＱ_ＵＮＢｋのＰＷＭ制御信号Ｓ_ＲＭＣは「１」であり、ＸＮＡアームのスイッチングデバイスＱ_ＸＮＡｋのＰＷＭ制御信号Ｓ_ＲＭＣＮは「０」である。

Ｒ相の変調波ＶＲ０^＊が負の期間では、三相に共通する負の搬送波と変調波ＶＲ０^＊とによりＲ相の負側ＰＷＭ制御信号Ｓ_ＲＭＣが生成される。Ｒ側の負側ＰＷＭ制御信号Ｓ_ＲＭＣは、ＵＮＢアームのスイッチングデバイスＱ_ＵＮＢｋのＰＷＭ制御信号である。Ｒ側の負側ＰＷＭ制御信号Ｓ_ＲＭＣの反転信号Ｓ_ＲＭＣＮは、ＸＮＡアームのスイッチングデバイスＱ_ＸＮＡｋのＰＷＭ制御信号である。

Ｒ相の変調波ＶＲ０^＊が負の期間では、ＵＮＡアームのスイッチングデバイスＱ_ＵＮＡｋのＰＷＭ制御信号Ｓ_ＲＰＣは「０」であり、ＸＮＢアームのスイッチングデバイスＱ_ＸＮＢｋのＰＷＭ制御信号Ｓ_ＲＰＣＮは「１」である。

オン遅延回路２２ＵＡは、オンオフ信号発生回路２１から出力されたＲ相の正側ＰＷＭ制御信号Ｓ_ＲＰＣを受信し、正側ＰＷＭ制御信号Ｓ_ＲＰＣの立ち上がりタイミングを所定の期間Ｔｄだけ遅延させたＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤを複数の電力変換装置６１〜６ｎと電流バランス調整回路４とへ出力する。

なお、所定の期間Ｔｄは、ＵアームのスイッチングデバイスとＸアームのスイッチングデバイスとが同時にオンされている期間が生じることを回避するために必要なデッドタイムを考慮して、どの程度の長さの期間とするか決定される。

否定回路２１Ｕｃは、オンオフ信号発生回路２１から出力されたＲ相の正側ＰＷＭ制御信号Ｓ_ＲＰＣを受信し、正側ＰＷＭ制御信号を反転した反転正側ＰＷＭ制御信号Ｓ_ＲＰＣＮをオン遅延回路２２ＸＢへ出力する。

オン遅延回路２２ＸＢは、否定回路２１Ｕｃから出力されたＲ相の反転正側ＰＷＭ制御信号Ｓ_ＲＰＣＮを受信し、反転正側ＰＷＭ制御信号Ｓ_ＲＰＣＮの立ち上がりタイミングを所定の期間Ｔｄだけ遅延させたＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤを複数の電力変換装置６１〜６ｎと電流バランス調整回路４とへ出力する。

オン遅延回路２２ＵＢは、オンオフ信号発生回路２１から出力されたＲ相の負側ＰＷＭ制御信号Ｓ_ＲＭＣを受信し、負側ＰＷＭ制御信号Ｓ_ＲＭＣの立ち上がりタイミングを所定の期間Ｔｄだけ遅延させたＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤを複数の電力変換装置６１〜６ｎと電流バランス調整回路４とへ出力する。

否定回路２１Ｘｃは、オンオフ信号発生回路２１から出力されたＲ相の負側ＰＷＭ制御信号Ｓ_ＲＭＣを受信し、負側ＰＷＭ制御信号を反転した反転負側ＰＷＭ制御信号Ｓ_ＲＭＣＮをオン遅延回路２２ＸＡへ出力する。

オン遅延回路２２ＸＡは、否定回路２１Ｘｃから出力されたＲ相の反転負側ＰＷＭ制御信号Ｓ_ＲＭＣＮを受信し、反転負側ＰＷＭ制御信号Ｓ_ＲＭＣＮの立ち上がりタイミングを所定の期間Ｔｄだけ遅延させたＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤを複数の電力変換装置６１〜６ｎと電流バランス調整回路４とへ出力する。

電流バランス調整回路４は、電流検出タイミング発生回路４１´と、出力電流差演算回路４２ＵＮＡ、４２ＵＮＢ、４２ＸＮＢ、４２ＸＮＡと、調整時間演算回路４３と、を備えている。

図１６は、図１３に示す電流バランス調整回路の電流検出タイミング発生回路の一構成例を概略的に示すブロック図である。
図１７は、図１３に示す電流バランス調整回路の動作の内、ＵＮＡアームとＸＮＢアームのゲートパルスの関連を示す一例を説明するためのタイミングチャートである。

電流検出タイミング発生回路４１´は、否定回路４１ｃと、ＵＮＡアーム遅延回路４１ＵＡと、ＵＮＢアーム遅延回路４１ＵＢと、ＸＮＡアーム遅延回路４１ＸＡと、ＸＮＢアーム遅延回路４１ＸＢと、を備えている。

否定回路４１ｃは、全体運転信号Ｓ_ＳＴを受信して、全体運転信号Ｓ_ＳＴが反転した信号である全体停止信号Ｓ_ＳＰを出力する。
ＵＮＡアーム遅延回路４１ＵＡは、オン遅延回路ＵＡＯＮ、ＵＡＯＦＦと、否定回路４１ＵＡｃとを備えている。

オン遅延回路ＵＡＯＮは、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤを受信し、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤの立ち上がりタイミングを所定期間Ｔｍｏｍだけ遅延させたＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎを出力する。
否定回路４１ＵＡｃは、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤを受信し、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤを反転してオン遅延回路ＵＡＯＦＦへ出力する。

オン遅延回路ＵＡＯＦＦは、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤの反転信号を受信し、受信した反転信号の立ち上がりタイミングを所定期間Ｔｍｏｆｆだけ遅延させたＵＮＡアームオフ電流検出信号ＳＵＮＡｔｉｏｆｆを出力する。
ＵＮＢアーム遅延回路４１ＵＢは、オン遅延回路ＵＢＯＮ、ＵＢＯＦＦと、否定回路４１ＵＢｃとを備えている。

オン遅延回路ＵＢＯＮは、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤを受信し、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤの立ち上がりタイミングを所定期間Ｔｍｏｍだけ遅延させたＵＮＢアームオン電流検出信号ＳＵＮＢｔｉｏｎを出力する。
否定回路４１ＵＢｃは、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤを受信し、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤを反転してオン遅延回路ＵＢＯＦＦへ出力する。

オン遅延回路ＵＢＯＦＦは、ＵＮＢアーム共通オン信号Ｓ_ＵＮＢＤの反転信号を受信し、受信した反転信号の立ち上がりタイミングを所定期間Ｔｍｏｆｆだけ遅延させたＵＮＢアームオフ電流検出信号ＳＵＮＢｔｉｏｆｆを出力する。
ＸＮＢアーム遅延回路４１ＸＢは、オン遅延回路ＸＢＯＮ、ＸＢＯＦＦと、否定回路４１ＸＢｃとを備えている。

オン遅延回路ＸＢＯＮは、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤを受信し、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤの立ち上がりタイミングを所定期間Ｔｍｏｍだけ遅延させたＸＮＢアームオン電流検出信号ＳＸＮＢｔｉｏｎを出力する。
否定回路４１ＸＢｃは、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤを受信し、Ｘアーム共通オン信号Ｓ_ＸＮＢＤを反転してオン遅延回路ＸＮＢＯＦＦへ出力する。

オン遅延回路ＸＮＢＯＦＦは、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤの反転信号を受信し、受信した反転信号の立ち上がりタイミングを所定期間Ｔｍｏｆｆだけ遅延させたＸＮＢアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆを出力する。
ＸＮＡアーム遅延回路４１ＸＡは、オン遅延回路ＸＡＯＮ、ＸＡＯＦＦと、否定回路４１ＸＡｃとを備えている。

オン遅延回路ＸＡＯＮは、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤを受信し、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤの立ち上がりタイミングを所定期間Ｔｍｏｍだけ遅延させたＸＮＡアームオン電流検出信号ＳＸＮＡｔｉｏｎを出力する。

否定回路４１ＸＡｃは、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤを受信し、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤを反転してオン遅延回路ＸＮＢＯＦＦへ出力する。
オン遅延回路ＸＮＢＯＦＦは、ＸＮＡアーム共通オン信号Ｓ_ＸＮＡＤの反転信号を受信し、受信した反転信号の立ち上がりタイミングを所定期間Ｔｍｏｆｆだけ遅延させたＸＮＡアームオフ電流検出信号ＳＸＮＡｔｉｏｆｆを出力する。

図１７では、例えば、図１５に示すプラス側電圧発生期間における、ＵＮＡアームとＸＮＢアームとのゲート信号の一例を示している。なお、図１５に示すように、プラス側電圧発生期間において、出力電流値Ｉ_Ｒが正の期間でスイッチングデバイスＱ_ＵＮＡｋのゲート信号Ｇ_ＵＮＡｋのオンオフタイミングを調整し、出力電流値Ｉ_Ｒが負の期間でスイッチングデバイスＱ_ＸＮＢｋのゲート信号Ｇ_ＸＮＢｋのオンオフタイミングを調整するものとする。また、マイナス側電圧発生期間において、出力電流値Ｉ_Ｒが正の期間でスイッチングデバイスＱ_ＵＮＢｋのゲート信号Ｇ_ＵＮＢｋのオンオフタイミングを調整し、出力電流が負の期間でスイッチングデバイスＱ_ＸＮＡｋのゲート信号Ｇ_ＸＮＡｋのオンオフタイミングを調整するものとする。

図１７は、１サイクル全体におけるＵＮＡアームとＸＮＢアームのオンオフタイミングの動作可能範囲を示したものである。図１７に示すように、本実施形態において、オンタイミングとオフタイミングとの調整量が最大となったときであっても、デッドタイムは十分確保される。
本実施形態の電力変換システムでは、特定の電力変換装置６１の出力電流値Ｉ_Ｒ１を基準として、複数の電力変換装置６１〜６ｎの出力電流をバランスさせている。

出力電流差演算回路４２ＵＮＡと出力電流差演算回路４２ＵＸＢとは、図４に示す出力電流差演算回路４２Ｕと出力電流差演算回路４２Ｘと同様の構成であるため、先ず出力電流差演算回路４２ＵＮＡについて図４を参照して説明する。

出力電流差演算回路４２ＵＮＡは、電流サンプルホールド（Ｓ＆Ｈ）回路４２２１ｏｎ、４２２ｋｏｎ、４２２１ｏｆｆ、４２２ｋｏｆｆと、出力電流差演算回路４２Ｕｋｏｎ、４２Ｕｋｏｆｆと、を備えている。

電流サンプルホールド回路４２２１ｏｎ、４２２１ｏｆｆは、基準となる電力変換装置のＲ相の出力電流を受信する回路である。本実施形態では、電力変換装置６１のＲ相の出力電流値Ｉ_Ｒ１を基準とするため、電流サンプルホールド回路４２２１ｏｎ、４２２１ｏｆｆは、電力変換装置６１のＲ相の出力電流値Ｉ_Ｒ１を電流検出回路Ｒ１から受信する。
電流サンプルホールド回路４２２ｋｏｎ、４２２ｋｏｆｆは、電力変換装置６ｋのＲ相の出力電流値Ｉ_Ｒｋの検出値を電流検出回路Ｒｋから受信する。

電流サンプルホールド回路４２２１ｏｎは、ＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎと、出力電流値Ｉ_Ｒ１と、を受信し、ＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎが立ち上がるタイミングにおける電力変換装置６１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオン電流の値Ｉ_{ＵＮＡ１ｏｎ（ｌ）、}Ｉ_{Ｕ１ＮＡｏｎ（ｌ＋２）}…として出力する。

電流サンプルホールド回路４２２ｋｏｎは、ＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎと、出力電流値Ｉ_Ｒｋと、を受信し、ＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎが立ち上がるタイミングにおける電力変換装置６ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオン電流の値Ｉ_{ＵＮＡｋｏｎ（ｌ）、}Ｉ_{ＵＮＡｋｏｎ（ｌ＋２）}…として出力する。

出力電流差演算回路４２Ｕｋｏｎは、正電流領域リミッタ４２４、４２４ｋと、電流大小判別回路４２６ｋと、を備えている。
正電流領域リミッタ４２４は、オン電流の値Ｉ_{ＵＮＡ１ｏｎ（ｌ）、}Ｉ_{ＵＮＡ１ｏｎ（ｌ＋２）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒ１を出力し、オン電流の値Ｉ_{ＵＮＡ１ｏｎ（ｌ）、}Ｉ_{ＵＮＡ１ｏｎ（ｌ＋２）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒ１を出力する。

正電流領域リミッタ４２４ｋは、オン電流の値Ｉ_{ＵＮＡｋｏｎ（ｌ）、}Ｉ_{ＵＮＡｋｏｎ（ｌ＋２）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒｋを出力し、オン電流の値Ｉ_{ＵＮＡｋｏｎ（ｌ）、}Ｉ_{ＵＮＡｋｏｎ（ｌ＋２）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒｋを出力する。

電流大小判別回路４２６ｋは、正電流領域リミッタ４２４から出力された値Ｉ´_Ｒ１と、正電流領域リミッタ４２４ｋから出力された値Ｉ´_Ｒｋとの差（Ｉ´_Ｒｋ−Ｉ´_Ｒ１）の絶対値を演算し、オン時の電流偏差ΔＩ_{ＵＮＡｋｏｎ}を出力する。

ここで、電流大小判別回路４２６ｋは、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_{ＵＮＡｋｏｎ}をＩ´_Ｒｋ−Ｉ´_Ｒ１と等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_{ＵＮＡｋｏｎ}をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置６ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置６ｋのＲ相のスイッチングデバイスのスイッチングタイミングを調整しない。

電流サンプルホールド回路４２２１ｏｆｆは、ＵＮＡアームオフ電流検出信号ＳＵＮＡｔｉｏｆｆと、出力電流値Ｉ_Ｒ１と、を受信し、ＵＮＡアームオフ電流検出信号ＳＵＮＡｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置６１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオフ電流の値Ｉ_{ＵＮＡ１ｏｆｆ（ｌ＋１）、}Ｉ_{ＵＮＡ１ｏｆｆ（ｌ＋３）}…として出力する。

電流サンプルホールド回路４２２ｋｏｆｆは、ＵＮＡアームオフ電流検出信号ＳＵＮＡｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置６ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオフ電流の値Ｉ_{ＵＮＡｋｏｆｆ（ｌ＋１）、}Ｉ_{ＵＮＡｋｏｆｆ（ｌ＋３）}…として出力する。

出力電流差演算回路４２Ｕｋｏｆｆは、正電流領域リミッタ４２４、４２４ｋと、電流大小判別回路４２６ｋと、を備えている。
正電流領域リミッタ４２４は、オフ電流の値Ｉ_{ＵＮＡ１ｏｆｆ（ｌ＋１）}、Ｉ_{ＵＮＡ１ｏｆｆ（ｌ＋３）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒ１を出力し、オフ電流の値Ｉ_{ＵＮＡ１ｏｆｆ（ｌ＋１）}、Ｉ_{ＵＮＡ１ｏｆｆ（ｌ＋３）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒ１を出力する。

正電流領域リミッタ４２４ｋは、オフ電流の値Ｉ_{ＵＮＡｋｏｆｆ（ｌ＋１）、}Ｉ_{ＵＮＡｋｏｆｆ（ｌ＋３）}…がゼロより大きいときには、受信した値（受信した値に１を乗じた値）であるＩ´_Ｒｋを出力し、オフ電流の値Ｉ_{ＵＮＡｋｏｆｆ（ｌ＋１）、}Ｉ_{ＵＮＡｋｏｆｆ（ｌ＋３）}…がゼロ以下のときにはゼロ（受信した値にゼロを乗じた値）であるＩ´_Ｒｋを出力する。

電流大小判別回路４２６ｋは、正電流領域リミッタ４２４から出力された値Ｉ´_Ｒ１と、正電流領域リミッタ４２４ｋから出力された値Ｉ´_Ｒｋとの差（Ｉ´_Ｒｋ−Ｉ´_Ｒ１）の絶対値を演算し、オフ時の電流偏差ΔＩ_{Ｕｋｏｆｆ}を出力する。

ここで、電流大小判別回路４２６ｋは、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│と所定の閾値Ｉ_Δｍｉｎとを比較し、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_{ＵＮＡｋｏｆｆ}をＩ´_Ｒｋ−Ｉ´_Ｒ１と等しい値とし、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_{ＵＮＡｋｏｆｆ}をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置６ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置６ｋのＲ相のスイッチングデバイスのスイッチングタイミングを調整しない。

出力電流差演算回路４２ＸＮＢは、図５に示す出力電流差演算回路４２Ｘと同様の構成であるため、図５を参照して説明する。
出力電流差演算回路４２ＸＮＢは、出力電流検出回路４２０、４２０ｋ（図４に示す）と、電流サンプルホールド（Ｓ＆Ｈ）回路４２３１ｏｎ、４２３ｋｏｎ、４２３１ｏｆｆ、４２３ｋｏｆｆと、出力電流差演算回路４２Ｘｋｏｎ、４２Ｘｋｏｆｆと、を備えている。
出力電流検出回路４２０と出力電流検出回路４２０ｋは、図４に示す構成と共通しているため、ここでは説明を省略する。

電流サンプルホールド回路４２３１ｏｎは、ＸＮＢアームオン電流検出信号ＳＸＮＢｔｉｏｎと、出力電流値Ｉ_Ｒ１と、を受信し、Ｘアームオン電流検出信号ＳＸＮＢｔｉｏｎが立ち上がるタイミングにおける電力変換装置６１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオン電流の値Ｉ_{ＸＮＢ１ｏｎ（ｌ）、}Ｉ_{ＸＮＢ１ｏｎ（ｌ＋２）}…として出力する
電流サンプルホールド回路４２３ｋｏｎは、ＸＮＢアームオン電流検出信号ＳＸＮＢｔｉｏｎと、出力電流値Ｉ_Ｒｋと、を受信し、ＸＮＢアームオン電流検出信号ＳＸＮＢｔｉｏｎが立ち上がるタイミングにおける電力変換装置６ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオン電流の値Ｉ_{ＸＮＢｋｏｎ（ｌ）、}Ｉ_{ＸＮＢｋｏｎ（ｌ＋２）}…として出力する。

出力電流差演算回路４２Ｘｋ_ｏｎは、負電流領域リミッタ４２５、４２５ｋと、絶対値変換回路４２７、４２７ｋと、電流大小判別回路４２６ｋと、を備えている。

負電流領域リミッタ４２５は、オン電流の値Ｉ_{ＸＮＢ１ｏｎ（ｌ）、}Ｉ_{ＸＮＢ１ｏｎ（ｌ＋２）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒ１を出力し、オン電流の値Ｉ_{ＸＮＢ１ｏｎ（ｌ）、}Ｉ_{ＸＮＢ１ｏｎ（ｌ＋２）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒ１を出力する。

負電流領域リミッタ４２５ｋは、オン電流の値Ｉ_{ＸＮＢｋｏｎ（ｌ）、}Ｉ_{ＸＮＢｋｏｎ（ｌ＋２）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒｋを出力し、オン電流の値Ｉ_{ＸＮＢｋｏｎ（ｌ）、}Ｉ_{ＸＮＢｋｏｎ（ｌ＋２）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒｋを出力する。

絶対値変換回路４２７は、負電流領域リミッタ４２５の出力値Ｉ´´_Ｒ１を受信して、受信した値の絶対値│Ｉ´´_Ｒ１│を出力する。
絶対値変換回路４２７ｋは、負電流領域リミッタ４２５ｋの出力値Ｉ´´_Ｒｋを受信して、受信した値の絶対値│Ｉ´´_Ｒｋ│を出力する。

電流大小判別回路４２６ｋは、絶対値変換回路４２７から出力された値│Ｉ´´_Ｒ１│と、絶対値変換回路４２７ｋから出力された値│Ｉ´´_Ｒｋ│との差（│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│）の絶対値を演算し、オン時の電流偏差ΔＩ_{ＸＮＢｋＯＮ}を出力する。

ここで、電流大小判別回路４２６ｋは、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││と所定の閾値Ｉ_Δｍｉｎとを比較し、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差（ΔＩ_{ＸＮＢｋＯＮ}）を│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│と等しい値とし、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差（ΔＩ_{ＸＮＢｋＯＮ}）をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置６ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置６ｋのＲ相のスイッチングデバイスのスイッチングタイミングを調整しない。

電流サンプルホールド回路４２３１ｏｆｆは、Ｘアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆと、出力電流値Ｉ_Ｒ１と、を受信し、ＸＮＢアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置６１のＲ相の出力電流値Ｉ_Ｒ１の値をサンプルしてオフ電流の値Ｉ_{ＸＮＢ１ｏｆｆ（ｌ＋１）、}Ｉ_{ＸＮＢ１ｏｆｆ（ｌ＋３）}…として出力する。

電流サンプルホールド回路４２３ｋｏｆｆは、ＸＮＢアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆと、出力電流値Ｉ_Ｒｋと、を受信し、ＸＮＢアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆが立ち上がるタイミングにおける電力変換装置６ｋのＲ相の出力電流値Ｉ_Ｒｋの値をサンプルしてオフ電流の値Ｉ_{ＸＮＢｋｏｆｆ（ｌ＋１）、}Ｉ_{ＸＮＢｋｏｆｆ（ｌ＋３）}…として出力する。

出力電流差演算回路４２Ｘｋｏｆｆは、負電流領域リミッタ４２５、４２５ｋと、絶対値変換回路４２７、４２７ｋと、電流大小判別回路４２６ｋと、を備えている。
負電流領域リミッタ４２５は、オフ電流の値Ｉ_{ＸＮＢ１ｏｆｆ（ｌ＋１）}、Ｉ_{ＸＮＢ１ｏｆｆ（ｌ＋３）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒ１を出力し、オフ電流の値Ｉ_{ＸＮＢ１ｏｆｆ（ｌ＋１）}、Ｉ_{ＸＮＢ１ｏｆｆ（ｌ＋３）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒ１を出力する。

負電流領域リミッタ４２５ｋは、オフ電流の値Ｉ_{ＸＮＢｋｏｆｆ（ｌ＋１）、}Ｉ_{ＸＮＢｋｏｆｆ（ｌ＋３）}…がゼロより大きいときには、ゼロ（受信した値にゼロを乗じた値）であるＩ´´_Ｒｋを出力し、オフ電流の値Ｉ_{ＸＮＢｋｏｆｆ（ｌ＋１）、}Ｉ_{ＸＮＢｋｏｆｆ（ｌ＋３）}…がゼロ以下のときには受信した値（受信した値に１を乗じた値）であるＩ´´_Ｒｋを出力する。

絶対値変換回路４２７は、負電流領域リミッタ４２５の出力値Ｉ´´_Ｒ１を受信して、受信した値の絶対値│Ｉ´´_Ｒ１│を出力する。
絶対値変換回路４２７ｋは、負電流領域リミッタ４２５ｋの出力値Ｉ´´_Ｒｋを受信して、受信した値の絶対値│Ｉ´´_Ｒｋ│を出力する。

電流大小判別回路４２６ｋは、絶対値変換回路４２７から出力された値│Ｉ´´_Ｒ１│と、絶対値変換回路４２７ｋから出力された値│Ｉ´´_Ｒｋ│との差（│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│）の絶対値を演算し、オフ時の電流偏差ΔＩ_{ＸＮＢｋｏｆｆ}を出力する。

ここで、電流大小判別回路４２６ｋは、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││と所定の閾値Ｉ_Δｍｉｎとを比較し、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ以上であるときに、電流偏差ΔＩ_{ＸＮＢｋｏｆｆ}を│Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１│と等しい値とし、││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││が閾値Ｉ_Δｍｉｎ未満であるときに、電流偏差ΔＩ_{ＸＮＢｋｏｆｆ}をゼロとする。すなわち本実施形態では、基準とする出力電流と、ｋ番目の電力変換装置６ｋのＲ相の出力電流との差の絶対値が所定の閾値よりも小さいときには、ｋ番目の電力変換装置６ｋのＲ相のスイッチングデバイスのスイッチングタイミングを調整しない。 なお、ＵＮＢアームの出力電流差演算回路は、ＵＮＡアームの出力電流差演算回路と同様の構成であり、ＸＮＡアームの出力電流差演算回路は、ＸＮＢアームの出力電流差演算回路と同様の構成であるので、ここでは説明を省略する。

ＵＮＡアームとＸＮＢアームの調整時間演算回路４３は図６Ａに示す構成と同様であり、ＵＮＢアームとＸＮＡアームの調整時間演算回路４３も図６Ａに示す構成と同様であるため、図６Ａを参照して説明する。なお、ＵＮＢアーム、ＸＮＡアームの調整時間演算回路は、ＵＮＡアーム、ＸＮＢアームの調整時間演算回路と同様の構成であるため、以下にはＵＮＡアーム、ＸＮＢアームの調整時間演算回路の説明のみを記載し、ＵＮＢアーム、ＸＮＡアームの調整時間演算回路の構成については説明を省略する。

調整時間演算回路４３ｋは、電流バランス調整量決定回路４３０と、サンプルホールド（Ｓ＆Ｈ）回路４３２と、リミッタ回路４３４と、標準遅れ時間設定部４３６と、加算器Ａ１、Ａ２と、を備えている。

電流バランス調整量決定回路４３０は、出力電流差演算回路４２ＵＮＡ、４２ＸＮＢ（から電流偏差ΔＩ_{ＵＮＡｋＯＮ}、ΔＩ_{ＵＮＡｋＯＦＦ}ΔＩ_{ＸＮＢｋＯＮ}、ΔＩ_{ＸＮＢｋＯＦＦ}を受信し、電流偏差ΔＩ_{ＵＮＡｋＯＮ}、ΔＩ_{ＵＮＡｋＯＦＦ}、ΔＩ_{ＸＮＢｋＯＮ}、ΔＩ_{ＸＮＢｋＯＦＦ}の値に応じた電流バランス調整量ＣＵＮＡｋｏｎ、ＣＵＮＡｋｏｆｆ、ＣＸＮＢｋｏｎ、ＣＸＮＢｋｏｆｆを出力する。

電流バランス調整量決定回路４３０は、ＵＮＡアームのオン時の電流偏差ΔＩ_{ＵＮＡＯＮ}を受信したとき、電流偏差ΔＩ_{ＵＮＡＯＮ}の値とゼロとを比較し、電流偏差ΔＩ_{ＵＮＡＯＮ}の値がゼロ未満のときに、電流バランス調整量ＣＵＮＡｋｏｎを負の値（＝ΔＣＵＮＡｋｌ）とし、電流偏差ΔＩ_{ＵＮＡＯＮ}の値がゼロより大きいときに、電流バランス調整量ＣＵＮＡｋｏｎを正の値（＝ΔＣＵＮＡｋｄ）とし、電流偏差ΔＩ_{ＵＮＡＯＮ}の値がゼロのときに、電流バランス調整量ＣＵＮＡｋｏｎをゼロとする。

電流バランス調整量決定回路４３０は、ＵＮＡアームのオフ時の電流偏差ΔＩ_{ＵＮＡｋＯＦＦ}を受信したとき、電流偏差ΔＩ_{ＵＮＡｋＯＦＦ}の値とゼロとを比較し、電流偏差ΔＩ_{ＵＮＡｋＯＦＦ}の値がゼロより大きいときに、電流バランス調整量ＣＵＮＡｋｏｆｆを負の値（＝ΔＣＵＮＡｋｌ）とし、電流偏差ΔＩ_{ＵＮＡｋＯＦＦ}の値がゼロ未満のときに、電流バランス調整量ＣＵＮＡｋｏｆｆを正の値（＝ΔＣＵＮＡｋｄ）とし、電流偏差がゼロのときに、電流バランス調整量ＣＵＮＡｋｏｆｆをゼロとする。

電流バランス調整量決定回路４３０は、ＸＮＢアームのオン時の電流偏差ΔＩ_{ＸＮＢｋＯＮ}を受信したとき、電流偏差ΔＩ_{ＸＮＢｋＯＮ}の値とゼロとを比較し、電流偏差ΔＩ_{ＸＮＢｋＯＮ}の値がゼロ未満のときに、電流バランス調整量ＣＸＮＢｋｏｎを負の値（＝ΔＣＸＮＢｋｌ）とし、電流偏差ΔＩ_{ＸＮＢｋＯＮ}の値がゼロより大きいときに、電流バランス調整量ＣＸＮＢｋｏｎを正の値（＝ΔＣＸＮＢｋｄ）とし、電流偏差ΔＩ_{ＸＮＢｋＯＮ}の値がゼロのときに、電流バランス調整量ＣＸＮＢｋｏｎをゼロとする。（復活）
電流バランス調整量決定回路４３０は、ＸＮＢアームのオフ時の電流偏差ΔＩ_{ＸＮＢｋＯＦＦ}を受信したとき、電流偏差ΔＩ_{ＸＮＢｋＯＦＦ}の値とゼロとを比較し、電流偏差ΔＩ_{ＸＮＢｋＯＦＦ}の値がゼロより大きいときに、電流バランス調整量ＣＸＮＢｋｏｆｆを負の値（＝ΔＣＸＮＢｋｌ）とし、電流偏差ΔＩ_{ＸＮＢｋＯＦＦ}の値がゼロ未満のときに、電流バランス調整量ＣＸＮＢｋｏｆｆを正の値（＝ΔＣＸＮＢｋｄ）とし、電流偏差ΔＩ_{ＸＮＢｋＯＦＦ}の値がゼロのときに、電流バランス調整量ＣＸＮＢｋｏｆｆをゼロとする。

なお、電流バランス調整量決定回路４３０において電流バランス調整量として設定される正の値ΔＣＵＮＡｋｄ、ΔＣＸＮＢｋｄ（復活）と負の値ΔＣＵＮＡｋｌ、ΔＣＸＮＢｋｌは固定値であってもよく、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││の値に応じて変化する値であってもよい。例えば、正の値ΔＣＵＮＡｋｄ、ΔＣＸＮＢｋｄを、│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││に正の比例定数（例えばｋｌ）を乗じた値とし、負の値ΔＣＵＮＡｋｌ、ΔＣＸＮＢｋｌを│Ｉ´_Ｒｋ−Ｉ´_Ｒ１│又は││Ｉ´´_Ｒｋ│−│Ｉ´´_Ｒ１││に負の比例定数（例えば−ｋｌ）を乗じた値としてもよい。

電流バランス調整量決定回路４３０から出力された電流バランス調整量ＣＵＮＡｋｏｎ、ＣＵＮＡｋｏｆｆ、ＣＸＮＢｋｏｎ、ＣＸＮＢｋｏｆｆは、加算器Ａ１でリミッタ回路４３４の出力ＢＵＮＡｋｏｎ、ＢＵＮＡｋｏｆｆ、ＢＸＮＢｋｏｎ、ＢＸＮＢｋｏｆｆと加算される。

サンプルホールド回路４３２は、加算器Ａ１の出力とトリガとなる信号とを受信する。本実施形態では、サンプルホールド回路４３２は、トリガとして、ＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎ、ＵＮＡアームオフ電流検出信号ＳＵＮＡｔｉｏｆｆ、ＸＮＢアームオン電流検出信号ＳＸＮＢｔｉｏｎ、ＸＮＢアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆを受信する。

サンプルホールド回路４３２は、ＵＮＡアームオン電流検出信号ＳＵＮＡｔｉｏｎが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＵＮＡｋｏｎ＋ＢＵＮＡｋｏｎ）をホールドするとともにリミッタ回路４３４へ出力する。

サンプルホールド回路４３２は、Ｕアームオフ電流検出信号ＳＵＮＡｔｉｏｆｆが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＵＮＡｋｏｆｆ＋ＢＵＮＡｋｏｆｆ）をホールドするとともにリミッタ回路４３４へ出力する。

サンプルホールド回路４３２は、ＸＮＢアームオン電流検出信号ＳＸＮＢｔｉｏｎが（立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＸＮＢｋｏｎ＋ＢＸＮＢｋｏｎ）をホールドするとともにリミッタ回路４３４へ出力する。

サンプルホールド回路４３２は、ＸＮＢアームオフ電流検出信号ＳＸＮＢｔｉｏｆｆが立ち下がるタイミングで、加算器Ａ１から出力された値（電流バランス調整量ＣＸＮＢｋｏｆｆ＋ＢＸＮＢｋｏｆｆ）をホールドするとともにリミッタ回路４３４へ出力する。

また、サンプルホールド回路４３２は、全体停止信号Ｓ_ＳＰを受信し、全体停止信号Ｓ_ＳＰによりホールドしている値をリセットする。すなわち、全体停止信号Ｓ_ＳＰは「１」のときに停止を指令する信号であり、サンプルホールド回路４３２は、全体停止信号Ｓ_ＳＰが「１」のときに出力値をゼロとする。

リミッタ回路４３４は、サンプルホールド回路４３２から受信した値と、所定の上限値│Ｂ│_＋ＭＡＸおよび所定の下限値−│Ｂ│_−ＭＡＸと比較し、上限値│Ｂ│_＋ＭＡＸ以下であって下限値−│Ｂ│_−ＭＡＸ以上の値を出力する。リミッタ回路４３４の出力ＢＵＮＡｋｏｎ、ＢＵＮＡｋｏｆｆ、ＢＸＮＢｋｏｎ、ＢＸＮＢｋｏｆｆは加算器Ａ１と加算器Ａ２とに出力される。すなわち、加算器Ａ１と、サンプルホールド回路４３２、リミッタ回路４３４は、積分回路を構成する。

標準遅れ時間設定部４３６は、予め設定された標準となる遅れ時間Ｔｎｍを加算器Ａ２へ出力する。
加算器Ａ２は、リミッタ回路４３４の出力ＢＵＮＡｋｏｎと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＵＮＡｋｏｎとして、ｋ番目の電力変換装置６ｋのＲ相のＵＮＡアームのゲートパルス調整回路Ｇへ出力する。

加算器Ａ２は、リミッタ回路４３４の出力ＢＵＮＡｋｏｆｆと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＵＮＡｋｏｆｆとして、ｋ番目の電力変換装置６ｋのＲ相のＵアームのゲートパルス調整回路Ｇへ出力する。

加算器Ａ２は、リミッタ回路４３４の出力ＢＸＮＢｋｏｎと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＸＮＢｋｏｎとして、ｋ番目の電力変換装置６ｋのＲ相のＸＮＢアームゲートパルス調整回路Ｇへ出力する。

加算器Ａ２は、リミッタ回路４３４の出力ＢＸＮＢｋｏｆｆと標準遅れ時間Ｔｎｍとを加算して、遅れ時間調整要素ＤＸＮＢｋｏｆｆとして、ｋ番目の電力変換装置６ｋのＲ相のＸＮＢアームのゲートパルス調整回路Ｇへ出力する。

ＵＮＡアームのゲートパルス調整回路Ｇは、加算器Ａ２から遅れ時間調整要素ＤＵＮＡｋｏｎ、ＤＵＮＡｋｏｆｆを受信し、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤのオンタイミングを遅れ時間調整要素ＤＵＮＡｋｏｎだけ遅らせ、ＵＮＡアーム共通オン信号Ｓ_ＵＮＡＤのオフタイミングを遅れ時間調整要素ＤＵＮＡｋｏｆｆだけ遅らせて、ＵＮＡアームのスイッチングデバイスＱ_ＵＮＡのゲート信号ＧＵＮＡｋとして出力する。

ＸＮＢアームのゲートパルス調整回路Ｇは、加算器Ａ２から遅れ時間調整要素ＤＸＮＢｋｏｎ、ＤＸＮＢｋｏｆｆを受信し、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤのオンタイミングを遅れ時間調整要素ＤＸＮＢｋｏｎだけ遅らせ、ＸＮＢアーム共通オン信号Ｓ_ＸＮＢＤのオフタイミングを遅れ時間調整要素ＤＸＮＢｋｏｆｆだけ遅らせて、ＸＮＢアームのスイッチングデバイスＱ_ＸＮＢのゲート信号ＧＸＮＢｋとして出力する。

上記のように、ＵＮＡアームとＸＮＢアームとのスイッチングデバイスＱ_ＵＮＡ、Ｑ_ＸＮＢのスイッチングタイミングを調整すると、遅れ時間調整要素ＤＵＮＡｋｏｎ、ＤＸＮＢｋｏｎが正のときには、ＵＮＡアームとＸＮＢアームとのスイッチングデバイスＱ_ＵＮＡ、Ｑ_ＸＮＢへのゲートパルスの立ち上がりタイミングは、共通オン信号の立ち上がりタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、遅れ時間調整要素ＤＵＮＡｋｏｎ、ＤＸＮＢｋｏｎだけ遅れることとなる。

遅れ時間調整要素ＤＵＮＡｋｏｎ、ＤＸＮＡｋｏｎが負のときには、ＵＮＡアームとＸＮＢアームとのスイッチングデバイスＱ_ＵＮＡ、Ｑ_ＸＮＢへのゲートパルスの立ち上がりタイミングは、共通オン信号の立ち上がりタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、遅れ時間調整要素ＤＵＮＡｋｏｎ、ＤＸＮＢｋｏｎだけ早めることとなる。

同様に、遅れ時間調整要素ＤＵＮＡｋｏｆｆ、ＤＸＮＢｋｏｆｆが正のときには、ＵＮＡアームとＸＮＢアームとのスイッチングデバイスＱへのゲートパルスの立下りタイミングは、共通オン信号の立下りタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、遅れ時間調整要素ＤＵＮＡｋｏｆｆ、ＤＸＮＢｋｏｆｆだけ遅れることとなる。

遅れ時間調整要素ＤＵＮＡｋｏｆｆ、ＤＸＮＢｋｏｆｆが負のときには、ＵＮＡアームとＸＮＢアームとのスイッチングデバイスＱへのゲートパルスの立下りタイミングは、共通オン信号の立下りタイミングから標準遅れ時間Ｔｎｍだけ遅延したタイミングに対して、遅れ時間調整要素ＤＵＮＡｋｏｆｆ、ＤＸＮＢｋｏｆｆだけ早めることとなる。

上記のように、ＵＮＡアームとＸＮＢアームとのスイッチングデバイスＱのスイッチングタイミングを調整すると、ｋ番目の電力変換装置６ｋの出力電流値Ｉ_Ｒｋがゼロより大きく、基準となる電力変換装置６１の出力電流値Ｉ_Ｒ１がゼロより大きく、かつ、出力電流値Ｉ_Ｒｋが出力電流値Ｉ_Ｒ１よりも大きい（差が所定の閾値Ｉ_Δｍｉｎより大きい）ときに、ｋ番目の電力変換装置６ｋのＵＮＡアームのスイッチングデバイスＱＵＮＡのオンするタイミングを遅くし、オフするタイミングを早めるように調整される。また、ｋ番目の電力変換装置６ｋの出力電流値Ｉ_Ｒｋがゼロより大きく、基準となる電力変換装置６１の出力電流値Ｉ_Ｒ１がゼロより大きく、かつ、出力電流値Ｉ_Ｒｋが出力電流値Ｉ_Ｒ１よりも小さい（差が所定の閾値Ｉ_Δｍｉｎより小さい）ときに、ｋ番目の電力変換装置６ｋのＵＮＡアームのスイッチングデバイスＱＵＮＡのオンするタイミングを早めて、オフするタイミングを遅くするように調整される。

また、ｋ番目の電力変換装置６ｋの出力電流値Ｉ_Ｒｋがゼロより小さく、基準となる電力変換装置６１の出力電流値Ｉ_Ｒ１がゼロより小さく、かつ、出力電流値Ｉ_Ｒｋの絶対値が出力電流値Ｉ_Ｒ１の絶対値よりも大きい（差が所定の閾値Ｉ_Δｍｉｎより大きい）ときに、ｋ番目の電力変換装置６ｋのＸＮＢアームのスイッチングデバイスＱＸＮＢのオンするタイミングを遅くし、オフするタイミングを早めるように調整される。また、ｋ番目の電力変換装置６ｋの出力電流値Ｉ_Ｒｋがゼロより小さく、基準となる電力変換装置６１の出力電流値Ｉ_Ｒ１がゼロより小さく、かつ、出力電流値Ｉ_Ｒｋの絶対値が出力電流値Ｉ_Ｒ１の絶対値よりも小さい（差が所定の閾値Ｉ_Δｍｉｎより小さい）ときに、ｋ番目の電力変換装置６ｋのＸＮＢアームのスイッチングデバイスＱＸＮＢのオンするタイミングを早めて、オフするタイミングを遅くするように調整される。

なお、ＵＮＢアームのスイッチングデバイスＱ_ＵＮＡのオンタイミングおよびオフタイミングと、ＸＮＡアームのスイッチングデバイスＱ_ＸＮＡのオンタイミングとオフタイミングとについても、上記と同様に調整することができる。

上記のように、複数の電力変換装置６１〜６ｎの出力電流をバランスさせると、特定の電力変換装置の出力が大きくなることにより過電流状態となり、電力変換システム全体が停止することを回避することができる。

また、複数の電力変換装置６１〜６ｎの出力電流は、基準とした電力変換装置の出力電流に合わせて調整されるため、複数の電力変換装置６１〜６ｎの出力電流が低い値に合わせて調整されることがなくなり、電力変換システムを利用効率よく運転することが可能となる。

さらに、複数の電力変換装置６１〜６ｎの各相のスイッチングデバイスについて、オンするタイミングとオフするタイミングとの両方について、基準とするタイミングに対して遅らせることと早めることにより出力電流を調整可能であるため、複数の電力変換装置６１〜６ｎの出力電流が均衡した状態に収束するまでの時間を短縮することができる。
すなわち、本実施形態によれば、利用効率の良い安定した運転が可能な電力変換システムおよび電流バランス調整回路を提供することができる。

次に、第６実施形態の電力変換システムについて図面を参照して以下に説明する。
図１８は、第６実施形態の電力変換システムの一構成例について概略的に示すブロック図である。電力変換システムは、電流バランス調整回路を含む制御装置と、複数台の電力変換装置とを備え、複数台の電力変換装置それぞれの交流出力端子同士は並列接続されている。

本実施形態の電力変換システムは、制御装置と、複数の電力変換装置７１〜７ｎ（ｎは正の整数）と、を備えている。制御装置は、例えば、全体運転信号生成部１と、ゲートパルス発生回路２´と、電流バランス調整回路４と、を備えている。
全体運転信号生成部１は、電力変換システムの運転と停止とを切替える全体運転信号Ｓ_ＳＴを生成し、ゲートパルス発生回路２´と電流バランス調整回路４とへ出力する。

ゲートパルス発生回路２´は、全体運転信号生成部１から全体運転信号Ｓ_ＳＴを受信し、全体運転信号Ｓ_ＳＴに基づいて、複数の電力変換装置７１〜７ｎに共通のゲートパルス（Ｒ相については、ＵＴＡアーム共通オン信号Ｓ_ＵＴＡＤ、ＵＴＢアーム共通オン信号Ｓ_ＵＴＢＤ、ＸＴＡアーム共通オン信号Ｓ_ＸＴＡＤ、ＸＴＢアーム共通オン信号Ｓ_ＸＴＢＤ）を生成して、複数の電力変換装置７１〜７ｎのＲ相へ共通のゲートパルスを出力する。

電力変換装置７１〜７ｎのそれぞれは、Ｒ相、Ｓ相、Ｔ相の三相を有したＴ形３レベル電力変換装置である。
Ｔ形３レベル電力変換装置は、例えば、正極と負極と中性極を備えた直流電源の正極から負極に向けてそれぞれダイオードを逆並列に接続した第１スイッチングデバイスと第４スイッチングデバイスとを直列接続し、第１スイッチングデバイスと第４スイッチングデバイスとの接続点から交流出力端子を取り出し、接続点と直流電源の中性極との間に中性極から接続点に向けた方向に第２スイッチングデバイスと、接続点から中性極に向けた方向に第３スイッチングデバイスを直列接続して挿入したＴ形３レベル変換回路を備える。

Ｒ相を構成する上アームをＵＴＡアーム、下アームをＸＴＡアームとし、直流電源電圧の中間接続点とＵＴＡアームとＸＴＡアームとの中間接続点の間に、ＵＴＢアームとＸＴＢアームとが直列に接続している。

例えばｋ番目の電力変換装置７ｋは、ＵＴＡアームはスイッチングデバイスＱ_ＵＴＡｋを備え、ＸＴＡアームはスイッチングデバイスＱ_ＸＴＡｋを備え、ＸＴＢアームはスイッチングデバイスＱＸＴＢｋを備え、ＵＴＢアームはスイッチングデバイスＱ_ＵＴＢｋを備える。スイッチングデバイスＱ_ＸＴＢｋは、スイッチングデバイスＱ_ＵＴＡｋと排他的にスイッチングを行い負の方向の出力電流を直流電源電圧の中間接続点に流し込む方向に制御する。スイッチングデバイスＱ_ＵＴＢｋは、スイッチングデバイスＱ_ＸＴＡｋと排他的にスイッチングを行い正の方向の出力電流を直流電源電圧の中間接続点から流し出す方向に制御する。

電流バランス調整回路４は、全体運転信号生成部１からの全体運転信号Ｓ_ＳＴと、ゲートパルス発生回路２からのゲートパルス（Ｒ相については、ＵＴＡアーム共通オン信号Ｓ_ＵＴＡＤ、ＵＴＢアーム共通オン信号Ｓ_ＵＴＢＤ、ＸＴＡアーム共通オン信号Ｓ_ＸＴＡＤ、ＸＴＢアーム共通オン信号Ｓ_ＸＴＢＤ）と、複数の電力変換装置７１〜７ｎそれぞれの各相の出力電流と、に基づいて、複数の電力変換装置７１〜７ｎのそれぞれの各相アームのゲートパルスの調整時間信号（遅れ時間調整要素）を出力する。
なお、図１８では、複数の電力変換装置７１〜７ｎのＲ相のみ記載し、Ｓ相およびＴ相については記載を省略しているが、Ｓ相およびＴ相はＲ相と同様の構成である。

図１９は、図１８に示すゲートパルス発生回路および電流バランス調整回路の動作の一例を説明するためのタイミングチャートである。
Ｔ形３レベルインバータの運転では、Ｒ相出力相電圧ＶＲ０のプラス側電圧波形はスイッチングデバイスＱ_ＵＴＢｋをオンした状態でスイッチングデバイスＱ_ＵＴＡｋとスイッチングデバイスＱ_ＸＴＢｋとの間で排他的なスイッチングとなるＰＷＭ制御によって実現される。Ｒ相出力相電圧ＶＲ０のマイナス側電圧波形はスイッチングデバイスＱ_ＸＴＢｋをオンした状態でスイッチングデバイスＱ_ＵＴＢｋとスイッチングデバイスＱ_ＸＴＡｋとの間で排他的なスイッチングとなるＰＷＭ制御によって実現される。

Ｒ相出力相電圧ＶＲ０と出力電流値Ｉ_Ｒとの位相は一致するわけではないので、出力電流値Ｉ_Ｒが正の方向の間にその正の出力電流値Ｉ_Ｒを流すスイッチングデバイスは、プラス側電圧発生期間ではスイッチングデバイスＱ_ＵＴＡｋとなり、マイナス側電圧発生期間ではスイッチングデバイスＱ_ＵＴＢｋとなる。したがって、それぞれの期間のスイッチングデバイスＱ_ＵＴＡｋとスイッチングデバイスＱ_ＵＴＢｋのスイッチングに対して、電流バランス制御のためのオンオフタイミング調整を行う。該当する期間以外ではスイッチングデバイスＱ_ＵＴＡｋおよびスイッチングデバイスＱ_ＵＴＢｋはオフあるいはオンの状態のままでスイッチングをしていないので、全期間でオンオフタイミング調整を行っても同じ効果になる。

これと同様に、出力電流値Ｉ_Ｒが負の方向の間にその負の出力電流を流すスイッチングデバイスはスイッチングデバイスＱ_ＸＴＢｋおよびスイッチングデバイスＱ_ＸＴＡｋとなり、プラス側電圧発生期間でスイッチングデバイスＱ_ＸＴＢｋ、マイナス側電圧発生期間でスイッチングデバイスＱ_ＸＴＡｋのスイッチングに対して、電流バランス制御のためのオンオフタイミング調整を行う。

上記のように、本実施形態の電力変換システムでは、上述の第５実施形態の電力変換システムにおけるＵＮＡアームをＵＴＡアーム、ＸＮＡアームをＸＴＡアーム、ＵＮＢアームをＵＴＢアーム、ＸＮＢアームをＸＴＢアームとして同様の制御を行うことにより、同様の効果を得ることができる。

すなわち、本実施形態によれば、利用効率の良い安定した運転が可能な電力変換システムおよび電流バランス調整回路を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…全体運転信号生成部、２、２´…ゲートパルス発生回路、３１〜３ｎ、６１〜６ｎ、７１〜７ｎ…電力変換装置、４…電流バランス調整回路、５…運転停止指令回路、２１…オンオフ信号発生回路、２２Ｕ、２２ＵＡ、２２ＵＢ、２２Ｘ、２２ＸＡ、２２ＸＢ…オン遅延回路、４１…電流検出タイミング発生回路、４１Ｕ…Ｕアーム遅延回路、４１ＵＡ…ＵＮＡアーム遅延回路、４１ＵＢ…ＵＮＢアーム遅延回路、４１Ｘ…Ｘアーム遅延回路、４１ＸＡ…ＸＮＡアーム遅延回路、４１ＸＢ…ＸＮＢアーム遅延回路、４２Ｕ、４２ＵＮＡ、４２ＵＮＢ、４２Ｕｋ、４２Ｘ、４２ＸＮＡ、４２ＸＮＢ、４２Ｘｋ…出力電流差演算回路、４３、４３ｋ…調整時間演算回路、Ｒ１、Ｒｋ、Ｒｎ…出力電流検出回路、４２２１ｏｎ〜４２２ｋｏｎ、４２２１ｏｆｆ〜４２２ｋｏｆｆ、４２３１ｏｎ〜４２３ｋｏｎ、４２３１ｏｆｆ〜４２３ｋｏｆｆ、４３２…サンプルホールド回路、４２４、４２４ｋ…正電流領域リミッタ、４２５、４２５ｋ…負電流領域リミッタ、４２６ｋ…電流大小判別回路、４２７、４２７ｋ…絶対値変換回路、４２８…出力電流平均値演算回路、４３０…電流バランス調整量決定回路、４３４…リミッタ回路、４３６…標準遅れ時間設定部、４３９…オフ遅延回路、Ａ１、Ａ２…加算器、Ｄ１…オフ遅延回路、ＫＡ１、ＫＡ２、ＫＡ３…ＡＮＤ回路。

Claims (11)

1. 共通のオン信号に基づいて駆動される互いに並列に接続される複数台の電力変換装置各々の出力電流値のそれぞれについて、前記出力電流値の極性が正のときに、前記出力電流値と基準値との差結果を出力し、前記出力電流値の極性が負のときに前記出力電流値の絶対値と前記基準値の絶対値との差を出力する出力電流差演算回路と、
   前記出力電流差演算回路の出力値に応じて、前記共通のオン信号の立ち上がりタイミング又は立下りタイミングの遅延時間量を示す調整時間信号を出力する調整時間演算回路と、を備えたことを特徴とする電流バランス調整回路。
2. 前記オン信号を所定時間遅延した第１電流検出信号と、前記オン信号を反転した信号を所定時間遅延した第２電流検出信号と、生成する回路を更に備え、
   前記出力電流差演算回路は、前記第１電流検出信号が立ち上がるタイミングで前記出力電流値を検出する第１サンプルホールド回路と、前記第２電流検出信号が立ち上がるタイミングで前記出力電流値を検出する第２サンプルホールド回路と、を備えたことを特徴とする請求項１記載の電流バランス調整回路。
3. 請求項１記載の電流バランス調整回路を含み、複数台の前記電力変換装置のスイッチングデバイスに前記共通のオン信号と前記調整時間信号とを与える制御装置と、複数台の前記電力変換装置と、を備えた電力変換システムであって、
   複数台の前記電力変換装置それぞれの交流出力端子同士は並列接続され、
   前記電力変換装置のそれぞれは、
   直流電源の正極と負極との間に接続されるそれぞれダイオードを逆並列に接続した前記スイッチングデバイスを直列接続した上アームと下アームとからなる２レベル変換回路と、
   前記電力変換装置の交流出力電流を検出する電流検出回路と、
   複数台の前記電力変換装置の前記スイッチングデバイスそれぞれにオンおよびオフを指令する前記共通のオン信号を受け、前記共通のオン信号のオンタイミングとオフタイミングとのそれぞれを遅延する遅延回路とを有し、
   前記制御装置は、前記電流検出回路より複数台の前記電力変換装置の前記スイッチングデバイスがオンした後の交流出力電流値と、オフした後の交流出力電流値とを受信し、
   オン時の検出電流値の極性が正でかつ前記オン時の検出電流値がオン時の基準値より大きいとき、前記電力変換装置の前記上アームの前記スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が正でかつ前記オン時の検出電流値が前記オン時の基準値未満のとき、前記電力変換装置の前記上アームの前記スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値がオフ時の基準値より大きいとき、前記電力変換装置の前記上アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値未満のとき、前記電力変換装置の前記上アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値より大きいとき、前記電力変換装置の前記下アームの前記スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値未満のとき、前記電力変換装置の前記下アームの前記スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値より大きいとき、前記電力変換装置の前記下アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値未満のとき、前記電力変換装置の前記下アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生させることを特徴とする、電力変換システム。
4. 請求項１記載の電流バランス調整回路を含み、複数台の前記電力変換装置のスイッチングデバイスに前記共通のオン信号と前記調整時間信号とを与える制御装置と、複数台の前記電力変換装置とを備えた電力変換システムであって、複数台の前記電力変換装置それぞれの交流出力端子同士は並列接続され、
   前記電力変換装置のそれぞれは、
   直流電源の正極と負極との間に接続されるそれぞれダイオードを逆並列に接続した前記スイッチングデバイスを直列接続した上アームと下アームとからなる２レベル変換回路と、
   前記電力変換装置の交流出力電流を検出する電流検出回路と、
   複数台の前記電力変換装置の前記スイッチングデバイスに共通したオン、オフを指令する前記共通のオン信号を受け、前記共通のオン信号のオンタイミングとオフタイミングとをそれぞれ遅延する遅延回路とを有し、
   前記制御装置は、前記電流検出回路より前記電力変換装置の前記スイッチングデバイスがオフした後の交流出力電流値を受信し、
   検出電流値の極性が正でかつ前記検出電流値がオフ時の基準値より大きいときに、前記電力変換装置の前記上アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記検出電流値の極性が正でかつ前記検出電流値が前記オフ時の基準値未満のときには前記電力変換装置の前記上アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記検出電流値の極性が負でかつ前記検出電流値の絶対値が前記オフ時の基準値の絶対値より大きいときに、前記電力変換装置の下アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記検出電流値の極性が負でかつ前記検出電流値の絶対値が前記オフ時の基準値の絶対値未満のときに、前記電力変換装置の下アームの前記スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生することを特徴とする、電力変換システム。
5. 請求項１記載の電流バランス調整回路を含み、複数台の前記電力変換装置の第１乃至第４スイッチングデバイスに前記共通のオン信号と前記調整時間信号とを与える制御装置と、複数台の前記電力変換装置と、を備えた電力変換システムであって、複数台の前記電力変換装置それぞれの交流出力端子同士は並列接続され、
   前記電力変換装置のそれぞれは、
   正極と負極と中性極を備えた直流電源の正極から負極に向けて、それぞれダイオードを逆並列に接続した前記第１乃至前記第４スイッチングデバイスを順に直列接続し、前記第２スイッチングデバイスと前記第３スイッチングデバイスとの接続点から交流出力端子を取り出し、前記第３スイッチングデバイスと前記第４スイッチングデバイスとの接続点から前記中性極に向けて、および、前記中性極から前記第１スイッチングデバイスと前記第２スイッチングデバイスとの接続点に向けてそれぞれダイオードを挿入した３レベル変換回路と、
   複数台の前記電力変換装置それぞれは、前記電力変換装置の交流出力電流を検出する電流検出回路と、
   複数台の前記電力変換装置の前記第１乃至前記第４スイッチングデバイスそれぞれをオンおよびオフを指令する前記共通のオン信号を受け、前記共通のオン信号のオンタイミングとオフタイミングとのそれぞれを遅延する遅延回路とを有し、
   前記制御装置は、前記第１スイッチングデバイスおよび前記第３スイッチングデバイスの間で、あるいは、前記第２スイッチングデバイスおよび前記第４スイッチングデバイスの間で排他的なスイッチングを行うＰＷＭ制御によって交流出力電流を制御する前記ゲートパルスを発生し、
   前記第１スイッチングデバイスおよび前記第３スイッチングデバイスの間でＰＷＭ制御を行う期間おいて、複数台の前記電力変換装置の前記第１スイッチングデバイスおよび前記第３スイッチングデバイスがオンした後の交流出力電流値と、オフした後の交流出力電流値とを受信し、
   オン時の検出電流値の極性が正でかつ前記オン時の検出電流値がオン時の基準値より大きいとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が正でかつ前記オン時の検出電流値が前記オン時の基準値未満のとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値がオフ時の基準値より大きいとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値未満のとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値より大きいとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値未満のとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値より大きいとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値未満のとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記第２スイッチングデバイスおよび前記第４スイッチングデバイスの間でＰＷＭ制御を行う期間おいて、複数台の前記電力変換装置の前記第２スイッチングデバイスおよび前記第４スイッチングデバイスがオンした後の交流出力電流値と、オフした後の交流出力電流値とを受信し、
   オン時の検出電流値の極性が正でかつ前記オン時の検出電流値がオン時の基準値より大きいとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が正でかつ前記オン時の検出電流値が前記オン時の基準値未満のとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値より大きいとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値未満のとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値より大きいとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値未満のとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値より大きいとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値未満のとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生させることを特徴とする電力変換システム。
6. 請求項１記載の電流バランス調整回路を含み、複数台の前記電力変換装置の第１乃至第４スイッチングデバイスに前記共通のオン信号と前記調整時間信号とを与える制御装置と、複数台の前記電力変換装置と、を備えた電力変換システムであって、複数台の前記電力変換装置それぞれの交流出力端子同士は並列接続され、
   前記電力変換装置のそれぞれは、
   正極と負極と中性極を備えた直流電源の正極から負極に向けてそれぞれダイオードを逆並列に接続した前記第１スイッチングデバイスと前記第４スイッチングデバイスとを直列接続し、前記第１スイッチングデバイスと前記第４スイッチングデバイスとの接続点から交流出力端子を取り出し、前記接続点と前記直流電源の中性極との間に前記中性極から前記接続点に向けた方向に前記第２スイッチングデバイスと、前記接続点から前記中性極に向けた方向に前記第３スイッチングデバイスを直列接続して挿入したＴ形３レベル変換回路と、
   前記電力変換装置の交流出力電流を検出する電流検出回路と、
   複数台の前記電力変換装置の前記第１乃至前記第４スイッチングデバイスそれぞれをオンおよびオフを指令する前記共通のオン信号を受け、前記共通のオン信号のオンタイミングとオフタイミングとのそれぞれを遅延する遅延回路とを有し、
   前記制御装置は、前記第１スイッチングデバイスおよび前記第３スイッチングデバイスの間で、あるいは、前記第２スイッチングデバイスおよび前記第４スイッチングデバイスの間で排他的なスイッチングを行うＰＷＭ制御によって交流出力電流を制御する前記ゲートパルスを発生し、
   前記第１スイッチングデバイスおよび前記第３スイッチングデバイスの間でＰＷＭ制御を行う期間おいて、複数台の前記電力変換装置の前記第１スイッチングデバイスおよび前記第３スイッチングデバイスがオンした後の交流出力電流値と、オフした後の交流出力電流値とを受信し、
   オン時の検出電流値の極性が正でかつ前記オン時の検出電流値がオン時の基準値より大きいとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が正でかつ前記オン時の検出電流値が前記オン時の基準値未満のとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値がオフ時の基準値より大きいとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値未満のとき、前記電力変換装置の前記第１スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値より大きいとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値未満のとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時 の基準値の絶対値より大きいとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値未満のとき、前記電力変換装置の前記第３スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記第２スイッチングデバイスおよび前記第４スイッチングデバイスの間でＰＷＭ制御を行う期間おいて、複数台の前記電力変換装置の前記第２スイッチングデバイスおよび前記第４スイッチングデバイスがオンした後の交流出力電流値と、オフした後の交流出力電流値とを受信し、
   オン時の検出電流値の極性が正でかつ前記オン時の検出電流値が前記オン時の基準値より大きいとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が正でかつ前記オン時の検出電流値が前記オン時の基準値未満のとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値より大きいとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が正でかつ前記オフ時の検出電流値が前記オフ時の基準値未満のとき、前記電力変換装置の前記第２スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値より大きいとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオンタイミングの遅延時間を増加させる信号を発生し、
   前記オン時の検出電流値の極性が負でかつ前記オン時の検出電流値の絶対値が前記オン時の基準値の絶対値未満のとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオンタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値より大きいとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオフタイミングの遅延時間を減少させる信号を発生し、
   前記オフ時の検出電流値の極性が負でかつ前記オフ時の検出電流値の絶対値が前記オフ時の基準値の絶対値未満のとき、前記電力変換装置の前記第４スイッチングデバイスの次の回のオフタイミングの遅延時間を増加させる信号を発生させることを特徴とする電力変換システム。
7. 前記基準値は、複数台の前記電力変換装置から選択した所定の電力変換装置の交流出力電流の検出値であることを特徴とする請求項１又は請求項２記載の電流バランス調整回路。
8. 前記基準値は、複数台の前記電力変換装置の交流出力電流の平均値であることを特徴とする請求項１又は請求項２記載の電流バランス調整回路。
9. 前記遅延時間の増加量および減少量は固定値であることを特徴とする請求項１又は請求項２記載の電流バランス調整回路。
10. 前記遅延時間の増加量および減少量は、前記差に応じて変化する値であることを特徴とする請求項３乃至請求項６のいずれか１項記載の電力変換システム。
11. 前記制御装置は、複数台の前記電力変換装置のいずれかを停止させるときに、該当する前記電力変換装置の交流出力電流を下げるように、該当する前記電力変換装置のスイッチングデバイスの次の回のオンタイミングおよびオフタイミングの遅延時間を最大値まで増加あるいは減少させる信号を発生し、
    複数台の前記電力変換装置が運転しているときに、交流出力端子が複数台の前記電力変換装置と並列に接続した他の電力変換装置の運転を開始するときに、前記他の電力変換装置の交流出力電流を下げるように、前記他の電力変換装置のスイッチングデバイスの次の回のオンタイミングおよびオフタイミングの遅延時間を最大値まで増加あるいは減少させた信号を初期設定として運転を開始すること特徴とする請求項３乃至請求項６のいずれか１項記載の電力変換システム。