JP2018148204A - 回転検出を備えた円形印刷メモリ装置 - Google Patents

回転検出を備えた円形印刷メモリ装置 Download PDF

Info

Publication number
JP2018148204A
JP2018148204A JP2018022374A JP2018022374A JP2018148204A JP 2018148204 A JP2018148204 A JP 2018148204A JP 2018022374 A JP2018022374 A JP 2018022374A JP 2018022374 A JP2018022374 A JP 2018022374A JP 2018148204 A JP2018148204 A JP 2018148204A
Authority
JP
Japan
Prior art keywords
circular
lower electrodes
memory device
ferroelectric layer
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018022374A
Other languages
English (en)
Other versions
JP6896660B2 (ja
JP2018148204A5 (ja
Inventor
クリストファー・デイヴィット・ブレアー
David Blair Christopher
マーカス・アール・シルヴェストリ
R Silvestri Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2018148204A publication Critical patent/JP2018148204A/ja
Publication of JP2018148204A5 publication Critical patent/JP2018148204A5/ja
Application granted granted Critical
Publication of JP6896660B2 publication Critical patent/JP6896660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/02—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using ferroelectric record carriers; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1418—Disposition or mounting of heads or record carriers
    • G11B9/1427—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement
    • G11B9/1436—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement with provision for moving the heads or record carriers relatively to each other
    • G11B9/1454—Positioning the head or record carrier into or out of operative position or across information tracks; Alignment of the head relative to the surface of the record carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】印刷メモリ装置に関し、回転検出を備えた円形印刷メモリ装置およびその製造方法を提供する。【解決手段】円形印刷メモリ装置１００は、ベース基板１０２と、ベース基板１０２上に円形パターンで配置された複数の下部電極１０４ｎと、複数の下部電極の上の強誘電体層１０６と、強誘電体層を介して複数の下部電極のそれぞれと接触する強誘電体層上の単一の上部電極１０８とを含む。下部電極の数は、円形印刷メモリ装置に格納されるビット数の関数であってもよい。回転検出を備えた２０ビット円形印刷メモリ装置の場合、２０個の下部電極をベース基板上に置くことができる。【選択図】図１

Description

本開示は、一般に、印刷メモリ装置に関し、より詳細には、回転検出を備えた円形印刷メモリ装置およびその製造方法に関する。
印刷メモリ装置は、２つの交差する導体線または電極の間に挟まれた活性層の状態を通して１ビットの情報を記憶し得る。印刷メモリ装置は、様々な異なる用途に使用されてもよい。例えば、印刷メモリ装置は、識別または他の用途のために使用され得るビットの組み合わせを格納し得る。
現在、印刷メモリ装置の電極は、直線に沿った線状パターンで印刷されている。特定の線状パターンでは、電極との接点が故障した場合、ビットを格納する関連するセルの線全体が故障する可能性がある。印刷メモリ装置はまた、交点のマトリクスを形成する互いに交差する線状電極の組を使用する。交点の電極を有するメモリ装置は、電気接点が作られるとき、位置ずれに対してより低い許容誤差を有する可能性がある。したがって、電極の電気接点が印刷メモリ装置の出力を読み取る装置の電気ピンと整列していない場合、エラーが発生する可能性がある。
本明細書に示される態様によれば、円形印刷メモリ装置と、円形印刷メモリ装置を製造する方法が提供される。実施形態の１つの開示された特徴は、ベース基板と、ベース基板上に円形パターンで配置された複数の下部電極と、複数の下部電極の上の強誘電体層と、強誘電体層を介して複数の下部電極のそれぞれと接触する強誘電体層上の単一の上部電極とを含む円形印刷メモリ装置である。
実施形態の別の開示された特徴は、円形印刷メモリ装置を製造する方法である。一実施形態では、本方法は、ベース基板を提供し、ベース基板上に円形パターンで複数の下部電極を適用し、複数の下部電極の上に円形強誘電体層を適用し、強誘電体層の上に単一の上部電極を適用することを含み、単一の上部電極は強誘電体層を介して複数の下部電極のそれぞれと接触する。
本開示の教示は、添付の図面と併せて以下の詳細な説明を考慮することによって容易に理解し得る。
図１は、例示的な円形印刷メモリ装置の分解図を示す。 図２は、円形印刷メモリ装置例の上面図を示す。 図３は、円形印刷メモリ装置を製造する例示的な方法のフローチャートを示す。 図４は、円形印刷メモリ装置を製造する例示的な方法のプロセスフロー図を示す。 図５は、本明細書に記載された機能を実行する際に使用するのに適したコンピュータのハイレベルブロック図を示す。
理解を容易にするために、図面に共通する同一の要素を示すのに可能な限り同一の参照番号を使用している。
本開示は、回転検出を備えた円形印刷メモリ装置、およびその製造方法を広く開示する。上述したように、現在使用されている印刷メモリ装置は、間の活性層と十字交差する線状電極と共に印刷されている。１つの電極への１つの接点が故障すると、その電極上のセルの線全体が故障する可能性がある。線状電極を有する印刷メモリ装置は、印刷されるときに、位置ずれに対する許容誤差がより低い可能性がある。したがって、電気接点が印刷メモリ装置の出力を読み取る装置の電気ピンと整列していない場合、エラーが発生する可能性がある。
本開示の実施形態は、円形印刷メモリ装置を提供する。円形パターンは、装置全体の面積に対する比率が増加するに従って、線状パターン印刷メモリ装置よりも大きいコンタクト領域を提供する円形電気コンタクトを使用し得る。その結果、読み取り装置の電気ピンの接点への位置ずれの許容範囲をさらに大きくし得る。
図１は、円形印刷メモリ装置１００の一例の分解図を示す。円形印刷メモリ装置１００は、ベース基板１０２と、複数の下部電極１０４１〜１０４ｎ（以下、個別に下部電極１０４またはまとめて下部電極１０４とも呼ぶ）と、強誘電体層１０６と、単一の上部電極１０８とを含み得る。一実施形態では、ベース基板１０２、下部電極１０４、強誘電体層１０６および単一の上部電極１０８は、互いに重なり合って積層されてもよい。
一実施形態では、ベース基板１０２は可撓性材料であってもよい。例えば、可撓性材料は可撓性プラスチックであってもよい。可撓性プラスチックの例には、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）などが含まれてもよい。
一実施形態では、ベース基板１０２は、連続シートとして提供されてもよい。例えば、ベース基板１０２は、複数の円形印刷メモリ装置１００を製造する組立ラインを通して巻かれ、供給されてもよい。次いで、各円形印刷メモリ装置１００は、ベース基板１０２の連続シートから打ち抜かれるか、または切り取られてもよい。
一実施形態では、複数の下部電極１０４および単一の上部電極１０８は、導電性材料から製造されてもよい。導電性材料の例は、銅、金、銀、アルミニウムなどを含んでいてもよい。
一実施形態では、各下部電極１０４は、円形コンタクト領域１１６および延長部材１１８を有し得る。円形コンタクト領域１１６および延長部材１１８は、導電性材料の単一の連続片であってもよい。各下部電極１０４の全体的な形状は、ハンドルを有するパドルであってもよい。
下部電極１０４は、ベース基板１０２上に円形パターンで配置されてもよい。下部電極１０４は、円形パターンで配置されてもよく、外周の円形コンタクト領域１１６および延長部材１１８は円形パターンの中心を向いている。円形パターンは、下部電極１０４の円形パターンの中心に中央開口部１２２を形成し得る。さらに、下部電極１０４の円形パターンは、複数の下部電極１０４のうちの２つの下部電極の間に単一の開放位置１２０を残し得る。単一の開放位置１２０のサイズは、円形パターンに配置された２つの下部電極１０４の間に別の下部電極１０４をはめるのに十分な大きさであってもよい。
一実施形態では、下部電極１０４の数は、円形印刷メモリ装置に格納されるビット数の関数であってもよい。一例では、回転検出を備えた２０ビット円形印刷メモリ装置の場合、２０個の下部電極１０４をベース基板１０２上に置くことができる。しかしながら、所望のビット数に応じて、任意の数（例えば、２０個より多い、または少ない）の下部電極１０４を追加してもよいことに留意されたい。
一実施形態において、強誘電体層１０６は、電圧または電界の印加によって分極され得る材料を提供し得る。すなわち、強誘電体層１０６の分極状態は、下部電極１０４および単一の上部電極１０８に適切な電圧を印加することによって設定または切り替えできる。強誘電体層１０６および単一の上部電極１０８と交差する下部電極１０４は、円形印刷メモリ装置１００のビットを格納する個々のメモリセルを形成し得る。強誘電体層１０６には、任意の種類の強誘電体材料を用いることができる。一実施形態では、強誘電体層１０６は、ポリテトラフルオロエチレン（ＰＴＦＥ）、ペルフルオロアルコキシ（ＰＦＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、トリフルオロエチレン（ＴＦＥ）など、またはそれらの組み合わせのようなフッ素を含むポリマーを含み得る。
一実施形態では、単一の上部電極１０８は、リング１１０の形状であってもよい。リング１１０は、周囲部材１１２および中央部材１１４を含み得る。周囲部材１１２は、下部電極１０４と実質的に同様の形状を有し得る。例えば、周囲部材１１２は、円形コンタクト領域および延長部材を有してもよい。周囲部材１１２は、中央部材１１４と位置合わせされてもよいし、中央部材１１４からずれていてもよい。
一実施形態では、リング１１０、周囲部材１１２および中央部材１１４は、導電性材料の単一の連続片から製造し得る。その結果、周囲部材１１２は、中央部材１１４に対して非常に低い抵抗（例えば、ほぼゼロの抵抗）の導電経路を有し得る。例えば、導電性材料が金属である場合、周囲部材１１２は中央部材１１４に対してほぼゼロの抵抗を有し得る。
したがって、円形印刷メモリ装置１００が、中央部材１１４および周囲部材１１２に接触するピンを有する読み取り装置によって読み取られるとき、読み取り装置は、低インピーダンス（例えば、ほぼゼロの抵抗のため）を読み取ることができる。低インピーダンスは、中央部材１１４上の読み取り装置のピンと、周囲部材１１２上の読み取り装置の別のピンが直接接続されていることを暗示し、その結果、周囲部材１１２上のピンをピン０として識別し得る。すなわち、周囲部材１１２は、円形印刷メモリ装置１００がどのように向けられ、または回転されても読み取ることができる識別コンタクトであってもよい。その結果、円形印刷メモリ装置１００は、印刷メモリ装置１００のビットを読み取り装置によって適切に読み取るために、操作または回転させる必要がない。読み取り装置は、低インピーダンス（例えば、ほぼゼロの抵抗による）によって周囲部材１１２を自動的に検出し、下部電極１０４１〜１０４ｎの残りのピンの順序を知ることができる。
一実施形態では、単一の上部電極１０８を強誘電体層１０６の上に適用し得る。単一の上部電極１０８は、中央部材１１４が中央開口部１２２のほぼ中心に位置し、周囲部材１１２が単一の開放位置１２０に位置するように配置されてもよい。周囲部材１１２は、円形パターンの円周に沿って位置合わせされ、下部電極１０４のそれぞれと同じ間隔を置いて現れるように配置されてもよい。すなわち、（図２に示す）上から見た図から、周囲部材１１２は、円形パターン内の別の下部電極１０４であるように見える。
さらに、単一の上部電極１０８は、リング１１０が強誘電体層１０６を介して下部電極１０４のそれぞれの延長部材１１８と接触するように配置し得る。したがって、リング１１０の直径は、リング１１０が強誘電体層１０６を介して下部電極の各々の延長部材１１８と接触するが、円形コンタクト領域１１６のいずれの部分とも重ならないような大きさであり得る。
上述のように、下部電極１０４の円形コンタクト領域１１６は、全体として、より少ない空間を消費する。したがって、設計により、より密な形状因子が可能になる（例えば、円形印刷メモリ装置１００が、従来の印刷メモリ装置設計の矩形または直線的に配置された電極よりも小さな領域に、より多くのメモリセル、最終的にはビットを詰めることを可能にする）。
さらに、下部電極１０４の円形配置は、１つの接点の位置がずれた場合に、ビットエラーの数を減らすのに役立つ。例えば、矩形またはマトリクスの線状電極において、１つのコンタクトエラーは、コンタクトが故障した線状電極上のすべてのセルに対する複数の故障を生じさせる可能性がある。セル故障に関連するビットエラーは、高価過ぎるため、エラー修正アルゴリズムを使用して修正することはできない。例えば、線形電極の４×３マトリクスは、１２ビットを格納し得る１２個のセルをもたらす。いくつかのエラー訂正符号は、１２ビットの符号語に対して４つのチェックビットを必要とする。３つのセルに接続された電極とのコンタクトが故障すると、これらのセルもすべて故障する可能性がある。その結果、３ビットが故障している可能性がある。３ビットを修正するためには１２のチェックビットが必要であり、情報を格納するためのビットが残らない。対照的に、円状に配置された下部電極１０４の１つのコンタクトエラーは、複数のエラーの代わりに１ビットのエラーのみを招き、単一のコンタクト故障のエラー修正のコストを低減する。
図２は、円形印刷メモリ装置１００の上面図を示す。図２は、上述したように、単一の開放位置１２０にある下部電極１０４および周囲部材１１２の円形パターンを示す。図２は、強誘電体層１０６を介して下部電極１０４のそれぞれの延長部材１１８と接触するリング１０８を示す。さらに、図２は、中央開口部１２２内の中央部材１１４を示す。
一実施形態では、中央部材１１４は位置合わせマーク１３０を提供し得る。位置合わせマーク１３０は、読み取り装置またはマシンのピンを下部電極１０４および周囲部材１１２に位置合わせするために読み取り装置によって使用されてもよい。
一実施形態では、追加の導電性コンタクト層１２４を、下部電極１０４および周囲部材１１２のそれぞれの円形コンタクト領域１１６のみに適用し得る。追加の導電性コンタクト層１２４は、炭素または金属を含み得る。追加の導電性コンタクト層１２４は、読み取り装置との繰り返しの接触を介して生じる可能性があるピンからの磨耗に対する保護を提供し得る。
一実施形態では、強誘電体層１０６は、下部電極１０４を覆うことができる。下部電極１０４と接触する手段を再確立するために、強誘電体層１０６は、エッチング、溶解、ドーピングなどの物理的および／または化学的手段によって、例えば下部電極１０４のそれぞれの円形コンタクト領域１１６上で、局所的に除去され得る。
一実施形態では、保護層は、メモリセル（例えば単一の上部電極１１０と下部電極１０４のそれぞれの延長部材１１８との間の強誘電体層１０６）と、外界との物理的接触から露出する単一の上部電極１１０とを保護するために、周囲部材１１２、中央部材１１４、および下部電極１０４のそれぞれの円形コンタクト領域１１６を除いて、円形印刷メモリ装置１００全体にわたって適用し得る。完成した円形印刷メモリ装置１００は、強誘電体層１０６を複数回分極することによって初期化するか、または「分割し」得る。初期化後、円形印刷メモリ装置１００は、書込み／読み取りビットパターンを介してテストされてもよい。円形パターンに配置された下部電極１０４の円形コンタクト領域１１６および中央部材１１４は、コンタクト領域全体を増加させ、形状因子を最大にし得る。円形印刷メモリ装置１００の相対的に大きな面積および円形対称性を有する中央部材１１４は、下部電極１０４および単一の上部電極１０８のすべてと接触することの容易さを改善し、位置ずれの可能性を著しく減少させる。初期化および試験の後、完成した円形印刷メモリ装置１００は、ベース基板１０２の連続シートから切断または打ち抜きされ、様々な異なる用途に使用され得る。
図３は、円形印刷メモリ装置を製造する例示的な方法３００のフローチャートを示す。一実施形態では、方法３００の１つまたは複数のステップまたは動作は、方法３００を実行する製造プラント内の一連の自動化されたツールまたはマシンを制御する、図５に示され、以下に説明される制御装置またはコンピュータによって実行されてもよい。図４は、円形印刷メモリ装置を製造する方法のプロセスフロー図４００を示す。図４は、図３のブロックと併せて読むことができる。
ブロック３０２において、方法３００が開始する。ブロック３０４において、方法３００はベース基板を提供する。プロセスフロー図４００のブロック４０２に示すように、ベース基板１０２は、組立ラインで供給可能なベース基板１０２のロールから連続シートとして提供されてもよい。ベース基板１０２の連続シートは、左から右に、または右から左に供給することができる。図４の例は、左から右へ移動するベース基板１０２の供給を示す。
ブロック３０６において、方法３００は、ベース基板上に円形パターンで複数の下部電極を適用する。電極は、組立ライン内で別のマシンまたはプロセスによって予め製造または印刷し得る。次いで、マシンは、ベース基板上に円形パターンで下部電極を配置し得る。
例えば、図４のブロック４０４は、円形パターンを示す。円形パターンは、中央開口部１２２および単一の開放位置１２０を含み得る。図４に示される下部電極の数は、限定的であるとみなすべきでないことに留意すべきである。さらに、下部電極のサイズ、単一の開放位置１２０のサイズおよび中央開口部１２２のサイズは縮尺に合わせて描かれていない。
一実施形態では、ベース基板１０２は、ブロック４０４〜４１２のそれぞれについて固定されていてもよい。例えば、単一のマシンが各ブロック４０４〜４１２を実行し得る。別の実施形態では、ベース基板１０２は、各ブロック４０４〜４１２ごとに移動させることができる。すなわち、異なるマシンがそれぞれのブロック４０４〜４１２を実行し得る。
ブロック３０８において、方法３００は、複数の下部電極の上に強誘電体層を適用する。例えば、強誘電体層は、図４のブロック４０６に示すように、下部電極１０４のすべての上に配置し得る。
ブロック３１０において、方法３００は、強誘電体層の上に単一の上部電極を適用し、単一の上部電極は、強誘電体層を介して複数の下部電極のそれぞれに接触する。図４のブロック４０８に示すように、単一の上部電極１０８は、中央部材１１４が中央開口部１２２の中心に位置するように配置されてもよい（ブロック４０４に示す）。さらに、周囲部材１１２は単一の開放位置１２０に配置される（ブロック４０４に示す）。さらに、リング１０８は、強誘電体層を介して下部電極１０４のそれぞれの延長部材１１８と接触し得る。
追加のオプションの部品がブロック３１０で追加されてもよい。例えば、追加の導電性コンタクト層が、下部電極および周囲部材１１２のそれぞれの円形コンタクト領域および中央部材１１４に追加されてもよい。
円形印刷メモリ装置１００が完成した後、円形印刷メモリ装置１００を初期化してテストし得る。図４のブロック４１０に示すように、印刷メモリ装置１００は、電圧源４１６に接続されてもよい。電圧は、複数の下部電極１０４によって空間的に画定された各セル内の強誘電体層１０６に印加され、強誘電体層１０６を分極し、所望のビット値（例えば、０または１）を格納する。
図４のブロック４１２において、円形印刷メモリ装置１００は、読み取り装置４１８によって実行される書込み／読み取りパターンを介してテストされてもよい。ピン４２０１〜４２０ｎ＋１（以降、個々にピン４２０、またはまとめてピン４２０と呼ばれる）は、それぞれの下部電極１０４１〜１０４ｎおよび周囲部材１１２と接触し得る。ブロック４１２は、ピン４２０と下部電極１０４との間のコンタクトの断面図を示す。上述したように、周囲部材１１２および中央部材１１４に接触するピン４２０は、周囲部材１１２上の低インピーダンス（例えば、ほぼゼロの抵抗による）またはほぼゼロの抵抗を検出し得る。読み取り装置４１８は、低インピーダンスに基づいて周囲部材１１２をピン０として識別し、次に時計回りまたは反時計回りの順番で各後続の下部電極１０４を順次識別し得る。
図３を再び参照すると、ブロック３１２において、方法３００は、方法３００が継続すべきか否かを決定する。例えば、方法３００は、ベース基板の連続シートを提供する組立ラインによって実行し得る。例えば、ベース基板のロールまたは大きなシートを組立ラインを通して供給し、複数の円形印刷メモリ装置を形成し得る。各円形印刷メモリ装置は、ベース基板の連続シートから切断するか、打ち抜いてもよい。方法３００が、方法３００は継続すべきであると判断した場合（例えば、より多くのベース基板が、組立ラインに供給されるロールまたは大きなシートで利用可能である）、方法はブロック３０４に戻ることができる。図４のブロック４１４に示すように、シートを供給し、完成した円形印刷メモリ装置１００を移動させて新しいベース基板を提供し得る。次に、図３のブロック３０４〜３１２および図４のブロック４０４〜４１２を繰り返すことができる。
しかしながら、ブロック３１２の答えが「いいえ」である場合、方法３００はブロック３１６に進むことができる。ブロック３１６において、方法３００が終了する。
明示的に指定されていないが、上述の方法３００および４００の１つまたは複数のステップ、機能、または動作は、特定の用途に必要とされる格納、表示および／または出力ステップを含み得ることに留意されたい。すなわち、本方法において議論された任意のデータ、記録、フィールド、および／または中間結果は、特定の用途の必要に応じて、他の装置に格納、表示および／または出力し得る。さらに、決定動作を列挙するか、または決定を含む図３および図４のステップ、ブロックまたは動作は、決定動作の両方の分岐が必ず実行されることを必要としない。すなわち、決定操作の分岐の１つは任意のステップとみなし得る。さらに、上述の方法３００および４００の１つまたは複数のステップ、ブロック、機能または動作は、本開示の例示的な実施形態から逸脱することなく、任意のステップを含んでもよく、または、上述の方法とは異なる順序で組み合わせ、分離および／または実行されてもよい。さらに、上記の開示において「任意の」という用語の使用は、「任意の」と表示されていない他のステップは任意ではないことを意味するものではない。このように、オプションとして表示されていないステップを列挙していない請求項は、本質的なステップを欠いているとみなされるべきではなく、そのような省略されたステップがその実施形態において任意であるとみなされる実施形態を列挙するものとみなされるべきである。
図５は、本明細書で説明される機能を実行するための専用のコンピュータの高レベルブロック図を示す。図５に示すように、コンピュータ５００は、１つまたは複数のハードウェアプロセッサ要素５０２（例えば、中央処理装置（ＣＰＵ）、マイクロプロセッサ、またはマルチコアプロセッサ）、メモリ５０４、例えばランダムアクセスメモリ（ＲＡＭ）および／または読み出し専用メモリ（ＲＯＭ）、円形印刷メモリ装置を製造するモジュール５０５、および様々な入力／出力装置５０６（例えば、テープドライブ、フロッピードライブ、ハードディスクドライブまたはコンパクトディスクドライブ、受信機、送信機、スピーカ、ディスプレイ、音声シンセサイザ、出力ポート、入力ポートおよびユーザ入力装置（キーボード、キーパッド、マウス、マイク等）を含むがこれに限定されない記憶装置）を含む。プロセッサ要素は１つしか示されていないが、コンピュータが複数のプロセッサ要素を使用してもよいことに留意されたい。さらに、図には１台のコンピュータしか示されていないが、上述の方法が、特定の例示的な実施例のために分散または並列に実施される場合、すなわち上記の方法またはすべての方法のステップが複数または並列のコンピュータにわたって実施される場合、この図のコンピュータは、これらの複数のコンピュータの各々を表すことを意図する。さらに、仮想化または共有コンピューティング環境をサポートするのに１つまたは複数のハードウェアプロセッサが利用できる。仮想化されたコンピューティング環境は、コンピュータ、サーバ、または他のコンピューティング装置を表す１つまたは複数の仮想マシンをサポートし得る。このような仮想化された仮想マシンでは、ハードウェアプロセッサやコンピュータ可読記憶装置などのハードウェアコンポーネントを仮想化または論理的に表現し得る。
本開示は、ソフトウェアおよび／またはソフトウェアとハードウェアとの組み合わせで、例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含むプログラマブル論理アレイ（ＰＬＡ）、またはハードウェアデバイス上に配置されたステートマシン、コンピュータ、または任意の他のハードウェア同等物、例えば上述した方法に関するコンピュータ可読命令を使用して、実施することができ、上記の開示された方法のステップ、機能および／または動作を実行するためのハードウェアプロセッサを構成するために使用できる。一実施形態では、例示的方法３００および４００と共に上述したように、円形印刷メモリ装置（例えば、コンピュータ実行可能命令を含むソフトウェアプログラム）を製造するための本モジュールまたはプロセス５０５のための命令およびデータは、メモリ５０４にロードされ、ハードウェアプロセッサ要素５０２によって実行されて、ステップ、機能または動作を実行する。さらに、ハードウェアプロセッサが「動作」を実行するための命令を実行する場合、これは、ハードウェアプロセッサが直接的に動作を実行すること、および／または他のハードウェア装置または部品（例えば、コプロセッサなど）と共に動作の実行を容易にする、命令する、または共働することを含む。
上述の方法に関するコンピュータ可読命令またはソフトウェア命令を実行するプロセッサは、プログラムされたプロセッサまたは専用プロセッサとして認識され得る。このように、本開示の円形印刷メモリ装置（関連するデータ構造を含む）を製造するための本モジュール５０５は、有形または物理（広義には非一時的な）コンピュータ可読記憶装置または媒体、例えば揮発性メモリ、不揮発性メモリ、ＲＯＭメモリ、ＲＡＭメモリ、磁気または光学ドライブ、装置またはディスケットなどに格納できる。より具体的には、コンピュータ可読記憶装置は、プロセッサあるいはコンピュータまたはアプリケーションサーバなどのコンピューティング装置によってアクセスされるデータおよび／または命令などの情報を格納する能力を提供する任意の物理デバイスを含むことができる。

Claims (10)

  1. ベース基板と、
    前記ベース基板上に円形パターンで配置された複数の下部電極と、
    前記複数の下部電極の上の強誘電体層と、
    前記強誘電体層を介して前記複数の下部電極のそれぞれと接触する前記強誘電体層上の単一の上部電極と
    を含む円形印刷メモリ装置。
  2. 前記円形パターンは、前記複数の下部電極のうちの２つの下部電極の間の単一の開放位置と、前記円形パターンの中心における中央開放位置とを含む、請求項１に記載の円形印刷メモリ装置。
  3. 前記単一の上部電極は、中央部材と周囲部材とを含むリングを含む、請求項２に記載の円形印刷メモリ装置。
  4. 前記周囲部材は、前記単一の開放位置において前記強誘電体層の上に配置される、請求項３に記載の円形印刷メモリ装置。
  5. 前記周囲部材および前記複数の下部電極のそれぞれは、ほぼ円形のコンタクトパッドを含む、請求項３に記載の円形印刷メモリ装置。
  6. 円形印刷メモリ装置を製造する方法であって、
    ベース基板を提供し、
    前記ベース基板上に円形パターンで複数の下部電極を適用し、
    前記複数の下部電極の上に円形強誘電体層を適用し、
    前記強誘電体層の上に単一の上部電極を適用し、前記単一の上部電極は前記強誘電体層を介して前記複数の下部電極のそれぞれと接触する
    ことを含む、方法。
  7. 前記複数の下部電極のそれぞれのコンタクト領域上に追加の導電性コンタクト層を適用すること
    をさらに含む、請求項６に記載の方法。
  8. 前記単一の上部電極および前記強誘電体層と交差する前記複数の下部電極のそれぞれによってメモリセルが形成される、請求項７に記載の方法。
  9. 可撓性ベース基板と、
    前記可撓性ベース基板上に円形パターンで配置された複数の下部電極であって、前記円形パターンが前記複数の下部電極のうちの２つの下部電極の間の単一の開口部と前記円形パターンの中心の中央開口部とを含み、前記単一の開口部は、前記複数の下部電極の１つのサイズとほぼ同等のサイズを有し、前記複数の下部電極のそれぞれは、円形コンタクトと延長部材とを含む、複数の下部電極と、
    前記複数の下部電極の上に位置する強誘電体層と、
    前記強誘電体層上の単一の上部電極であって、前記上部電極は、リングと、中央部材と、周囲部材とを備え、前記リング、前記中央部材および前記周囲部材は、単一の連続片であり、前記周囲部材は、前記複数の下部電極のそれぞれとほぼ同様の形状を有し、前記リングは前記強誘電体層を介して前記複数の下部電極の前記それぞれの延長部材と接触し、前記中央部材は前記中央開口部に位置し、前記周囲部材は前記単一の開口部の上に位置する、単一の上部電極と
    を含む円形印刷メモリ装置。
  10. 前記周囲部材は、読み取り装置へのピン０として前記単一上部電極の周囲部材を識別するほぼゼロの抵抗を有する、請求項９に記載の円形印刷メモリ装置。

JP2018022374A 2017-03-06 2018-02-09 回転検出を備えた円形印刷メモリ装置 Active JP6896660B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/450,856 US10396085B2 (en) 2017-03-06 2017-03-06 Circular printed memory device with rotational detection
US15/450,856 2017-03-06

Publications (3)

Publication Number Publication Date
JP2018148204A true JP2018148204A (ja) 2018-09-20
JP2018148204A5 JP2018148204A5 (ja) 2021-03-25
JP6896660B2 JP6896660B2 (ja) 2021-06-30

Family

ID=61274082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018022374A Active JP6896660B2 (ja) 2017-03-06 2018-02-09 回転検出を備えた円形印刷メモリ装置

Country Status (4)

Country Link
US (2) US10396085B2 (ja)
EP (1) EP3373207B1 (ja)
JP (1) JP6896660B2 (ja)
CN (1) CN108538842B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396085B2 (en) * 2017-03-06 2019-08-27 Xerox Corporation Circular printed memory device with rotational detection
US10796212B2 (en) 2018-10-02 2020-10-06 Xerox Corporation Orientation-agnostic method to interface to printed memory label

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932477B1 (ko) 2004-07-22 2009-12-17 니폰덴신뎅와 가부시키가이샤 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법
NO324539B1 (no) 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
FR2925748B1 (fr) 2007-12-21 2010-01-29 Commissariat Energie Atomique Support de stockage de donnees et procede associe
JP6299114B2 (ja) * 2013-08-29 2018-03-28 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
CN104409632B (zh) * 2014-05-31 2017-05-10 福州大学 一种多层结构有机阻变存储器的3d打印制备方法
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US10396085B2 (en) * 2017-03-06 2019-08-27 Xerox Corporation Circular printed memory device with rotational detection

Also Published As

Publication number Publication date
EP3373207A1 (en) 2018-09-12
US11075210B2 (en) 2021-07-27
EP3373207B1 (en) 2020-10-14
US20190378847A1 (en) 2019-12-12
JP6896660B2 (ja) 2021-06-30
CN108538842A (zh) 2018-09-14
US10396085B2 (en) 2019-08-27
US20180254280A1 (en) 2018-09-06
CN108538842B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN108919535B (zh) 显示基板母板、显示基板及其制造方法、显示装置
US9755503B2 (en) Semiconductor device for controlling power-up sequences
US10754458B2 (en) Touch screen and display device having the same
JP6896660B2 (ja) 回転検出を備えた円形印刷メモリ装置
TW201603037A (zh) 記憶體對映
CN108780373A (zh) 具有周期性电极的菱形网格电极矩阵
US10090033B2 (en) PUF circuit and magnetoresistive device and control method thereof
US11112898B2 (en) Force touch structure, force touch panel and display device
US10236075B1 (en) Predicting tunnel barrier endurance using redundant memory structures
US10910436B2 (en) Asymmetric selectors for memory cells
US20130235285A1 (en) Touch panel assemblies and methods of manufacture
US9899099B2 (en) Electronic device including fuse element having three or more junctions for reduced area and improved degree of integration
JP7015733B2 (ja) 配向に対するロバスト性を有する円形印刷メモリシステム及び方法
CN110751968A (zh) 用于puf的电路结构、获取puf数据的方法及电子设备
US20190213066A1 (en) Memory device and method for guaranteeing a mapping table
Fieback et al. PVT Analysis for RRAM and STT-MRAM-based Logic Computation-in-Memory
US8815613B2 (en) Method of manufacturing touch sensing panel
TWI711049B (zh) 記憶體裝置及資料寫入方法
CN217982408U (zh) 量子比特结构、量子芯片及量子计算机
JP2014199698A (ja) 半導体記憶装置及び半導体記憶装置の制御方法
US20230253039A1 (en) Memory device and method for operating the same
US20230015243A1 (en) Display device
JPWO2016181609A1 (ja) 半導体記憶装置
KR20220069794A (ko) 표시 장치
CN118113530A (zh) 芯片故障定位方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180223

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210205

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210322

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210415

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210609

R150 Certificate of patent or registration of utility model

Ref document number: 6896660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250