JP2018133910A

JP2018133910A - 電源回路

Info

Publication number: JP2018133910A
Application number: JP2017025930A
Authority: JP
Inventors: 山中　豊; Yutaka Yamanaka; 豊山中
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2017-02-15
Filing date: 2017-02-15
Publication date: 2018-08-23

Abstract

【課題】回路動作を停止することなく出力電圧の切り換えを行う構成で、コンパクトな構成で実施することができるようにした電源回路を提供する。
【解決手段】スイッチング電源回路１は、車載バッテリ２の電圧ＶＢを昇圧回路３により昇圧した出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力する。昇圧回路３のＭＯＳＦＥＴ７および８は、制御回路４によりゲート駆動される。出力電圧Ｖｏｕｔ１からＶｏｕｔ２への切り換えは、参照電圧設定回路１８の抵抗１８ｃを切換回路２０により短絡させることで行う。切換回路２０は、抵抗１８ｃに並列に接続され、抵抗Ｒ１〜Ｒ３をスイッチＳＷ１〜ＳＷ３で接続するとともに、スイッチＳＷ４で短絡する。抵抗Ｒ１、Ｒ２、Ｒ３を順次接続し、この後スイッチＳＷ４で短絡することで、抵抗値を段階的に変化させるので、出力電圧の変動を抑制できる。
【選択図】図１

Description

本発明は、電源回路に関する。

電源回路においては、制御回路により出力電圧を変更設定可能な構成のものがある。この場合、出力電圧の切り替え動作は、一度回路動作を停止してリファレンス電圧をスイッチ回路などにより変更している。回路動作を停止することなくリファレンス電圧の変更設定を行うと、急激な変化に対して出力電圧がオーバーシュートすることがあるため、動作不具合を発生するおそれがあるので、実用上においては回路動作を停止することが行われる。

そこで、特許文献１に示すような出力電圧の切り換えを行う構成のものが考えられている。このものは、制御装置によりリファレンス電圧を切り換える際に、抵抗とコンデンサを用いて徐々に変化させるようにしている。

しかしながら、このような電源回路を半導体装置で形成する場合には、コンデンサを設けることはチップ面積を占有する率が高くなり、全体としてチップサイズが大となる傾向になり、このような構成を採用することは好ましくなかった。

特開平１１−１１９８４５号公報

本発明は、上記事情を考慮してなされたもので、その目的は、回路動作を停止することなく出力電圧の切り換えを行う構成で、コンパクトな構成で実施することができるようにした電源回路を提供することにある。

請求項１に記載の電源回路は、電源電圧を設定された参照電圧に応じた出力電圧に変換する電圧変換回路と、前記参照電圧を出力する参照電圧設定回路と、前記参照電圧設定回路による前記参照電圧を切り換え設定するものであって、切り換え前の参照電圧と切り換え後の参照電圧との間を、抵抗要素を有する回路により複数段階で変化させる切換回路とを備えている。

上記構成を採用することにより、電圧変換回路による出力電圧を切り換える場合に、参照電圧設定回路による参照電圧を切換回路により切り換え設定する。このとき、切換回路は、切り換え前の参照電圧と切り換え後の参照電圧に移行させる際に、抵抗要素を有する回路により複数段階で変化させる。これにより、参照電圧は電圧差が少ない複数段階の電圧レベルを経て変更設定できる。この結果、参照電圧の切り換え時に発生する出力電圧のオーバーシュートあるいはアンダーシュートを抑制することができる。

第１実施形態を示す電気的構成図各部の信号変化および電圧変化を示すタイムチャート第２実施形態を示す電気的構成図第３実施形態を示す電気的構成図各部の信号変化及び電圧変化を示すタイムチャート

（第１実施形態）
以下、本発明をスイッチング電源回路に用いた場合の第１実施形態について、図１および図２を参照して説明する。

図１において、スイッチング電源回路１は、車載バッテリ２の電源電圧ＶＢを昇圧回路３により昇圧するもので、制御回路４により駆動制御する構成である。車載バッテリ２にはコンデンサ５が並列に接続されている。昇圧回路３は、昇圧コイル６、ＭＯＳＦＥＴ７、ＭＯＳＦＥＴ８、電流検出抵抗９などを備える。スイッチング素子としてのＭＯＳＦＥＴ７はＮチャンネル型であり、ＭＯＳＦＥＴ８はＰチャンネル型である。また、ＭＯＳＦＥＴ７および８は、それぞれボディダイオード７ａ、８ａを有する。

昇圧回路３は、昇圧動作をすることで出力端子ＯＵＴに２段階の異なる電圧Ｖｏｕｔ１およびＶｏｕｔ２を出力する。出力端子ＯＵＴにはコンデンサ１０がグランドとの間に接続されている。車載バッテリ２の正極端子は、昇圧コイル６、ＭＯＳＦＥＴ７および電流検出抵抗９を介してグランドに接続される。昇圧コイル６とＭＯＳＦＥＴ７の共通接続点は、ＭＯＳＦＥＴ８を介して出力端子ＯＵＴに接続される。

制御回路４は、コンパレータ１１からバッファ回路１２、１３をそれぞれ介して昇圧回路３のＭＯＳＦＥＴ７、８にＰＷＭ信号でゲート駆動信号を与える。コンパレータ１１は、３入力型のもので、反転入力端子に三角波生成回路１４から基準となる三角波が入力され、一つの非反転入力端子にＤｕｔｙ制限回路１５からＤｕｔｙの上限および下限を制限する信号が入力される。また、コンパレータ１１は、他の非反転入力端子に誤差検出回路１６から目標とする出力電圧Ｖｏｕｔ１あるいはＶｏｕｔ２に対して出力電圧Ｖｏｕｔとの差に対応する誤差信号が入力される。

誤差検出回路１６は、エラーアンプ１７、参照電圧設定回路１８、分圧回路１９などを備える。エラーアンプ１７は、反転入力端子に参照電圧設定回路１８から参照電圧Ｖｒｅｆ１またはＶｒｅｆ２が入力される。参照電圧設定回路１８は、３個の抵抗１８ａ、１８ｂ、１８ｃの直列回路が、電圧Ｖｒｅｆを与える端子とグランドとの間に接続した構成である。エラーアンプ１７の非反転入力端子には、分圧回路１９から出力電圧Ｖｏｕｔに相当する検出信号が入力される。エラーアンプ１７の非反転入力端子と出力端子との間に帰還抵抗１７ａが接続されている。

分圧回路１９は、抵抗１９ａおよび１９ｂの直列回路からなる。出力電圧Ｖｏｕｔは、分圧回路１９に印加され、抵抗１９ｂの端子電圧が検出信号とされる。参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、リファレンス電圧Ｖｒｅｆとしてバンドギャップなどの基準電圧を利用して生成したものを、参照電圧設定回路１８の抵抗１８ａと１８ｂとの共通接続点に現れる電圧として設定される。

この場合、参照電圧Ｖｒｅｆ１は、２つの抵抗１８ｂおよび１８ｃの分圧として設定され、参照電圧Ｖｒｅｆ２は、抵抗１８ｃを短絡したときの抵抗１８ｂの分圧として設定される。参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、切換回路２０により後述するようにして切り換えられる。

切換回路２０は、抵抗Ｒ１とスイッチＳＷ１の直列回路、抵抗Ｒ２とスイッチＳＷ２の直列回路、抵抗Ｒ３とスイッチＳＷ３の直列回路、スイッチＳＷ４の４つの回路を並列に接続した構成である。切換回路２０は、参照電圧設定回路１８の抵抗１８ｃに並列に接続されている。スイッチＳＷ１〜ＳＷ４は、制御ロジック回路２１からオンオフの制御信号が与えられる。制御ロジック回路２１は、外部のＭＰＵ２２から切換信号である制御ロジック信号が与えられると、スイッチＳＷ１〜ＳＷ４の切換動作を制御する。

また、昇圧回路３に設けられた電流検出抵抗９の端子電圧は、過電流検出回路２３に入力され、ＭＯＳＦＥＴ７に過電流が流れるとこれを検出する。図示しない制御回路により、過電流検出回路２３の過電流検出に応じてＭＯＳＦＥＴ７、８の動作が制御される。

次に、上記構成の作用について、図２も参照して説明する。
図２の時刻ｔ０からｔ３までの前半では、スイッチング電源回路１が、出力電圧Ｖｏｕｔ１を出力する状態から、出力電圧Ｖｏｕｔ１よりも低い出力電圧Ｖｏｕｔ２に切り換える動作を示している。また、図２のｔ４からｔ７までの後半では、スイッチング電源回路１が、出力電圧Ｖｏｕｔ２を出力する状態から、出力電圧Ｖｏｕｔ１に切り換える動作を示している。この出力電圧の切り換えは、外部制御のＭＰＵ２２からの信号に基づいて制御ロジック回路２１から制御ロジック信号として出力されることで行われる。この場合、出力電圧Ｖｏｕｔの切り換えのタイミングは、負荷電流の増減などに応じて実施することも可能である。

まず、時刻ｔ０以前において、スイッチング電源回路１が出力電圧Ｖｏｕｔ１を出力する状態では、切換回路２０はオフ状態すなわち分圧回路１８の抵抗１８ｃは有効に作用している状態である。スイッチング電源回路１は、昇圧回路３のＭＯＳＦＥＴ７および８に対して、制御回路４からＰＷＭ信号を与えて昇圧動作を行わせている。

具体的には、ＰＷＭ信号に応じて、ＭＯＳＦＥＴ７をオン、ＭＯＳＦＥＴ８をオフさせてコイル６に通電する動作と、ＭＯＳＦＥＴ７をオフ、ＭＯＳＦＥＴ８をオンさせてコイル６の昇圧された出力をコンデンサ１０に充電する昇圧動作を繰り返す。このとき、出力端子ＯＵＴの出力電圧Ｖｏｕｔは、誤差検出回路１６でモニタされており、参照電圧Ｖｒｅｆ１に相当する出力電圧Ｖｏｕｔ１となるようにＰＷＭ信号を制御している。参照電圧Ｖｒｅｆ１は、分圧回路１８により電圧Ｖｒｅｆを分圧した電圧としてエラーアンプ１７に入力されている。

エラーアンプ１７は、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆ１とを比較してその差に応じた電圧をコンパレータ１１に入力する。コンパレータ１１では、エラーアンプ１７から入力される電圧レベルと三角波生成回路１４により生成された三角波信号とを比較して、エラーアンプ１７からの電圧が大きい期間中ハイレベルの信号をＰＷＭ信号として出力する。

これにより、エラーアンプ１７からの電圧信号のレベルが大きいとき、すなわち、出力電圧Ｖｏｕｔが、参照電圧Ｖｒｅｆ１により設定すべき出力電圧Ｖｏｕｔ１との差が大きいほど、コンパレータ１１によるハイレベルの信号出力期間が長くなる。この結果、出力端子ＯＵＴの出力電圧Ｖｏｕｔが、設定すべき出力電圧Ｖｏｕｔ１となるまで昇圧動作が行われるようになる。

次に、上記の状態において、図２（ａ）に示すように、外部のＭＰＵ２２から時刻ｔ０で出力電圧切り換えの制御ロジック信号が制御ロジック回路２１に与えられた場合の動作について説明する。制御ロジック回路２１は、図２（ｂ）に示すように、時刻ｔ０で切換回路２０のスイッチＳＷ１をオンする制御信号を出力する。これにより、切換回路２０の抵抗Ｒ１が参照電圧設定回路１８の抵抗１８ｃに並列に接続された状態となる。

参照電圧設定回路１８の各抵抗１８ａ、１８ｂ、１８ｃの抵抗値をＲａ、Ｒｂ、Ｒｃとすると、スイッチＳＷ１がオンされたことにより、抵抗１８ｃの抵抗値Ｒｃが若干小さい値となる。これによって、参照電圧設定回路１８によるエラーアンプ１７への参照電圧Ｖｒｅｆ１は、これよりも少し低い電圧Ｖｒｅｆｘ１となる。この結果、出力電圧Ｖｏｕｔも比較する参照電圧が小さくなることで、制御回路４による制御で、出力電圧Ｖｏｕｔ１よりも若干小さい電圧Ｖｘ１になる。このとき、出力電圧Ｖｏｕｔが変化することで、図２（ｆ）に示すように、若干リプルが生じているが、電圧変動幅が小さいのでリプルの振幅を小さくすることができる。

この後、制御ロジック回路２１は、時間Ｔａが経過して出力電圧ＶｏｕｔがＶｘ１に安定すると、図２（ｃ）に示すように、時刻ｔ１でスイッチＳＷ２をオンする制御信号を出力する。これにより、切換回路２０の抵抗Ｒ１に加えて抵抗Ｒ２が参照電圧設定回路１８の抵抗１８ｃに並列に接続された状態となる。

参照電圧設定回路１８においては、抵抗１８ｃに抵抗Ｒ１およびＲ２が並列に接続された状態となり、抵抗１８ｃの抵抗値Ｒｃはさらに小さい値となる。これによって、参照電圧設定回路１８によるエラーアンプ１７への参照電圧Ｖｒｅｆｘ１から、さらに低い参照電圧Ｖｒｅｆｘ２となり、出力電圧Ｖｏｕｔを低い電圧Ｖｘ２まで低下させることができる。この場合も、出力電圧Ｖｏｕｔが変化することで、図２（ｆ）に示すように、若干リプルが生じているが、電圧変動幅が小さいのでリプルの振幅を小さくすることができる。

以下、同様にして、図２（ｄ）、（ｅ）に示すように、時間Ｔｂ、Ｔｃが経過すると、制御ロジック回路２１は、時刻ｔ２、ｔ３で順にスイッチＳＷ３、ＳＷ４をオンする制御信号を出力する。スイッチＳＷ３のオンによって、参照電圧がＶｒｅｆｘ３に低下して出力電圧ＶｏｕｔがＶｘ３まで低下する。そして、スイッチＳＷ４のオンによって抵抗１８ｃが短絡された状態となるので、参照電圧設定回路１８においては、抵抗１８ａおよび１８ｂにより分圧される参照電圧Ｖｒｅｆ２が設定されるようになる。

この結果、出力電圧Ｖｏｕｔは、最初に設定されていた出力電圧Ｖｏｕｔ１から段階的にＶｘ１、Ｖｘ２、Ｖｘ３と低下し、最後に切換目標である出力電圧Ｖｏｕｔ２まで低下する。このような制御回路４による制御で、出力電圧Ｖｏｕｔは、図２（ｆ）に示すように、スイッチＳＷ１〜ＳＷ４の切り換え毎に若干リプルが生じるが、全体としての変動レベルは抑制することができ、オーバーシュートあるいはアンダーシュートが発生することを抑制することができる。

次に、上記のように出力電圧Ｖｏｕｔ２を出力している状態において、図２（ａ）に示すように、外部のＭＰＵ２２から時刻ｔ４で出力電圧切り換えオフの制御ロジック信号が制御ロジック回路２１に与えられた場合の動作を説明する。

この場合には、制御回路４は、上述と逆の動作を行うように制御を実施し、出力電圧Ｖｏｕｔ２から出力電圧Ｖｏｕｔ１に戻す。制御ロジック回路２１は、図２（ｅ）に示すように、時刻ｔ４で切換回路２０のスイッチＳＷ４をオフする制御信号を出力する。これにより、切換回路２０による参照電圧設定回路１８の抵抗１８ｃの短絡状態が解除され、抵抗１８ｃに抵抗Ｒ１、Ｒ２、Ｒ３が並列に接続された状態となる。

これにより、参照電圧Ｖｒｅｆ２は若干高い電圧Ｖｒｅｆｘ３に変化し、出力電圧Ｖｏｕｔ２はこれよりも少し高い出力電圧Ｖｘ３に変化する。このとき、出力電圧Ｖｏｕｔの変化は小さいので、この変化による電圧リプルも小さくすることができる。

この後、制御ロジック回路２１は、時間Ｔｘが経過して出力電圧ＶｏｕｔがＶｘ３で安定すると、図２（ｄ）に示すように、時刻ｔ５でスイッチＳＷ３をオフする制御信号を出力する。これにより、切換回路２０の抵抗Ｒ１およびＲ２が参照電圧設定回路１８の抵抗１８ｃに並列に接続された状態となる。これによって、参照電圧設定回路１８によるエラーアンプ１７への参照電圧Ｖｒｅｆは、さらに高い電圧Ｖｒｅｆｘ２となり、出力電圧Ｖｏｕｔを高い電圧Ｖｘ２に設定することができる。

以下、同様にして、図２（ｃ）、（ｂ）に示すように、時間Ｔｙ、Ｔｚが経過すると、制御ロジック回路２１は、時刻ｔ６、ｔ７で順にスイッチＳＷ２、ＳＷ１をオフする制御信号を出力する。ＳＷ２のオフによって、参照電圧Ｖｒｅｆｘ１となって出力電圧ＶｏｕｔがＶｘ１に上昇する。そして、スイッチＳＷ１のオフによって切換回路２０はオフ状態となり、参照電圧設定回路１８においては、抵抗１８ａ、１８ｂおよび１８ｃにより分圧された抵抗１８ｂの端子電圧により参照電圧Ｖｒｅｆ１が設定されるようになる。

これによって、出力電圧Ｖｏｕｔ２から出力電圧Ｖｏｕｔ１へ切り換えを行う場合においても、切り換え時の出力電圧Ｖｏｕｔのリプル電圧を小さいレベルに抑制することができる。

このような本実施形態によれば、切換回路２０を設け、参照電圧設定回路１８による参照電圧Ｖｒｅｆ１およびＶｒｅｆ２の切り換え動作を段階的に変化させるようにしたので、電圧変更の際にオーバーシュートあるいはアンダーシュートが発生することを抑制することができる。

また、本実施形態によれば、切換回路２０の構成を複数の抵抗Ｒ１〜Ｒ３とスイッチＳＷ１〜ＳＷ４を用いる構成としたので、集積回路を形成する場合でもコンデンサのような面積を必要とする素子を用いないコンパクトな構成で実現することができる。

なお、上記実施形態では、昇圧回路３を備えるスイッチング電源回路１に適用した例を示したが、これに限らず、例えば、降圧回路を備えるスイッチング電源回路にも適用することができる。

上記構成において、エラーアンプ１７のゲインが低い場合には、スイッチＳＷ１〜ＳＷ４の切換時間つまりＴａ〜ＴｃあるいはＴｘ〜Ｔｚを長く設定することで、切り換え直後の電圧が不安定になる動作を抑制することができる。

（第２実施形態）
図３は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、シリーズ電源回路３０に適用した例を示している。このシリーズ電源回路３０は、車載バッテリ２の電源電圧ＶＢを所定の出力電圧Ｖｏｕｔ１またはＶｏｕｔ２まで降圧するシリーズレギュレータの構成を採用するものである。

図３において、電圧変換回路３１にはＰチャンネル型のＭＯＳＦＥＴ３２が設けられ、ソースは車載バッテリ２の正極端子に接続され、ドレインは分圧抵抗３３ａ、３３ｂを直列に介してグランドに接続されている。ＭＯＳＦＥＴ３２のゲートにはエラーアンプ３４からゲート駆動信号が与えられる。エラーアンプ３４の非反転入力端子は、分圧抵抗３３ａと３３ｂとの共通接続点から出力電圧Ｖｏｕｔの分圧電圧が与えられる。エラーアンプ３４の反転入力端子は、参照電圧設定回路３５から参照電圧Ｖｒｅｆ１あるいはＶｒｅｆ２が与えられる。

参照電圧設定回路３５は、３個の抵抗３５ａ、３５ｂ、３５ｃを直列に接続して参照電源Ｖｒｅｆとグランドの間に接続されている。参照電源Ｖｒｅｆは、例えばバンドギャップ回路などにより生成される基準電圧である。参照電圧Ｖｒｅｆ１は、３個の抵抗３５ａ〜３５ｃの直列回路に発生する抵抗３５ｂおよび３５ｃの分圧から設定される。また、参照電圧Ｖｒｅｆ２は、抵抗３５ｃを短絡した状態で、２個の抵抗３５ａ、３５ｂの直列回路に発生する抵抗３５ｂの分圧から設定される。

参照電圧Ｖｒｅｆ１およびＶｒｅｆ２の切り換えは、切換回路３６により行われる。この切換回路３６は、第１実施形態で示した切換回路２０とほぼ同じ構成を採用している。すなわち、切換回路３６は、抵抗Ｒ１とスイッチＳＷ１の直列回路、抵抗Ｒ２とスイッチＳＷ２の直列回路、抵抗Ｒ３とスイッチＳＷ３の直列回路、スイッチＳＷ４の４つの回路を並列に接続した構成である。切換回路３６は、参照電圧設定回路３５の抵抗３５ｃに並列に接続されている。

スイッチＳＷ１〜ＳＷ４は、制御ロジック回路３７からオンオフの制御信号が与えられる。制御ロジック回路３７は、外部のＭＰＵ３８から切換信号である制御ロジック信号が与えられると、スイッチＳＷ１〜ＳＷ４の切換動作を制御する。

上記構成を採用することで、切換回路３６を動作させない状態すなわち、スイッチＳＷ１〜４を全てオフ状態としている場合には、エラーアンプ３４に参照電圧Ｖｒｅｆ１が入力される。この状態で、出力端子ＯＵＴの出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ１と比較して低い場合にはエラーアンプ３４からＭＯＳＦＥＴ３２にゲート電圧を与えて出力電圧がＶｏｕｔ１となるように制御する。

この後、外部のＭＰＵ３８から出力電圧切り換えの制御ロジック信号が制御ロジック回路３７に与えられると、第１実施形態と同様にして、切換回路３６のスイッチＳＷ１〜ＳＷ４が順次オン動作され、参照電圧Ｖｒｅｆ２まで段階的に変化される。これにより、エラーアンプ３４は、ＭＯＳＦＥＴ３２へのゲート電圧を段階的に切り換えていくことで出力電圧ＶｏｕｔをＶｏｕｔ２まで低下させる。

これにより、出力電圧Ｖｏｕｔ１から段階的に出力電圧Ｖｏｕｔ２に変化させることで、出力電圧のリプルが低減され、オーバーシュートやアンダーシュートなどが発生するのを抑制することができる。
したがって、このような第２実施形態によっても第１実施形態と同様の効果を得ることができる。

（第３実施形態）
図４および図５は第３実施形態を示すもので、この実施形態では、第２実施形態で示した電源回路３０を、出願人が別途出願して公開された特開２０１４−１２０９５号公報に記載された実施形態に適用している。

公報に示した実施形態では、通信機の２つの異なる通信方式の切り換えに応じて、制御部により電源電圧とバースト電流抑制とを切り換える回路を設ける構成である。これに対して、この実施形態では、図４に示すように、車載バッテリ２から給電される第２実施形態で用いた電源回路３０に相当する電源回路４０を設け、バースト電流抑制回路４１と短絡回路４２の並列回路を介して通信機４３に必要な電圧を供給する構成である。電源回路４０は、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２に相当する電圧としてＶ１、Ｖ２を出力可能に構成されている。

バースト電流抑制回路４１は、抵抗ＲｂとコンデンサＣｂによりローパスフィルターを構成する回路を設けたものである。短絡回路４２は、スイッチあるいはスイッチング素子を設ける構成である。短絡回路４２は、制御回路４４によりオンオフ動作が制御される構成である。制御回路４４により短絡回路４２がオン動作されると、バースト電流抑制回路４１は短絡状態となり機能しない状態となる。制御回路４４は、第２実施形態においてはＭＰＵ３８に相当するもので、電源回路４０を外部から制御するものである。

通信機４３は、アンテナ４３ａを備えており、アンテナ４３ａを介して外部の無線通信装置と通信を行う。通信機４３は、２つの通信方式である第１通信方式と第２通信方式で通信が可能であり、制御回路４４は、そのときの通信方式に応じて電源回路４０および短絡回路４２の制御を行う。制御回路４４は、制御信号Ｓｃを出力して電源回路４０の出力電圧の切り換えを行い、制御信号Ｓｘを出力して短絡回路４２のオンオフ制御を行う。

第１通信方式は、例えばＷ−ＣＤＭＡ（登録商標）などの第３世代の通信方式（３Ｇ）を用いるもので、必要な電源電圧は３．５Ｖである。また、第２通信方式は、例えばＧＳＭ(登録商標)などの第２世代の通信方式（２Ｇ）を用いるもので、必要な電源電圧は５Ｖである。第２通信方式は、ＧＳＭ方式を採用することからいわゆるバースト通信となるので、バースト電流抑制回路４１を必要とする。

上記構成の作用について図５を参照して説明する。まず、通信状態がオフのときには、制御回路４４は、電源回路４０に対して制御信号Ｓｃにより５Ｖに対応する出力電圧Ｖ１を出力するように制御し、且つ、短絡回路４２に対して制御信号Ｓｘを与えてオープン状態としてバースト電流抑制回路４１を有効化する。

そして、通信機４３が時刻ｔ１で第１通信方式による通信を開始すると、制御回路４４は、制御信号Ｓｃを電源回路４０に与えて３．５Ｖに対応する出力電圧Ｖ２を出力するように制御する。また、制御回路４３は、同時に短絡回路４２に制御信号Ｓｘを与えて短絡状態に制御する。これにより、バースト電流抑制回路４１は無効化される。このとき通信機４３での消費電流は平均的な電流Ｉｃ１として流れ、これに対する電源回路４０では出力電流Ｉ１となる。

一方、通信機４３が第２通信方式による通信を開始すると、制御回路４４は、制御信号Ｓｃを電源回路４０に与えて５Ｖに対応する出力電圧Ｖ１を出力するように制御する。また、制御回路４４は、同時に短絡回路４２に制御信号Ｓｘを与えて短絡状態を解除し、バースト電流抑制回路４１を有効化する。ここで、電源回路４０の出力電圧Ｖ１である５Ｖとするのは、消費電流に基づくバースト電流抑制回路４１の抵抗Ｒｂによる電圧降下を１．５Ｖと見込んで、通信機４３に供給される電源電圧を３．５Ｖに維持するためである。

また、第２通信方式であるＧＳＭによる送信は、１つの通信フレームにおいて８スロット分の通信が行われる所謂バースト通信となる。このため、通信機４３の消費電流が、図５（ｄ）に示すように、通信が行われるタイミングに合わせて間欠的且つ急激に流れる矩形状のバースト電流Ｉｃ２となる。このとき、バースト電流抑制回路４１の作用により、電源回路３０の出力端子側における電流波形は、図５（ｃ）に示すように鈍りが生じるので、急激な変化を緩和してピーク値がＩ２程度の電流とすることができる。

なお、時刻ｔ３になって第２通信方式による送信が終了し、通信ＯＦＦ状態になっても、制御回路４３は第２通信方式に対応した制御状態を維持しており、次に第１通信方式に切り換わるときに前述の切換動作が行われる。

このような第３実施形態によれば、電源回路３０を設けて制御回路４３により電圧の切換を制御するので、短絡回路４２はスイッチ機能のみを設ける構成とすることができ、抵抗などを介在させて電圧を降下させる必要がなくなる。

なお、上記構成では、シリーズ電源回路３０を用いているが、スイッチング電源回路を用いることもできる。
また、上記実施形態では、シリーズ電源回路３０を特開２０１４−１２０９５号公報に記載された実施形態に適用した例として示したが、この他に、出願人が別途出願して公開された特開２０１４−１１５８８２号公報に記載された実施形態などにも適用することもできる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上記実施形態では、参照電圧を変更することで出力電圧を切り換える構成の電源回路に適用したが、出力電圧をエラーアンプに入力する分圧回路の抵抗値を切り換える構成部分に切換回路を設ける構成とすることもできる。

切換回路の抵抗は、Ｒ１〜Ｒ３の３個に限らず、出力電圧Ｖｏｕｔの変化幅が小さいなどの場合には必要に応じて１個あるいは２個設ける構成でも良い。また、出力電圧Ｖｏｕｔの変化幅が大きく、オーバーシュートやアンダーシュートの抑制効果を高めるために、４個以上を設ける構成とすることもできる。

また、切換回路２０では、スイッチＳＷ４で短絡状態を形成する構成としたが、これに限らず、全てのスイッチに抵抗を直列に接続する構成としても良い。
上記実施形態では、切換回路２０を抵抗とスイッチで構成したが、ＭＯＳＦＥＴやバイポーラトランジスタなどの能動素子を用い、出力端子間のインピーダンスを、ゲート電圧あるいはベース電流を制御することで段階的に変化させる構成とすることもできる。さらに、インピーダンスを連続的に変化させることでさらに出力電圧の変動を抑制することができるようになる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はスイッチング電源回路（電源回路）、２は車載バッテリ、３は昇圧回路（電圧変換回路）、４は制御回路、７はＮチャンネル型のＭＯＳＦＥＴ（スイッチング素子）、８はＰチャンネル型のＭＯＳＦＥＴ（スイッチング素子）、１０はコンデンサ、１１はコンパレータ、１４は三角波生成回路、１６は誤差検出回路、１７はエラーアンプ、１８は参照電圧設定回路、２０、３６は切換回路、３０はシリーズ電源回路（電源回路）、３１は電圧変換回路、３２はＰチャンネル型のＭＯＳＦＥＴ（半導体素子）、３４はエラーアンプ、３５は参照電圧設定回路、４０は電源回路、４２は短絡回路、４３は通信機、４４は制御回路である。

Claims

電源電圧を設定された参照電圧に応じた出力電圧に変換する電圧変換回路（３、３１）と、
前記参照電圧を出力する参照電圧設定回路（１８、３５）と、
前記参照電圧設定回路による前記参照電圧を切り換え設定するものであって、切り換え前の参照電圧と切り換え後の参照電圧との間を、抵抗要素を有する回路により複数段階で変化させる切換回路（２０、３６）とを備えた電源回路。
前記切換回路（２０、３６）は、前記抵抗要素として、複数個の抵抗（Ｒ１〜Ｒ３）を用いて短絡状態まで切り換え接続することで参照電圧を複数段階に変化させる請求項１に記載の電源回路。
前記電圧変換回路（３）は、スイッチング素子（７、８）を備え、前記スイッチング素子のスイッチング動作により前記参照電圧に対応する出力電圧を出力する請求項１または２に記載の電源回路。
前記電圧変換回路（３１）は、半導体素子（３２）を備え、前記半導体素子を前記参照電圧に応じて駆動制御することで出力電圧を出力する請求項１または２に記載の電源回路。