JP2018125814A - Transmission device, transmission method, and transmission system - Google Patents
Transmission device, transmission method, and transmission system Download PDFInfo
- Publication number
- JP2018125814A JP2018125814A JP2017018980A JP2017018980A JP2018125814A JP 2018125814 A JP2018125814 A JP 2018125814A JP 2017018980 A JP2017018980 A JP 2017018980A JP 2017018980 A JP2017018980 A JP 2017018980A JP 2018125814 A JP2018125814 A JP 2018125814A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- string
- data string
- constituting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、伝送装置、伝送方法及び伝送システムに関する。 The present invention relates to a transmission device, a transmission method, and a transmission system.
近年では、IC(Integrated Circuit)の処理速度の向上に伴い、IC間のデータ伝送量が増大する傾向にある。データを高速伝送するための技術として、高速シリアル伝送を採用した通信インターフェースが提案されている。高速シリアル伝送の方式としては、例えば8B/10B符号化方式が知られている。しかしながら、8B/10B符号化方式は、伝送オーバーヘッドが比較的多い。そこで、伝送オーバーヘッドを低減する技術として、64B/66B符号化方式が提案されている。64B/66B符号化方式を用いれば、伝送オーバーヘッドが減少するため、伝送効率を向上させることができる。 In recent years, the amount of data transmission between ICs tends to increase as the processing speed of IC (Integrated Circuit) increases. A communication interface employing high-speed serial transmission has been proposed as a technique for transmitting data at high speed. As a high-speed serial transmission system, for example, an 8B / 10B encoding system is known. However, the 8B / 10B encoding scheme has a relatively large transmission overhead. Therefore, a 64B / 66B encoding scheme has been proposed as a technique for reducing transmission overhead. If the 64B / 66B encoding method is used, the transmission overhead is reduced, so that the transmission efficiency can be improved.
しかしながら、64B/66B符号化方式においても、所定長のデータに対して一律に所定長のヘッダが付加される。ここで、一律の伝送オーバーヘッドを解消すべく、必要な場合にのみ所定のシンボル等を付加するようにすることが考えられるが、このようにした場合には、エラー訂正が必ずしも容易ではない。 However, even in the 64B / 66B encoding scheme, a header having a predetermined length is uniformly added to data having a predetermined length. Here, in order to eliminate the uniform transmission overhead, it is conceivable to add a predetermined symbol or the like only when necessary, but in this case, error correction is not always easy.
本発明の目的は、信頼性を確保しつつ伝送効率を向上させ得る伝送装置、伝送方法及び伝送システムを提供することにある。 An object of the present invention is to provide a transmission apparatus, a transmission method, and a transmission system that can improve transmission efficiency while ensuring reliability.
本発明の一態様によれば、送信データを構成する複数のデータ列のうち、特定のデータ列との間の一致度が閾値以上である第1のデータ列に対して識別データを付加する第1の付加手段と、伝送路を介して前記複数のデータ列の各々を順次送信する送信手段であって、前記データ列を構成する複数のデータの各々を、前記伝送路を構成する複数のレーンの各々を介して送信する送信手段とを有することを特徴とする伝送装置が提供される。
本発明の他の態様によれば、送信データを構成する複数のデータ列のうち、特定のデータ列との間の一致度が閾値以上である第1のデータ列に対して識別データを付加する第1の付加手段と、伝送路を介して前記複数のデータ列の各々を順次送信する送信手段であって、前記データ列を構成する複数のデータの各々を、前記伝送路を構成する複数のレーンの各々を介して送信する送信手段とを有する第1の装置と、前記伝送路を介して前記複数のデータ列の各々を順次受信する受信手段と、前記複数のデータ列のうちから前記識別データを削除する削除手段とを有する第2の装置とを有することを特徴とする伝送システムが提供される。
According to one aspect of the present invention, the identification data is added to the first data string whose degree of coincidence with the specific data string is greater than or equal to the threshold value among the plurality of data strings constituting the transmission data. 1 adding means and transmitting means for sequentially transmitting each of the plurality of data strings via a transmission line, each of the plurality of data constituting the data string being sent to a plurality of lanes constituting the transmission line And a transmission means for transmitting via each of the transmission devices.
According to another aspect of the present invention, identification data is added to a first data string having a degree of coincidence with a specific data string that is greater than or equal to a threshold value among a plurality of data strings constituting transmission data. 1st addition means and transmission means for sequentially transmitting each of the plurality of data strings via a transmission line, each of a plurality of data constituting the data string being a plurality of data constituting the transmission line A first device having transmission means for transmitting via each of the lanes; reception means for sequentially receiving each of the plurality of data strings via the transmission line; and the identification from among the plurality of data strings There is provided a transmission system comprising a second device having a deleting means for deleting data.
本発明によれば、信頼性を確保しつつ伝送効率を向上させ得る伝送装置、伝送方法及び伝送システムを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the transmission apparatus, the transmission method, and transmission system which can improve transmission efficiency, ensuring reliability can be provided.
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
[一実施形態]
本発明の一実施形態による伝送装置、伝送方法及び伝送システムについて図面を用いて説明する。図1は、本実施形態による伝送システムを示す図である。なお、ここでは、送信側のIC、即ち、第1のIC102と、受信側のIC、即ち、第2のIC103とが、比較的近距離でデータ伝送を行う場合を例に説明するが、これに限定されるものではない。また、ここでは、ある機器内に本実施形態による伝送システム(通信システム)100が備えられている場合を例に説明するが、これに限定されるものではない。例えば、第1のIC102と第2のIC103とが別個の機器に備えられていてもよい。第1のIC102が本実施形態による伝送装置(通信装置)に対応すると考えることもできるし、伝送システム100が本実施形態による伝送装置(通信装置)に対応すると考えることもできる。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[One Embodiment]
A transmission apparatus, a transmission method, and a transmission system according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a transmission system according to the present embodiment. Note that, here, a case where the transmitting side IC, i.e., the
イメージセンサ(撮像素子)101は、図示しない撮像光学系(レンズユニット)によって形成される光学像(光学情報)を画像データ(電気情報)に変換する。
第1のIC(第1の装置)102は、イメージセンサ101から出力される画像データを、伝送路108を介して受信する。イメージセンサ101と第1のIC102との間の通信インターフェースは、例えばPCI Expressのような汎用規格の通信インターフェースでもあってもよいし、独自の通信インターフェースであってもよい。第1のIC102は、受信した画像データに対して、第1のIC102に備えられた画像処理部(図示せず)を用いて画像処理を行い、画像処理が施された画像データを例えば第1のメモリ104に書き込む。また、第1のIC102は、第1のIC102に対してカスケード接続された第2のIC103に、イメージセンサ101から受け取った画像データをそのまま転送することもできる。第1のIC102は、信号線111を介してイメージセンサ101に対して種々のリクエスト信号(制御信号)を送信し得る。かかるリクエスト信号としては、画像データの送信要求信号や、トレーニングシーケンスの開始要求信号等が挙げられる。
The image sensor (imaging element) 101 converts an optical image (optical information) formed by an imaging optical system (lens unit) (not shown) into image data (electrical information).
A first IC (first device) 102 receives image data output from the
第1のIC102には、第1のメモリ104が接続されている。第1のメモリ104としては、例えばDRAM(Dynamic Random Access Memory)等が用いられている。また、第1のメモリ104として、不揮発性のメモリを用いるようにしてもよい。不揮発性のメモリとしては、例えばフラッシュメモリ等が挙げられる。第1のメモリ104は、第1のIC102に備えられた制御部301(図3参照)のワーク領域、コンピュータプログラムのロード領域等として機能し得る。また、第1のメモリ104は、第1のIC102に備えられた画像処理部(図示せず)によって画像処理が施された画像データ等を記憶し得る。
A
第2のIC(第2の装置)103は、第1のIC102から出力されるデータを、伝送路109を介して受信する。第1のIC102と第2のIC103との間の通信インターフェースは、第1のIC102から第2のIC103にデータを送信する単方向の通信インターフェースであり、第2のIC103から第1のIC102にはデータの送信は行われない。第2のIC103には、例えば以下のようなデータが入力される。例えば、イメージセンサ101から出力される画像データが、第1のIC102を介して第2のIC103に入力される。また、第1のメモリ104に記憶されているデータが、第1のIC102を介して第2のIC103に入力される。第2のIC103には、第2のメモリ105が接続されている。第2のメモリ105としては、例えばDRAM等が用いられている。また、第2のメモリ105として、不揮発性のメモリを用いるようにしてもよい。第2のIC103は、第1のIC102から出力されるデータを、伝送路109を介して受信し、受信したデータを第2のメモリ105に記憶する。第2のIC103は、受信したデータをいずれの機能ブロックに送信するかを、受信したパケット情報等に基づいて判定する。
The second IC (second device) 103 receives the data output from the first IC 102 via the
第2のIC103は、信号線110を介して第1のIC102に対してリクエスト信号(制御信号)を送信し得る。かかるリクエスト信号としては、第1のIC102から第2のIC103へのデータ出力の停止要求信号、即ち、データ出力停止要求信号が挙げられる。例えば、信号線110を介して出力されるデータ出力停止要求信号をHighレベルにすると、第1のIC102は、第2のIC103への所定のデータの送信を所定期間内に停止する。第2のIC103は、カスケード接続された複数のICのうちの最終段のICである。第2のIC103には、イメージセンサ101から出力される画像データが第1のIC102を介して入力される。また、第2のIC103には、第1のIC102によって画像処理された画像データ、即ち、画像処理後の画像データが入力される。第2のIC103は、受信したデータを、例えば、不揮発性の記録媒体106に記録することができる。第2のIC103は、記録媒体106に記録されたデータを記録媒体106から読み出すこともできる。記録媒体106としては、例えばSDメモリカード等が用いられる。また、第2のIC103は、出力端子107を介してデータを出力することもできる。出力端子107としては、例えば、HDMI(登録商標)(High−Definition Multimedia Interface、高精細度マルチメディアインターフェース)規格の出力端子等が挙げられる。
The second IC 103 can transmit a request signal (control signal) to the first IC 102 via the
図2は、IC間の伝送路を示す図である。図2に示すように、第1のIC102と第2のIC103との間でデータ伝送を行うための伝送路109は、8つの物理的な伝送路、即ち、8つレーンLane0〜Lane7によって構成されている。なお、レーン一般について説明する際には符号Laneを用い、特定のレーンについて説明する際には、符号Lane0〜Lane7を用いることとする。エンベデットクロック方式のデータ伝送が伝送路109を介して行われる。
FIG. 2 is a diagram illustrating a transmission path between ICs. As shown in FIG. 2, a
図3は、IC内に備えられたブロックの構成を示す図である。第1のIC102と第2のIC103とは、ブロック300をそれぞれ含む。ここでは、第1のIC102に備えられたブロック300の構成と第2のIC103に備えられたブロック300の構成とが同一である場合を例に説明する。このため、同じ図面、即ち、図3を用いて、第1のIC102に備えられたブロック300と第2のIC103に備えられたブロック300とを説明することとする。なお、第1のIC102に備えられたブロック300の構成と第2のICに備えられたブロック300の構成とは、一部が異なっていてもよい。ブロック300は、データ通信における物理層及びリンク層に属する。ブロック300には、制御部301と、データ受信部302と、受信データ解析部303と、外部メモリ制御部304と、データ調停部305と、データバッファ306と、送信データ判別部307と、識別データ付加部308とを含んでいる。ブロック300は、更に、データ出力制御部309と、スクランブル処理部310と、データ送信部311とを含んでいる。各機能ブロックは、システムバス312を介して制御部301により制御される。
FIG. 3 is a diagram illustrating a configuration of a block provided in the IC. The
第1のIC102に備えられた制御部301は、例えば第1のメモリ104に記憶されたプログラムに基づいて各々の機能ブロックを制御する。第2のIC103に備えられた制御部301は、例えば第2のメモリ105に記憶されたプログラムに基づいて各々の機能ブロックを制御する。
The
データ受信部302は、物理層に属している。第1のIC102に備えられたデータ受信部302は、伝送路108を介して複数のデータ列の各々を順次受信する受信手段として機能する。第2のIC103に備えられたデータ受信部302は、伝送路109を介してデータを受信する。データ受信部302は、データ通信のための電気的信号を1又は0のデジタルデータに変換し、当該デジタルデータを受信データ解析部303に送信する。
The
受信データ解析部303は、データ受信部302から出力されるデジタルデータを受信し、受信したデータを解析する。受信データ解析部303は、受信したデータからSTART制御情報401、パケットヘッダ402、パケットペイロード(ペイロードデータ)403、及び、END制御情報404を判別し、パケット構造を特定する。受信データ解析部303は、受信したパケット情報に基づいて、パケットペイロード403を、データ調停部305、又は、外部メモリ制御部304に送信する。パケットペイロード403が第1のIC102に備えられた外部メモリ制御部304に送信された場合には、第1のメモリ104にデータが書き込まれることとなる。パケットペイロード403が第2のIC103に備えられた外部メモリ制御部304に送信された場合には、第2のメモリ105にデータが書き込まれることとなる。また、受信データ解析部303は、受信したデータのうちに後述する識別データ(識別用データ、識別データ列、識別用データ列)が存在するか否かを確認し、受信したデータのうちに識別データが存在する場合には、当該識別データを削除する。受信データ解析部303は、受信した複数のデータ列のうちから識別データを削除する削除手段として機能する。なお、受信データ解析部303による識別データの削除の詳細については、後述することとする。
The reception
第1のIC102に備えられた外部メモリ制御部304は、第1のメモリ104に対してデータの書き込みや読み出しを行う。第2のIC103に備えられた外部メモリ制御部304は、第2のメモリ105に対してデータの書き込みや読み出しを行う。
An external
データ調停部305は、受信データ解析部303から出力されるデータと外部メモリ制御部304から出力されるデータとを調停し、データバッファ306にデータを送信する。データ調停部305は、パケット単位で受信データの調停を行う。データ調停部305は、受信データ解析部303から出力されるデータを優先的にデータバッファ306に送信する。
The
データバッファ306は、データ調停部305から出力されるデータを一時的に保持するためのメモリである。
The
送信データ判別部307は、データバッファ306から受け取ったデータ、即ち、送信データのうちに、特別なデータ列、即ち、特定のデータ列が存在するか否かを判定する。送信データ判別部307は、送信データのうちに特別なデータ列、即ち、特定のデータ列が存在すると判定した場合には、特別なデータ列が存在する旨を示す情報、即ち、判別情報を、当該データとともに識別データ付加部308に送信する。送信データ判別部307は、送信データを構成する複数のデータ列の各々と特定のデータ列との間の一致度を検出する検出手段として機能し得る。特定のデータ列は、例えば、受信側での制御に用いられるSTART制御情報401やEND制御情報404等の制御情報の一部と同じ内容のデータ列である。また、制御情報の一部を示すデータ列は、送信データを構成する複数のデータ列のいずれとも異なるデータ列であってもよい。
The transmission
識別データ付加部308は、送信データ判別部307から出力される判別情報に基づいて、識別データを、送信データ判別部307から受け取ったデータに付加する。そして、識別データ付加部308は、識別データを付加したデータをデータ出力制御部309に送信する。なお、識別データの付加の詳細については、後述することとする。識別データ付加部308は、送信データに対してエラー訂正用のパリティ情報をも付加する。識別データ付加部308は、送信データを構成する複数のデータ列のうちのいずれかであるデータ列であって、上述した一致度が閾値以上であるデータ列に対して識別データを付加する第1の付加手段として機能し得る。識別データ付加部308は、上述した一致度が閾値以上であるデータ列の直前に識別データを付加する。かかる閾値は、伝送路109を構成するレーンLaneの数に応じて決定される。識別データは、例えば、受信側での制御に用いられるSTART制御情報401やEND制御情報404等の制御情報の一部と同じ内容のデータである。
The identification
データ出力制御部309は、START制御情報401、パケットヘッダ402及びEND制御情報404を、識別データ付加部308から受け取ったデータに付加し、当該データのパケット化を行う。そして、データ出力制御部309は、パケット化した送信データをスクランブル処理部310に送信する。データ出力制御部309は、トレーニング処理用のデータ列を生成する機能をも有している。データ出力制御部309は、制御部301からの指示に基づいて、トレーニング処理用のデータ列を生成し得る。データ出力制御部309は、生成したトレーニング処理用のデータ列を、データ送信部311に送信する。データ出力制御部309は、受信側での制御に用いられるSTART制御情報401やEND制御情報404等の制御情報を送信データに付加する第2の付加手段として機能し得る。
The data
スクランブル処理部310は、データ出力制御部309から受け取った送信用のデータ、即ち、送信データに対して、同期型のスクランブル処理を行う。スクランブル処理部310は、送信データに対してスクランブル処理を施すスクランブル手段として機能し得る。
The
データ送信部311は、スクランブル処理部310から出力される送信用のデジタルデータを、IC間伝送を行うための電気的な信号に変換する処理を行う。データ送信部311は、データ通信における物理層に属する。第1のIC102に備えられたデータ送信部311は、伝送路109を介して第2のIC103にデータを送信する。データ送信部311は、伝送路109を介して複数のデータ列の各々を順次送信する送信手段として機能し得る。また、データ送信部311は、データ列を構成する複数のデータの各々を、伝送路109を構成する複数のレーンLaneの各々を介して送信する送信手段として機能し得る。
The
図1を用いて上述したように、カスケード接続された第1のIC102と第2のIC103との間には伝送路109が設けられている。伝送路109を介して第1のIC102から第2のIC103に伝送されるデータは、パケット構造のデータ、即ち、パケットデータである。例えば、図4に示すような構造のパケットデータが、第1のIC102から第2のIC103に送信される。図4は、パケットのフォーマットの例を示す図である。
As described above with reference to FIG. 1, the
パケット(データパケット、パケットデータ)400は、START制御情報401と、パケットヘッダ402と、パケットペイロード403と、END制御情報404とを含んでいる。1つのパケット400として伝送されるデータは、例えば、イメージセンサ101に備えられた画素アレイによって取得される1ライン分のデータである場合もあるし、第1のメモリ104に記憶されたデータのうちの1つの連続的なデータである場合もある。
The packet (data packet, packet data) 400 includes
START制御情報401は、パケット400の開始を後段のIC、即ち、第2のIC103に通知するための情報である。START制御情報401は、例えば、図6に示すような2つのシンボルによって構成される。パケット400を受信する後段のIC、即ち、第2のIC103は、受信データに含まれるSTART制御情報401を判別することによって、パケット400の開始を判定する。
The START control
パケットヘッダ402には、パケット400に関する情報、即ち、パケット情報が格納されている。パケットを受信する後段のIC、即ち、第2のIC103は、START制御情報401を受信した直後のデータをパケットヘッダ402として認識し、パケット情報を取得する。パケットヘッダ402の詳細については、図5を用いて後述することとする。第2のIC103は、パケットヘッダ402に格納されたパケット情報に基づいて、パケットデータの送信先を決定する。
The
パケットペイロード403は、第1のIC102から出力されるパケットデータの本体である。パケットペイロード403は、具体的には、イメージセンサ101から出力される画像データである場合もあるし、第1のメモリ104に記憶されたデータである場合もある。また、パケットペイロード403には、伝送路109において伝送エラーが生じた場合に訂正を行うためのパリティ情報が付加されている。
The
END制御情報404は、パケット400の終了を後段のIC、即ち、第2のIC103に通知するための情報である。END制御情報404は、図6に示すような2つのシンボルによって構成される。パケット400を受信する後段のIC、即ち、第2のIC103は、受信データに含まれるEND制御情報404を判別することによって、パケット400の終了を判定する。
The
このように、第1のIC102と第2のIC103との間においては、パケット400のかたちでデータの送り受けが行われる。かかるデータは、上述したように、イメージセンサ101から出力される画像データである場合もあるし、第1のメモリ104に記憶されたデータである場合もある。
As described above, data is transmitted and received in the form of the
図5は、パケットヘッダ402のデータ構造の例を示す図である。図5に示すように、パケットヘッダ402は、宛先情報501と、データ種別502と、エラー訂正情報503と、CRC504とを含んでいる。
FIG. 5 is a diagram illustrating an example of the data structure of the
宛先情報501は、パケット400の宛先に関する情報、即ち、宛先情報が格納されるフィールドである。各々のICには、それぞれのICを識別するための識別IDが設定される。例えば、第1のIC102には、ID0が設定され、第2のIC103には、ID1が設定される。データを送信する際には、当該データを受信すべきICを示す識別IDが宛先情報501として設定される。例えば、第1のIC102から第2のIC103にデータを送信する場合には、宛先情報501はID1とされる。第2のIC103は、受信したパケット400のパケットヘッダ402の宛先情報501が、当該第2のIC103の識別IDと一致する場合には、当該第2のIC103宛てのパケット400であると判定し、当該データを受け取る。
The
データ種別502は、パケット400に含まれるデータの種別、即ち、データ種別が格納されるフィールドである。パケット400に含まれるデータがイメージセンサ101から出力された画像データであることを示す情報や、パケット400に含まれるデータが第1のメモリ104から読み出されたデータであることを示す情報等が、データ種別502に格納される。また、データ種別502には、データを識別するための識別子情報が更に格納される場合もある。かかる識別子情報は、例えば、イメージセンサ101から出力されるデータを識別するために用いられる。かかる識別子情報は、例えば、画素アレイのある特定のラインの画素によって取得されたデータであることを示す情報である場合もあるし、画像データ以外のデータであることを示す情報である場合もある。
The
エラー訂正情報503は、エラー訂正用のパリティに関する情報が格納されるフィールドである。エラー訂正情報503は、例えば、エラー訂正用のパリティの位置やサイズ等に関する情報である。受信側のIC、即ち、第2のIC103は、エラー訂正情報503に基づいて、パケットペイロード403に含まれるエラー訂正用のパリティの位置とサイズとを判定する。
The
CRC(Cyclic Redundancy Code、巡回冗長符号)504は、パケットヘッダ402のデータが正しく受信できたか否かを判別するためのエラー検知用の情報が格納されるフィールドである。受信側のIC、即ち、第2のIC103は、受信したデータに含まれるCRC504の情報に基づいて、パケットヘッダ402のデータが正しいか否かを判定する。
A CRC (Cyclic Redundancy Code) 504 is a field in which error detection information for determining whether or not the data of the
このように、受信側のIC、即ち、第2のIC103は、受信したパケット400に含まれるパケットヘッダ402の情報に基づいて、パケット400の送信先に関する情報やエラー訂正に関する情報等を取得し、データを正しく受信することができる。
As described above, the receiving IC, that is, the
図6は、制御情報の例を示す図である。本実施形態において用いられる制御情報は、例えば、パケット400の先頭を識別するためのSTART制御情報401と、パケット400の末尾を識別するためのEND制御情報404である。いずれの制御情報も、2つのシンボル、即ち、第1のシンボルと第2のシンボルとを含む。パケット400の伝送の際には、全てのレーンLane0〜Lane7において同一のデータ、即ち、同一のシンボルが伝送される。第1のシンボルについては、START制御情報401とEND制御情報404のいずれにおいても共通の値が用いられる。第2シンボルについては、START制御情報401とEND制御情報404とで異なった値が設定される。また、START制御情報401とEND制御情報404の第1シンボルは、後述する識別データと同一のシンボルである。
FIG. 6 is a diagram illustrating an example of control information. The control information used in the present embodiment is, for example, START control
第1のシンボルCSと第2のシンボルC0、C1は、任意のバイトデータであり、伝送システム100の送信側のIC、即ち、第1のIC102と受信側のIC、即ち、第2のIC103の双方において共通の値が予め設定される。イメージセンサ101から出力される画像データや第1のメモリ104に記憶されたデータのうちに存在しないデータ列が予め判明している場合には、かかるデータ列を第1のシンボルCSの値として設定することが好ましい。なぜならば、かかるデータ列を第1のシンボルCSの値として用いれば、後述する識別データの付加を行うことを要せず、データ転送レートの低下を防止し得るからである。このように、制御情報の一部を示すデータ列は、送信データを構成する複数のデータ列のいずれとも異なるデータ列であってもよい。
The first symbol CS and the second symbols C0 and C1 are arbitrary byte data. The transmission side IC of the
図7は、伝送路を介して送信されるデータの例を示す図である。図7には、識別データが付加されていないデータの例が示されている。図7には、伝送路109を構成する複数のレーンLane0〜Lane7の各々と、各々のレーンLane0〜Lane7を介して伝送されるデータとの対応関係が示されている。
FIG. 7 is a diagram illustrating an example of data transmitted through a transmission path. FIG. 7 shows an example of data to which identification data is not added. FIG. 7 shows a correspondence relationship between each of the plurality of lanes Lane0 to Lane7 configuring the
伝送路109は、バイト単位でデータの送信を行うものであり、第0番目のレーンLane0から順に、送信されるバイト列が配置される。例えば、X0は、1バイトのデータである。データX0〜X7から成るデータ列701のうちのデータX0は、送信されるデータのうちの先頭のバイトのデータであり、第0番目のレーンLane0を介して送信される。データX1は、データX0の次のバイトのデータであり、第1番目のレーンLane1を介して送信される。同様に、データX2〜X7は、第2番目から第7番目のレーンLane2〜Lane7をそれぞれ介して送信される。データX0〜X7から成るデータ列701は、各々のレーンLane0〜Lane7を介して同一のタイミングで送信される。同様に、データX8〜X15から成るデータ列は、第0番目から第7番目のLane0〜Lane7をそれぞれ介して同一のタイミングで送信される。データX0〜X15は、START制御情報401が送信されるタイミングよりも前のタイミングで送信されるデータであり、パケット400の一部ではないデータである。即ち、データX0〜X15は、受信側のIC、即ち、第2のIC103にとっては無効のデータである。
The
シンボル列702は、パケット400の先頭に配されるSTART制御情報401の第1のシンボルCSの配列によって構成され、受信側のIC、即ち、第2のIC103にパケット400の開始を通知するために用いられる。START制御情報401の第1のシンボルCSを伝送する際には、8つのレーンLane0〜Lane7のいずれにおいても、同一のシンボルCSが同一のタイミングで伝送される。シンボル列703は、パケット400の先頭に配されるSTART制御情報401の第2のシンボルC0の配列によって構成され、受信側のIC、即ち、第2のIC103にパケット400の開始を通知するために用いられる。START制御情報401の第2のシンボルC0を伝送する際には、8つのレーンLane0〜Lane7のいずれにおいても、同一のシンボルC0が同一のタイミングで伝送される。
The
受信側のIC、即ち、第2のIC103は、全てのレーンLane0〜Lane7において第1のシンボルCSを受信した後、全てのレーンLane0〜Lane7において第2のシンボルC0を受信した場合、START制御情報401を受信したと判定する。このように、本実施形態では、8つのレーンLane0〜Lane7の全てにおいて第1のシンボルCSと第2のシンボルC0とを順次伝送することによって、受信側のIC、即ち、第2のIC103に対して、パケット400の送信の開始を通知する。シンボル列702、703、即ち、START制御情報401の後に伝送される例えばデータD0〜D47は、パケット400のうちのパケットペイロード403に相当する。
When the receiving IC, that is, the
シンボル列704は、パケット400の末尾に配されるEND制御情報404の第1のシンボルCSの配列によって構成され、受信側のIC、即ち、第2のIC103にパケット400の終了を通知するために用いられる。END制御情報404の第1のシンボルCSを伝送する際には、8つのレーンLane0〜Lane7のいずれにおいても、同一のシンボルCSが同一のタイミングで伝送される。シンボル列705は、パケット400の末尾に配されるEND制御情報404の第2のシンボルC1の配列によって構成され、受信側のIC、即ち、第2のIC103にパケット400の終了を通知するために用いられる。END制御情報404の第2のシンボルC1を伝送する際には、8つのレーンLane0〜Lane7のいずれにおいても、同一のシンボルC1が同一のタイミングで伝送される。
The
受信側のIC、即ち、第2のIC103は、全てのレーンLane0〜Lane7において第1のシンボルCSを受信した後、全てのレーンLane0〜Lane7において第2のシンボルC1を受信した場合には、END制御情報404を受信したと判定する。このように、本実施形態では、8つのレーンLane0〜Lane7の全てにおいて第1のシンボルCSと第2のシンボルC1とを順次伝送することによって、受信側のIC、即ち、第2のIC103に対して、パケット400の送信の終了を通知する。シンボル列704、705、即ち、END制御情報404の後に伝送される例えばデータX16〜X31は、パケット400の一部ではないデータであり、受信側のIC、即ち、第2のIC103にとっては無効のデータである。第2のIC103は、END制御情報404を構成するシンボル列704、705を受信した場合には、START制御情報401を構成するシンボル列を次に受信するまでの間に受信するデータを全て無効データと判定する。
When the receiving IC, that is, the
図8は、伝送路を介して送信されるデータの例を示す図である。図8には、識別データが付加されたデータの例が示されている。図8には、伝送路109を構成する複数のレーンLane0〜Lane7の各々と、各々のレーンLane0〜Lane7を介して伝送されるデータとの対応関係が示されている。
FIG. 8 is a diagram illustrating an example of data transmitted via a transmission path. FIG. 8 shows an example of data to which identification data is added. FIG. 8 shows a correspondence relationship between each of the plurality of lanes Lane0 to Lane7 configuring the
データX0〜X7から成るデータ列701は、図7におけるデータ列701と同様である。データX8〜X15は、図7におけるデータX8〜X15と同様である。シンボル列702は、図7におけるシンボル列702と同様である。シンボル列703は、図7におけるシンボル列703と同様である。データ列D0〜D23は、図7におけるデータ列D0〜D23と同様である。データ列802、803は、パケットペイロード403の一部である。データ列D24〜D47は、図7におけるデータ列D24〜D47と同様である。シンボル列704は、図7におけるシンボル列704と同様である。シンボル列705は、図7におけるシンボル列705と同様である。データX16〜X23から成るデータ列706は、図7におけるデータ列706と同様である。データX24〜X31は、図7におけるデータX24〜X31と同様である。
A
図8に示すように、制御情報のシンボル列702,704と一致するデータ列802が、パケットペイロード403に含まれることが考えられる。また、かかるデータ列802の後に、制御情報のシンボル列703と一致するデータ列803が、パケットペイロード403に含まれることも考えられる。このような場合、データ列802、803がパケットペイロード403の一部であるのか、制御情報であるのかを、受信側のIC、即ち、第2のIC103がデータ列802、803に基づいて識別することは困難である。そこで、本実施形態では、かかる場合には、送信側のIC、即ち、第1のIC102が、データ列802の直前に識別データ801を付加する。識別データ801は、例えば、受信側での制御に用いられるSTART制御情報401やEND制御情報404等の制御情報の一部、即ち、シンボル列702,704と同じ内容のデータとすることができるが、これに限定されるものではない。ここでは、識別データ801が、全てのデータがCSデータであるデータ列である場合を示しているが、これに限定されるものではない。
As shown in FIG. 8, it is conceivable that a
図9は、伝送路を介して送信されるデータの例を示す図である。図9には、識別データが付加されたデータの例が示されている。図9には、伝送路109を構成する複数のレーンLane0〜Lane7の各々と、各々のレーンLane0〜Lane7を介して伝送されるデータとの対応関係が示されている。
FIG. 9 is a diagram illustrating an example of data transmitted through the transmission path. FIG. 9 shows an example of data to which identification data is added. FIG. 9 shows a correspondence relationship between each of the plurality of lanes Lane0 to Lane7 configuring the
データX0〜X7から成るデータ列701は、図7におけるデータ列701と同様である。データX8〜X15は、図7におけるデータX8〜X15と同様である。シンボル列702は、図7におけるシンボル列702と同様である。シンボル列703は、図7におけるシンボル列703と同様である。データ列D0〜D23は、図7におけるデータ列D0〜D23と同様である。データ列901は、パケットペイロード403の一部である。データ列803は、図8におけるデータ列803と同様である。データ列D24〜D47は、図7におけるデータ列D24〜D47と同様である。シンボル列704は、図7におけるシンボル列704と同様である。シンボル列705は、図7におけるシンボル列705と同様である。データ列706は、図7におけるデータ列706と同様である。データX24〜X31は、図7におけるデータX24〜X31と同様である。
A
図9に示すように、制御情報のシンボル列702,704に対して一致度が比較的高いデータ列901が、パケットペイロード403に含まれることが考えられる。また、制御情報のシンボル列703に対して一致度が比較的高いデータ列803が、パケットペイロード403に含まれることが考えられる。このような場合、データ列901,803がパケットペイロード403の一部であるのか、伝送エラーが生じた制御情報であるのかを、受信側のIC、即ち、第2のIC103がデータ列901,803に基づいて識別することは困難である。制御情報は、エラー訂正の対象外であるため、伝送エラーが生じた制御情報が受信側のIC、即ち、第2のIC103によって受信され得るためである。そこで、本実施形態では、制御情報のシンボル列702,704と一致するデータ列802(図8参照)がパケットペイロード403に含まれる場合のみならず、以下のような場合にも、識別データ801を付加する。即ち、本実施形態では、制御情報のシンボル列702,704に対して一致度が比較的高いデータ列901がパケットペイロード403に含まれる場合にも、識別データ801を付加する。かかる識別データ801は、例えばデータ列901の直前に付加される。
As illustrated in FIG. 9, it is conceivable that the
パケットペイロード403に識別データ801を付加するか否かは、送信側のIC、即ち、第1のIC102に備えられている送信データ判別部307によって判定される。送信データ判別部307は、送信データを構成する複数のデータ列の各々と特定のデータ列との間の一致度を検出する。かかる一致度が閾値以上である場合には、識別データ付加部308が当該データ列に対して識別データ801を付加する。例えば、判定対象となるデータ列が、図8に示すデータ列802、即ち、全てのデータがCSデータであるデータ列である場合には、以下のようになる。即ち、全てのデータがCSデータであるデータ列が特定のデータ列である場合、判定対象となるデータ列802と特定のデータ列との一致度は100%、換言すれば、一致度は8である。上述した閾値が例えば75%である場合、換言すれば、閾値が6である場合には、かかる一致度は閾値以上である。従って、この場合、識別データ付加部308は、当該データ列802の直前に識別データ801を付加する。例えば、判定対象となるデータ列が、図9に示すデータ列901、即ち、7つのデータがCSデータであり、1つのデータがCSデータではないデータ列である場合には、以下のようになる。即ち、全てのデータがCSデータであるデータ列が特定のデータ列である場合、判定対象となるデータ列901と特定のデータ列との一致度は87.5%、換言すれば、一致度は7である。上述した閾値の値が例えば75%である場合、換言すれば、閾値が6である場合には、かかる一致度は閾値以上である。従って、この場合には、識別データ付加部308は、当該データ列901の直前に識別データ801を付加する。上述した所定程度の値、即ち、閾値は、伝送路109を構成するレーンの数に基づいて決定される。ここでは、伝送路109を構成するレーンの数が8であるため、例えば、閾値を6とすることができるが、これに限定されるものではない。また、上述した所定程度、即ち、閾値は、伝送路109における伝送エラーの頻度に基づいて決定される。
Whether or not the
識別データ801は、受信したデータがパケットペイロード403の一部であるのか、それとも制御情報の一部であるのかを、受信側のIC、即ち、第2のIC103が識別し得るように、パケットペイロード403に付加されるデータ列である。識別データ801は、上述したように、特定のデータ列との間の一致度が所定程度以上であるデータ列の直前に付加される。受信側のIC、即ち、第2のIC103は、受信したデータ列がパケットペイロード403の一部であるのか、それとも制御情報の一部であるのかを、識別データ801と、当該識別データ801の次に受信するデータ列802,901とに基づいて識別し得る。
The
受信側のIC、即ち、第2のIC103に備えられた受信データ解析部303は、特定のデータ列との間の一致度が所定程度以上であるデータ列801を受信した場合には、当該データ列801の次のデータ列802,901を解析する。第2のIC103に備えられた受信データ解析部303は、当該次のデータ列802,901と特定のデータ列との間の一致度が所定程度以上である場合には、以下のような処理を行う。即ち、第2のIC103に備えられた受信データ解析部303は、パケットペイロード403の一部であるデータ列802、901を受信したと判定するとともに、データ列802、901の直前に位置するデータ列は識別データ801であると判定する。第2のIC103に備えられた受信データ解析部303は、識別データ801を削除することによって、パケットペイロード403を復元する。データ列803は、識別データ801を削除した直後に受信されるデータであるため、第2のIC103に備えられた受信データ解析部303は、データ列803をパケットペイロード403の一部であると判定する。
When the reception
このように、本実施形態では、特定のデータ列との間の一致度が所定程度以上であるデータ列がパケットペイロード403に含まれる場合には、送信側のIC、即ち、第1のIC102は、以下のように動作する。即ち、第1のIC102は、当該データ列802、901の直前に識別データ801を付加する。このため、受信側のIC、即ち、第2のIC103は、受信したデータがパケットペイロード403の一部であるのか、制御情報の一部であるのかを、識別データ801と、当該識別データ801の後に受信するデータ列802,901とに基づいて識別し得る。
As described above, in this embodiment, when the
図10は、送信側のIC、即ち、第1のIC102の動作の例を示すフローチャートである。図10(a)は、電源投入直後の第1のIC102の動作を示している。図10(b)は、データを送信する際における第1のIC102の動作を示している。
FIG. 10 is a flowchart illustrating an example of the operation of the transmission-side IC, that is, the
伝送システム100に電源が投入された場合には(ステップS1001においてYES)、第1のIC102に備えられた制御部301は、起動用プログラムに基づいて起動処理を行う。伝送システム100に電源が投入されていない場合には(ステップS1001においてNO)、ステップS1001が繰り返される。
When the
ステップS1002において、第1のIC102に備えられた制御部301は、第1のIC102に備えられた各機能ブロックの初期化処理と初期設定処理とを行う。初期設定処理としては、例えば、第1のIC102を識別するための識別IDの設定等が挙げられる。また、識別データ801の付加を行うか否かの判定を第1のIC102に備えられた送信データ判別部307が行う際に用いられる閾値の設定も、ステップS1002において第1のIC102に備えられた制御部301によって行われる。
In step S <b> 1002, the
ステップS1003において、第1のIC102に備えられた制御部301は、通信インターフェースの初期化を行う。具体的には、第1のIC102に備えられた制御部301が、第1のIC102に備えられたデータ出力制御部309に対して指示を行うことにより、第2のIC103に対してトレーニング処理用のデータを送信する。そして、トレーニング処理用のデータを用いて、通信インターフェースのトレーニング処理が行われる。通信インターフェースのトレーニング処理が完了すると、伝送システム100において通信準備が完了し、第1のIC102と第2のIC103と間でデータ伝送を行うことが可能な状態となり、待機状態に移行する。
In step S1003, the
送信側のIC、即ち、第1の102からのデータ送信は、以下のようにして行われる。ここでは、第1のIC102に接続された第1のメモリ104に記憶されたデータを、第1のIC102から第2のIC103に送信する場合を例に説明する。
Data transmission from the IC on the transmission side, that is, the first 102 is performed as follows. Here, a case where data stored in the
データ送信を開始する場合には(ステップS1004においてYES)、第1のIC102に備えられた制御部301は、以下のような処理を行う。即ち、第1のIC102に備えられた制御部301は、第1のIC102に備えられた外部メモリ制御部304を制御することによって、第1のメモリ104に記憶されたデータの読み出しを開始する。具体的には、第1のIC102に備えられた制御部103は、第1のIC102に備えられた外部メモリ制御部304に対して、DMA転送の送信元アドレス、送信先アドレス、及び、データ転送長を指示するとともに、DMA転送の開始を指示する。第1のIC102に備えられた外部メモリ制御部304は、第1のメモリ104に記憶されたデータを読み出すとともに、第1のメモリ104から読み出したデータを、第1のIC102に備えられたデータ調停部305に送信する。第1のIC102に備えられたデータ調停部305は、受信データ解析部303からのデータと、外部メモリ制御部304からのデータとを調停する。ここでは、受信データ解析部303からのデータが存在しない場合を例に説明する。このような場合、第1のIC102に備えられたデータ調停部305は、外部メモリ制御部304からのデータを、第1のIC102に備えられたデータバッファ306に送信する。第1のIC102に備えられたデータバッファ306は、受信したデータを第1のIC102に備えられた送信データ判別部307に送信する。一方、データの送信を開始しない場合には(ステップS1004においてNO)、ステップS1004が繰り返される。
When data transmission is started (YES in step S1004), the
ステップS1005において、第1のIC102に備えられた送信データ判別部307は、以下のような処理を行う。即ち、第1のIC102に備えられた送信データ判別部307は、送信しようとするデータ列が、特定のデータ列に対しての一致度が閾値以上であるデータ列であるか否かを判定する。ここでは、特定のデータ列は、例えば、全てのデータがCSデータであるデータ列、即ち、制御情報のシンボル列702,704と同じ内容のデータ列とするが、これに限定されるものではない。一致度が閾値以上である場合には(ステップS1005においてYES)、ステップS1006に移行する。ステップS1006では、第1のIC102に備えられた送信データ判別部307は、以下のような処理を行う。即ち、第1のIC102に備えられた送信データ判別部307は、送信しようとするデータ列が特別なデータ列802,901である旨の情報、即ち、判別情報を、送信しようとする当該特別なデータ列802,901とともに識別データ付加部308に送信する。一方、一致度が閾値未満である場合には(ステップS1005においてNO)、ステップS1007に移行する。
In step S1005, the transmission
ステップS1006において、第1のIC102に備えられた識別データ付加部308は、受信した特別なデータ列802,901の直前に識別データ801を付加する。そして、第1のIC102に備えられた識別データ付加部308は、識別データ801と特別なデータ列802,901とを第1のIC102に備えられたデータ出力制御部309に順次送信する。識別データ801は、上述したように、例えば、受信側での制御に用いられるSTART制御情報401やEND制御情報404等の制御情報の一部、即ち、シンボル列702,704と同じ内容のデータとすることができるが、これに限定されるものではない。
In step S1006, the identification
ステップS1007において、第1のIC102に備えられたデータ出力制御部309は、送信しようとするデータ、即ち、送信データに制御情報を付加し、制御情報を付加した送信データをスクランブル処理部310に送信する。第1のIC102に備えられたスクランブル処理部310は、データ出力制御部309から受け取ったデータに対してスクランブル処理を行い、スクランブル処理を施したデータを、第1のIC102に備えられたデータ送信部311に送信する。第1のIC102に備えられたデータ送信部311は、スクランブル処理部310から受け取ったデータを、受信側のIC、即ち、第2のIC103に伝送路109を介して送信する。
In step S1007, the data
ステップS1008において、第1のIC102に備えられた制御部301は、データ送信を完了するか否かを、以下のようにして決定する。即ち、第1のIC102に備えられた制御部301は、第1のIC102に備えられた外部メモリ制御部304のステータスを確認する。具体的には、第1のIC102に備えられた制御部301は、送信されるデータの第1のメモリ104からの読み出しが外部メモリ制御部304において完了したか否かを確認する。送信すべきデータの第1のメモリ104からの読み出しが外部メモリ制御部304において完了している場合には、第1のIC102に備えられた制御部301は、データ送信を完了することを決定する。データ送信を完了する場合には(ステップS1008においてYES)、ステップS1009に移行する。一方、データ送信を完了しない場合には(ステップS1008においてNO)、ステップS1005〜S1008の処理が繰り返される。
In step S1008, the
ステップS1009において、第1のIC102に備えられた制御部301は、データ送信の完了処理を行う。具体的には、第1のIC102に備えられた制御部301は、第1のIC102に備えられた外部メモリ制御部304に対してステータスクリア処理等を行い、データ送信の処理を完了する。
In step S1009, the
図11は、受信側のIC、即ち、第2のIC103の動作の例を示すフローチャートである。図11(a)は、電源投入直後の第2のIC103の動作を示している。図11(b)は、データを受信する際における第2のIC103の動作を示している。
FIG. 11 is a flowchart showing an example of the operation of the receiving IC, that is, the
伝送システム100に電源が投入された場合には(ステップS1101においてYES)、第2のIC103に備えられた制御部301は、起動用プログラムに基づいて起動処理を行う。伝送システム100に電源が投入されていない場合には(ステップS1101においてNO)、ステップS1101が繰り返される。
When the
ステップS1102において、第2のIC103に備えられた制御部301は、第2のIC103に備えられた各機能ブロックの初期化処理と初期設定処理とを行う。初期設定処理としては、例えば、第2のIC103を識別するための識別IDの設定等が挙げられる。また、識別データ801の削除を行うか否かの判定を第2のIC103に備えられた受信データ解析部303が行う際に用いられる閾値の設定も、ステップS1102において第2のIC103に備えられた制御部301によって行われる。
In step S <b> 1102, the
ステップS1103において、第2のIC103に備えられた制御部301は、通信インターフェースの初期化を行う。具体的には、第2のIC103に備えられた制御部301が、第2のIC103に備えられたデータ受信部302を初期状態にし、送信側のIC、即ち、第1のIC102から出力されるトレーニング処理用のデータを受信する。こうして、トレーニング処理用のデータを用いた通信インターフェースのトレーニングが行われる。通信インターフェースのトレーニング処理が完了すると、伝送システム100において伝送準備が完了し、第1のIC102と第2のIC103と間でデータ伝送を行うことが可能な状態となり、待機状態に移行する。
In step S1103, the
受信側のIC、即ち、第2のIC103によるデータ受信は、以下のようにして行われる。ステップS1104において、第2のIC103に備えられたデータ受信部302は、第1のIC102から送信されたデータを受信する。第2のIC103に備えられたデータ受信部302は、受信したデータを第2のIC103に備えられた受信データ解析部303に送信する。第2のIC103に備えられた受信データ解析部303は、受信したデータ列が、START制御情報401のシンボル列702に対しての一致度が閾値以上であるデータ列であるか否かを判定する。受信したデータ列が、シンボル列702に対しての一致度が閾値以上であるデータ列である場合には(ステップS1104においてYES)、ステップS1105に移行する。一方、受信したデータ列が、シンボル列702に対しての一致度が閾値未満であるデータ列である場合には(ステップS1104においてNO)、ステップS1104が繰り返される。
Data reception by the receiving-side IC, that is, the
ステップS1105において、第2のIC103に備えられた受信データ解析部303は、ステップS1104において一致度が閾値以上であると判定されたデータ列の次に受信されるデータ列、即ち、次のデータ列を解析する。具体的には、第2のIC103に備えられた受信データ解析部303は、当該次のデータ列が、START制御情報401のシンボル列703に対しての一致度が閾値以上であるデータ列であるか否かを判定する。当該次のデータ列が、シンボル列703に対しての一致度が閾値以上であるデータ列である場合には(ステップS1105においてYES)、ステップS1106に移行する。ステップS1105においてYESとなるのは、START制御情報401を構成するシンボル列702とシンボル列703とが、第2のIC103によって受信された場合である。従って、START制御情報401が第2のIC103によって受信された場合には、ステップS1106に移行することとなる。一方、次のデータ列が、シンボル列703に対しての一致度が閾値未満であるデータ列である場合には(ステップS1105においてNO)、受信したデータ列を無視し(ステップS1107)、上述したステップS1104〜S1105が繰り返される。
In step S1105, the received
ステップS1106において、第2のIC103に備えられた受信データ解析部303は、パケット400の受信を開始する。
In step S1106, the reception
ステップS1108において、第2のIC103に備えられた受信データ解析部303は、受信したデータ列が、特定のデータ列に対しての一致度が閾値以上であるデータ列であるか否かを判定する。ここでは、特定のデータ列は、例えば、全てのデータがCSデータであるデータ列、即ち、制御情報のシンボル列702,704と同じ内容のデータ列とするが、これに限定されるものではない。受信したデータ列が、特定のデータ列に対しての一致度が閾値以上であるデータ列である場合には(ステップS1108においてYES)、ステップS1109に移行する。受信したデータ列が、特定のデータ列に対しての一致度が閾値未満であるデータ列である場合には(ステップS1108においてNO)、受信したデータ列をパケットペイロード403の一部として受信する(ステップS1110)。そして、ステップS1108が繰り返される。
In step S1108, the reception
ステップS1109において、第2のIC103に備えられた受信データ解析部303は、以下のような処理を行う。即ち、第2のIC103に備えられた受信データ解析部303は、ステップS1108において一致度が閾値以上であると判定されたデータ列の次に受信されるデータ列、即ち、次のデータ列を解析する。具体的には、第2のIC103に備えられた受信データ解析部303は、当該次のデータ列が、特定のデータ列に対しての一致度が閾値以上であるデータ列であるか否かを判定する。ここでは、特定のデータ列は、例えば、全てのデータがCSデータであるデータ列、即ち、制御情報のシンボル列702,704と同じ内容のデータ列とするが、これに限定されるものではない。当該次のデータ列が、特定のデータ列に対しての一致度が閾値以上であるデータ列である場合には(ステップS1109においてYES)、ステップS1111に移行する。ステップS1109においてYESとなるのは、識別データ801とパケットペイロード403の一部を構成するデータ列802,901とが、第2のIC103によって受信された場合である。従って、識別データ801とパケットペイロード403の一部を構成するデータ列802,901とが第2のIC103によって受信された場合には、ステップS1111に移行することとなる。一方、次のデータ列が、特定のデータ列に対しての一致度が閾値未満であるデータ列である場合には(ステップS1109においてNO)、ステップS1112に移行することとなる。
In step S1109, the reception
ステップS1111において、第2のIC103に備えられた受信データ解析部303は、識別データ801を削除する。この後、ステップS1108以降の処理が繰り返される。
In step S <b> 1111, the reception
ステップS1112において、第2のIC103に備えられた受信データ解析部303は、上述した次のデータ列が、END制御情報404のシンボル列705に対しての一致度が閾値以上であるデータ列であるか否かを判定する。当該次のデータ列が、シンボル列705に対しての一致度が閾値以上であるデータ列である場合には(ステップS1112においてYES)、ステップS1113に移行する。このように、END制御情報404を構成するシンボル列704とシンボル列705とが第2のIC103に備えられた受信データ解析部303によって順次受信された場合には、ステップS1113に移行することとなる。当該次のデータ列が、シンボル列705に対しての一致度が閾値未満であるデータ列である場合には(ステップS1112においてNO)、ステップS1114に移行する。ステップS1112においてNOとなるのは、当該次のデータ列が、プロトコル違反のデータ列である場合である。このような場合には、ステップS1114に移行する。
In step S <b> 1112, the reception
ステップS1113において、第2のIC103に備えられた受信データ解析部303は、パケット400の受信の終了を、第2のIC103に備えられた制御部301に通知する。
In step S <b> 1113, the reception
ステップS1114において、第2のIC103に備えられた受信データ解析部303は、受信したデータ列がプロトコル違反のデータ列である旨の通知、即ち、エラーの通知を、第2のIC103に備えられた制御部301に対して行う。エラーの通知を受けた制御部301は、リセット処理等を行い、通信を中止する。
In step S <b> 1114, the reception
このように、本実施形態では、所定長のデータに対して一律に所定長のヘッダが付加されわけではないため、伝送効率を向上させることができる。しかも、本実施形態によれば、一致度が閾値以上であるか否かによってデータ列を判別するため、伝送エラーにも対処し得る。従って、本実施形態によれば、信頼性を確保しつつ伝送効率を向上させ得る伝送装置、伝送方法及び伝送システムを提供することができる。 As described above, in the present embodiment, since a header having a predetermined length is not uniformly added to data having a predetermined length, transmission efficiency can be improved. In addition, according to the present embodiment, a data string is determined based on whether or not the degree of coincidence is equal to or greater than a threshold value, so that transmission errors can be dealt with. Therefore, according to the present embodiment, it is possible to provide a transmission device, a transmission method, and a transmission system that can improve transmission efficiency while ensuring reliability.
[変形実施形態]
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、上記実施形態では、ICの数が2つである場合を例に説明したが、これに限定されるものではない。ICの数が3つ以上であってもよい。
また、上記実施形態では、伝送路109を構成するレーンLaneの数が8つである場合を例に説明したが、これに限定されるものではない。
[Modified Embodiment]
As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment, A various deformation | transformation and change are possible within the range of the summary.
For example, in the above embodiment, the case where the number of ICs is two has been described as an example, but the present invention is not limited to this. The number of ICs may be three or more.
In the above embodiment, the case where the number of lanes Lane constituting the
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。 The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.
100…伝送システム
400…パケット
100: Transmission system 400: Packet
Claims (13)
伝送路を介して前記複数のデータ列の各々を順次送信する送信手段であって、前記データ列を構成する複数のデータの各々を、前記伝送路を構成する複数のレーンの各々を介して送信する送信手段と
を有することを特徴とする伝送装置。 First adding means for adding identification data to a first data string whose degree of coincidence with a specific data string is greater than or equal to a threshold value among a plurality of data strings constituting transmission data;
Transmitting means for sequentially transmitting each of the plurality of data strings via a transmission line, wherein each of the plurality of data constituting the data string is transmitted via each of a plurality of lanes constituting the transmission line And a transmission means.
前記伝送路を介して前記複数のデータ列の各々を順次受信する受信手段と、前記複数のデータ列のうちから前記識別データを削除する削除手段とを有する第2の装置と
を備えることを特徴とする伝送システム。 A first adding means for adding identification data to a first data string whose degree of coincidence with a specific data string is equal to or greater than a threshold value among a plurality of data strings constituting transmission data; Transmitting means for sequentially transmitting each of the plurality of data strings via each of the plurality of data constituting the data string via each of the plurality of lanes constituting the transmission path A first device comprising:
And a second device having receiving means for sequentially receiving each of the plurality of data strings via the transmission path and deletion means for deleting the identification data from the plurality of data strings. And transmission system.
伝送路を介して前記複数のデータ列の各々を順次送信する送信手段であって、前記データ列を構成する複数のデータの各々を、前記伝送路を構成する複数のレーンの各々を介して送信するステップと
を有することを特徴とする伝送方法。 A step of adding identification data to a first data string whose degree of coincidence with a specific data string is equal to or higher than a threshold value among a plurality of data strings constituting transmission data;
Transmitting means for sequentially transmitting each of the plurality of data strings via a transmission line, wherein each of the plurality of data constituting the data string is transmitted via each of a plurality of lanes constituting the transmission line A transmission method comprising the steps of:
送信データを構成する複数のデータ列のうち、特定のデータ列との間の一致度が閾値以上である第1のデータ列に対して識別データを付加するステップと、
伝送路を介して前記複数のデータ列の各々を順次送信する送信手段であって、前記データ列を構成する複数のデータの各々を、前記伝送路を構成する複数のレーンの各々を介して送信するステップと
を実行させるためのプログラム。 On the computer,
A step of adding identification data to a first data string whose degree of coincidence with a specific data string is equal to or higher than a threshold value among a plurality of data strings constituting transmission data;
Transmitting means for sequentially transmitting each of the plurality of data strings via a transmission line, wherein each of the plurality of data constituting the data string is transmitted via each of a plurality of lanes constituting the transmission line A program for executing the steps to be executed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017018980A JP2018125814A (en) | 2017-02-03 | 2017-02-03 | Transmission device, transmission method, and transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017018980A JP2018125814A (en) | 2017-02-03 | 2017-02-03 | Transmission device, transmission method, and transmission system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018125814A true JP2018125814A (en) | 2018-08-09 |
Family
ID=63109846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017018980A Pending JP2018125814A (en) | 2017-02-03 | 2017-02-03 | Transmission device, transmission method, and transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018125814A (en) |
-
2017
- 2017-02-03 JP JP2017018980A patent/JP2018125814A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI728254B (en) | Image data transmission system and image data transmission method | |
CN111930676B (en) | Method, device, system and storage medium for communication among multiple processors | |
CN101312387B (en) | Data transmission apparatus, data transmission device, data reception device and data transmission system | |
KR102173089B1 (en) | Interface circuit and packet transmission method thereof | |
US8103942B2 (en) | Data transmission apparatus, data transmission device, data reception device and data transmission system | |
US20130159595A1 (en) | Serial Interface for FPGA Prototyping | |
CN111698271B (en) | HDLC protocol IP core | |
JP2017511044A (en) | Bit allocation via shared bus to facilitate error detection optimization | |
JP2003069603A (en) | Packet communication controller | |
CN115280730A (en) | Communication device and communication system | |
JP4012907B2 (en) | Asynchronous transmission method and circuit thereof | |
JP2018125814A (en) | Transmission device, transmission method, and transmission system | |
EP3392778A1 (en) | Communication device, communication method, program, and communication system | |
JP5804930B2 (en) | Serial communication method, communication apparatus, and serial communication system | |
JPH0548017B2 (en) | ||
JP6398241B2 (en) | Packet generating apparatus and program | |
JP6260189B2 (en) | COMMUNICATION DEVICE, CONTROL DEVICE, AND IMAGE FORMING DEVICE | |
JP6107499B2 (en) | Communication control apparatus and image forming apparatus | |
JP2011192137A (en) | Memory card control system, memory card control device and memory card control method | |
JP6163941B2 (en) | Control device and image forming apparatus | |
KR20070105025A (en) | Serial interface apparatus, flash memory, and method for controlling flash memory | |
JP2823625B2 (en) | Data processing device | |
JP2009177347A (en) | Communication equipment and communication method | |
SU809141A1 (en) | Device for interfacing computer with i/0 devices | |
JP4742561B2 (en) | Storage device, data processing system, and memory control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20171214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180126 |