JP2018125436A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2018125436A JP2018125436A JP2017017027A JP2017017027A JP2018125436A JP 2018125436 A JP2018125436 A JP 2018125436A JP 2017017027 A JP2017017027 A JP 2017017027A JP 2017017027 A JP2017017027 A JP 2017017027A JP 2018125436 A JP2018125436 A JP 2018125436A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- circuit element
- recess
- flux
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、回路素子がはんだを介して配線基板に実装され樹脂封止された電子装置に関する。 The present invention relates to an electronic device in which circuit elements are mounted on a wiring board via solder and sealed with resin.
従来、特許文献１に開示されているように、はんだを介して回路素子が実装されるプリント配線基板がある。このプリント配線基板は、表面実装部品を搭載するパッド間に凹部が形成され、表面実装部品の実装後のフラックス洗浄工程における洗浄液が凹部に導かれるようになっている。
Conventionally, as disclosed in
とことで、従来技術ではないが、電子装置は、回路素子がはんだを介して配線基板に実装され、回路素子と配線基板との間が樹脂封止された構成が考えられる。このような電子装置は、フラックスを洗浄することなく、すなわち回路素子と配線基板との間にフラックスが残存した状態で樹脂封止されることもありうる。 Therefore, although it is not a conventional technique, an electronic device may be configured such that a circuit element is mounted on a wiring board via solder and the circuit element and the wiring board are sealed with resin. Such an electronic device may be resin-sealed without cleaning the flux, that is, with the flux remaining between the circuit element and the wiring board.
しかしながら、電子装置は、フラックスが残存した状態で樹脂封止されると、高温環境下でフラックスが膨張した場合、封止用の樹脂によってフラックスの逃げ場がない。このため、電子装置は、フラックスの膨張による応力が回路素子と配線基板に印加されることになる。そして、電子装置は、応力の印加によって回路素子と配線基板との間隔が広げられことで、はんだにも応力が印加されるため、はんだの寿命が短くなるという問題がある。 However, when the electronic device is resin-sealed with the flux remaining, if the flux expands in a high temperature environment, the flux does not escape due to the sealing resin. For this reason, in the electronic device, the stress due to the expansion of the flux is applied to the circuit element and the wiring board. The electronic device has a problem that the life of the solder is shortened because the stress is applied to the solder because the distance between the circuit element and the wiring board is widened by the application of the stress.
本開示は、上記問題点に鑑みなされたものであり、はんだの短寿命化を抑制できる半導体装置を提供することを目的とする。 The present disclosure has been made in view of the above problems, and an object thereof is to provide a semiconductor device capable of suppressing the shortening of the solder life.
上記目的を達成するために本開示は、
一面（Ｓ１）の一部に、配線の一部である複数の基板側電極（１１、１１ｂ）を有した配線基板（１０）と、
一面に実装され、基板側電極と電気的に接続された複数の素子側電極（３１、３１ａ、３１ｂ）を有した回路素子（３０、３０ａ、３０ｂ）と、
基板側電極と素子側電極とを電気的に接続するはんだ（４０）と、
少なくとも回路素子と一面との間を封止する絶縁部材（６０）と、を備えた電子装置であって、
配線基板は、一面における複数の基板側電極で挟まれ回路素子と対向した対向部位の少なくとも一部に凹部（２０〜２５）が形成されており、
凹部の少なくとも一部にフラックスが配置されていることを特徴とする。
In order to achieve the above object, the present disclosure
A wiring substrate (10) having a plurality of substrate-side electrodes (11, 11b) which are a part of wiring on a part of one surface (S1);
A circuit element (30, 30a, 30b) having a plurality of element side electrodes (31, 31a, 31b) mounted on one surface and electrically connected to the substrate side electrode;
Solder (40) for electrically connecting the substrate side electrode and the element side electrode;
An insulating member (60) for sealing at least between the circuit element and one surface,
The wiring board is formed with recesses (20 to 25) in at least a part of a facing portion sandwiched between a plurality of substrate-side electrodes on one surface and facing a circuit element,
A flux is arranged in at least a part of the recess.
このように、本開示は、対向部位の少なくとも一部に凹部が形成されており、この凹部の少なくとも一部にフラックスが配置されているため、凹部が設けられていない場合よりも、対向部位にあるフラックスの厚みを薄くすることができる。このため、本開示は、高温環境下においてフラックスの膨張量を小さくすることができ、フラックスの膨張によって配線基板と回路素子とに印加される応力を抑制できる。よって、本開示は、基板側電極と素子側電極とを電気的に接続するはんだの接続寿命が短寿命化することを抑制できる。 Thus, the present disclosure has a recess formed in at least a part of the facing part, and the flux is disposed in at least a part of the recessed part. The thickness of a certain flux can be reduced. For this reason, this indication can make small the amount of expansion of flux under high temperature environment, and can control the stress applied to a wiring board and a circuit element by expansion of flux. Therefore, this indication can control that the connection life of the solder which electrically connects a substrate side electrode and an element side electrode becomes short life.
また、上記目的を達成するための更なる特徴は、
一面（Ｓ１）の一部に、配線の一部である複数の基板側電極（１１、１１ｂ）を有した配線基板（１０）と、
一面に実装され、基板側電極と電気的に接続された複数の素子側電極（３１、３１ａ、３１ｂ）を有した回路素子（３０、３０ａ、３０ｂ）と、
基板側電極と素子側電極とを電気的に接続するはんだ（４０）と、
少なくとも回路素子と一面との間を封止する絶縁部材（６０）と、を備えた電子装置であって、
配線基板は、一面における複数の基板側電極で挟まれ回路素子と対向した対向部位に隣り合う非対向部位において、基板側電極に隣接して凹部（２６）が形成されており、
凹部の少なくとも一部にフラックスが配置されている電子装置。
Further features for achieving the above objective are:
A wiring substrate (10) having a plurality of substrate-side electrodes (11, 11b) which are a part of wiring on a part of one surface (S1);
A circuit element (30, 30a, 30b) having a plurality of element side electrodes (31, 31a, 31b) mounted on one surface and electrically connected to the substrate side electrode;
Solder (40) for electrically connecting the substrate side electrode and the element side electrode;
An insulating member (60) for sealing at least between the circuit element and one surface,
The wiring board is formed with a recess (26) adjacent to the substrate side electrode in a non-facing portion adjacent to the facing portion sandwiched between the plurality of substrate side electrodes on one surface and facing the circuit element.
An electronic device in which a flux is disposed in at least a part of the recess.
このように、本開示は、非対向部位において、基板側電極に隣接して凹部が形成されており、この凹部の少なくとも一部にフラックスが配置されているため、凹部が設けられていない場合よりも、対向部位にあるフラックスの厚みを薄くすることができる。このため、本開示は、高温環境下においてフラックスの膨張量を小さくすることができ、フラックスの膨張によって配線基板と回路素子とに印加される応力を抑制できる。よって、本開示は、基板側電極と素子側電極とを電気的に接続するはんだの接続寿命が短寿命化することを抑制できる。 As described above, the present disclosure has a recess formed adjacent to the substrate-side electrode in the non-facing portion, and the flux is disposed in at least a part of the recess, so that the recess is not provided. In addition, the thickness of the flux at the facing portion can be reduced. For this reason, this indication can make small the amount of expansion of flux under high temperature environment, and can control the stress applied to a wiring board and a circuit element by expansion of flux. Therefore, this indication can control that the connection life of the solder which electrically connects a substrate side electrode and an element side electrode becomes short life.
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 It should be noted that the reference numerals in parentheses described in the claims and in this section indicate the correspondence with the specific means described in the embodiments described later as one aspect, and the technical scope of the invention It is not limited.
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。 Hereinafter, a plurality of embodiments for carrying out the invention will be described with reference to the drawings. In each embodiment, portions corresponding to the matters described in the preceding embodiment may be denoted by the same reference numerals and redundant description may be omitted. In each embodiment, when only a part of the configuration is described, the other configurations described above can be applied to other portions of the configuration.
なお、以下においては、互いに直交する３方向をＸ方向、Ｙ方向、Ｚ方向と示す。また、Ｘ方向とＹ方向とによって規定される平面をＸＹ平面、Ｘ方向とＺ方向とによって規定される平面をＸＺ平面、Ｙ方向とＺ方向とによって規定される平面をＹＺ平面と示す。 In the following, the three directions orthogonal to each other are referred to as an X direction, a Y direction, and a Z direction. In addition, a plane defined by the X direction and the Y direction is denoted as an XY plane, a plane defined by the X direction and the Z direction is denoted as an XZ plane, and a plane defined by the Y direction and the Z direction is denoted as a YZ plane.
（第１実施形態）
まず、本実施形態の電子装置１１０の構成に関して、図１、図２、図３、図４を用いて説明する。なお、図１は、封止樹脂部６０で隠れている回路素子３０などを破線で示している。図４は、封止樹脂部６０が形成される前の配線基板１０の拡大平面図であり、二点鎖線で回路素子３０が実装される位置を示している。
(First embodiment)
First, the configuration of the
電子装置１１０は、例えば車両に搭載される車両用制御装置などに適用可能である。電子装置１００は、図１や図２などに示すように、主に、配線基板１０と、回路素子３０と、はんだ４０と、フラックス５０と、封止樹脂部６０とを備えている。後程詳しく説明するが、フラックス５０は、リフロー工程を行った後に、配線基板１０と回路素子３０との間、もしくは、はんだ４０の周辺に残留しているものであり、フラックス残渣、残留フラックス、フラックス成分とも言える。
The
配線基板１０は、樹脂やセラミックスなどの絶縁基材に、ＣｕやＡｇなどの導体パターンによって配線が形成されたものである。また、配線基板１０は、例えば、導体パターンが絶縁基材を介して積層された多層基板などを採用できる。配線基板１０は、例えば直方体形状をなした板状の部材である。配線基板１０は、一面Ｓ１に回路素子３０が実装されている。このため、一面Ｓ１は、実装面とも言える。なお、配線基板１０は、一面Ｓ１の反対面Ｓ２にも回路素子３０が実装されていてもよいし、反対面２にも封止樹脂部６０が形成されていてもよい。
The
配線基板１０は、図２、図３、図４などに示すように、一面Ｓ１の一部に、配線の一部であるランド１１が形成されている。つまり、ランド１１は、導電性の配線の一部として、一面Ｓ１に形成された部位である。
As shown in FIGS. 2, 3, 4, and the like, the
ランド１１は、基板側電極に相当し、例えば、一面Ｓ１から突出して形成され、一面Ｓ１を基準としてＺ方向に厚みを有している。また、ランド１１は、回路素子３０の電極３１と対向配置され、電極３１と電気的及び機械的に接続（接合）される部位であり実装ランドとも言える。なお、図１においては、はんだ４０に隠れた位置にランド１１が形成されている。以下においては、単に接続と記載した場合、電気的及び機械的に接続されていることを意味する。
The
後程説明するが、本実施形態では、二つの電極３１を有した二端子素子である回路素子３０を採用している。このため、本実施形態では、一つの回路素子３０に対して一対のランド１１、すなわち二つのランド１１が形成された配線基板１０を採用している。よって、二つのランド１１は、一つのランド１１に対して一つの電極３１が対向配置され、対向配置された電極３１と接続されている。
As will be described later, in the present embodiment, a
また、本実施形態では、一対のランド１１がＸＹ平面において対向配置された例を採用している。さらに、本実施形態では、図４に示すように、電極３１のＸＹ平面における形状に対応して、ＸＹ平面において矩形状を有するランド１１を採用している。なお、ランド１１は、ＸＹ平面に沿って平坦に形成されている。以下、ＸＹ平面における形状を平面形状とも称する。
In the present embodiment, an example is adopted in which a pair of
電極３１の平面形状とは、電極３１におけるランド１１との対向面の形状に相当する。また、電極３１におけるランド１１との対向面は、電極対向面とも言える。一方、ランド１１における電極３１との対向面は、ランド対向面とも言える。
The planar shape of the
しかしながら、本発明はこれに限定されない。回路素子３０が三つ以上の電極３１を有している場合、配線基板１０は、この回路素子３０が実装されるランド１１として、回路素子３０の電極３１の個数と同数のランド１１が形成されることになる。なお、配線基板１０は、ランド１１の他に、絶縁基材の貫通穴が設けられ、この貫通穴に穴状電極が形成された構成であっても採用できる。
However, the present invention is not limited to this. When the
さらに、配線基板１０は、図２、図３に示すように凹部２０が形成されている。凹部２０は、周辺の一面Ｓ１から窪んだ非貫通孔である。配線基板１０は、周辺よりも窪んだ凹部２０が形成されていると言える。また、配線基板１０は、一つのランド１１に対して一つの凹部２０が形成されている。よって、配線基板１０は、二つの凹部２０が形成されている。なお、凹部２０は、配線基板１０の絶縁基材を貫通する孔であってもよい。
Furthermore, the
また、本実施形態では、図４などに示すように、ランド１１に沿って連続的に形成された凹部２０を採用している。つまり、凹部２０は、ランド１１に沿って直線的に形成されており、平面形状が直線状や溝状と言える。例えば、二つの凹部２０は、ＸＹ平面において平行に設けられている。本実施形態では、一例として、幅Ｘ２が０．１５ｍｍ程度で長さが２．５ｍｍ以上の凹部２０を採用している。しかしながら、凹部２０の幅Ｘ２、長さは、これに限定されない。
In the present embodiment, as shown in FIG. 4 and the like, a
また、凹部２０の断面形状は、図３などに示すように、四角形状と言える。本実施形態では、底面が凹状曲面であり、側壁が一面Ｓ１に対して垂直であり、底面に対向している領域が開口した凹部２０を採用している。しかしながら、本発明は、これに限定されず、底面が平坦面である凹部２０や、断面形状が三角形状である凹部２０を採用できるなお、断面形状とは、ＸＺ平面における形状である。
Moreover, it can be said that the cross-sectional shape of the recessed
配線基板１０は、一面Ｓ１における複数のランド１１で挟まれ回路素子３０と対向した対向部位の少なくとも一部に凹部２０が設けられている。つまり、凹部２０は、回路素子３０の底面における電極３１で挟まれた部位に対向する位置に設けられている。また、凹部２０は、図４に示すように、対向部位から、回路素子３０と対向していない部位まで延長して設けられていてもよい。凹部２０は、ＸＹ平面において、ランド１１と平行に設けられている。なお、回路素子３０の底面とは、配線基板１０に実装された状態で、一面Ｓ１やランド１１と対向する面である。
The
凹部２０は、ランド１１の周囲に設けられている。なお、各凹部２０は、二つのランド１１のそれぞれと隣り合って設けられているとも言える。詳述すると、配線基板１０は、一方の凹部２０が二つのランド１１のうちの一方に近い位置に設けられており、他方の凹部２０が二つのランド１１のうちの他方に近い位置に設けられている。つまり、一方の凹部２０は、二つのランド１１のうちの他方よりも一方に近い位置に設けられている。同様に、他方の凹部２０は、二つのランド１１のうちの一方よりも他方に近い位置に設けられている。
The
また、一面における二つのランド１１間の領域は、二つのランド１１間の中心を通り、二つのランド１１に平行な仮想直線を境界として二つの領域に分けられる。そして、二つ凹部２０のそれぞれは、二つの領域のそれぞれに個別に設けられていると言える。
Further, the region between the two
さらに、凹部２０は、図３などに示すように、ランド１１と間隔をあけて設けられている。つまり、配線基板１０は、ランド１１の端部と凹部２０の端部との間に平坦面（一面Ｓ１）が配置されている。また、凹部２０の側壁は、ランド１１の端部と面一になっていないと言える。
Further, as shown in FIG. 3 and the like, the
この間隔は、回路素子３０の底面と一面Ｓ１との間におけるフラックス５０の量や、回路素子３０の底面と一面Ｓ１との距離によって異なる。例えば、フラックス５０の量が多い場合は、少ない場合よりも間隔を長くする。また、回路素子３０の底面と一面Ｓ１との距離が短い場合は、長い場合よりも間隔を長くする。なお、フラックス５０の量は、実験やシミュレーションなどによって、回路素子３０と一面Ｓ１との間に残留している量を算出することで予測できる。
This interval differs depending on the amount of
凹部２０の少なくとも一部には、後程説明するフラックス５０が配置されている。言い換えると、凹部２０の少なくとも一部には、フラックス５０が残存していると言える。よって、電子装置１１０は、配線基板１０などに加えてフラックス５０を備えているとも言える。また、各凹部２０は、自身に近い方のランド１１に接しているはんだ４０に含まれていたフラックス５０の一部が配置されるとも言える。
A
本実施形態では、凹部２０の全体がフラックス５０で満たされているのではなく、図３に示すように、一部のみにフラックス５０が配置されている例を採用している。フラックス５０は、凹部２０の一部だけでなく、一面Ｓ１と回路素子３０との対向領域にも設けられている。なお、凹部２０は、回路素子３０の底面と一面Ｓ１との間におけるフラックス５０の量や配線基板１０の体格に応じて、Ｘ方向の幅、Ｙ方向の長さ、Ｚ方向の深さ、すなわち容積が決定される。
In the present embodiment, the
回路素子３０は、基部と、基部に形成された複数の電極３１とを備えている。電極３１は、素子側電極に相当する。回路素子３０は、配線基板１０の一面Ｓ１に実装されており、ランド１１のそれぞれと個別に対向した二つの導電性の電極３１を有している。各電極３１は、回路素子３０が配線基板１０に実装された状態で、ランド１１に対向する部位、すなわち電極対向面を含んでいる。回路素子３０は、電極対向面の形状が矩形状を有している。回路素子３０は、二つの電極３１が平行に配置されている。
The
本実施形態では、一例として、幅Ｘ１と長さＹ１との比が３対２程度の短辺電極タイプの回路素子３０を採用している。つまり、回路素子３０は、比較的長さが短い、すなわち横長のチップ部品と言える。しかしながら、本発明はこれに限定されない。
In the present embodiment, as an example, a short-side electrode
なお、回路素子３０は、例えばチップ抵抗やチップコンデンサなどの受動素子を採用できる。また、回路素子３０は、半導体を主成分とする基部に電極が形成されたベアチップ状の半導体素子やパッケージ化された回路素子などでも採用できる。さらに、電子装置１１０は、複数の回路素子３０を備えていてもよい。
The
はんだ４０は、上記のように、ランド１１と電極３１とを接続している。よって、電子装置１００は、一つの回路素子３０に対して、二つのはんだ４０を備えている。
The
はんだ４０は、ランド１１と電極３１との間にはんだペーストが配置された状態でリフロー工程を行った後のものである。はんだ４０の構成材料であるはんだペーストは、はんだ微粉末とフラックス５０とを混ぜ合わせてクリーム状にしたものである。はんだ微粉末を構成する合金としては、例えば、Ｓｎ-Ｃｕ、Ｓｎ-Ｐｂ、Ｓｎ-Ａｇ-Ｃｕ、Ｓｎ-Ｐｂ-Ａｇ、Ｓｎ-Ｐｂ-ＢｉなどのＳｎ基合金、Ｉｎ-ＰｂなどのＩｎ基合金、Ｐｂ-ＡｇなどのＰｂ基合金が挙げられる。一方、フラックス５０は、ランド１１表面や電極３１表面の酸化膜を除去するロジン、はんだ付け性を促進する活性剤、印刷性に関与する溶剤などで構成されている。
The
ところで、はんだペーストは、上記のように、フラックス５０を含んでいる。このフラックス５０は、図３に示すように、リフロー工程を行った後、配線基板１０、回路素子３０、はんだ４０の表面に接して残留する。詳述すると、フラックス５０は、はんだペーストに含まれているフラックス５０のうち、リフロー工程で蒸発した成分を除く残りの成分と言える。
By the way, the solder paste contains the
フラックス５０は、はんだ４０を覆うように流動して、回路素子３０の底面と配線基板１０との間にも流入する。そして、フラックス５０は、一部が凹部２０に配置される。また、フラックス５０は、図３に示すように、はんだ４０、ランド１１、一面Ｓ１に接しつつ、凹部２０の少なくとも一部に存在している。
The
封止樹脂部６０は、絶縁部材に相当し、少なくとも回路素子３０と一面Ｓ１との間を封止している。詳述すると、封止樹脂部６０は、例えばエポキシ系樹脂などからなり、図２、図３に示すように、配線基板１０の一面Ｓ１に設けられている。封止樹脂部６０は、一面Ｓ１や回路素子３０に密着しつつ、これらを一体的に封止している。また、封止樹脂部６０は、一面Ｓ１や回路素子３０に加えて、はんだ４０を含む接合部やフラックス５０に密着しつつ、これらを一体的に封止している。さらに、封止樹脂部６０は、回路素子３０と一面Ｓ１との間に流れ込み、回路素子３０と一面Ｓ１との間を封止している。この封止樹脂部６０は、例えばコンプレッション成形やトランスファー成形によって形成することができる。よって、封止樹脂部６０は、モールド樹脂と言い換えることもできる。
The sealing
なお、本実施形態では、図３に示すように、凹部２０がフラックス５０と封止樹脂部６０で満たされている例を採用している。しかしながら、本発明は、これに限定されず、凹部２０に封止樹脂部６０が形成されていなくてもよい。
In the present embodiment, as shown in FIG. 3, an example in which the
ここで、電子装置１１０の製造方法の一例に関して説明する。本実施形態の製造方法は、準備工程、実装工程、封止工程を含んでいる。
Here, an example of a method for manufacturing the
まず、準備工程では、ランド１１が形成された配線基板１０を準備する。また、準備工程では、配線基板１０にレーザなどによって凹部２０を形成する。配線基板１０が層間接続孔を有している場合、準備工程では、層間接続孔の開口工程と同じ工程で凹部２０を形成できる。なお、準備工程後にランド１１などにめっきを施すめっき工程を有する場合、めっき工程では、凹部２０にマスクを施した状態で行い、凹部２０にめっきが設けられないようにすると好ましい。
First, in the preparation step, the
実装工程では、ディスペンサーを用いた塗布やスクリーン印刷によって、予め決められた量のはんだペーストをランド上に形成する。その後、実装工程では、はんだペースト上に、電極３１が配置されるように回路素子３０を搭載する。このとき、はんだペーストは、硬化していないため、ランド１１と電極３１とは強固に固定されていない。
In the mounting process, a predetermined amount of solder paste is formed on the land by application using a dispenser or screen printing. Thereafter, in the mounting process, the
その後、実装工程では、はんだペーストを溶融及び硬化させることで、各電極３１と各ランド１１とをはんだ４０によって接続する。つまり、実装工程は、リフロー工程を含んでいる。このようにして、配線基板１０と回路素子３０は、はんだ４０を介して接続される。
Thereafter, in the mounting process, each
ところで、上記のように、リフロー工程を行った後は、配線基板１０と回路素子３０との間にフラックス５０が残留している。しかしながら、本製造方法では、フラックス５０を除去する洗浄工程を含まない。なお、通常、洗浄工程を行った場合であっても、完全にフラックス５０を除去することは難しい。このため、電子装置１１０は、洗浄工程を経て製造されたものであっても、上記のようにフラックス５０を含んでいればよい。
By the way, as described above, after the reflow process is performed, the
封止工程では、回路素子３０が実装された配線基板１０に対して、封止樹脂部６０を形成する。つまり、本製造方法では、フラックス５０を除去することなく封止工程が行われる。言い換えると、本製造方法では、配線基板１０と回路素子３０との間にフラックス５０が残った状態で、封止工程を行う。
In the sealing step, the sealing
封止工程は、例えばコンプレッション成形やトランスファー成形で封止樹脂部６０を形成する。封止工程では、封止樹脂部６０で一面Ｓ１や回路素子３０やフラックス５０などを覆いつつ、一面Ｓ１と回路素子３０との間にも封止樹脂部６０が流れ込み、回路素子３０などを封止樹脂部６０で封止する。
In the sealing step, the sealing
電子装置１１０は、このような製造方法によって製造される。つまり、電子装置１１０は、周知の基板製造プロセスで製造することができる。
The
以上説明したように、電子装置１１０は、凹部２０が形成されており、この凹部２０の少なくとも一部にフラックス５０が配置されているため、凹部２０が設けられていない場合よりも、対向部位にあるフラックス５０の厚みを薄くすることができる。つまり、電子装置１１０は、フラックス５０のＺ方向の厚さが、Ｘ方向において平均的に薄くなる。特に、フラックス５０は、図３に示すように、はんだ４０、ランド１１、一面Ｓ１に接しつつ、凹部２０の少なくとも一部に存在すると、厚みが平均的に薄くなりやすい。
As described above, the
このため、電子装置１１０は、高温環境下においてフラックス５０の膨張量を小さくすることができ、フラックス５０の膨張によって配線基板１０と回路素子３０とに印加される応力を抑制できる。よって、電子装置１１０は、ランド１１と電極３１とを電気的に接続するはんだ４０の接続寿命が短寿命化することを抑制できる。
For this reason, the
つまり、電子装置１１０は、フラックス５０の膨張によって、はんだ４０にクラックが入ったり、ランド１１とはんだ４０とが剥離したり、電極３１とはんだ４０とが剥離したりすることを抑制できる。また、電子装置１１０は、フラックス５０の膨張によって、ランド１１と電極３１とがオープン不良になることを抑制できると言える。
That is, the
また、電子装置１１０は、配線基板１０と回路素子３０との間において、二つのランド１１間や二つのはんだ４０間がフラックス５０を介して連結された場合、これらの間における電気絶縁性が低下する可能性がある。しかしながら、電子装置１１０は、ランド１１間に凹部２０を備えており、凹部２０にフラックス５０が配置されているため、ランド１１がフラックス５０を介して連結されることを抑制できる。よって、電子装置１１０は、配線基板１０と回路素子３０との間における、二つのランド１１間や二つのはんだ４０間の電気絶縁性の低下を抑制できる。言い換えると、電子装置１１０は、フラックス５０の活性による絶縁不具合を抑制できる。
In addition, when the
さらに、電子装置１１０は、ランド１１の端部と凹部２０の端部との間に一面Ｓ１がなかった場合、単にフラックス５０が凹部２０に入り込むだけで、フラックス５０の厚みを薄くすることができない可能性がある。しかしながら、電子装置１１０は、ランド１１の端部と凹部２０の端部との間に一面Ｓ１が配置されているため、フラックス５０の厚みを薄くしやすい。
Furthermore, in the
なお、本実施形態では、絶縁部材の一例として上記のような封止樹脂部６０を採用した。しかしながら、本発明の絶縁部材は、これに限定されず、回路素子３０と一面Ｓ１との間を封止するアンダーフィルであっても採用できる。つまり、電子装置１１０は、回路素子３０と一面Ｓ１との間にアンダーフィルが充填される構造であっても採用でき、上記効果を奏することができる。つまり、電子装置１１０は、回路素子３０を全体的に封止する封止樹脂部６０のかわりに、回路素子３０と一面Ｓ１との間にアンダーフィルが設けられた構成であっても上記効果を奏することができる。なお、この点は、以下に説明する他の形態でも同様である。
In the present embodiment, the sealing
また、電子装置１１０は、対向部位における、少なくとも、回路素子３０の外形に近い場所に、凹部２０が配置されていると好ましい。つまり、電子装置１１０は、対向部位において、少なくとも、回路素子３０のＹ方向における端部に対向する位置の一部に凹部２０が配置されていると好ましい。さらに、電子装置１１０は、対向部位であり、且つ、少なくとも、電極３１における互いに対向する側の角部、すなわち対向部位の四隅に凹部２０が配置されていると好ましい。
In addition, in the
はんだ４０は、電極３１における互いに対向する側の角部からクラックが進行することが多い。よって、電子装置１１０は、上記の位置に凹部２０が設けられていると、クラックが進行しやすい部分のフラックス５０による押し上げ応力を抑制することができる。このため、電子装置１１０は、はんだ４０を長寿命化することができる。また、電子装置１１０は、加工性、コストの観点から、凹部２０を削減（少なく）したい場合に効果的である。
In the
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明のその他の形態として、変形例１、２、第２実施形態〜第７実施形態に関して説明する。各形態は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. Hereinafter, as other embodiments of the present invention,
（変形例１）
図５に示すように、変形例１の凹部２０ａは、断面形状が台形形状である。つまり、変形例１の配線基板１０は、底面が凹状曲面であり、側壁が一面Ｓ１に対して垂直でなく、底面に対向している領域が開口した凹部２０が形成されている。よって、凹部２０ａは、底面から一面Ｓ１側に行くに連れて開口面積が広くなる形状をなしている。電子装置１１０は、このような配線基板１０であっても上記の効果を奏することができる。
(Modification 1)
As shown in FIG. 5, the
（変形例２）
図６に示すように、変形例２の電子装置１１０は、凹部２０が封止樹脂部６０で埋設されていない。図６は、図３に相当する断面図である。
(Modification 2)
As shown in FIG. 6, in the
つまり、凹部２０は、フラックス５０と封止樹脂部６０によって囲まれた空間が形成されていると言える。また、電子装置１１０は、凹部２０内に、フラックス５０と封止樹脂部６０によって囲まれた空間、すなわちボイドが形成されているとも言える。
That is, it can be said that the
これによって、電子装置１１０は、フラックス５０が膨張した場合に、フラックス５０が空間に逃げやすくなる。このため、電子装置１１０は、フラックス５０の膨張によって配線基板１０と回路素子３０とに印加される応力をより一層抑制できる。従って、電子装置１１０は、はんだ４０の接続寿命が短寿命化することをより一層抑制できる。なお、変形例２は、変形例１や後程説明する各実施形態と組み合わせて実施することもできる。
Accordingly, when the
（変形例３）
図７示すように、変形例３の電子装置１１０は、回路素子３０ａとして、ＱＦＮパッケージを備えている。ＱＦＮは、quad flat non-leaded packageの略称である。図７は、図２に相当する断面図である。
(Modification 3)
As shown in FIG. 7, the
配線基板１０は、複数のランド１１に加えて放熱用ランド１２を備えている。また、配線基板１０は、ランド１１と放熱用ランド１２との間や、ランド１１間などに凹部２０が設けられている。回路素子３０ａは、複数の電極３１ａに加えて放熱パッド３２ａを備えている。電極３１ａは、素子側電極に相当する。
The
電子装置１１０は、ランド１１と電極３１ａとがはんだ４０で接続され、且つ放熱用ランド１２と放熱パッド３２ａとが機械的に接続されている。そして、電子装置１１０は、凹部２０の少なくとも一部にフラックス５０が配置されている。変形例３の電子装置１１０であっても上記実施形態で説明した効果を奏することができる。
In the
なお、変形例３は、変形例１や変形例２や後程説明する各実施形態と組み合わせて実施することもできる。例えば、変形例２と変形例３とを組み合わせた電子装置１１０は、変形例２で説明した効果を奏することができる。
Note that Modification 3 can also be implemented in combination with
（第２実施形態）
図８に示すように、第２実施形態の電子装置１２０は、凹部２１の形状が電子装置１１０と異なる。その他の点に関しては、電子装置１１０と同様である。なお、図８は、図４に相当する平面図である。
(Second Embodiment)
As shown in FIG. 8, the
凹部２１は、ランド１１に沿って複数箇所に設けられている。つまり、凹部２１は、Ｙ方向における複数箇所に設けられている。また、凹部２１は、二つのランド１１で挟まれ、且つ、二つのランド１１に沿う方向における複数箇所に設けられていると言える。
The
また、凹部２１は、平面形状が直線状ではなく円形状である。なお、凹部２１は、凹部２１を形成するためのレーザのスポット形状とも言える。電子装置１２０は、電子装置１１０と組み合わせた構成、すなわち、凹部２１と凹部２０とを備えた構成であっても採用できる。
Further, the
連続的に形成された凹部２０は、レーザのスポットどうしの一部が重なるように連続的にスポットを移動させることで形成できる。これに対して、複数箇所に形成された凹部２１は、レーザのスポットが重なるように連続的に移動させる必要がなく、所定間隔毎に移動させることで形成できる。このため、電子装置１２０は、電子装置１１０よりも凹部２１を形成しやすい。
The continuously formed
また、電子装置１２０は、封止樹脂部６０を形成する際に、一面Ｓ１と回路素子３０との対向領域（隙間）における端部から中央へと封止樹脂部６０が流れ込む。このとき、電子装置１２０は、凹部２０が連続的に形成されている場合よりも、複数箇所に凹部２１が形成されている場合の方が、フラックス５０と封止樹脂部６０との間に空間が形成されやすい。さらに、電子装置１２０は、凹部２０が連続的に形成されている場合よりも、Ｙ方向の複数箇所、すなわち凹部２１毎に空間が形成されやすい。よって、電子装置１２０は、フラックス５０の逃げ場を形成しやすく、はんだ４０の短寿命化を抑制しやすくなる。なお、電子装置１２０は、電子装置１１０と同様の効果も奏することができる。
In the
（第３実施形態）
図９に示すように、第３実施形態の電子装置１３０は、凹部２２の数が電子装置１１０と異なる。その他の点に関しては、電子装置１１０と同様である。なお、図９は、図４に相当する平面図である。
(Third embodiment)
As shown in FIG. 9, the
電子装置１３０は、凹部２０と同様の形状を有した、すなわち連続的に形成された凹部２２がランド１１間の四か所に設けられている。なお、電子装置１３０は、凹部２２がランド１１間の三か所に設けられていてもよいし、五か所以上に設けられていてもよい。
The
電子装置１３０は、電子装置１１０と同様の効果を奏することができる。なお、電子装置１３０は、電子装置１２０と組み合わせた構成、すなわち、凹部２１と凹部２２とを備えた構成であっても採用できる。この場合、電子装置１３０は、電子装置１２０と同様の効果も奏することができる。
The
（第４実施形態）
図１０に示すように、第４実施形態の電子装置１４０は、凹部２３の形状が電子装置１１０と異なる。その他の点に関しては、電子装置１１０と同様である。なお、図１０は、図４に相当する平面図である。また、図１０は、断面図ではないが、凹部２３を明確にするためにハッチングを施している。
(Fourth embodiment)
As shown in FIG. 10, the
電子装置１４０は、対向部位に加えて、一面Ｓ１と回路素子３０とが対向していない非対向部位にも形成されており、ランド１１を囲う位置に環状に凹部２３が形成された配線基板１０を備えている。つまり、凹部２３は、ＸＹ平面において、ランド１１を囲っている。
The
電子装置１４０は、ランド１１を囲むように凹部２３が形成されているため、フラックス５０の流動を促すことができる。このため、電子装置１４０は、対向部位にあるフラックス５０の厚みを薄くすることができる。よって、電子装置１４０は、はんだ４０の接続寿命が短寿命化することをより一層抑制できる。
Since the
また、電子装置１４０は、電子装置１１０と同様の効果を奏することができる。なお、電子装置１４０は、電子装置１１０〜１３０のそれぞれと組み合わせた構成、すなわち、凹部２３に加えて、凹部２０〜２２のいずれかを備えた構成であっても採用できる。この場合、電子装置１４０は、電子装置１２０などと同様の効果も奏することができる。
In addition, the
なお、この凹部２３は、一部に環状が途絶えていてもよい。電子装置１４０は、例えば、ランド１１を囲うＣ字形状の凹部２３であっても同様の効果を奏することができる。
In addition, this recessed
（第５実施形態）
図１１、図１２に示すように、第５実施形態の電子装置１５０は、回路素子３０ｂの形状と配線基板１０の凹部２４の大きさが電子装置１１０と異なる。その他の点に関しては、電子装置１１０と同様である。なお、図１１は、図１に相当する平面図である。
(Fifth embodiment)
As shown in FIGS. 11 and 12, the
回路素子３０ｂは、基部と、基部に形成された複数の電極３１ｂとを備えている。電極３１ｂは、素子側電極に相当する。回路素子３０ｂは、図１１に示すように、Ｘ方向の幅よりもＹ方向の長さの方が長い長辺電極タイプである。つまり、回路素子３０ｂは、比較的長さが長い、すなわち縦長のチップ部品と言える。言い換えると、回路素子３０ｂは、二つの電極３１ｂの間隔よりも、二つの電極３１ｂに沿う方向（Ｙ方向）における長さの方が長い。また、回路素子３０ｂは、縦長のチップ部品であるため、回路素子３０よりも電極３１ｂが長い。
The
配線基板１０は、図１１、図１２に示すように、基板側電極としてのランド１１ｂを複数備えており、凹部２４を複数備えている。凹部２４は、凹部２０よりもＸ方向の幅が長くなっている。本実施形態では、一例として、凹部２４の間隔Ｘ３を０．１ｍｍ程度としている。これは、回路素子３０ｂにおける電極３１ｂが長い分、はんだ４０の量が多くなり、フラックス５０の量も増えるためである。
As shown in FIGS. 11 and 12, the
上記のように、凹部２４の容積は、回路素子３０の底面と一面Ｓ１との間におけるフラックス５０の量や配線基板１０の体格に応じて決定される。このため、凹部２４の間隔Ｘ３に関しても同様に、回路素子３０の底面と一面Ｓ１との間におけるフラックス５０の量や配線基板１０の体格に応じて決定される。よって、凹部２４の間隔Ｘ３は、０．１ｍｍに限定されない。
As described above, the volume of the
電子装置１５０は、電子装置１１０と同様の効果を奏することができる。なお、電子装置１４０は、電子装置１１０〜１３０のそれぞれと組み合わせた構成、すなわち、凹部２４に加えて、凹部２０〜２３のいずれかを備えた構成であっても採用できる。この場合、電子装置１４０は、電子装置１２０や電子装置１４０などと同様の効果も奏することができる。
The
（第６実施形態）
図１３に示すように、第６実施形態の電子装置１６０は、凹部２５の形状が電子装置１１０と異なる。その他の点に関しては、電子装置１１０と同様である。なお、図１３は、図４に相当する平面図である。
(Sixth embodiment)
As shown in FIG. 13, the
電子装置１６０は、対向部位のほぼ全域に凹部２５が形成されている。よって、配線基板１０は、ランド１１の端部から凹部２５の側壁までの間に一面Ｓ１が配置されている。また、ほぼ全域とは、ランド１１の端部から凹部２５の側壁の間における一面Ｓ１にフラックス５０が接し、フラックス５０の厚みを薄くしやすくできる程度である。電子装置１６０は、電子装置１１０と同様の効果を奏することができる。
In the
（第７実施形態）
図１４に示すように、第７実施形態の電子装置１７０は、凹部２６の位置が電子装置１１０と異なる。その他の点に関しては、電子装置１１０と同様である。なお、図１４は、図４に相当する平面図である。
(Seventh embodiment)
As shown in FIG. 14, the electronic device 170 of the seventh embodiment is different from the
電子装置１７０は、一面Ｓ１における複数のランド１１で挟まれ回路素子３０と対向した対向部位に隣り合う非対向部位において、ランド１１に隣接して凹部２６が形成された配線基板１０を備えている。つまり、凹部２６は、対向部位には形成されておらず、非対向部位に形成されている。本実施形態では、非対向部位におけるランド１１間の領域で、ランド１１に隣接して凹部２６が形成された配線基板１０を採用している。そして、電子装置１７０は、上記実施形態と同様に、凹部２６の少なくとも一部にフラックス５０が配置されている。
The electronic device 170 includes a
このように、電子装置１７０は、非対向部位において、ランド１１に隣接して凹部２６が形成されており、この凹部２６の少なくとも一部にフラックス５０が配置されている。このため、電子装置１７０は、凹部２６が設けられていない場合よりも、対向部位にあるフラックス５０の厚みを薄くすることができる。つまり、電子装置１７０は、フラックス５０のＺ方向の厚さが、Ｘ方向において平均的に薄くなる。特に、フラックス５０は、上記実施形態で説明したように、はんだ４０、ランド１１、一面Ｓ１に接しつつ、凹部２０の少なくとも一部に存在すると、厚みが平均的に薄くなりやすい。よって、電子装置１７０は、電子装置１１０と同様の効果を奏することができる。
As described above, in the electronic device 170, the concave portion 26 is formed adjacent to the
１０…配線基板、１１，１１ｂ…ランド、１２…放熱用ランド、２０〜２６…凹部、３０，３０ａ，３０ｂ…回路素子、３１，３１ａ，３１ｂ…電極、３２ａ…放熱パッド、４０…はんだ、５０…フラックス、６０…封止樹脂部、１００〜１７０…電子装置、Ｓ１…一面、Ｓ２…反対面
DESCRIPTION OF
Claims (7)
前記一面に実装され、前記基板側電極と電気的に接続された複数の素子側電極（３１、３１ａ、３１ｂ）を有した回路素子（３０、３０ａ、３０ｂ）と、
前記基板側電極と前記素子側電極とを電気的に接続するはんだ（４０）と、
少なくとも前記回路素子と前記一面との間を封止する絶縁部材（６０）と、を備えた電子装置であって、
前記配線基板は、前記一面における複数の前記基板側電極で挟まれ前記回路素子と対向した対向部位の少なくとも一部に凹部（２０〜２５）が形成されており、
前記凹部の少なくとも一部にフラックスが配置されている電子装置。 A wiring substrate (10) having a plurality of substrate-side electrodes (11, 11b) which are a part of wiring on a part of one surface (S1);
A circuit element (30, 30a, 30b) having a plurality of element side electrodes (31, 31a, 31b) mounted on the one surface and electrically connected to the substrate side electrode;
Solder (40) for electrically connecting the substrate side electrode and the element side electrode;
An electronic device comprising at least an insulating member (60) for sealing between the circuit element and the one surface,
The wiring board has a recess (20 to 25) formed in at least a part of a facing portion that is sandwiched between the plurality of substrate-side electrodes on the one surface and faces the circuit element,
An electronic device in which a flux is disposed in at least a part of the recess.
前記一面に実装され、前記基板側電極と電気的に接続された複数の素子側電極（３１、３１ａ、３１ｂ）を有した回路素子（３０、３０ａ、３０ｂ）と、
前記基板側電極と前記素子側電極とを電気的に接続するはんだ（４０）と、
少なくとも前記回路素子と前記一面との間を封止する絶縁部材（６０）と、を備えた電子装置であって、
前記配線基板は、前記一面における複数の前記基板側電極で挟まれ前記回路素子と対向した対向部位に隣り合う非対向部位において、前記基板側電極に隣接して凹部（２６）が形成されており、
前記凹部の少なくとも一部にフラックスが配置されている電子装置。 A wiring substrate (10) having a plurality of substrate-side electrodes (11, 11b) which are a part of wiring on a part of one surface (S1);
A circuit element (30, 30a, 30b) having a plurality of element side electrodes (31, 31a, 31b) mounted on the one surface and electrically connected to the substrate side electrode;
Solder (40) for electrically connecting the substrate side electrode and the element side electrode;
An electronic device comprising at least an insulating member (60) for sealing between the circuit element and the one surface,
The wiring board is formed with a recess (26) adjacent to the substrate-side electrode at a non-facing portion adjacent to the facing portion sandwiched between the plurality of substrate-side electrodes on the one surface and facing the circuit element. ,
An electronic device in which a flux is disposed in at least a part of the recess.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017017027A JP2018125436A (en) | 2017-02-01 | 2017-02-01 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017017027A JP2018125436A (en) | 2017-02-01 | 2017-02-01 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018125436A true JP2018125436A (en) | 2018-08-09 |
Family
ID=63109797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017017027A Pending JP2018125436A (en) | 2017-02-01 | 2017-02-01 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018125436A (en) |
-
2017
- 2017-02-01 JP JP2017017027A patent/JP2018125436A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4423285B2 (en) | Electronic component built-in substrate and method for manufacturing electronic component built-in substrate | |
| KR20120079325A (en) | Semiconductor package and methods of fabricating the same | |
| JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
| JP2013161903A (en) | Semiconductor device and method of manufacturing the same | |
| US10304767B2 (en) | Semiconductor device | |
| US9439288B2 (en) | Mounting structure of chip component and electronic module using the same | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| KR101197189B1 (en) | Chip package and method of manufacturing the same | |
| JP2006165411A (en) | Semiconductor device and manufacturing method thereof | |
| JP6597502B2 (en) | Electronic equipment | |
| JP2009099816A (en) | Semiconductor device, method of manufacturing the same and mounting method of semiconductor device | |
| JP2018125436A (en) | Electronic device | |
| JP2011003818A (en) | Mold package | |
| JP2005252074A (en) | Semiconductor device and electronic apparatus | |
| JP4324773B2 (en) | Manufacturing method of semiconductor device | |
| JP7136681B2 (en) | electronic controller | |
| JP2018093084A (en) | Semiconductor device | |
| JP2012256956A (en) | Semiconductor device and semiconductor device mounting body | |
| CN117637660B (en) | QFN packaging structure, manufacturing method thereof and QFN device | |
| WO2015129185A1 (en) | Resin-sealed semiconductor device, production method therefor, and mounting body therefor | |
| JP2015032705A (en) | Mold package | |
| JP2018006654A (en) | Electronic device | |
| JP2021190526A (en) | Substrate, electronic component, and electronic device | |
| JP6370652B2 (en) | Semiconductor device | |
| WO2017013839A1 (en) | Electronic device and method for manufacturing electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200630 |