JP2018125325A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2018125325A JP2018125325A JP2017014060A JP2017014060A JP2018125325A JP 2018125325 A JP2018125325 A JP 2018125325A JP 2017014060 A JP2017014060 A JP 2017014060A JP 2017014060 A JP2017014060 A JP 2017014060A JP 2018125325 A JP2018125325 A JP 2018125325A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- bonding
- silicon oxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本明細書に記載された技術は、少なくとも２枚の基板が接合されてなる半導体装置に関するものである。 The technique described in this specification relates to a semiconductor device in which at least two substrates are bonded.
基板同士の直接接合は、ＳＯＩ（Silicon on Insulator）基板を作製する際だけでなく、種々の回路や配線が既に形成された基板同士を接合する際にも行われている。例えば２枚のシリコン基板を貼り合わせる場合、それぞれのシリコン基板上に形成されたシリコン酸化膜同士が向かい合うようにして貼り合わせ、次いで熱処理を加えるのが一般的である。 Direct bonding between substrates is performed not only when manufacturing SOI (Silicon on Insulator) substrates but also when bonding substrates on which various circuits and wirings have already been formed. For example, when two silicon substrates are bonded together, it is common to bond the silicon oxide films formed on the respective silicon substrates so that they face each other, and then apply heat treatment.
しかしながら、シリコン酸化膜同士を貼り合わせた場合、熱処理の温度が高くなるとシリコン酸化膜から水分が発生して接合面にボイドが生じ、十分な接合強度が得られないことがある。これに対し、特許文献１には、２枚の基板の表面にそれぞれシリコン炭窒化膜を形成した上で、両基板同士を接合させる技術が記載されている。 However, when the silicon oxide films are bonded to each other, if the temperature of the heat treatment increases, moisture is generated from the silicon oxide film and voids are generated on the bonding surface, so that sufficient bonding strength may not be obtained. On the other hand, Patent Document 1 describes a technique in which a silicon carbonitride film is formed on the surfaces of two substrates and the two substrates are bonded to each other.
ところで、シリコン炭窒化膜は疎水性であるので、シリコン酸化膜に比べて洗浄後の膜表面にパーティクルが残りやすい。このため、シリコン炭窒化膜同士を向かい合わせて基板を接合させると、接合の歩留まりが低くなったり、接合の信頼性が不十分となる可能性がある。また、コンタクトや配線がシリコン炭窒化膜に埋め込まれている場合、接合面となるシリコン炭窒化膜の表面を研磨によって高度に平坦化することが困難となる。このことによっても基板同士の接合に不具合を生じる可能性がある。 By the way, since the silicon carbonitride film is hydrophobic, particles are likely to remain on the cleaned film surface as compared with the silicon oxide film. For this reason, when the silicon carbonitride films are faced to each other and the substrates are bonded, the bonding yield may be lowered, or the bonding reliability may be insufficient. Further, when the contacts and wiring are embedded in the silicon carbonitride film, it is difficult to highly planarize the surface of the silicon carbonitride film serving as a bonding surface by polishing. This may also cause a problem in joining the substrates.
本発明は、かかる点に鑑みてなされたものであり、その目的は、基板同士が接合されてなる半導体装置において、接合面のパターンや熱処理の温度によらず、歩留まりの低下を防ぎ、接合の信頼性を向上させることにある。 The present invention has been made in view of the above points, and the object of the present invention is to prevent a decrease in yield in a semiconductor device in which substrates are bonded to each other regardless of the pattern of the bonding surface and the temperature of heat treatment. It is to improve reliability.
本明細書に開示された半導体装置は、第１の基板と、前記第１の基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された少なくとも一層の接合層と、前記接合層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第２の基板とを備えている。前記接合層は、第３の絶縁膜と、前記第３の絶縁膜の直下及び直上の少なくとも一方に形成された接合用下地膜とを有しており、前記第３の絶縁膜は、シリコン酸化膜であり、前記接合用下地膜は、シリコン炭窒化膜、シリコン窒化膜又はシリコン炭化膜である。 A semiconductor device disclosed in this specification includes a first substrate, a first insulating film formed on the first substrate, and at least one bonding layer formed on the first insulating film. And a second insulating film formed on the bonding layer and a second substrate formed on the second insulating film. The bonding layer includes a third insulating film and a bonding base film formed at least one directly below and immediately above the third insulating film, and the third insulating film is formed of silicon oxide. The bonding base film is a silicon carbonitride film, a silicon nitride film, or a silicon carbide film.
本明細書に開示された半導体装置によれば、接合面のパターンや熱処理の温度によらず、歩留まり良く製造することができ、接合部分の信頼性を向上させることができる。 According to the semiconductor device disclosed in this specification, it can be manufactured with high yield regardless of the pattern of the bonding surface and the temperature of the heat treatment, and the reliability of the bonding portion can be improved.
以下、本発明の実施形態に係る半導体装置について、図面に基づいて詳細に説明する。なお、本明細書において、「部材Ａ上に形成された部材Ｂ」とは、特記しない限り、部材Ａの直上に部材Ｂが形成されている場合だけでなく、部材Ａと部材Ｂとの間にさらに別の部材が存在する場合も許容するものとする。また、部材の配置に関する説明における上下の方向は、原則として参照する図面における上下と同じものとする。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings. In this specification, “member B formed on member A” means not only when member B is formed immediately above member A, but also between member A and member B, unless otherwise specified. In the case where another member is present, it is allowed. In addition, the vertical direction in the description related to the arrangement of members is basically the same as the vertical direction in the drawings referred to.
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示す断面図である。同図に示すように、第１の実施形態に係る半導体装置は、支持基板（第１の基板）２０１と、支持基板２０１上に形成された第１の絶縁膜２０２と、第１の絶縁膜２０２上に形成された少なくとも一層の接合層と、接合層上に形成された第２の絶縁膜１０２と、第２の絶縁膜１０２上に形成された基板（第２の基板）１０１ａとを備えている。
(First embodiment)
FIG. 1 is a cross-sectional view showing the semiconductor device according to the first embodiment. As shown in the figure, the semiconductor device according to the first embodiment includes a support substrate (first substrate) 201, a first insulating film 202 formed on the support substrate 201, and a first insulating film. At least one bonding layer formed on 202, a second insulating film 102 formed on the bonding layer, and a substrate (second substrate) 101a formed on the second insulating film 102. ing.
本実施形態の半導体装置では、上述の接合層は、第１の接合層２０３と、第１の接合層２０３上に接合された第２の接合層１０３とを有している。言い換えれば、第１の接合層２０３と第２の接合層１０３との界面３０１が、接合界面となっている。界面３０１における支持基板２０１と基板１０１ａとの間の密着力、より具体的には第１の接合層２０３と第２の接合層１０３との間の密着力は、例えば１．０Ｊ／ｍ２以上となっている。 In the semiconductor device of this embodiment, the above-described bonding layer includes a first bonding layer 203 and a second bonding layer 103 bonded onto the first bonding layer 203. In other words, the interface 301 between the first bonding layer 203 and the second bonding layer 103 is a bonding interface. The adhesion force between the support substrate 201 and the substrate 101a at the interface 301, more specifically, the adhesion force between the first bonding layer 203 and the second bonding layer 103 is, for example, 1.0 J / m 2 or more. It has become.
第１の接合層２０３は、第１の絶縁膜２０２上に形成された第１の接合用下地膜２０３ａと、第１の接合用下地膜２０３ａの直上に形成された第１のシリコン酸化膜２０３ｂとを有している。第２の接合層１０３は、第１のシリコン酸化膜２０３ｂ上に接合された第２のシリコン酸化膜１０３ｂと、第２のシリコン酸化膜１０３ｂの直上に形成された第２の接合用下地膜１０３ａとを有している。 The first bonding layer 203 includes a first bonding base film 203a formed on the first insulating film 202 and a first silicon oxide film 203b formed immediately above the first bonding base film 203a. And have. The second bonding layer 103 includes a second silicon oxide film 103b bonded onto the first silicon oxide film 203b, and a second bonding base film 103a formed immediately above the second silicon oxide film 103b. And have.
本実施形態の半導体装置では、第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａは、シリコン炭窒化膜である。ここでのシリコン炭窒化膜とは、主として炭化窒化珪素（ＳｉＣＮ）で構成された膜を意味し、炭化窒化珪素のみから構成された膜だけでなく、水素や酸素等の不純物を含む炭化窒化珪素で構成されていてもよい。また、第１のシリコン酸化膜２０３ｂ、第２のシリコン酸化膜１０３ｂは、主としてシリコン酸化物で構成された膜であればよく、少量の窒素等の不純物を含んでいてもよい。 In the semiconductor device of this embodiment, the first bonding base film 203a and the second bonding base film 103a are silicon carbonitride films. The silicon carbonitride film here means a film mainly composed of silicon carbonitride (SiCN), and is not only a film composed only of silicon carbonitride but also silicon carbonitride containing impurities such as hydrogen and oxygen. It may be comprised. Further, the first silicon oxide film 203b and the second silicon oxide film 103b may be any film mainly composed of silicon oxide, and may contain a small amount of impurities such as nitrogen.
支持基板２０１は、例えばシリコン等の半導体により構成されていてもよいが、構成材料は特に限定されず、絶縁材料等により構成されていてもよい。基板１０１ａも支持基板２０１と同様に、例えばシリコン等の半導体により構成されていてもよいが、その構成材料は特に限定されない。半導体装置が基板１０１ａ側からの入射光を受ける固体撮像装置である場合、基板１０１ａは光電変換を可能にする材料で構成されていればよい。この場合、光の変換効率を上げるために基板１０１ａは、研磨や研削等によって、最適な厚さになるように薄厚化されていてもよい。 The support substrate 201 may be made of, for example, a semiconductor such as silicon, but the constituent material is not particularly limited, and may be made of an insulating material or the like. Similarly to the support substrate 201, the substrate 101a may be made of a semiconductor such as silicon, but the constituent material is not particularly limited. In the case where the semiconductor device is a solid-state imaging device that receives incident light from the substrate 101a side, the substrate 101a may be made of a material that enables photoelectric conversion. In this case, in order to increase the light conversion efficiency, the substrate 101a may be thinned to have an optimum thickness by polishing, grinding, or the like.
図１には示していないが、支持基板２０１の上面上、及び基板１０１ａの下面上には、それぞれ電子回路が設けられていてもよい。電子回路には、ロジック回路や記憶回路、イメージセンサ、高周波回路等、既存の任意の回路や素子が含まれていてもよい。また、後に詳述するが、第１の絶縁膜２０２内及び第１の接合層２０３内に、支持基板２０１上の電子回路と電気的に接続されたコンタクトや配線、電極等が設けられていてもよい。第２の絶縁膜１０２内及び第２の接合層１０３内には、基板１０１ａの下面上に設けられた電子回路と電気的に接続されたコンタクトや配線、電極等が設けられていてもよい。この場合、第１の絶縁膜２０２及び第２の絶縁膜１０２は、互いに隣接する配線同士あるいはコンタクト同士を電気的に分離する層間絶縁膜として機能する。なお、第１の絶縁膜２０２及び第２の絶縁膜１０２は、シリコン酸化物等、公知の絶縁材料により構成されている。 Although not shown in FIG. 1, electronic circuits may be provided on the upper surface of the support substrate 201 and the lower surface of the substrate 101a, respectively. The electronic circuit may include an existing arbitrary circuit or element such as a logic circuit, a memory circuit, an image sensor, or a high-frequency circuit. As will be described in detail later, contacts, wirings, electrodes, and the like that are electrically connected to the electronic circuit over the supporting substrate 201 are provided in the first insulating film 202 and the first bonding layer 203. Also good. In the second insulating film 102 and the second bonding layer 103, a contact, a wiring, an electrode, or the like that is electrically connected to an electronic circuit provided on the lower surface of the substrate 101a may be provided. In this case, the first insulating film 202 and the second insulating film 102 function as an interlayer insulating film that electrically isolates adjacent wirings or contacts from each other. Note that the first insulating film 202 and the second insulating film 102 are made of a known insulating material such as silicon oxide.
第１の接合層２０３内に設けられた配線と第２の接合層１０３内に設けられた配線とが公知の方法により電気的に接続されていることにより、支持基板２０１の上面上に設けられた電子回路と、基板１０１ａの下面上に設けられた電子回路とを電気的に接続させてもよい。 The wiring provided in the first bonding layer 203 and the wiring provided in the second bonding layer 103 are electrically connected by a known method, so that the wiring is provided on the upper surface of the support substrate 201. The electronic circuit may be electrically connected to an electronic circuit provided on the lower surface of the substrate 101a.
上述のように、支持基板２０１と基板１０１ａとは、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとが向かい合う状態で接合されている。第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂは親水性なので、接合面にシリコン炭窒化膜が露出する場合に比べて洗浄によって膜表面のパーティクルを容易に洗い流すことができる。このため、パーティクルによる接合力の低下が生じにくくなっており、支持基板２０１と基板１０１ａとの接合の信頼性も高くなっている。 As described above, the support substrate 201 and the substrate 101a are bonded together with the first silicon oxide film 203b and the second silicon oxide film 103b facing each other. Since the first silicon oxide film 203b and the second silicon oxide film 103b are hydrophilic, particles on the film surface can be easily washed away by cleaning as compared with the case where the silicon carbonitride film is exposed on the bonding surface. For this reason, it is difficult for the bonding force to decrease due to particles, and the bonding reliability between the support substrate 201 and the substrate 101a is also high.
また、第１の接合層２０３において第１のシリコン酸化膜２０３ｂの直下に炭化窒化珪素からなる第１の接合用下地膜２０３ａが設けられるとともに、第２の接合層１０３において第２のシリコン酸化膜１０３ｂの直上に炭化窒化珪素からなる第２の接合用下地膜１０３ａが設けられているので、界面３０１でのボイドや膜はがれの発生が抑えられている。このため、第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａが設けられない場合に比べて第１の接合層２０３と第２の接合層１０３との密着力は著しく強くなっており、界面３０１における接合の信頼性は高くなっている。ボイドの発生等が抑えられる理由については後述する。 Further, in the first bonding layer 203, a first bonding base film 203a made of silicon carbonitride is provided immediately below the first silicon oxide film 203b, and the second silicon oxide film is formed in the second bonding layer 103. Since the second bonding base film 103a made of silicon carbonitride is provided immediately above 103b, occurrence of voids and film peeling at the interface 301 is suppressed. Therefore, the adhesion between the first bonding layer 203 and the second bonding layer 103 is remarkably stronger than when the first bonding base film 203a and the second bonding base film 103a are not provided. Therefore, the reliability of bonding at the interface 301 is high. The reason why generation of voids is suppressed will be described later.
なお、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとの合計膜厚は、第１の接合用下地膜２０３ａと第２の接合用下地膜１０３ａとの合計膜厚の１０倍以下であることが望ましいが、必ずしもこの値に限定されない。 The total film thickness of the first silicon oxide film 203b and the second silicon oxide film 103b is not more than 10 times the total film thickness of the first bonding base film 203a and the second bonding base film 103a. However, it is not necessarily limited to this value.
−半導体装置の製造方法−
以下、本実施形態に係る半導体装置の製造方法の一例を説明する。図２Ａ〜図２Ｄは、図１に示す半導体装置の製造方法を説明するための断面図である。
-Semiconductor device manufacturing method-
Hereinafter, an example of a method for manufacturing the semiconductor device according to the present embodiment will be described. 2A to 2D are cross-sectional views for explaining a method of manufacturing the semiconductor device shown in FIG.
まず、図２Ａ及び図２Ｂに示すように、シリコン等の公知材料からなる支持基板２０１と、例えばシリコンからなる基板１０１とを準備する。次に、公知の方法により支持基板２０１上、及び基板１０１上に必要に応じてロジック回路や記憶回路、イメージセンサ、高周波回路等の任意の回路や素子を含む電子回路（図示せず）を形成する。 First, as shown in FIGS. 2A and 2B, a support substrate 201 made of a known material such as silicon and a substrate 101 made of silicon, for example, are prepared. Next, an electronic circuit (not shown) including arbitrary circuits and elements such as a logic circuit, a memory circuit, an image sensor, and a high-frequency circuit is formed on the support substrate 201 and the substrate 101 by a known method. To do.
次いで、支持基板２０１上に、化学気相蒸着（ＣＶＤ）法等の公知の方法により、第１の絶縁膜２０２と、第１の接合用下地膜２０３ａ及び第１のシリコン酸化膜２０３ｂを有する第１の接合層２０３とを順次形成する。第１の絶縁膜２０２の膜厚は、例えば３μｍ〜１０μｍ程度とする。炭化窒化珪素からなる第１の接合用下地膜２０３ａの膜厚は、例えば０．０５μｍ〜０．１μｍ程度とし、第１のシリコン酸化膜２０３ｂの膜厚は、例えば０．１μｍ〜０．５μｍ程度とする。 Next, the first insulating film 202, the first bonding base film 203a, and the first silicon oxide film 203b are formed on the support substrate 201 by a known method such as chemical vapor deposition (CVD). One bonding layer 203 is sequentially formed. The film thickness of the first insulating film 202 is, for example, about 3 μm to 10 μm. The film thickness of the first bonding base film 203a made of silicon carbonitride is about 0.05 μm to 0.1 μm, for example, and the film thickness of the first silicon oxide film 203b is about 0.1 μm to 0.5 μm, for example. And
一方、基板１０１上に、ＣＶＤ法等により、第２の絶縁膜１０２と、第２の接合用下地膜１０３ａ及び第２のシリコン酸化膜１０３ｂを有する第２の接合層１０３とを順次形成する。第２の絶縁膜１０２の膜厚は、例えば３μｍ〜１０μｍ程度とする。炭化窒化珪素からなる第２の接合用下地膜１０３ａの膜厚は、例えば０．０５μｍ〜０．１μｍ程度とし、第２のシリコン酸化膜１０３ｂの膜厚は、例えば０．１μｍ〜０．５μｍ程度とする。なお、第１の絶縁膜２０２、第１の接合層２０３、第２の絶縁膜１０２及び第２の接合層１０３は、ＣＶＤ法以外にも、スパッタ法や塗布等の方法によって形成されてもよい。 On the other hand, the second insulating film 102 and the second bonding layer 103 including the second bonding base film 103a and the second silicon oxide film 103b are sequentially formed on the substrate 101 by a CVD method or the like. The film thickness of the second insulating film 102 is, for example, about 3 μm to 10 μm. The film thickness of the second bonding base film 103a made of silicon carbonitride is, for example, about 0.05 μm to 0.1 μm, and the film thickness of the second silicon oxide film 103b is, for example, about 0.1 μm to 0.5 μm. And Note that the first insulating film 202, the first bonding layer 203, the second insulating film 102, and the second bonding layer 103 may be formed by a sputtering method, a coating method, or the like other than the CVD method. .
図示しないが、必要に応じて、第１の絶縁膜２０２、第１の接合層２０３、第２の絶縁膜１０２及び第２の接合層１０３に、電子回路と電気的に接続され、アルミニウムや銅等の金属からなる配線及びコンタクトを形成してもよい。 Although not shown, the first insulating film 202, the first bonding layer 203, the second insulating film 102, and the second bonding layer 103 are electrically connected to the electronic circuit as necessary, and are made of aluminum or copper. Wirings and contacts made of metal such as may be formed.
次に、化学機械研磨（ＣＭＰ）法により、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの上面を平坦化する。これにより、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの上面における段差を、それぞれ０．５ｎｍ以下にすることができる。面内の段差を小さくすることで、後に支持基板２０１と基板１０１とを接着剤を用いずに良好に密着させることができる。本実施形態では、研磨される膜がシリコン酸化物で構成されているので、研磨される膜がシリコン炭窒化膜等である場合に比べて配線パターン等が形成されていても、最適な研磨条件を容易に選択することができる。 Next, the upper surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b are planarized by a chemical mechanical polishing (CMP) method. Thereby, the steps on the upper surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b can be reduced to 0.5 nm or less, respectively. By reducing the level difference in the surface, the support substrate 201 and the substrate 101 can be satisfactorily adhered later without using an adhesive. In the present embodiment, since the film to be polished is made of silicon oxide, even if the wiring pattern or the like is formed compared to the case where the film to be polished is a silicon carbonitride film or the like, the optimal polishing conditions Can be easily selected.
続いて、アンモニア濃度が２％のアンモニア過水（アンモニア水と過酸化水素水の混合液）を用いて第１のシリコン酸化膜２０３ｂ上及び第２のシリコン酸化膜１０３ｂ上のパーティクルを除去する（いわゆるＳＣ１洗浄）。 Subsequently, particles on the first silicon oxide film 203b and the second silicon oxide film 103b are removed using ammonia overwater (a mixture of ammonia water and hydrogen peroxide solution) having an ammonia concentration of 2% (see FIG. So-called SC1 cleaning).
次に、窒素ガス、酸素ガス及び希ガスの存在下、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの露出面にプラズマ処理を施した後に水洗を行うことによってＯＨ基を付加し、親水性を向上させる。この処理によって、第１のシリコン酸化膜２０３ｂの上面及び第２のシリコン酸化膜１０３ｂの上面に水酸基を付着させる。その結果、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂを密着させて加熱する際に、両シリコン酸化膜上の水酸基間の脱水縮合反応を促進させることができる。 Next, in the presence of nitrogen gas, oxygen gas, and rare gas, OH groups are added by performing plasma treatment on the exposed surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b and then washing with water. , Improve hydrophilicity. By this treatment, hydroxyl groups are attached to the upper surface of the first silicon oxide film 203b and the upper surface of the second silicon oxide film 103b. As a result, when the first silicon oxide film 203b and the second silicon oxide film 103b are brought into close contact with each other and heated, a dehydration condensation reaction between hydroxyl groups on both silicon oxide films can be promoted.
次に、図２Ｃに示すように、常温、常圧下、支持基板２０１と基板１０１とを、第１の接合層２０３と第２の接合層１０３とを向かい合わせて密着させる。第１の接合層２０３及び第２の接合層１０３の上面に配線やコンタクトが露出している場合、本工程では、第１の接合層２０３に設けられた配線等と、第２の接合層１０３に設けられた配線等との位置合わせ機能を有するボンダーを用いる。また、本工程では、基板１０１の中心から加圧し、平面視における基板１０１の中央部から周辺へとボンディングウェーブを走らせる。 Next, as illustrated in FIG. 2C, the support substrate 201 and the substrate 101 are brought into close contact with each other with the first bonding layer 203 and the second bonding layer 103 facing each other at room temperature and normal pressure. In the case where wirings and contacts are exposed on the upper surfaces of the first bonding layer 203 and the second bonding layer 103, in this step, wirings and the like provided in the first bonding layer 203 and the second bonding layer 103 are used. A bonder having a function of aligning with the wiring provided on the board is used. Further, in this step, pressure is applied from the center of the substrate 101, and a bonding wave is run from the center of the substrate 101 to the periphery in plan view.
次に、図２Ｄに示すように、グラインダーによる研磨、ウエットエッチング、ドライエッチング、ＣＭＰ法等の公知の方法により、基板１０１の一部を、接合の界面３０１の反対側から除去することにより、薄厚化された基板１０１ａを形成する。なお、半導体装置がイメージセンサを含む固体撮像装置でない場合には、本工程を行わなくてもよい。 Next, as shown in FIG. 2D, a portion of the substrate 101 is removed from the opposite side of the bonding interface 301 by a known method such as grinding with a grinder, wet etching, dry etching, or CMP, thereby reducing the thickness. The formed substrate 101a is formed. Note that this step may not be performed when the semiconductor device is not a solid-state imaging device including an image sensor.
続いて、支持基板２０１と基板１０１ａとを有する接合体（半導体装置）に、窒素ガス及び水素ガスの存在下、例えば３００℃以上５００℃以下程度の温度で熱処理を加えることにより、界面３０１における基板同士の接合強度を向上させる。 Subsequently, the bonded body (semiconductor device) including the support substrate 201 and the substrate 101a is subjected to heat treatment at a temperature of, for example, about 300 ° C. to 500 ° C. in the presence of nitrogen gas and hydrogen gas, whereby the substrate at the interface 301 is obtained. Improve the bonding strength between each other.
熱処理温度は３００℃未満であってもよいが、熱処理の温度が少なくとも３００℃以上であれば、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとを十分な強度で接合させることができる。熱処理温度が４００℃以上であれば、基板の接合と同時に、基板１０１ａ及び支持基板２０１に入っていたダメージや欠陥からの回復を図ることも可能となる。また、熱処理の温度が５００℃以下であれば、電子回路や配線に影響を与えることなく熱処理を行うことができる。 The heat treatment temperature may be less than 300 ° C. However, if the temperature of the heat treatment is at least 300 ° C. or more, the first silicon oxide film 203b and the second silicon oxide film 103b are bonded with sufficient strength. it can. When the heat treatment temperature is 400 ° C. or higher, it is possible to recover from damage and defects that have entered the substrate 101a and the support substrate 201 at the same time as bonding of the substrates. Further, when the temperature of the heat treatment is 500 ° C. or lower, the heat treatment can be performed without affecting the electronic circuit and the wiring.
以上の工程により、本実施形態の半導体装置を高い歩留まりで製造することができる。なお、支持基板２０１の上面上及び基板１０１ａの下面上に電子回路が形成されている場合、基板の接合工程の後に別途４００℃以上５００℃以下程度、水素ガス存在下で熱処理を行って、エッチングや成膜工程等によってダメージを受けた基板の結晶性を回復させてもよい。 Through the above steps, the semiconductor device of this embodiment can be manufactured with a high yield. Note that in the case where electronic circuits are formed on the upper surface of the support substrate 201 and the lower surface of the substrate 101a, etching is separately performed in the presence of hydrogen gas at a temperature of about 400 ° C. to 500 ° C. after the substrate bonding step. Alternatively, the crystallinity of the substrate damaged by the film forming process or the like may be recovered.
−半導体装置における効果とそのメカニズム−
本願発明者らは、本実施形態の半導体装置の構成によって、接合の信頼性を向上させ、且つ歩留まりの向上が図れる理由を確かめるため、いくつかの試験を行った。
-Effects and mechanisms in semiconductor devices-
The inventors of the present application conducted several tests in order to confirm the reason why the reliability of the junction and the yield can be improved by the configuration of the semiconductor device of this embodiment.
図３は、半導体装置において、２つの基板間の接合界面の状態を調べるための試験用サンプル（Ａ）、（Ｂ）を示す断面図である。図４Ａは、図３に示すサンプル（Ａ）において、熱処理後の接合界面の状態を超音波検査機を用いて調べた結果を示す写真図であり、図４Ｂは、図３に示すサンプル（Ｂ）において、熱処理後の接合界面の状態を超音波検査機を用いて調べた結果を示す写真図である。サンプル（Ａ）は比較例に係る半導体装置であり、サンプル（Ｂ）は、実施例に係る半導体装置である。 FIG. 3 is a cross-sectional view showing test samples (A) and (B) for examining the state of a bonding interface between two substrates in a semiconductor device. FIG. 4A is a photograph showing the result of examining the state of the bonded interface after the heat treatment in the sample (A) shown in FIG. 3 using an ultrasonic inspection machine, and FIG. 4B is the sample (B 2) is a photograph showing the result of examining the state of the bonded interface after heat treatment using an ultrasonic inspection machine. Sample (A) is a semiconductor device according to a comparative example, and sample (B) is a semiconductor device according to an example.
図３に示すように、サンプル（Ａ）は、上面上にシリコン酸化物からなる第１の絶縁膜３１０、第１のシリコン酸化膜３２０が順次形成された支持基板３００と、上面上にシリコン酸化物からなる第２の絶縁膜３４０、第２のシリコン酸化膜３３０が順次形成されたシリコンからなる基板３５０とを密着させた後、熱処理を施すことで形成された半導体装置である。サンプル（Ｂ）は、サンプル（Ａ）に係る半導体装置において、第１の絶縁膜３１０と第１のシリコン酸化膜３２０との間に炭化窒化珪素からなる第１の接合用下地膜３１５が挿入されるとともに、第２の絶縁膜３４０と第２のシリコン酸化膜３３０との間に炭化窒化珪素からなる第２の接合用下地膜３３５が挿入された半導体装置である。 As shown in FIG. 3, the sample (A) includes a support substrate 300 in which a first insulating film 310 made of silicon oxide and a first silicon oxide film 320 are sequentially formed on the upper surface, and silicon oxide on the upper surface. The semiconductor device is formed by attaching a second insulating film 340 made of a material and a substrate 350 made of silicon on which a second silicon oxide film 330 is sequentially formed, and then performing heat treatment. Sample (B) is a semiconductor device according to Sample (A), in which a first bonding base film 315 made of silicon carbonitride is inserted between first insulating film 310 and first silicon oxide film 320. In addition, this is a semiconductor device in which a second bonding base film 335 made of silicon carbonitride is inserted between the second insulating film 340 and the second silicon oxide film 330.
第１のシリコン酸化膜３２０、第２のシリコン酸化膜３３０は、ＴＥＯＳ（Tetraethyl orthosilicate）を用いたプラズマＣＶＤ法を用いて形成した。第１の接合用下地膜３１５、第２の接合用下地膜３３５も、公知のプラズマＣＶＤ法を用いて形成した。接合工程の前には、ＣＭＰ法によって第１のシリコン酸化膜３２０及び第２のシリコン酸化膜３３０の上面を研磨した。また、サンプル（Ａ）、（Ｂ）とも、熱処理条件を４５０℃、１時間とした。 The first silicon oxide film 320 and the second silicon oxide film 330 were formed by a plasma CVD method using TEOS (Tetraethyl orthosilicate). The first bonding base film 315 and the second bonding base film 335 were also formed using a known plasma CVD method. Prior to the bonding step, the upper surfaces of the first silicon oxide film 320 and the second silicon oxide film 330 were polished by CMP. In both samples (A) and (B), the heat treatment conditions were 450 ° C. and 1 hour.
この結果、図４Ａ、図４Ｂに示すように、サンプル（Ａ）では、支持基板３００と基板３５０との間に多数のボイド１５０が生じたのに対し、サンプル（Ｂ）では、支持基板３００と基板３５０との間にボイドは生じなかった。 As a result, as shown in FIGS. 4A and 4B, in the sample (A), many voids 150 were generated between the support substrate 300 and the substrate 350, whereas in the sample (B), the support substrate 300 and No voids were formed between the substrate 350 and the substrate 350.
次に、第１の接合用下地膜３１５及び第２の接合用下地膜３３５を設けることにより、ボイドが生じにくくなる原因を探るため、熱処理の前と後での半導体装置において、炭化窒化珪素からなる接合用下地膜の元素分析を、ＸＰＳ（X-ray Photoelectron Spectroscopy）により行った。 Next, by providing the first bonding base film 315 and the second bonding base film 335, in order to investigate the cause of the difficulty of generating voids, in the semiconductor device before and after the heat treatment, silicon carbide nitride is used. Elemental analysis of the bonding underlayer was performed by XPS (X-ray Photoelectron Spectroscopy).
図５Ａは、元素分析に用いられた半導体装置を示す断面図である。図５Ｂは、熱処理前における、半導体装置の接合用下地膜（ＳｉＣＮ膜）３１５の分析結果を示す図であり、図５Ｃは、熱処理後における、半導体装置の第１の接合用下地膜（ＳｉＣＮ膜）３１５の分析結果を示す図である。図５Ｂ、図５Ｃの縦軸は元素の濃度（原子％）であり、横軸は、第１の接合用下地膜の表面（上面）からの深さである。なお、試料として用いられた半導体装置は、図３に示すサンプル（Ｂ）に係る半導体装置から第１の絶縁膜３１０及び第２の絶縁膜３４０を抜いた構造を有している。 FIG. 5A is a cross-sectional view showing a semiconductor device used for elemental analysis. FIG. 5B is a diagram showing an analysis result of the bonding base film (SiCN film) 315 of the semiconductor device before the heat treatment, and FIG. 5C is a first bonding base film (SiCN film of the semiconductor device after the heat treatment) ) It is a figure which shows the analysis result of 315. FIG. 5B and 5C, the vertical axis represents the element concentration (atomic%), and the horizontal axis represents the depth from the surface (upper surface) of the first bonding base film. Note that the semiconductor device used as the sample has a structure in which the first insulating film 310 and the second insulating film 340 are removed from the semiconductor device according to the sample (B) illustrated in FIG.
図５Ａ、図５Ｂに示す結果から、熱処理前に炭化窒化珪素で構成されていた第１の接合用下地膜３１５は、熱処理時に酸化され、膜中の窒素及び炭素が酸素に置き換えられることが分かった。 From the results shown in FIGS. 5A and 5B, it can be seen that the first bonding base film 315 made of silicon carbonitride before the heat treatment is oxidized during the heat treatment, and nitrogen and carbon in the film are replaced with oxygen. It was.
以上の試験結果から、本願発明者らは、本実施形態の半導体装置において、ボイドの発生が抑えられる理由について、以下のように考えた。図６は、熱処理前後での図３に示すサンプル（Ａ）の状態を模式的に示す断面図（中央及び左端）及び写真図（右端）であり、図７は、熱処理前後での図３に示すサンプル（Ｂ）の状態を模式的に示す断面図である。 From the above test results, the inventors of the present application have considered the reason why generation of voids is suppressed in the semiconductor device of this embodiment as follows. FIG. 6 is a cross-sectional view (center and left end) and a photograph (right end) schematically showing the state of the sample (A) shown in FIG. 3 before and after heat treatment, and FIG. It is sectional drawing which shows the state of the sample (B) shown typically.
シリコン酸化物は吸湿性を持つので、図６に示すように、シリコン酸化膜同士を密着させた状態で４５０℃、１時間の熱処理を実施すると、シリコン酸化膜に含まれる水分が蒸発して高圧になる。シリコンは水分を通過させにくいので、水蒸気は基板同士の界面に集中する。このため、サンプル（Ａ）では、多数のボイド１５０が発生したと考えられる。なお、基板接合工程の前に、熱処理を行って第１のシリコン酸化膜３２０及び第２のシリコン酸化膜３３０に含まれる水分を除去しても、空気中の水分を再度吸収してしまうので、ボイドの発生を抑えることは難しい。なお、高圧の水蒸気の発生は、熱処理温度が例えば３００℃以上の高温である場合に特に顕著になることが分かっている。 Since silicon oxide has hygroscopicity, as shown in FIG. 6, when heat treatment is performed at 450 ° C. for 1 hour with the silicon oxide films in close contact with each other, moisture contained in the silicon oxide film evaporates and high pressure is applied. become. Since silicon hardly allows moisture to pass through, water vapor concentrates at the interface between the substrates. For this reason, it is considered that a large number of voids 150 were generated in the sample (A). Note that even if heat treatment is performed before the substrate bonding step to remove moisture contained in the first silicon oxide film 320 and the second silicon oxide film 330, moisture in the air is absorbed again. It is difficult to suppress the generation of voids. It has been found that the generation of high-pressure water vapor becomes particularly significant when the heat treatment temperature is a high temperature of, for example, 300 ° C. or higher.
これに対し、図７に示すように、サンプル（Ｂ）（実施例に係る半導体装置）では、熱処理の際に、第１のシリコン酸化膜３２０及び第２のシリコン酸化膜３３０から発生した水蒸気は、炭化窒化珪素からなる第１の接合用下地膜３１５及び第２の接合用下地膜３３５（図中のＳｉＣＮ膜）の酸化によって吸収されたものと考えられる。特に、サンプル（Ｂ）では、第１のシリコン酸化膜３２０及び第２のシリコン酸化膜３３０が、熱処理の際に水分（具体的には水を構成する酸素分子）を吸収できる第１の接合用下地膜３１５と第２の接合用下地膜３３５とで挟まれているので、熱処理の温度が高い場合であっても接合界面付近で高圧の水蒸気が発生しにくくなっており、結果としてボイドの発生を抑えることが可能になったと考えられる。 On the other hand, as shown in FIG. 7, in the sample (B) (semiconductor device according to the example), the water vapor generated from the first silicon oxide film 320 and the second silicon oxide film 330 during the heat treatment is It is considered that the first bonding base film 315 and the second bonding base film 335 (SiCN film in the figure) made of silicon carbonitride were absorbed by oxidation. In particular, in the sample (B), the first silicon oxide film 320 and the second silicon oxide film 330 can be used for the first bonding that can absorb moisture (specifically, oxygen molecules constituting water) during the heat treatment. Since it is sandwiched between the base film 315 and the second bonding base film 335, high-pressure water vapor is hardly generated near the bonding interface even when the temperature of the heat treatment is high, resulting in generation of voids. It is thought that it became possible to suppress this.
なお、第１の接合用下地膜３１５及び第２の接合用下地膜３３５に含まれていた窒素は水素と反応してアンモニア（ＮＨ３）となり、炭素は酸素と反応して二酸化炭素（ＣＯ２）となる。アンモニアや二酸化炭素は高圧下では液体となるので、ボイドを形成させるおそれは小さい。 Note that nitrogen contained in the first bonding base film 315 and the second bonding base film 335 reacts with hydrogen to become ammonia (NH 3 ), and carbon reacts with oxygen to generate carbon dioxide (CO 2 ) Since ammonia and carbon dioxide become liquids under high pressure, there is little risk of forming voids.
−本実施形態に係る半導体装置の変形例について−
図１に示す例では、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂが、炭化窒化珪素からなる第１の接合用下地膜２０３ａと第２の接合用下地膜１０３ａによって挟まれているが、第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａのいずれか一方のみが設けられていても、接合用下地膜が設けられない場合に比べてボイドを生じにくくすることができ、支持基板２０１と基板１０１ａとの接合の信頼性を向上させることが可能である。
-Modification of semiconductor device according to this embodiment-
In the example shown in FIG. 1, a first silicon oxide film 203b and a second silicon oxide film 103b are sandwiched between a first bonding base film 203a and a second bonding base film 103a made of silicon carbonitride. However, even if only one of the first bonding base film 203a and the second bonding base film 103a is provided, voids are less likely to be generated than when the bonding base film is not provided. It is possible to improve the reliability of bonding between the support substrate 201 and the substrate 101a.
また、第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａは、主として炭化窒化珪素で構成された膜に限られず、シリコン炭化膜やシリコン窒化膜（ＳｉＮ膜、Ｓｉ３Ｎ４膜等）など、熱処理時に酸化されることにより水分を吸収することができる絶縁膜であってもよい。第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａは、一部が酸化されていてもよく、接合前に炭化窒化珪素により構成されている場合には、膜の少なくとも一部に窒素及び炭素が含有されていればよい。 Further, the first bonding base film 203a and the second bonding base film 103a are not limited to films mainly composed of silicon carbonitride, but may be silicon carbide films or silicon nitride films (SiN films, Si 3 N 4 films). Or an insulating film that can absorb moisture by being oxidized during heat treatment. The first bonding base film 203a and the second bonding base film 103a may be partially oxidized. When the first bonding base film 203a and the second bonding base film 103a are composed of silicon carbonitride before bonding, at least a part of the film is formed. Nitrogen and carbon should just be contained.
また、第１の接合層２０３と同じ構成を有する膜と、第２の接合層１０３と同じ構成を有する膜との接合を利用することにより、３枚以上の基板を接合により積層し、多機能の半導体装置を形成してもよい。 In addition, by using the bonding between the film having the same structure as the first bonding layer 203 and the film having the same structure as the second bonding layer 103, three or more substrates are stacked by bonding, and the multifunction The semiconductor device may be formed.
本実施形態の半導体装置の製造方法において、基板同士を接合させるための熱処理の温度や処理時間は、必要に応じて適宜変更してもよい。また、基板同士を接合させるための熱処理は、図２Ｄに示す基板１０１の薄厚化処理の前に行ってもよい。 In the method for manufacturing a semiconductor device according to the present embodiment, the temperature and processing time for heat treatment for bonding the substrates may be appropriately changed as necessary. Further, the heat treatment for bonding the substrates may be performed before the thinning process of the substrate 101 illustrated in FIG. 2D.
また、基板接合のための熱処理工程の前において、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとの合計膜厚は、第１の接合用下地膜２０３ａと第２の接合用下地膜１０３ａとの合計膜厚の１０倍以下であることが望ましい。この場合、熱処理の際に、第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａが、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂから放出される水分を十分に吸収することができる。第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとの合計膜厚が、第１の接合用下地膜２０３ａと第２の接合用下地膜１０３ａとの合計膜厚の４倍以下であれば、第１の接合用下地膜２０３ａ及び第２の接合用下地膜１０３ａから生じる水分をより確実に吸収することができるので、ボイドの発生をより確実に抑えることができる。 Further, before the heat treatment step for substrate bonding, the total film thickness of the first silicon oxide film 203b and the second silicon oxide film 103b is set so that the first bonding base film 203a and the second bonding underlayer are used. It is desirable that the total film thickness with the base film 103a is 10 times or less. In this case, during the heat treatment, the first bonding base film 203a and the second bonding base film 103a sufficiently absorb moisture released from the first silicon oxide film 203b and the second silicon oxide film 103b. Can be absorbed. The total film thickness of the first silicon oxide film 203b and the second silicon oxide film 103b is not more than four times the total film thickness of the first bonding base film 203a and the second bonding base film 103a. In this case, moisture generated from the first bonding base film 203a and the second bonding base film 103a can be more reliably absorbed, and generation of voids can be suppressed more reliably.
（第２の実施形態）
図８及び図９は、第２の実施形態に係る半導体装置を示す断面図である。図８と図９は、同じ半導体装置の異なる箇所での断面を示している。以下、本実施形態の半導体装置について、第１の実施形態に係る半導体装置と異なる点を中心に説明する。
(Second Embodiment)
8 and 9 are cross-sectional views showing the semiconductor device according to the second embodiment. 8 and 9 show cross sections of different portions of the same semiconductor device. Hereinafter, the semiconductor device of this embodiment will be described focusing on differences from the semiconductor device according to the first embodiment.
図８及び図９に示すように、本実施形態の半導体装置では、支持基板２０１の上面上及び基板１０１ａの下面上の少なくとも一方にロジック回路や記憶回路、イメージセンサ、高周波回路等の任意の回路や素子を含む電子回路（図示せず）が形成されていてもよい。 As shown in FIGS. 8 and 9, in the semiconductor device of this embodiment, an arbitrary circuit such as a logic circuit, a memory circuit, an image sensor, or a high-frequency circuit is provided on at least one of the upper surface of the support substrate 201 and the lower surface of the substrate 101a. And an electronic circuit (not shown) including an element may be formed.
本実施形態の半導体装置では、第１の絶縁膜２０２内及び第２の絶縁膜１０２内に、それぞれ複数の配線（第１の配線及び第２の配線）２０４、１０４を含む配線層（第１の配線層及び第２の配線層）が形成されている。そして、基板１０１ａ側から第２の絶縁膜１０２、第２の接合層１０３及び第１の接合層２０３を貫通する穴３０２が形成されており、この穴３０２内には、貫通電極５０１が埋め込まれている。貫通電極５０１は、第１の絶縁膜２０２内に設けられた一部の配線２０４ａ、及び第２の絶縁膜１０２内に設けられた一部の配線１０４ａと直接接触している。 In the semiconductor device of the present embodiment, a wiring layer (first wiring and first wiring) 204 and 104 including a plurality of wirings (first wiring and second wiring) in the first insulating film 202 and the second insulating film 102, respectively. Wiring layer and second wiring layer) are formed. A hole 302 is formed through the second insulating film 102, the second bonding layer 103, and the first bonding layer 203 from the substrate 101 a side, and the through electrode 501 is embedded in the hole 302. ing. The through electrode 501 is in direct contact with a part of the wiring 204 a provided in the first insulating film 202 and a part of the wiring 104 a provided in the second insulating film 102.
基板１０１ａの下面上に電子回路が形成されている場合、この貫通電極５０１によって、当該電子回路を、第１の絶縁膜２０２内に設けられた一部の配線２０４ａ、及び第２の絶縁膜１０２内に設けられた一部の配線１０４ａに電気的に接続させることができる。なお、電子回路が支持基板２０１上にも形成されている場合、配線２０４は、図示しないコンタクト等によって当該電子回路に電気的に接続されていてもよい。 In the case where an electronic circuit is formed on the lower surface of the substrate 101a, the through electrode 501 allows the electronic circuit to be connected to a part of the wiring 204a provided in the first insulating film 202 and the second insulating film 102. It can be electrically connected to some of the wirings 104a provided inside. Note that in the case where an electronic circuit is also formed over the supporting substrate 201, the wiring 204 may be electrically connected to the electronic circuit through a contact or the like (not shown).
貫通電極５０１及び配線１０４、２０４の構成材料としては、例えばアルミニウム、銅、チタン、タンタル、タングステンのいずれか、又はこれら金属の合金もしくは導電性を有するこれら金属の化合物等が用いられる。 As a constituent material of the through electrode 501 and the wirings 104 and 204, for example, any of aluminum, copper, titanium, tantalum, and tungsten, an alloy of these metals, a compound of these metals having conductivity, or the like is used.
本実施形態の半導体装置では、第１の実施形態に係る半導体装置と同様に、第１の接合層２０３において第１のシリコン酸化膜２０３ｂの直下に炭化窒化珪素からなる第１の接合用下地膜２０３ａが設けられるとともに、第２の接合層１０３において第２のシリコン酸化膜１０３ｂの直上に炭化窒化珪素からなる第２の接合用下地膜１０３ａが設けられているので、界面３０１でのボイドや膜はがれの発生が抑えられている。第１の接合層２０３と第２の接合層１０３との間の密着力は、例えば１．０Ｊ／ｍ２以上となっている。 In the semiconductor device according to the present embodiment, as in the semiconductor device according to the first embodiment, the first bonding base film made of silicon carbonitride in the first bonding layer 203 immediately below the first silicon oxide film 203b. 203a and the second bonding layer 103 is provided with the second bonding base film 103a made of silicon carbonitride just above the second silicon oxide film 103b. The occurrence of peeling is suppressed. The adhesion between the first bonding layer 203 and the second bonding layer 103 is, for example, 1.0 J / m 2 or more.
なお、配線２０４は、第１の絶縁膜２０２内のどの位置に設けられていてもよい。例えば、配線２０４は、第１の絶縁膜２０２の下部（支持基板２０１側）に設けられていてもよく、第１の絶縁膜２０２の上部（第１の接合層２０３側）に設けられていてもよい。第１の絶縁膜２０２内には、配線２０４が形成された配線層の他に１つ以上の配線層が形成されていてもよい。 Note that the wiring 204 may be provided at any position in the first insulating film 202. For example, the wiring 204 may be provided below the first insulating film 202 (on the support substrate 201 side) or above the first insulating film 202 (on the first bonding layer 203 side). Also good. In the first insulating film 202, one or more wiring layers may be formed in addition to the wiring layer in which the wiring 204 is formed.
また、配線１０４は、第２の絶縁膜１０２内のどの位置に設けられていてもよい。例えば、配線１０４は、第２の絶縁膜１０２の下部（第２の接合層１０３側）に設けられていてもよく、第２の絶縁膜１０２の上部（基板１０１ａ側）に設けられていてもよい。第２の絶縁膜１０２内には、配線１０４が形成された配線層の他に１つ以上の配線層が形成されていてもよい。 Further, the wiring 104 may be provided at any position in the second insulating film 102. For example, the wiring 104 may be provided below the second insulating film 102 (on the second bonding layer 103 side), or may be provided above the second insulating film 102 (on the substrate 101a side). Good. In the second insulating film 102, one or more wiring layers may be formed in addition to the wiring layer in which the wiring 104 is formed.
図１０Ａ〜図１０Ｅは、本実施形態に係る半導体装置の製造方法の一例を説明するための断面図である。これらの図面を用いて本実施形態に係る半導体装置の製造方法を説明する。 10A to 10E are cross-sectional views for explaining an example of the semiconductor device manufacturing method according to the present embodiment. The manufacturing method of the semiconductor device according to this embodiment will be described with reference to these drawings.
まず、図１０Ａ、図１０Ｂに示すように、支持基板２０１及び基板１０１を準備する。次に、公知の方法により支持基板２０１上、及び基板１０１上にロジック回路や記憶回路、イメージセンサ、高周波回路等の任意の回路や素子を含む電子回路（図示せず）を形成する。 First, as shown in FIGS. 10A and 10B, a support substrate 201 and a substrate 101 are prepared. Next, an electronic circuit (not shown) including arbitrary circuits and elements such as a logic circuit, a memory circuit, an image sensor, and a high-frequency circuit is formed on the support substrate 201 and the substrate 101 by a known method.
次いで、支持基板２０１上に、ＣＶＤ法等により、第１の絶縁膜２０２を形成する。その後、公知の方法により、第１の絶縁膜２０２内に複数の配線２０４を含む配線層を形成する。ここで、図示しないが、支持基板２０１上の電子回路と配線２０４とを電気的に接続するためのコンタクトを形成してもよい。続いて、ＣＶＤ法等により、第１の絶縁膜２０２上に、炭化窒化珪素からなる第１の接合用下地膜２０３ａと、第１のシリコン酸化膜２０３ｂとを順次形成して第１の接合層２０３を形成する。 Next, the first insulating film 202 is formed over the support substrate 201 by a CVD method or the like. Thereafter, a wiring layer including a plurality of wirings 204 is formed in the first insulating film 202 by a known method. Here, although not shown, a contact for electrically connecting the electronic circuit on the support substrate 201 and the wiring 204 may be formed. Subsequently, a first bonding base film 203a made of silicon carbonitride and a first silicon oxide film 203b are sequentially formed on the first insulating film 202 by a CVD method or the like to form a first bonding layer. 203 is formed.
一方、基板１０１上に、ＣＶＤ法等により、第２の絶縁膜１０２を形成する。その後、公知の方法により、第２の絶縁膜１０２内に複数の配線１０４を含む配線層を形成する。図示しないが、基板１０１上の電子回路と配線１０４とを電気的に接続するためのコンタクトを形成してもよい。続いて、ＣＶＤ法等により、第２の絶縁膜１０２上に、炭化窒化珪素からなる第２の接合用下地膜１０３ａと、第２のシリコン酸化膜１０３ｂとを順次形成して第２の接合層１０３を形成する。 On the other hand, the second insulating film 102 is formed on the substrate 101 by a CVD method or the like. Thereafter, a wiring layer including a plurality of wirings 104 is formed in the second insulating film 102 by a known method. Although not shown, a contact for electrically connecting the electronic circuit on the substrate 101 and the wiring 104 may be formed. Subsequently, a second bonding base film 103a made of silicon carbonitride and a second silicon oxide film 103b are sequentially formed on the second insulating film 102 by a CVD method or the like to form a second bonding layer. 103 is formed.
次に、ＣＭＰ法により、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの上面を平坦化する。これにより、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの上面における段差を、それぞれ０．５ｎｍ以下にすることができる。 Next, the upper surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b are planarized by CMP. Thereby, the steps on the upper surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b can be reduced to 0.5 nm or less, respectively.
続いて、アンモニア濃度が２％のアンモニア過水を用いて第１のシリコン酸化膜２０３ｂ上及び第２のシリコン酸化膜１０３ｂ上のパーティクルを除去する。次に、窒素ガス、酸素ガス及び希ガスの存在下、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの露出面にプラズマ処理を施した後に水洗を行うことによってＯＨ基を付加し、親水性を向上させる。 Subsequently, particles on the first silicon oxide film 203b and the second silicon oxide film 103b are removed using ammonia overwater having an ammonia concentration of 2%. Next, in the presence of nitrogen gas, oxygen gas, and rare gas, OH groups are added by performing plasma treatment on the exposed surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b and then washing with water. , Improve hydrophilicity.
次に、図１０Ｃに示すように、常温、常圧下、支持基板２０１と基板１０１とを、第１の接合層２０３と第２の接合層１０３とを向かい合わせて密着させる。この工程は、配線２０４と配線１０４とが所定の位置関係になるように、位置合わせ機能を有するボンダーを用いて行う。続いて、グラインダーによる研磨、ウエットエッチング、ドライエッチング、ＣＭＰ法等の公知の方法により基板１０１を薄厚化して基板１０１ａとする。 Next, as illustrated in FIG. 10C, the support substrate 201 and the substrate 101 are brought into close contact with each other with the first bonding layer 203 and the second bonding layer 103 facing each other at room temperature and normal pressure. This step is performed using a bonder having an alignment function so that the wiring 204 and the wiring 104 have a predetermined positional relationship. Subsequently, the substrate 101 is thinned to form a substrate 101a by a known method such as grinding with a grinder, wet etching, dry etching, or CMP.
続いて、支持基板２０１と基板１０１ａとを有する接合体（半導体装置）に、窒素ガス及び水素ガスの存在下、例えば３００℃以上５００℃以下程度の温度で熱処理を加えることにより、界面３０１における基板同士の接合強度を向上させる。 Subsequently, the bonded body (semiconductor device) including the support substrate 201 and the substrate 101a is subjected to heat treatment at a temperature of, for example, about 300 ° C. to 500 ° C. in the presence of nitrogen gas and hydrogen gas, whereby the substrate at the interface 301 is obtained. Improve the bonding strength between each other.
次に、図１０Ｄに示すように、ドライエッチング等により、基板１０１ａ、第２の絶縁膜１０２、第２の接合層１０３及び第１の接合層２０３を貫通する穴３０２を形成した後、この穴３０２に例えば銅、アルミニウム、チタン合金、タンタル合金、タングステン等を埋め込むことにより、複数の配線２０４のうちの一部（配線２０４ａ）及び複数の配線１０４のうちの一部（配線１０４ａ）と直接接続された貫通電極５０１を形成する。 Next, as shown in FIG. 10D, after forming a hole 302 penetrating the substrate 101a, the second insulating film 102, the second bonding layer 103, and the first bonding layer 203 by dry etching or the like, For example, by embedding copper, aluminum, titanium alloy, tantalum alloy, tungsten, or the like in 302, a part of the plurality of wirings 204 (wiring 204a) and a part of the plurality of wirings 104 (wiring 104a) are directly connected. The formed through electrode 501 is formed.
以上の方法により、熱処理の温度を比較的高い温度に設定した場合であっても、接合部分の信頼性の高い半導体装置を歩留まり良く作製することが可能になる。 According to the above method, a semiconductor device with high reliability of a bonding portion can be manufactured with high yield even when the temperature of heat treatment is set to a relatively high temperature.
（第３の実施形態）
図１１は、第３の実施形態に係る半導体装置を示す断面図である。以下、本実施形態の半導体装置について、第１の実施形態に係る半導体装置と異なる点を中心に説明する。
(Third embodiment)
FIG. 11 is a cross-sectional view showing a semiconductor device according to the third embodiment. Hereinafter, the semiconductor device of this embodiment will be described focusing on differences from the semiconductor device according to the first embodiment.
本実施形態の半導体装置では、第２の実施形態に係る半導体装置と同様に、支持基板２０１の上面上及び基板１０１ａの下面上の少なくとも一方にロジック回路や記憶回路、イメージセンサ、高周波回路等の任意の回路や素子を含む電子回路（図示せず）が形成されていてもよい。 In the semiconductor device of this embodiment, as in the semiconductor device according to the second embodiment, a logic circuit, a memory circuit, an image sensor, a high-frequency circuit, etc. are provided on at least one of the upper surface of the support substrate 201 and the lower surface of the substrate 101a. An electronic circuit (not shown) including an arbitrary circuit or element may be formed.
また、本実施形態の半導体装置では、第１の絶縁膜２０２内及び第２の絶縁膜１０２内に、それぞれ複数の配線（第１の配線及び第２の配線）２０４、１０４を含む配線層（第１の配線層及び第２の配線層）が形成されている。 In the semiconductor device of this embodiment, the wiring layer (first wiring and second wiring) 204 and 104 including the plurality of wirings (first wiring and second wiring) in the first insulating film 202 and the second insulating film 102, respectively. A first wiring layer and a second wiring layer) are formed.
第１の接合層２０３内には、複数の配線（第３の配線）２０５を含む配線層（第３の配線層）が形成されている。配線２０５が例えば第１の接合層２０３の上部である第１のシリコン酸化膜２０３ｂ内に設けられている場合、配線２０５は、それぞれに対応する配線２０４と、第１の接合層２０３内に設けられたコンタクト２０６を介して電気的に接続されていてもよい。 In the first bonding layer 203, a wiring layer (third wiring layer) including a plurality of wirings (third wirings) 205 is formed. For example, when the wiring 205 is provided in the first silicon oxide film 203 b which is the upper portion of the first bonding layer 203, the wiring 205 is provided in the corresponding first wiring layer 204 and the first bonding layer 203. It may be electrically connected through the contact 206 formed.
第２の接合層１０３内には、複数の配線（第４の配線）１０５を含む配線層（第４の配線層）が形成されている。配線１０５が例えば第２の接合層１０３の下部である第２のシリコン酸化膜１０３ｂ内に設けられている場合、配線１０５は、それぞれに対応する配線１０４と、第２の接合層１０３内に設けられたコンタクト１０６を介して電気的に接続されていてもよい。 In the second bonding layer 103, a wiring layer (fourth wiring layer) including a plurality of wirings (fourth wiring) 105 is formed. For example, when the wiring 105 is provided in the second silicon oxide film 103 b, which is the lower part of the second bonding layer 103, the wiring 105 is provided in the corresponding wiring 104 and the second bonding layer 103. The contacts 106 may be electrically connected to each other.
界面３０１において、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとは、配線２０５の少なくとも一部と配線１０５の少なくとも一部とが接触するように位置合わせされた状態で、互いに接合されている。配線２０５と、これと対応する位置に設けられた配線１０５とは、熱処理によって互いに接合されている。この構成により、本実施形態の半導体装置では、支持基板２０１側に設けられた配線２０５や電子回路と、基板１０１ａ側に設けられた配線１０５及び電子回路とが電気的に接続されている。 At the interface 301, the first silicon oxide film 203b and the second silicon oxide film 103b are bonded to each other in a state in which at least part of the wiring 205 and at least part of the wiring 105 are in contact with each other. Has been. The wiring 205 and the wiring 105 provided at the corresponding position are joined to each other by heat treatment. With this configuration, in the semiconductor device of this embodiment, the wiring 205 and the electronic circuit provided on the support substrate 201 side are electrically connected to the wiring 105 and the electronic circuit provided on the substrate 101a side.
配線１０５、２０５及びコンタクト１０６、２０６は、配線１０４、２０４と同様に、アルミニウム、銅、チタン、タンタル、タングステンのいずれか、又はこれら金属の合金もしくは導電性を有するこれら金属の化合物等で構成されていてもよい。 Similar to the wirings 104 and 204, the wirings 105 and 205 and the contacts 106 and 206 are made of aluminum, copper, titanium, tantalum, tungsten, an alloy of these metals, or a compound of these metals having conductivity. It may be.
本実施形態の半導体装置では、第１の実施形態に係る半導体装置と同様に、第１の接合層２０３において第１のシリコン酸化膜２０３ｂの直下に炭化窒化珪素からなる第１の接合用下地膜２０３ａが設けられるとともに、第２の接合層１０３において第２のシリコン酸化膜１０３ｂの直上に炭化窒化珪素からなる第２の接合用下地膜１０３ａが設けられているので、界面３０１でのボイドや膜はがれの発生が抑えられている。このため、界面３０１において配線同士を接合させて配線間の電気的導通を得る構造を採用しても、接続不良が生じにくくなっている。 In the semiconductor device according to the present embodiment, as in the semiconductor device according to the first embodiment, the first bonding base film made of silicon carbonitride in the first bonding layer 203 immediately below the first silicon oxide film 203b. 203a and the second bonding layer 103 is provided with the second bonding base film 103a made of silicon carbonitride just above the second silicon oxide film 103b. The occurrence of peeling is suppressed. For this reason, even if the structure which joins wiring in the interface 301 and obtains electrical continuity between wirings is employed, poor connection is less likely to occur.
なお、界面３０１において互いに接合されるのは、配線同士に限られず、金属等で構成された電極同士、又は電極と配線とが互いに接合されていてもよい。 In addition, what is mutually joined in the interface 301 is not restricted to wiring, The electrodes comprised with the metal etc., or the electrode and wiring may mutually be joined.
図１２Ａ、図１２Ｂ及び図１３Ａ〜図１３Ｃは、本実施形態に係る半導体装置の製造方法の一例を説明するための断面図である。これらの図面を用いて本実施形態に係る半導体装置の製造方法を説明する。 12A, 12B, and 13A to 13C are cross-sectional views for explaining an example of a method for manufacturing a semiconductor device according to the present embodiment. The manufacturing method of the semiconductor device according to this embodiment will be described with reference to these drawings.
まず、図１２Ａ、図１２Ｂに示すように、支持基板２０１及び基板１０１を準備する。次に、公知の方法により支持基板２０１上、及び基板１０１上にロジック回路や記憶回路、イメージセンサ、高周波回路等の任意の回路や素子を含む電子回路（図示せず）を形成する。 First, as shown in FIGS. 12A and 12B, a support substrate 201 and a substrate 101 are prepared. Next, an electronic circuit (not shown) including arbitrary circuits and elements such as a logic circuit, a memory circuit, an image sensor, and a high-frequency circuit is formed on the support substrate 201 and the substrate 101 by a known method.
次いで、第１の絶縁膜２０２を形成した後、第１の絶縁膜２０２内に複数の配線２０４を含む配線層を形成する。ここで、支持基板２０１上の電子回路と配線２０４とを電気的に接続するためのコンタクト（図示せず）を形成してもよい。 Next, after forming the first insulating film 202, a wiring layer including a plurality of wirings 204 is formed in the first insulating film 202. Here, a contact (not shown) for electrically connecting the electronic circuit on the support substrate 201 and the wiring 204 may be formed.
一方、基板１０１上に第２の絶縁膜１０２を形成した後、第２の絶縁膜１０２内に複数の配線１０４を含む配線層を形成する。ここで、基板１０１上の電子回路と配線１０４とを電気的に接続するためのコンタクト（図示せず）を形成してもよい。 On the other hand, after the second insulating film 102 is formed over the substrate 101, a wiring layer including a plurality of wirings 104 is formed in the second insulating film 102. Here, a contact (not shown) for electrically connecting the electronic circuit on the substrate 101 and the wiring 104 may be formed.
次に、図１３Ａ、図１３Ｂに示すように、ＣＶＤ法等により、第１の絶縁膜２０２上に、炭化窒化珪素からなる第１の接合用下地膜２０３ａと、第１のシリコン酸化膜２０３ｂとを順次形成して第１の接合層２０３を形成する。また、第２の絶縁膜１０２上に、炭化窒化珪素からなる第２の接合用下地膜１０３ａと、第２のシリコン酸化膜１０３ｂとを順次形成して第２の接合層１０３を形成する。 Next, as shown in FIGS. 13A and 13B, a first bonding base film 203a made of silicon carbonitride and a first silicon oxide film 203b are formed on the first insulating film 202 by CVD or the like. Are sequentially formed to form the first bonding layer 203. In addition, a second bonding base film 103 a made of silicon carbonitride and a second silicon oxide film 103 b are sequentially formed on the second insulating film 102 to form the second bonding layer 103.
次いで、公知の方法により、第１の接合層２０３内に、配線２０５と、配線２０４と配線２０５とを電気的に接続させるコンタクト２０６とをそれぞれ形成する。また、第２の接合層１０３内に、配線１０５と、配線１０４と配線１０５とを電気的に接続させるコンタクト１０６とをそれぞれ形成する。 Next, a wiring 205 and a contact 206 that electrically connects the wiring 204 and the wiring 205 are formed in the first bonding layer 203 by a known method. In addition, in the second bonding layer 103, a wiring 105 and a contact 106 that electrically connects the wiring 104 and the wiring 105 are formed.
次に、ＣＭＰ法により、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの上面を平坦化する。これにより、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの上面における段差を、それぞれ０．５ｎｍ以下にすることができる。本実施形態の半導体装置では、第１のシリコン酸化膜２０３ｂと第２のシリコン酸化膜１０３ｂとが接合されることになるので、シリコン炭窒化膜同士を接合する場合に比べて研磨に最適な条件を容易に選択することができる。 Next, the upper surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b are planarized by CMP. Thereby, the steps on the upper surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b can be reduced to 0.5 nm or less, respectively. In the semiconductor device according to the present embodiment, the first silicon oxide film 203b and the second silicon oxide film 103b are bonded together, so that the optimum conditions for polishing are compared with the case where the silicon carbonitride films are bonded together. Can be easily selected.
続いて、アンモニア濃度が２％のアンモニア過水を用いて第１のシリコン酸化膜２０３ｂ上及び第２のシリコン酸化膜１０３ｂ上のパーティクルを除去する。次に、窒素ガス、酸素ガス及び希ガスの存在下、第１のシリコン酸化膜２０３ｂ及び第２のシリコン酸化膜１０３ｂの露出面にプラズマ処理を施した後に水洗を行うことによってＯＨ基を付加し、親水性を向上させる。 Subsequently, particles on the first silicon oxide film 203b and the second silicon oxide film 103b are removed using ammonia overwater having an ammonia concentration of 2%. Next, in the presence of nitrogen gas, oxygen gas, and rare gas, OH groups are added by performing plasma treatment on the exposed surfaces of the first silicon oxide film 203b and the second silicon oxide film 103b and then washing with water. , Improve hydrophilicity.
次に、図１３Ｃに示すように、常温、常圧下、支持基板２０１と基板１０１とを、第１の接合層２０３と第２の接合層１０３とを向かい合わせて密着させる。この工程は、配線２０５の少なくとも一部と、これに対応する位置に設けられた配線１０５の少なくとも一部とが接触するように、位置合わせ機能を有するボンダーを用いて行う。続いて、基板１０１を薄厚化して基板１０１ａとする。 Next, as illustrated in FIG. 13C, the support substrate 201 and the substrate 101 are brought into close contact with each other with the first bonding layer 203 and the second bonding layer 103 facing each other at room temperature and normal pressure. This step is performed using a bonder having an alignment function so that at least a part of the wiring 205 and at least a part of the wiring 105 provided at a position corresponding thereto are in contact with each other. Subsequently, the substrate 101 is thinned to obtain a substrate 101a.
続いて、支持基板２０１と基板１０１ａとを有する接合体（半導体装置）に、窒素ガス及び水素ガスの存在下、例えば３００℃以上５００℃以下程度の温度で熱処理を加えることにより、界面３０１における基板同士の接合強度を向上させる。配線１０５、２０５が銅により構成されている場合には、熱処理の温度を４００℃以上とすることで、配線１０５と配線２０５とをより確実に接合させることができる。 Subsequently, the bonded body (semiconductor device) including the support substrate 201 and the substrate 101a is subjected to heat treatment at a temperature of, for example, about 300 ° C. to 500 ° C. in the presence of nitrogen gas and hydrogen gas, whereby the substrate at the interface 301 is obtained. Improve the bonding strength between each other. In the case where the wirings 105 and 205 are made of copper, the wiring 105 and the wiring 205 can be more reliably bonded by setting the temperature of the heat treatment to 400 ° C. or higher.
以上の方法により、熱処理の温度を比較的高い温度に設定した場合であっても接合部分の信頼性の高い半導体装置を歩留まり良く作製することが可能になる。 According to the above method, a semiconductor device with high reliability of a bonding portion can be manufactured with high yield even when the temperature of heat treatment is set to a relatively high temperature.
なお、以上で説明した各実施形態やその変形例に係る半導体装置の構成や製造方法は、本発明の趣旨を逸脱しない範囲において、適宜変更可能である。 It should be noted that the configuration and manufacturing method of the semiconductor device according to each of the embodiments and the modifications described above can be appropriately changed without departing from the spirit of the present invention.
以上説明したように、本明細書に開示された半導体装置は、種々の電子機器に用いることができる。 As described above, the semiconductor device disclosed in this specification can be used for various electronic devices.
１０１、１０１ａ、３５０ 基板
１０２、３４０ 第２の絶縁膜
１０３ 第２の接合層
１０３ａ、３３５ 第２の接合用下地膜
１０３ｂ 第２のシリコン酸化膜
１０４、１０４ａ、１０５、２０４、２０４ａ、２０５ 配線
１０６、２０６ コンタクト
１５０ ボイド
２０１、３００ 支持基板
２０２、３１０ 第１の絶縁膜
２０３ 第１の接合層
２０３ａ、３１５ 第１の接合用下地膜
２０３ｂ、３２０ 第１のシリコン酸化膜
３０１ 界面
３０２ 穴
５０１ 貫通電極
101, 101a, 350 Substrate 102, 340 Second insulating film 103 Second bonding layer 103a, 335 Second bonding base film 103b Second silicon oxide film 104, 104a, 105, 204, 204a, 205 Wiring 106 206 Contact 150 Void 201, 300 Support substrate 202, 310 First insulating film 203 First bonding layer 203a, 315 First bonding base film 203b, 320 First silicon oxide film 301 Interface 302 Hole 501 Through electrode
Claims (10)
前記第１の基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された少なくとも一層の接合層と、
前記接合層上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された第２の基板とを備え、
前記接合層は、第３の絶縁膜と、前記第３の絶縁膜の直下及び直上の少なくとも一方に形成された接合用下地膜とを有しており、
前記第３の絶縁膜は、シリコン酸化膜であり、前記接合用下地膜は、シリコン炭窒化膜、シリコン窒化膜又はシリコン炭化膜である半導体装置。 A first substrate;
A first insulating film formed on the first substrate;
At least one bonding layer formed on the first insulating film;
A second insulating film formed on the bonding layer;
A second substrate formed on the second insulating film,
The bonding layer includes a third insulating film, and a bonding base film formed on at least one of the third insulating film immediately below and immediately above the third insulating film,
The semiconductor device, wherein the third insulating film is a silicon oxide film, and the bonding base film is a silicon carbonitride film, a silicon nitride film, or a silicon carbide film.
前記接合層は、第１の接合層と、前記第１の接合層上に接合された第２の接合層とを有し、
前記第１の接合層は、前記第１の絶縁膜上に形成された第１の接合用下地膜と、前記第１の接合用下地膜の直上に形成された第１のシリコン酸化膜とを有し、
前記第２の接合層は、前記第１のシリコン酸化膜上に接合された第２のシリコン酸化膜と、前記第２のシリコン酸化膜の直上に形成された第２の接合用下地膜とを有しており、
前記第１の接合用下地膜及び前記第２の接合用下地膜は、シリコン炭窒化膜、シリコン窒化膜又はシリコン炭化膜である半導体装置。 The semiconductor device according to claim 1.
The bonding layer includes a first bonding layer and a second bonding layer bonded onto the first bonding layer,
The first bonding layer includes a first bonding base film formed on the first insulating film, and a first silicon oxide film formed directly on the first bonding base film. Have
The second bonding layer includes a second silicon oxide film bonded on the first silicon oxide film and a second bonding base film formed directly on the second silicon oxide film. Have
The semiconductor device in which the first bonding base film and the second bonding base film are a silicon carbonitride film, a silicon nitride film, or a silicon carbide film.
前記第１のシリコン酸化膜と前記第２のシリコン酸化膜との合計膜厚は、前記第１の接合用下地膜と前記第２の接合用下地膜との合計膜厚の１０倍以下である半導体装置。 The semiconductor device according to claim 2.
The total film thickness of the first silicon oxide film and the second silicon oxide film is not more than 10 times the total film thickness of the first bonding base film and the second bonding base film. Semiconductor device.
前記第１の絶縁膜内及び前記第２の絶縁膜内の少なくとも一方には、配線を含む配線層が形成されている半導体装置。 The semiconductor device according to claim 2 or 3,
A semiconductor device in which a wiring layer including a wiring is formed in at least one of the first insulating film and the second insulating film.
前記第１の絶縁膜内には複数の第１の配線を含む第１の配線層が形成されており、前記第２の絶縁膜内には複数の第２の配線を含む第２の配線層が形成されている半導体装置。 The semiconductor device according to claim 4.
A first wiring layer including a plurality of first wirings is formed in the first insulating film, and a second wiring layer including a plurality of second wirings in the second insulating film. A semiconductor device in which is formed.
前記第２の基板側から前記第２の絶縁膜、前記第２の接合層及び前記第１の接合層を貫通し、前記第１の配線層内の一部の第１の配線と前記第２の配線層内の一部の第２の配線とを電気的に接続させる貫通電極をさらに備えている半導体装置。 The semiconductor device according to claim 5.
The second insulating film, the second bonding layer, and the first bonding layer are penetrated from the second substrate side, and a part of the first wiring in the first wiring layer and the second A semiconductor device further comprising a through electrode for electrically connecting a part of the second wiring in the wiring layer.
前記第１の接合層内には、それぞれに対応する前記複数の第１の配線と電気的に接続された複数の第３の配線を含む第３の配線層が形成され、
前記第２の接合層内には、それぞれに対応する前記複数の第２の配線と電気的に接続された複数の第４の配線を含む第４の配線層が形成されている半導体装置。 The semiconductor device according to claim 5.
In the first bonding layer, a third wiring layer including a plurality of third wirings electrically connected to the plurality of first wirings corresponding thereto is formed,
A semiconductor device in which a fourth wiring layer including a plurality of fourth wirings electrically connected to the plurality of second wirings corresponding thereto is formed in the second bonding layer.
前記複数の第３の配線の少なくとも一部は、前記複数の第４の配線のうちそれぞれに対応する第４の配線の少なくとも一部と接合されている半導体装置。 The semiconductor device according to claim 7.
At least a part of the plurality of third wirings is joined to at least a part of a fourth wiring corresponding to each of the plurality of fourth wirings.
前記第１の基板と前記第２の基板とを密着させる工程で、前記第１の接合層及び前記第２の接合層の少なくとも一方は、接合用下地膜と、前記接合用下地膜の直上に設けられ、上面が露出したシリコン酸化膜とを有している半導体装置の製造方法。 Adhering the first substrate provided with the first bonding layer and the second substrate provided with the second bonding layer with the first bonding layer and the second bonding layer facing each other Comprising the step of
In the step of bringing the first substrate and the second substrate into close contact, at least one of the first bonding layer and the second bonding layer is formed on the bonding base film and the bonding base film. A method for manufacturing a semiconductor device, comprising: a silicon oxide film provided and exposed at an upper surface.
前記第１の基板と前記第２の基板とを密着させる工程の後に、５００℃以下の温度で熱処理をする工程をさらに備えている半導体装置の製造方法。 The method of claim 9, wherein
A method for manufacturing a semiconductor device, further comprising a step of performing a heat treatment at a temperature of 500 ° C. or lower after the step of bringing the first substrate and the second substrate into close contact with each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014060A JP2018125325A (en) | 2017-01-30 | 2017-01-30 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014060A JP2018125325A (en) | 2017-01-30 | 2017-01-30 | Semiconductor device and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018125325A true JP2018125325A (en) | 2018-08-09 |
Family
ID=63111629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017014060A Pending JP2018125325A (en) | 2017-01-30 | 2017-01-30 | Semiconductor device and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018125325A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020170936A1 (en) * | 2019-02-20 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device |
| JPWO2020095924A1 (en) * | 2018-11-09 | 2021-02-15 | 日本碍子株式会社 | Piezoelectric material substrate and support substrate joint, its manufacturing method and elastic wave element |
| WO2024009780A1 (en) * | 2022-07-06 | 2024-01-11 | 明電ナノプロセス・イノベーション株式会社 | Method for joining substrates |
-
2017
- 2017-01-30 JP JP2017014060A patent/JP2018125325A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020095924A1 (en) * | 2018-11-09 | 2021-02-15 | 日本碍子株式会社 | Piezoelectric material substrate and support substrate joint, its manufacturing method and elastic wave element |
| WO2020170936A1 (en) * | 2019-02-20 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device |
| WO2024009780A1 (en) * | 2022-07-06 | 2024-01-11 | 明電ナノプロセス・イノベーション株式会社 | Method for joining substrates |
| JP7431895B2 (en) | 2022-07-06 | 2024-02-15 | 明電ナノプロセス・イノベーション株式会社 | How to join the base |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220208650A1 (en) | Structures with through-substrate vias and methods for forming the same | |
| KR20230095110A (en) | Direct bonding method and structure | |
| KR20230097121A (en) | Direct bonding method and structure | |
| JP6212720B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6335099B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6031765B2 (en) | SEMICONDUCTOR DEVICE, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | |
| US9666573B1 (en) | Methods of forming integrated circuitry | |
| US20140154880A1 (en) | Post-Polymer Revealing of Through-Substrate Via Tips | |
| US10141284B2 (en) | Method of bonding semiconductor substrates | |
| KR101311332B1 (en) | Temporary semiconductor structure bonding methods and related bonded semiconductor structures | |
| US6822336B2 (en) | Semiconductor device | |
| CN108122823B (en) | Wafer bonding method and wafer bonding structure | |
| TW201535594A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP2010045371A (en) | Through-silicon-via structure including conductive protective film, and method of forming the same | |
| KR101238732B1 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
| JP5388503B2 (en) | Manufacturing method of semiconductor device | |
| Kang et al. | Fabrication and challenges of Cu-to-Cu wafer bonding | |
| JP2018125325A (en) | Semiconductor device and manufacturing method of the same | |
| US7553743B2 (en) | Wafer bonding method of system in package | |
| TW201442168A (en) | Interposer substrate and method for manufacturing same | |
| US20220223554A1 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| CN112563241A (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2015225868A (en) | Method for manufacturing semiconductor device | |
| JP2014103137A (en) | Semiconductor device, and method of manufacturing the same | |
| JP6903612B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170927 |