JP2018125168A - Electro-optic device and electronic equipment - Google Patents

Electro-optic device and electronic equipment Download PDF

Info

Publication number
JP2018125168A
JP2018125168A JP2017016531A JP2017016531A JP2018125168A JP 2018125168 A JP2018125168 A JP 2018125168A JP 2017016531 A JP2017016531 A JP 2017016531A JP 2017016531 A JP2017016531 A JP 2017016531A JP 2018125168 A JP2018125168 A JP 2018125168A
Authority
JP
Japan
Prior art keywords
pixel
light emitting
emitting element
contact
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017016531A
Other languages
Japanese (ja)
Other versions
JP6844283B2 (en
Inventor
健 腰原
Takeshi Koshihara
健 腰原
人嗣 太田
Hitoshi Ota
人嗣 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017016531A priority Critical patent/JP6844283B2/en
Publication of JP2018125168A publication Critical patent/JP2018125168A/en
Application granted granted Critical
Publication of JP6844283B2 publication Critical patent/JP6844283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the worsening of display quality owing to the presence of a non-luminescent region in a pixel block.SOLUTION: An electro-optic device comprises: a first pixel having a first light-emitting element, a first supply circuit for supplying a current to the first light-emitting element, and a first contact for electrically connecting the first light-emitting element with the first supply circuit; a second pixel having a second light-emitting element, a second supply circuit for supplying a current to the second light-emitting element, and a second contact for electrically connecting the second light-emitting element with the second supply circuit; and a substrate with the first and second supply circuits formed thereon. When viewed from a direction perpendicular to the substrate, a light emission region including the first and second light-emitting elements is located between the first and second contacts.SELECTED DRAWING: Figure 3

Description

本発明は、電気光学装置、及び、電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus.

近年、有機EL(electro luminescent)素子等の発光素子を有する画素を用いて画像を表示する電気光学装置が、各種提案されている。このような電気光学装置では、一般的に、複数の画素から構成される画素ブロックにより1つの表示単位が形成される。例えば、特許文献1には、赤色を表示する画素と、緑色を表示する画素と、青色を表示する画素と、からなる画素ブロックにより1つの表示単位を形成することで、フルカラーの画像を表示可能とする電気光学装置が開示されている。   In recent years, various electro-optical devices that display images using pixels having light-emitting elements such as organic EL (electro luminescent) elements have been proposed. In such an electro-optical device, one display unit is generally formed by a pixel block composed of a plurality of pixels. For example, Patent Document 1 discloses that a full-color image can be displayed by forming one display unit with a pixel block including pixels that display red, pixels that display green, and pixels that display blue. An electro-optical device is disclosed.

特開2006−120477号公報JP 2006-120477 A

ところで、電気光学装置に設けられる画素は、発光素子に電流を供給するための供給回路と、発光素子と、供給回路及び発光素子を電気的に接続するためのコンタクトと、を備える。そして、一般的に、供給回路が形成される基板に垂直な方向から見た場合、発光素子は、コンタクトが設けられる領域とは異なる領域に設けられる。よって、一般的に、電気光学装置に設けられる画素ブロックには、当該画素ブロックが備える複数の発光素子を含む発光領域と、当該画素ブロックが備える複数のコンタクトを含む非発光領域(コンタクト領域)と、が含まれる。このため、特許文献1のように、画素ブロックにおいて、非発光領域が発光領域の中央付近に設けられる場合には、当該画素ブロックにより実現される1つの表示単位の中に非発光領域が存在することに起因して、電気光学装置の表示品質が低下する可能性が存在した。   Incidentally, a pixel provided in the electro-optical device includes a supply circuit for supplying a current to the light emitting element, a light emitting element, and a contact for electrically connecting the supply circuit and the light emitting element. In general, when viewed from a direction perpendicular to the substrate on which the supply circuit is formed, the light-emitting element is provided in a region different from a region where the contact is provided. Therefore, generally, the pixel block provided in the electro-optical device includes a light emitting region including a plurality of light emitting elements included in the pixel block, and a non-light emitting region (contact region) including a plurality of contacts included in the pixel block. , Is included. For this reason, when a non-light emitting area is provided near the center of the light emitting area in the pixel block as in Patent Document 1, the non light emitting area exists in one display unit realized by the pixel block. As a result, the display quality of the electro-optical device may be degraded.

本発明は、上述した事情を鑑みてなされたものであり、画素ブロックの中に非発光領域が存在することに起因する表示品質の低下を抑制する技術の提供を、解決課題の一つとする。   The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a technique for suppressing a decrease in display quality due to the presence of a non-light emitting area in a pixel block.

以上の課題を解決するために、本発明に係る電気光学装置は、第1の発光素子、前記第1の発光素子に電流を供給する第1の供給回路、並びに、前記第1の発光素子及び前記第1の供給回路を電気的に接続する第1のコンタクト、を具備する第1の画素と、第2の発光素子、前記第2の発光素子に電流を供給する第2の供給回路、並びに、前記第2の発光素子及び前記第2の供給回路を電気的に接続する第2のコンタクト、を具備する第2の画素と、前記第1の供給回路及び前記第2の供給回路が形成された基板と、を備え、前記基板に垂直な方向から見た場合に、前記第1発光素子及び前記第2発光素子を含む発光領域は、前記第1コンタクト及び前記第2コンタクトの間に位置する、ことを特徴とする。   In order to solve the above problems, an electro-optical device according to the present invention includes a first light emitting element, a first supply circuit that supplies current to the first light emitting element, the first light emitting element, A first pixel comprising a first contact for electrically connecting the first supply circuit; a second light emitting element; a second supply circuit for supplying current to the second light emitting element; A second pixel having a second contact for electrically connecting the second light emitting element and the second supply circuit, and the first supply circuit and the second supply circuit. And a light emitting region including the first light emitting element and the second light emitting element is located between the first contact and the second contact when viewed from a direction perpendicular to the substrate. It is characterized by that.

本発明によれば、第1コンタクト及び第2コンタクトが発光領域の外周よりも外側に設けられるため、第1コンタクトまたは第2コンタクトが発光領域の外周よりも内側に設けられる場合と比較して、電気光学装置の表示品質を高くすることが可能となる。   According to the present invention, since the first contact and the second contact are provided outside the outer periphery of the light emitting region, compared with the case where the first contact or the second contact is provided inside the outer periphery of the light emitting region, The display quality of the electro-optical device can be increased.

上述した電気光学装置は、第1の画素ブロックと、前記第1の画素ブロックに隣り合う第2の画素ブロックと、を備え、前記第1の画素ブロックは、前記第1の画素と、前記第2の画素と、第3の発光素子、前記第3の発光素子に電流を供給する第3の供給回路、並びに、前記第3の発光素子及び前記第3の供給回路を電気的に接続する第3のコンタクト、を具備する第3の画素と、を備え、前記第2の画素ブロックは、第4の発光素子、前記第4の発光素子に電流を供給する第4の供給回路、並びに、前記第4の発光素子及び前記第4の供給回路を電気的に接続する第4のコンタクト、を具備する第4の画素を備え、前記基板に垂直な方向から見た場合に、前記発光領域は、前記第3の発光素子を含み、前記第1のコンタクト、前記第3のコンタクト、及び、前記第4のコンタクトを含むコンタクト領域と、前記第2のコンタクトとの間に位置する、ことを特徴としてもよい。   The electro-optical device described above includes a first pixel block and a second pixel block adjacent to the first pixel block, and the first pixel block includes the first pixel and the first pixel block. A second pixel, a third light emitting element, a third supply circuit for supplying a current to the third light emitting element, and a third electrically connecting the third light emitting element and the third supply circuit. A third pixel having three contacts, wherein the second pixel block includes a fourth light emitting element, a fourth supply circuit for supplying current to the fourth light emitting element, and the A fourth pixel having a fourth contact electrically connecting the fourth light emitting element and the fourth supply circuit, and when viewed from a direction perpendicular to the substrate, the light emitting region is Including the third light emitting element, the first contact, and the third contact. Ntakuto, and a contact region including the fourth contact, positioned between the second contact may be characterized in that.

この態様によれば、コンタクト領域が発光領域の外周よりも外側に設けられるため、コンタクト領域が発光領域の外周よりも内側に設けられる場合と比較して、電気光学装置の表示品質を高くすることが可能となる。   According to this aspect, since the contact region is provided outside the outer periphery of the light emitting region, the display quality of the electro-optical device is improved as compared with the case where the contact region is provided inside the outer periphery of the light emitting region. Is possible.

上述した電気光学装置において、前記第1のコンタクトは、前記第3のコンタクトから見て第1の方向に位置し、前記第4のコンタクトは、前記第2のコンタクトから見て前記第1の方向に交差する第2の方向に位置し、且つ、前記第1のコンタクト及び前記第3のコンタクトの間に位置する、ことを特徴としてもよい。   In the above-described electro-optical device, the first contact is positioned in the first direction as viewed from the third contact, and the fourth contact is in the first direction as viewed from the second contact. It is good to be characterized by being located in the 2nd direction which intersects, and being located between the 1st contact and the 3rd contact.

この態様によれば、第1のコンタクト、第3のコンタクト、及び、第4のコンタクトが直線状に配置されるため、第1のコンタクト、第3のコンタクト、及び、第4のコンタクトが直線状に並ばない場合と比較して、発光領域の面積を大きくすることが可能となり、電気光学装置の表示する画像の輝度を高くすることができる。   According to this aspect, since the first contact, the third contact, and the fourth contact are linearly arranged, the first contact, the third contact, and the fourth contact are linear. Compared to the case where the light emitting regions are not arranged, the area of the light emitting region can be increased, and the luminance of the image displayed by the electro-optical device can be increased.

上述した電気光学装置において、前記基板に垂直な方向から見た場合に、前記第3の発光素子は、前記第1の発光素子よりも大きく、且つ、前記第2の発光素子よりも大きい、ことを特徴としてもよい。   In the electro-optical device described above, the third light emitting element is larger than the first light emitting element and larger than the second light emitting element when viewed from a direction perpendicular to the substrate. May be a feature.

この態様によれば、第1の画素、第2の画素、及び、第3の画素が、互いに異なる色を表示する場合に、視感度の低い色を表示する画素の面積を、視感度の高い色を表示する画素の面積よりも大きくすることができ、電気光学装置が、正確な色を表示することが可能となる。   According to this aspect, when the first pixel, the second pixel, and the third pixel display different colors, the area of the pixel that displays a color with low visibility is increased. The area of the pixel for displaying the color can be made larger, and the electro-optical device can display the correct color.

上述した電気光学装置において、前記第1の発光素子は、共通電極と、第1の画素電極、並びに、前記共通電極及び前記第1の画素電極の間に設けられた発光機能層を備え、前記第1の供給回路は、前記第1の発光素子に電流を供給するための第1のトランジスター、及び、前記第1のトランジスターのソースまたはドレインの一方に電気的に接続され前記第1の発光素子から出射される光を反射するための第1の反射電極を備え、前記第1のコンタクトは、前記第1の画素電極と前記第1の反射電極とを電気的に接続し、前記第2の発光素子は、前記共通電極、第2の画素電極、並びに、前記共通電極及び前記第2の画素電極の間に設けられた発光機能層を備え、前記第2の供給回路は、前記第2の発光素子に電流を供給するための第2のトランジスター、及び、前記第2のトランジスターのソースまたはドレインの一方に電気的に接続され、前記第2の発光素子から出射される光を反射するための第2の反射電極を備え、前記第2のコンタクトは、前記第2の画素電極と前記第2の反射電極とを電気的に接続する、ことを特徴としてもよい。   In the electro-optical device described above, the first light emitting element includes a common electrode, a first pixel electrode, and a light emitting functional layer provided between the common electrode and the first pixel electrode, The first supply circuit is electrically connected to one of a first transistor for supplying current to the first light emitting element and a source or a drain of the first transistor, and the first light emitting element. A first reflective electrode for reflecting the light emitted from the first electrode, wherein the first contact electrically connects the first pixel electrode and the first reflective electrode; The light-emitting element includes the common electrode, the second pixel electrode, and a light-emitting functional layer provided between the common electrode and the second pixel electrode, and the second supply circuit includes the second supply circuit A second for supplying current to the light emitting element; A second reflective electrode that is electrically connected to one of the source and drain of the transistor and the second transistor and reflects light emitted from the second light emitting element; The contact may electrically connect the second pixel electrode and the second reflective electrode.

この態様によれば、画素が反射電極を備えるため、発光素子から出射される光の輝度を高くすることが可能となる。   According to this aspect, since the pixel includes the reflective electrode, the luminance of the light emitted from the light emitting element can be increased.

また、本発明は、電気光学装置のほか、当該電気光学装置を備える電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ(HMD)や電子ビューファイダーのなどの表示装置が挙げられる。   In addition to the electro-optical device, the present invention can be conceptualized as an electronic apparatus including the electro-optical device. Typically, the electronic device includes a display device such as a head mounted display (HMD) or an electronic viewfinder.

本発明の実施形態に係る電気光学装置1の構成の一例を示すブロック図である。1 is a block diagram illustrating an example of a configuration of an electro-optical device 1 according to an embodiment of the present invention. 画素Pxの構成の一例を示す等価回路図である。It is an equivalent circuit diagram which shows an example of a structure of the pixel Px. 表示部12の構成の一例を示す平面図である。3 is a plan view illustrating an example of a configuration of a display unit 12. FIG. 表示部12の構成の一例を示す部分断面図である。4 is a partial cross-sectional view showing an example of a configuration of a display unit 12. FIG. 変形例1に係る画素Pxの構成の一例を示す等価回路図である。12 is an equivalent circuit diagram illustrating an example of a configuration of a pixel Px according to Modification Example 1. FIG. 本発明に係るヘッドマウントディスプレイ300の斜視図である。It is a perspective view of the head mounted display 300 concerning the present invention. 本発明に係るパーソナルコンピューター400の斜視図である。It is a perspective view of the personal computer 400 concerning this invention.

以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. However, in each figure, the size and scale of each part are appropriately changed from the actual ones. Further, since the embodiments described below are preferable specific examples of the present invention, various technically preferable limitations are attached thereto. However, the scope of the present invention is particularly limited in the following description. Unless otherwise stated, the present invention is not limited to these forms.

<<A.実施形態>>
以下、本実施形態に係る電気光学装置1を説明する。
<< A. Embodiment >>
Hereinafter, the electro-optical device 1 according to the present embodiment will be described.

<<1.電気光学装置の概要>>
図1は、本実施形態に係る電気光学装置1の構成の一例を示すブロック図である。
図1に例示するように、電気光学装置1は、複数の画素Pxを有する表示パネル10と、表示パネル10の動作を制御する制御回路20とを備える。
<< 1. Outline of electro-optical device >>
FIG. 1 is a block diagram illustrating an example of the configuration of the electro-optical device 1 according to the present embodiment.
As illustrated in FIG. 1, the electro-optical device 1 includes a display panel 10 having a plurality of pixels Px, and a control circuit 20 that controls the operation of the display panel 10.

制御回路20には、図示省略された上位装置より、デジタルの画像データVideoが同期信号に同期して供給される。ここで、画像データVideoとは、表示パネル10の各画素Pxが表示すべき階調レベルを規定するデジタルデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号等を含む信号である。
制御回路20は、同期信号に基づいて、表示パネル10の動作を制御するための制御信号Ctrを生成し、生成した制御信号Ctrを表示パネル10に対して供給する。また、制御回路20は、画像データVideoに基づいて、アナログの画像信号Vidを生成し、生成した画像信号Vidを表示パネル10に対して供給する。ここで、画像信号Vidとは、各画素Pxが画像データVideoの指定する階調を表示するように、当該画素Pxが備える発光素子の輝度を規定する信号である。
Digital image data Video is supplied to the control circuit 20 from a host device (not shown) in synchronization with a synchronization signal. Here, the image data Video is digital data defining the gradation level to be displayed by each pixel Px of the display panel 10. The synchronization signal is a signal including a vertical synchronization signal, a horizontal synchronization signal, a dot clock signal, and the like.
The control circuit 20 generates a control signal Ctr for controlling the operation of the display panel 10 based on the synchronization signal, and supplies the generated control signal Ctr to the display panel 10. The control circuit 20 generates an analog image signal Vid based on the image data Video, and supplies the generated image signal Vid to the display panel 10. Here, the image signal Vid is a signal that defines the luminance of the light emitting element included in the pixel Px so that each pixel Px displays the gradation specified by the image data Video.

図1に例示するように、表示パネル10は、+X方向に延在するM本の走査線13と、+Y方向に延在する3N本のデータ線14と、M本の走査線13と3N本のデータ線14との交差に対応して配列された「M×3N」個の画素Pxを有する表示部12と、表示部12を駆動する駆動回路11と、を備える(Mは1以上の自然数。Nは1以上の自然数)。
以下では、複数の画素Px、複数の走査線13、及び、複数のデータ線14を互いに区別するために、+Y方向から−Y方向(以下、+Y方向及び−Y方向を「Y軸方向」と総称する)に向けて順番に、第1行、第2行、…、第M行と称し、−X方向から+X方向(以下、+X方向及び−X方向を「X軸方向」と総称する)に向けて順番に、第1列、第2列、…、第3N列と称する。また、以下では、X軸方向及びY軸方向に交差する+Z方向(上方向)及び−Z方向(下方向)を「Z軸方向」と総称する。
なお、本実施形態において、+Y方向は「第1の方向」の一例であり、+X方向は「第2の方向」の一例である。
As illustrated in FIG. 1, the display panel 10 includes M scanning lines 13 extending in the + X direction, 3N data lines 14 extending in the + Y direction, and M scanning lines 13 and 3N. A display unit 12 having “M × 3N” pixels Px arranged corresponding to the intersections with the data line 14 and a drive circuit 11 for driving the display unit 12 (M is a natural number of 1 or more). N is a natural number of 1 or more).
Hereinafter, in order to distinguish the plurality of pixels Px, the plurality of scanning lines 13 and the plurality of data lines 14 from each other, the + Y direction to the −Y direction (hereinafter, the + Y direction and the −Y direction are referred to as “Y-axis direction”). In order, the first row, the second row,..., The Mth row, and the −X direction to the + X direction (hereinafter, the + X direction and the −X direction are collectively referred to as the “X-axis direction”). The first column, the second column,..., And the third N column are referred to in order. Hereinafter, the + Z direction (upward direction) and the −Z direction (downward direction) intersecting the X-axis direction and the Y-axis direction are collectively referred to as “Z-axis direction”.
In the present embodiment, the + Y direction is an example of a “first direction”, and the + X direction is an example of a “second direction”.

表示部12に設けられる複数の画素Pxは、赤色(R)を表示可能な画素PxRと、緑色(G)を表示可能な画素PxGと、青色(B)を表示可能な画素PxBと、が含まれる。そして、本実施形態では、nを「1≦n≦Nを満たす自然数」として、第1列〜第3N列のうち、第(3n−2)列には画素PxRが配置され、第(3n−1)列には画素PxGが配置され、第3n列には画素PxBが配置される場合を、一例として想定する。
また、以下では、mを「1≦m≦Mを満たす自然数」とし、kを「1≦k≦3Nを満たす自然数」として、第m行第k列の画素Pxを、画素Px[m][k]と表現する場合がある。すなわち、本実施形態では、例えば、画素PxRを、画素PxR[m][3n-2]と表現することができ、画素PxGを、画素PxG[m][3n-1]と表現することができ、画素PxBを、画素PxB[m][3n]と表現することができる。
また、本実施形態では、X軸方向に隣り合う3つの画素PxR、PxG、及び、PxBを、画素ブロックBLと称することがある。すなわち、本実施形態では、表示部12において、M行×N列の画素ブロックBLがマトリクス状に配列されている場合を想定する。以下では、画素PxR[m][3n-2]、画素PxG[m][3n-1]、及び、画素PxB[m][3n]を含む画素ブロックBLを、画素ブロックBL[m][n]と称する場合がある。
The plurality of pixels Px provided in the display unit 12 include a pixel PxR that can display red (R), a pixel PxG that can display green (G), and a pixel PxB that can display blue (B). It is. In this embodiment, n is “a natural number satisfying 1 ≦ n ≦ N”, and the pixels PxR are arranged in the (3n−2) -th column among the first to third N-th columns, and the (3n− 1) A case where a pixel PxG is arranged in a column and a pixel PxB is arranged in a third n column is assumed as an example.
In the following description, m is “a natural number satisfying 1 ≦ m ≦ M”, k is “a natural number satisfying 1 ≦ k ≦ 3N”, and the pixel Px in the m-th row and the k-th column is defined as a pixel Px [m] [ k]. That is, in the present embodiment, for example, the pixel PxR can be expressed as a pixel PxR [m] [3n-2], and the pixel PxG can be expressed as a pixel PxG [m] [3n-1]. The pixel PxB can be expressed as a pixel PxB [m] [3n].
In the present embodiment, the three pixels PxR, PxG, and PxB adjacent in the X-axis direction may be referred to as a pixel block BL. That is, in the present embodiment, it is assumed that the display unit 12 has M rows × N columns of pixel blocks BL arranged in a matrix. Hereinafter, the pixel block BL including the pixel PxR [m] [3n-2], the pixel PxG [m] [3n-1], and the pixel PxB [m] [3n] is referred to as the pixel block BL [m] [n ] May be called.

図1に例示するように、駆動回路11は、走査線駆動回路111と、データ線駆動回路112と、を備える。   As illustrated in FIG. 1, the drive circuit 11 includes a scanning line drive circuit 111 and a data line drive circuit 112.

走査線駆動回路111は、第1行〜第M行の走査線13を順番に走査(選択)する。具体的には、走査線駆動回路111は、1フレームの期間において、第1行〜第M行の走査線13のそれぞれに対して出力する走査信号Gw[1]〜Gw[M]を、水平走査期間毎に順番に所定の選択電位に設定することで、走査線13を行単位に水平走査期間毎に順番に選択する。換言すれば、走査線駆動回路111は、1フレームの期間のうち、m番目の水平走査期間において、第m行の走査線13に出力する走査信号Gw[m]を、所定の選択電位に設定することで、第m行の走査線13を選択する。なお、1フレームの期間とは、電気光学装置1が1個の画像を表示する期間である。   The scanning line driving circuit 111 scans (selects) the scanning lines 13 in the first to Mth rows in order. Specifically, the scanning line driving circuit 111 horizontally outputs the scanning signals Gw [1] to Gw [M] to be output to each of the first to Mth scanning lines 13 in the period of one frame. By setting a predetermined selection potential in order for each scanning period, the scanning lines 13 are sequentially selected in units of rows for each horizontal scanning period. In other words, the scanning line driving circuit 111 sets the scanning signal Gw [m] to be output to the scanning line 13 of the m-th row to a predetermined selection potential in the m-th horizontal scanning period in one frame period. Thus, the m-th row scanning line 13 is selected. Note that the period of one frame is a period in which the electro-optical device 1 displays one image.

データ線駆動回路112は、制御回路20より供給される画像信号Vid及び制御信号Ctrに基づいて、各画素Pxが表示すべき階調を規定するアナログのデータ信号Vd[1]〜Vd[3N]を生成し、生成したデータ信号Vd[1]〜Vd[3N]を、水平走査期間毎に、3N本のデータ線14に対して出力する。換言すれば、データ線駆動回路112は、各水平走査期間において、第k列のデータ線14に対して、データ信号Vd[k]を出力する。
なお、本実施形態では、制御回路20が出力する画像信号Vidはアナログの信号であるが、制御回路20が出力する画像信号Vidはデジタルの信号であってもよい。この場合、データ線駆動回路112は、画像信号VidをD/A変換し、アナログのデータ信号Vd[1]〜Vd[3N]を生成する。
The data line driving circuit 112 is based on the image signal Vid and the control signal Ctr supplied from the control circuit 20, and analog data signals Vd [1] to Vd [3N] that define the gradation to be displayed by each pixel Px. And the generated data signals Vd [1] to Vd [3N] are output to 3N data lines 14 every horizontal scanning period. In other words, the data line driving circuit 112 outputs the data signal Vd [k] to the data line 14 in the kth column in each horizontal scanning period.
In the present embodiment, the image signal Vid output from the control circuit 20 is an analog signal, but the image signal Vid output from the control circuit 20 may be a digital signal. In this case, the data line driving circuit 112 D / A converts the image signal Vid to generate analog data signals Vd [1] to Vd [3N].

図2は、各画素Pxと1対1に対応して設けられる画素回路100の構成の一例を示す等価回路図である。なお、本実施形態では、複数の画素Pxに対応する複数の画素回路100は、電気的には互いに同一の構成であることとする。図2では、第m行第k列の画素Px[m][k]に対応して設けられる画素回路100を例示して説明する。   FIG. 2 is an equivalent circuit diagram showing an example of the configuration of the pixel circuit 100 provided in one-to-one correspondence with each pixel Px. In the present embodiment, the plurality of pixel circuits 100 corresponding to the plurality of pixels Px are electrically identical in configuration. In FIG. 2, the pixel circuit 100 provided corresponding to the pixel Px [m] [k] in the m-th row and the k-th column will be described as an example.

画素回路100は、発光素子3と、発光素子3に対して電流を供給するための供給回路40と、を備える。   The pixel circuit 100 includes a light emitting element 3 and a supply circuit 40 for supplying current to the light emitting element 3.

発光素子3は、画素電極31と、発光機能層32と、共通電極33とを備える。画素電極31は、発光機能層32に正孔を供給する陽極として機能する。共通電極33は、画素回路100の低電位側の電源電位である電位Vctに設定された給電線16に電気的に接続され、発光機能層32に電子を供給する陰極として機能する。そして、画素電極31から供給される正孔と、共通電極33から供給される電子とが発光機能層32で結合し、発光機能層32が白色に発光する。
なお、詳細は後述するが、画素PxRが有する発光素子3(以下、発光素子3Rと称する)には、赤色のカラーフィルター81Rが重ねて配置され、画素PxGが有する発光素子3(以下、発光素子3Gと称する)には、緑色のカラーフィルター81Gが重ねて配置され、画素PxBが有する発光素子3(以下、発光素子3Bと称する)には、青色のカラーフィルター81Bが重ねて配置される。このため、画素PxR、PxG、及び、PxBにより、フルカラーの表示が可能となる。
The light emitting element 3 includes a pixel electrode 31, a light emitting functional layer 32, and a common electrode 33. The pixel electrode 31 functions as an anode that supplies holes to the light emitting functional layer 32. The common electrode 33 is electrically connected to the power supply line 16 set to the potential Vct that is the power supply potential on the low potential side of the pixel circuit 100, and functions as a cathode that supplies electrons to the light emitting functional layer 32. Then, the holes supplied from the pixel electrode 31 and the electrons supplied from the common electrode 33 are combined by the light emitting functional layer 32, and the light emitting functional layer 32 emits white light.
Although details will be described later, a red color filter 81R is placed on the light emitting element 3 (hereinafter referred to as the light emitting element 3R) included in the pixel PxR, and the light emitting element 3 included in the pixel PxG (hereinafter referred to as the light emitting element). 3G) is overlaid with a green color filter 81G, and a blue color filter 81B is overlaid on the light-emitting element 3 (hereinafter referred to as light-emitting element 3B) of the pixel PxB. For this reason, full color display is possible by the pixels PxR, PxG, and PxB.

供給回路40は、Pチャネル型のトランジスター41及び42と、保持容量44と、を備える。なお、トランジスター41及び42の一方または両方は、Nチャネル型のトランジスターであってもよい。また、本実施形態では、トランジスター41及び42が、薄膜トランジスターの場合を例示して説明するが、トランジスター41及び42は、MOSFET(metal-oxide-semiconductor field-effect transistor)等の電界効果トランジスターであってもよい。   The supply circuit 40 includes P-channel transistors 41 and 42 and a storage capacitor 44. Note that one or both of the transistors 41 and 42 may be an N-channel transistor. In this embodiment, the transistors 41 and 42 are described as examples of thin film transistors. However, the transistors 41 and 42 are field effect transistors such as MOSFETs (metal-oxide-semiconductor field-effect transistors). May be.

トランジスター41は、ゲートが、第m行の走査線13に電気的に接続され、ソースまたはドレインの一方が、第k列のデータ線14に電気的に接続され、ソースまたはドレインの他方が、トランジスター42のゲートと、保持容量44が有する2つの電極のうち一方の電極と、に電気的に接続されている。
トランジスター42は、ゲートが、トランジスター41のソースまたはドレインの他方と、保持容量44の一方の電極と、に電気的に接続され、ソースまたはドレインの一方が、画素電極31に電気的に接続され、ソースまたはドレインの他方が、画素回路100の高電位側の電源電位である電位Velに設定された給電線15に電気的に接続されている。
保持容量44は、保持容量44が有する2つの電極のうち一方の電極が、トランジスター41のソースまたはドレインの他方と、トランジスター42のゲートと、に電気的に接続され、保持容量44が有する2つの電極のうち他方の電極が、給電線15に電気的に接続されている。保持容量44は、トランジスター42のゲートの電位を保持する保持容量として機能する。
The transistor 41 has a gate electrically connected to the m-th row scanning line 13, one source or drain electrically connected to the k-th column data line 14, and the other source or drain connected to the transistor 42 is electrically connected to one of the two electrodes of the storage capacitor 44.
The transistor 42 has a gate electrically connected to the other of the source and drain of the transistor 41 and one electrode of the storage capacitor 44, and one of the source and drain is electrically connected to the pixel electrode 31, The other of the source and the drain is electrically connected to the power supply line 15 set to the potential Vel that is the power supply potential on the high potential side of the pixel circuit 100.
The storage capacitor 44 has one electrode out of two electrodes of the storage capacitor 44 that is electrically connected to the other of the source and drain of the transistor 41 and the gate of the transistor 42, and the storage capacitor 44 has two electrodes The other electrode of the electrodes is electrically connected to the feeder line 15. The storage capacitor 44 functions as a storage capacitor that holds the potential of the gate of the transistor 42.

走査線駆動回路111が、走査信号Gw[m]を所定の選択電位に設定し、第m行の走査線13を選択すると、第m行第k列の画素Px[m][k]に設けられたトランジスター41がオンする。そして、トランジスター41がオンすると、第k列のデータ線14から、トランジスター42のゲートに対して、データ信号Vd[k]が供給される。この場合、トランジスター42は、発光素子3に対して、ゲートに供給されたデータ信号Vd[k]の電位(正確には、ゲート及びソース間の電位差)に応じた電流を供給する。そして、発光素子3は、トランジスター42から供給される電流の大きさに応じた輝度、すなわち、データ信号Vd[k]の電位に応じた輝度で発光する。
その後、走査線駆動回路111が、第m行の走査線13の選択を解除して、トランジスター41がオフした場合、トランジスター42のゲートの電位は、保持容量44により保持される。このため、発光素子3は、トランジスター41がオフした後も、データ信号Vd[k]に応じた輝度で発光することができる。
When the scanning line driving circuit 111 sets the scanning signal Gw [m] to a predetermined selection potential and selects the scanning line 13 in the m-th row, the scanning line driving circuit 111 provides the pixel Px [m] [k] in the m-th row and the k-th column. Transistor 41 is turned on. When the transistor 41 is turned on, the data signal Vd [k] is supplied from the data line 14 in the k-th column to the gate of the transistor 42. In this case, the transistor 42 supplies a current corresponding to the potential of the data signal Vd [k] supplied to the gate (more precisely, the potential difference between the gate and the source) to the light emitting element 3. The light emitting element 3 emits light with luminance corresponding to the magnitude of the current supplied from the transistor 42, that is, luminance corresponding to the potential of the data signal Vd [k].
After that, when the scanning line driving circuit 111 cancels the selection of the scanning line 13 in the m-th row and the transistor 41 is turned off, the potential of the gate of the transistor 42 is held by the storage capacitor 44. For this reason, the light emitting element 3 can emit light with a luminance corresponding to the data signal Vd [k] even after the transistor 41 is turned off.

なお、図2では図示省略するが、発光素子3が有する画素電極31と供給回路40とを電気的に接続するための構成要素を、コンタクト7(図4参照)と称する。より具体的には、コンタクト7は、発光素子3が有する画素電極31と、供給回路40とを電気的に接続する。以下では、画素PxRに設けられたコンタクト7を、コンタクト7Rと称し、画素PxGに設けられたコンタクト7を、コンタクト7Gと称し、画素PxBに設けられたコンタクト7を、コンタクト7Bと称する場合がある。   Although not shown in FIG. 2, a component for electrically connecting the pixel electrode 31 included in the light emitting element 3 and the supply circuit 40 is referred to as a contact 7 (see FIG. 4). More specifically, the contact 7 electrically connects the pixel electrode 31 included in the light emitting element 3 and the supply circuit 40. Hereinafter, the contact 7 provided in the pixel PxR may be referred to as a contact 7R, the contact 7 provided in the pixel PxG may be referred to as a contact 7G, and the contact 7 provided in the pixel PxB may be referred to as a contact 7B. .

<<2.表示部の構成>>
以下、図3及び図4を参照しつつ、本実施形態に係る表示部12の構成の一例を説明する。
<< 2. Display configuration >>
Hereinafter, an example of the configuration of the display unit 12 according to the present embodiment will be described with reference to FIGS. 3 and 4.

図3は、本実施形態に係る表示部12の一部を、電気光学装置1が光を出射する方向である+Z方向から平面視した場合の、表示部12の概略的な構成の一例を示す平面図である。
具体的には、図3は、表示部12のうち、画素ブロックBL[m][n]と、画素ブロックBL[m][n]の+X側に隣り合う画素ブロックBL[m][n+1]と、画素ブロックBL[m][n]の−X側に隣り合う画素ブロックBL[m][n-1]と、画素ブロックBL[m][n]の−Y側に隣り合う画素ブロックBL[m+1][n]と、画素ブロックBL[m+1][n]の+X側に隣り合う画素ブロックBL[m+1][n+1]と、画素ブロックBL[m+1][n]の−X側に隣り合う画素ブロックBL[m+1][n-1]と、を示している。なお、上述のとおり、画素ブロックBL[m][n]は、画素PxR[m][3n-2]、画素PxG[m][3n-1]、及び、画素PxB[m][3n]を含み、画素ブロックBL[m][n+1]は、画素PxR[m][3n+1]、画素PxG[m][3n+2]、及び、画素PxB[m][3n+3]を含み、画素ブロックBL[m][n-1]は、画素PxR[m][3n-5]、画素PxG[m][3n-4]、及び、画素PxB[m][3n-3]を含む。
FIG. 3 shows an example of a schematic configuration of the display unit 12 when a part of the display unit 12 according to the present embodiment is viewed in plan from the + Z direction that is the direction in which the electro-optical device 1 emits light. It is a top view.
Specifically, FIG. 3 illustrates the pixel block BL [m] [n] and the pixel block BL [m] [n +] adjacent to the + X side of the pixel block BL [m] [n] in the display unit 12. 1], a pixel block BL [m] [n-1] adjacent to the −X side of the pixel block BL [m] [n], and a pixel adjacent to the −Y side of the pixel block BL [m] [n] A block BL [m + 1] [n], a pixel block BL [m + 1] [n + 1] adjacent to the pixel block BL [m + 1] [n] on the + X side, and a pixel block BL [m +] 1] [n] is a pixel block BL [m + 1] [n-1] adjacent to the −X side. As described above, the pixel block BL [m] [n] includes the pixel PxR [m] [3n-2], the pixel PxG [m] [3n-1], and the pixel PxB [m] [3n]. The pixel block BL [m] [n + 1] includes a pixel PxR [m] [3n + 1], a pixel PxG [m] [3n + 2], and a pixel PxB [m] [3n + 3]. The pixel block BL [m] [n-1] includes a pixel PxR [m] [3n-5], a pixel PxG [m] [3n-4], and a pixel PxB [m] [3n-3]. Including.

本実施形態では、図3に示すように、各画素ブロックBLにおいて、画素PxRに設けられた発光素子3Rが、画素PxBに設けられた発光素子3Bの+Y方向に位置し、画素PxGに設けられた発光素子3Gが、画素PxBに設けられた発光素子3Bの+Y方向に位置し、画素PxGに設けられた発光素子3Gが、画素PxRに設けられた発光素子3Rの+X方向に位置する場合を想定する。そして、本実施形態では、各画素ブロックBLが有する発光素子3R、3G、及び、3Bにより、+Z方向に向けて光を出射する発光領域Hが形成される場合を想定する。なお、以下では、画素ブロックBL[m][n]が有する3個の発光素子3により形成される発光領域Hを、発光領域H[m][n]と称する。また、本実施形態では、平面視して、発光素子3Bは、発光素子3Rよりも大きく、且つ、発光素子3Bは、発光素子3Gよりも大きい場合を想定する。   In the present embodiment, as shown in FIG. 3, in each pixel block BL, the light emitting element 3R provided in the pixel PxR is located in the + Y direction of the light emitting element 3B provided in the pixel PxB and is provided in the pixel PxG. The light emitting element 3G is located in the + Y direction of the light emitting element 3B provided in the pixel PxB, and the light emitting element 3G provided in the pixel PxG is located in the + X direction of the light emitting element 3R provided in the pixel PxR. Suppose. In this embodiment, it is assumed that a light emitting region H that emits light in the + Z direction is formed by the light emitting elements 3R, 3G, and 3B included in each pixel block BL. Hereinafter, the light emitting region H formed by the three light emitting elements 3 included in the pixel block BL [m] [n] is referred to as a light emitting region H [m] [n]. In the present embodiment, it is assumed that the light emitting element 3B is larger than the light emitting element 3R and the light emitting element 3B is larger than the light emitting element 3G in plan view.

また、本実施形態では、図3に示すように、画素ブロックBL[m][n]に属する画素PxGが有するコンタクト7Gは、画素ブロックBL[m][n]に属する画素PxBが有するコンタクト7Bの+Y方向に位置する。また、本実施形態では、画素ブロックBL[m][n+1]に属する画素PxRが有するコンタクト7Rは、画素ブロックBL[m][n]に属する画素PxRが有するコンタクト7Rの+X方向に位置する。また、本実施形態では、画素ブロックBL[m][n+1]に属する画素PxRが有するコンタクト7Rは、画素ブロックBL[m][n]に属する画素PxGが有するコンタクト7Gと、画素ブロックBL[m][n]に属する画素PxBが有するコンタクト7Bと、の間に位置する。すなわち、本実施形態では、画素ブロックBL[m][n]に属する画素PxBが有するコンタクト7Bと、画素ブロックBL[m][n+1]に属する画素PxRが有するコンタクト7Rと、画素ブロックBL[m][n]に属する画素PxGが有するコンタクト7Gと、が+Y方向に直線状に配置され、これら3個のコンタクト7が、1つのコンタクト領域C[m][n]を形成する。
このため、本実施形態では、図3に示すように、画素ブロックBL[m][n]が有する発光領域H[m][n]は、画素ブロックBL[m][n]が有する2個のコンタクト7(7G、7B)、及び、画素ブロックBL[m][n+1]が有する1個のコンタクト7(7R)、により形成されるコンタクト領域C[m][n]と、画素ブロックBL[m][n-1]が有する2個のコンタクト7(7G、7B)、及び、画素ブロックBL[m][n]が有する1個のコンタクト7(7R)、により形成されるコンタクト領域C[m][n-1]と、の間に位置する。
In this embodiment, as shown in FIG. 3, the contact 7G included in the pixel PxG belonging to the pixel block BL [m] [n] is the contact 7B included in the pixel PxB belonging to the pixel block BL [m] [n]. Is located in the + Y direction. In this embodiment, the contact 7R included in the pixel PxR belonging to the pixel block BL [m] [n + 1] is positioned in the + X direction of the contact 7R included in the pixel PxR belonging to the pixel block BL [m] [n]. To do. In this embodiment, the contact 7R included in the pixel PxR belonging to the pixel block BL [m] [n + 1] is the same as the contact 7G included in the pixel PxG belonging to the pixel block BL [m] [n]. It is located between the contacts 7B of the pixels PxB belonging to [m] [n]. That is, in the present embodiment, the contact 7B of the pixel PxB belonging to the pixel block BL [m] [n], the contact 7R of the pixel PxR belonging to the pixel block BL [m] [n + 1], and the pixel block BL The contacts 7G of the pixels PxG belonging to [m] [n] are linearly arranged in the + Y direction, and these three contacts 7 form one contact region C [m] [n].
For this reason, in the present embodiment, as shown in FIG. 3, the light emission regions H [m] [n] included in the pixel block BL [m] [n] Contact region C [m] [n] formed by the contact 7 (7G, 7B) and one contact 7 (7R) of the pixel block BL [m] [n + 1], and the pixel block A contact region formed by two contacts 7 (7G, 7B) included in BL [m] [n-1] and one contact 7 (7R) included in the pixel block BL [m] [n] C [m] [n-1].

図4は、表示部12を、図3におけるE−e線で破断した部分断面図の一例である。   FIG. 4 is an example of a partial cross-sectional view of the display unit 12 taken along line Ee in FIG.

図4に示すように、表示部12は、素子基板5と、保護基板9と、素子基板5及び保護基板9の間に設けられた接着層90と、を備える。なお、本実施形態では、上述のとおり、電気光学装置1が、保護基板9側(+Z側)から光を出射するトップエミッション方式である場合を想定する。   As shown in FIG. 4, the display unit 12 includes an element substrate 5, a protective substrate 9, and an adhesive layer 90 provided between the element substrate 5 and the protective substrate 9. In the present embodiment, as described above, it is assumed that the electro-optical device 1 is a top emission method in which light is emitted from the protective substrate 9 side (+ Z side).

接着層90は、素子基板5及び保護基板9を接着するための透明な樹脂層である。接着層90は、例えば、エポキシ樹脂やアクリル樹脂等の透明な樹脂材料を用いて形成される。
保護基板9は、接着層90の+Z側に配置される透明な基板である。保護基板9としては、例えば、石英基板やガラス基板等を採用することができる。
The adhesive layer 90 is a transparent resin layer for bonding the element substrate 5 and the protective substrate 9. The adhesive layer 90 is formed using, for example, a transparent resin material such as an epoxy resin or an acrylic resin.
The protective substrate 9 is a transparent substrate disposed on the + Z side of the adhesive layer 90. As the protective substrate 9, for example, a quartz substrate or a glass substrate can be employed.

素子基板5は、基板50と、基板50上に積層された、配線層L、距離調整層70、発光層30、封止層60、及び、カラーフィルター層80と、を備える。詳細は後述するが、発光層30は、上述した発光素子3(3R、3G、3B)を含む。発光素子3は、+Z方向及び−Z方向に対して光を出射する。また、カラーフィルター層80は、上述したカラーフィルター81R、カラーフィルター81G、及び、カラーフィルター81Bを含む。   The element substrate 5 includes a substrate 50, and a wiring layer L, a distance adjustment layer 70, a light emitting layer 30, a sealing layer 60, and a color filter layer 80 stacked on the substrate 50. Although details will be described later, the light emitting layer 30 includes the light emitting element 3 (3R, 3G, 3B) described above. The light emitting element 3 emits light in the + Z direction and the −Z direction. The color filter layer 80 includes the color filter 81R, the color filter 81G, and the color filter 81B described above.

基板50は、ガラス、プラスチック、シリコン、または、石英等により形成される板状部材である。基板50の+Z側には、配線層Lが形成されている。   The substrate 50 is a plate-like member formed of glass, plastic, silicon, quartz, or the like. A wiring layer L is formed on the + Z side of the substrate 50.

配線層Lは、走査線13、データ線14、給電線15、及び、給電線16等の各種配線と、駆動回路11、及び、供給回路40等の各種回路と、を含む。   The wiring layer L includes various wirings such as the scanning line 13, the data line 14, the power supply line 15, and the power supply line 16, and various circuits such as the drive circuit 11 and the supply circuit 40.

図4では、配線層Lのうち、供給回路40に設けられたトランジスター42が、一例として図示されている。
具体的には、図4に示す例では、基板50上に、トランジスター42の半導体層、すなわち、トランジスター42のチャネル領域42c、ソース領域42s、及び、ドレイン領域42dが形成され、また、基板50とトランジスター42の半導体層とを覆うように、絶縁層L0が形成されている。
また、図4に示す例では、絶縁層L0上に、トランジスター42のゲート電極42gが形成され、絶縁層L0とゲート電極42gとを覆うように、絶縁層L1が形成されている。
また、図4に示す例では、絶縁層L1上に、導電性の材料からなる中継ノードT21及びT22が形成され、また、絶縁層L1と中継ノードT21及びT22とを覆うように、絶縁層L2が形成されている。このうち、中継ノードT21は、絶縁層L0及び絶縁層L1を貫通するコンタクトプラグW11を介して、ドレイン領域42dと電気的に接続され、また、中継ノードT22は、絶縁層L0及び絶縁層L1を貫通するコンタクトプラグW12を介して、ソース領域42sと電気的に接続されている。また、図4では図示省略するが、中継ノードT22は、給電線15に電気的に接続されている。
In FIG. 4, the transistor 42 provided in the supply circuit 40 in the wiring layer L is illustrated as an example.
Specifically, in the example shown in FIG. 4, the semiconductor layer of the transistor 42, that is, the channel region 42 c, the source region 42 s, and the drain region 42 d of the transistor 42 are formed on the substrate 50. An insulating layer L0 is formed so as to cover the semiconductor layer of the transistor.
In the example shown in FIG. 4, the gate electrode 42g of the transistor 42 is formed on the insulating layer L0, and the insulating layer L1 is formed so as to cover the insulating layer L0 and the gate electrode 42g.
In the example shown in FIG. 4, the relay nodes T21 and T22 made of a conductive material are formed on the insulating layer L1, and the insulating layer L2 is formed so as to cover the insulating layer L1 and the relay nodes T21 and T22. Is formed. Among these, the relay node T21 is electrically connected to the drain region 42d through the contact plug W11 penetrating the insulating layer L0 and the insulating layer L1, and the relay node T22 is connected to the insulating layer L0 and the insulating layer L1. It is electrically connected to the source region 42s through a contact plug W12 that penetrates. Although not shown in FIG. 4, the relay node T22 is electrically connected to the feeder line 15.

図4に示すように、配線層Lの+Z側には、距離調整層70が形成されている。距離調整層70は、絶縁層L2上に形成された反射電極71と、反射電極71及び絶縁層L2を覆うように形成された絶縁層72と、を含む。
このうち、反射電極71は、反射率の高い導電性材料、例えば、アルミニウムや銀等を用いて形成される。反射電極71は、絶縁層L2を貫通するコンタクト7を介して、中継ノードT21に電気的に接続されている。
また、絶縁層72は、発光層30の発光素子3と反射電極71との間の光学的距離を調整するための、絶縁性の透明層である。絶縁層72は、絶縁性の透明材料、例えば、酸化シリコン(SiOx)等を用いて形成される。
なお、図4に図示された各種構成要素のうち、トランジスター42と、中継ノードT21及びT22と、コンタクトプラグW11、W12、及び、W21と、反射電極71とが、供給回路40に該当する。
As shown in FIG. 4, a distance adjustment layer 70 is formed on the + Z side of the wiring layer L. The distance adjustment layer 70 includes a reflective electrode 71 formed on the insulating layer L2, and an insulating layer 72 formed so as to cover the reflective electrode 71 and the insulating layer L2.
Among these, the reflective electrode 71 is formed using a highly reflective conductive material such as aluminum or silver. The reflective electrode 71 is electrically connected to the relay node T21 via a contact 7 penetrating the insulating layer L2.
The insulating layer 72 is an insulating transparent layer for adjusting the optical distance between the light emitting element 3 of the light emitting layer 30 and the reflective electrode 71. The insulating layer 72 is formed using an insulating transparent material such as silicon oxide (SiOx).
Of the various components shown in FIG. 4, the transistor 42, the relay nodes T 21 and T 22, the contact plugs W 11, W 12 and W 21, and the reflective electrode 71 correspond to the supply circuit 40.

図4に示すように、絶縁層72の+Z側には、発光層30が形成されている。
発光層30は、絶縁層72上に形成された画素電極31と、絶縁層72及び画素電極31上に形成された絶縁膜34と、画素電極31及び絶縁膜34を覆うように形成された発光機能層32と、発光機能層32上に形成された共通電極33と、を有する。
画素電極31は、画素Px毎に個別に島状に形成された、導電性を有する透明層である。画素電極31は、導電性の透明材料、例えば、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等を用いて形成される。
絶縁膜34は、各画素電極31の周縁部を覆うように配置された、絶縁性の構成要素である。絶縁膜34は、絶縁性の材料、例えば、酸化シリコン等を用いて形成される。
共通電極33は、複数の画素Pxに跨るように配置された、光透過性と光反射性との両方を有する導電性の構成要素である。共通電極33は、例えば、MgとAgとの合金等を用いて形成される。
発光機能層32は、正孔注入層、正孔輸送層、有機発光層、及び、電子輸送層を備え、複数の画素Pxに跨るように配置されている。上述のとおり、発光機能層32は、画素電極31のうち絶縁膜34により覆われていない部分から正孔が供給され、白色に発光する。すなわち、平面視した場合に、発光層30のうち、画素電極31が絶縁膜34により覆われていない部分が、発光素子3に該当する。換言すれば、絶縁膜34は、互いに隣り合う2個の発光素子3同士を区画する。
なお、本実施形態では、平面視した場合に、発光素子3が設けられる領域と、コンタクト7が設けられる領域とを、画素Pxと看做すこととする。
As shown in FIG. 4, the light emitting layer 30 is formed on the + Z side of the insulating layer 72.
The light emitting layer 30 includes a pixel electrode 31 formed on the insulating layer 72, an insulating film 34 formed on the insulating layer 72 and the pixel electrode 31, and a light emission formed so as to cover the pixel electrode 31 and the insulating film 34. The functional layer 32 and the common electrode 33 formed on the light emitting functional layer 32 are included.
The pixel electrode 31 is a conductive transparent layer that is individually formed in an island shape for each pixel Px. The pixel electrode 31 is formed using a conductive transparent material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
The insulating film 34 is an insulating component arranged so as to cover the peripheral edge of each pixel electrode 31. The insulating film 34 is formed using an insulating material such as silicon oxide.
The common electrode 33 is a conductive component having both light transparency and light reflectivity, which is disposed so as to straddle a plurality of pixels Px. The common electrode 33 is formed using, for example, an alloy of Mg and Ag.
The light emitting functional layer 32 includes a hole injection layer, a hole transport layer, an organic light emitting layer, and an electron transport layer, and is disposed so as to straddle a plurality of pixels Px. As described above, the light emitting functional layer 32 emits white light when holes are supplied from a portion of the pixel electrode 31 that is not covered with the insulating film 34. That is, the portion of the light emitting layer 30 in which the pixel electrode 31 is not covered with the insulating film 34 corresponds to the light emitting element 3 when viewed in plan. In other words, the insulating film 34 partitions two light emitting elements 3 adjacent to each other.
In the present embodiment, the region where the light emitting element 3 is provided and the region where the contact 7 is provided are regarded as the pixel Px when viewed in plan.

本実施形態では、反射電極71と共通電極33とにより、光共振構造が形成されるように、絶縁層72の膜厚が調整される。そして、発光機能層32から出射された光は、反射電極71と共通電極33との間で繰り返し反射され、反射電極71と共通電極33との間の光学的距離に対応する波長の光の強度が強められ、当該強められた光が、共通電極33〜保護基板9を介して+Z側に出射される。
本実施形態では、一例として、画素PxRにおいては、610nmの波長の光の強度が強められ、画素PxGにおいては、540nmの波長の光の強度が強められ、画素PxBにおいては、470nmの波長の光の強度が強められるように、画素Px毎に絶縁層72の膜厚が設定される。このため、本実施形態において、画素PxRからは、610nmの波長の光の輝度が最大となる赤色光が出射され、画素PxGからは、540nmの波長の光の輝度が最大となる緑色光が出射され、画素PxBからは、470nmの波長の光の輝度が最大となる青色光が出射されることになる。
In the present embodiment, the thickness of the insulating layer 72 is adjusted so that the optical resonance structure is formed by the reflective electrode 71 and the common electrode 33. The light emitted from the light emitting functional layer 32 is repeatedly reflected between the reflective electrode 71 and the common electrode 33, and the intensity of light having a wavelength corresponding to the optical distance between the reflective electrode 71 and the common electrode 33. Is enhanced, and the enhanced light is emitted to the + Z side through the common electrode 33 to the protective substrate 9.
In this embodiment, as an example, the intensity of light having a wavelength of 610 nm is increased in the pixel PxR, the intensity of light having a wavelength of 540 nm is increased in the pixel PxG, and the light having a wavelength of 470 nm is increased in the pixel PxB. The film thickness of the insulating layer 72 is set for each pixel Px so as to increase the intensity. For this reason, in the present embodiment, the pixel PxR emits red light that maximizes the luminance of light having a wavelength of 610 nm, and the pixel PxG emits green light that maximizes the luminance of light having a wavelength of 540 nm. As a result, the pixel PxB emits blue light having the maximum luminance of light having a wavelength of 470 nm.

封止層60は、共通電極33上に形成された下側封止層61と、下側封止層61上に形成された平坦化層62と、平坦化層62上に形成された上側封止層63と、を備える。
下側封止層61及び上側封止層63は、複数の画素Pxに跨るように配置された、絶縁性を有する透明層である。下側封止層61及び上側封止層63は、水分や酸素等の発光層30への侵入を抑止するための構成要素であり、例えば、酸化シリコン(SiOx)、窒化シリコン(SiNx)、または、酸化アルミニウム(AlxOy)等の無機材料を用いて形成される。
平坦化層62は、複数の画素Pxに跨るように配置された透明層であり、平坦な上面(+Z側の面)を提供するための構成要素である。平坦化層62は、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、若しくは、シリコン樹脂等の樹脂材料、または、シリコン酸化物等の無機材料を用いて形成される。
The sealing layer 60 includes a lower sealing layer 61 formed on the common electrode 33, a planarizing layer 62 formed on the lower sealing layer 61, and an upper sealing layer formed on the planarizing layer 62. A stop layer 63.
The lower sealing layer 61 and the upper sealing layer 63 are insulating transparent layers arranged so as to straddle the plurality of pixels Px. The lower sealing layer 61 and the upper sealing layer 63 are constituent elements for suppressing intrusion of moisture, oxygen, or the like into the light emitting layer 30, for example, silicon oxide (SiOx), silicon nitride (SiNx), or And an inorganic material such as aluminum oxide (AlxOy).
The planarization layer 62 is a transparent layer arranged so as to straddle a plurality of pixels Px, and is a component for providing a flat upper surface (a surface on the + Z side). The planarization layer 62 is formed using, for example, a resin material such as an epoxy resin, an acrylic resin, a urethane resin, or a silicon resin, or an inorganic material such as a silicon oxide.

カラーフィルター層80は、カラーフィルター81Rとカラーフィルター81Gとカラーフィルター81Bと凸部82と含む。
図4に示すように、カラーフィルター81Rは、発光素子3Rの+Z側において、平面視して発光素子3Rを覆うように、上側封止層63上に形成されている。カラーフィルター81Gは、発光素子3Gの+Z側において、平面視して発光素子3Gを覆うように、上側封止層63上に形成されている。カラーフィルター81Bは、発光素子3Bの+Z側において、平面視して発光素子3Bを覆うように、上側封止層63上に形成されている。また、本実施形態において、凸部82は、コンタクト7の+Z側において、平面視してコンタクト7を覆うように、上側封止層63上に形成されている。
なお、カラーフィルター81Rは、赤色の色材を含む感光性樹脂材料から形成され、カラーフィルター81Gは、緑色の色材を含む感光性樹脂材料から形成され、カラーフィルター81Bは、青色の色材を含む感光性樹脂材料から形成される。また、凸部82は、色材を含まない透明な感光性樹脂材料、例えば、アクリル系樹脂を用いて形成される。凸部82として採用される感光性樹脂材料は、カラーフィルター81R、81G、及び、81Bの主材料と同一の材料であってもよい。
The color filter layer 80 includes a color filter 81R, a color filter 81G, a color filter 81B, and a convex portion 82.
As shown in FIG. 4, the color filter 81R is formed on the upper sealing layer 63 so as to cover the light emitting element 3R in plan view on the + Z side of the light emitting element 3R. The color filter 81G is formed on the upper sealing layer 63 so as to cover the light emitting element 3G in plan view on the + Z side of the light emitting element 3G. The color filter 81B is formed on the upper sealing layer 63 so as to cover the light emitting element 3B in plan view on the + Z side of the light emitting element 3B. In the present embodiment, the convex portion 82 is formed on the upper sealing layer 63 so as to cover the contact 7 in plan view on the + Z side of the contact 7.
The color filter 81R is formed from a photosensitive resin material containing a red color material, the color filter 81G is formed from a photosensitive resin material containing a green color material, and the color filter 81B is a blue color material. It is formed from the photosensitive resin material containing. Moreover, the convex part 82 is formed using the transparent photosensitive resin material which does not contain a color material, for example, acrylic resin. The photosensitive resin material employed as the convex portion 82 may be the same material as the main material of the color filters 81R, 81G, and 81B.

図4に示すように、カラーフィルター層80の+Z側には、カラーフィルター層80を覆うように接着層90が設けられ、接着層90の+Z側には、保護基板9が設けられる。   As shown in FIG. 4, an adhesive layer 90 is provided on the + Z side of the color filter layer 80 so as to cover the color filter layer 80, and a protective substrate 9 is provided on the + Z side of the adhesive layer 90.

<<3.実施形態の効果>>
一般的に、画素PxR、PxG、及び、PxBを含む画素ブロックBLは、当該画素ブロックBLに設けられた発光素子3R、3G、及び、3Bから出射される3色の光を用いて、任意の色を表示する。すなわち、画素ブロックBLに設けられた発光素子3R、3G、及び、3Bを含む発光領域Hにより、1つの表示単位が形成される。よって、1つの表示単位である発光領域Hの外周よりも内側には、非発光の領域であるコンタクト領域Cが設けられないことが好ましい。
これに対して、本実施形態では、コンタクト領域Cが、発光領域Hの外周よりも外側に設けられるため、コンタクト領域Cが、発光領域Hの外周よりも内側に設けられる場合と比較して、電気光学装置1の表示品質を高くすることが可能となる。
<< 3. Effects of the embodiment >>
In general, a pixel block BL including pixels PxR, PxG, and PxB can be arbitrarily selected using three colors of light emitted from the light emitting elements 3R, 3G, and 3B provided in the pixel block BL. Display color. That is, one display unit is formed by the light emitting region H including the light emitting elements 3R, 3G, and 3B provided in the pixel block BL. Therefore, it is preferable that the contact region C which is a non-light emitting region is not provided inside the outer periphery of the light emitting region H which is one display unit.
On the other hand, in this embodiment, since the contact region C is provided outside the outer periphery of the light emitting region H, compared with the case where the contact region C is provided inside the outer periphery of the light emitting region H, The display quality of the electro-optical device 1 can be increased.

なお、本実施形態において、例えば、画素ブロックBL[m][n]が「第1の画素ブロック」に相当し、画素ブロックBL[m][n]の+X方向に隣り合う画素ブロックBL[m][n+1]が「第2の画素ブロック」に相当する。
また、この場合、「第1の画素ブロック」である画素ブロックBL[m][n]に設けられた3個の画素Pxのうち、画素PxG[m][3n-1]が「第1の画素」に相当し、画素PxR[m][3n-2]が「第2の画素」に相当し、画素PxB[m][3n]が「第3の画素」相当し、「第2の画素ブロック」である画素ブロックBL[m][n+1]に設けられた3個の画素Pxのうち、画素PxR[m][3n+1]が「第4の画素」に相当する。
そして、「第1の画素」である画素PxG[m][3n-1]が備える発光素子3G、コンタクト7G、及び、供給回路40が、それぞれ、「第1の発光素子」、「第1のコンタクト」、「第1の供給回路」に相当し、「第2の画素」である画素PxR[m][3n-2]が備える発光素子3R、コンタクト7R、及び、供給回路40が、それぞれ、「第2の発光素子」、「第2のコンタクト」、「第2の供給回路」に相当し、「第3の画素」である画素PxB[m][3n]が備える発光素子3B、コンタクト7B、及び、供給回路40が、それぞれ、「第3の発光素子」、「第3のコンタクト」、「第3の供給回路」に相当し、「第4の画素」である画素PxR[m][3n+1]が備える発光素子3R、コンタクト7R、及び、供給回路40が、それぞれ、「第4の発光素子」、「第4のコンタクト」、「第4の供給回路」に相当する。
また、「第1の画素」である画素PxG[m][3n-1]が備える、画素電極31、トランジスター42、及び、反射電極71が、それぞれ、「第1の画素電極」、「第1のトランジスター」、「第1の反射電極」に相当し、「第2の画素」である画素PxR[m][3n-2]が備える、画素電極31、トランジスター42、及び、反射電極71が、それぞれ、「第2の画素電極」、「第2のトランジスター」、「第2の反射電極」に相当する。
In the present embodiment, for example, the pixel block BL [m] [n] corresponds to the “first pixel block”, and the pixel block BL [m] adjacent to the pixel block BL [m] [n] in the + X direction. ] [n + 1] corresponds to the “second pixel block”.
In this case, among the three pixels Px provided in the pixel block BL [m] [n], which is the “first pixel block”, the pixel PxG [m] [3n−1] is the “first pixel block”. Pixel PxR [m] [3n-2] corresponds to “second pixel”, pixel PxB [m] [3n] corresponds to “third pixel”, “second pixel” Of the three pixels Px provided in the pixel block BL [m] [n + 1], which is a “block”, the pixel PxR [m] [3n + 1] corresponds to the “fourth pixel”.
Then, the light emitting element 3G, the contact 7G, and the supply circuit 40 included in the pixel PxG [m] [3n-1] that is the “first pixel” are respectively referred to as “first light emitting element”, “first light emitting element”, The light emitting element 3R, the contact 7R, and the supply circuit 40 included in the pixel PxR [m] [3n-2] corresponding to the “contact” and the “first supply circuit” Corresponding to “second light emitting element”, “second contact”, “second supply circuit”, the light emitting element 3B and the contact 7B provided in the pixel PxB [m] [3n] which is the “third pixel” , And the supply circuit 40 correspond to a “third light emitting element”, a “third contact”, and a “third supply circuit”, respectively, and the pixel PxR [m] [ 3n + 1] includes a light emitting element 3R, a contact 7R, and a supply circuit 40, which are referred to as “fourth light emitting element”, “fourth contact”, “ Corresponding to the supply circuit "of.
In addition, the pixel PxG [m] [3n-1], which is the “first pixel”, includes the pixel electrode 31, the transistor 42, and the reflective electrode 71, which are the “first pixel electrode” and the “first pixel”, respectively. The pixel electrode 31, the transistor 42, and the reflective electrode 71 included in the pixel PxR [m] [3n-2], which corresponds to the “transistor of the transistor” and “first reflective electrode” and is the “second pixel”. These correspond to “second pixel electrode”, “second transistor”, and “second reflective electrode”, respectively.

<<B.変形例>>
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。なお、以下に例示する変形例において作用や機能が実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
<< B. Modification >>
Each of the above forms can be variously modified. Specific modifications are exemplified below. Two or more aspects arbitrarily selected from the following examples can be appropriately combined within a range that does not contradict each other. In addition, about the element in which an effect | action and a function are equivalent to embodiment in the modification illustrated below, the code | symbol referred by the above description is diverted and each detailed description is abbreviate | omitted suitably.

<<変形例1>>
上述した実施形態では、画素回路100は、トランジスター41及び42を備えるが、本発明はこのような態様に限定されるものではなく、画素回路100は、トランジスター41及び42以外のトランジスターを備えていてもよい。
図5は、本変形例に係る画素Pxが備える画素回路100Aの構成の一例を示す等価回路図である。この図に示すように、画素回路100Aは、供給回路40の代わりに供給回路40Aを備える点を除き、図2に示す画素回路100と同様の構成を有する。供給回路40Aは、トランジスター45を備える点を除き、図2に示す供給回路40と同様の構成を有する。トランジスター45は、ソースまたはドレインの一方が、コンタクト7を介して画素電極31に電気的に接続され、ソースまたはドレインの他方が、トランジスター42のソースまたはドレインの一方に電気的に接続されている。また、第m行の画素Pxが有するトランジスター45のゲートには、駆動回路11から発光制御信号Gel[m]が供給される。これにより、駆動回路11は、発光制御信号Gel[m]を用いてトランジスター45のオンオフを制御する。
なお、画素Pxが、図5に示す画素回路100Aを備える場合、「第1の画素」が備えるトランジスター45が「第1のトランジスター」に相当し、「第2の画素」が備えるトランジスター45が「第2のトランジスター」に相当する。
<< Modification 1 >>
In the embodiment described above, the pixel circuit 100 includes the transistors 41 and 42. However, the present invention is not limited to such a mode, and the pixel circuit 100 includes transistors other than the transistors 41 and 42. Also good.
FIG. 5 is an equivalent circuit diagram showing an example of the configuration of the pixel circuit 100A included in the pixel Px according to this modification. As shown in this figure, the pixel circuit 100A has the same configuration as the pixel circuit 100 shown in FIG. 2 except that a supply circuit 40A is provided instead of the supply circuit 40. The supply circuit 40A has the same configuration as the supply circuit 40 shown in FIG. In the transistor 45, one of a source and a drain is electrically connected to the pixel electrode 31 through the contact 7, and the other of the source and the drain is electrically connected to one of the source and the drain of the transistor 42. Further, a light emission control signal Gel [m] is supplied from the drive circuit 11 to the gate of the transistor 45 included in the pixel Px in the m-th row. Thereby, the drive circuit 11 controls the on / off of the transistor 45 using the light emission control signal Gel [m].
When the pixel Px includes the pixel circuit 100A illustrated in FIG. 5, the transistor 45 included in the “first pixel” corresponds to the “first transistor”, and the transistor 45 included in the “second pixel” includes “ This corresponds to a “second transistor”.

<<変形例2>>
上述した実施形態及び変形例では、各画素ブロックBLにおいて、画素PxRの+X側に画素PxGが設けられるが、本発明はこのような態様に限定されるものではなく、画素PxGの+X側に画素PxRが設けられてもよい。具体的には、図3において、符号「3R」及び「7R」で示される領域に、それぞれ、発光素子3G、コンタクト7Gを設け、符号「3G」及び「7G」で示される領域に、それぞれ、発光素子3R、コンタクト7Rを設けてもよい。この場合、「第1の画素ブロック」に設けられた3個の画素Pxのうち、画素PxRが「第1の画素」に相当し、画素PxGが「第2の画素」に相当し、画素PxBが「第3の画素」に相当し、「第2の画素ブロック」に設けられた3個の画素Pxのうち、画素PxGが「第4の画素」に相当する。また、この場合、「第1の画素ブロック」に設けられた3個のコンタクト7のうち、コンタクト7Rが「第1のコンタクト」に相当し、コンタクト7Gが「第2のコンタクト」に相当し、コンタクト7Bが「第3のコンタクト」に相当し、「第2の画素ブロック」に設けられた3個のコンタクト7のうち、コンタクト7Gが「第4のコンタクト」に相当する。
また、上述した実施形態及び変形例では、各画素ブロックBLにおいて、画素PxBの+Y側に画素PxR及び画素PxGが設けられるが、本発明はこのような態様に限定されるものではなく、画素PxBの−Y側に画素PxR及び画素PxGが設けられてもよい。
<< Modification 2 >>
In the embodiment and the modification described above, the pixel PxG is provided on the + X side of the pixel PxR in each pixel block BL. However, the present invention is not limited to such a mode, and the pixel on the + X side of the pixel PxG. PxR may be provided. Specifically, in FIG. 3, the light emitting element 3G and the contact 7G are provided in the regions indicated by reference signs “3R” and “7R”, respectively, and the regions indicated by reference signs “3G” and “7G” are provided respectively. A light emitting element 3R and a contact 7R may be provided. In this case, among the three pixels Px provided in the “first pixel block”, the pixel PxR corresponds to the “first pixel”, the pixel PxG corresponds to the “second pixel”, and the pixel PxB Corresponds to the “third pixel”, and among the three pixels Px provided in the “second pixel block”, the pixel PxG corresponds to the “fourth pixel”. In this case, of the three contacts 7 provided in the “first pixel block”, the contact 7R corresponds to the “first contact”, the contact 7G corresponds to the “second contact”, The contact 7B corresponds to a “third contact”, and among the three contacts 7 provided in the “second pixel block”, the contact 7G corresponds to a “fourth contact”.
In the above-described embodiment and modification, the pixel PxR and the pixel PxG are provided on the + Y side of the pixel PxB in each pixel block BL. However, the present invention is not limited to such an embodiment, and the pixel PxB The pixel PxR and the pixel PxG may be provided on the −Y side.

<<C.応用例>>
上述した実施形態及び変形例に係る電気光学装置1は、各種の電子機器に適用することができる。以下、本発明に係る電子機器について説明する。
<< C. Application example >>
The electro-optical device 1 according to the above-described embodiments and modifications can be applied to various electronic apparatuses. The electronic apparatus according to the present invention will be described below.

図6は本発明の電気光学装置1を採用した電子機器としてのヘッドマウントディスプレイ300の外観を示す斜視図である。図6に示されるように、ヘッドマウントディスプレイ300は、テンプル310、ブリッジ320、投射光学系301L、及び、投射光学系301Rを備える。そして、図6において、投射光学系301Lの奥には左眼用の電気光学装置1(図示省略)が設けられ、投射光学系301Rの奥には右眼用の電気光学装置1(図示省略)が設けられる。
図7は、電気光学装置1を採用した可搬型のパーソナルコンピューター400の斜視図である。パーソナルコンピューター400は、各種の画像を表示する電気光学装置1と、電源スイッチ401及びキーボード402が設けられた本体部403と、を備える。
なお、本発明に係る電気光学装置1が適用される電子機器としては、図6及び図7に例示した機器のほか、携帯電話機、スマートフォン、携帯情報端末(PDA:Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器(インパネ)、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末等が挙げられる。更に、本発明に係る電気光学装置1は、プリンター、スキャナー、複写機、及び、ビデオプレーヤー等の電子機器に設けられる表示部として適用することができる。
FIG. 6 is a perspective view showing an appearance of a head mounted display 300 as an electronic apparatus employing the electro-optical device 1 of the present invention. As shown in FIG. 6, the head mounted display 300 includes a temple 310, a bridge 320, a projection optical system 301L, and a projection optical system 301R. In FIG. 6, the left-eye electro-optical device 1 (not shown) is provided in the back of the projection optical system 301L, and the right-eye electro-optical device 1 (not shown) in the back of the projection optical system 301R. Is provided.
FIG. 7 is a perspective view of a portable personal computer 400 that employs the electro-optical device 1. The personal computer 400 includes the electro-optical device 1 that displays various images, and a main body 403 provided with a power switch 401 and a keyboard 402.
The electronic apparatus to which the electro-optical device 1 according to the present invention is applied includes, in addition to the apparatuses illustrated in FIGS. 6 and 7, a mobile phone, a smartphone, a personal digital assistant (PDA), a digital still camera. TV, video camera, car navigation device, vehicle-mounted display (instrument panel), electronic notebook, electronic paper, calculator, word processor, workstation, videophone, POS terminal, and the like. Furthermore, the electro-optical device 1 according to the present invention can be applied as a display unit provided in an electronic apparatus such as a printer, a scanner, a copying machine, and a video player.

1…電気光学装置、3…発光素子、5…素子基板、7…コンタクト、9…保護基板、10…表示パネル、11…駆動回路、12…表示部、14…データ線、20…制御回路、30…発光層、31…画素電極、32…発光機能層、33…共通電極、40…供給回路、41…トランジスター、42…トランジスター、44…保持容量、50…基板、70…距離調整層、71…反射電極、BL…画素ブロック、C…コンタクト領域、H…発光領域、Px…画素、PxR…画素、PxG…画素、PxB…画素。
DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 3 ... Light emitting element, 5 ... Element board | substrate, 7 ... Contact, 9 ... Protection board, 10 ... Display panel, 11 ... Drive circuit, 12 ... Display part, 14 ... Data line, 20 ... Control circuit, DESCRIPTION OF SYMBOLS 30 ... Light emitting layer, 31 ... Pixel electrode, 32 ... Light emission functional layer, 33 ... Common electrode, 40 ... Supply circuit, 41 ... Transistor, 42 ... Transistor, 44 ... Retention capacity, 50 ... Substrate, 70 ... Distance adjustment layer, 71 ... reflective electrode, BL ... pixel block, C ... contact region, H ... light emitting region, Px ... pixel, PxR ... pixel, PxG ... pixel, PxB ... pixel.

Claims (6)

第1の発光素子、前記第1の発光素子に電流を供給する第1の供給回路、並びに、前記第1の発光素子及び前記第1の供給回路を電気的に接続する第1のコンタクト、を具備する第1の画素と、
第2の発光素子、前記第2の発光素子に電流を供給する第2の供給回路、並びに、前記第2の発光素子及び前記第2の供給回路を電気的に接続する第2のコンタクト、を具備する第2の画素と、
前記第1の供給回路及び前記第2の供給回路が形成された基板と、
を備え、
前記基板に垂直な方向から見た場合に、
前記第1発光素子及び前記第2発光素子を含む発光領域は、前記第1コンタクト及び前記第2コンタクトの間に位置する、
ことを特徴とする電気光学装置。
A first light emitting element, a first supply circuit for supplying a current to the first light emitting element, and a first contact for electrically connecting the first light emitting element and the first supply circuit; A first pixel comprising;
A second light emitting element, a second supply circuit for supplying a current to the second light emitting element, and a second contact for electrically connecting the second light emitting element and the second supply circuit, A second pixel comprising;
A substrate on which the first supply circuit and the second supply circuit are formed;
With
When viewed from a direction perpendicular to the substrate,
A light emitting region including the first light emitting element and the second light emitting element is located between the first contact and the second contact;
An electro-optical device.
第1の画素ブロックと、
前記第1の画素ブロックに隣り合う第2の画素ブロックと、
を備え、
前記第1の画素ブロックは、
前記第1の画素と、
前記第2の画素と、
第3の発光素子、前記第3の発光素子に電流を供給する第3の供給回路、並びに、前記第3の発光素子及び前記第3の供給回路を電気的に接続する第3のコンタクト、を具備する第3の画素と、
を備え、
前記第2の画素ブロックは、
第4の発光素子、前記第4の発光素子に電流を供給する第4の供給回路、並びに、前記第4の発光素子及び前記第4の供給回路を電気的に接続する第4のコンタクト、を具備する第4の画素を備え、
前記基板に垂直な方向から見た場合に、
前記発光領域は、
前記第3の発光素子を含み、
前記第1のコンタクト、前記第3のコンタクト、及び、前記第4のコンタクトを含むコンタクト領域と、前記第2のコンタクトとの間に位置する、
ことを特徴とする、請求項1に記載の電気光学装置。
A first pixel block;
A second pixel block adjacent to the first pixel block;
With
The first pixel block is:
The first pixel;
The second pixel;
A third light emitting element, a third supply circuit for supplying a current to the third light emitting element, and a third contact for electrically connecting the third light emitting element and the third supply circuit, A third pixel comprising;
With
The second pixel block is:
A fourth light emitting element, a fourth supply circuit for supplying current to the fourth light emitting element, and a fourth contact for electrically connecting the fourth light emitting element and the fourth supply circuit, A fourth pixel comprising,
When viewed from a direction perpendicular to the substrate,
The light emitting region is
Including the third light emitting element;
Located between the second contact and the contact region including the first contact, the third contact, and the fourth contact,
The electro-optical device according to claim 1.
前記第1のコンタクトは、
前記第3のコンタクトから見て第1の方向に位置し、
前記第4のコンタクトは、
前記第2のコンタクトから見て前記第1の方向に交差する第2の方向に位置し、且つ、
前記第1のコンタクト及び前記第3のコンタクトの間に位置する、
ことを特徴とする、請求項2に記載の電気光学装置。
The first contact is:
Located in a first direction as viewed from the third contact;
The fourth contact is:
Located in a second direction intersecting the first direction when viewed from the second contact, and
Located between the first contact and the third contact;
The electro-optical device according to claim 2.
前記基板に垂直な方向から見た場合に、
前記第3の発光素子は、
前記第1の発光素子よりも大きく、且つ、前記第2の発光素子よりも大きい、
ことを特徴とする、請求項2または3に記載の電気光学装置。
When viewed from a direction perpendicular to the substrate,
The third light emitting element is:
Larger than the first light emitting element and larger than the second light emitting element;
The electro-optical device according to claim 2, wherein the electro-optical device is provided.
前記第1の発光素子は、
共通電極と、第1の画素電極、並びに、前記共通電極及び前記第1の画素電極の間に設けられた発光機能層を備え、
前記第1の供給回路は、
前記第1の発光素子に電流を供給するための第1のトランジスター、及び、前記第1のトランジスターのソースまたはドレインの一方に電気的に接続され前記第1の発光素子から出射される光を反射するための第1の反射電極を備え、
前記第1のコンタクトは、
前記第1の画素電極と前記第1の反射電極とを電気的に接続し、
前記第2の発光素子は、
前記共通電極、第2の画素電極、並びに、前記共通電極及び前記第2の画素電極の間に設けられた発光機能層を備え、
前記第2の供給回路は、
前記第2の発光素子に電流を供給するための第2のトランジスター、及び、前記第2のトランジスターのソースまたはドレインの一方に電気的に接続され、前記第2の発光素子から出射される光を反射するための第2の反射電極を備え、
前記第2のコンタクトは、
前記第2の画素電極と前記第2の反射電極とを電気的に接続する、
ことを特徴とする、請求項1乃至4のうち何れか1項に記載の電気光学装置。
The first light emitting element includes:
A light emitting functional layer provided between the common electrode, the first pixel electrode, and the common electrode and the first pixel electrode;
The first supply circuit includes:
Reflects light emitted from the first light emitting element that is electrically connected to one of the first transistor for supplying current to the first light emitting element and the source or drain of the first transistor. A first reflective electrode for
The first contact is:
Electrically connecting the first pixel electrode and the first reflective electrode;
The second light emitting element is:
A light emitting functional layer provided between the common electrode, the second pixel electrode, and the common electrode and the second pixel electrode;
The second supply circuit includes:
A second transistor for supplying a current to the second light emitting element, and one of a source and a drain of the second transistor, electrically connected to the second light emitting element, and emitting light emitted from the second light emitting element A second reflective electrode for reflecting,
The second contact is:
Electrically connecting the second pixel electrode and the second reflective electrode;
The electro-optical device according to claim 1, wherein the electro-optical device is any one of the above.
請求項1乃至5のうち何れか1項に記載の電気光学装置を備える、
ことを特徴とする電子機器。
The electro-optical device according to claim 1 is provided.
An electronic device characterized by that.
JP2017016531A 2017-02-01 2017-02-01 Electro-optics and electronic devices Active JP6844283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017016531A JP6844283B2 (en) 2017-02-01 2017-02-01 Electro-optics and electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017016531A JP6844283B2 (en) 2017-02-01 2017-02-01 Electro-optics and electronic devices

Publications (2)

Publication Number Publication Date
JP2018125168A true JP2018125168A (en) 2018-08-09
JP6844283B2 JP6844283B2 (en) 2021-03-17

Family

ID=63109009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017016531A Active JP6844283B2 (en) 2017-02-01 2017-02-01 Electro-optics and electronic devices

Country Status (1)

Country Link
JP (1) JP6844283B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714541B2 (en) 2018-03-01 2020-07-14 Seiko Epson Corporation Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus
CN112002724A (en) * 2019-05-27 2020-11-27 佳能株式会社 Display device, method for manufacturing display device, and electric device
US11930674B2 (en) 2020-03-27 2024-03-12 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035662A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2003168561A (en) * 2001-09-19 2003-06-13 Toshiba Corp Self-light emitting display device
JP2006120477A (en) * 2004-10-22 2006-05-11 Sharp Corp Display device
JP2010186582A (en) * 2009-02-10 2010-08-26 Canon Inc Organic el display
US20130222217A1 (en) * 2012-02-24 2013-08-29 Aram Shin Organic light emitting display device
JP2013218340A (en) * 2005-07-04 2013-10-24 Semiconductor Energy Lab Co Ltd Display device
JP2014186258A (en) * 2013-03-25 2014-10-02 Sony Corp Display device and electronic apparatus
US20150129856A1 (en) * 2013-11-13 2015-05-14 Lg Display Co., Ltd. Organic light emitting display panel and organic light emitting display device including the same
JP2015197994A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Method of manufacturing light emission device, light emission device and electronic apparatus
US20150357348A1 (en) * 2014-06-05 2015-12-10 Xiamen Tianma Micro-Electronics Co., Ltd. Thin film transistor array substrate, display panel and display device
JP2016053639A (en) * 2014-09-03 2016-04-14 セイコーエプソン株式会社 Organic electroluminescent device and electronic equipment

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035662A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2003168561A (en) * 2001-09-19 2003-06-13 Toshiba Corp Self-light emitting display device
JP2006120477A (en) * 2004-10-22 2006-05-11 Sharp Corp Display device
JP2013218340A (en) * 2005-07-04 2013-10-24 Semiconductor Energy Lab Co Ltd Display device
JP2010186582A (en) * 2009-02-10 2010-08-26 Canon Inc Organic el display
US20130222217A1 (en) * 2012-02-24 2013-08-29 Aram Shin Organic light emitting display device
JP2014186258A (en) * 2013-03-25 2014-10-02 Sony Corp Display device and electronic apparatus
US20150129856A1 (en) * 2013-11-13 2015-05-14 Lg Display Co., Ltd. Organic light emitting display panel and organic light emitting display device including the same
JP2015197994A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Method of manufacturing light emission device, light emission device and electronic apparatus
US20150357348A1 (en) * 2014-06-05 2015-12-10 Xiamen Tianma Micro-Electronics Co., Ltd. Thin film transistor array substrate, display panel and display device
JP2016053639A (en) * 2014-09-03 2016-04-14 セイコーエプソン株式会社 Organic electroluminescent device and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714541B2 (en) 2018-03-01 2020-07-14 Seiko Epson Corporation Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus
US11031441B2 (en) 2018-03-01 2021-06-08 Seiko Epson Corporation Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus
CN112002724A (en) * 2019-05-27 2020-11-27 佳能株式会社 Display device, method for manufacturing display device, and electric device
JP2020194673A (en) * 2019-05-27 2020-12-03 キヤノン株式会社 Display device, method for manufacturing the same and electrical device
JP7308659B2 (en) 2019-05-27 2023-07-14 キヤノン株式会社 Display device, manufacturing method thereof and electrical device
US11930674B2 (en) 2020-03-27 2024-03-12 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus

Also Published As

Publication number Publication date
JP6844283B2 (en) 2021-03-17

Similar Documents

Publication Publication Date Title
US11817533B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
US10026800B2 (en) Light emitting device and electronic apparatus
KR102051357B1 (en) Electro-optical device and electronic apparatus
US10483330B2 (en) Electro-optical device and electronic apparatus
US11925089B2 (en) Electro-optical device and electronic device
CN107785392B (en) Display device
US10163986B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP6930565B2 (en) Electro-optics
JP6844283B2 (en) Electro-optics and electronic devices
US10810924B2 (en) Electro-optical device and electronic apparatus
US10403687B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
US10236473B2 (en) Electro-optical device, electro-optical device manufacturing method, and electronic apparatus
JP6750651B2 (en) Light emitting device and electronic device
JP2019128469A (en) Electro-optical device and electronic apparatus
JP2020177933A (en) Light-emitting device and electronic apparatus
JP2019117941A (en) Electro-optical device
CN114823802A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191217

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6844283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150