JP2018117033A - 半導体製造装置および半導体製造方法 - Google Patents

半導体製造装置および半導体製造方法 Download PDF

Info

Publication number
JP2018117033A
JP2018117033A JP2017006408A JP2017006408A JP2018117033A JP 2018117033 A JP2018117033 A JP 2018117033A JP 2017006408 A JP2017006408 A JP 2017006408A JP 2017006408 A JP2017006408 A JP 2017006408A JP 2018117033 A JP2018117033 A JP 2018117033A
Authority
JP
Japan
Prior art keywords
abnormal discharge
semiconductor manufacturing
manufacturing apparatus
signal waveform
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017006408A
Other languages
English (en)
Inventor
直人 神崎
Naoto Kanzaki
直人 神崎
堀越　孝太郎
Kotaro Horikoshi
孝太郎 堀越
徹 品木
Toru Shinaki
徹 品木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017006408A priority Critical patent/JP2018117033A/ja
Priority to US15/839,583 priority patent/US20180202945A1/en
Publication of JP2018117033A publication Critical patent/JP2018117033A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32944—Arc detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H05H1/4645—Radiofrequency discharges
    • H05H1/466—Radiofrequency discharges using capacitive coupling means, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】歩留まりの低下を抑制することが可能な半導体製造装置を提供する。
【解決手段】半導体製造装置１は、チャンバ２に設置され、プラズマ処理される半導体ウェハ９が搭載される静電チャック８と、プラズマ処理の際に静電チャック８で生じる信号波形の変化を観測する観測装置１１とを備える。観測装置１１は、信号波形の変化パターンに基づいて、処理室内での異常放電を判定する。
【選択図】図１

Description

本発明は、半導体製造装置および半導体製造方法に関し、例えばプラズマ処理によってエッチングを行う半導体製造装置およびその半導体製造装置を用いた半導体製造方法に関する。
半導体製造工程には、半導体ウェハ（以下、半導体基板とも称する）に形成された例えば配線層（配線膜）とパッド電極とを接続するために、配線層の上方に形成されている絶縁層（絶縁膜）にビアを形成するエッチング工程がある。エッチング工程では、例えばプラズマ処理によって絶縁層がエッチングされ、絶縁層に開口部が形成され、ビアとなる。このビアにパッド電極となる導電層（導電膜）を埋め込むことによって、ビアを介して配線層がパッド電極と接続される。
プラズマ処理によってエッチングを行うエッチング装置では、チャンバ（以下、処理室とも称する）内に、半導体ウェハが設置され、プラズマ用電極間に高周波電圧を印加することにより発生するプラズマによって、絶縁層がエッチングされる。
プラズマを利用した装置は、例えば特許文献１〜５に記載されている。
特開２００１−３１９９２２号公報 特開２００２−３２４７８３号公報 特開２００３−１６３２００号公報 特開２００５−２５９９４１号公報 特開２００７−２１４２５４号公報
特許文献１〜５には、プラズマを利用した装置における異常放電を検出する技術が記載されている。すなわち、特許文献１には、異常放電を発光により検出することが記載されている。特許文献２には、異常放電を高周波印加電圧／電流の振幅変調により検出することが記載されている。また、特許文献３には、異常放電を高周波印加電圧／電流／位相の変化により検出することが記載されている。特許文献４には、異常放電を進行波に対する反射波を抑制するマッチングの作動状況を示す高周波ロード電圧、高周波チェーン電圧、電極電圧の電圧変化により検出することが記載されている。さらに、特許文献５には、異常放電をマッチングボックスの可変容量のポジション電圧の電圧変化により検出することが記載されている。
プラズマを利用したエッチング装置のチャンバ内では、プラズマによりデポ（反応性生物）が発生し、チャンバ内面に付着する。付着したデポは、不定期で剥がれる。剥がれたデポが異物として、半導体ウェハ上に散布されると、半導体装置（製品）不良に繋がる。デポは不定期で剥がれるため、一定期間、異物がチャンバ内に滞在していることになり、次回以降の半導体ウェハに対しては歩留まりを低下させる要因となる。
本発明者らは、デポが剥がれると異常放電が発生すると言う知見を基にして、特許文献１〜５のいずれにも記載されていない新たな構成および方法で、半導体ウェハの歩留まり低下を抑制することを考えた。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係わる半導体製造装置は、処理室内に設置され、プラズマ処理される半導体基板が搭載される処理台と、プラズマ処理の際に処理台で生じる信号波形の変化を観測する観測装置とを備える。ここで、観測装置は、信号波形の変化パターンに基づいて、処理室内での異常放電を判定する。
一実施の形態によれば、歩留まりの低下を抑制することが可能な半導体製造装置および半導体製造方法を提供することができる。
実施の形態１に係わる半導体製造装置の構成を示す断面図である。 （Ａ）および（Ｂ）は、実施の形態１に係わるサセプタを説明する図である。 実施の形態１に係わる３種類の異常放電を示す説明図である。 （Ａ）〜（Ｃ）は、実施の形態１に係わる異常放電を示す説明図である。 （Ａ）〜（Ｃ）は、実施の形態１に係わる観測装置の動作を説明するための説明図である。 実施の形態１に係わる観測装置において観測される信号波形を、模式的に示した波形図である。 実施の形態１に係わる観測装置の機能を示すブロック図である。 （Ａ）〜（Ｃ）は、実施の形態２に係わる半導体製造方法を示す断面図である。 （Ａ）〜（Ｃ）は、実施の形態２に係わる半導体製造方法を示す断面図である。 （Ａ）〜（Ｃ）は、実施の形態２に係わる半導体製造方法を示す断面図である。
以下、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施の形態１）
図１は、実施の形態１に係わる半導体製造装置の構成を示す断面図である。ここでは、プラズマを利用してエッチング処理を行うエッチング装置を半導体製造装置の例として説明する。同図において、１は、エッチング装置（半導体製造装置）を示している。エッチング装置１は、チャンバ２、プラズマ用高周波電源４、静電チャック用電源５、観測装置１１を備えている。図１は、半導体ウェハに対してエッチング処理を行っている状態が示されている。
エッチング処理が行われている状態では、チャンバ２の内部２Ｉに設置されたウェハステージ７に半導体ウェハ９が移動している。また、ウェハステージ７の主面に配置された静電チャック８は、半導体ウェハ（半導体基板）９を吸着している。あとで図２を用いて説明するが、半導体ウェハ９の主面側から見たとき、半導体ウェハ９を囲むようにサセプタ１０が、ウェハステージ７の主面に配置されている。エッチング処理の際には、チャンバ２は、密閉され、その内部２Ｉにウェハステージ７、静電チャック８、半導体ウェハ９およびサセプタ１０が密封された状態となる。
エッチング処理が完了すると、半導体ウェハ９がウェハステージ７から移動し、チャンバ２の外部に移動する。なお、同図では省略しているが、チャンバ２には、その内部２Ｉへガスを充填するためのガス吸引口とガスを排出する排出口が設けられている。
この実施の形態１においては、一対のプラズマ用電極（例えば、コイル形状を成す電極）のうちの一方のプラズマ用電極７Ｐが、ウェハステージ７内に設けられ、他方のプラズマ用電極３は、チャンバ２の外部に配置されている。この一対のプラズマ用電極３と７Ｐは、プラズマ用高周波電源４が接続され、エッチング処理の際には、プラズマ用高周波電源４から一対のプラズマ用電極３、７Ｐに高周波電圧が供給される。一対のプラズマ用電極３と７Ｐ間の電位差によって、チャンバ２の内部２Ｉにおいて、プラズマ６が発生し、発生したプラズマ６により、半導体ウェハ９の所定の部分がエッチングされる。
また、静電チャック８には、静電チャック用電極８Ｐが設けられている。静電チャック用電極８Ｐには静電チャック用電源５が接続され、静電チャック用電源５から静電チャック用電極８Ｐに直流電圧が供給される。直流電圧が供給されることにより、半導体ウェハ９に電荷が発生し、静電チャック８と半導体ウェハ９との間にクーロン力等が生じ、半導体ウェハ９の裏面は、静電チャック８の主面に吸着される。
この実施の形態１においては、特に制限されないが、プラズマ用電極７Ｐと静電チャック用電極８Ｐは電気的に接続され、２個の電極に高周波のプラズマ用高周波電圧（第２電圧）と直流の静電チャック用電圧（第１電圧）とが給電される。また、静電チャック用電極８Ｐとプラズマ用電極７Ｐは、観測装置１１に接続されている。
観測装置１１は、エッチング処理の際に、静電チャック用電極８Ｐおよびプラズマ用電極７Ｐにおいて発生する信号波形の変化を観測し、観測結果を出力する。観測装置１１は、プラズマ用電極７Ｐにおけるプラズマ用高周波電圧の周期的な変化を取り除くために、機能的には、この周期的な電圧変化の伝達を抑制するフィルタを備えていると見なすことができる。図１では、この機能的なフィルタが、観測装置１１内のボックスとして描かれている。
チャンバ２は例えばアルミニュウムによって構成されており、その内部２Ｉに対向する内面にはアルマイトが被膜として形成されている。同様に、サセプタ１０もアルミニュウムによって構成され、その表面にはアルマイトが被膜として形成されている。勿論、これらの表面に形成されている膜は、アルマイトに限定されず、イトリウムで形成されていてもよい。また、チャンバ２およびサセプタ１０を構成する材料もアルムニュウムに限定されるものではない。プラズマ処理により生成されたデポは、被膜上に堆積しながら成長する。成長が進むと、剥がれて、例えば落下し、チャンバ２の内部２Ｉの異物となる。
エッチング処理の際に、デポが落下すると、デポとチャンバ２あるいはプラズマ６との間で異常放電が発生することになる。また、デポが剥がれ、チャンバ２の内面または／およびサセプタ１０の被膜が露出すると、露出した部分とプラズマ６との間で異常放電が発生することになる。この場合、露出した部分が、プラズマ６によってエッチングされることになり、異物が発生することになる。このように、異物が発生することによって、半導体ウェハ９の歩留まりが低下することになる。
また、チャンバ２の内面または／およびサセプタ１０の表面に形成された被膜が剥がれると、チャンバ２または／およびサセプタ１０を構成するアルミニュウムが露出することになり、この場合にも、露出した部分とプラズマ６との間で異常放電が発生し、異物が発生することになる。
さらに、サセプタ１０が適切に取り付けられていないと、サセプタ１０と例えばウェハステージ７との間で異常放電が発生することになる。図２を用いて説明するが、サセプタ１０が適切に取り付けられていないと、半導体ウェハ９におけるエッチングの量にバラツキが生じることになり、この場合も半導体ウェハ９の歩留まりの低下に繋がる。
図２は、実施の形態１に係わるサセプタ１０を説明する図である。図２（Ａ）は、半導体ウェハ９とサセプタ１０をウェハステージ７に搭載したときの状態を示す平面図である。また、図２（Ｂ）は、ウェハステージ７に搭載したときの状態を示す断面図である。
ウェハステージ７は、主面７Ｕと対向する裏面７Ｄとを備えており、主面７Ｕと裏面７Ｄとの間に、プラズマ用電極７Ｐが配置されている。静電チャック８も、主面８Ｕと対向する裏面８Ｄを備えており、主面８Ｕと裏面８Ｄとの間に、静電チャック用電極８Ｐが配置されている。静電チャック８の裏面８Ｄが、ウェハステージ７の主面７Ｕと対向するように、静電チャック８は、ウェハステージ７に搭載される。また、静電チャック用電極８Ｐに静電チャック用電源が供給されることにより、半導体ウェハ９の裏面９Ｄが静電チャック８の主面８Ｕに吸着される。同図では、裏面９Ｄと主面８Ｕとが密着するように描かれているが、間に隙間があってもよい。
サセプタ１０は、アルミニュウムによって構成された筐体部１０ＡＬと筐体部１０ＡＬの表面に形成された被膜（アルマイトの被膜）１０Ｃを備えている。サセプタ１０は、図２（Ａ）に示すように、半導体ウェハ７の外形と同じ形状の内形を有しており、半導体ウェハ９の主面９Ｕ側から見たとき、半導体ウェハ９は、その外形がサセプタ１０の内形に整合するように吸着される。サセプタ１０は、その表面がウェハステージ７の主面７Ｕに密着するように搭載される。搭載されたとき、図２（Ｂ）に示すように、半導体ウェハ９の主面９Ｕと、サセプタ１０の上面とが一致するように配置される。すなわち、半導体ウェハ９が吸着されたとき、その主面９Ｕに沿って、サセプタ１０の上面が延在するように配置される。
これにより、半導体ウェハ９の外周部においても、同じ高さで延在するサセプタ１０が配置されることになる。サセプタ１０が配置されていない場合には、半導体ウェハ９の外周部において段差が発生することになり、半導体ウェハ９の例えば中心部分と外周部分との間で、エッチングの量に差が生じてしまう。これに対して、サセプタ１０を設けることにより、半導体ウェハ９の外周部において段差が発生することを防ぐことが可能となり、エッチングの量に差が生じるのを低減することが可能となる。
半導体ウェハ９を吸着する静電チャック８は、半導体ウェハ９が搭載される処理台と見なすことができる。また、静電チャック８は、ウェハステージ７に搭載されているため、ウェハステージ７と静電チャック８によって、半導体ウェハ９が搭載される処理台が構成されているとも見なすことができる。このように見なした場合、サセプタ１０も処理台に搭載されていると見なすことができる。
＜異常放電モード＞
既に異常放電により半導体ウェハ９の歩留まりが低下することを説明したが、この実施の形態１においては、発生する異常放電が３種類のモードに分類され、それぞれの異常放電モードに対応した原因の推定と、対処方法が提示される。
図３は、実施の形態１に係わる３種類の異常放電を示す説明図である。図３は、図１および図２に類似しているが、プラズマ用電極３、７Ｐ、静電チャック用電極８Ｐ、プラズマ用電源９、静電チャック用電源５および観測装置１１は省略されている。図３において、ＤＰは、チャンバ２の内部において剥がれたデポを示している。この剥がれたデポＤＰとプラズマ６または／およびチャンバ２との間で異常放電１が生じる。このように、剥がれたデポＤＰによって生じる異常放電を、本明細書では異常放電モード１と称する。なお、剥がれは、チャンバ２の内面だけでなく、サセプタ１０に堆積したデポの剥がれも含んでいる。
サセプタ１０は、図２に示したように、その表面がウェハステージ７の上面７Ｕに密着されるように、取り付けられるが、サセプタ１０の取り付け不良があると、サセプタ１０の下面とウェハステージ７の主面７Ｕとの間に隙間が生じることがある。この場合、サセプタ１０とウェハステージ７との間で異常放電３が発生する。このように部品の取り付け不良により生じる異常放電を、本明細書では異常放電モード３と称する。
図２（Ｂ）で示したが、サセプタ１０を構成するアルミニュウム１０ＡＬの表面には、アルマイトの被膜１０Ｃが形成されている。サセプタ１０は、例えば経年変化等によって劣化し、その表面に形成されている被膜が削り落ちることがある。この場合、被膜１０Ｃが削れて露出した部分（アルミニュウム１０ＡＬの一部）とプラズマ６との間で異常放電２が生じる。このように部品の劣化によって生じる異常放電２を、本明細書では異常放電モード２と称する。図３では、部品としてサセプタ１０を例に示したが、部品はサセプタに限定されるものではない。例えば、チャンバ２が劣化することにより、チャンバ２の内面に形成されている被膜が削れることもある。この場合、異常放電２は、チャンバ２において被膜が削れた部分とプラズマ６との間で生じることになる。
図３では、３種類の異常放電モード１〜３を１つの図面で描いているが、３種類の異常放電モード１〜３を別々に示すと、図４に示すようになる。図４は、実施の形態１に係わる異常放電を示す説明図である。図４（Ａ）は、図３に示した異常放電１〜３のうち、異常放電１のみを取り出して、異常放電モード１として示した説明図である。また、図４（Ｂ）は、異常放電２のみを取り出して、異常放電モード２として示した説明図であり、図４（Ｃ）は、異常放電３のみを取り出して、異常放電モード３として示した説明図である。図４（Ａ）〜（Ｃ）における符合は、図３と同じであるため説明は省略する。
異常放電モード１〜３のいずれかの異常放電が発生すると、半導体ウェハ９の主面９Ｕ、ウェハステージ７の主面７Ｕまたは／およびサセプタ１０の表面において電荷量に変化が生じる。電荷量が変化することにより、静電チャック用電極８Ｐまたは／およびプラズマ用電極７Ｐにおける電圧が変化することになる。すなわち、エッチング処理の際に、これらの電極に供給されている静電チャック用電源または／およびプラズマ用高周波電源に、異常放電に伴った電圧変化が重畳される。この実施の形態１においては、観測装置１１が、重畳された電圧変化を観測する。
観測装置１１は、機能的なフィルタ（図１）を備えており、このフィルタによって、プラズマ用高周波電圧の高周波成分の伝達が抑制され、異常放電１〜３によって生じる電圧変化が抽出される。抽出した電圧変化を信号波形として、図５に示す。図５は、実施の形態１に係わる観測装置１１の動作を説明するための説明図である。
図５（Ａ）は、異常放電モード１において抽出された電圧変化を示す信号波形であり、図５（Ｂ）は、異常放電モード２において抽出された電圧変化を示す信号波形である。また、図５（Ｃ）は、異常放電モード３において抽出された電圧変化を示す信号波形である。これらの図において、横軸ｔは時間を示している。また、縦軸は電圧または電流を示している。異常放電によって生じる静電チャック用電極８Ｐおよびプラズマ用電極７Ｐにおける変化は、電圧変化でなく電流変化としても把握することが可能であるため、図５（Ａ）〜（Ｃ）の縦軸は、電圧でも電流でもよい。そのため、本明細書では、信号変化として説明する。
観測装置１１は、フィルタを介して伝達される信号を所定の間隔でサンプリングする。図５（Ａ）〜（Ｃ）には、サンプリングされた１周期分の信号波形が示されている。
異常放電モード１の場合、デポＤＰ（図３、図４）が剥がれ、剥がれたデポＤＰが落下する期間において、異常放電１が発生する。そのため、異常放電モード１が発生した場合には、サンプリングされた１周期の間で、所定期間、信号波形が大きく変化することになる。すなわち、図５（Ａ）に示すように、所定期間ｔｐ１だけ、信号波形がスパイク状に大きく変化する。そのため、所定のしきい値ＴＨ１を設定し、信号波形が、このしきい値ＴＨ１を超えているか否かを観測することにより、異常放電モード１が発生しているか否かを判定することが可能となる。
異常放電モード２の場合には、被膜が削れて露出した部分とプラズマ６との間で異常放電２が発生している。この場合、サンプリングされた１周期の間で、複数回、信号波形はスパイク状に大きく変化することになる。それぞれの信号波形の変化は、数十ｍｓから数μｓとなる。すなわち、図５（Ｂ）に示すように、所定のしきい値ＴＨ２を設定した場合、このしきい値ＴＨ２を超える信号変化が複数回（図５（Ｂ）ではＰ１〜Ｐ４の４回）発生し、それぞれの発生期間ｔｐｐ１〜ｔｐｐ４は、数十ｍｓから数μｓとなる。そのため、所定の観測範囲時間ｔｐｐ（数ｓから数μｓ）と、しきい値ＴＨ２を設定し、観測範囲時間ｔｐｐにおいて、信号波形がしきい値ＴＨ２を複数回超えているか否かを観測することにより、異常放電モード２が発生しているか否かを判定することが可能である。
異常放電モード３の場合には、取り付け不良のサセプタ１０とウェハステージ７との間で異常放電が発生する。この場合には、プラズマ用高周波電圧が供給されているとき、プラズマ用高周波電圧の周波数に従って、異常放電が継続して周期的に発生する。そのため、サンプリングされた１周期の間で、信号波形は、数十ｍｓから数μｓの周期でスパイク状に変化することになる。また、異常放電３が発生するたびに、電荷が蓄積されるため、信号波形は時間の経過とともに上昇することになる。すなわち、図５（Ｃ）に示すように、所定のしきい値ＴＨ３を設定した場合、信号波形は所定のしきい値ＴＨ３を超えるように継続的（連続的）に変化し、信号波形のピークの包絡線ｔｐｌを見ると、包絡線ｔｐｌは傾きΔで上昇している。信号波形が、所定のしきい値ＴＨ３を超えて変化し、その包絡線が上昇しているか否かを観測することにより、異常放電モード３が発生しているか否かを判定することが可能となる。なお、プラズマ用高周波電圧の供給を停止した場合、異常放電３で蓄積された電荷は、放電されるため、信号波形は、しきい値ＴＨ３よりも低下することになる。
図５（Ａ）〜（Ｃ）において、信号波形は、しきい値ＴＨ１〜ＴＨ３に到達しない範囲で、変化している領域を有しているが、これは例えば小さいデポが剥がれることにより生じる小さな異常放電等を示している。
図６は、エッチング処理の際に、実施の形態１に係わる観測装置１１において観測される信号波形を、模式的に示した波形図である。ここでは、例として異常放電モード１が発生する場合を説明する。同図において、横軸ｔは時間を示し、縦軸は信号波形の値を示している。
同図で、時刻ｔ０において、プラズマ用電極３、７Ｐにプラズマ用高周波電圧が供給される。プラズマ用高周波電圧が供給されることにより、静電チャック８およびサセプタ１０の近傍で電荷量が大きく変化するため、観測装置１１で観測される信号波形は、期間ＴＥＳの間大きく変化する。その後、観測装置１１は、周期的に繰り返されるサンプリング期間ＴＳにおいて、図５（Ａ）で示したしきい値ＴＨ１と信号波形との比較を行う。図６では、時間の経過とともに、剥がれるデポが大きくなり、信号波形の変化も大きくなっている状態が描かれている。そのため、信号波形が変化している期間もＴｐ１−１からＴｐ１−３へと次第に長くなる。すなわち、デポＤＰの堆積が進み、デポＤＰによって発生する異常放電が次第に大きくなるため、信号波形の変化も大きくなり、期間も次第に長くなっている。観測装置１１は、信号波形の変化が、しきい値ＴＨ１を超えたとき、デポＤＰによって異常放電が発生したものと判定する。
なお、プラズマ用高周波電源を供給したときにも、図６に示すように、信号波形は大きく変化するが、プラズマ用高周波電源を供給した時刻（タイミング）ｔ０を、観測装置１１は容易に把握することが可能であるため、デポＤＰによって発生する異常放電との区別は容易に行うことができる。
ここでは、異常放電モード１を例にして説明したが、異常放電モード２および３についても同様に、サンプリング周期ＴＳにおける信号波形を観測し、図５（Ｂ）および（Ｃ）に示すように変化しているか否かにより、異常放電モード２および３を判定する。
この実施の形態１においては、信号波形の変化がパターンに分類される。すなわち、時間とともに変化する信号波形の形状によって、信号波形はパターンに分類される。この実施の形態１においては、しきい値ＴＨ１〜ＴＨ３を超えて生じる信号変化が、パターンとして定められる。図５（Ａ）に示すように、信号波形が、しきい値ＴＨ１を１回超えるような変化をしている場合が、異常放電パターン１（第１異常放電パターン）として分類される。また、図５（Ｂ）に示すように、信号波形が、所定の観測範囲時間ｔｐｐにおいて、しきい値ＴＨ２を複数回超えるように変化している場合が、異常放電パターン２（第２異常放電パターン）として分類される。すなわち、実施の形態１では、しきい値を超える回数が、２回（所定の回数）よりも少ない場合、異常放電パターン１として分類し、２回以上の場合、異常放電パターン２として分類している。さらに、図５（Ｃ）に示すように、信号波形が、複数回、しきい値ＴＨ３を超え、信号波形の包絡線が上昇している場合が、異常放電パターン３（第３異常放電パターン）として分類される。
この異常放電パターン１〜３は、それぞれ異常放電モード１〜３に対応する。そのため、観測装置１１において、信号波形の変化パターンと上記した３種類の異常放電パターン１〜３のそれぞれとの比較を実施し、一致（合致）する異常放電パターンを特定することにより、発生している異常放電モードを特定することが可能となる。発生している異常放電モードを特定することにより、異常放電が発生している箇所を推定することが可能となる。
すなわち、エッチング処理の際に、静電チャック用電極８Ｐおよびプラズマ用電極７における信号波形を、その変化パターンから、観測装置１１によって、上記した異常放電パターン１〜３のいずれかに分類する。分類することにより、異常放電が発生している箇所を推定することが可能となる。
信号波形の変化パターンが、異常放電パターン１と合致していれば、異常放電モード１が発生していると判定し、チャンバ２の内部２ＩにおけるデポＤＰによる異物によって異常放電が発生しているものと推定することができる。また、異常放電パターン３と合致していれば、異常放電モード３が発生していると判定し、部品の取り付けの不良により異常放電が発生していると推定することができる。さらに、異常放電パターン２と合致していれば、異常放電モード２が発生していると判定し、チャンバ２または／および部品の劣化により異常放電が発生していると推定することができる。
図７は、実施の形態１に係わる観測装置１１の機能を示すブロック図である。エッチング処理が実施されているとき、電極（静電チャック用電極８Ｐおよびプラズマ用電極７Ｐ）における信号（出力信号）が、観測装置１１に供給される。観測装置１１は、異常放電判定ユニット２０を備えている。この異常放電判定ユニット２０が、図１に示したフィルタの機能を備えている。異常放電判定ユニット２０において、供給されている出力信号を基にして、異常放電の有無を検知（異常放電検知２１）する。例えば、フィルタによってプラズマ用高周波電圧の高周波成分を取り除くことによって生成した信号波形が、所定のしきい値電圧を超えているか否かを判定することによって、異常放電の有無を検知する。
異常放電を検知すると、異常放電の形状判定２２を実施する。すなわち、高周波成分を取り除くことによって生成した信号波形の変化パターンが、上記した３種類の異常放電パターン１〜３のいずれに合致するかを判定する。この場合、例えば、高周波成分を取り除いた信号波形において、しきい値ＴＨ１〜ＴＨ３を超えている波形の領域が、上記した３種類の異常放電パターン１〜３のいずれに合致するかを判定する。すなわち、しきい値ＴＨ１〜ＴＨ３を超えている領域間において、両方のパターンが合致するか否かを判定する。信号波形の変化パターンが、異常放電パターン１に合致すると判定した場合（同図の左側）、観測装置１１は、発生している異常放電が、異物によるものと推定する。すなわち、異物発生時の異常放電２３−１と推定して、処理室（チャンバ２の内部２Ｉ）の清掃２４−１を提示する。
また、信号波形の変化パターンが、異常放電パターン２に合致すると判定した場合（同図の中央）、観測装置１１は、処理室内部（チャンバ内部２Ｉ）に設置されている部品による異常放電２３−２と推定する。この場合、観測装置１１は、処理室内部部品の点検、交換２４−２を提示する。
さらに、信号波形の変化パターンが、異常放電パターン３に合致すると判定した場合（同図の右側）、観測装置１１は、処理室内部（チャンバ内部２Ｉ）に設置されている部品による異常放電２３−３と推定する。この場合、観測装置１１は、処理室内部部品の点検、交換２４−３を提示する。
図７では、異常放電パターン２と３で、観測装置１１が提示する対策（対処）が同じになっているが、さらに詳細な対策を提示するようにしてもよい。例えば、異常放電パターン３と合致する場合には、部品の不良を確認することを提示し、異常放電パターン２と合致する場合には、チャンバ２およびサセプタ１０等の部品の劣化を確認することを提示するようにしてもよい。
また、観測装置１１としては、判定した異常放電パターンのみを表示あるいは２３−１〜２３−３で示すような異常放電の箇所のみを表示するようにしてもよい。この場合、ユーザが、観測装置の表示内容を確認して、対策を検討すればよい。
このように、実施の形態１によれば、静電チャック用電極８Ｐおよびプラズマ用電極７Ｐにおける信号変化に基づいた信号波形から、デポ剥がれ、サセプタ１０等の部品不良、および劣化（チャンバ内面および部品の被膜剥がれ）を区別して、把握することが可能となり、それぞれに対応した対策を敏速に実施することが可能となる。
異常放電が発生した場合に、それぞれに対応した対処を提示する場合を説明したが、これに限定されるものではない。例えば上記した３種類のうちのいずれかの異常が継続する場合には、エッチング装置を停止するだけでもよいし、新たな半導体ウェハに対してのエッチング処理を停止あるいは中断するだけでもよい。
図７に示した異常放電パターン１〜３については、図５（Ａ）〜（Ｃ）と同じであるため、説明は省略する。
上記したしきい値ＴＨ１〜ＴＨ３は、例えばユーザが、エッチング装置１でエッチング処理を行い、それぞれのエッチング処理の際に出力される信号波形（高周波成分を取り除いた）に基づいて定めればよい。例えば、異常放電モード１が発生するエッチング処理を複数回実施し、それぞれで得られた信号波形の変化パターンが、異常放電パターン１と合致するように、しきい値ＴＨ１を定めればよい。同様にして、異常放電モード２が発生するエッチング処理を複数回実施して、異常放電パターン２と合致するように、しきい値ＴＨ２を定めればよい。また、異常放電モード３が発生するエッチング処理を複数回実施して、異常放電パターン３と合致するように、しきい値ＴＨ３を定めればよい。そのため、定めるしきい値ＴＨ１〜ＴＨ３は、同じ値であっても、互いに異なる値であってもよい。
ここでは、３種類の異常放電パターン１〜３に分類する例を説明したが、これに限定されるものではない。例えば、異常放電パターンは２種類あるいは４種類以上であってもよい。
静電チャック用電極８Ｐおよびプラズマ用電極７Ｐにおける信号変化に基づいた信号波形の変化は、静電チャック用電源５およびプラズマ用高周波電源４から供給される電圧または電流に重畳されるノイズと見なすことができる。例えば、図５（Ａ）〜（Ｃ）に示した信号変化のそれぞれはスパイクノイズと見なすことができる。このように見なした場合、異常放電パターン１および２は、しきい値ＴＨ１〜ＴＨ２を超えるスパイクノイズの回数とスパイクノイズの期間によって定められていると見なすことができる。また、異常放電パターン３は、それぞれが所定の期間を有し、しきい値ＴＨ３を超える複数のスパイクノイズによって形成される包絡線ｔｐｌの形状によって定められていると見なすことができる。
また、実施の形態１では、静電チャック用電極８Ｐとプラズマ用電極７Ｐの両方の電極における信号変化に基づいた信号波形の変化を観測する例を示したが、いずれか一方の電極における信号変化に基づいた信号波形の変化を観測するようにしてもよい。すなわち、観測装置１１には、静電チャック用電極８Ｐおよびプラズマ用電極７Ｐのいずれか一方のみが接続されていてもよい。
（実施の形態２）
実施の形態１に係わるエッチング装置１を用いた半導体装置の製造方法（半導体製造方法）を説明する。
エッチング装置は、半導体装置を製造する複数のエッチング工程で用いられる。例えば、エッチング装置は、ＭＯＳＦＥＴのような半導体素子を形成するエッチング工程とパッド電極を形成するエッチング工程とで用いられる。ＭＯＳＦＥＴを形成するエッチング工程では、例えばゲート電極やゲート絶縁膜を形成するエッチング工程で、エッチング装置が用いられる。
エッチング工程でプラズマを用いたエッチング処理が行われるため、エッチング工程のたびに、例えばチャンバ２の内面にはデポが堆積することになる。堆積したデポが、例えば剥がれることにより異物が発生し、半導体ウェハ上に落下すると、半導体ウェハの歩留まりが低下することになる。特に、ゲート電極やゲート絶縁膜を形成するエッチング工程においては、異物が落下すると、そのサイズが小さくても半導体素子の特性を大きく低下させることになる。そのため、ゲート電極やゲート絶縁膜を形成する際には、チャンバ２の内面を頻繁に清掃することが行われる。一方、例えばパッド電極を形成するエッチング工程においては、小さなサイズの異物が落下しても、素子特性への影響は少ない。そのため、チャンバ２の内面を清掃する間隔は、比較的長くすることが可能である。清掃間隔を長くすることにより、半導体装置を製造するのに要する時間を短縮化することが可能となり、製造価格を抑制することが可能となる。
実施の形態２においては、デポの生成量が多くなり、チャンバ２の内面に堆積しているデポの量も多くなる可能性が高いパッド電極を形成するエッチング工程を例として説明する。図７で説明したように、実施の形態１に係わるエッチング装置１は、チャンバ２の清掃または部品の点検、交換を提示する。そのため、提示に基づき、清掃のタイミング、点検・交換のタイミングを把握することが可能となる。その結果、清掃間隔または／および点検・交換タイミングを適切にすることができる。
ここでは、９０ｎｍマイコン半導体装置を製造する際に実施される複数のエッチング工程のうち、３回のエッチング工程を例として説明する。すなわち、半導体製造工程のうち、金属の配線膜にパッド電極を形成する工程において実施される３回のエッチング工程を例として説明する。
図８〜図１０は、実施の形態２に係わる半導体製造方法を示す断面図である。図８は、ビア（貫通口）を形成する際に実施される第１回目エッチング工程（ＶＰＤエッチング工程）を示しており、図９は、パッド電極を構成するアルミニュウム膜を形成する際に実施される第２回目エッチング工程（ＡＬＰエッチング工程）を示している。また、図１０は、パッド電極を整形する際に実施される第３回目エッチング工程（ＰＩエッチング工程）を示している。以下で説明するが、第１回目エッチング工程から第３エッチング工程の順に、実行されるため、図８〜図１０は、ＶＰＤエッチング工程からＰＩエッチング工程までを示していることになる。
先ず、図８を用いて、金属配線膜上に配置された複数の膜に貫通口を形成する製造工程を説明する。図８（Ａ）において、３０は半導体基板を示している。図示しない絶縁膜を介して、半導体基板３０の上方に金属の配線膜３１が形成されている。この配線膜３１を挟むように絶縁膜３２が形成されている。配線膜３１の上方には、シリコン窒化膜３３が形成され、さらにシリコン窒化膜３３の上方にシリコン酸化膜３４が形成されている。ここで、金属の配線膜３１は、例えば銅によって構成されている。また、シリコン窒化膜３３の厚さは例えば１２０ｎｍであり、シリコン酸化膜３４の厚さは例えば１０００ｎｍである。シリコン酸化膜３４の上方には、貫通口の開口に合わせた開口部を有するように形成されたレジスト膜３５が形成されている。
図８（Ａ）に示した断面の形状を備えた半導体基板が、図１に示した静電チャック８によって吸着され、チャンバ２の内部に密閉される。密閉された状態で、プラズマを用いてエッチング処理が行われる。図８（Ｂ）が、このエッチング処理が行われる第１回目エッチング工程を示している。レジスト膜３５の開口部に接したシリコン酸化膜３４が、プラズマによってエッチングされ、さらに、エッチングにより形成されたシリコン酸化膜３４の開口部をマスクとして、シリコン窒化膜３３がエッチングされる。なお、図８（Ｂ）〜図１０（Ｃ）では、上記した半導体基板３０および配線膜３１を挟んでいる絶縁層３２は、省略されている。
図８（Ｃ）の工程では、シリコン酸化膜３４の上方に形成されていたレジスト膜３５が除去される。図８（Ａ）〜（Ｃ）によって、金属の配線膜３１の上方に配置されていたシリコン窒化膜３４およびシリコン酸化膜３４が、レジスト膜３５をマスクとして、エッチングされ、貫通口が形成され、貫通口を介して金属の配線膜３２の所定部が露出することになる。
図９は、図８で形成した貫通口に金属の配線膜を埋め込む工程を示している。図９（Ａ）において、３６は、図８（Ｃ）において形成された貫通口に埋め込むように形成され膜を示している。この膜３６は、例えばチタンナイトライド／チタン膜（以下、単にチタン膜とも称する）である。チタン膜３６の上方には金属の配線膜３７が形成され、さらに配線膜３７の上方にチタンナイトライド膜３８が形成されている。配線膜３７は、アルミニュウム銅膜である。上記したチタンナイトライド／チタン膜３６の厚みは、例えば２００／５０ｎｍであり、アルミニュウム銅膜３７の厚みは、例えば１６００ｎｍであり、チタンナイトライド膜３８の厚みは、例えば２５ｎｍである。これらのチタン膜３６、アルミニュウム銅膜３７およびチタンナイトライド膜３８は、図８（Ｃ）の開口部に埋め込まれるように順次形成される。
図９（Ｂ）では、開口部に対応する窪み領域を覆うような平面形状のレジスト膜３９が、チタンナイトライド膜３８の上方に形成される。
次に、図９（Ｂ）の断面形状を有する半導体基板が、図８（Ｂ）で述べたのと同様にして、チャンバ２に密閉される。密閉された状態で、プラズマによりエッチング処理が実施される。図９（Ｃ）は、プラズマによりエッチング処理を行う第２回目エッチング工程を示している。図９（Ｃ）の第２回目エッチング工程では、レジスト膜３９をマスクとして、レジスト膜３９が配置されていない領域にあるチタンナイトライド膜３８およびアルミニュウム銅膜３７が、プラズマによってエッチングされる。これにより、パッド電極を構成するアルミニュウム銅膜３７がチタン膜３６を介して配線膜３１に接続される。
図１０は、図９で形成したアルムニュウム銅膜３７を、パッド電極の形状に整形する工程を示している。
図１０（Ａ）の工程では、先ず、図９（Ｃ）に示したレジスト膜３９が除去される。また、チタンナイトライド膜３８の上方に、シリコン酸化膜４０およびシリコンナイトライド膜４１が形成される。このシリコン酸化膜４０およびシリコンナイトライド膜４１の厚さは、例えば１２０ｎｍおよび１０００ｎｍである。これにより、図１０（Ａ）に示す断面の状態となる。なお、図１０（Ａ）において、３１−１は配線膜３１の隣に形成されている配線膜を示している。
図１０（Ａ）の後、図１０（Ｂ）に示すように、シリコンナイトライド膜４１の上方に、ポリイミド樹脂系のＰＩＱ膜４２が形成される。このＰＩＱ膜には、整形するパッド電極の形状に合わせた開口部が形成されている。
次に、図１０（Ｂ）に示す断面形状を有する半導体基板が、チャンバ２に密閉され、図８（Ｂ）で説明したのと同様、プラズマを用いてエッチング処理が行われる。図１０（Ｃ）は、このエッチング処理を行う第３回目エッチング工程を示している。第３回目エッチング工程では、ＰＩＱ膜の開口部に接したシリコンナイトライド膜４１、シリコン酸化膜４０およびチタンナイトライド膜３８が、ＰＩＱ膜４２をマスクとして、プラズマによってエッチングされる。なお、この第３回目エッチング工程では、アルミニュウム銅膜３７も一部がエッチングされる。
図８〜図１０に示した半導体製造工程によって、半導体基板に形成された配線膜３１にパッド電極を構成するアルムニュウム銅膜３７が接続されることになる。このアルムニュウム銅膜３７は、保護膜であるＰＩＱ膜４２から露出しており、半導体装置の配線（配線膜３１）と、半導体装置の外部との間の間を電気的に接続するパッド電極として機能することになる。
図９（Ａ）および図１０（Ａ）は、配線層３１の上方に絶縁膜等を形成する工程に相当する。また、図９（Ｂ）および図１０（Ｂ）は、エッチングを施す領域を定めるためのマスクを形成する工程に相当する。図８（Ａ）は、配線層３１の上方に絶縁膜等を形成する工程と、マスクを形成する工程の両方に相当する。図８（Ｂ）、図９（Ｃ）および図９（Ｃ）は、エッチング工程に相当する。
図８（Ｂ）、図９（Ｃ）および図１０（Ｃ）で説明したエッチング工程（第１回目から第３回目）のそれぞれにおいて、観測装置１１が観測を行い、図７で説明したように異常放電の検知（異常放電検知２１）を実施し、異常放電の場合には、対処を提示することになる。すなわち、エッチング工程において、異常放電を判定する判定工程と対処を提示する提示工程とが実施されていることになる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 半導体製造装置（エッチング装置）
２ チャンバ
３、７Ｐ プラズマ用電極
４ プラズマ用高周波電源
５ 静電チャック用電源
６ プラズマ
７ ウェハステージ
８ 静電チャック
８Ｐ 静電チャック用電極
９ 半導体ウェハ
１０ サセプタ
１１ 観測装置

Claims (11)

  1. 処理室内に設置され、プラズマ処理される半導体基板が搭載される処理台と、
    前記プラズマ処理の際に、前記処理台で生じる信号波形の変化を観測する観測装置と、
    を備え、
    前記観測装置は、前記信号波形の変化パターンに基づいて、前記処理室内での異常放電を判定する、半導体製造装置。
  2. 請求項１に記載の半導体製造装置において、
    前記処理台は、前記半導体基板を吸着するための第１電圧が供給される静電チャックを備え、
    前記観測装置は、前記静電チャックに供給される前記第１電圧に重畳される電圧変化を観測する、半導体製造装置。
  3. 請求項２に記載の半導体製造装置において、
    前記処理台は、プラズマを発生させる第２電圧が供給される電極を備え、
    前記観測装置は、前記第１電圧および前記第２電圧に重畳される電圧変化を観測する、半導体製造装置。
  4. 請求項２に記載の半導体製造装置において、
    前記変化パターンは、所定の期間において、前記信号波形が所定のしきい値を超えているパターンである、半導体製造装置。
  5. 請求項４に記載の半導体製造装置において、
    前記半導体製造装置は、前記半導体基板を、その主面側から見たとき、前記半導体基板を囲むように設置され、その主面が、前記半導体基板の主面に沿って延在するように配置される部品を備える、半導体製造装置。
  6. 請求項５に記載の半導体製造装置において、
    前記観測装置は、前記信号波形の前記変化パターンの相違により、前記処理室内で異常放電が発生している箇所を推定する、半導体製造装置。
  7. 請求項６に記載の半導体製造装置において、
    前記信号波形が所定のしきい値を超えている回数が、所定の回数よりも少ないとき、前記観測装置は、前記変化パターンを第１異常放電パターンと特定し、
    前記信号波形が所定のしきい値を超えている回数が、前記所定の回数よりも多いとき、前記観測装置は、前記変化パターンを第２異常放電パターンと特定し、
    前記信号波形が所定のしきい値を超え、所定のしきい値を超えた波形の包絡線が上昇しているとき、前記観測装置は、前記変化パターンを第３異常放電パターンと特定し、
    前記信号波形の変化パターンが、前記第１異常放電パターン、前記第２異常放電パターンおよび前記第３異常パターンのいずれかによって、前記観測装置は、異常放電が発生している箇所を推定する、半導体製造装置。
  8. 請求項７に記載の半導体製造装置において、
    前記観測装置は、前記所定の期間を周期として、周期的に前記信号波形を観測する、半導体製造装置。
  9. 請求項８に記載の半導体製造装置において、
    前記処理室は、エッチング処理を行う装置の処理室である、半導体製造装置。
  10. 半導体基板に形成された配線層の上方に、絶縁膜を形成する工程と、
    プラズマ処理によって、前記絶縁膜をエッチングするエッチング工程と、
    前記エッチング工程において、前記半導体基板を搭載した処理台で生じる信号波形の変化パターンに基づいて、異常放電を判定する判定工程と、
    を備える、半導体製造方法。
  11. 請求項１０に記載の半導体製造方法において、
    前記配線層は、パッド電極に接続される金属配線層である、半導体製造方法。
JP2017006408A 2017-01-18 2017-01-18 半導体製造装置および半導体製造方法 Pending JP2018117033A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017006408A JP2018117033A (ja) 2017-01-18 2017-01-18 半導体製造装置および半導体製造方法
US15/839,583 US20180202945A1 (en) 2017-01-18 2017-12-12 Semiconductor manufacturing apparatus and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017006408A JP2018117033A (ja) 2017-01-18 2017-01-18 半導体製造装置および半導体製造方法

Publications (1)

Publication Number Publication Date
JP2018117033A true JP2018117033A (ja) 2018-07-26

Family

ID=62840782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017006408A Pending JP2018117033A (ja) 2017-01-18 2017-01-18 半導体製造装置および半導体製造方法

Country Status (2)

Country Link
US (1) US20180202945A1 (ja)
JP (1) JP2018117033A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021130846A1 (ja) * 2019-12-24 2021-07-01 株式会社Ｆｕｊｉ プラズマ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021130846A1 (ja) * 2019-12-24 2021-07-01 株式会社Ｆｕｊｉ プラズマ装置

Also Published As

Publication number Publication date
US20180202945A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
US20060037700A1 (en) Method and apparatus for removing material from a substrate surface
US7931776B2 (en) Plasma processing apparatus
JP4602532B2 (ja) プラズマ処理装置
US6184489B1 (en) Particle-removing apparatus for a semiconductor device manufacturing apparatus and method of removing particles
US7712435B2 (en) Plasma processing apparatus with insulated gas inlet pore
JP4554037B2 (ja) 消耗品の消耗度予測方法及び堆積膜厚の予測方法
KR102576482B1 (ko) 플라즈마 생성 장치
JP2008291299A (ja) メタル成膜装置におけるメタル膜剥離防止構造及び当該構造を用いる半導体装置の製造方法
EP2554710B1 (en) Tantalum coil for sputtering and method for processing the coil
KR20150144278A (ko) 반응 챔버의 유전체 표면 상의 도전성 막의 존재 결정
JP2018117033A (ja) 半導体製造装置および半導体製造方法
TWI302075B (ja)
JP2004342869A (ja) プラズマ処理装置およびその制御方法
KR100900967B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP6037814B2 (ja) プラズマ処理装置
JP2002115051A (ja) バイアススパッタリング装置
JP2014072508A (ja) プラズマ処理装置
JP4763101B1 (ja) スパッタリング用タンタル製コイル及び同コイルの加工方法
CN106298423B (zh) 等离子体蚀刻装置
KR20060057571A (ko) Ｐｖｄ 부재 및 코일의 리퍼비싱 방법
JP2011124408A (ja) 成膜装置のクリーニング方法および成膜方法
JP2002121687A (ja) プラズマ処理装置
JP2002151417A (ja) プラズマｃｖｄ装置
CN111383898A (zh) 等离子体处理装置和控制方法
TW202109058A (zh) 測定方法及測定治具