JP2018098725A - Imaging device and imaging apparatus - Google Patents
Imaging device and imaging apparatus Download PDFInfo
- Publication number
- JP2018098725A JP2018098725A JP2016244144A JP2016244144A JP2018098725A JP 2018098725 A JP2018098725 A JP 2018098725A JP 2016244144 A JP2016244144 A JP 2016244144A JP 2016244144 A JP2016244144 A JP 2016244144A JP 2018098725 A JP2018098725 A JP 2018098725A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- imaging device
- imaging
- curvature
- strain stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、撮像素子及び撮像装置に関する。 The present invention relates to an imaging element and an imaging apparatus.
近年、コンパクトデジタルカメラにも1型やそれ以上の大型の撮像素子が搭載されるようになってきた。これにより、従来は一眼レフカメラのみで可能であった超高感度での撮影や被写界深度が浅くボケ味が活きる撮影等を行うことが、コンパクトデジタルカメラにおいても実現可能となってきている。このように大型の撮像素子を搭載することは、スマートフォンやタブレット等に搭載されたカメラとの差別化技術として、コンパクトデジタルカメラに必要不可欠なものとなってきている。 In recent years, compact digital cameras have been equipped with one or more large image sensors. As a result, it has become possible for compact digital cameras to perform ultra-high-sensitivity shooting, which has been possible with conventional single-lens reflex cameras, and shooting with a shallow depth of field and full of bokeh. . The mounting of such a large image sensor has become indispensable for a compact digital camera as a differentiating technique from a camera mounted on a smartphone or a tablet.
しかしながら、コンパクトデジタルカメラに従来の小型の撮像素子を搭載する場合と比べて、大型の撮像素子を搭載する場合は、被写体からレンズへと入射する光線の入射角度(以下、「光線入射角」と記述する。)が大きくなるという課題がある。この光線入射角の増大は、カメラの光学系のサイズを小さくするとより顕著になる。 However, when mounting a large image sensor compared to a conventional compact image sensor mounted on a compact digital camera, the incident angle of light incident on the lens from the subject (hereinafter referred to as the “light incident angle”). There is a problem that it becomes large. The increase in the light incident angle becomes more remarkable when the size of the camera optical system is reduced.
この課題の1つの解決手段として、特許文献1には、受光面を湾曲させた構造の撮像素子(以下、「湾曲センサ」と記載する。)が提案されている。湾曲センサは、受光面を湾曲させることで、レンズから入射してくる被写体からの光線に対し、垂直に近い状態で受光することが可能となる。
As one means for solving this problem,
ところで、撮像素子には、単に被写体を撮影する機能を有するだけでなく、これまで後段の回路に備えられていた機能も併せ持った多機能撮像素子としての形態が求められている。撮像素子に多数の機能を具備させるとデバイス自体が大きくなってしまうが、複数の半導体基板を積層させて構成した撮像素子(以下、「積層センサ」と記載する。)が提案されている。 By the way, the imaging element is required to have a form as a multifunctional imaging element that not only has a function of photographing a subject but also has a function that has been provided in a subsequent circuit. When the image pickup device has a large number of functions, the device itself becomes large, but an image pickup device (hereinafter referred to as a “stacked sensor”) configured by stacking a plurality of semiconductor substrates has been proposed.
上記のような積層センサを湾曲させようとした場合、積層センサでは厚みが増しているため、積層センサの半導体基板の曲率制御を積層型でない湾曲センサのように行うと、正確に曲率制御ができない、あるいは半導体基板が破壊されるといった問題がある。また、積層センサを湾曲させた場合、回路層も曲げられて歪むため回路部のインピーダンス特性が変化してしまう、さらに湾曲の曲率を変化させた場合、回路部のインピーダンス特性が曲率に応じて変化してしまうといった問題がある。 When trying to bend the laminated sensor as described above, since the thickness of the laminated sensor is increased, if the curvature control of the semiconductor substrate of the laminated sensor is performed like a non-stacked curved sensor, the curvature cannot be accurately controlled. Or, there is a problem that the semiconductor substrate is destroyed. In addition, when the laminated sensor is bent, the circuit layer is also bent and distorted, so the impedance characteristic of the circuit part changes.When the curvature of curvature is further changed, the impedance characteristic of the circuit part changes according to the curvature. There is a problem such as.
そこで本発明の目的は、積層センサのような厚みを有する撮像素子であっても、湾曲させた際の柔軟性を保つことができる撮像素子を提供することである。 Therefore, an object of the present invention is to provide an image sensor that can maintain flexibility when it is curved even if it is an image sensor having a thickness like a laminated sensor.
上記目的を達成するために、本発明における撮像素子は、複数の光電変換素子により構成される受光面を有する第1の半導体基板と、第1の半導体基板から出力される信号にデジタル信号処理を施すデジタル回路部を有する第2の半導体基板と、を備える撮像素子であって、第1の半導体基板と第2の半導体基板とは積層されて接続されており、撮像素子は湾曲させることが可能であり、湾曲させる際に生じる歪応力を低減する構造を有することを特徴とする。 In order to achieve the above object, an imaging device according to the present invention performs digital signal processing on a first semiconductor substrate having a light-receiving surface composed of a plurality of photoelectric conversion elements, and a signal output from the first semiconductor substrate. An image sensor comprising a second semiconductor substrate having a digital circuit portion to be applied, wherein the first semiconductor substrate and the second semiconductor substrate are stacked and connected, and the image sensor can be curved It is characterized by having a structure that reduces the strain stress generated when bending.
本発明によれば、積層構造を有する撮像素子であっても、湾曲させた際の柔軟性を保つことができる撮像素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, even if it is an image pick-up element which has a laminated structure, the image pick-up element which can maintain the softness | flexibility at the time of making it curve can be provided.
(実施例)
以下、本発明の実施例について説明する。図1に示す撮像装置1は、レンズ11、レンズ制御装置12、撮像素子13、撮像素子制御装置14、湾曲制御装置15、DSP16、メモリ部17、表示部18、記録装置19、操作部20から構成されている。
(Example)
Examples of the present invention will be described below. 1 includes a
レンズ11は、ズームレンズであり、DSP16の指示を受けたレンズ制御装置12の制御信号によりレンズ11の焦点距離が制御される。また、レンズ制御装置12は、焦点距離のほかに絞りやフォーカス制御等も行うことが可能となっている。
The
レンズ11を通った被写体像の光は、撮像素子13に結像される。撮像素子13は、DSP16の指示を受けた撮像素子制御装置14の制御により、結像した被写体像を光電変換する。また、DSP16の指示を受けた湾曲制御装置15の制御により、レンズ11の状態に合わせて撮像素子13が最適な湾曲形状の曲率となるように撮像素子13の形状が制御される。
The light of the subject image that has passed through the
撮像素子13で光電変換され、AD変換処理や欠陥補正等の補正が施された画像信号はDSP16に伝送される。DSP16では、この画像信号に各種の画像信号処理を施し、処理された画像信号はメモリ部17に保存される。表示部18では、メモリ部17からの処理された画像信号による画像や記録装置19からの記録画像が表示される。記録装置19は、メモリカードに代表される記録手段であり、撮影した映像や画像を記録することができる。また、操作部20は、ユーザーがレリーズ等のカメラ操作を行う操作部材で構成されている。
An image signal photoelectrically converted by the
図2は、本発明の実施例における撮像素子13の構成を概略図として示す。撮像素子13は、複数の画素200を水平方向及び垂直方向にアレイ状に並べた画素チップ100と、AD変換回路部210及びデジタル画像処理回路部220を有する処理チップ110とから構成されている。画素チップ100と処理チップ110とは、マイクロバンプ120を介して電気的に接続され、図4に示すような構成で貼り合わされ積層されている。
FIG. 2 schematically shows the configuration of the
まず初めに、画素チップ100について説明する。画素チップ100には、複数の画素200が水平方向(行方向)及び垂直方向(列方向)にアレイ状に配列された画素群からなる受光面が形成されている。図2では、簡略化のため水平方向に6画素、垂直方向に3画素の構成としているが、一般的には数百万の数の画素200が配列されている。本構成では、垂直方向の同じ列に1つのAD変換回路部210を共有するような構成としているため、各列に1つの垂直信号線(列信号線)101が配置されている。
First, the
また、各画素200には、選択トランジスタをオンにする選択信号線が配置されている(図3参照)。各列における画素200の信号は、この選択信号線によって順次選択され、共有された垂直信号線101から出力される。垂直信号線101は、マイクロパッド102へ接続されており、マイクロバンプ120を介して処理チップ110へ画像信号を伝送する。
Each
次に、処理チップ110について説明する。処理チップ110には、画素チップ100の各画素群の各列のそれぞれに対応するAD変換回路部210が配列されている。さらに、処理チップ110には、マイクロパッド112が備えられており、画素チップ100の撮像信号はマイクロバンプ120を介してマイクロパッド112に入力される。すなわちマイクロパッド112は、撮像信号の入力端子である。また、AD変換回路部210によりデジタル化された撮像信号は、水平信号線(行信号線)111を介してデジタル画像処理回路部220に入力される。デジタル画像処理回路部220では、欠陥補正等の画像処理が施される。
Next, the
図3を参照して、本発明の実施例における画素200の構成及び対応するAD変換回路部210について説明する。本発明の実施例における画素200は、フォトダイオード201に加えて、転送トランジスタ202、リセットトランジスタ203、増幅トランジスタ204及び選択トランジスタ205の4つのトランジスタから構成されている。これらトランジスタ202〜205は、フォトダイオード201の信号の読み出し処理を行うアナログ回路部を構成する。本発明の実施例では、これらトランジスタ202〜205として、例えばNチャネルのMOSトランジスタが用いられている。
With reference to FIG. 3, the configuration of the
フォトダイオード201は、受光した光をその光量に応じた電荷量の光電荷(ここでは、電子)に光電変換する、いわゆる光電変換素子である。フォトダイオード201のカソードは、転送トランジスタ202を介して増幅トランジスタ204のゲートと電気的に接続されている。この増幅トランジスタ204のゲートと電気的に繋がったノードをFD(フローティングディフュージョン)部206と呼ぶ。
The
転送トランジスタ202は、フォトダイオード201のカソードとFD部206との間に接続され、ゲートに不図示の転送パルス信号線を介して転送パルスφTRSが与えられることによってオン状態となる。そして、フォトダイオード201で光電変換された光電荷がFD部206に転送される。
The
リセットトランジスタ203は、ドレインが画素電源Vddに、ソースがFD部206にそれぞれ接続され、ゲートに不図示のリセットパルス信号線を介してリセットパルスφRSTが与えられることによってオン状態となる。そして、リセットトランジスタ203は、フォトダイオード201からFD部206への信号電荷の転送に先立って、FD部206の電荷を画素電源Vddに捨てることによって、当該FD部206をリセットする。
The
増幅トランジスタ204は、ゲートがFD部206に、ドレインが画素電源Vddにそれぞれ接続され、リセットトランジスタ203によってリセットされた後のFD部206の電位をリセットレベルとして出力する。さらに、増幅トランジスタ204は、転送トランジスタ202によって信号電荷を転送した後のFD部206の電位を信号レベルとして出力する。
The
選択トランジスタ205は、例えば、ドレインが増幅トランジスタ204のソースに、ソースが出力信号線207にそれぞれ接続され、ゲートに不図示の選択パルス信号線を介して選択パルスφSELが与えられることによってオン状態となる。そして、選択トランジスタ205は、画素200を選択状態として増幅トランジスタ204から出力される信号を出力信号線207に中継する。
In the
なお、この選択トランジスタ205については、画素電源Vddと増幅トランジスタ204のドレインとの間に接続した回路構成を採ることも可能である。また、画素200の構成としては、上記の4つのトランジスタ構成に限られるものではなく、増幅トランジスタ204と選択トランジスタ205を兼用した3トランジスタ構成であっても良い。
The
画素200から出力信号線207を介して出力される撮像信号は、垂直信号線101、マイクロパッド102、マイクロバンプ120、マイクロパッド112及び入力信号線215を介して、AD変換回路部210に伝送される。AD変換回路部210は、比較器211、アップダウンカウンタ212、メモリ213、DAC(DAコンバータ)214を有する。比較器211が有する一対の入力端子の一方に入力信号線215が接続され、他方にDAC214が接続される。DAC214は、撮像素子制御装置14から入力される値に基づいて信号レベルが時間の経過とともに変化するランプ信号を出力する。
An imaging signal output from the
比較器211は、DAC214から入力されるランプ信号のレベルと、出力信号線207からの撮像信号のレベルとを比較し比較信号を出力する。例えば、撮像信号のレベルがランプ信号のレベル未満である場合にはハイレベルの比較信号が出力され、撮像信号のレベルがランプ信号のレベル以上である場合にはローレベルの比較信号が出力される。
The
アップダウンカウンタ212には、比較器211からの比較信号が入力され、比較信号がハイレベルとなる期間、またはローレベルとなる期間がカウントされる。このアップダウンカウンタ212によるカウント処理により、画素200の撮像信号は、完全なデジタル値へ変換される。なお、比較器211とアップダウンカウンタ212との間にアンド回路を設け、このアンド回路にパルス信号を入力し、このパルス信号の個数をアップダウンカウンタ212によりカウント処理させてもよい。
The up / down
メモリ213は、アップダウンカウンタ212と接続され、アップダウンカウンタ212によりカウントされたカウント値を記憶する。なお、アップダウンカウンタ212は画素200のリセット時の撮像信号に基づいてリセットレベルに対応したカウント値をカウントし、また、所定の撮像時間後の撮像信号に基づいてカウント値をカウントし、これらの差分値をメモリ213に記憶させてもよい。メモリ213に記憶されたカウント値(信号)は、下流のデジタル画像処理回路部220に伝送されて、その他の画素200の信号とともにデジタル画像信号として欠陥補正等の画像処理が施され、撮像素子13からDSP16へ出力される。AD変換回路部210とデジタル画像処理回路部220とによりデジタル信号処理を施すデジタル回路部が構成される。
The
図4は、本発明の実施例における撮像素子13の画素チップ100及び処理チップ110の貼り付け構造を示す概念図である。複数の画素200が配置された画素チップ100の一方の面には受光部PDが形成されており、他方の面には不図示のマイクロパッド102が形成されるとともに、処理チップ110が貼り付けられる。すなわち、画素チップ100と処理チップ110とは互いに積層された形態となっている。
FIG. 4 is a conceptual diagram showing a bonding structure of the
図5(A)は、本発明の実施例における撮像素子13の側面図である。図5(B)は、画素チップ100側から見た撮像素子13の斜視図である。図5(C)は、処理チップ110側から見た撮像素子13の斜視図である。撮像素子13は、画素チップ100と処理チップ110との間にマイクロバンプ120を有する。
FIG. 5A is a side view of the
画素チップ100は、長方形の形状をしており、その表面に複数の画素200がアレイ状に並ぶ受光部(受光面)PDが形成されている。その裏面には、マイクロパッド102が備えられている。また、処理チップ110は、画素チップ100のマイクロパッド102に対応する位置にマイクロパッド112を有している。画素チップ100からの画像信号は、マイクロパッド102に出力され、マイクロバンプ120を介して処理チップ110へ伝達される。画素チップ100と処理チップ110とから構成される撮像素子13は、図6に示すように湾曲させることが可能な構造をしているとともに、湾曲させた際に生じる歪応力を吸収し低減するための構造を有している。
The
本発明の実施例における処理チップ110は、画素チップ100が貼付される面の反対側の面に撮像素子13が湾曲した際に生じる歪応力を吸収し低減するための変形部110aを有する。この変形部110aの形状は溝状の形状をしており、この形状は、例えばエッチングやメカニカルスクライブにより形成することができる。この変形部110aにより、画素200を有する画素チップ100を高精度に湾曲させることができるとともに、撮像素子13の破壊等のリスクを回避することができる。そして、撮像素子13の柔軟性を保つという効果をもたらす。
The
変形部110aは、複数設けられていてもよい。図5(C)において、処理チップ110は、長軸方向に少なくとも2つの溝状の変形部110a、短軸方向に少なくとも1つの溝状の変形部110aを有している。なお、処理チップ110の表面において溝状に部分的に厚みを変え、同様の効果を得られるものであればその他の形状でも構わない。例えば溝状の形状をV字形、U字型等の溝形状とすることも可能である。
A plurality of the deforming
図5(D)は、本発明の実施例の変形例である撮像素子33の側面図を示す。実施例における処理チップ110は、変形例において処理チップ310b、処理チップ310cのように複数個に分割されて構成されており、分割されたそれぞれが画素チップ100と接続されている。処理チップ310bと処理チップ310cとの間には、分割部310aが設けられており、実施例の変形部110aと同様に、分割部310aは、湾曲させた際に生じる歪応力を吸収し低減する。さらに、実施例と同様に、複数の分割部310aを設ける構成も可能である。
FIG. 5D shows a side view of an
次に図6を用いて、本発明の実施例における撮像素子13の受光面の湾曲制御機構の概要を説明する。図6は、撮像素子13と湾曲制御装置15とを示す断面図であって、撮像素子13が湾曲した状態を示す。撮像素子13は、画素チップ100を構成する第1の半導体基板S1と処理チップ110を構成する第2の半導体基板S2とが重ねられて、それぞれがしっかりと固定されて構成されている。第1の半導体基板S1の裏面に配置されたマイクロパッド102と、第2の半導体基板S2の表面に配置されたマイクロパッド112とが、マイクロバンプ120(不図示)により電気的に接続されており、撮像信号が伝送されるようになっている。
Next, the outline of the curvature control mechanism of the light receiving surface of the
第1の半導体基板S1の表面には、光電変換素子を備えた画素200が2次元的に配列された受光部(受光面)PDが形成されている。そして、第2の半導体基板S2には、AD変換回路部210及びデジタル画像処理回路部220が備えられている。第1の半導体基板S1の周縁部の平坦部は、台座131の平坦面132に接着層を介して固定され、台座131の上記平坦面132の反対側の面は底板134に固定される。台座131が底板134に固定されることにより、台座131内に気密的に閉塞された密閉空間133が形成される。底板134には、吸引部140を有する湾曲制御装置15が取り付けられている。
On the surface of the first semiconductor substrate S1, a light receiving portion (light receiving surface) PD in which
吸引部140は、密閉空間133内のガスを吸引し、密閉空間133内の気圧(負圧)を制御して、撮像素子13の密閉空間133側に弧状等の3次元の湾曲部Cが形成される。湾曲制御装置15は吸引部140を制御することにより、図6の矢印で示すように湾曲部Cの曲率を可変制御することができる。そして、第1の半導体基板S1と第2の半導体基板S2とにより構成された撮像素子13は、湾曲部Cの周縁の平坦部が台座131の平坦面132に固定されることにより台座131に支持される。
The
図6に示された点線は、密閉空間133内の気圧が湾曲制御装置15によって制御され、第1の半導体基板S1及び第2の半導体基板S2の湾曲部Cが高精度に制御された状態を示している。このような湾曲制御機構により、受光面の曲率を制御することが可能である。本発明の実施例の撮像素子13の特徴は、第2の半導体基板S2が歪応力を低減する構造を有していることである。
The dotted line shown in FIG. 6 shows a state in which the pressure in the sealed
図7(A)は、本発明の実施例の撮像素子13の第2の半導体基板S2を示す。図7(C)は、図7(A)の第2の半導体基板S2を湾曲させた際の歪応力の状態を示す。図7(B)は、従来の半導体基板Sを示す。図7(D)は、図7(B)の従来の半導体基板Sを湾曲させた際の歪応力の状態を示す。矢印は、湾曲させたことで作用する歪応力(圧縮応力、引張応力)の大きさと方向を示す。
FIG. 7A shows a second semiconductor substrate S2 of the
図7(D)では、湾曲させたことにより従来の半導体基板Sに歪応力が発生している。従来の半導体基板Sの上側では圧縮応力が、半導体基板Sの下側では引張応力がそれぞれ発生し、半導体基板Sを歪ませている。一方、図7(C)では、同様に第2の半導体基板S2に歪応力が発生しているが、変形部110aが変形し歪応力の一部を吸収することで第2の半導体基板S2の下側の引張応力が低減されている。本発明の実施例のような構成とすることによって、撮像素子13が湾曲した際の柔軟性を保つことができることから、積層センサによるメリットを保持したまま湾曲センサとしても機能させることが可能となる。
In FIG. 7D, strain stress is generated in the conventional semiconductor substrate S due to the bending. A compressive stress is generated on the upper side of the conventional semiconductor substrate S, and a tensile stress is generated on the lower side of the semiconductor substrate S, thereby distorting the semiconductor substrate S. On the other hand, in FIG. 7C, strain stress is similarly generated in the second semiconductor substrate S2, but the
次に、本発明の実施例における湾曲制御装置15について図8(A)、(B)を用いて説明する。図8(A)は、レンズ11のズーム位置とそれに応じて湾曲制御装置15を介して制御される湾曲部Cの曲率Xとの関係を示した曲率制御テーブルであり、当該曲率制御テーブルは、メモリ部17に格納されている。また、曲率制御テーブルでは、ズーム位置としてWide、M1等のズームポイントを採用しているが、各ズーム位置における焦点距離を採用しても同様の曲率制御テーブルが作成可能である。
Next, the bending
図8(B)は、湾曲制御装置15によって制御される湾曲部Cの形態を示す。湾曲部Cの曲率Xは曲率X0〜X5が定義され、曲率X5の形態が最も曲率は大きく、曲率X0の形態が最も曲率は小さく、曲率0の場合も含む。
FIG. 8B shows a form of the bending portion C controlled by the bending
本発明の実施例におけるレンズ11は、撮像動作時においてズーム位置がWideに近いほど、撮像素子13への入射角度が厳しくなる構成となっている。しかしながら、本発明の実施例では、ズーム位置に応じて変化するレンズ11の光線入射角に対し、撮像素子13の湾曲部Cの曲率Xを制御することによって、撮像特性を最適に保つことができる。
The
次に、本発明の実施例における、湾曲制御装置15の制御の詳細を図9のフローチャートを用いて説明する。まず、ステップS10ではユーザーにより、撮像装置1の操作部20によってカメラの撮像動作の開始操作が行われる。そして次のステップS20では、撮像開始の初期設定が行われる。続くステップS30では、ユーザーによって設定されたズーム位置をDSP16にて取得する。続くステップS40では、ステップS30において取得されたズーム位置と、図8(A)の曲率制御テーブルとに基づいて、DSP16が湾曲制御装置15に与える曲率Xを選択する。
Next, details of the control of the bending
次にステップS50では、湾曲制御装置15がステップS40において選択された曲率Xの湾曲形状を形成するよう、撮像素子13を湾曲させ撮像素子13の湾曲部Cの曲率を変える。次にステップS60では、DSP16からの撮像動作の終了命令を確認する。DSP16から撮像動作の終了命令が出されておらず、撮像動作が引きつづき行われる場合は、ステップS30に戻りズーム位置を取得する動作が再び行われる。一方、DSP16から撮像動作の終了命令が指示された場合、次のステップS70へ進み撮像動作を終了する。
Next, in step S50, the bending
以上、積層センサとして構成される撮像素子13において、本発明の実施例のように画素200を含まない第2の半導体基板S2の柔軟性を確保することにより、画素200を含む第1の半導体基板S1の湾曲形状を高精度に制御することが可能となる。加えて、第2の半導体基板S2の破壊や第2の半導体基板S2の歪みによる回路部のインピーダンスの変化等のリスクを回避することが可能となる。結果として、積層センサの形態でありながら湾曲形状を形成することが可能となる。さらに、レンズ11からの光線入射角が高いような撮影光学系であっても、撮影光学系に応じて湾曲形状を変化させることができるため、高画質な画像を取得することができるとともに、積層センサ固有の多様な機能を持つ撮像装置1を提供することができる。また、本発明の実施例では、曲率の変更方法として、撮像素子13の中心部を吸引させることで湾曲部Cの曲率を制御する方法を示したが、他の方法で曲率を制御する場合であっても同様に実現することができる。
As described above, in the
以上、本発明をその好適な実施例に基づいて詳述してきたが、本発明はこれら特定の実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上記の実施例の一部を適宜組み合わせてもよい。 The present invention has been described in detail based on the preferred embodiments thereof, but the present invention is not limited to these specific embodiments, and various forms within the scope of the present invention are also included in the present invention. included. A part of the above embodiments may be appropriately combined.
13 撮像素子
15 湾曲制御装置(湾曲制御機構)
100 画像チップ
110 処理チップ
110a 変形部(歪応力を低減する構造)
120 マイクロバンプ
201 フォトダイオード(光電変換素子)
202〜205 トランジスタ(アナログ回路部)
210 AD変換回路部(デジタル回路部)
220 デジタル画像処理回路部(デジタル回路部)
310a 分割部(歪応力を低減する構造)
S1 第1の半導体基板
S2 第2の半導体基板
PD 受光部(受光面)
13
100
120
202 to 205 transistor (analog circuit part)
210 AD conversion circuit (digital circuit)
220 Digital image processing circuit (digital circuit)
310a Dividing part (structure for reducing strain stress)
S1 First semiconductor substrate S2 Second semiconductor substrate PD Light receiving portion (light receiving surface)
Claims (9)
前記第1の半導体基板から出力される信号にデジタル信号処理を施すデジタル回路部を有する第2の半導体基板と、
を備える撮像素子であって、
前記第1の半導体基板と前記第2の半導体基板とは積層されて接続されており、前記撮像素子は湾曲させることが可能であり、湾曲させる際に生じる歪応力を低減する構造を有することを特徴とする、撮像素子。 A first semiconductor substrate having a light receiving surface composed of a plurality of photoelectric conversion elements;
A second semiconductor substrate having a digital circuit section for performing digital signal processing on a signal output from the first semiconductor substrate;
An imaging device comprising:
The first semiconductor substrate and the second semiconductor substrate are stacked and connected, and the imaging element can be bent, and has a structure that reduces strain stress generated when the imaging element is bent. An imaging device as a feature.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244144A JP2018098725A (en) | 2016-12-16 | 2016-12-16 | Imaging device and imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244144A JP2018098725A (en) | 2016-12-16 | 2016-12-16 | Imaging device and imaging apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018098725A true JP2018098725A (en) | 2018-06-21 |
Family
ID=62632456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016244144A Pending JP2018098725A (en) | 2016-12-16 | 2016-12-16 | Imaging device and imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018098725A (en) |
-
2016
- 2016-12-16 JP JP2016244144A patent/JP2018098725A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9153616B2 (en) | Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates | |
JP6071315B2 (en) | Solid-state imaging device and imaging device | |
JP5881324B2 (en) | Solid-state imaging device, control method for solid-state imaging device, and imaging device | |
JP2013090127A (en) | Solid-state imaging apparatus and imaging apparatus | |
JP7012619B2 (en) | Image sensor and image sensor | |
US9560303B2 (en) | Solid-state imaging device, imaging device, and signal reading method | |
JP5802432B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
JP6457738B2 (en) | Solid-state imaging device and imaging device | |
JPWO2007007467A1 (en) | Solid-state image sensor | |
EP3007229A1 (en) | Semiconductor device, solid-state imaging device, and imaging device | |
TW201628395A (en) | Image sensor | |
JP2015192074A (en) | Solid state image pickup device, electronic apparatus, and manufacturing method of solid state image pickup device | |
JP2016197663A (en) | Imaging device and imaging apparatus | |
JP5791982B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
JP5750918B2 (en) | Solid-state imaging device and imaging apparatus using the same | |
JP2017143491A (en) | Multilayer type imaging device and imaging apparatus | |
JP2018098725A (en) | Imaging device and imaging apparatus | |
JP2004079578A (en) | Semiconductor device | |
JP6675177B2 (en) | Imaging device | |
JP6650721B2 (en) | Stacked image sensor and imaging device | |
JP2012138386A (en) | Imaging element module, imaging device, and microlens module | |
JP2010091823A (en) | Method for manufacturing optical unit, method for manufacturing imaging unit, optical unit, and imaging unit | |
KR20180051340A (en) | Camera module | |
JP2017092086A (en) | Imaging apparatus | |
JP2013168720A (en) | Solid-state imaging device and imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20171214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180126 |