JP2018073956A - Printed circuit board for relay - Google Patents

Printed circuit board for relay Download PDF

Info

Publication number
JP2018073956A
JP2018073956A JP2016210991A JP2016210991A JP2018073956A JP 2018073956 A JP2018073956 A JP 2018073956A JP 2016210991 A JP2016210991 A JP 2016210991A JP 2016210991 A JP2016210991 A JP 2016210991A JP 2018073956 A JP2018073956 A JP 2018073956A
Authority
JP
Japan
Prior art keywords
power supply
coupling element
capacitive coupling
supply layer
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016210991A
Other languages
Japanese (ja)
Other versions
JP6804261B2 (en
Inventor
俊之 金子
Toshiyuki Kaneko
俊之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016210991A priority Critical patent/JP6804261B2/en
Publication of JP2018073956A publication Critical patent/JP2018073956A/en
Application granted granted Critical
Publication of JP6804261B2 publication Critical patent/JP6804261B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board for relay in which in mounting of an IC having a frequency of 1GHz or more, measures for a power supply noise can be easily taken on a mother board even when the power supply noise is large.SOLUTION: As a capacitor 12 is built in or mounted on a substrate 1 while passing through a path from a power supply terminal of a semiconductor and a path of a mother board 3 to the ground, the present printed circuit board for relay 1 can reduce the distance from a power supply terminal of an IC to the capacitor 12, and thereby reducing an inductance to be generated. Thus measures for a power supply noise can be taken to a high frequency.SELECTED DRAWING: Figure 1

Description

本開示は、中継用印刷配線板に関する。   The present disclosure relates to a printed wiring board for relay.

半導体(IC)のパッケージ基板設計において、設計段階であれば、パッケージ基板上にコンデンサを配置して電源ノイズの対策や検討を行うことができる。しかし、設計終了後に、ICの電源ノイズが想定以上に大きいことが判明すると、マザーボード上で電源ノイズの対策を行う必要がある(例えば、特許文献1)。電源ノイズの対策をマザーボード上で行う場合、インダクタンスが増大する。そのため、マザーボード上では、高周波(例えば、1GHz以上)の電源ノイズに対する対策が行いにくい。   In the design of a semiconductor (IC) package substrate, at the design stage, a capacitor can be arranged on the package substrate to take measures against power supply noise and to examine it. However, if it is found that the power supply noise of the IC is larger than expected after the design is completed, it is necessary to take measures against the power supply noise on the motherboard (for example, Patent Document 1). Inductance increases when measures against power supply noise are taken on the motherboard. Therefore, it is difficult to take measures against high-frequency (for example, 1 GHz or more) power supply noise on the motherboard.

特開2005−150490号公報JP 2005-150490 A

本開示の中継用印刷配線板は、基板と、基板に内蔵または実装されたコンデンサとを含み、コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている。   The relay printed wiring board according to the present disclosure includes a substrate and a capacitor built in or mounted on the substrate, and the capacitor is provided on the substrate so that the capacitor passes through a path from the power supply terminal of the semiconductor and a path to the ground of the motherboard. Built-in or implemented.

図1は、本開示の一実施形態に係る中継用印刷配線板の使用状態を示す説明図である。FIG. 1 is an explanatory diagram illustrating a usage state of a printed wiring board for relay according to an embodiment of the present disclosure. 図2は、本開示の一実施形態に係る中継用印刷配線板の内部の要部を示す拡大説明図である。FIG. 2 is an enlarged explanatory diagram illustrating a main part inside the printed wiring board for relay according to an embodiment of the present disclosure. 図3は、本開示の他の実施形態に係る中継用印刷配線板の内部の要部を示す拡大説明図である。FIG. 3 is an enlarged explanatory view showing a main part inside a printed wiring board for relay according to another embodiment of the present disclosure. 図4(A)は、本開示の他の実施形態に係る中継用印刷配線板に設けられたEBG構造の一実施形態を示す説明図であり、図4(B)はEBG構造に含まれる電源層パターンを示す説明図であり、図4(C)はEBG構造に含まれる容量結合素子を示す説明図である。FIG. 4A is an explanatory diagram illustrating an embodiment of an EBG structure provided on a printed wiring board for relay according to another embodiment of the present disclosure, and FIG. 4B is a power supply included in the EBG structure. It is explanatory drawing which shows a layer pattern, FIG.4 (C) is explanatory drawing which shows the capacitive coupling element contained in an EBG structure. 図5は、図4(A)に示すEBG単位セルの共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。FIG. 5 is a graph showing electromagnetic field simulation results for obtaining the resonance frequency of the resonance circuit of the EBG unit cell shown in FIG.

インダクタンスは、ICの電源端子からマザーボード上で電源ノイズに対する対策を行うコンデンサまでの距離に応じて発生する。発生するインダクタンスを小さくすることができれば、高周波まで対策が可能となる。しかし、ICの電源端子からマザーボードまでの距離が長いと、インダクタンスが増大する。   The inductance is generated according to the distance from the power supply terminal of the IC to the capacitor that takes measures against power supply noise on the motherboard. If the generated inductance can be reduced, measures can be taken up to high frequencies. However, when the distance from the power supply terminal of the IC to the mother board is long, the inductance increases.

本開示の中継用印刷配線板は、コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている。その結果、ICの電源端子からコンデンサまでの距離を短くすることができ、発生するインダクタンスを小さくすることができる。したがって、高周波まで電源ノイズの対策を有効に行うことができる。以下、本開示の中継用印刷配線板について詳細に説明する。   The relay printed wiring board according to the present disclosure is built in or mounted on the substrate so that the capacitor passes through the path from the power supply terminal of the semiconductor and the path to the ground of the motherboard. As a result, the distance from the power supply terminal of the IC to the capacitor can be shortened, and the generated inductance can be reduced. Therefore, it is possible to effectively take measures against power supply noise up to high frequencies. Hereinafter, the relay printed wiring board of the present disclosure will be described in detail.

図1に示すように、本開示の一実施形態に係る中継用印刷配線板1は、ICパッケージ2とマザーボード3とを、はんだボール4を用いて電気的に接続するように使用される。中継用印刷配線板1は、基板11とコンデンサ12とを含む。   As shown in FIG. 1, the relay printed wiring board 1 according to an embodiment of the present disclosure is used to electrically connect an IC package 2 and a mother board 3 using solder balls 4. The relay printed wiring board 1 includes a substrate 11 and a capacitor 12.

基板11は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は2種以上を混合して用いてもよい。絶縁性を有する素材として有機樹脂を使用する場合、有機樹脂に補強材を配合してもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、絶縁性を有する素材には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。   The substrate 11 is not particularly limited as long as it is made of an insulating material. Examples of the insulating material include organic resins such as epoxy resins, bismaleimide-triazine resins, polyimide resins, and polyphenylene ether resins. These organic resins may be used in combination of two or more. When an organic resin is used as a material having insulating properties, a reinforcing material may be added to the organic resin. Examples of the reinforcing material include insulating fabric materials such as glass fiber, glass nonwoven fabric, aramid nonwoven fabric, aramid fiber, and polyester fiber. Two or more reinforcing materials may be used in combination. Further, the insulating material may include inorganic fillers such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide.

図2に示すように、基板11には、電源プレーン13およびグランド14が形成されている。電源プレーン13およびグランド14は導体で形成されており、導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。加工性およびコストの観点から銅が望ましい。   As shown in FIG. 2, a power supply plane 13 and a ground 14 are formed on the substrate 11. The power plane 13 and the ground 14 are formed of a conductor, and examples of the conductor include copper, aluminum, gold, and silver. Copper is desirable from the viewpoint of workability and cost.

基板11の表面に形成された電源プレーン13およびグランド14の少なくとも一部は、端子15として作用する。端子15は、ICパッケージ側の端子とマザーボード側の端子とを含む。図2に示すように、端子15は、基板11の両表面に同じピッチで配置され、基板11を挟んで面対称に形成されていてもよい。   At least a part of the power supply plane 13 and the ground 14 formed on the surface of the substrate 11 acts as a terminal 15. The terminal 15 includes a terminal on the IC package side and a terminal on the motherboard side. As shown in FIG. 2, the terminals 15 may be arranged on both surfaces of the substrate 11 at the same pitch, and may be formed symmetrically with respect to the substrate 11.

コンデンサ12は、ICパッケージ側の端子15とマザーボード側の端子15とを介するように、基板11に内蔵されている。コンデンサ12がこのように内蔵されることによって、IC22の電源端子からの経路とマザーボード3のグランドへの経路とが、コンデンサ12を介して電気的に接続される。コンデンサ12の内蔵位置は特に限定されないが、例えば基板11の厚み方向において、中心からICパッケージ側に内蔵されていている方がよい。   The capacitor 12 is built in the substrate 11 through the terminal 15 on the IC package side and the terminal 15 on the motherboard side. By incorporating the capacitor 12 in this way, the path from the power supply terminal of the IC 22 and the path to the ground of the motherboard 3 are electrically connected via the capacitor 12. The position where the capacitor 12 is built is not particularly limited. For example, it is better that the capacitor 12 is built on the IC package side from the center in the thickness direction of the substrate 11.

電源プレーン13の間やグランド14の間、あるいはこれらとコンデンサ12との間を電気的に接続するために、ビア16が形成されている。ビア16は特に限定されず、例えば導体で形成されている。導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。加工性およびコストの観点から銅であるのがよい。ビア16は、ビア形成用の穴の内壁面に被着されていてもよく、ビア形成用の穴を充填するフィルドビアの形態であってもよい。   A via 16 is formed in order to electrically connect between the power planes 13 and the ground 14 or between these and the capacitor 12. The via 16 is not particularly limited, and is formed of a conductor, for example. Examples of the conductor include copper, aluminum, gold, and silver. Copper is preferable from the viewpoint of workability and cost. The via 16 may be attached to the inner wall surface of the via forming hole, or may be in the form of a filled via that fills the via forming hole.

次に、本開示の一実施形態に係る中継用印刷配線板1の使用方法を説明する。図1に示すように、中継用印刷配線板1を、マザーボード3の表面にはんだボール4を介して接続する。さらに、ICパッケージ2を、中継用印刷配線板1の表面にはんだボール4を介して接続する。このように、中継用印刷配線板1を介して、ICパッケージ2とマザーボード3とが接続される。ICパッケージ2およびマザーボード3としては特に限定されず、従来使用されている一般的なICパッケージおよびマザーボードが挙げられる。   Next, a method for using the relay printed wiring board 1 according to an embodiment of the present disclosure will be described. As shown in FIG. 1, the relay printed wiring board 1 is connected to the surface of the mother board 3 via solder balls 4. Further, the IC package 2 is connected to the surface of the relay printed wiring board 1 via the solder balls 4. In this manner, the IC package 2 and the mother board 3 are connected via the relay printed wiring board 1. The IC package 2 and the mother board 3 are not particularly limited, and examples thereof include general IC packages and mother boards that have been conventionally used.

中継用印刷配線板1をこのように使用することによって、ICパッケージ2に含まれるIC22の電源端子から中継用印刷配線板1に含まれるコンデンサ12までの距離を短くすることができる。その結果、インダクタンスを小さくすることができ、ICパッケージ2に含まれるIC22の高周波の電源ノイズについて、対策や検討を行うことができる。例えば、1GHzを超えるような高周波の電源ノイズであっても、対策や検討を行うことができる。   By using the relay printed wiring board 1 in this way, the distance from the power supply terminal of the IC 22 included in the IC package 2 to the capacitor 12 included in the relay printed wiring board 1 can be shortened. As a result, the inductance can be reduced, and countermeasures and examinations can be performed for high frequency power supply noise of the IC 22 included in the IC package 2. For example, countermeasures and investigations can be made even with high-frequency power supply noise exceeding 1 GHz.

次に、本開示の他の実施形態に係る中継用印刷配線板について説明する。図3に示すように、他の実施形態に係る中継用印刷配線板1’は、少なくとも1つのEBG単位セルで構成されるEBG構造5を含む。「EBG」とは、電磁バンドギャップ(Electromagnetic band gap)のことである。EBG構造5を設ける位置は、ICパッケージ側の端子15に接続する電源プレーン13において、コンデンサ12と接続した箇所よりマザーボード3側に設けられる。中継用印刷配線板1’はEBG構造5を含んでいる以外は、中継用印刷配線板1とほぼ同じ構造を有している。したがって、EBG構造5以外の部材については、中継用印刷配線板1と同じ符号を付して、詳細な説明は省略する。さらに図3では、要部と直接関係のないはんだボール4の一部や端子15の一部は、省略している。   Next, a printed wiring board for relay according to another embodiment of the present disclosure will be described. As shown in FIG. 3, the relay printed wiring board 1 ′ according to another embodiment includes an EBG structure 5 including at least one EBG unit cell. “EBG” refers to an electromagnetic band gap. The position where the EBG structure 5 is provided is provided on the mother board 3 side of the power supply plane 13 connected to the terminal 15 on the IC package side from the portion connected to the capacitor 12. The relay printed wiring board 1 ′ has substantially the same structure as the relay printed wiring board 1 except that it includes the EBG structure 5. Therefore, members other than the EBG structure 5 are denoted by the same reference numerals as those of the printed wiring board 1 for relay, and detailed description thereof is omitted. Further, in FIG. 3, a part of the solder ball 4 and a part of the terminal 15 which are not directly related to the main part are omitted.

中継用印刷配線板1’に含まれるEBG構造5は特に限定されない。EBG構造5の一実施形態について、図4(A)〜(C)を参照して説明する。   The EBG structure 5 included in the relay printed wiring board 1 ′ is not particularly limited. An embodiment of the EBG structure 5 will be described with reference to FIGS.

図4(A)は、中継用印刷配線板1’に設けられたEBG構造5の一部分を示す。図4(A)に示すように、EBG構造5は、複数のEBG単位セル51で形成されている。図4(A)は、ブランチ522に沿った方向に3つ並べて配置したEBG単位セル51を抜き出して示している。   FIG. 4A shows a part of the EBG structure 5 provided on the printed wiring board 1 ′ for relay. As shown in FIG. 4A, the EBG structure 5 is formed by a plurality of EBG unit cells 51. FIG. 4A shows three extracted EBG unit cells 51 arranged side by side in the direction along the branch 522.

図4(A)に示すEBG単位セル51は、電源層パターン52の電源層配線523および容量結合素子53の容量結合素子配線532は、図4(B)および(C)に示すように、略矩形状の電源層電極521および略矩形状の容量結合素子本体531の周囲をそれぞれ、略一辺および略半周分囲んでいる。   As shown in FIGS. 4B and 4C, the EBG unit cell 51 shown in FIG. 4A has the power supply layer wiring 523 of the power supply layer pattern 52 and the capacitive coupling element wiring 532 of the capacitive coupling element 53 as shown in FIGS. The rectangular power supply layer electrode 521 and the substantially rectangular capacitive coupling element body 531 are surrounded by approximately one side and approximately half a circumference, respectively.

具体的には、図4(B)に示すように、電源層パターン52は、電源層の一部において、スリットを形成することによって、電源層電極521、ブランチ522および電源層配線523に区別されている。電源層電極521は略矩形を有している。電源層配線523は、電源層電極521の1つの角部521aから隣接する一方の角部521bまで、電源層電極521の略一辺の長さを有している。ブランチ522は、隣接する電源層配線523を介して、その先端部で電源層電極521の1つの角部と接続されている。ブランチ522と電源層電極521の1つの角部との接続は、隣接する電源層配線523を介さないで、両者の一部で直接接続されるのでもよい。   Specifically, as shown in FIG. 4B, the power supply layer pattern 52 is distinguished into a power supply layer electrode 521, a branch 522, and a power supply layer wiring 523 by forming a slit in a part of the power supply layer. ing. The power supply layer electrode 521 has a substantially rectangular shape. The power supply layer wiring 523 has a length of approximately one side of the power supply layer electrode 521 from one corner 521a of the power supply layer electrode 521 to one adjacent corner 521b. The branch 522 is connected to one corner of the power supply layer electrode 521 at the tip thereof via the adjacent power supply layer wiring 523. Connection between the branch 522 and one corner of the power supply layer electrode 521 may be directly connected to a part of both without passing through the adjacent power supply layer wiring 523.

図4(C)に示すように、容量結合素子本体531は略矩形を有しており、電源層電極521と略同じ大きさである。容量結合素子配線532は、ブランチ522の1つの角部521aと略同じ位置となるように、容量結合素子本体531の周囲を半周以上囲むように形成されている。   As shown in FIG. 4C, the capacitive coupling element body 531 has a substantially rectangular shape and is approximately the same size as the power supply layer electrode 521. The capacitive coupling element wiring 532 is formed so as to surround the circumference of the capacitive coupling element main body 531 by more than half a circle so as to be substantially at the same position as one corner 521a of the branch 522.

電源層電極521と容量結合素子53とは絶縁層を介して容量結合されている。一方、電源層電極521の一部とブランチ522は隣接する電源層配線523を介するなどして接続され、同時に、容量結合素子53から延在している容量結合素子配線532の先端部でビア54を介してブランチ522と接続されている。ビア54は、例えば銅などの導電性材料で形成されている。   The power supply layer electrode 521 and the capacitive coupling element 53 are capacitively coupled via an insulating layer. On the other hand, a part of the power supply layer electrode 521 and the branch 522 are connected via an adjacent power supply layer wiring 523, and at the same time, a via 54 is formed at the tip of the capacitive coupling element wiring 532 extending from the capacitive coupling element 53. And connected to the branch 522. The via 54 is formed of a conductive material such as copper, for example.

図5は、EBG単位セル51の共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。この共振解析結果から、EBG構造5は、2.4GHz付近の帯域に電磁ノイズ伝搬を抑制する阻止域を設定できることがわかる。したがって、中継用印刷配線板にEBG構造が含まれると、より高周波の電源ノイズであっても、ノイズがマザーボードに伝搬されるのを抑制することができ、対策や検討を行うことができる。   FIG. 5 is a graph showing electromagnetic field simulation results for obtaining the resonance frequency of the resonance circuit of the EBG unit cell 51. From this resonance analysis result, it can be seen that the EBG structure 5 can set a blocking region that suppresses electromagnetic noise propagation in a band near 2.4 GHz. Therefore, when the relay printed wiring board includes an EBG structure, even if the power supply noise is at a higher frequency, it is possible to suppress the noise from being propagated to the mother board, and to take countermeasures and studies.

本開示の中継用印刷配線板は、上述の実施形態に限定されない。上述の実施形態では、コンデンサ12は、いずれも基板11に内蔵されている。しかし、コンデンサは、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に実装されていてもよい。この場合、ICの電源端子からコンデンサまでの距離をより短くするために、コンデンサは、基板のICパッケージ側に実装されている方がよい。   The relay printed wiring board of the present disclosure is not limited to the above-described embodiment. In the above-described embodiment, all the capacitors 12 are built in the substrate 11. However, the capacitor may be mounted on the substrate through a path from the power supply terminal of the semiconductor and a path to the ground of the motherboard. In this case, in order to further shorten the distance from the power supply terminal of the IC to the capacitor, the capacitor is preferably mounted on the IC package side of the substrate.

上述の実施形態では、端子15は、基板11の両表面に同じピッチで配置され、基板11を挟んで面対称に形成されている。しかし、端子の配置は特に限定されず、基板を挟んで面対称に形成されていなくてもよく、中継用印刷配線板が、パッケージ基板を兼用できるように、上側をIC22のはんだボール4のピッチに合わせ、下側より狭いピッチにしてもよい。   In the above-described embodiment, the terminals 15 are arranged at the same pitch on both surfaces of the substrate 11 and are formed symmetrically with respect to the substrate 11. However, the arrangement of the terminals is not particularly limited, and may not be formed symmetrically with respect to the board. The upper side of the pitch of the solder balls 4 of the IC 22 is arranged so that the relay printed wiring board can also be used as a package board. The pitch may be narrower than the lower side.

1、1’ 中継用印刷配線板
11 基板
12 コンデンサ
13 電源プレーン
14 グランド
15 端子
16 ビア
2 ICパッケージ
21 パッケージ基板
22 IC
3 マザーボード
4 はんだボール
5 EBG構造
51 EBG単位セル
52 電源層パターン
521 電源層電極
521a、521b 角部
522 ブランチ
523 電源層配線
53 容量結合素子
531 容量結合素子本体
532 容量結合素子配線
54 ビア
1, 1 ′ Printed wiring board for relay 11 Substrate 12 Capacitor 13 Power plane 14 Ground 15 Terminal 16 Via 2 IC package 21 Package substrate 22 IC
3 Motherboard 4 Solder Ball 5 EBG Structure 51 EBG Unit Cell 52 Power Supply Layer Pattern 521 Power Supply Layer Electrode 521a, 521b Corner 522 Branch 523 Power Supply Layer Wiring 53 Capacitive Coupling Element 531 Capacitive Coupling Element Main Body 532 Capacitive Coupling Element Wiring 54 Via

Claims (9)

基板と、
基板に内蔵または実装されたコンデンサと
を含み、
コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている中継用印刷配線板。
A substrate,
Including capacitors built in or mounted on the board,
A printed wiring board for relay that is built in or mounted on a substrate so that a capacitor passes through a path from a semiconductor power supply terminal and a path to the ground of a motherboard.
前記基板が、電源プレーンおよびグランドをさらに含む請求項1に記載の中継用印刷配線板。   The printed wiring board for relay according to claim 1, wherein the substrate further includes a power plane and a ground. 前記基板が、前記電源プレーンに設けられた少なくとも1つのEBG単位セルをさらに含む請求項2に記載の中継用印刷配線板。   The printed wiring board for relay according to claim 2, wherein the substrate further includes at least one EBG unit cell provided on the power plane. 前記コンデンサが、前記基板に内蔵されている請求項1〜3のいずれかに記載の中継用印刷配線板。   The printed wiring board for relay according to claim 1, wherein the capacitor is built in the substrate. 前記基板が、両表面に同じピッチで、かつ前記基板を挟んで面対称に形成された端子をさらに備えており、前記基板を挟んで面対称に形成された端子同士が、電気的に接続されている請求項1〜4のいずれかに記載の中継用印刷配線板。   The board further includes terminals formed on both surfaces at the same pitch and symmetrical with respect to the board, and the terminals formed symmetrical with respect to the board are electrically connected to each other. The printed wiring board for relay according to any one of claims 1 to 4. 前記EBG単位セルが、
電源層およびグラウンド層を含み、
電源層に形成される電源層パターンが、隣接するEBG単位セル間を接続する直流給電路であるブランチと、電源層電極とを含み、
容量結合素子本体を含む容量結合素子が、前記電源層電極と対向するように層間を設けて配置され、
前記電源層パターンが、前記電源層電極から延在して該電極周囲の少なくとも一部を囲むように形成された電源層配線をさらに含むか、前記容量結合素子が、前記容量結合素子本体から延在して該本体周囲の少なくとも一部を囲むように形成された容量結合素子配線をさらに含むか、あるいは前記電源層パターンが前記電源層配線をさらに含みかつ前記容量結合素子が前記容量結合素子配線をさらに含み、
前記電源層パターンと前記容量結合素子とが、前記電源層配線および前記容量結合素子配線の少なくとも一方に接続されたビアを介して接続されるEBG単位セルが周期的に配置されたEBG構造を有する請求項3〜5のいずれかに記載の中継用印刷配線板。
The EBG unit cell is
Including power and ground layers,
The power supply layer pattern formed in the power supply layer includes a branch that is a DC power supply path that connects adjacent EBG unit cells, and a power supply layer electrode,
A capacitive coupling element including a capacitive coupling element body is disposed with an interlayer so as to face the power supply layer electrode,
The power supply layer pattern further includes power supply layer wiring extending from the power supply layer electrode and surrounding at least a part of the periphery of the electrode, or the capacitive coupling element extends from the capacitive coupling element body. And further includes a capacitive coupling element wiring formed so as to surround at least a part of the periphery of the main body, or the power supply layer pattern further includes the power supply layer wiring and the capacitive coupling element is the capacitive coupling element wiring. Further including
The power supply layer pattern and the capacitive coupling element have an EBG structure in which EBG unit cells connected via at least one of the power supply layer wiring and the capacitive coupling element wiring are periodically arranged. The printed wiring board for relay according to any one of claims 3 to 5.
前記電源層電極および前記容量結合素子本体が略矩形で略同じ大きさを有しており、
前記ブランチが、スリットを形成することによって区別されている電源層電極の1つの角部から隣接する一方の角部近傍まで延在し、
前記容量結合素子配線が、容量結合素子本体の角部からブランチが延在している方向に延在し、
ブランチと容量結合素子配線とが、それぞれの先端部でビアを介して接続されている請求項6に記載の中継用印刷配線板。
The power supply layer electrode and the capacitive coupling element body are substantially rectangular and have substantially the same size,
The branch extends from one corner of the power layer electrode, which is distinguished by forming a slit, to the vicinity of one adjacent corner;
The capacitive coupling element wiring extends in a direction in which a branch extends from a corner of the capacitive coupling element body;
The printed wiring board for relay according to claim 6, wherein the branch and the capacitive coupling element wiring are connected to each other through a via at each tip portion.
前記電源層電極および前記容量結合素子本体が略矩形で略同じ大きさを有しており、前記電源層配線が電源層電極周囲を少なくとも略一辺の長さを有しており、前記容量結合素子配線が容量結合素子本体周囲を少なくとも半周囲み、
電源層配線と容量結合素子配線とが、それぞれの先端部でビアを介して接続されている請求項6に記載の中継用印刷配線板。
The power supply layer electrode and the capacitive coupling element body are substantially rectangular and have substantially the same size, and the power supply layer wiring has a length of at least substantially one side around the power supply layer electrode, and the capacitive coupling element The wiring sees at least half the circumference of the capacitive coupling element body,
The printed wiring board for relay according to claim 6, wherein the power supply layer wiring and the capacitive coupling element wiring are connected to each other at a leading end portion via a via.
前記電源層パターンと前記容量結合素子との層間の厚みが25μm以下である請求項6〜8のいずれかに記載の中継用印刷配線板。   The printed wiring board for relay according to any one of claims 6 to 8, wherein a thickness between layers of the power supply layer pattern and the capacitive coupling element is 25 µm or less.
JP2016210991A 2016-10-27 2016-10-27 Printed circuit board for relay Active JP6804261B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016210991A JP6804261B2 (en) 2016-10-27 2016-10-27 Printed circuit board for relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016210991A JP6804261B2 (en) 2016-10-27 2016-10-27 Printed circuit board for relay

Publications (2)

Publication Number Publication Date
JP2018073956A true JP2018073956A (en) 2018-05-10
JP6804261B2 JP6804261B2 (en) 2020-12-23

Family

ID=62114360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016210991A Active JP6804261B2 (en) 2016-10-27 2016-10-27 Printed circuit board for relay

Country Status (1)

Country Link
JP (1) JP6804261B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112379185A (en) * 2020-11-06 2021-02-19 海光信息技术股份有限公司 Power noise test structure of bare chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068858A (en) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof, and semiconductor device
JP2002141671A (en) * 2000-10-31 2002-05-17 Kyocera Corp Multilayered wiring board and electronic parts module using it
JP2002222892A (en) * 2001-01-26 2002-08-09 Kyocera Corp Multilayer wiring board
JP2008010859A (en) * 2006-06-02 2008-01-17 Renesas Technology Corp Semiconductor device
JP2008131509A (en) * 2006-11-22 2008-06-05 Nec Tokin Corp Ebg body structure, and noise filter
WO2018021148A1 (en) * 2016-07-27 2018-02-01 国立大学法人 岡山大学 Printed wiring board
WO2018021150A1 (en) * 2016-07-27 2018-02-01 国立大学法人 岡山大学 Printed wiring board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068858A (en) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof, and semiconductor device
JP2002141671A (en) * 2000-10-31 2002-05-17 Kyocera Corp Multilayered wiring board and electronic parts module using it
JP2002222892A (en) * 2001-01-26 2002-08-09 Kyocera Corp Multilayer wiring board
JP2008010859A (en) * 2006-06-02 2008-01-17 Renesas Technology Corp Semiconductor device
JP2008131509A (en) * 2006-11-22 2008-06-05 Nec Tokin Corp Ebg body structure, and noise filter
WO2018021148A1 (en) * 2016-07-27 2018-02-01 国立大学法人 岡山大学 Printed wiring board
WO2018021150A1 (en) * 2016-07-27 2018-02-01 国立大学法人 岡山大学 Printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112379185A (en) * 2020-11-06 2021-02-19 海光信息技术股份有限公司 Power noise test structure of bare chip
CN112379185B (en) * 2020-11-06 2023-03-21 海光信息技术股份有限公司 Bare chip power supply noise test structure

Also Published As

Publication number Publication date
JP6804261B2 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US9192044B2 (en) Printed wiring board, semiconductor package, and printed circuit board
KR101564070B1 (en) Printed circuit board and semiconductor package using the same
JP2013232613A (en) Wiring board and electronic apparatus
TWI752743B (en) Vertical interconnection structure of a multi-layer substrate
JP2015185812A (en) component built-in circuit board
TW506089B (en) Wiring board and semiconductor device using the same
JP4830539B2 (en) Multilayer printed circuit board
JP5701806B2 (en) EBG structure and semiconductor device
JP2007250928A (en) Multilayer printed wiring board
US20130170167A1 (en) Printed circuit board
JP6804261B2 (en) Printed circuit board for relay
CN104812170A (en) High frequency module
KR102176897B1 (en) Printed circuit board
US20070228578A1 (en) Circuit substrate
JP2013021269A (en) Wiring substrate with built-in component
US20090237902A1 (en) Multilayer printed wiring board and electronic device using the same
JP2010062180A (en) Multilayer printed wiring board
JP2008283114A (en) Electronic component mounting wiring board, and electromagnetic noise removal method of electronic component mounting wiring board
JP2020013917A (en) Wiring board
US8520354B2 (en) Multilayered board semiconductor device with BGA package
JP6744201B2 (en) Printed wiring board
JP2006339563A (en) Circuit board and semiconductor package employing the same
JP5949503B2 (en) High frequency module
JP2020088255A (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201202

R150 Certificate of patent or registration of utility model

Ref document number: 6804261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150