JP2018073956A - Printed circuit board for relay - Google Patents
Printed circuit board for relay Download PDFInfo
- Publication number
- JP2018073956A JP2018073956A JP2016210991A JP2016210991A JP2018073956A JP 2018073956 A JP2018073956 A JP 2018073956A JP 2016210991 A JP2016210991 A JP 2016210991A JP 2016210991 A JP2016210991 A JP 2016210991A JP 2018073956 A JP2018073956 A JP 2018073956A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- coupling element
- capacitive coupling
- supply layer
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本開示は、中継用印刷配線板に関する。 The present disclosure relates to a printed wiring board for relay.
半導体(IC)のパッケージ基板設計において、設計段階であれば、パッケージ基板上にコンデンサを配置して電源ノイズの対策や検討を行うことができる。しかし、設計終了後に、ICの電源ノイズが想定以上に大きいことが判明すると、マザーボード上で電源ノイズの対策を行う必要がある(例えば、特許文献1)。電源ノイズの対策をマザーボード上で行う場合、インダクタンスが増大する。そのため、マザーボード上では、高周波(例えば、1GHz以上)の電源ノイズに対する対策が行いにくい。 In the design of a semiconductor (IC) package substrate, at the design stage, a capacitor can be arranged on the package substrate to take measures against power supply noise and to examine it. However, if it is found that the power supply noise of the IC is larger than expected after the design is completed, it is necessary to take measures against the power supply noise on the motherboard (for example, Patent Document 1). Inductance increases when measures against power supply noise are taken on the motherboard. Therefore, it is difficult to take measures against high-frequency (for example, 1 GHz or more) power supply noise on the motherboard.
本開示の中継用印刷配線板は、基板と、基板に内蔵または実装されたコンデンサとを含み、コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている。 The relay printed wiring board according to the present disclosure includes a substrate and a capacitor built in or mounted on the substrate, and the capacitor is provided on the substrate so that the capacitor passes through a path from the power supply terminal of the semiconductor and a path to the ground of the motherboard. Built-in or implemented.
インダクタンスは、ICの電源端子からマザーボード上で電源ノイズに対する対策を行うコンデンサまでの距離に応じて発生する。発生するインダクタンスを小さくすることができれば、高周波まで対策が可能となる。しかし、ICの電源端子からマザーボードまでの距離が長いと、インダクタンスが増大する。 The inductance is generated according to the distance from the power supply terminal of the IC to the capacitor that takes measures against power supply noise on the motherboard. If the generated inductance can be reduced, measures can be taken up to high frequencies. However, when the distance from the power supply terminal of the IC to the mother board is long, the inductance increases.
本開示の中継用印刷配線板は、コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている。その結果、ICの電源端子からコンデンサまでの距離を短くすることができ、発生するインダクタンスを小さくすることができる。したがって、高周波まで電源ノイズの対策を有効に行うことができる。以下、本開示の中継用印刷配線板について詳細に説明する。 The relay printed wiring board according to the present disclosure is built in or mounted on the substrate so that the capacitor passes through the path from the power supply terminal of the semiconductor and the path to the ground of the motherboard. As a result, the distance from the power supply terminal of the IC to the capacitor can be shortened, and the generated inductance can be reduced. Therefore, it is possible to effectively take measures against power supply noise up to high frequencies. Hereinafter, the relay printed wiring board of the present disclosure will be described in detail.
図1に示すように、本開示の一実施形態に係る中継用印刷配線板1は、ICパッケージ2とマザーボード3とを、はんだボール4を用いて電気的に接続するように使用される。中継用印刷配線板1は、基板11とコンデンサ12とを含む。
As shown in FIG. 1, the relay printed
基板11は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は2種以上を混合して用いてもよい。絶縁性を有する素材として有機樹脂を使用する場合、有機樹脂に補強材を配合してもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、絶縁性を有する素材には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。
The
図2に示すように、基板11には、電源プレーン13およびグランド14が形成されている。電源プレーン13およびグランド14は導体で形成されており、導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。加工性およびコストの観点から銅が望ましい。
As shown in FIG. 2, a
基板11の表面に形成された電源プレーン13およびグランド14の少なくとも一部は、端子15として作用する。端子15は、ICパッケージ側の端子とマザーボード側の端子とを含む。図2に示すように、端子15は、基板11の両表面に同じピッチで配置され、基板11を挟んで面対称に形成されていてもよい。
At least a part of the
コンデンサ12は、ICパッケージ側の端子15とマザーボード側の端子15とを介するように、基板11に内蔵されている。コンデンサ12がこのように内蔵されることによって、IC22の電源端子からの経路とマザーボード3のグランドへの経路とが、コンデンサ12を介して電気的に接続される。コンデンサ12の内蔵位置は特に限定されないが、例えば基板11の厚み方向において、中心からICパッケージ側に内蔵されていている方がよい。
The
電源プレーン13の間やグランド14の間、あるいはこれらとコンデンサ12との間を電気的に接続するために、ビア16が形成されている。ビア16は特に限定されず、例えば導体で形成されている。導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。加工性およびコストの観点から銅であるのがよい。ビア16は、ビア形成用の穴の内壁面に被着されていてもよく、ビア形成用の穴を充填するフィルドビアの形態であってもよい。
A
次に、本開示の一実施形態に係る中継用印刷配線板1の使用方法を説明する。図1に示すように、中継用印刷配線板1を、マザーボード3の表面にはんだボール4を介して接続する。さらに、ICパッケージ2を、中継用印刷配線板1の表面にはんだボール4を介して接続する。このように、中継用印刷配線板1を介して、ICパッケージ2とマザーボード3とが接続される。ICパッケージ2およびマザーボード3としては特に限定されず、従来使用されている一般的なICパッケージおよびマザーボードが挙げられる。
Next, a method for using the relay printed
中継用印刷配線板1をこのように使用することによって、ICパッケージ2に含まれるIC22の電源端子から中継用印刷配線板1に含まれるコンデンサ12までの距離を短くすることができる。その結果、インダクタンスを小さくすることができ、ICパッケージ2に含まれるIC22の高周波の電源ノイズについて、対策や検討を行うことができる。例えば、1GHzを超えるような高周波の電源ノイズであっても、対策や検討を行うことができる。
By using the relay printed
次に、本開示の他の実施形態に係る中継用印刷配線板について説明する。図3に示すように、他の実施形態に係る中継用印刷配線板1’は、少なくとも1つのEBG単位セルで構成されるEBG構造5を含む。「EBG」とは、電磁バンドギャップ(Electromagnetic band gap)のことである。EBG構造5を設ける位置は、ICパッケージ側の端子15に接続する電源プレーン13において、コンデンサ12と接続した箇所よりマザーボード3側に設けられる。中継用印刷配線板1’はEBG構造5を含んでいる以外は、中継用印刷配線板1とほぼ同じ構造を有している。したがって、EBG構造5以外の部材については、中継用印刷配線板1と同じ符号を付して、詳細な説明は省略する。さらに図3では、要部と直接関係のないはんだボール4の一部や端子15の一部は、省略している。
Next, a printed wiring board for relay according to another embodiment of the present disclosure will be described. As shown in FIG. 3, the relay printed
中継用印刷配線板1’に含まれるEBG構造5は特に限定されない。EBG構造5の一実施形態について、図4(A)〜(C)を参照して説明する。
The EBG
図4(A)は、中継用印刷配線板1’に設けられたEBG構造5の一部分を示す。図4(A)に示すように、EBG構造5は、複数のEBG単位セル51で形成されている。図4(A)は、ブランチ522に沿った方向に3つ並べて配置したEBG単位セル51を抜き出して示している。
FIG. 4A shows a part of the
図4(A)に示すEBG単位セル51は、電源層パターン52の電源層配線523および容量結合素子53の容量結合素子配線532は、図4(B)および(C)に示すように、略矩形状の電源層電極521および略矩形状の容量結合素子本体531の周囲をそれぞれ、略一辺および略半周分囲んでいる。
As shown in FIGS. 4B and 4C, the
具体的には、図4(B)に示すように、電源層パターン52は、電源層の一部において、スリットを形成することによって、電源層電極521、ブランチ522および電源層配線523に区別されている。電源層電極521は略矩形を有している。電源層配線523は、電源層電極521の1つの角部521aから隣接する一方の角部521bまで、電源層電極521の略一辺の長さを有している。ブランチ522は、隣接する電源層配線523を介して、その先端部で電源層電極521の1つの角部と接続されている。ブランチ522と電源層電極521の1つの角部との接続は、隣接する電源層配線523を介さないで、両者の一部で直接接続されるのでもよい。
Specifically, as shown in FIG. 4B, the power
図4(C)に示すように、容量結合素子本体531は略矩形を有しており、電源層電極521と略同じ大きさである。容量結合素子配線532は、ブランチ522の1つの角部521aと略同じ位置となるように、容量結合素子本体531の周囲を半周以上囲むように形成されている。
As shown in FIG. 4C, the capacitive
電源層電極521と容量結合素子53とは絶縁層を介して容量結合されている。一方、電源層電極521の一部とブランチ522は隣接する電源層配線523を介するなどして接続され、同時に、容量結合素子53から延在している容量結合素子配線532の先端部でビア54を介してブランチ522と接続されている。ビア54は、例えば銅などの導電性材料で形成されている。
The power
図5は、EBG単位セル51の共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。この共振解析結果から、EBG構造5は、2.4GHz付近の帯域に電磁ノイズ伝搬を抑制する阻止域を設定できることがわかる。したがって、中継用印刷配線板にEBG構造が含まれると、より高周波の電源ノイズであっても、ノイズがマザーボードに伝搬されるのを抑制することができ、対策や検討を行うことができる。
FIG. 5 is a graph showing electromagnetic field simulation results for obtaining the resonance frequency of the resonance circuit of the
本開示の中継用印刷配線板は、上述の実施形態に限定されない。上述の実施形態では、コンデンサ12は、いずれも基板11に内蔵されている。しかし、コンデンサは、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に実装されていてもよい。この場合、ICの電源端子からコンデンサまでの距離をより短くするために、コンデンサは、基板のICパッケージ側に実装されている方がよい。
The relay printed wiring board of the present disclosure is not limited to the above-described embodiment. In the above-described embodiment, all the
上述の実施形態では、端子15は、基板11の両表面に同じピッチで配置され、基板11を挟んで面対称に形成されている。しかし、端子の配置は特に限定されず、基板を挟んで面対称に形成されていなくてもよく、中継用印刷配線板が、パッケージ基板を兼用できるように、上側をIC22のはんだボール4のピッチに合わせ、下側より狭いピッチにしてもよい。
In the above-described embodiment, the
1、1’ 中継用印刷配線板
11 基板
12 コンデンサ
13 電源プレーン
14 グランド
15 端子
16 ビア
2 ICパッケージ
21 パッケージ基板
22 IC
3 マザーボード
4 はんだボール
5 EBG構造
51 EBG単位セル
52 電源層パターン
521 電源層電極
521a、521b 角部
522 ブランチ
523 電源層配線
53 容量結合素子
531 容量結合素子本体
532 容量結合素子配線
54 ビア
1, 1 ′ Printed wiring board for
3
Claims (9)
基板に内蔵または実装されたコンデンサと
を含み、
コンデンサが、半導体の電源端子からの経路とマザーボードのグランドへの経路とを介するように、基板に内蔵または実装されている中継用印刷配線板。 A substrate,
Including capacitors built in or mounted on the board,
A printed wiring board for relay that is built in or mounted on a substrate so that a capacitor passes through a path from a semiconductor power supply terminal and a path to the ground of a motherboard.
電源層およびグラウンド層を含み、
電源層に形成される電源層パターンが、隣接するEBG単位セル間を接続する直流給電路であるブランチと、電源層電極とを含み、
容量結合素子本体を含む容量結合素子が、前記電源層電極と対向するように層間を設けて配置され、
前記電源層パターンが、前記電源層電極から延在して該電極周囲の少なくとも一部を囲むように形成された電源層配線をさらに含むか、前記容量結合素子が、前記容量結合素子本体から延在して該本体周囲の少なくとも一部を囲むように形成された容量結合素子配線をさらに含むか、あるいは前記電源層パターンが前記電源層配線をさらに含みかつ前記容量結合素子が前記容量結合素子配線をさらに含み、
前記電源層パターンと前記容量結合素子とが、前記電源層配線および前記容量結合素子配線の少なくとも一方に接続されたビアを介して接続されるEBG単位セルが周期的に配置されたEBG構造を有する請求項3〜5のいずれかに記載の中継用印刷配線板。 The EBG unit cell is
Including power and ground layers,
The power supply layer pattern formed in the power supply layer includes a branch that is a DC power supply path that connects adjacent EBG unit cells, and a power supply layer electrode,
A capacitive coupling element including a capacitive coupling element body is disposed with an interlayer so as to face the power supply layer electrode,
The power supply layer pattern further includes power supply layer wiring extending from the power supply layer electrode and surrounding at least a part of the periphery of the electrode, or the capacitive coupling element extends from the capacitive coupling element body. And further includes a capacitive coupling element wiring formed so as to surround at least a part of the periphery of the main body, or the power supply layer pattern further includes the power supply layer wiring and the capacitive coupling element is the capacitive coupling element wiring. Further including
The power supply layer pattern and the capacitive coupling element have an EBG structure in which EBG unit cells connected via at least one of the power supply layer wiring and the capacitive coupling element wiring are periodically arranged. The printed wiring board for relay according to any one of claims 3 to 5.
前記ブランチが、スリットを形成することによって区別されている電源層電極の1つの角部から隣接する一方の角部近傍まで延在し、
前記容量結合素子配線が、容量結合素子本体の角部からブランチが延在している方向に延在し、
ブランチと容量結合素子配線とが、それぞれの先端部でビアを介して接続されている請求項6に記載の中継用印刷配線板。 The power supply layer electrode and the capacitive coupling element body are substantially rectangular and have substantially the same size,
The branch extends from one corner of the power layer electrode, which is distinguished by forming a slit, to the vicinity of one adjacent corner;
The capacitive coupling element wiring extends in a direction in which a branch extends from a corner of the capacitive coupling element body;
The printed wiring board for relay according to claim 6, wherein the branch and the capacitive coupling element wiring are connected to each other through a via at each tip portion.
電源層配線と容量結合素子配線とが、それぞれの先端部でビアを介して接続されている請求項6に記載の中継用印刷配線板。 The power supply layer electrode and the capacitive coupling element body are substantially rectangular and have substantially the same size, and the power supply layer wiring has a length of at least substantially one side around the power supply layer electrode, and the capacitive coupling element The wiring sees at least half the circumference of the capacitive coupling element body,
The printed wiring board for relay according to claim 6, wherein the power supply layer wiring and the capacitive coupling element wiring are connected to each other at a leading end portion via a via.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016210991A JP6804261B2 (en) | 2016-10-27 | 2016-10-27 | Printed circuit board for relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016210991A JP6804261B2 (en) | 2016-10-27 | 2016-10-27 | Printed circuit board for relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018073956A true JP2018073956A (en) | 2018-05-10 |
JP6804261B2 JP6804261B2 (en) | 2020-12-23 |
Family
ID=62114360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016210991A Active JP6804261B2 (en) | 2016-10-27 | 2016-10-27 | Printed circuit board for relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6804261B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112379185A (en) * | 2020-11-06 | 2021-02-19 | 海光信息技术股份有限公司 | Power noise test structure of bare chip |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068858A (en) * | 1999-08-27 | 2001-03-16 | Shinko Electric Ind Co Ltd | Multilayer wiring board, manufacture thereof, and semiconductor device |
JP2002141671A (en) * | 2000-10-31 | 2002-05-17 | Kyocera Corp | Multilayered wiring board and electronic parts module using it |
JP2002222892A (en) * | 2001-01-26 | 2002-08-09 | Kyocera Corp | Multilayer wiring board |
JP2008010859A (en) * | 2006-06-02 | 2008-01-17 | Renesas Technology Corp | Semiconductor device |
JP2008131509A (en) * | 2006-11-22 | 2008-06-05 | Nec Tokin Corp | Ebg body structure, and noise filter |
WO2018021148A1 (en) * | 2016-07-27 | 2018-02-01 | 国立大学法人 岡山大学 | Printed wiring board |
WO2018021150A1 (en) * | 2016-07-27 | 2018-02-01 | 国立大学法人 岡山大学 | Printed wiring board |
-
2016
- 2016-10-27 JP JP2016210991A patent/JP6804261B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068858A (en) * | 1999-08-27 | 2001-03-16 | Shinko Electric Ind Co Ltd | Multilayer wiring board, manufacture thereof, and semiconductor device |
JP2002141671A (en) * | 2000-10-31 | 2002-05-17 | Kyocera Corp | Multilayered wiring board and electronic parts module using it |
JP2002222892A (en) * | 2001-01-26 | 2002-08-09 | Kyocera Corp | Multilayer wiring board |
JP2008010859A (en) * | 2006-06-02 | 2008-01-17 | Renesas Technology Corp | Semiconductor device |
JP2008131509A (en) * | 2006-11-22 | 2008-06-05 | Nec Tokin Corp | Ebg body structure, and noise filter |
WO2018021148A1 (en) * | 2016-07-27 | 2018-02-01 | 国立大学法人 岡山大学 | Printed wiring board |
WO2018021150A1 (en) * | 2016-07-27 | 2018-02-01 | 国立大学法人 岡山大学 | Printed wiring board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112379185A (en) * | 2020-11-06 | 2021-02-19 | 海光信息技术股份有限公司 | Power noise test structure of bare chip |
CN112379185B (en) * | 2020-11-06 | 2023-03-21 | 海光信息技术股份有限公司 | Bare chip power supply noise test structure |
Also Published As
Publication number | Publication date |
---|---|
JP6804261B2 (en) | 2020-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354975B2 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
US9192044B2 (en) | Printed wiring board, semiconductor package, and printed circuit board | |
KR101564070B1 (en) | Printed circuit board and semiconductor package using the same | |
JP2013232613A (en) | Wiring board and electronic apparatus | |
TWI752743B (en) | Vertical interconnection structure of a multi-layer substrate | |
JP2015185812A (en) | component built-in circuit board | |
TW506089B (en) | Wiring board and semiconductor device using the same | |
JP4830539B2 (en) | Multilayer printed circuit board | |
JP5701806B2 (en) | EBG structure and semiconductor device | |
JP2007250928A (en) | Multilayer printed wiring board | |
US20130170167A1 (en) | Printed circuit board | |
JP6804261B2 (en) | Printed circuit board for relay | |
CN104812170A (en) | High frequency module | |
KR102176897B1 (en) | Printed circuit board | |
US20070228578A1 (en) | Circuit substrate | |
JP2013021269A (en) | Wiring substrate with built-in component | |
US20090237902A1 (en) | Multilayer printed wiring board and electronic device using the same | |
JP2010062180A (en) | Multilayer printed wiring board | |
JP2008283114A (en) | Electronic component mounting wiring board, and electromagnetic noise removal method of electronic component mounting wiring board | |
JP2020013917A (en) | Wiring board | |
US8520354B2 (en) | Multilayered board semiconductor device with BGA package | |
JP6744201B2 (en) | Printed wiring board | |
JP2006339563A (en) | Circuit board and semiconductor package employing the same | |
JP5949503B2 (en) | High frequency module | |
JP2020088255A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6804261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |