JP2018069656A - Pwm processing circuit and image formation apparatus - Google Patents

Pwm processing circuit and image formation apparatus Download PDF

Info

Publication number
JP2018069656A
JP2018069656A JP2016214726A JP2016214726A JP2018069656A JP 2018069656 A JP2018069656 A JP 2018069656A JP 2016214726 A JP2016214726 A JP 2016214726A JP 2016214726 A JP2016214726 A JP 2016214726A JP 2018069656 A JP2018069656 A JP 2018069656A
Authority
JP
Japan
Prior art keywords
period
change
clock
pulse
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016214726A
Other languages
Japanese (ja)
Other versions
JP6822071B2 (en
Inventor
慎一 浅井
Shinichi Asai
慎一 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2016214726A priority Critical patent/JP6822071B2/en
Publication of JP2018069656A publication Critical patent/JP2018069656A/en
Application granted granted Critical
Publication of JP6822071B2 publication Critical patent/JP6822071B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PROBLEM TO BE SOLVED: To generate a PWM signal for image formation in a proper cycle using a partial variable power clock.SOLUTION: A PWM processing circuit 140 to which a partial variable power clock having a different cycle at a position where the laser beam is scanned on a photoreceptor is input and which generates a PWM signal in accordance with the partial variable power clock and image data includes: a delay unit 141 which generates a plurality of delay signals with the different timings at a prescribed interval from a partial variable power clock signal; a state detection unit 142 which obtains a state detection result showing the fact that what stage of the plurality of delay signals is equivalent to the cycle of one pulse of the partial variable power clock signal during the image formation operation; a selection unit 144 which selects the delay signal equivalent to the timing of the start and end of the pulse of the PWM signal to be output in accordance with the state detection result and image data; and a pulse generation unit 145 which generates the PWM signal in accordance with the timing of the delay signal selected by the selection unit.SELECTED DRAWING: Figure 1

Description

本発明は、画像形成用に部分変倍クロックを用いた場合に適切な周期のPWM信号を生成し、良好な画像を形成可能なPWM処理回路及び画像形成装置の技術に関する。   The present invention relates to a technique of a PWM processing circuit and an image forming apparatus capable of generating a PWM signal having an appropriate period when a partial scaling clock is used for image formation and forming a good image.

画像形成装置として、画像データに応じてPWM信号を作像信号として生成し、この作像信号を用いて主走査方向の1ライン又は数ラインの画像形成を行うと共に、この主走査方向のライン毎の画像形成を副走査方向に繰り返して1頁分の画像形成を行うものが知られている。   As an image forming apparatus, a PWM signal is generated as an image forming signal in accordance with image data, and an image of one line or several lines in the main scanning direction is formed using the image forming signal, and each line in the main scanning direction is formed. It is known that image formation of one page is repeated in the sub-scanning direction to form an image for one page.

その一例として、電子写真方式の画像形成装置では、画像データから作像信号(PWM回路によるPWM信号)を生成し、PWM信号に応じて変調したレーザビームを主走査方向に走査し、これと並行して、副走査方向に回転する像担持体上に、前記レーザビームによって画像を形成している。   As an example, in an electrophotographic image forming apparatus, an image forming signal (PWM signal by a PWM circuit) is generated from image data, and a laser beam modulated in accordance with the PWM signal is scanned in the main scanning direction. An image is formed by the laser beam on the image carrier that rotates in the sub-scanning direction.

この種のレーザビームによる露光装置を備える静電方式の画像形成装置においては、感光体上に形成される静電潜像の画像はレーザビームによる主走査と感光体の移動(回転)に伴う副走査との合成によって形成される。
この場合、図9に示すように、レーザダイオード151からのレーザビームはポリゴンミラー152で主走査方向にスキャンされ、回転する感光体153上に静電潜像が形成される。ここに示すように、感光体153の主走査方向中央部と主走査方向端部とでは、感光体153に対するレーザビームの角度が違っている。このため、ポリゴンミラー152が一定の各速度で回転していても、感光体153の主走査方向端部では主走査方向中央部付近より主走査速度が速くなる。すなわち、画像の端部において、1画素の大きさが中央部よりも主走査方向に伸びたものとなる。
In an electrostatic image forming apparatus provided with this type of laser beam exposure apparatus, an electrostatic latent image formed on a photoconductor is sub-scanned with main scanning by the laser beam and movement (rotation) of the photoconductor. Formed by combining with scanning.
In this case, as shown in FIG. 9, the laser beam from the laser diode 151 is scanned in the main scanning direction by the polygon mirror 152, and an electrostatic latent image is formed on the rotating photoconductor 153. As shown here, the angle of the laser beam with respect to the photoconductor 153 differs between the central portion of the photoconductor 153 in the main scanning direction and the end portion in the main scanning direction. For this reason, even if the polygon mirror 152 rotates at a constant speed, the main scanning speed is higher at the end portion in the main scanning direction of the photoconductor 153 than in the vicinity of the central portion in the main scanning direction. That is, at the edge of the image, the size of one pixel extends in the main scanning direction from the center.

なお、このような主走査方向の中央部と端部での1画素の大きさが伸び縮みする現象を抑えるべく、光学系にfθレンズなどが配置されている。しかし、各部の取り付け位置ずれなどによって、以上の現象を完全に解決することは難しい。
そこで、以上のような影響を抑制するため、主走査方向の1ラインを複数の任意の領域に区切り、その領域内において画像処理用のクロックパルスの周期を電気的に変化させる処理(以下、「部分変倍処理」)を行うようにしている。
Note that an fθ lens or the like is arranged in the optical system in order to suppress such a phenomenon that the size of one pixel at the center and the end in the main scanning direction expands and contracts. However, it is difficult to completely solve the above phenomenon due to the displacement of the mounting position of each part.
Accordingly, in order to suppress the influence as described above, one line in the main scanning direction is divided into a plurality of arbitrary regions, and a process of electrically changing the cycle of the clock pulse for image processing in the region (hereinafter, “ Partial zoom processing ") is performed.

このような画像形成装置における補正についての技術としては、たとえば、以下の特許文献などに記載されている。   Techniques for correction in such an image forming apparatus are described in the following patent documents, for example.

特許第3812003公報Japanese Patent No. 3812003

以上の先行技術では、補正係数に応じて安定した部分変倍処理のクロック(以下、「部分変倍クロック」)を生成することができる。
しかし、以上の先行技術では、レーザダイオードを駆動するためのPWMを生成するPWM処理回路については何ら配慮されていない。従って、PWM処理回路に使用される部品の精度によっては、入力される部分変倍クロックの周期の変更(部分変倍処理の変化点)に正確に対応してPWM信号を生成できるとは限らない問題がある。
In the above prior art, a stable partial scaling clock (hereinafter referred to as “partial scaling clock”) can be generated in accordance with the correction coefficient.
However, in the above prior art, no consideration is given to the PWM processing circuit that generates the PWM for driving the laser diode. Therefore, depending on the accuracy of the components used in the PWM processing circuit, it is not always possible to generate a PWM signal in correspondence with the change in the period of the input partial scaling clock (change point of the partial scaling process). There's a problem.

また、部分変倍クロックを用いてPWM信号を生成した場合であって、部分変倍処理の変化点において1ドットの周期が急激に変化する場合、その変化の影響が画質(例えば、濃度)変化として現れる可能性があるという問題もある。
本発明は、上記の課題を解決するためになされたものであって、その目的は、画像形成用に部分変倍クロックを用いた場合に適切な周期のPWM信号を生成し、良好な画像を形成可能なPWM処理回路及び画像形成装置を実現することにある。
Further, when a PWM signal is generated using a partial scaling clock, and the period of one dot changes suddenly at the changing point of the partial scaling process, the influence of the change is an image quality (for example, density) change. There is also a problem that it may appear as.
The present invention has been made in order to solve the above-described problems, and an object of the present invention is to generate a PWM signal having an appropriate period when a partial magnification clock is used for image formation, and to produce a good image. It is to realize a formable PWM processing circuit and an image forming apparatus.

上述した目的のうち少なくとも一つを実現するために、本発明の一側面が反映されたPWM処理回路と画像形成装置は、以下のように構成される。
(1)本発明の一側面が反映されたPWM処理回路は、画像データに応じて変調されたPWM信号により発光するレーザ光を感光体上に所定の角速度で回転するポリゴンミラーにより走査して画像を形成する画像形成装置に使用され、前記レーザ光が前記感光体上で走査される位置において異なる周期を有する部分変倍クロックが入力され、前記部分変倍クロックと前記画像データとに応じて前記PWM信号を生成するPWM処理回路であって、前記部分変倍クロック信号から所定の間隔でタイミングの異なる複数の遅延信号を生成する遅延部と、前記複数の遅延信号の何段分が前記部分変倍クロック信号の1パルスの周期に相当するかの状態検出結果を画像形成動作中に求める状態検出部と、前記状態検出結果と前記画像データとに応じて、出力すべきPWM信号のパルスの開始と終了のタイミングに相当する遅延信号を選択する選択部と、前記選択部で選択された前記遅延信号のタイミングに応じてPWM信号を生成するパルス発生部と、を備えたことを特徴とする。
In order to achieve at least one of the above objects, a PWM processing circuit and an image forming apparatus reflecting one aspect of the present invention are configured as follows.
(1) A PWM processing circuit reflecting one aspect of the present invention scans a laser beam emitted by a PWM signal modulated in accordance with image data by a polygon mirror rotating at a predetermined angular velocity on a photoconductor, and images And a partial magnification clock having a different period at a position where the laser beam is scanned on the photoconductor, and the partial magnification clock and the image data according to the image data. A PWM processing circuit that generates a PWM signal, a delay unit that generates a plurality of delay signals having different timings at a predetermined interval from the partial scaling clock signal; and how many stages of the plurality of delay signals are the partial variation A state detection unit that obtains a state detection result corresponding to one pulse period of the double clock signal during the image forming operation, and according to the state detection result and the image data A selection unit that selects a delay signal corresponding to the start and end timing of a pulse of the PWM signal to be output; a pulse generation unit that generates a PWM signal according to the timing of the delay signal selected by the selection unit; It is provided with.

また、本発明の一側面が反映された画像形成装置は、異なる周期を有する部分変倍クロックを生成する部分変倍クロック生成部と、部分変倍クロックのタイミングに応じて画像データに応じて変調されたPWM信号を生成する以上のPWM処理回路と、前記PWM信号により発光するレーザ光を感光体上に所定の角速度で回転するポリゴンミラーにより走査して画像を形成する画像形成部と、を備えたことを特徴とする。   An image forming apparatus reflecting one aspect of the present invention includes a partial scaling clock generation unit that generates partial scaling clocks having different periods, and modulation according to image data in accordance with the timing of the partial scaling clock. A PWM processing circuit that generates the generated PWM signal, and an image forming unit that forms an image by scanning a laser beam emitted from the PWM signal with a polygon mirror that rotates at a predetermined angular velocity on the photosensitive member. It is characterized by that.

(2)以上の(1)において、前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、一定区間にわたり変化後の当該周期を保つようにする、ことを特徴とする。   (2) In the above (1), the selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and the period of the partial scaling clock is When a change is detected, the period after the change is maintained over a certain interval.

(3)以上の(1)−(2)において、前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、前記部分変倍クロックの周期変化後の複数のパルスを平均化して得た周期をもって、一定区間にわたり変化後の当該周期を保つようにする、ことを特徴とする。   (3) In the above (1)-(2), the selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and the partial scaling When a change in the clock period is detected, a period obtained by averaging a plurality of pulses after the change in the period of the partial magnification clock is maintained, and the period after the change is maintained over a certain period. Features.

(4)以上の(1)−(5)において、前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、前記部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とする、ことを特徴とする。   (4) In the above (1) to (5), the selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and the partial scaling When a change in the clock cycle is detected, a cycle obtained by averaging the pulse before the cycle change of the partial scaling clock and the pulse after the cycle change is used.

(5)以上の(4)において、前記選択部は、前記部分変倍クロックの周期変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期とする、ことを特徴とする。
(6)以上の(4)において、前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、前記部分変倍クロックの周期変化前のパルスと周期変化後のパルスとの間で、周期変化が検出結果よりも小さくなるように複数のパルスにわたって周期を変化させる、ことを特徴とする。
(5) In the above (4), the selection unit sets a period obtained by averaging a plurality of pulses before a period change of the partial scaling clock and a plurality of pulses after the period change. And
(6) In the above (4), the selection unit is a case in which the period of the partial scaling clock is set to change stepwise for each fixed section, and the period of the partial scaling clock is When a change is detected, the period is changed over a plurality of pulses so that the period change is smaller than the detection result between the pulse before the period change of the partial scaling clock and the pulse after the period change. It is characterized by that.

(7)以上の(1)において、前記選択部は、前記部分変倍クロックの周期が各パルス毎に徐々に変化するよう設定されている場合であって、隣接パルス間の周期差に変化が検出された場合に、前記部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とする、ことを特徴とする。   (7) In the above (1), the selection unit is configured such that the period of the partial scaling clock is set to gradually change for each pulse, and the period difference between adjacent pulses is changed. When detected, the period obtained by averaging the pulse before the period change of the partial scaling clock and the pulse after the period change is used.

(8)以上の(7)において、前記選択部は、周期差変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期とする、ことを特徴とする。
(9)以上の(8)において、前記選択部は、隣接パルス間の周期差に変化が検出された場合であって、前記周期差の大きさに応じて、前記複数のパルスを平均化する範囲を変更する、ことを特徴とする。
(8) In the above (7), the selection unit sets a period obtained by averaging a plurality of pulses before a period difference change and a plurality of pulses after a period change.
(9) In the above (8), the selection unit detects a change in the period difference between adjacent pulses, and averages the plurality of pulses according to the magnitude of the period difference. The range is changed.

(10)以上の(1)−(9)において、前記画像形成装置は主走査方向の画像形成を副走査方向に繰り返して画像形成を実行するものであり、前記選択部は、副走査方向の1つ前の部分変倍クロックの各パルスの周期を保持しておき、処理中の各パルスの周期を、主走査方向に同一位置であって副走査方向1つ前の周期と処理中の各パルスの周期とを平均化して得た周期とする、ことを特徴とする。   (10) In the above (1) to (9), the image forming apparatus performs image formation by repeating image formation in the main scanning direction in the sub-scanning direction. The period of each pulse of the previous partial scaling clock is held, and the period of each pulse being processed is the same position in the main scanning direction and the period preceding the sub-scanning direction and each period being processed The pulse period is averaged to obtain a period.

本発明の一側面が反映されたPWM処理回路と画像形成装置では、以下のような効果が得られる。
(1)本発明の一側面が反映されたPWM処理回路と画像形成装置では、レーザ光が感光体上で走査される位置において異なる周期を有する部分変倍クロックが入力され、部分変倍クロックと画像データとに応じてPWM信号を生成する際に、部分変倍クロック信号から所定の間隔でタイミングの異なる複数の遅延信号を生成し、複数の遅延信号の何段分が部分変倍クロック信号の1パルスの周期に相当するかの状態検出結果を画像形成動作中に求め、状態検出結果と画像データとに応じて、出力すべきPWM信号のパルスの開始と終了のタイミングに相当する遅延信号を選択し、選択部で選択された遅延信号のタイミングに応じてPWM信号を生成している。
In the PWM processing circuit and the image forming apparatus reflecting one aspect of the present invention, the following effects can be obtained.
(1) In the PWM processing circuit and the image forming apparatus reflecting one aspect of the present invention, a partial magnification clock having a different period is input at a position where the laser beam is scanned on the photosensitive member. When generating a PWM signal according to the image data, a plurality of delay signals having different timings are generated from the partial scaling clock signal at a predetermined interval, and the number of stages of the plurality of delay signals is equal to the partial scaling clock signal. A state detection result corresponding to the period of one pulse is obtained during the image forming operation, and a delay signal corresponding to the start and end timing of the pulse of the PWM signal to be output is determined according to the state detection result and the image data. The PWM signal is generated according to the timing of the delay signal selected and selected by the selection unit.

このため、画像形成用に部分変倍クロックを用いた場合に、適切な周期のPWM信号を生成し、良好な画像を形成することが可能になる。
(2)以上の(1)において、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、部分変倍クロックの周期の変化が検出された場合に、一定区間にわたり変化後の当該周期を保つようにすることで、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。
For this reason, when a partial scaling clock is used for image formation, it is possible to generate a PWM signal with an appropriate period and form a good image.
(2) In the above (1), when the period of the partial scaling clock is set to change stepwise for every fixed section, and the change of the period of the partial scaling clock is detected By maintaining the period after change over a certain period, a PWM signal with an appropriate and stable period can be generated even when a partial scaling clock is used for image formation, and a good image can be formed. Is possible.

(3)以上の(1)−(2)において、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、部分変倍クロックの周期の変化が検出された場合に、部分変倍クロックの周期変化後の複数のパルスを平均化して得た周期をもって、一定区間にわたり変化後の当該周期を保つようにすることで、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (3) In the above (1)-(2), it is a case where the period of the partial scaling clock is set to change stepwise for every fixed section, and the change of the period of the partial scaling clock is detected. In such a case, the period obtained by averaging a plurality of pulses after the change of the period of the partial scaling clock is maintained, and the period after the change is maintained over a certain interval, so that the partial scaling clock is used for image formation. Even when the signal is used, it is possible to generate a PWM signal having an appropriate and stable period and form a good image.

(4)以上の(1)−(5)において、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、部分変倍クロックの周期の変化が検出された場合に、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とすることで、急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (4) In the above (1) to (5), it is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and the change of the period of the partial scaling clock is detected. In this case, the period obtained by averaging the pulse before the period change of the partial scaling clock and the pulse after the period change is used to suppress a sudden period change, and the partial scaling clock is used for image formation. Even when the signal is used, it is possible to generate a PWM signal having an appropriate and stable period and form a good image.

(5)以上の(4)において、部分変倍クロックの周期変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期とすることで、急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (5) In the above (4), a rapid cycle change is suppressed by setting a cycle obtained by averaging a plurality of pulses before the cycle change of the partial magnification clock and a plurality of pulses after the cycle change. Even when a partial scaling clock is used for image formation, it is possible to generate a PWM signal with an appropriate and stable period and form a good image.

(6)以上の(4)において、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、部分変倍クロックの周期の変化が検出された場合に、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとの間で、周期変化が検出結果よりも小さくなるように複数のパルスにわたって周期を変化させることで、急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (6) In the above (4), when the period of the partial scaling clock is set to change stepwise for every fixed section, and the change of the period of the partial scaling clock is detected , By changing the cycle over multiple pulses so that the cycle change is smaller than the detection result between the pulse before the cycle change of the partial scaling clock and the pulse after the cycle change, abrupt cycle change is suppressed In addition, even when a partial scaling clock is used for image formation, it is possible to generate a PWM signal having an appropriate and stable period and form a good image.

(7)以上の(1)において、部分変倍クロックの周期が各パルス毎に徐々に変化するよう設定されている場合であって、隣接パルス間の周期差に変化が検出された場合に、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とすることで、急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (7) In the above (1), when the period of the partial scaling clock is set to gradually change for each pulse, and when a change is detected in the period difference between adjacent pulses, By setting the period obtained by averaging the pulse before and after the period change of the partial scaling clock to a period, a sudden period change is suppressed, and when the partial scaling clock is used for image formation In addition, a PWM signal having an appropriate and stable period can be generated and a good image can be formed.

(8)以上の(7)において、周期差変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期とすることで、急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (8) In the above (7), by setting the period obtained by averaging the plurality of pulses before the period difference change and the plurality of pulses after the period change, the abrupt period change is suppressed, and for image formation Even when a partially variable clock is used, it is possible to generate a PWM signal with an appropriate and stable period and form a good image.

(9)以上の(8)において、隣接パルス間の周期差に変化が検出された場合であって、周期差の大きさに応じて、複数のパルスを平均化する範囲を変更することで、急激な周期変化が安定した状態で適切に抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (9) In the above (8), when a change is detected in the period difference between adjacent pulses, the range for averaging a plurality of pulses is changed according to the magnitude of the period difference, Abrupt changes in the period can be suppressed appropriately in a stable state, and a PWM signal with an appropriate and stable period can be generated even when a partial scaling clock is used for image formation, enabling a good image to be formed. Become.

(10)以上の(1)−(9)において、画像形成装置は主走査方向の画像形成を副走査方向に繰り返して画像形成を実行するものであり、副走査方向の1つ前の部分変倍クロックの各パルスの周期を保持しておき、処理中の各パルスの周期を、主走査方向に同一位置であって副走査方向1つ前の周期と処理中の各パルスの周期とを平均化して得た周期とすることで、急激な周期変化が安定した状態で適切に抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   (10) In the above (1) to (9), the image forming apparatus repeats image formation in the main scanning direction in the sub-scanning direction, and executes image formation. The period of each pulse of the double clock is held, and the period of each pulse being processed is the average of the period before the sub-scanning direction and the period of each pulse being processed at the same position in the main scanning direction. By making the period obtained by the conversion, a rapid period change is appropriately suppressed in a stable state, and a PWM signal having an appropriate and stable period is generated even when a partial scaling clock is used for image formation, A good image can be formed.

本発明の実施形態のPWM処理回路の構成を示す構成図である。It is a block diagram which shows the structure of the PWM processing circuit of embodiment of this invention. 本発明の実施形態の部分変倍クロック生成部の構成を示す構成図である。It is a block diagram which shows the structure of the partial scaling clock generation part of embodiment of this invention. 画像形成装置の信号処理の様子を示す説明図である。It is explanatory drawing which shows the mode of the signal processing of an image forming apparatus. 画像形成装置の信号処理の様子を示す説明図である。It is explanatory drawing which shows the mode of the signal processing of an image forming apparatus. 画像形成装置の信号処理の様子を示す説明図である。It is explanatory drawing which shows the mode of the signal processing of an image forming apparatus. 画像形成装置の信号処理の様子を示す説明図である。It is explanatory drawing which shows the mode of the signal processing of an image forming apparatus. 画像形成装置の信号処理の様子を示す説明図である。It is explanatory drawing which shows the mode of the signal processing of an image forming apparatus. 画像形成装置の信号処理の様子を示す説明図である。It is explanatory drawing which shows the mode of the signal processing of an image forming apparatus. 画像形成の基本的原理を示す説明図である。It is explanatory drawing which shows the basic principle of image formation.

以下、図面を参照して本発明のPWM処理回路及び画像形成装置を実施するための形態(実施形態)を詳細に説明する。
〔PWM処理回路、画像形成装置の構成〕
ここで、図1〜図2に基づいて、画像形成用に部分変倍クロックを用いた場合に適切な周期のPWM信号を生成し、良好な画像を形成可能なPWM処理回路及び画像形成装置の構成を詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments (embodiments) for implementing a PWM processing circuit and an image forming apparatus of the present invention will be described below in detail with reference to the drawings.
[Configuration of PWM processing circuit and image forming apparatus]
Here, based on FIGS. 1 to 2, a PWM processing circuit and an image forming apparatus capable of generating a PWM signal with an appropriate period when a partial scaling clock is used for image formation and forming a good image. The configuration will be described in detail.

ここで、画像形成装置100は、制御部101と、基本クロック生成部105と、部分変倍クロック生成部110と、画像データ記憶部120と、画像処理部130と、PWM処理部140と、プリントエンジン150と、を有して構成されている。
ここで、制御部101は、画像形成装置100の各部を制御ししており、部分変倍クロック生成部110に対して変倍データを供給する。基本クロック生成部105は、画像形成装置100が動作するのにひつような各部の基本クロックを生成している。部分変倍クロック生成部110は、変倍データに応じて、レーザ光が感光体上で走査される位置において異なる周期を有する部分変倍クロックを生成する。画像データ記憶部120は、画像データを記憶する。画像処理部130は、画像データに対して画像形成に必要な各種の画像処理を施して、画像形成用画像データを生成する。なお、本願明細書における以下の説明では、画像形成用画像データを単に画像データと記載する。
The image forming apparatus 100 includes a control unit 101, a basic clock generation unit 105, a partial scaling clock generation unit 110, an image data storage unit 120, an image processing unit 130, a PWM processing unit 140, a print And an engine 150.
Here, the control unit 101 controls each unit of the image forming apparatus 100 and supplies the scaling data to the partial scaling clock generation unit 110. The basic clock generation unit 105 generates a basic clock for each unit that is necessary for the image forming apparatus 100 to operate. The partial scaling clock generation unit 110 generates a partial scaling clock having a different period at a position where the laser beam is scanned on the photoconductor according to the scaling data. The image data storage unit 120 stores image data. The image processing unit 130 performs various image processes necessary for image formation on the image data to generate image forming image data. In the following description of the present specification, image forming image data is simply referred to as image data.

PWM処理部140は、部分変倍クロックが入力され、部分変倍クロックと画像データとに応じてPWM信号を生成する際に、部分変倍クロック信号から所定の間隔でタイミングの異なる複数の遅延信号を生成し、複数の遅延信号の何段分が部分変倍クロック信号の1パルスの周期に相当するかの状態検出結果を画像形成動作中に求め、状態検出結果と画像データとに応じて、出力すべきPWM信号のパルスの開始と終了のタイミングに相当する遅延信号を選択し、選択部で選択された遅延信号のタイミングに応じてPWM信号を生成する、PWM処理回路である。プリントエンジン150は、感光体に画像を形成して用紙に転写する画像形成部であり、PWM信号により発光するレーザ光を感光体上に所定の角速度で回転するポリゴンミラーにより走査して画像を形成する。   The PWM processing unit 140 receives a partial magnification clock, and generates a PWM signal according to the partial magnification clock and the image data. When the PWM processing unit 140 generates a PWM signal, a plurality of delay signals having different timings from the partial magnification clock signal at predetermined intervals. The state detection result of how many stages of the plurality of delay signals correspond to the period of one pulse of the partial magnification clock signal is obtained during the image forming operation, and according to the state detection result and the image data, This is a PWM processing circuit that selects a delay signal corresponding to the start and end timing of a pulse of a PWM signal to be output and generates a PWM signal according to the timing of the delay signal selected by the selection unit. The print engine 150 is an image forming unit that forms an image on a photosensitive member and transfers the image to a sheet. The laser beam emitted by the PWM signal is scanned on the photosensitive member by a polygon mirror that rotates at a predetermined angular velocity to form an image. To do.

ここで、遅延素子列部141は、部分変倍クロック信号から所定の間隔でタイミングの異なる複数の遅延信号を生成する。この遅延素子列部141は、部分変倍クロックの1〜2周期分について、数百段程度に細かく遅延させるように、遅延素子が数百段接続されていて、遅延信号群を出力する。例えば、遅延素子列141は、部分変倍クロックの1周期分について400〜500段程度に細かく遅延させるように、遅延素子が512段接続されている。状態検出部142は、複数の遅延信号の何段分が部分変倍クロック信号の1パルスの周期に相当するかの状態検出結果を画像形成動作中に求める。メモリ143は、状態検出結果を記憶し、記憶した状態検出結果(1画素または数画素前の状態検出結果や、1主走査ライン前であって主走査方向に同じ位置での状態検出結果)を選択部144に供給する。選択部144は、状態検出結果と画像データとに応じて、出力すべきPWM信号のパルスの開始と終了のタイミングに相当する遅延信号を選択しする。パルス発生部145は、選択部144で選択された遅延信号のタイミングに応じてPWM信号を生成する。   Here, the delay element array unit 141 generates a plurality of delay signals having different timings at predetermined intervals from the partial scaling clock signal. This delay element array unit 141 outputs delay signal groups with hundreds of delay elements connected so as to be finely delayed to about several hundred stages for one to two cycles of the partial scaling clock. For example, in the delay element array 141, the delay elements are connected in 512 stages so as to be finely delayed to about 400 to 500 stages for one period of the partial magnification clock. The state detection unit 142 obtains a state detection result during the image forming operation as to how many stages of the plurality of delay signals correspond to the period of one pulse of the partial scaling clock signal. The memory 143 stores the state detection result, and the stored state detection result (the state detection result one pixel or several pixels before or the state detection result at the same position in the main scanning direction before one main scanning line). This is supplied to the selection unit 144. The selection unit 144 selects a delay signal corresponding to the start and end timing of the pulse of the PWM signal to be output, according to the state detection result and the image data. The pulse generation unit 145 generates a PWM signal according to the timing of the delay signal selected by the selection unit 144.

また、図1における部分変倍クロック生成部110は、例えば、図2のように構成される。この部分変倍クロック生成部110については、先行技術として例示した特許第3812003公報に詳細に記載されているため、ここでは簡単に説明する。
この部分変倍クロック生成部110は、例えば、遅延素子列部111と、状態検出部112と、変倍部113と、選択部114と、パルス発生部115と、を備えて構成されている。
1 is configured as shown in FIG. 2, for example. Since the partial scaling clock generation unit 110 is described in detail in Japanese Patent No. 3812003 exemplified as the prior art, it will be briefly described here.
The partial scaling clock generation unit 110 includes, for example, a delay element array unit 111, a state detection unit 112, a scaling unit 113, a selection unit 114, and a pulse generation unit 115.

ここで、遅延素子列部111は、基本クロック信号から所定の間隔でタイミングの異なる複数の遅延信号を生成する。この遅延素子列部111は、基本クロックの1〜2周期分について、数百段程度に細かく遅延させるように、遅延素子が数百段接続されていて、遅延信号群を出力する。例えば、遅延素子列111は、基本クロックの1周期分について400〜500段程度に細かく遅延させるように、遅延素子が512段接続されている。状態検出部112は、複数の遅延信号の何段分が基本クロック信号の1パルスの周期に相当するかの状態検出結果を画像形成動作中に求める。変倍部113は、状態検出結果に対して変倍データに応じた変倍係数を乗じる。選択部114は、変倍係数が乗じられた状態検出結果に応じて、出力すべき部分変倍クロックのパルスの開始と終了のタイミングに相当する遅延信号を選択しする。パルス発生部115は、選択部114で選択された遅延信号のタイミングに応じて部分変倍クロック信号を生成する。この結果、部分変倍クロック生成部110では、変倍データに準拠した部分変倍クロック信号が生成される。   Here, the delay element array unit 111 generates a plurality of delay signals having different timings at predetermined intervals from the basic clock signal. The delay element array unit 111 outputs delay signal groups having hundreds of delay elements connected so as to be delayed by a few hundred stages for one to two cycles of the basic clock. For example, in the delay element array 111, 512 delay elements are connected so as to be finely delayed by about 400 to 500 stages for one period of the basic clock. The state detection unit 112 obtains the state detection result of how many stages of the plurality of delay signals correspond to the period of one pulse of the basic clock signal during the image forming operation. The scaling unit 113 multiplies the state detection result by a scaling factor corresponding to the scaling data. The selection unit 114 selects a delay signal corresponding to the start and end timings of the partial scaling clock to be output, according to the state detection result multiplied by the scaling coefficient. The pulse generator 115 generates a partially scaled clock signal according to the timing of the delay signal selected by the selector 114. As a result, the partial scaling clock generation unit 110 generates a partial scaling clock signal that conforms to the scaling data.

〔動作〕
以下、部分変倍クロック生成部110の動作と、PWM処理部140の動作を中心に、本実施形態の画像形成装置100の動作説明を行う。
〔部分変倍クロック生成部110の動作〕
遅延素子列部111は、基本クロック生成部105から供給される基本クロック(図2(a))の1〜2周期分について、数百段程度に細かく遅延させた遅延信号群を出力している(図2(b))。
[Operation]
Hereinafter, the operation of the image forming apparatus 100 of the present embodiment will be described focusing on the operation of the partial scaling clock generation unit 110 and the operation of the PWM processing unit 140.
[Operation of Partially Variable Clock Generation Unit 110]
The delay element array unit 111 outputs a delayed signal group that is finely delayed to about several hundred stages for one to two periods of the basic clock (FIG. 2A) supplied from the basic clock generation unit 105. (FIG. 2 (b)).

状態制御部112は、遅延素子列部111の状態検出結果として同期遅延段数を求める。すなわち、状態制御部112において遅延信号(図2(b))と基本クロック信号(図2(a))とを比較し、丁度1クロック分の遅延が発生している遅延信号の段数(同期遅延段数)を状態検出結果として出力する(図2(c))。遅延素子列部111では温度変化や電源電圧の変化などで遅延時間が変化する可能性があるので、画像形成装置100の動作中は状態検出を続ける。   The state control unit 112 obtains the number of synchronous delay stages as the state detection result of the delay element array unit 111. That is, the state control unit 112 compares the delay signal (FIG. 2B) with the basic clock signal (FIG. 2A), and the number of stages of the delay signal (synchronization delay) where a delay of exactly one clock has occurred. The number of stages) is output as the state detection result (FIG. 2C). In the delay element array unit 111, the delay time may change due to a change in temperature, a change in power supply voltage, or the like.

また、画像形成を実行する際に、主走査方向カウント結果や主走査方向端部を示すインデックス信号等による主走査方向位置情報と共に、変倍データがカウント値を変倍部113に供給される。従って、変倍部113は、状態検出結果としての同期遅延段数と、変倍データと、主走査方向位置情報を参照して、その信号が露光時に使用される主走査方向位置に応じた変倍係数を、状態検出結果に対して乗じて、主走査方向位置変倍情報(図2(d))として出力する。   Further, when image formation is performed, scaling data is supplied to the scaling unit 113 along with the main scanning direction position information based on the main scanning direction count result and the index signal indicating the end in the main scanning direction. Therefore, the scaling unit 113 refers to the number of synchronization delay stages as the state detection result, the scaling data, and the main scanning direction position information, and the scaling unit 113 performs scaling according to the main scanning direction position used at the time of exposure. The coefficient is multiplied to the state detection result, and the result is outputted as position scaling information in the main scanning direction (FIG. 2D).

選択部114は、状態検出結果に対して主走査方向位置に応じて変倍係数が乗じられた主走査方向位置変倍情報(図2(d))に応じて、出力すべき部分変倍クロックのパルスの開始タイミングと終了タイミングに相当する遅延信号を選択して出力する(図2(e))。   The selection unit 114 outputs a partial scaling clock to be output according to main scanning direction position scaling information (FIG. 2D) obtained by multiplying the state detection result by a scaling factor according to the main scanning direction position. A delay signal corresponding to the start timing and end timing of the first pulse is selected and output (FIG. 2E).

パルス発生部115は、選択部114で選択された遅延信号(図2(e))のタイミングに応じて部分変倍クロック信号を生成する。この結果、部分変倍クロック生成部110では、変倍データに準拠した部分変倍クロック信号が生成される(図2(f))。
この場合、遅延素子列部111の遅延時間が何等かの理由により変動した場合でも、その際の状態検出結果(同期遅延段数)を基本クロックを用いて正確に求めているため、部分変倍クロック信号の立ち上がりのタイミングと立ち下がりのタイミングとを正確に生成し、主走査方向位置に応じた変倍係数に応じた正確な部分変倍クロック信号を生成できる。なお、この部分変倍クロック生成部110については、一例を示したものであって、他の構成や異なる動作により部分変倍クロック信号を生成するものであっても構わない。
The pulse generator 115 generates a partially scaled clock signal in accordance with the timing of the delayed signal (FIG. 2 (e)) selected by the selector 114. As a result, the partial scaling clock generation unit 110 generates a partial scaling clock signal that conforms to the scaling data (FIG. 2 (f)).
In this case, even when the delay time of the delay element array unit 111 fluctuates for some reason, the state detection result (number of synchronization delay stages) at that time is accurately obtained using the basic clock. It is possible to accurately generate the rising timing and falling timing of the signal, and to generate an accurate partial scaling clock signal corresponding to the scaling coefficient corresponding to the position in the main scanning direction. The partial scaling clock generation unit 110 is an example, and may generate a partial scaling clock signal by another configuration or different operation.

〔PWM処理部140の動作〕
遅延素子列部141は、部分変倍クロック生成部105から供給される部分変倍クロック(図1(a))の1〜2周期分について、数百段程度に細かく遅延させた遅延信号群を出力している(図1(b))。
[Operation of PWM processing unit 140]
The delay element array unit 141 includes a delay signal group that is finely delayed to about several hundred stages for one to two cycles of the partial scaling clock (FIG. 1A) supplied from the partial scaling clock generation unit 105. (FIG. 1 (b)).

状態制御部142は、遅延素子列部141の状態検出結果として同期遅延段数を求める。すなわち、状態制御部142において遅延信号(図1(b))と部分変倍クロック信号(図1(a))とを比較し、丁度1クロック分の遅延が発生している遅延信号の段数(同期遅延段数)を状態検出結果として出力する(図1(c))。遅延素子列部141では温度変化や電源電圧の変化などで遅延時間が変化する可能性があるので、画像形成装置100の動作中は状態検出を続ける。なお、状態検出部142は、状態検出結果をメモリ143にも供給する。   The state control unit 142 obtains the number of synchronous delay stages as the state detection result of the delay element array unit 141. That is, the state control unit 142 compares the delayed signal (FIG. 1B) with the partially scaled clock signal (FIG. 1A), and the number of stages of the delayed signal in which a delay of exactly one clock is generated ( (Synchronization delay stage number) is output as a state detection result (FIG. 1C). In the delay element array unit 141, the delay time may change due to a change in temperature, a change in power supply voltage, or the like. The state detection unit 142 also supplies the state detection result to the memory 143.

なお、メモリ143は、主走査方向に複数パルス分の過去の状態検出結果や、副走査方向に1ライン前であって主走査方向に同位置の状態検出結果を状態検出履歴(図1(c’))として、選択部144に出力する。
選択部144は、状態検出結果(図1(c))に対して、画像処理部130からの画像データ(図1(d))を乗じて、出力すべきPWM信号のパルスの開始タイミングと終了タイミングに相当する遅延信号を選択して出力する(図1(e))。なお、状態検出結果(図1(c))により、PWM信号がデューティー100%の状態で、出力すべきPWM信号のパルスの開始タイミングと終了タイミングに相当する遅延信号が定まる。更に、画像データ(図1(d))の濃度等の信号値に応じて、PWM信号のデューティーに応じて、出力すべきPWM信号のパルスの開始タイミングと終了タイミングに相当する遅延信号が定まる(図1(e))。
Note that the memory 143 displays the state detection history of the past state detection results for a plurality of pulses in the main scanning direction and the state detection result at the same position in the main scanning direction one line before in the sub-scanning direction (FIG. 1C ')) To the selection unit 144.
The selection unit 144 multiplies the state detection result (FIG. 1C) by the image data (FIG. 1D) from the image processing unit 130, and starts and ends the pulse of the PWM signal to be output. A delay signal corresponding to the timing is selected and output (FIG. 1 (e)). The state detection result (FIG. 1C) determines a delay signal corresponding to the start timing and end timing of the pulse of the PWM signal to be output in a state where the PWM signal is 100% duty. Further, delay signals corresponding to the start timing and end timing of the pulse of the PWM signal to be output are determined according to the duty of the PWM signal according to the signal value such as the density of the image data (FIG. 1D) ( FIG. 1 (e)).

パルス発生部145は、選択部144で選択された遅延信号(図1(e))のタイミング(パルスの開始タイミングと終了タイミング)に応じた状態のPWM信号を生成する(図1(f))。この結果、部分変倍クロック生成部140では、部分変倍クロックを基準として、画像データに応じたPWM信号が生成される。   The pulse generator 145 generates a PWM signal in a state corresponding to the timing (pulse start timing and end timing) of the delay signal (FIG. 1 (e)) selected by the selector 144 (FIG. 1 (f)). . As a result, the partial scaling clock generation unit 140 generates a PWM signal corresponding to the image data using the partial scaling clock as a reference.

この場合、遅延素子列部141の遅延時間が何等かの理由により変動した場合でも、その際の状態検出結果(同期遅延段数)を部分変倍クロックを用いて正確に求めているため、部分変倍クロック信号に応じたPWM信号の立ち上がりのタイミングと立ち下がりのタイミングとを正確に生成することができる。このため、画像形成用に部分変倍クロックを用いた場合に、適切な周期のPWM信号を生成し、良好な画像を形成することが可能になる。   In this case, even if the delay time of the delay element array unit 141 fluctuates for some reason, the state detection result (the number of synchronization delay stages) at that time is accurately obtained using the partial scaling clock, and therefore the partial variation The rising timing and falling timing of the PWM signal corresponding to the double clock signal can be accurately generated. For this reason, when a partial scaling clock is used for image formation, it is possible to generate a PWM signal with an appropriate period and form a good image.

なお、このPWM処理部140では、PWM信号の1パルスを作成する毎に状態検出部142で検出された状態検出結果を利用しているため、部分変倍クロックの周期が1主走査ライン内で変化する場合であっても、部分変倍クロックの周期変化と画像データの信号値とに対応した正確なパルス幅のPWM信号を生成することが可能になる。   Since the PWM processing unit 140 uses the state detection result detected by the state detection unit 142 every time one pulse of the PWM signal is generated, the period of the partial scaling clock is within one main scanning line. Even if it changes, it becomes possible to generate a PWM signal having an accurate pulse width corresponding to the period change of the partial scaling clock and the signal value of the image data.

〔PWM処理部140の詳細動作〕
〔詳細動作(1)〕
図3のように、選択部144は、部分変倍クロックのパルスの周期(周波数fの逆数)が一定の区間毎に段階的に変化すると設定されている場合であって、部分変倍クロックの周期の変化が検出された場合に、次に状態検出部142で変化が検出されるまでの一定区間(図3中のh0〜h1,h1〜h2,h2〜h3,h3〜h4,h4〜h5)にわたり、検出された変化後の当該周期を保つように選択を行う。
[Detailed Operation of PWM Processing Unit 140]
[Detailed operation (1)]
As shown in FIG. 3, the selection unit 144 is a case where the pulse period of the partial scaling clock (the reciprocal of the frequency f) is set to change stepwise for each fixed section. When a change in the period is detected, a predetermined interval (h0 to h1, h1 to h2, h2 to h3, h3 to h4, h4 to h5 in FIG. 3) until the state detection unit 142 detects the next change. The selection is performed so as to keep the period after the detected change.

このように、選択部114が一定区間にわたり変化後の当該周期を保つようにすることで、画像形成用に部分変倍クロックを用いた場合にも、適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。
なお、選択部114は、部分変倍クロックのパルス周期の変化を検出するとは、現クロックの状態検出結果(図1(c))と前クロックの状態検出結果(図1(c’))との差分が、規定の閾値を超えたがどうかで判別することができる。なお、部分変倍の設定により周期の変化を知ることも可能である。
As described above, the selection unit 114 maintains the cycle after the change over a certain interval, so that a PWM signal having an appropriate and stable cycle can be generated even when the partial scaling clock is used for image formation. Therefore, it is possible to form a good image.
Note that the selection unit 114 detects the change in the pulse cycle of the partially variable clock, that is, the current clock state detection result (FIG. 1C) and the previous clock state detection result (FIG. 1C ′). It is possible to determine whether or not the difference between the two exceeds a prescribed threshold value. It is also possible to know the change in the period by setting partial magnification.

また、このように、周期が一定区間毎に変化する場合であって、周期が変化したと判断されたとき、選択部114は、メモリ143に保持しておいた状態検出結果を次の周期の変化点まで反映させるようにしても良い。
なお、選択部114は、部分変倍クロックの周波数が一定区間毎の段階的変化であるか、あるいは、連続的に徐々に変化するかの判断については、部分変倍の設定時、制御部101から得る部分変倍の設定情報、あるいは、現クロックと前クロックの周期の差分が規定の閾値を超えたがどうかで判別することが可能である。
Further, in this way, when the cycle changes for every fixed section, and it is determined that the cycle has changed, the selection unit 114 displays the state detection result held in the memory 143 in the next cycle. You may make it reflect to a change point.
Note that the selection unit 114 determines whether the frequency of the partial scaling clock is a stepwise change for each predetermined section or continuously changes gradually when setting the partial scaling. It is possible to determine whether or not the setting information of the partial magnification obtained from the above or whether the difference between the current clock cycle and the previous clock cycle exceeds a prescribed threshold value.

また、選択部114は、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、以上のようにして部分変倍クロックの周期の変化が検出された場合に、部分変倍クロックの周期変化後の複数のパルスを平均化して得た周期をもって、一定区間にわたり変化後の当該周期を保つようにすることで、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   In addition, the selection unit 114 is set so that the period of the partial scaling clock is set to change stepwise for each fixed section, and the change in the period of the partial scaling clock is detected as described above. In this case, by using a period obtained by averaging a plurality of pulses after changing the period of the partial scaling clock, and maintaining the period after the change over a certain interval, the partial scaling clock is used for image formation. In this case, it is possible to generate a PWM signal with an appropriate and stable period and form a good image.

〔詳細動作(2)〕
また、選択部114は、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、以上のようにして部分変倍クロックの周期の変化が検出された場合に、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期の短い区間を作成することも可能である。
[Detailed operation (2)]
In addition, the selection unit 114 is set so that the period of the partial scaling clock is set to change stepwise for each fixed section, and the change in the period of the partial scaling clock is detected as described above. In this case, it is also possible to create a section having a short period obtained by averaging the pulse before the period change of the partial scaling clock and the pulse after the period change.

図3では、区間h0〜h1と区間h1〜h2との変化点であるh1において、部分変倍クロックの周期(周波数)が大きく変化している。そこで、図4のように、変化点h1においては、区間h0〜h1の周波数f0と、区間h1〜h2の周波数f1との中間の周波数f01=(f0+f1)/2の区間(図4(a))を設ける。   In FIG. 3, the period (frequency) of the partially variable clock is greatly changed at h1, which is a change point between the intervals h0 to h1 and the intervals h1 to h2. Therefore, as shown in FIG. 4, at the change point h1, the frequency f01 = (f0 + f1) / 2 between the frequency f0 of the intervals h0 to h1 and the frequency f1 of the intervals h1 to h2 (FIG. 4 (a)). ).

また、同様に、変化点h2においては、区間h1〜h2の周波数f1と、区間h2〜h3の周波数f2との中間の周波数f12=(f1+f2)/2の区間(図4(b))を設ける。また、変化点h3においては、区間h2〜h3の周波数f2と、区間h3〜h4の周波数f2との中間の周波数f23=(f2+f1)/2の区間(図4(c))を設ける。また、変化点h4においては、区間h3〜h4の周波数f1と、区間h4〜h5の周波数f0との中間の周波数f01=(f1+f0)/2の区間(図4(d))を設ける。   Similarly, at the change point h2, an intermediate frequency f12 = (f1 + f2) / 2 between the frequency f1 of the intervals h1 to h2 and the frequency f2 of the intervals h2 to h3 (FIG. 4B) is provided. . At the change point h3, an intermediate frequency f23 = (f2 + f1) / 2 between the frequency f2 of the intervals h2 to h3 and the frequency f2 of the intervals h3 to h4 (FIG. 4C) is provided. At the change point h4, an intermediate frequency f01 = (f1 + f0) / 2 between the frequency f1 of the intervals h3 to h4 and the frequency f0 of the intervals h4 to h5 (FIG. 4 (d)) is provided.

なお、以上の場合に、部分変倍クロックの変化点については、現クロックと前クロックの周期の差分が規定の閾値より大きい場合に、以上のように周期を調整することが望ましい。
これにより、変化点において、部分変倍クロックの急激な周期(周波数)変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。
In the above case, with respect to the changing point of the partially scaled clock, it is desirable to adjust the cycle as described above when the difference between the cycle of the current clock and the previous clock is larger than a prescribed threshold.
As a result, a sudden change in the frequency (frequency) of the partial scaling clock is suppressed at the change point, and a PWM signal having an appropriate and stable cycle is generated even when the partial scaling clock is used for image formation. It is possible to form a clear image.

なお、この際に、部分変倍クロックの周期変化前の1パルスと周期変化後の1パルスとを平均化して得た周期としても良いし、部分変倍クロックの周期変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期としても良い。周期変化前後のそれぞれ複数のパルスを平均化すると、急激な周期変化が更に安定して抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   In this case, a period obtained by averaging one pulse before the period change of the partial scaling clock and one pulse after the period change may be used, or a plurality of pulses before the period change of the partial scaling clock may be used. It is good also as a period obtained by averaging a plurality of pulses after a period change. Averaging multiple pulses before and after the period change, the rapid period change is further suppressed more stably, and a PWM signal with an appropriate and stable period can be generated even when a partial scaling clock is used for image formation. Therefore, it is possible to form a good image.

また、部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、部分変倍クロックの周期の変化が検出された場合に、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとの間で、周期変化が検出結果よりも小さくなるように複数のパルスにわたって周期を徐々に変化させることも可能である。この様子を図5と図6に示す。   In addition, when the period of the partially scaled clock is set to change step by step in a certain interval, and the change of the period of the partially scaled clock is detected, the period change of the partially scaled clock is detected. It is also possible to gradually change the cycle over a plurality of pulses so that the cycle change is smaller than the detection result between the previous pulse and the pulse after the cycle change. This is shown in FIGS.

図5に示す例では、部分変倍クロックの変化点h1,h2,h3,h4,h5,における周期(周波数)の変化が、図3の場合よりも緩やかになるように滑らかになるように調整している。図6に示す例では、部分変倍クロックの変化点h1,h2,h3,h4,h5,における周期(周波数)の変化が、図5よりも更に滑らかになるように調整している。   In the example shown in FIG. 5, the period (frequency) changes at the changing points h1, h2, h3, h4, and h5 of the partially variable clock are adjusted so as to be smoother than in the case of FIG. doing. In the example shown in FIG. 6, the change in the period (frequency) at the changing points h1, h2, h3, h4, and h5 of the partial scaling clock is adjusted so as to be smoother than in FIG.

これにより、部分変倍クロックの変化点における急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。
なお、以上の場合に、部分変倍クロックの変化点については、現クロックと前クロックの周期の差分が規定の閾値より大きい場合に、以上のように周期を調整することが望ましい。
As a result, a sudden cycle change at the changing point of the partial scaling clock is suppressed, and a PWM signal with an appropriate and stable cycle is generated even when the partial scaling clock is used for image formation, thereby forming a good image. It becomes possible to do.
In the above case, with respect to the changing point of the partially scaled clock, it is desirable to adjust the cycle as described above when the difference between the cycle of the current clock and the previous clock is larger than a prescribed threshold.

〔詳細動作(3)〕
また、選択部114は、部分変倍クロックの周期が各パルス毎に徐々に変化するよう設定されている場合であって、隣接パルス間の周期差に変化が検出された場合に、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とすることも可能である。
[Detailed operation (3)]
In addition, the selection unit 114 is configured to change the partial scaling when the period of the partial scaling clock is set to gradually change for each pulse and a change is detected in the period difference between adjacent pulses. It is also possible to obtain a period obtained by averaging the pulses before the clock period change and the pulses after the period change.

図7では、主走査方向の変化点h1,h2,h3,h4,h5において、部分変倍クロックの周期(周波数)の変化率が変化している。そこで、図8のように、各変化点h1〜h5の直後のパルスにおいて、部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期と設定する。   In FIG. 7, at the change points h1, h2, h3, h4, and h5 in the main scanning direction, the rate of change in the period (frequency) of the partial magnification clock changes. Therefore, as shown in FIG. 8, in the pulse immediately after each of the change points h1 to h5, the period obtained by averaging the pulse before the period change of the partial magnification clock and the pulse after the period change is set.

このように部分変倍クロックの変化点におけるパルス周期を調整することで、急激な周期変化が抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。
なお、このように部分変倍クロックの周期が連続的に変化する場合であって、現クロックと前クロックの周期の差分が規定の閾値より大きければ、傾きの差(変化前後のそれぞれの傾きの違い)も大きいと判断し、平均化する区間を数画素間隔に狭める。反対に現クロックと前クロックの周期の差分が規定の閾値より小さければ、傾きが少ないと判断し、平均化する区間を広く取る。このとき、複数の閾値を用意しておき、閾値の大きさに応じて平均化する区間を複数種切りかえてもよい。
By adjusting the pulse period at the changing point of the partial scaling clock in this way, a sudden period change is suppressed, and a PWM signal having an appropriate and stable period can be obtained even when the partial scaling clock is used for image formation. And a good image can be formed.
If the period of the partial scaling clock is continuously changed in this way and the difference between the current clock and the previous clock is greater than a specified threshold, the difference in slope (the respective slopes before and after the change). (Difference) is also determined to be large, and the interval to be averaged is narrowed to an interval of several pixels. On the other hand, if the difference between the current clock and the previous clock is smaller than a predetermined threshold, it is determined that the slope is small, and a wide averaging interval is set. At this time, a plurality of threshold values may be prepared, and a plurality of sections to be averaged may be switched according to the threshold value.

このように、傾きの差、すなわち、周期差の大きさに応じて、複数のパルスを平均化する範囲を変更することで、急激な周期変化が安定した状態で適切に抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   As described above, by changing the range in which a plurality of pulses are averaged according to the difference in inclination, that is, the magnitude of the period difference, abrupt period changes can be appropriately suppressed in a stable state, and image forming can be performed. Even when a partially variable clock is used, it is possible to generate a PWM signal with an appropriate and stable period and form a good image.

〔詳細動作(4)〕
本実施形態における画像形成装置100では、画像形成部としてのプリントエンジン150において、主走査方向の画像形成を副走査方向に繰り返して画像形成を実行するものである(図9参照)。
[Detailed operation (4)]
In the image forming apparatus 100 according to this embodiment, the print engine 150 serving as an image forming unit repeatedly performs image formation in the main scanning direction in the sub-scanning direction (see FIG. 9).

そこで、メモリ143に、副走査方向の1つ前の部分変倍クロックの各パルスの周期(状態検出結果)を保持しておく。そして、選択部114は、処理中の各パルスの周期を、主走査方向に同一位置であって副走査方向1つ前の周期と処理中の各パルスの周期とを平均化して得た周期とする。このようにすることで、急激な周期変化が安定した状態で適切に抑制され、画像形成用に部分変倍クロックを用いた場合にも適切で安定した周期のPWM信号を生成し、良好な画像を形成することが可能になる。   Therefore, the memory 143 holds the period (state detection result) of each pulse of the partial magnification clock immediately before in the sub-scanning direction. Then, the selection unit 114 sets the cycle of each pulse being processed to the cycle obtained by averaging the cycle at the same position in the main scanning direction and the previous cycle in the sub-scanning direction and the cycle of each pulse being processed. To do. By doing so, a rapid cycle change is appropriately suppressed in a stable state, and a PWM signal having a proper and stable cycle is generated even when a partial scaling clock is used for image formation, and a good image is obtained. Can be formed.

なお、この場合に、プリントエンジン150において主走査方向に複数の光ビームを用いて露光を同時に行うような場合には、同時に露光を行う各主走査ラインについてのPWM信号の平均により、各光ビーム間の誤差を平均化させて低減させることが可能になる。
〔その他の動作(1)〕
なお、以上の実施形態におけるPWM処理部140では、PWM信号の1パルスを作成する毎に状態検出部142で検出された状態検出結果を利用していると説明した。この場合、少なくとも以上の変化点付近においては、PWM信号の1パルスを作成する毎に状態検出部142で検出された状態検出結果を利用する必要がある。従って、制御部101からの情報によって予め変化点が明らかな場合には、あるいは、以前の状態検出結果から変化点が予想される場合には、その変化点近傍を除く区間では状態検出の頻度を低下させることも可能である。
In this case, in the case where the print engine 150 simultaneously performs exposure using a plurality of light beams in the main scanning direction, each light beam is obtained by averaging the PWM signals for the main scanning lines that are simultaneously exposed. It is possible to average and reduce the error between the two.
[Other operations (1)]
In the above embodiment, the PWM processing unit 140 has been described as using the state detection result detected by the state detection unit 142 every time one pulse of the PWM signal is generated. In this case, at least in the vicinity of the above change points, it is necessary to use the state detection result detected by the state detection unit 142 every time one pulse of the PWM signal is generated. Therefore, when the change point is known in advance from the information from the control unit 101, or when the change point is predicted from the previous state detection result, the frequency of state detection is set in the section excluding the vicinity of the change point. It can also be reduced.

〔その他の動作(2)〕
以上の図3〜図8に示した部分変倍クロックの特性は一例であって、この特性に限定されるものではない。画像形成装置100において必要とされる特性に合わせ、部分変倍クロックの特性を自由に定めることが可能である。
[Other operations (2)]
The characteristics of the partially variable clock shown in FIGS. 3 to 8 are examples, and the present invention is not limited to these characteristics. It is possible to freely determine the characteristics of the partial scaling clock according to the characteristics required in the image forming apparatus 100.

〔その他の動作(3)〕
なお、以上のPWM処理回路140を用いることが可能な画像形成装置100は、電子写真方式の画像形成装置を想定しているが、これに限定されるものではない。すなわち、各種方式の画像形成装置や印刷装置等、又は、画像形成装置等を内蔵している複合機等に対しても、以上の実施形態のPWM処理部140を用いることが可能である。
[Other operations (3)]
The image forming apparatus 100 that can use the above PWM processing circuit 140 is assumed to be an electrophotographic image forming apparatus, but is not limited thereto. That is, it is possible to use the PWM processing unit 140 of the above-described embodiment also for various types of image forming apparatuses, printing apparatuses, etc., or multi-function peripherals incorporating the image forming apparatus.

100 画像形成装置
101 制御部
105 基本クロック生成部
110 部分変倍クロック生成部
120 画像データ記憶部
130 画像処理部
140 PWM処理部
150 プリントエンジン(画像形成部)
DESCRIPTION OF SYMBOLS 100 Image forming apparatus 101 Control part 105 Basic clock generation part 110 Partial scaling clock generation part 120 Image data storage part 130 Image processing part 140 PWM processing part 150 Print engine (image formation part)

Claims (11)

画像データに応じて変調されたPWM信号により発光するレーザ光を感光体上に所定の角速度で回転するポリゴンミラーにより走査して画像を形成する画像形成装置に使用され、前記レーザ光が前記感光体上で走査される位置において異なる周期を有する部分変倍クロックが入力され、前記部分変倍クロックと前記画像データとに応じて前記PWM信号を生成するPWM処理回路であって、
前記部分変倍クロック信号から所定の間隔でタイミングの異なる複数の遅延信号を生成する遅延部と、
前記複数の遅延信号の何段分が前記部分変倍クロック信号の1パルスの周期に相当するかの状態検出結果を画像形成動作中に求める状態検出部と、
前記状態検出結果と前記画像データとに応じて、出力すべきPWM信号のパルスの開始と終了のタイミングに相当する遅延信号を選択する選択部と、
前記選択部で選択された前記遅延信号のタイミングに応じてPWM信号を生成するパルス発生部と、
を備えたことを特徴とするPWM処理回路。
Used in an image forming apparatus for forming an image by scanning a laser beam emitted by a PWM signal modulated according to image data with a polygon mirror rotating at a predetermined angular velocity on the photoconductor, and the laser beam is used for the photoconductor A PWM processing circuit that receives a partial scaling clock having a different period at a position scanned above and generates the PWM signal according to the partial scaling clock and the image data,
A delay unit that generates a plurality of delay signals having different timings at predetermined intervals from the partial scaling clock signal;
A state detection unit that obtains a state detection result during an image forming operation as to how many stages of the plurality of delay signals correspond to the period of one pulse of the partial scaling clock signal;
A selection unit that selects a delay signal corresponding to the start and end timing of the pulse of the PWM signal to be output according to the state detection result and the image data;
A pulse generator that generates a PWM signal according to the timing of the delayed signal selected by the selector;
A PWM processing circuit comprising:
前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、一定区間にわたり変化後の当該周期を保つようにする、
ことを特徴とする請求項1に記載のPWM処理回路。
The selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and when the change of the period of the partial scaling clock is detected, the selection section Keep the cycle after change over time,
The PWM processing circuit according to claim 1.
前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、前記部分変倍クロックの周期変化後の複数のパルスを平均化して得た周期をもって、一定区間にわたり変化後の当該周期を保つようにする、
ことを特徴とする請求項1−2のいずれか一項に記載のPWM処理回路。
The selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and when the change of the period of the partial scaling clock is detected, the part With a period obtained by averaging a plurality of pulses after changing the period of the variable power clock, keeping the changed period over a certain interval,
The PWM processing circuit according to any one of claims 1-2.
前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、前記部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とする、
ことを特徴とする請求項1−5のいずれか一項に記載のPWM処理回路。
The selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and when the change of the period of the partial scaling clock is detected, the part The period obtained by averaging the pulse before the change of the period of the scaling clock and the pulse after the change of the period,
The PWM processing circuit according to any one of claims 1 to 5.
前記選択部は、前記部分変倍クロックの周期変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期とする、
ことを特徴とする請求項4に記載のPWM処理回路。
The selection unit has a period obtained by averaging a plurality of pulses before a period change of the partial scaling clock and a plurality of pulses after the period change.
The PWM processing circuit according to claim 4.
前記選択部は、前記部分変倍クロックの周期が一定の区間毎に段階的に変化すると設定されている場合であって、前記部分変倍クロックの周期の変化が検出された場合に、前記部分変倍クロックの周期変化前のパルスと周期変化後のパルスとの間で、周期変化が検出結果よりも小さくなるように複数のパルスにわたって周期を変化させる、
ことを特徴とする請求項4に記載のPWM処理回路。
The selection unit is a case where the period of the partial scaling clock is set to change stepwise for each fixed section, and when the change of the period of the partial scaling clock is detected, the part The period is changed over a plurality of pulses so that the period change is smaller than the detection result between the pulse before the period change of the scaling clock and the pulse after the period change.
The PWM processing circuit according to claim 4.
前記選択部は、前記部分変倍クロックの周期が各パルス毎に徐々に変化するよう設定されている場合であって、隣接パルス間の周期差に変化が検出された場合に、前記部分変倍クロックの周期変化前のパルスと周期変化後のパルスとを平均化して得た周期とする、
ことを特徴とする請求項1に記載のPWM処理回路。
The selection unit is configured so that the period of the partial scaling clock is set to gradually change for each pulse, and when the change is detected in the period difference between adjacent pulses, the partial scaling is performed. The period obtained by averaging the pulse before the clock period change and the pulse after the period change,
The PWM processing circuit according to claim 1.
前記選択部は、周期差変化前の複数のパルスと周期変化後の複数のパルスとを平均化して得た周期とする、
ことを特徴とする請求項7に記載のPWM処理回路。
The selection unit has a period obtained by averaging a plurality of pulses before a period difference change and a plurality of pulses after a period change.
The PWM processing circuit according to claim 7.
前記選択部は、隣接パルス間の周期差に変化が検出された場合であって、前記周期差の大きさに応じて、前記複数のパルスを平均化する範囲を変更する、
ことを特徴とする請求項8に記載のPWM処理回路。
The selection unit is a case where a change is detected in a period difference between adjacent pulses, and changes a range in which the plurality of pulses are averaged according to the magnitude of the period difference.
The PWM processing circuit according to claim 8.
前記画像形成装置は主走査方向の画像形成を副走査方向に繰り返して画像形成を実行するものであり、
前記選択部は、副走査方向の1つ前の部分変倍クロックの各パルスの周期を保持しておき、
処理中の各パルスの周期を、主走査方向に同一位置であって副走査方向1つ前の周期と処理中の各パルスの周期とを平均化して得た周期とする、
ことを特徴とする請求項1−9のいずれか一項に記載のPWM処理回路。
The image forming apparatus executes image formation by repeating image formation in the main scanning direction in the sub-scanning direction,
The selection unit holds the period of each pulse of the partial magnification clock immediately before in the sub-scanning direction,
The period of each pulse being processed is the same position in the main scanning direction and the period obtained by averaging the period of the previous pulse in the sub-scanning direction and the period of each pulse being processed,
The PWM processing circuit according to claim 1, wherein
異なる周期を有する部分変倍クロックを生成する部分変倍クロック生成部と、
請求項1乃至請求項10のいずれか一項に記載に記載され、部分変倍クロックのタイミングに応じて画像データに応じて変調されたPWM信号を生成するPWM処理回路と、
前記PWM信号により発光するレーザ光を感光体上に所定の角速度で回転するポリゴンミラーにより走査して画像を形成する画像形成部と、
を備えたことを特徴とする画像形成装置。
A partial scaling clock generator for generating partial scaling clocks having different periods;
A PWM processing circuit according to any one of claims 1 to 10, wherein the PWM processing circuit generates a PWM signal modulated in accordance with image data in accordance with a timing of a partial scaling clock;
An image forming unit that forms an image by scanning a laser beam emitted by the PWM signal with a polygon mirror that rotates at a predetermined angular velocity on a photosensitive member;
An image forming apparatus comprising:
JP2016214726A 2016-11-02 2016-11-02 PWM processing circuit and image forming device Active JP6822071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016214726A JP6822071B2 (en) 2016-11-02 2016-11-02 PWM processing circuit and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016214726A JP6822071B2 (en) 2016-11-02 2016-11-02 PWM processing circuit and image forming device

Publications (2)

Publication Number Publication Date
JP2018069656A true JP2018069656A (en) 2018-05-10
JP6822071B2 JP6822071B2 (en) 2021-01-27

Family

ID=62113390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016214726A Active JP6822071B2 (en) 2016-11-02 2016-11-02 PWM processing circuit and image forming device

Country Status (1)

Country Link
JP (1) JP6822071B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184857A1 (en) * 2022-03-31 2023-10-05 广州童心制物科技有限公司 Laser system and laser driving method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000246959A (en) * 1998-12-28 2000-09-12 Konica Corp Clock generating circuit and image forming apparatus
JP2001088349A (en) * 1999-09-24 2001-04-03 Konica Corp Image forming apparatus
JP2004268503A (en) * 2003-03-11 2004-09-30 Canon Inc Frequency modulation device
JP2005246660A (en) * 2004-03-02 2005-09-15 Naltec Inc Data processing apparatus and data processing method
JP3812003B2 (en) * 1996-09-20 2006-08-23 コニカミノルタホールディングス株式会社 Image forming apparatus
JP2007133085A (en) * 2005-11-09 2007-05-31 Ricoh Co Ltd Laser exposure apparatus, image forming apparatus and copying machine
JP2012210751A (en) * 2011-03-31 2012-11-01 Kyocera Document Solutions Inc Image forming apparatus
JP2013111893A (en) * 2011-11-30 2013-06-10 Kyocera Document Solutions Inc Image forming device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812003B2 (en) * 1996-09-20 2006-08-23 コニカミノルタホールディングス株式会社 Image forming apparatus
JP2000246959A (en) * 1998-12-28 2000-09-12 Konica Corp Clock generating circuit and image forming apparatus
JP2001088349A (en) * 1999-09-24 2001-04-03 Konica Corp Image forming apparatus
JP2004268503A (en) * 2003-03-11 2004-09-30 Canon Inc Frequency modulation device
JP2005246660A (en) * 2004-03-02 2005-09-15 Naltec Inc Data processing apparatus and data processing method
JP2007133085A (en) * 2005-11-09 2007-05-31 Ricoh Co Ltd Laser exposure apparatus, image forming apparatus and copying machine
JP2012210751A (en) * 2011-03-31 2012-11-01 Kyocera Document Solutions Inc Image forming apparatus
JP2013111893A (en) * 2011-11-30 2013-06-10 Kyocera Document Solutions Inc Image forming device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184857A1 (en) * 2022-03-31 2023-10-05 广州童心制物科技有限公司 Laser system and laser driving method

Also Published As

Publication number Publication date
JP6822071B2 (en) 2021-01-27

Similar Documents

Publication Publication Date Title
EP1874549B1 (en) Pixel clock generator, pulse modulator, and image forming apparatus
US20070030548A1 (en) Apparatus for generating pulse-modulated signal
US7388597B2 (en) Beam light scanning device and image forming apparatus using same
JP2015147404A (en) Image formation device and image formation method
US20170041489A1 (en) Correction method for image forming apparatus
JP2010069630A (en) Pixel clock generator and image forming apparatus
JP5201874B2 (en) Image forming apparatus
US10462862B2 (en) Light source control device and image forming apparatus
JPH0969662A (en) Light intensity modulator circuit for optical scanner
JP2018069656A (en) Pwm processing circuit and image formation apparatus
JP3812003B2 (en) Image forming apparatus
JPH0969663A (en) Light intensity modulator circuit for optical scanner
US9996021B2 (en) Optical writing device and image forming apparatus incorporating same
US7580053B2 (en) Laser control circuit and image forming apparatus
US20180157189A1 (en) Image forming apparatus
JP2020116751A (en) Pulse signal generation circuit and image formation device including the pulse signal generation circuit
JP2007230173A (en) Pulse width modulating device and image forming apparatus
US20230269340A1 (en) Image forming apparatus configured to perform halftone processing
JP2016133778A (en) Image forming apparatus and data processing apparatus
JP5447988B2 (en) Beam light scanning apparatus and image forming apparatus
JP2018069682A (en) Image forming apparatus
JP2007229932A (en) Pixel clock generating device and image forming apparatus
JP2018103512A (en) Pwm processing circuit and image formation apparatus
JP2019022960A (en) Optical writing device and image forming device
JP2009031672A (en) Image forming apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180720

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6822071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150