JP2018054853A - 電気光学装置、電気光学装置の制御方法および電子機器 - Google Patents
電気光学装置、電気光学装置の制御方法および電子機器 Download PDFInfo
- Publication number
- JP2018054853A JP2018054853A JP2016190420A JP2016190420A JP2018054853A JP 2018054853 A JP2018054853 A JP 2018054853A JP 2016190420 A JP2016190420 A JP 2016190420A JP 2016190420 A JP2016190420 A JP 2016190420A JP 2018054853 A JP2018054853 A JP 2018054853A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- resistance value
- data line
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】制御を複雑にすることなく、全階調と中間調のいずれにおいても最適な駆動条件で画素の駆動を行うことを可能とする。【解決手段】走査線12と、データ線14と、走査線12および走査線12の交差に各々対応して設けられた画素PIXと、走査線12に走査信号を供給する走査線駆動部としての走査線駆動回路20と、表示すべき階調に応じた大きさの電圧を画素PIXにデータ線14を介して供給するデータ線駆動部としてのデータ線駆動回路30と、電圧が第1電圧(0V)である第1画素と、電圧が第1電圧よりも大きい第2電圧(5V)である第2画素との境界を検出する境界検出部302と、電圧のデータ線14への供給経路に備えられた抵抗値選択部91と、を備え、データ線駆動回路30は、抵抗値選択部91において、境界が検出された場合には第1の抵抗値を選択し、境界が検出されない場合には第1の抵抗値よりも大きい第2の抵抗値を選択する。【選択図】図2
Description
本発明は、電気光学装置、電気光学装置の制御方法、および電子機器に関する。
液晶素子を用いて画像を表示させる電気光学装置が広く開発されている。この電気光学装置では、各画素の指定階調に応じた電圧を、データ線を介して各画素に供給することで、各画素が具備する液晶の透過率を指定階調に応じた透過率に制御し、これにより、各画素に指定階調を表示させる。
ところで、前記画素を配列した液晶パネルに内蔵した駆動回路と、外付けの駆動回路であるドライバーICとにより液晶パネルを駆動する方式においては、液晶パネルにおける容量性の負荷の大小、あるいは解像度などの様々な駆動条件に対応するため、外付けの駆動回路における出力抵抗や出力電流の設定が重要となる。
例えば、複数画素分の指定階調に応じた電圧を、ドライバーICの増幅部の一つの出力端子から出力し、デマルチプレクサー等により各画素に分配する方式を採用する場合には、隣接する画素の階調変化によって適切な出力抵抗や出力電流が異なる。
例えば、複数画素分の指定階調に応じた電圧を、ドライバーICの増幅部の一つの出力端子から出力し、デマルチプレクサー等により各画素に分配する方式を採用する場合には、隣接する画素の階調変化によって適切な出力抵抗や出力電流が異なる。
一例として、一の画素の指定階調に応じた電圧が0Vで、当該一の画素に隣接する画素の指定階調に応じた電圧が5Vの場合には、ドライバーICの増幅部は、0Vを出力した後に5Vまで電圧を遷移させる必要がある。この場合には、電圧の振幅が大きくなるので、電圧をできるだけ速く遷移させるために、増幅部の出力抵抗を小さくし、または出力電流を大きくすることが好ましい。出力抵抗を小さくし、または出力電流を大きくすると、増幅部を構成する素子間のばらつきが発生しやすくなる傾向にあるが、5Vは例えば白レベルである高階調に応じた電圧であり、白レベルである高階調においては電圧に対する輝度変化量は少なく、輝度変化は見えにくい。なお、白レベルを低階調とすることも可能である。
これに対して、一の画素の指定階調に応じた電圧が0Vで、当該一の画素に隣接する画素の指定階調に応じた電圧が2.5Vの場合には、ドライバーICの増幅部は、0Vを出力した後に2.5Vまで電圧を遷移させる必要がある。2.5Vは中間調に応じた電圧であり、このような中間調においては、電圧の微小な変化が輝度差として見えやすくなるため、増幅部を構成する素子間のばらつきを抑えて安定的に駆動することが好ましい。したがって、中間調の場合には、増幅部の出力抵抗を大きく、または出力電流を小さくすることが好ましい。
従来は、中間調の場合における安定的な駆動を実現しつつ、全階調においてもある程度の早さで電圧を遷移できるように、ドライバーICにおける増幅部の出力抵抗や出力電流が設定されていた。つまり、高階調あるいは低階調と中間調のいずれにおいても、最適な駆動条件とは言えない設定になっていた。
抵抗値や電流量が適切でないことに起因する輝度変化については、例えば、特許文献1のように、電圧の印加期間を調節する技術が知られている。
しかしながら、電圧の印加期間を調節することは制御の複雑化を招き、高階調あるいは低階調と中間調のいずれにおいても最適な駆動条件で画素の駆動を行うという根本的な課題の解決にはなっていない。
本発明は、例えば上記課題に鑑みてなされたものであり、制御を複雑にすることなく、高階調あるいは低階調と中間調のいずれにおいても最適な駆動条件で画素の駆動を行うことのできる電気光学装置、電気光学装置の制御方法、および該電気光学装置を備えた電子機器を提供することを課題とする。
上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、前記走査線に前記走査信号を供給する走査線駆動部と、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出する境界検出部と、前記電圧の前記データ線への供給経路に備えられた抵抗値選択部と、を備え、前記データ線駆動部は、前記抵抗値選択部において、前記境界が検出された場合には第1の抵抗値を選択し、前記境界が検出されない場合には前記第1の抵抗値よりも大きい第2の抵抗値を選択する、ことを特徴とする。
この態様によれば、境界検出部により、表示すべき階調に応じた大きさの電圧が第1電圧である第1画素と、表示すべき階調に応じた大きさの電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界が検出される。例えば、第1電圧が0Vであり、第2電圧が5Vである場合には、全階調で階調が変化する画素の境界が検出される。データ線駆動部は、抵抗値選択部において、前記境界が検出された場合には第1の抵抗値を選択し、前記境界が検出されない場合には前記第1の抵抗値よりも大きい第2の抵抗値を選択する。例えば、全階調で階調が変化する画素の境界が検出された場合には、第2の抵抗値よりも小さい抵抗値の第1の抵抗値が選択される。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対して、第1の抵抗値よりも大きい第2の抵抗値が選択される。したがって、全階調で階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は低い抵抗値が選択されるので、電圧が0Vから5Vに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は高い抵抗値が選択される。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
上述した電気光学装置の一態様において、前記抵抗値選択部は、前記データ線駆動部の出力段に備えられていてもよい。この態様によれば、抵抗値選択部は、データ線駆動部の一部としてデータ線駆動部の出力段に備えられる。この場合でも、全階調で階調が変化する画素に対しては、データ線駆動部の出力段の抵抗値は低い抵抗値が選択されるので、電圧が0Vから5Vに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の抵抗値は高い抵抗値が選択される。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、前記走査線に前記走査信号を供給する走査線駆動部と、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出する境界検出部と、前記データ線駆動部の出力段の増幅部における出力電流を可変とする電流可変部と、を備え、前記電流可変部は、前記境界が検出された場合には前記出力電流を第1の電流値とし、前記境界が検出されない場合には前記出力電流を前記第1の電流値よりも小さい第2の電流値とする、ことを特徴とする。
この態様によれば、境界検出部により、表示すべき階調に応じた大きさの電圧が第1電圧である第1画素と、表示すべき階調に応じた大きさの電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界が検出される。例えば、第1電圧が0Vであり、第2電圧が5Vである場合には、全階調で階調が変化する画素の境界が検出される。電流可変部は、前記境界が検出された場合には、データ線駆動部の出力段の増幅部における出力電流を第2の電流値よりも大きい第1の電流値とする。また、電流可変部は、前記境界が検出されない場合には、データ線駆動部の出力段の増幅部における出力電流を、前記第1の電流値よりも小さい第2の電流値とする。例えば、全階調で階調が変化する画素の境界が検出された場合には、データ線駆動部の出力段の増幅部における出力電流は、第2の電流値よりも大きい電流値の第1の電流値となる。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の増幅部における出力電流は、第1の電流値よりも小さい第2の電流値となる。したがって、全階調で階調が変化する画素に対しては、データ線駆動部の増幅部の出力電流は大きい電流値となるので、電圧が0Vから5Vに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の増幅部における出力電流は、小さい電流値となる。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
上記課題を解決するために本発明の電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、前記走査線に前記走査信号を供給し、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出し、前記境界が検出された場合には、前記電圧の前記データ線への供給経路に備えられた抵抗値選択部において第1の抵抗値を選択し、前記境界が検出されない場合には、前記抵抗値選択部において前記第1の抵抗値よりも大きい第2の抵抗値を選択する、ことを特徴とする。
この態様によれば、表示すべき階調に応じた大きさの電圧が第1電圧である第1画素と、表示すべき階調に応じた大きさの電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界が検出される。例えば、第1電圧が0Vであり、第2電圧が5Vである場合には、全階調で階調が変化する画素の境界が検出される。抵抗値選択部においては、前記境界が検出された場合には第1の抵抗値が選択され、前記境界が検出されない場合には前記第1の抵抗値よりも大きい第2の抵抗値が選択される。例えば、全階調で階調が変化する画素の境界が検出された場合には、第2の抵抗値よりも小さい抵抗値の第1の抵抗値が選択される。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対して、第1の抵抗値よりも大きい第2の抵抗値が選択される。したがって、全階調で階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は低い抵抗値が選択されるので、電圧が0Vから5Vに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は高い抵抗値が選択される。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
上記課題を解決するために本発明の電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、前記走査線に前記走査信号を供給し、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出し、前記境界が検出された場合には、画素に対する出力電流を第1の電流値とし、前記境界が検出されない場合には、前記出力電流を前記第1の電流値よりも小さい第2の電流値とする、ことを特徴とする。
この態様によれば、表示すべき階調に応じた大きさの電圧が第1電圧である第1画素と、表示すべき階調に応じた大きさの電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界が検出される。例えば、第1電圧が0Vであり、第2電圧が5Vである場合には、全階調で階調が変化する画素の境界が検出される。前記境界が検出された場合には、画素に対する出力電流を第2の電流値よりも大きい第1の電流値とする。また、前記境界が検出されない場合には、画素に対する出力電流を、前記第1の電流値よりも小さい第2の電流値とする。例えば、全階調で階調が変化する画素の境界が検出された場合には、画素に対する出力電流は、第2の電流値よりも大きい電流値の第1の電流値となる。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対しては、画素に対する出力電流は、第1の電流値よりも小さい第2の電流値となる。したがって、全階調で階調が変化する画素に対しては、データ線駆動部の増幅部の出力電流は大きい電流値となるので、電圧が0Vから5Vに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の増幅部における出力電流は、小さい電流値となる。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、液晶ディスプレイ等の表示装置において、全階調においては階調の遷移が速く、かつ、中間調においては表示むらの少ない高品質な表示が可能となる。
<第1実施形態>
本発明の第1実施形態について図1ないし図9を参照しつつ説明する。図1は電気光学装置1に対する信号伝送系の構成を示す図である。図1に示すように、電気光学装置1は、電気光学パネル100と、駆動用集積回(ドライバーIC)路200と、フレキシブル回路基板300とを備え、電気光学パネル100が、駆動用集積回路200の搭載されたフレキシブル回路基板300に接続されている。電気光学パネル100は、このフレキシブル回路基板300および駆動用集積回路200を介して、図示しないホストCPU装置の基板に接続されている。駆動用集積回路200は、ホストCPU装置からフレキシブル回路基板300を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板300を介して電気光学パネル100を駆動する装置である。
本発明の第1実施形態について図1ないし図9を参照しつつ説明する。図1は電気光学装置1に対する信号伝送系の構成を示す図である。図1に示すように、電気光学装置1は、電気光学パネル100と、駆動用集積回(ドライバーIC)路200と、フレキシブル回路基板300とを備え、電気光学パネル100が、駆動用集積回路200の搭載されたフレキシブル回路基板300に接続されている。電気光学パネル100は、このフレキシブル回路基板300および駆動用集積回路200を介して、図示しないホストCPU装置の基板に接続されている。駆動用集積回路200は、ホストCPU装置からフレキシブル回路基板300を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板300を介して電気光学パネル100を駆動する装置である。
図2は、電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図2に示すように、電気光学パネル100は、画素部10と、走査線駆動部としての走査線駆動回路20と、データ線選択部としてのJ個のデマルチプレクサー57[1]〜57[J]とを備えている(Jは自然数)。駆動用集積回路200は、データ線駆動部としてのデータ線駆動回路30と、制御部としての制御回路40とを備えている。
画素部10には、相互に交差するM本の走査線12とN本のデータ線14とが形成されている(M,Nは自然数)。複数の画素回路(画素)PIXは、各走査線12と各データ線14との交差に対応して設けられており、縦M行×横N列の行列状に配列されている。
図3は、各画素回路PIXの回路図である。図3に示すように、各画素回路PIXは、液晶素子60とTFT等のスイッチング素子SWとを含む。液晶素子60は、相互に対向する画素電極62およびコモン電極64と両電極間の液晶66とで構成された電気光学素子である。画素電極62とコモン電極64との間の印加電圧に応じて液晶66の透過率(表示階調)が変化する。なお、液晶素子60に並列に補助容量を接続した構成も採用され得る。スイッチング素子SWは、例えば、走査線12にゲートが接続されたNチャネル型のトランジスターで構成され、液晶素子60とデータ線14との間に設けられ両者の電気的な接続(導通/非導通)を制御する。走査信号G[m]が選択電位に設定されることで第m行の各画素回路PIXにおけるスイッチング素子SWが同時にオン状態に遷移する(mは1〜Mの自然数)。
画素回路PIXに対応する走査線12が選択され、当該画素回路PIXのスイッチング素子SWがオン状態に制御されたとき、液晶素子60には、データ線14から当該画素回路PIXに供給される画像信号D[n]に応じた電圧が印加される(nは1〜Jの自然数)。その結果、当該画素回路PIXの液晶66は、画像信号D[n]に応じた透過率に設定される。また、図示しない光源がオン(点灯)状態となり、光源から光が出射されると、当該光は、画素回路PIXが備える液晶素子60の液晶66を透過して、観察者側に進行する。すなわち、液晶素子60に画像信号D[n]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路PIXに対応する画素は、画像信号D[n]に応じた階調を表示することになる。
画素回路PIXの液晶素子60に画像信号D[n]に応じた電圧が印加された後、スイッチング素子SWがオフ状態となると、理想的には当該画像信号D[n]に対応する印加電圧が保持される。従って、理想的には、各画素は、スイッチング素子SWがオン状態となった後から、次にオン状態となるまでの期間において、画像信号D[n]に応じた階調を表示する。
なお、本実施形態においては、液晶66をVA(Vertical Alignment)方式として、液晶素子60が電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、本実施形態においては、液晶66をVA(Vertical Alignment)方式として、液晶素子60が電圧無印加時において黒状態となるノーマリーブラックモードとする。
図3に示すように、データ線14と画素電極62との間(または、データ線14と、画素電極62及びスイッチング素子SWを電気的に接続する配線との間)には、容量Caが寄生する。そのため、スイッチング素子SWがオフ状態である間に、データ線14の電位変動が容量Caを介して画素電極62に伝播し、液晶素子60の印加電圧が変動することがある。
また、コモン電極64には、図示しないコモン線を介して、一定の電圧であるコモン電圧LCCOMが供給される。コモン電圧LCCOMとしては、画像信号D[n]の振幅の中心電圧を0Vとしたとき−0.5V程度の電圧が用いられる。これは、スイッチング素子SW等の特性によるものである。
本実施形態では、いわゆる焼き付きを防止するため、液晶素子60に印加する電圧の極性を所定周期で反転する極性反転駆動を採用する。この例では、データ線14を介して画素回路PIXに供給する画像信号D[n]のレベルを、画像信号D[n]の中心電圧に対して単位期間ごとに反転する。単位期間は、画素回路PIXを駆動する動作の1単位となる期間である。この例では、単位期間は垂直走査期間Vとなっている。但し、単位期間は任意に設定することができ、例えば、垂直走査期間Vの自然数倍であってもよい。本実施形態においては、画像信号D[n]が中心電圧に対して高電圧となる場合を正極性とし、画像信号D[n]が中心電圧に対して低電圧となる場合を負極性とする。
説明を図2に戻す。制御回路40には、図示しない外部のホストCPU装置から、垂直走査期間Vを規定する垂直同期信号Vs、水平走査期間Hを規定する水平同期信号Hs、ドットクロック信号DCLK、および映像信号Vid-inが入力される。制御回路40は、これらの信号に基づいて、走査線駆動回路20およびデータ線駆動回路30を同期制御する。この同期制御の下、走査線駆動回路20及びデータ線駆動回路30は、互いに協働して画素部10の表示制御を行う。
通常、一つの表示画面を構成する表示データはフレーム単位で処理され、この処理期間が1フレーム期間(1F)である。フレーム期間Fは、一つの表示画面が1回の垂直走査で構成される場合、垂直走査期間Vに相当する。
通常、一つの表示画面を構成する表示データはフレーム単位で処理され、この処理期間が1フレーム期間(1F)である。フレーム期間Fは、一つの表示画面が1回の垂直走査で構成される場合、垂直走査期間Vに相当する。
走査線駆動回路20は、走査信号G[1]〜G[M]をM本の走査線12の各々に出力する。走査線駆動回路20は、制御回路40から水平同期信号Hsが出力されるのに応じて、垂直走査期間V内に各走査線12に対する走査信号G[1]〜G[M]を一水平走査期間(1H)ずつ順次アクティブレベルとする。
ここで、第m行に対応した走査信号G[m]がアクティブレベルであり、当該行に対応した走査線が選択されている期間は、第m行のN個の画素回路PIXの各スイッチング素子SWがON状態となる。その結果、これらのスイッチング素子SWを各々介してN本のデータ線14が第m行のN個の画素回路PIXの各画素電極62に各々電気的に接続される。
本実施形態では、画素部10内のN本のデータ線14は、相隣接する4本を単位としてJ個の配線ブロックB[1]〜B[J]に区分されている(J=N/4)。換言すると、データ線14は配線ブロックB毎にグループ化される。デマルチプレクサー57[1]〜57[J]は、このJ個の配線ブロックB[1]〜B[J]に各々対応している。後述するように、本実施形態では、データ線14を4本単位で区分しているので、画像信号D[n]は、4画素分のデータ電圧が含まれる。
データ線選択部としてのデマルチプレクサー57[j]の各々は、4個のスイッチ58[1]〜58[4]により構成されている(jは1〜Jの自然数)。デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の一方の接点は共通接続されている。そして、デマルチプレクサー57[j]の各々の4個のスイッチ58[1]〜58[4]の一方の接点の共通接続点は、J本のVID信号線15に各々接続されている。このJ本のVID信号線15は、フレキシブル回路基板300を介して駆動用集積回路200のデータ線駆動回路30に接続されている。
また、デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の他方の接点は、当該デマルチプレクサー57[j]に対応した配線ブロックB[j]を構成する4本のデータ線14に各々接続されている。
また、デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の他方の接点は、当該デマルチプレクサー57[j]に対応した配線ブロックB[j]を構成する4本のデータ線14に各々接続されている。
各デマルチプレクサー57[j]の4個のスイッチ58[1]〜58[4]のON/OFFは、4個の選択信号S1〜S4により各々切り換えられる。この4個の選択信号S1〜S4は、フレキシブル回路基板300を介して駆動用集積回路200の制御回路40から供給される。ここで、例えば1個の選択信号S1がアクティブレベル、他の3個の選択信号S2〜S4が非アクティブレベルである場合には、デマルチプレクサー57[j]に各々属するJ個のスイッチ58[1]のみがONとなる。従って、デマルチプレクサー57[j]の各々は、J本のVID信号線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の1番目のデータ線14に各々出力する。以下、同様にして、J本のVID信号線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の2番目、3番目、4番目のデータ線14に各々出力する。
制御回路40は、走査制御回路41と映像処理回路42とを備える。走査制御回路41は、各種の制御信号を生成して、垂直同期信号Vs、水平同期信号Hs、およびドットクロック信号DCLKに同期して各部を制御する。映像処理回路42は、詳細については後述するが、デジタルの映像信号Vid-inを処理して、アナログのデータ信号Vxを出力する。
映像信号Vid-inは、電気光学液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、垂直同期信号Vs、水平同期信号Hs、およびドットクロック信号DCLKに従った走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子60の印加電圧が定まるので、映像信号Vid-inは液晶素子60の印加電圧を指定するものといって差し支えない。
映像信号Vid-inは、電気光学液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、垂直同期信号Vs、水平同期信号Hs、およびドットクロック信号DCLKに従った走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子60の印加電圧が定まるので、映像信号Vid-inは液晶素子60の印加電圧を指定するものといって差し支えない。
データ線駆動部としてのデータ線駆動回路30は、走査線駆動回路20と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線14に出力する。データ線駆動回路30は、制御回路40から出力される選択信号S1〜S4に基づいてラッチ信号を生成し、シリアルデータとして供給されたデータ信号Vxを順次ラッチする。データ信号Vxは、4画素分ごとに時系列的なデータとしてグループ化される。また、データ線駆動回路30には、D/A変換部としてのD/A(Digital to Analog)変換回路と、電圧増幅部とが備えられている。D/A変換回路は、グループ化されたデジタルデータと、アナログ電圧生成回路(図示せず)によって生成されるアナログ電圧に基づいてD/A変換を行い、さらに電圧増幅部により増幅を行ってアナログデータとしての電圧を生成する。これにより、4画素単位で時系列化されたデータ信号Vxも所定のデータ電圧に変換される。4画素分のデータ電圧は、画像信号D[1]〜D[J]として、出力端子d1〜dJから各VID信号線15に供給される。
デマルチプレクサー57[j]の各スイッチ58[1]〜58[4]は、制御回路40から出力される選択信号S1〜S4によって導通制御(ON/OFF)され、所定のタイミングでONしていく。また、プリチャージ信号の印加期間においては、制御回路40から出力される選択信号S1〜S4によって導通制御され、デマルチプレクサー57[j]の各スイッチ58[1]〜58[4]は、一斉にONする。
これによって、一水平走査期間(1H)において、各VID信号線15に供給されたプリチャージ電圧と4画素分のデータ電圧は、スイッチ58[1]〜58[4]により時系列的にデータ線14に出力される。
これによって、一水平走査期間(1H)において、各VID信号線15に供給されたプリチャージ電圧と4画素分のデータ電圧は、スイッチ58[1]〜58[4]により時系列的にデータ線14に出力される。
ここで、データ電圧の遷移と画素の階調との関係について説明する。図4および図5は、行方向に沿って配置された画素PIX[1]〜PIX[8]の指定階調に応じた表示例を示す図である。図6および図7はデータ電圧の遷移の例を示す図である。この例では、白レベルと黒レベルに相当するデータ電圧をそれぞれ0Vと5Vとする。また、白レベルと黒レべルは、それぞれ、高階調および低階調に対応する。
まず、図4に示すように、画素PIX[1]〜PIX[8]に対して映像信号Vid-inで指定された階調レベルが、黒レベルと白レベルである場合について説明する。図4に示す例では、画素PIX[2]の階調は黒レベルの階調であり、画素PIX[1]、画素PIX[3]、および画素PIX[4]の階調は白レベルの階調である。このように、黒レベルの階調の画素PIX[2]と白レベルの階調の画素PIX[3]とが隣接する場合には、データ線駆動回路30から出力するデータ電圧は、図6に示すように、0Vから5Vに遷移することになる。この場合には、データ電圧の振幅が大きくなるため、データ線駆動回路30の出力段の抵抗を低くするか、あるいは出力段の出力電流を大きくして、0Vから5Vに速く遷移させることが必要となる。
まず、図4に示すように、画素PIX[1]〜PIX[8]に対して映像信号Vid-inで指定された階調レベルが、黒レベルと白レベルである場合について説明する。図4に示す例では、画素PIX[2]の階調は黒レベルの階調であり、画素PIX[1]、画素PIX[3]、および画素PIX[4]の階調は白レベルの階調である。このように、黒レベルの階調の画素PIX[2]と白レベルの階調の画素PIX[3]とが隣接する場合には、データ線駆動回路30から出力するデータ電圧は、図6に示すように、0Vから5Vに遷移することになる。この場合には、データ電圧の振幅が大きくなるため、データ線駆動回路30の出力段の抵抗を低くするか、あるいは出力段の出力電流を大きくして、0Vから5Vに速く遷移させることが必要となる。
次に、図5に示すように、画素PIX[1]〜PIX[8]に対して映像信号Vid-inで指定された階調レベルが、黒レベルと中間調レベルである場合について説明する。図5において斜線で示した画素は、中間調レベルの画素であることを示している。図5に示す例では、画素PIX[2]の階調は黒レベルの階調であり、画素PIX[1]、画素PIX[3]、および画素PIX[4]の階調は中間調レベルの階調である。このように、黒レベルの階調の画素PIX[2]と中間調レベルの階調の画素PIX[3]とが隣接する場合には、データ線駆動回路30から出力するデータ電圧は、図7に示すように、0Vから例えば2.5Vに遷移することになる。この場合には、電圧の微小な変化が輝度差として見えやすくなるため、データ線駆動回路30の出力段の抵抗を高くするか、あるいは出力段の出力電流を小さくして、電圧の安定性を高くして0Vから例えば2.5Vに遷移させることが必要となる。
そこで、本実施形態においては、映像処理回路42により、隣接する画素の階調レベルの遷移を判定し、判定結果に応じてデータ線駆動回路30の出力段の抵抗値を切り替えるように構成する。以下、映像処理回路42の詳細と、データ線駆動回路30の出力段の詳細について説明する。
まず、映像処理回路42の詳細について図8を参照して説明する。図8は、映像処理回路42を示す図である。図8に示すように、映像処理回路42は、境界検出部302、遅延回路312、補正部314およびD/A変換器316を備える。
遅延回路312は、FIFO(Fast In Fast Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、ホストCPU装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路312における蓄積および読出しは、走査制御回路41によって制御される。
遅延回路312は、FIFO(Fast In Fast Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、ホストCPU装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路312における蓄積および読出しは、走査制御回路41によって制御される。
境界検出部302は、検出部304と、判別部306とを備える。検出部304は、映像信号Vid-inで示されるフレーム画像を解析して、黒レベルの画素と白レベルの画素とが垂直または水平方向(列または行方向)で隣接する部分があるか否かを判別し、隣接する部分があると判別したとき、その隣接部分である境界(エッジ)を検出する。例えば、境界は、隣接する画素の印加電圧の差が所定値以上であることで、隣接する画素を特定することにより検出される。
なお、ここでいう境界とは、あくまでも黒レベルの画素と白レベルの画素とが隣接する部分をいう。このため、例えば黒レベルの画素と、中間調レベルの画素とが隣接する部分や、白レベルの画素と中間調レベルの画素とが隣接する部分については、境界として扱わない。
なお、ここでいう境界とは、あくまでも黒レベルの画素と白レベルの画素とが隣接する部分をいう。このため、例えば黒レベルの画素と、中間調レベルの画素とが隣接する部分や、白レベルの画素と中間調レベルの画素とが隣接する部分については、境界として扱わない。
判別部306は、遅延して出力された映像信号Vid-dで示される画素が検出部304で検出された境界に接している黒レベルの画素であるか否かを判別して、その判別結果が「Yes」である場合に出力信号のフラグQを例えば「1」とし、その判別結果が「No」であれば「0」とする。
つまり、図4のように黒レベルの画素と白レベルの画素が隣接する場合には、判別部306の出力信号のフラグQは「1」となり、図5のように黒レベルの画素と中間調レベルの画素が隣接する場合には、判別部306の出力信号のフラグQは「0」となる。判別部306の出力信号のフラグQは、補正部314およびデータ線駆動回路30に出力される。
つまり、図4のように黒レベルの画素と白レベルの画素が隣接する場合には、判別部306の出力信号のフラグQは「1」となり、図5のように黒レベルの画素と中間調レベルの画素が隣接する場合には、判別部306の出力信号のフラグQは「0」となる。判別部306の出力信号のフラグQは、補正部314およびデータ線駆動回路30に出力される。
なお、検出部304は、ある程度の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、ホストCPU装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路312が設けられている。
ホストCPU装置から供給される映像信号Vid-inのタイミングと、遅延回路312から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、検出部304において供給を検出するための映像信号Vid-inの蓄積は、走査制御回路41によって制御される。
ホストCPU装置から供給される映像信号Vid-inのタイミングと、遅延回路312から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、検出部304において供給を検出するための映像信号Vid-inの蓄積は、走査制御回路41によって制御される。
補正部314は、判別部306から供給されるフラグQが「1」である場合に、映像信号Vid-dで指定される階調レベルに応じて、隣接する画素の階調レベルの補正を行い、映像信号Vid-outとして出力するものである。補正部314は、横電界によるリバースチルトドメインを防ぐための補正処理部を利用できる。
D/A変換器316は、デジタルデータである映像信号Vid-outを、アナログのデータ信号Vxに変換する。
液晶66に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、振幅中心の電圧に対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
液晶66に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、振幅中心の電圧に対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
次に、データ線駆動回路30の出力段の詳細について説明する。図9は、データ線駆動回路30の出力段の一部を示す図である。図9に示すように、データ線駆動回路30の出力段には、増幅部90と、抵抗値選択部91と、レジスター92とが備えられている。増幅部90は、VID信号線15に出力するデータ電圧を所定の電圧値に増幅する。
抵抗値選択部91は、複数の抵抗とTFT等で構成された複数のスイッチとを備えている。図9に示す例では、4個の抵抗R1,R2,R3,R4と、4個のスイッチSW1,SW2,SW3,SW4とを備えている。本実施形態では、一例として、抵抗R1の抵抗値は100Ω、抵抗R2の抵抗値は200Ω、抵抗R3の抵抗値は400Ω、および抵抗R4の抵抗値は800Ωとなっている。
レジスター92は、映像処理回路41の境界検出部302から供給されるフラグQが「1」のときに、抵抗値選択部91に対してスイッチSW1,SW2,SW3,SW4の全てをオンとする信号を出力し、フラグQが「0」のときに、抵抗値選択部91に対してスイッチSW4のみをオンとする信号を出力する。
本実施形態では、データ線駆動回路30において、以上のような出力段の回路が、出力端子d1〜dJのそれぞれに対して設けられている。
抵抗値選択部91は、複数の抵抗とTFT等で構成された複数のスイッチとを備えている。図9に示す例では、4個の抵抗R1,R2,R3,R4と、4個のスイッチSW1,SW2,SW3,SW4とを備えている。本実施形態では、一例として、抵抗R1の抵抗値は100Ω、抵抗R2の抵抗値は200Ω、抵抗R3の抵抗値は400Ω、および抵抗R4の抵抗値は800Ωとなっている。
レジスター92は、映像処理回路41の境界検出部302から供給されるフラグQが「1」のときに、抵抗値選択部91に対してスイッチSW1,SW2,SW3,SW4の全てをオンとする信号を出力し、フラグQが「0」のときに、抵抗値選択部91に対してスイッチSW4のみをオンとする信号を出力する。
本実施形態では、データ線駆動回路30において、以上のような出力段の回路が、出力端子d1〜dJのそれぞれに対して設けられている。
本実施形態においては、(1)境界検出部302の判別部306は、遅延して出力された映像信号Vid-dで示される画素が検出部304で検出された境界に接している黒レベルの画素であるか否かを判別する。そして、その判別結果が「Yes」である場合に、判別部306は、出力信号のフラグQを「1」としてデータ線駆動回路30に供給する。データ線駆動回路30においては、フラグQが「1」として供給されると、レジスター92は、抵抗値選択部91に対してスイッチSW1,SW2,SW3,SW4の全てをオンとする信号を出力する。その結果、出力段の出力抵抗の抵抗値は、抵抗R1,R2,R3,R4の合成抵抗の抵抗値となる。図10のように、フラグQが1の場合、データ線駆動回路30は出力段の抵抗を第1の抵抗値に設定し、データ信号VxをVID信号線15に出力する。例えば、図4に示される画素PIX[2]と画素PIX[3]との境界が検出される。データ線駆動部30は、このような境界が検出された場合には、抵抗値選択部91において第1の抵抗値の一例としての53.3Ωを選択する。
画素PIX[2]は、黒レベルの低階調に対応した第1電圧が印加される第1画素であり、画素PIX[3]は白レベルの高階調に対応した第2電圧が印加される第2画素である。この例では、第1電圧と第2電圧は、それぞれ、0Vと5Vである。
画素PIX[2]は、黒レベルの低階調に対応した第1電圧が印加される第1画素であり、画素PIX[3]は白レベルの高階調に対応した第2電圧が印加される第2画素である。この例では、第1電圧と第2電圧は、それぞれ、0Vと5Vである。
(2)一方、境界検出部302の判別部306による判別結果が「No」である場合に、判別部306は、出力信号のフラグQを「0」としてデータ線駆動回路30に供給する。データ線駆動回路30においては、フラグQが「0」として供給されると、レジスター92は、抵抗値選択部91に対してスイッチSW4のみをオンとする信号を出力する。その結果、出力段の出力抵抗の抵抗値は、抵抗R4の抵抗値となる。図10のように、フラグQが0の場合、データ線駆動回路30は出力段の抵抗を第1の抵抗値より大きい第2の抵抗値に設定し、データ信号VxをVID信号線15に出力する。
例えば、図5に示される画素PIX[2]と画素PIX[3]のように、境界が検出されない場合には、データ線駆動部30は、抵抗値選択部91において第2の抵抗値の一例としての800Ωを選択する。
例えば、図5に示される画素PIX[2]と画素PIX[3]のように、境界が検出されない場合には、データ線駆動部30は、抵抗値選択部91において第2の抵抗値の一例としての800Ωを選択する。
このように、本実施形態においては、データ電圧の遷移が図6に示すように0V(第1電圧)から5V(第2電圧)の場合には、出力抵抗の抵抗値は53.3Ωのように低抵抗値(第1の抵抗値)に設定される。しかし、データ電圧の遷移が図7に示すように0Vから2.5Vの場合には、出力抵抗の抵抗値は800Ωのように高抵抗値(第2の抵抗)に設定される。したがって、本実施形態によれば、階調変化が大きい場合には低抵抗で画素が駆動されるので、0Vから5Vへの電圧の遷移を速くすることができる。一方、階調変化が小さい場合には高抵抗で画素が駆動されるので、電圧のばらつきを抑えた安定的な駆動を行うことができる。
以上のように、本実施形態においては、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることができる。その結果、階調変化が小さい中間調の場合でも、従来よりも短い時間で電圧が安定するので、書き込み時間を短くすることができる。また、階調変化が大きい全階調の場合に、中間調に合わせて同じ書き込み時間としても、従来よりも書き込み時間を短くすることができる。例えば、従来は中間調レベルの画素の書き込み時間は130nsに設定され、全階調レベルの画素の書き込み時間も中間調レベルに合わせて130nsに設定されていた。しかし、本実施形態によれば、中間調レベルの画素の書き込み時間は90nsに短縮できるので、全階調レベルの画素の書き込み時間も中間調レベルに合わせて90nsに短縮できる。
本実施形態によれば、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
本実施形態によれば、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
<第2実施形態>
次に、本発明の第2実施形態について図11および図12を参照しつつ説明する。図11は本実施形態における電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図12は本実施形態における電流可変部の一部を示す図である。
図11に示すように、本実施形態は、電流可変部93を備えているところが第1実施形態と異なっている。電流可変部93は、映像処理回路42と接続されており、境界検出部302における判別部306による出力信号のフラグQの供給先は、電流可変部93となっている。また、本実施形態においては、データ線駆動回路30の出力段には、抵抗値選択部91およびレジスター92は備えられていない。
次に、本発明の第2実施形態について図11および図12を参照しつつ説明する。図11は本実施形態における電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図12は本実施形態における電流可変部の一部を示す図である。
図11に示すように、本実施形態は、電流可変部93を備えているところが第1実施形態と異なっている。電流可変部93は、映像処理回路42と接続されており、境界検出部302における判別部306による出力信号のフラグQの供給先は、電流可変部93となっている。また、本実施形態においては、データ線駆動回路30の出力段には、抵抗値選択部91およびレジスター92は備えられていない。
図12に示すように、電流可変部93は、レジスター94と、複数の抵抗と、TFT等で構成された複数のスイッチとを備えている。図12に示す例では、複数の抵抗として、4個の抵抗R5,R6,R7,R8を備えている。また、複数のスイッチとして、4個のスイッチSW5,SW6,SW7,SW8とを備えている。本実施形態では、一例として、抵抗R5の抵抗値は100Ω、抵抗R6の抵抗値は200Ω、抵抗R7の抵抗値は400Ω、および抵抗R8の抵抗値は800Ωとなっている。
レジスター94は、映像処理回路41の境界検出部302から供給されるフラグQが「1」のときに、スイッチSW8のみをオンとする信号を出力し、フラグQが「0」のときに、スイッチSW5,SW6,SW7,SW8の全てをオンとする信号を出力する。
抵抗R5,R6,R7,R8の一端は、それぞれスイッチSW5,SW6,SW7,SW8に接続され、抵抗R5,R6,R7,R8の他端は、データ線駆動回路30の増幅部90を構成するFET等のトランジスターのゲートに接続される。
データ線駆動回路30の増幅部90を構成するFET等のトランジスターがCMOSで構成されている場合には、Nチャンネルと、Pチャンネルのトランジスターのゲートのそれぞれに、図12に示す電流可変部93が接続される。
本実施形態では、以上のような電流可変部93が、データ線駆動回路30の出力端子d1〜dJのそれぞれに対応する増幅部90のトランジスターのゲートに対して設けられる。
レジスター94は、映像処理回路41の境界検出部302から供給されるフラグQが「1」のときに、スイッチSW8のみをオンとする信号を出力し、フラグQが「0」のときに、スイッチSW5,SW6,SW7,SW8の全てをオンとする信号を出力する。
抵抗R5,R6,R7,R8の一端は、それぞれスイッチSW5,SW6,SW7,SW8に接続され、抵抗R5,R6,R7,R8の他端は、データ線駆動回路30の増幅部90を構成するFET等のトランジスターのゲートに接続される。
データ線駆動回路30の増幅部90を構成するFET等のトランジスターがCMOSで構成されている場合には、Nチャンネルと、Pチャンネルのトランジスターのゲートのそれぞれに、図12に示す電流可変部93が接続される。
本実施形態では、以上のような電流可変部93が、データ線駆動回路30の出力端子d1〜dJのそれぞれに対応する増幅部90のトランジスターのゲートに対して設けられる。
増幅部90のトランジスターのソース−ドレイン電流は、ゲート電圧が小さい程小さくなり、ゲート電圧が大きい程大きくなる。電流可変部93は、電源と接続される抵抗の抵抗値を可変とすることで、電圧降下量を制御する。本実施形態では、電流可変部93により、増幅部90のトランジスターのゲート電圧を制御することで、増幅部90のトランジスターのソース−ドレイン電流を制御する。
本実施形態においては、第1実施形態と同様に、境界検出部302の判別部306は、遅延して出力された映像信号Vid-dで示される画素が検出部304で検出された境界に接している黒レベルの画素であるか否かを判別する。
(1)判別結果が「Yes」である場合に、判別部306は、出力信号のフラグQを「1」として電流可変部93に供給する。電流可変部93においては、フラグQが「1」として供給されると、レジスター94は、スイッチSW8のみをオンとする信号を出力する。その結果、電源からの電圧降下量が大きくなり、増幅部90のトランジスターのゲート電圧が大きくなる。したがって、増幅部90のソース−ドレイン電流は、第1の電流値となる。図13のように、フラグQが1の場合、データ線駆動回路30は、電流可変部93により設定された第1の電流値に応じて、データ信号VxをVID信号線15に出力する。
本実施形態によれば、境界検出部302により、図4に示される画素PIX[2]と画素PIX[3]との境界が検出される。電流可変部93は、このような境界が検出された場合には、増幅部90のソース−ドレイン電流、つまり、データ線駆動回路30の出力電流を第1の電流値とする。
画素PIX[2]は、黒レベルの低階調に対応した第1電圧が印加される第1画素であり、画素PIX[3]は白レベルの高階調に対応した第2電圧が印加される第2画素である。この例では、第1電圧と第2電圧は、それぞれ、0Vと5Vである。
(1)判別結果が「Yes」である場合に、判別部306は、出力信号のフラグQを「1」として電流可変部93に供給する。電流可変部93においては、フラグQが「1」として供給されると、レジスター94は、スイッチSW8のみをオンとする信号を出力する。その結果、電源からの電圧降下量が大きくなり、増幅部90のトランジスターのゲート電圧が大きくなる。したがって、増幅部90のソース−ドレイン電流は、第1の電流値となる。図13のように、フラグQが1の場合、データ線駆動回路30は、電流可変部93により設定された第1の電流値に応じて、データ信号VxをVID信号線15に出力する。
本実施形態によれば、境界検出部302により、図4に示される画素PIX[2]と画素PIX[3]との境界が検出される。電流可変部93は、このような境界が検出された場合には、増幅部90のソース−ドレイン電流、つまり、データ線駆動回路30の出力電流を第1の電流値とする。
画素PIX[2]は、黒レベルの低階調に対応した第1電圧が印加される第1画素であり、画素PIX[3]は白レベルの高階調に対応した第2電圧が印加される第2画素である。この例では、第1電圧と第2電圧は、それぞれ、0Vと5Vである。
(2)一方、判別結果が「No」である場合に、判別部306は、出力信号のフラグQを「0」として電流可変部93に供給する。電流可変部93においては、フラグQが「0」として供給されると、レジスター94は、スイッチSW5,SW6,SW7,SW8の全てをオンとする信号を出力する。その結果、電源からの電圧降下量が小さくなり、増幅部90のトランジスターのゲート電圧が小さくなる。したがって、増幅部90のソース−ドレイン電流は、第1の電流値よりも小さい第2の電流値となる。図13のように、フラグQが0の場合、データ線駆動回路30は、電流可変部93により設定された第1の電流値よりも小さい第2の電流値に応じて、データ信号VxをVID信号線15に出力する。
例えば、図5に示される画素PIX[2]と画素PIX[3]のように、境界が検出されない場合には、増幅部90のソース−ドレイン電流、つまり、データ線駆動回路30の出力電流を第2の電流値とする。
例えば、図5に示される画素PIX[2]と画素PIX[3]のように、境界が検出されない場合には、増幅部90のソース−ドレイン電流、つまり、データ線駆動回路30の出力電流を第2の電流値とする。
このように、本実施形態においては、データ電圧の遷移が図6に示すように0Vから5Vの場合には、出力電流は大きい値の第1の電流値に設定される。しかし、データ電圧の遷移が図7に示すように0Vから2.5Vの場合には、出力電流は第1の電流値よりも小さい第2の電流値に設定される。したがって、本実施形態によれば、階調変化が大きい場合には高電流で画素が駆動されるので、0Vから5Vへの電圧の遷移を速くすることができる。一方、階調変化が小さい場合には低電流で画素が駆動されるので、電圧のばらつきを抑えた安定的な駆動を行うことができる。
本実施形態においては、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることができる。その結果、階調変化が小さい中間調の場合でも、従来よりも短い時間で電圧が安定するので、書き込み時間を短くすることができる。また、階調変化が大きい全階調の場合に、中間調に合わせて同じ書き込み時間としても、従来よりも書き込み時間を短くすることができる。例えば、従来は中間調レベルの画素の書き込み時間は130nsに設定され、全階調レベルの画素の書き込み時間も中間調レベルに合わせて130nsに設定されていた。しかし、本実施形態によれば、中間調レベルの画素の書き込み時間は90nsに短縮できるので、全階調レベルの画素の書き込み時間も中間調レベルに合わせて90nsに短縮できる。
本実施形態によれば、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
本実施形態によれば、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
<変形例>
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
(変形例1)
図14は、は変形例1における電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。第1実施形態においては、抵抗値選択部91をデータ線駆動回路30の出力段に設けたが、図14に示すように、抵抗値選択部91をデータ線駆動回路30とは別に設けてもよい。この場合には、データ線駆動回路30の出力端子d1〜dJに接続された信号線16と、データ線駆動回路30に備えられたレジスター92に接続された制御線17が抵抗値選択部91に接続される。本変形例では、データ線駆動回路30のレジスター92から出力される信号により、抵抗値選択部91のスイッチSW1,SW2,SW3,SW4を切り替える。また、本変形例では、信号線16は抵抗値選択部91の抵抗R1,R2,R3,R4に接続されており、スイッチSW1,SW2,SW3,SW4が切り替えられることにより、データ線駆動回路30の出力抵抗が切り替えられる。
本変形例においても、境界検出部302により、図4のように、階調に応じた電圧が第1電圧(0V)である第1画素としての画素PIX[2]と、階調に応じた電圧が第2電圧(5V)である第2画素としての画素PIX[3]との境界が検出される。データ線駆動部30は、このような境界が検出された場合には、抵抗値選択部91において第1の抵抗値の一例としての53.3Ωを選択する。
図14は、は変形例1における電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。第1実施形態においては、抵抗値選択部91をデータ線駆動回路30の出力段に設けたが、図14に示すように、抵抗値選択部91をデータ線駆動回路30とは別に設けてもよい。この場合には、データ線駆動回路30の出力端子d1〜dJに接続された信号線16と、データ線駆動回路30に備えられたレジスター92に接続された制御線17が抵抗値選択部91に接続される。本変形例では、データ線駆動回路30のレジスター92から出力される信号により、抵抗値選択部91のスイッチSW1,SW2,SW3,SW4を切り替える。また、本変形例では、信号線16は抵抗値選択部91の抵抗R1,R2,R3,R4に接続されており、スイッチSW1,SW2,SW3,SW4が切り替えられることにより、データ線駆動回路30の出力抵抗が切り替えられる。
本変形例においても、境界検出部302により、図4のように、階調に応じた電圧が第1電圧(0V)である第1画素としての画素PIX[2]と、階調に応じた電圧が第2電圧(5V)である第2画素としての画素PIX[3]との境界が検出される。データ線駆動部30は、このような境界が検出された場合には、抵抗値選択部91において第1の抵抗値の一例としての53.3Ωを選択する。
また、本変形例によれば、境界検出部302により、図5に示される画素PIX[2]と画素PIX[3]のように、前記境界が検出されない場合には、データ線駆動部30は、抵抗値選択部91において第1の抵抗値よりも大きい第2の抵抗値の一例としての800Ωを選択する。
したがって、本変形例においても、第1実施形態と同様に、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
(変形例2)
図15は、は変形例2における電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。第2実施形態においては、レジスター94を電流可変部93に設けたが、本変形例においては、レジスター94をデータ線駆動回路30に設ける。この場合には、図15に示すように、電流可変部93から、データ線駆動回路30における増幅部90のトランジスターのゲートに電圧を供給する信号線と、データ線駆動回路30のレジスター94により電流可変部93のスイッチSW5,SW6,SW7,SW8を切り替える制御線とが設けられる。
また、本変形例においては、境界検出部302における判別部306による出力信号のフラグQの供給先は、データ線駆動回路30となっている。データ線駆動回路30においては、前記出力信号のフラグQの供給先は、データ線駆動回路30に備えられたレジスター94となっている。
図15は、は変形例2における電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。第2実施形態においては、レジスター94を電流可変部93に設けたが、本変形例においては、レジスター94をデータ線駆動回路30に設ける。この場合には、図15に示すように、電流可変部93から、データ線駆動回路30における増幅部90のトランジスターのゲートに電圧を供給する信号線と、データ線駆動回路30のレジスター94により電流可変部93のスイッチSW5,SW6,SW7,SW8を切り替える制御線とが設けられる。
また、本変形例においては、境界検出部302における判別部306による出力信号のフラグQの供給先は、データ線駆動回路30となっている。データ線駆動回路30においては、前記出力信号のフラグQの供給先は、データ線駆動回路30に備えられたレジスター94となっている。
本変形例においても、第2実施形態と同様に、境界検出部302により、図4のように、階調に応じた電圧が第1電圧(0V)である第1画素としての画素PIX[2]と、階調に応じた電圧が第2電圧(5V)である第2画素としての画素PIX[3]との境界が検出される。電流可変部93は、このような境界が検出された場合には、増幅部90のソース−ドレイン電流、つまり、データ線駆動回路30の出力電流を第1の電流値とする。
また、本変形例においても、境界検出部302により、図5に示される画素PIX[2]と画素PIX[3]のように、前記境界が検出されない場合には、増幅部90のソース−ドレイン電流、つまり、データ線駆動回路30の出力電流を第1の電流値よりも小さい第2の電流値とする。
したがって、本変形例においても、第1実施形態と同様に、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
(変形例3)
上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。
上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。
<応用例>
この発明は、各種の電子機器に利用され得る。図16から図18は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
この発明は、各種の電子機器に利用され得る。図16から図18は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
図16は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。
図17は、携帯電話機の斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002と、各種の画像を表示する電気光学装置1とを備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。
図18は、電気光学装置を採用した投射型表示装置(3板式のプロジェクター)4000の構成を示す模式図である。この投射型表示装置4000は、相異なる表示色R、G、Bに各々対応する3個の電気光学装置1(1R,1G,1B)を含んでいる。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置1からの出射光を合成して投射面4004に投射する。本発明はこのような液晶プロジェクターにも適用可能である。
なお、本発明が適用される電子機器としては、図1、図16から図18に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants)が挙げられる。その他にも、デジタルスチルカメラ,テレビ,ビデオカメラ,カーナビゲーション装置,車載用の表示器(インパネ),電子手帳,電子ペーパー,電卓,ワードプロセッサー,ワークステーション,テレビ電話,POS端末が挙げられる。さらに、プリンター,スキャナー,複写機,ビデオプレーヤー,タッチパネルを備えた機器等などが挙げられる。
1…電気光学装置、10…画素部、12…走査線、14…データ線、15…VID信号線、16…信号線、17…制御線、20…走査線駆動回路、30…データ線駆動回路、40…制御回路、41…走査制御回路、42…映像処理回路、57…デマルチプレクサー、58…スイッチ、60…液晶素子、62…画素電極、64…コモン電極、66…液晶、90…増幅部、91…抵抗値選択部、92…レジスター、93…電流可変部、94…レジスター、100…電気光学パネル、200…駆動用集積回路、300…フレキシブル回路基板、302…境界検出部、304…検出部、306…判別部、312…遅延回路、314…補正部、316…D/A変換器、2000…パーソナルコンピューター、3000…携帯電話機、4000…投射型表示装置、B…配線ブロック、CLX…Xクロック信号、CLY…Yクロック信号、D…画像信号、DCLK…ドットクロック信号、DX…X転送開始パルス、DY…Y転送開始パルス、G…走査信号、Hs…水平同期信号、LCCOM…コモン電圧、PIX…画素回路、S1〜S4…選択信号、SW…スイッチング素子。
Claims (6)
- 複数の走査線と、
複数のデータ線と、
前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、
前記走査線に前記走査信号を供給する走査線駆動部と、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、
前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出する境界検出部と、
前記電圧の前記データ線への供給経路に備えられた抵抗値選択部と、を備え、
前記データ線駆動部は、前記抵抗値選択部において、前記境界が検出された場合には第1の抵抗値を選択し、前記境界が検出されない場合には前記第1の抵抗値よりも大きい第2の抵抗値を選択する、
ことを特徴とする電気光学装置。 - 前記抵抗値選択部は、前記データ線駆動部の出力段に備えられている、
ことを特徴とする請求項1に記載の電気光学装置。 - 複数の走査線と、
複数のデータ線と、
前記複数の走査線および前記複数のデータの交差に各々対応して設けられた画素と、
前記走査線に前記走査信号を供給する走査線駆動部と、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、
前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出する境界検出部と、
前記データ線駆動部の出力段の増幅部における出力電流を可変とする電流可変部と、を備え、
電流可変部は、前記境界が検出された場合には前記出力電流を第1の電流値とし、前記境界が検出されない場合には前記出力電流を前記第1の電流値よりも小さい第2の電流値とする、
ことを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、
前記走査線に前記走査信号を供給し、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、
前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出し、
前記境界が検出された場合には、前記電圧の前記データ線への供給経路に備えられた抵抗値選択部において第1の抵抗値を選択し、
前記境界が検出されない場合には、前記抵抗値選択部において前記第1の抵抗値よりも大きい第2の抵抗値を選択する、
ことを特徴とする電気光学装置の制御方法。 - 複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、
前記走査線に前記走査信号を供給し、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、
前記電圧が第1電圧である第1画素と、前記電圧が前記第1電圧よりも大きい第2電圧である第2画素との境界を検出し、
前記境界が検出された場合には、画素に対する出力電流を第1の電流値とし、
前記境界が検出されない場合には、前記出力電流を前記第1の電流値よりも小さい第2の電流値とする、
ことを特徴とする電気光学装置の制御方法。 - 請求項1ないし請求項3のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190420A JP2018054853A (ja) | 2016-09-28 | 2016-09-28 | 電気光学装置、電気光学装置の制御方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190420A JP2018054853A (ja) | 2016-09-28 | 2016-09-28 | 電気光学装置、電気光学装置の制御方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018054853A true JP2018054853A (ja) | 2018-04-05 |
Family
ID=61836529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016190420A Pending JP2018054853A (ja) | 2016-09-28 | 2016-09-28 | 電気光学装置、電気光学装置の制御方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018054853A (ja) |
-
2016
- 2016-09-28 JP JP2016190420A patent/JP2018054853A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529298B1 (en) | Electro-optical device and electronic device | |
JP4985020B2 (ja) | 液晶装置、その駆動方法および電子機器 | |
US8035634B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
US20070195037A1 (en) | Liquid crystal display device, method of controlling the same, and mobile terminal | |
TWI386897B (zh) | 源極驅動器、光電裝置、及電子機器 | |
KR100899500B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP2015079138A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP7114875B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
US20180090085A1 (en) | Electro-optical device, method of controlling electro-optical device, and electronic apparatus | |
US20110267323A1 (en) | Electro-optical apparatus and electronics device | |
US10290278B2 (en) | Electrooptical device, electronic device, and control method of electrooptical device | |
JP5552954B2 (ja) | 電気光学装置および電子機器 | |
JP2008170842A (ja) | 電気光学装置、駆動回路および電子機器 | |
US11107442B2 (en) | Electro-optical device, driving method for electro-optical device, and electronic apparatus | |
JP2017167425A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2009216853A (ja) | 電気光学装置及び電子機器 | |
US10379415B2 (en) | Display apparatus | |
JP2007264368A (ja) | 液晶表示装置 | |
JP2018054853A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP6322944B2 (ja) | 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器 | |
US10199001B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
JP6699298B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2006126273A (ja) | 電気光学装置 | |
JP2008158385A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP7476637B2 (ja) | 電気光学装置、及び電子機器 |