JP2018049997A - Method of manufacturing silicon bonded wafer and silicon bonded wafer - Google Patents

Method of manufacturing silicon bonded wafer and silicon bonded wafer Download PDF

Info

Publication number
JP2018049997A
JP2018049997A JP2016185830A JP2016185830A JP2018049997A JP 2018049997 A JP2018049997 A JP 2018049997A JP 2016185830 A JP2016185830 A JP 2016185830A JP 2016185830 A JP2016185830 A JP 2016185830A JP 2018049997 A JP2018049997 A JP 2018049997A
Authority
JP
Japan
Prior art keywords
wafer
silicon
active layer
support substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016185830A
Other languages
Japanese (ja)
Other versions
JP6604294B2 (en
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016185830A priority Critical patent/JP6604294B2/en
Publication of JP2018049997A publication Critical patent/JP2018049997A/en
Application granted granted Critical
Publication of JP6604294B2 publication Critical patent/JP6604294B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing silicon bonded wafer in which a wafer for support substrate includes a gettering layer formed by transparent laser beam irradiation, and damage on an active layer due to transparent laser beam irradiation was suppressed, and to provide a silicon bonded wafer manufactured by that method.SOLUTION: A method of manufacturing silicon bonded wafer has a step of forming a gettering layer internally by irradiating a transparent laser beam from one side of a wafer for support substrate, a step of sticking one side of the wafer for support substrate and one side of a wafer for active layer by vacuum normal temperature bonding method, and a step of thinning the wafer for active layer as an active layer.SELECTED DRAWING: Figure 1

Description

本発明は、シリコン接合ウェーハの製造方法およびシリコン接合ウェーハに関する。   The present invention relates to a method for manufacturing a silicon bonded wafer and a silicon bonded wafer.

シリコンウェーハおよびシリコンウェーハを基板とし、該基板上にシリコンエピタキシャル層が設けられたエピタキシャルシリコンウェーハは、半導体デバイスの基板材料として用いられている。近年、高感度CIS(CMOS Image Sensor)や、パワーデバイスなどの高性能半導体デバイスでは、基板材料のデバイス形成領域において、欠陥フリー化且つ不純物フリー化が求められている。   An epitaxial silicon wafer in which a silicon wafer and a silicon wafer are used as a substrate and a silicon epitaxial layer is provided on the substrate is used as a substrate material for semiconductor devices. In recent years, high-sensitivity CIS (CMOS Image Sensor) and high-performance semiconductor devices such as power devices are required to be defect-free and impurity-free in a device formation region of a substrate material.

シリコンエピタキシャル層は、一般に、その基板となるバルクのシリコンウェーハに比べて欠陥が十分に少なく、かつ、酸素等の不純物も少ない。そこで、高性能半導体デバイスの作製において、エピタキシャルシリコンウェーハのシリコンエピタキシャル層が活性層として広く用いられている。   In general, a silicon epitaxial layer has sufficiently fewer defects and less impurities such as oxygen than a bulk silicon wafer serving as a substrate. Therefore, in the production of high-performance semiconductor devices, the silicon epitaxial layer of an epitaxial silicon wafer is widely used as an active layer.

ここで、半導体ウェーハ製造プロセスやデバイス作製プロセスにおいて、半導体デバイスの基板中に重金属が混入すると、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。しかしながら、半導体デバイス作製プロセスにおいては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板への重金属汚染の発生が懸念される。そのため、従来、代表的な基板であるシリコンウェーハの表面において、デバイスを形成する領域であるデバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法によりシリコンウェーハにゲッタリング能力を付与してきた。   Here, in a semiconductor wafer manufacturing process or a device manufacturing process, if a heavy metal is mixed in a substrate of a semiconductor device, device characteristics such as a pause time failure, a retention failure, a junction leak failure, and an oxide dielectric breakdown are significantly adversely affected. However, in the semiconductor device manufacturing process, there is a concern that heavy metal contamination of the semiconductor substrate may occur during each process such as ion implantation, diffusion, and oxidation heat treatment. Therefore, in order to suppress the diffusion of heavy metals into the device formation area, which is the area where devices are formed, on the surface of a silicon wafer, which is a typical substrate, a gettering capability has been imparted to the silicon wafer by the gettering method. I have done it.

ゲッタリング法としては、シリコンウェーハ内部に酸素を析出させ、形成された酸素析出物(BMD)をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法(Intrinsic Gettering method、IG法)、およびシリコンウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとしたりする、エクストリンシック・ゲッタリング法(Extrinsic Gettering method、EG法)が知られている。   The gettering method includes an intrinsic gettering method (IG method) in which oxygen is precipitated inside a silicon wafer and the formed oxygen precipitate (BMD) is used as a gettering site, There is known the extrinsic gettering method (EG method) that gives mechanical strain on the back surface using sandblasting, etc., or forms a polycrystalline silicon film or the like as a gettering site. Yes.

他にも、イオン注入法、すなわち、シリコンウェーハに炭素等をイオン注入してイオン注入領域からなる改質領域を形成し、該改質領域をゲッタリングサイトとすることも知られている。例えば、特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、エピタキシャルシリコンウェーハとする製造方法が開示されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。   In addition, an ion implantation method, that is, it is also known that carbon or the like is ion-implanted into a silicon wafer to form a modified region including an ion implanted region, and the modified region is used as a gettering site. For example, Patent Document 1 discloses a manufacturing method in which carbon ions are implanted from one surface of a silicon wafer to form a carbon ion implantation region, and then a silicon epitaxial layer is formed on the surface to form an epitaxial silicon wafer. Yes. In this technique, the carbon ion implantation region functions as a gettering site.

また、例えば特許文献2には、イオン注入法に替わるゲッタリング法として、透過性レーザの照射によりゲッタリングサイトを形成する方法(以下、「レーザゲッタリング法」と称する。)が開示されている。すなわち、特許文献2では、半導体基板の内部に集光点を合わせて透過性レーザビームを照射し、この半導体基板の内部に多光子吸収過程を経た改質領域を形成することで、該改質領域をゲッタリングサイトとする。   For example, Patent Document 2 discloses a method of forming a gettering site by irradiation with a transmissive laser (hereinafter referred to as “laser gettering method”) as a gettering method instead of the ion implantation method. . That is, in Patent Document 2, the semiconductor laser substrate is irradiated with a transmissive laser beam with a focused point, and a modified region that has undergone a multiphoton absorption process is formed inside the semiconductor substrate. Let the region be a gettering site.

特開平6−338507号公報JP-A-6-338507 特開2003−264194号公報JP 2003-264194 A

特許文献2に記載のレーザゲッタリング法であれば、特許文献1のようなイオン注入法でのイオン注入深さに伴う制約に比べて、比較的自由な深さ位置にゲッタリング層を形成することができる。しかしながら、特許文献2に記載のレーザゲッタリング法によるレーザビーム照射により形成された改質領域の近傍では、レーザビーム照射によるダメージを不可避的に受けるため、ゲッタリングサイトに近い領域を、高性能半導体デバイスに求められる欠陥フリーの活性層として用いることはできない。なお、レーザビーム照射を経ていない側の領域を高性能半導体デバイスの活性層として用いるには、ゲッタリングサイトがデバイス形成領域から遠すぎるため不適当である。   In the case of the laser gettering method described in Patent Document 2, the gettering layer is formed at a relatively free depth as compared with the restrictions associated with the ion implantation depth in the ion implantation method as in Patent Document 1. be able to. However, in the vicinity of the modified region formed by laser beam irradiation by the laser gettering method described in Patent Document 2, damage due to laser beam irradiation is inevitably received. It cannot be used as a defect-free active layer required for devices. Note that it is not appropriate to use a region on the side not subjected to laser beam irradiation as an active layer of a high-performance semiconductor device because the gettering site is too far from the device formation region.

そこで、本発明者は、シリコンウェーハにレーザゲッタリング法を適用して改質領域を形成し、さらに、レーザビーム照射を経た側の面にシリコンエピタキシャル層をエピタキシャル成長させたエピタキシャルシリコンウェーハの作製を試みた。しかしながら、この場合、エピタキシャル層形成中の熱処理により、ウェーハそのものが割れてしまう場合があった。また、エピタキシャル層形成時の割れが回避できても、その後のデバイス作製プロセスにおける熱処理により割れてしまう虞もある。この原因は、改質領域から二次転位が伸展するためだと本発明者は考えた。さらに、レーザビーム照射により形成された改質領域近傍のダメージの影響は、エピタキシャル層にも及ぶことも確認された。   Therefore, the present inventor attempted to produce an epitaxial silicon wafer by applying a laser gettering method to a silicon wafer to form a modified region, and further epitaxially growing a silicon epitaxial layer on the surface subjected to laser beam irradiation. It was. However, in this case, the wafer itself may break due to the heat treatment during the formation of the epitaxial layer. In addition, even if cracking during the formation of the epitaxial layer can be avoided, there is a risk of cracking due to heat treatment in the subsequent device fabrication process. The present inventor considered that this is because secondary dislocation extends from the modified region. Furthermore, it was confirmed that the influence of the damage near the modified region formed by the laser beam irradiation extends to the epitaxial layer.

このように、現状、ゲッタリング方法としてレーザゲッタリング法を用いた場合には、近年の高性能半導体デバイス用の基板材料の活性層に求められる欠陥フリー化且つ不純物フリー化の要請に、十分に応えることができない。   As described above, when the laser gettering method is used as a gettering method at present, the defect-free and impurity-free requirements required for the active layer of the substrate material for high-performance semiconductor devices in recent years are sufficient. I can't respond.

そこで本発明は、上記課題に鑑み、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制した新たな基板材料、すなわちシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供することを目的とする。   Therefore, in view of the above-mentioned problems, the present invention includes a new substrate material that includes a gettering layer formed by transmissive laser beam irradiation in a support substrate wafer, and that suppresses damage due to transmissive laser beam irradiation on an active layer, That is, it aims at providing the manufacturing method of a silicon bonded wafer, and the silicon bonded wafer manufactured by it.

上記課題を解決すべく本発明者が鋭意検討したところ、以下の知見を得た。まず、本発明者は、エピタキシャル成長によってシリコンエピタキシャル層を形成し、該層を活性層とすることに替えて、支持基板用ウェーハを活性層用ウェーハと貼り合わせることで活性層を有するシリコンウェーハを製造することを着想した。そして、支持基板用ウェーハにレーザゲッタリング法を施した後でも、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法により貼り合わせることができることができることを見出した。そして、こうして作製したシリコン接合ウェーハであれば、支持基板用ウェーハに十分なゲッタリング能力を付与できるとともに、活性層への透過性レーザビーム照射によるダメージを抑制できることを知見した。   As a result of extensive studies by the inventor to solve the above problems, the following findings have been obtained. First, the present inventor forms a silicon epitaxial layer by epitaxial growth, and instead of using the layer as an active layer, a silicon wafer having an active layer is manufactured by bonding a support substrate wafer to an active layer wafer. Inspired to do. It has also been found that the support substrate wafer and the active layer wafer can be bonded together by a vacuum room temperature bonding method even after the support substrate wafer is subjected to the laser gettering method. The silicon bonded wafer thus produced has been found to be capable of imparting sufficient gettering capability to the support substrate wafer and suppressing damage to the active layer due to the transmissive laser beam irradiation.

上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
単結晶シリコンからなる支持基板用ウェーハの片方の面側から透過性レーザビームを照射して多光子吸収過程を生じさせ、前記支持基板用ウェーハの内部にゲッタリング層を形成する第1工程と、
単結晶シリコンからなる支持基板用ウェーハの前記片方の面および前記活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる第2工程と、
前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする第3工程と、
を有することを特徴とするシリコン接合ウェーハの製造方法。
The gist configuration of the present invention completed based on the above findings is as follows.
(1) A method for producing a silicon bonded wafer in which a support substrate wafer made of single crystal silicon and an active layer made of single crystal silicon are bonded,
A first step of forming a gettering layer inside the support substrate wafer by irradiating a transparent laser beam from one surface side of the support substrate wafer made of single crystal silicon to cause a multiphoton absorption process;
The one surface of the support substrate wafer made of single crystal silicon and the one surface of the active layer wafer are subjected to an activation treatment by irradiating an ionized neutral element at room temperature in a vacuum, A second step of bonding the support substrate wafer and the active layer wafer together by bringing one of the surfaces into an activated surface and subsequently contacting both of the activated surfaces at a vacuum room temperature;
A third step in which the active layer wafer is thinned and the thinned active layer wafer is an active layer;
A method for producing a silicon-bonded wafer, comprising:

なお、以下、本発明における支持基板用ウェーハと活性層用ウェーハの貼合せ方法を「真空常温接合法」と称する。真空常温接合法において、上述した支持基板用ウェーハの上記片方の面と、活性層用ウェーハの上記片方の面とが、共に貼り合わせ面となる。また、一般に、活性層用ウェーハの他方の面が、シリコン接合ウェーハにおいてデバイス形成面となる主表面となる。   Hereinafter, the bonding method of the support substrate wafer and the active layer wafer in the present invention is referred to as “vacuum room temperature bonding method”. In the vacuum room temperature bonding method, the one surface of the support substrate wafer and the one surface of the active layer wafer are both bonded surfaces. In general, the other surface of the active layer wafer is a main surface that serves as a device formation surface of the silicon bonded wafer.

(2)前記第1工程において用いる前記透過性レーザビームの出力が4μJ/パルス以下である、上記(1)に記載のシリコン接合ウェーハの製造方法。   (2) The method for producing a silicon bonded wafer according to (1), wherein an output of the transparent laser beam used in the first step is 4 μJ / pulse or less.

(3)前記第2工程において、前記支持基板用ウェーハと前記活性層用ウェーハとの接合領域にミスフィット転位が形成されるよう貼り合わせる、上記(1)または(2)に記載のシリコン接合ウェーハの製造方法。   (3) The silicon bonded wafer according to (1) or (2), wherein in the second step, bonding is performed so that misfit dislocations are formed in a bonded region between the support substrate wafer and the active layer wafer. Manufacturing method.

(4)前記支持基板用ウェーハおよび前記活性層用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、
前記第2工程において、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある状態で貼り合わせる、上記(3)に記載のシリコン接合ウェーハの製造方法。
(4) The support substrate wafer and the active layer wafer each have a cutout portion indicating a crystal axis direction,
In the second step, the notch portions of the active layer wafer are bonded together in a state of being rotated in a circumferential direction from the notch portions of the support substrate wafer. Manufacturing method of silicon bonded wafer.

(5)前記支持基板用ウェーハの前記片方の面の面方位と、前記活性層用ウェーハの前記片方の面の面方位とが互いに異なる、上記(3)に記載のシリコン接合ウェーハの製造方法。   (5) The method for producing a silicon-bonded wafer according to (3), wherein a surface orientation of the one surface of the support substrate wafer is different from a surface orientation of the one surface of the active layer wafer.

(6)前記活性層用ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、
該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、上記(1)〜(5)のいずれかに記載のシリコン接合ウェーハの製造方法。
(6) The active layer wafer is an epitaxial silicon wafer in which a silicon epitaxial layer is formed on a silicon wafer,
The method for producing a silicon-bonded wafer according to any one of (1) to (5), wherein the surface of the silicon epitaxial layer is the one surface of the wafer for active layer.

(7)前記第3工程において、前記シリコンエピタキシャル層と反対の面側から前記活性層用ウェーハを薄膜化し、前記シリコンウェーハを研削除去する、上記(6)に記載のシリコン接合ウェーハの製造方法。   (7) The method for manufacturing a silicon-bonded wafer according to (6), wherein in the third step, the active layer wafer is thinned from the side opposite to the silicon epitaxial layer, and the silicon wafer is ground and removed.

(8)前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、上記(1)〜(7)のいずれかに記載のシリコン接合ウェーハの製造方法。 (8) The silicon substrate according to any one of (1) to (7), wherein the support substrate wafer includes a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Wafer manufacturing method.

(9)前記第1工程において、前記支持基板用ウェーハの前記低酸素領域の内部に前記ゲッタリング層を形成する、上記(8)に記載のシリコン接合ウェーハの製造方法。   (9) The method for producing a silicon bonded wafer according to (8), wherein, in the first step, the gettering layer is formed inside the low oxygen region of the support substrate wafer.

(10)前記中性元素が、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも一種である、上記(1)〜(9)のいずれかに記載のシリコン接合ウェーハの製造方法。   (10) The production of a silicon bonded wafer according to any one of (1) to (9), wherein the neutral element is at least one selected from the group consisting of argon, neon, xenon, hydrogen, helium and silicon. Method.

(11)前記第2工程における前記活性化処理は、前記両方の片方の面に厚み2nm以上のアモルファス層が形成されるように行う、上記(1)〜(10)のいずれかに記載のシリコン接合ウェーハの製造方法。   (11) The silicon according to any one of (1) to (10), wherein the activation process in the second step is performed such that an amorphous layer having a thickness of 2 nm or more is formed on one of both surfaces. Manufacturing method of bonded wafer.

(12)前記第2工程における前記活性化処理は、前記両方の片方の面に厚み10nm以上のアモルファス層が形成されるように行う、上記(1)〜(10)のいずれか一項に記載のシリコン接合ウェーハの製造方法。   (12) The activation process in the second step is performed according to any one of the above (1) to (10), wherein the activation process is performed so that an amorphous layer having a thickness of 10 nm or more is formed on one of both surfaces. Manufacturing method of silicon bonded wafer.

(13)単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハであって、
前記支持基板用ウェーハと、前記活性層とを接合する接合領域はアモルファスであり、
前記支持基板用ウェーハは、直径1μm以上10μm以下の改質領域からなるゲッタリングサイトが径方向に周期的に配列したゲッタリング層を含むことを特徴とするシリコン接合ウェーハ。
(13) A silicon bonded wafer in which a support substrate wafer made of single crystal silicon and an active layer made of single crystal silicon are bonded,
The bonding region for bonding the support substrate wafer and the active layer is amorphous,
The support substrate wafer includes a gettering layer in which gettering sites including modified regions having a diameter of 1 μm or more and 10 μm or less are periodically arranged in a radial direction.

(14)前記支持基板用ウェーハと前記活性層との接合領域にミスフィット転位が存在する、上記(13)に記載のシリコン接合ウェーハ。   (14) The silicon bonded wafer according to (13), wherein misfit dislocations exist in a bonded region between the support substrate wafer and the active layer.

(15)前記支持基板用ウェーハと前記活性層は、結晶軸方向を示す切り欠き部をそれぞれ有し、
前記活性層の前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある、上記(14)に記載のシリコン接合ウェーハ。
(15) The support substrate wafer and the active layer each have a cutout portion indicating a crystal axis direction,
The silicon bonded wafer according to (14), wherein the cutout portion of the active layer is located at a position rotated in the circumferential direction from the cutout portion of the support substrate wafer.

(16)前記支持基板用ウェーハの接合面の面方位と、前記活性層の接合面の面方位とが互いに異なる、上記(14)に記載のシリコン接合ウェーハ。   (16) The silicon bonded wafer according to (14), wherein a surface orientation of a bonding surface of the support substrate wafer is different from a surface orientation of a bonding surface of the active layer.

(17)前記活性層は、シリコンエピタキシャル層からなる、上記(13)〜(16)のいずれか1項に記載のシリコン接合ウェーハ。   (17) The silicon bonded wafer according to any one of (13) to (16), wherein the active layer includes a silicon epitaxial layer.

(18)前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、上記(13)〜(17)のいずれか一項に記載のシリコン接合ウェーハ。 (18) The support substrate wafer according to any one of (13) to (17), including a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Silicon bonded wafer.

(19)前記支持基板用ウェーハの前記低酸素領域内に前記ゲッタリング層が位置する、上記(18)に記載のシリコン接合ウェーハ。   (19) The silicon bonded wafer according to (18), wherein the gettering layer is located in the low oxygen region of the support substrate wafer.

本発明によれば、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供することができる。   According to the present invention, a method for manufacturing a silicon-bonded wafer in which a support substrate wafer includes a gettering layer formed by irradiating a transmissive laser beam and suppressing damage to the active layer by irradiating the transmissive laser beam, and thereby A manufactured silicon bonded wafer can be provided.

本発明の第1実施形態によるシリコン接合ウェーハの製造方法を説明する模式断面図である。It is a schematic cross section explaining the manufacturing method of the silicon bonded wafer by a 1st embodiment of the present invention. 本発明の製造方法に従う第1工程を説明する模式断面拡大図である。It is a schematic cross-sectional enlarged view explaining the 1st process according to the manufacturing method of this invention. 本発明の製造方法に従う第2工程において用いる真空常温接合装置の一例を示す模式図である。It is a schematic diagram which shows an example of the vacuum room temperature bonding apparatus used in the 2nd process according to the manufacturing method of this invention. 本発明の第2実施形態によるシリコン接合ウェーハの製造方法を説明する模式断面図である。It is a schematic cross section explaining the manufacturing method of the silicon bonded wafer by a 2nd embodiment of the present invention. 本発明の実施形態で支持基板用ウェーハおよび活性層用ウェーハのそれぞれに適用可能なアニールウェーハの模式断面図である。It is a schematic cross section of the annealed wafer applicable to each of the wafer for support substrates and the wafer for active layers in embodiment of this invention. 実験例1における発明例1−1の改質領域を示す顕微鏡写真である。4 is a photomicrograph showing the modified region of Invention Example 1-1 in Experimental Example 1. 実験例2における発明例2−1および比較例2−1のCL欠陥評価によるTO線強度を示すグラフである。It is a graph which shows the TO line | wire intensity | strength by CL defect evaluation of the invention example 2-1 in the experiment example 2, and the comparative example 2-1. 参考実験例における参考例1の熱処理後の改質領域を示す顕微鏡写真である。It is a microscope picture which shows the modified area | region after the heat processing of the reference example 1 in a reference experiment example.

(シリコン接合ウェーハの製造方法)
以下、図1〜図5を参照して、本発明に従う、支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法の実施形態について説明する。まず、第1実施形態として、単結晶シリコンからなる支持基板用ウェーハおよび単結晶シリコンからなる活性層用ウェーハのそれぞれが、表面にシリコンエピタキシャル層を有しないバルクのシリコンウェーハを用いた実施形態を説明する。次いで、第2実施形態として、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを活性層用ウェーハに用いる場合の実施形態を説明する。
(Silicon bonded wafer manufacturing method)
Hereinafter, an embodiment of a method for manufacturing a silicon bonded wafer in which a support substrate wafer and an active layer made of single crystal silicon are bonded according to the present invention will be described with reference to FIGS. First, as a first embodiment, a description will be given of an embodiment in which each of a support substrate wafer made of single crystal silicon and an active layer wafer made of single crystal silicon uses a bulk silicon wafer having no silicon epitaxial layer on the surface. To do. Next, as a second embodiment, an embodiment in which an epitaxial silicon wafer in which a silicon epitaxial layer is formed on a silicon wafer is used as an active layer wafer will be described.

(第1実施形態)
図1は、本発明の第1実施形態に従うシリコン接合ウェーハ100の製造方法のフローチャートを示している。本実施形態に従うシリコン接合ウェーハ100の製造方法は、、支持基板用ウェーハ110の片方の面110Aの面側から透過性レーザビーム80を照射して多光子吸収過程を生じさせ、支持基板用ウェーハ110の内部にゲッタリング層114を形成する第1工程を行う(図1(B)、図2)。その後、支持基板用ウェーハ110と、活性層用ウェーハとを真空常温接合法により貼り合わせる第2工程を行う(図1(C)〜(E))。すなわち、第2工程では、支持基板用ウェーハ110の片方の面110Aおよび活性層用ウェーハ120の片方の面120Aに、真空常温下で、イオン化させた中性元素90を照射する活性化処理をして(図1(C))、両方の片方の面110A,120Aを活性化面141A,142Aとする(図1(D))。引き続き、真空常温下で両方の活性化面141A,142Aを接触させることで、支持基板用ウェーハ110と活性層用ウェーハ120とを貼り合わせる(図1(E))。第2工程の後、活性層用ウェーハ120を薄膜化して、薄膜化後の活性層用ウェーハ120を活性層125とする第3工程を行う(図1(F))。こうして、シリコン接合ウェーハ100を製造することができる。以下、各工程の詳細を順次説明する。真空常温接合法において、上述した支持基板用ウェーハの上記片方の面110Aと、活性層用ウェーハの上記片方の面120Aとが、共に貼り合わせ面となるため、以下、貼り合わせ面と言う。
(First embodiment)
FIG. 1 shows a flowchart of a method for manufacturing a silicon bonded wafer 100 according to the first embodiment of the present invention. In the method for manufacturing the silicon bonded wafer 100 according to the present embodiment, the multi-photon absorption process is caused by irradiating the transparent laser beam 80 from one surface 110A of the support substrate wafer 110 to generate a multiphoton absorption process. A first step of forming a gettering layer 114 inside is performed (FIGS. 1B and 2). Thereafter, a second step of bonding the support substrate wafer 110 and the active layer wafer by a vacuum room temperature bonding method is performed (FIGS. 1C to 1E). That is, in the second step, an activation treatment is performed by irradiating one surface 110A of the support substrate wafer 110 and one surface 120A of the active layer wafer 120 with the ionized neutral element 90 at room temperature in a vacuum. (FIG. 1 (C)), both one surfaces 110A and 120A are set as activation surfaces 141A and 142A (FIG. 1 (D)). Subsequently, both the activation surfaces 141A and 142A are brought into contact with each other at a vacuum room temperature, whereby the supporting substrate wafer 110 and the active layer wafer 120 are bonded together (FIG. 1E). After the second step, a third step is performed in which the active layer wafer 120 is thinned and the thinned active layer wafer 120 is used as the active layer 125 (FIG. 1F). In this way, the silicon bonded wafer 100 can be manufactured. Hereinafter, the details of each process will be described sequentially. In the vacuum room temperature bonding method, since the one surface 110A of the support substrate wafer and the one surface 120A of the active layer wafer are both bonded surfaces, they are hereinafter referred to as bonded surfaces.

まず、単結晶シリコンからなる支持基板用ウェーハ110と、単結晶シリコンからなる活性層用ウェーハ120とをそれぞれ用意する(図1(A))。第1実施形態において用いる単結晶シリコンからなる支持基板用ウェーハ110と、単結晶シリコンからなる活性層用ウェーハ120とのそれぞれは、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハであれば、任意のものを用いることができる。バルクの単結晶シリコンウェーハは、FZシリコンウェーハ、CZシリコンウェーハおよびアニールウェーハなどが知られ、以下、本明細書において、これらバルクの単結晶シリコンウェーハを総称して「シリコンウェーハ」と言う。   First, a support substrate wafer 110 made of single crystal silicon and an active layer wafer 120 made of single crystal silicon are prepared (FIG. 1A). Each of the support substrate wafer 110 made of single crystal silicon and the active layer wafer 120 made of single crystal silicon used in the first embodiment is a bulk single crystal silicon wafer having no epitaxial layer on the surface. Any thing can be used. Examples of known bulk single crystal silicon wafers include FZ silicon wafers, CZ silicon wafers, and annealed wafers. Hereinafter, these bulk single crystal silicon wafers are collectively referred to as “silicon wafers”.

<第1工程>
第1工程では、支持基板用ウェーハ110の貼り合わせ面110Aの面側から透過性レーザビーム80を照射して多光子吸収過程を生じさせ、支持基板用ウェーハ110の内部にゲッタリング層114を形成する。この透過性レーザビーム80の照射によるゲッタリングサイトの形成手法について、図2を用いてより詳細に説明する。
<First step>
In the first step, a multi-photon absorption process is caused by irradiating a transparent laser beam 80 from the side of the bonding surface 110 A of the support substrate wafer 110 to form a gettering layer 114 inside the support substrate wafer 110. To do. A method for forming a gettering site by irradiation with the transmissive laser beam 80 will be described in detail with reference to FIG.

図2(A)は、支持基板用ウェーハ110に透過性レーザビーム80の照射を開始した直後における透過性レーザビーム80の焦点位置近傍を説明するための模式断面拡大図である。まず、集光用レンズ81を用いて、支持基板用ウェーハ110の貼り合わせ面110Aから所定の深さdの位置に透過性レーザビーム80の焦点位置を合わせて透過性レーザビーム80を照射する。所定の深さdの位置に透過性レーザビーム80を集光することにより、当該位置において、多光子吸収過程を生じさせて改質領域115が形成される。この改質領域115は透過性レーザビーム80の照射によりシリコンがアモルファス化した領域であると考えられ、この改質領域115がゲッタリングシンクとなる。   FIG. 2A is an enlarged schematic cross-sectional view for explaining the vicinity of the focal position of the transmissive laser beam 80 immediately after the irradiation of the transmissive laser beam 80 on the support substrate wafer 110 is started. First, the converging lens 81 is used to irradiate the transmissive laser beam 80 with the focal position of the transmissive laser beam 80 at a predetermined depth d from the bonding surface 110 </ b> A of the support substrate wafer 110. By converging the transmissive laser beam 80 at a position of a predetermined depth d, a multiphoton absorption process is generated at the position to form the modified region 115. This modified region 115 is considered to be a region in which silicon is made amorphous by irradiation with the transmissive laser beam 80, and this modified region 115 serves as a gettering sink.

透過性レーザビーム80の照射により、多光子吸収過程を経て形成される改質領域115は、通常のレーザ光の吸収過程を経て形成される格子欠陥または転位による微小欠陥の集合と異なり、強力なゲッタリング能を有する。なお、多光子吸収過程とは、ごく短時間に多量の光子を特定の部位、すなわち透過性レーザビーム80の焦光点位置に照射することによって、当該焦光点位置だけに選択的に多量のエネルギーが吸収され、これにより、照射領域の結晶結合が変化するなどの反応を引き起こすものである。   The modified region 115 formed through the multiphoton absorption process by irradiation with the transmissive laser beam 80 is different from a lattice defect formed through a normal laser light absorption process or a collection of minute defects due to dislocations. Has gettering ability. The multiphoton absorption process means that a large amount of photons are irradiated to a specific portion, that is, the focal point position of the transmissive laser beam 80 in a very short time, and a large amount of light is selectively selectively applied only to the focal point position. Energy is absorbed, thereby causing a reaction such as a change in crystal bonds in the irradiated region.

上述の改質領域115の形成を、所定の間隔pでウェーハ全面に対して繰り返し行うことで、支持基板用ウェーハ110の内部にゲッタリング層114を形成することができる(図2(B))。なお、所定の深さdの調整は、近赤外領域の透過性に優れる集光用レンズ81を用いて透過性レーザビーム80を集光し、支持基板用ウェーハ110の位置を上下させて焦点を結像させることによって制御することができる。また、所定の深さdは、シリコン接合ウェーハ100の用途に応じて適宜設計すればよい。限定を意図しないが、透過性レーザビーム80の焦光点の深さdを1μm〜50μm程度とすることができ、10μm〜30μm程度とすることが好ましい。また、透過性レーザビーム80の照射間隔pに応じて、形成される改質領域115の密度が定まり、改質領域115の密度が高いほど、ゲッタリング層114は強力なゲッタリング能を有することとなる。例えば、形成する改質領域115の密度を1.0×10個/cm〜1.0×10個/cmとすればよい。 The gettering layer 114 can be formed inside the support substrate wafer 110 by repeatedly forming the modified region 115 on the entire surface of the wafer at a predetermined interval p (FIG. 2B). . The predetermined depth d is adjusted by condensing the transmissive laser beam 80 using a condensing lens 81 having excellent transmissivity in the near-infrared region and moving the position of the support substrate wafer 110 up and down to focus. Can be controlled by imaging. Further, the predetermined depth d may be appropriately designed according to the use of the silicon bonded wafer 100. Although not intended to be limited, the depth d of the focal point of the transmissive laser beam 80 can be about 1 μm to 50 μm, and preferably about 10 μm to 30 μm. Further, the density of the modified region 115 to be formed is determined according to the irradiation interval p of the transmissive laser beam 80, and the higher the density of the modified region 115, the stronger the gettering layer 114 has a gettering ability. It becomes. For example, the density of the modified region 115 to be formed may be 1.0 × 10 5 pieces / cm 2 to 1.0 × 10 6 pieces / cm 2 .

なお、透過性レーザビーム80のレーザ源としては低出力レーザを用いることが好ましく、例えばフェムト秒レーザのような超短パルスレーザを用いることがより好ましい。超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶(固体レーザ結晶)を励起することによりレーザ波長を好適範囲にすることができる。超短パルスレーザは、励起レーザビームのパルス幅を1.0×10−15(フェムト)秒以下にすることができるため、その他のレーザと比較して、励起により生じる熱エネルギーの拡散を抑制でき、焦点近傍のみに光エネルギーを集光することができる。 Note that it is preferable to use a low-power laser as the laser source of the transmissive laser beam 80, and it is more preferable to use an ultrashort pulse laser such as a femtosecond laser. An ultrashort pulse laser can make a laser wavelength into a suitable range by exciting a titanium sapphire crystal (solid laser crystal) using a semiconductor laser or the like. The ultrashort pulse laser can reduce the pulse width of the excitation laser beam to 1.0 × 10 −15 (femto) seconds or less, and therefore can suppress the diffusion of thermal energy generated by excitation compared to other lasers. The light energy can be collected only in the vicinity of the focal point.

ここで、透過性レーザビーム80を照射する際、透過性レーザビーム80が焦点位置で結像する前の通過領域112において、この通過領域112を改質することなく、透過性レーザビーム80が確実に透過する条件でレーザ照射するものとする。このレーザ照射条件は、シリコンのエネルギーバンドギャップである1.1eVから決定され、透過性の点から、入射波長は1000nm以上であることが好ましい。一方、波長が1200nmを超える場合には、長波長領域であるために光子エネルギー(レーザビームエネルギー)が低く、透過性レーザビーム80を集光用レンズ81にて集光しても、単結晶シリコンからなる支持基板用ウェーハ110内部の改質に十分な光子エネルギーを得ることができない虞があることから、1200nm以下とすることが好ましい。   Here, when irradiating the transmissive laser beam 80, the transmissive laser beam 80 is reliably obtained in the passage region 112 before the transmissive laser beam 80 forms an image at the focal position without modifying the passage region 112. It is assumed that laser irradiation is performed under conditions that allow the light to pass through. This laser irradiation condition is determined from 1.1 eV which is the energy band gap of silicon, and the incident wavelength is preferably 1000 nm or more from the viewpoint of transparency. On the other hand, when the wavelength exceeds 1200 nm, the photon energy (laser beam energy) is low because of the long wavelength region, and even if the transmissive laser beam 80 is condensed by the condensing lens 81, single crystal silicon is used. It is preferable that the thickness be 1200 nm or less because there is a possibility that sufficient photon energy for modification inside the support substrate wafer 110 may not be obtained.

ここで、透過性レーザビーム80の照射出力を、4.0μJ/パルス以下とすることが好ましく、3.0μJ/パルス以下とすることがより好ましい。照射出力が4.0μJ/パルス以下であれば、形成される改質領域115の大きさが直径1μm〜10μmの範囲となる。改質領域115は、このような大きさであるため、光学顕微鏡により改質領域115を観察することができる。そして、改質領域115の大きさがこの範囲であれば、十分なゲッタリング能力を有するゲッタリング層114を形成することができる。さらに、当該ゲッタリング層114が熱処理を受けると、結晶回復と共に改質領域115から二次転位が伸展するものの、改質領域115の大きさがこの範囲であれば二次転位伸展量を抑制できるため、活性層125に及ぼす結晶性悪化の影響もほとんどない。なお、形成される改質領域115の形状は、楕円形など、厳密な意味での円形ではない、あるいは円形と見なせない形状であることがある。その場合、改質領域115を内包する最小直径の外接円を用いて円形に近似し、その外接円の直径により改質領域115の大きさを定めるものとする。   Here, the irradiation output of the transmissive laser beam 80 is preferably 4.0 μJ / pulse or less, and more preferably 3.0 μJ / pulse or less. When the irradiation output is 4.0 μJ / pulse or less, the size of the modified region 115 to be formed is in the range of 1 μm to 10 μm in diameter. Since the modified region 115 has such a size, the modified region 115 can be observed with an optical microscope. If the size of the modified region 115 is within this range, the gettering layer 114 having sufficient gettering capability can be formed. Further, when the gettering layer 114 is subjected to heat treatment, secondary dislocation extends from the modified region 115 as the crystal recovers. However, if the size of the modified region 115 is within this range, the amount of secondary dislocation extension can be suppressed. Therefore, there is almost no influence of the deterioration of crystallinity on the active layer 125. Note that the shape of the modified region 115 to be formed may be an ellipse or the like that is not a strict circle or a shape that cannot be considered a circle. In this case, the circumscribed circle having the smallest diameter that encloses the modified region 115 is approximated to a circle, and the size of the modified region 115 is determined by the diameter of the circumscribed circle.

したがって、こうして透過性レーザビーム80の照射により形成されたゲッタリング層114では、直径1μm以上10以下の改質領域115からなるゲッタリングサイトが径方向に周期的に配列している。上述のとおり、改質領域115のそれぞれは、シリコンがアモルファス化した領域と考えられる。   Therefore, in the gettering layer 114 thus formed by irradiation with the transmissive laser beam 80, gettering sites composed of the modified regions 115 having a diameter of 1 μm or more and 10 or less are periodically arranged in the radial direction. As described above, each of the modified regions 115 is considered to be a region where silicon is amorphized.

なお、透過性レーザビーム80の照射出力を1.0μJ/パルス以上とすることが好ましい。こうすることで、十分なゲッタリング能力を有するゲッタリング層114を形成することができる。また、透過性レーザビーム80の他の照射条件は、多光子吸収過程が生ずる限りは一般的なものとすることができ、例えばビーム径0.5〜2.0μm、繰返し周波数1kHz〜100MHz程度とすることができる。   In addition, it is preferable that the irradiation output of the transmissive laser beam 80 is 1.0 μJ / pulse or more. By doing so, the gettering layer 114 having sufficient gettering capability can be formed. Further, other irradiation conditions of the transmissive laser beam 80 can be general as long as a multiphoton absorption process occurs, for example, a beam diameter of 0.5 to 2.0 μm and a repetition frequency of about 1 kHz to 100 MHz. can do.

<第2工程>
レーザゲッタリング法を行う第1工程に続き、第2工程では、支持基板用ウェーハ110と、活性層用ウェーハ120とを真空常温接合法により貼り合わせる(図1(C)〜(E))。具体的には、真空下で支持基板用ウェーハ110および活性層用ウェーハ120の貼り合わせ面110A,120Aにイオン化させた中性元素90を照射して、両方の貼り合わせ面110A,120Aを活性化し、活性化面とする。これにより各貼り合わせ面110A,120Aにはアモルファス層141,142が形成され、その表面にはシリコンが本来持っているダングリングボンド(結合の手)が現れる。このダングリングボンドはエネルギー的に不安定であるため、引き続き真空常温下で両方の活性化面141A,142Aを接触させると、両活性化面141A,142Aのダングリングボンドを消滅させるようにウェーハ間で瞬時に接合力が働き、熱処理等を施すことなく、非結合領域(ボイド)なしに2つのウェーハが強固に接合される。
<Second step>
Subsequent to the first step of performing the laser gettering method, in the second step, the support substrate wafer 110 and the active layer wafer 120 are bonded together by a vacuum room temperature bonding method (FIGS. 1C to 1E). Specifically, the bonded surfaces 110A and 120A of the support substrate wafer 110 and the active layer wafer 120 are irradiated with ionized neutral elements 90 under vacuum to activate both bonded surfaces 110A and 120A. The activation surface. As a result, amorphous layers 141 and 142 are formed on the bonding surfaces 110A and 120A, respectively, and dangling bonds (bonding hands) inherent to silicon appear on the surfaces. Since this dangling bond is unstable in terms of energy, if both activated surfaces 141A and 142A are subsequently brought into contact with each other at a vacuum room temperature, the dangling bonds on both activated surfaces 141A and 142A are eliminated. Thus, the bonding force works instantaneously, and the two wafers are firmly bonded without any heat treatment or the like and without a non-bonded region (void).

真空常温接合法における活性化処理の方法としては、イオンビーム装置により加速したイオン化した中性元素を両貼り合わせ面に衝突させて両貼り合わせ面をスパッタリングしたり、プラズマ雰囲気でイオン化した中性元素を両貼り合わせ面へ加速させてエッチングするプラズマエッチング処理を施したりすることにより行うことができる。   As an activation treatment method in the vacuum room temperature bonding method, an ionized neutral element accelerated by an ion beam apparatus is collided with both bonded surfaces, and both bonded surfaces are sputtered, or neutral elements ionized in a plasma atmosphere. Can be performed by performing a plasma etching process in which etching is performed by accelerating the two bonded surfaces.

図3は、プラズマエッチング法により支持基板用ウェーハ110および活性層用ウェーハ120の両貼り合わせ面を活性化した後、2枚のウェーハを貼り合わせる真空常温接合装置の一例を示している。この真空常温接合装置50は、プラズマチャンバ51と、ガス導入口52と、真空ポンプ53と、パルス電圧印加装置54と、ウェーハ固定台55A,55Bと、を有する。   FIG. 3 shows an example of a vacuum room temperature bonding apparatus for bonding two wafers after activating both bonded surfaces of the support substrate wafer 110 and the active layer wafer 120 by plasma etching. The vacuum room temperature bonding apparatus 50 includes a plasma chamber 51, a gas introduction port 52, a vacuum pump 53, a pulse voltage application device 54, and wafer fixing bases 55A and 55B.

まず、プラズマチャンバ51内のウェーハ固定台55A,55Bにそれぞれ支持基板用ウェーハ110および活性層用ウェーハ120を載置、固定する。次に、真空ポンプ53によりプラズマチャンバ51内を減圧し、ついで、ガス導入口52からプラズマチャンバ51内に原料ガスを導入する。続いて、パルス電圧印加装置54によりウェーハ固定台55A,55B(ならびに支持基板用ウェーハ110および活性層用ウェーハ120)に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを両ウェーハ110,120に向けて加速、照射することができる。   First, the support substrate wafer 110 and the active layer wafer 120 are mounted and fixed on the wafer fixing bases 55A and 55B in the plasma chamber 51, respectively. Next, the inside of the plasma chamber 51 is depressurized by the vacuum pump 53, and then the source gas is introduced into the plasma chamber 51 from the gas inlet 52. Subsequently, a negative voltage is applied in a pulsed manner to the wafer fixing bases 55A and 55B (and the support substrate wafer 110 and the active layer wafer 120) by the pulse voltage application device 54. Accordingly, plasma of the source gas can be generated, and ions of the source gas contained in the generated plasma can be accelerated and irradiated toward both the wafers 110 and 120.

照射する中性元素は、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、水素(H)、ヘリウム(He)およびシリコン(Si)から選択される少なくとも一種とすることが好ましい。   The neutral element to be irradiated is preferably at least one selected from argon (Ar), neon (Ne), xenon (Xe), hydrogen (H), helium (He), and silicon (Si).

プラズマチャンバ51内のチャンバ圧力(真空度)は1×10−5Pa以下とすることが好ましい。これにより、各ウェーハ表面へスパッタされた元素が再付着するのを抑制して、ダングリングボンドの形成率が低下させることなく、活性化処理を行うことができる。 The chamber pressure (degree of vacuum) in the plasma chamber 51 is preferably 1 × 10 −5 Pa or less. Thereby, it is possible to suppress activation of the elements sputtered on the surface of each wafer and perform the activation process without lowering the dangling bond formation rate.

支持基板用ウェーハ110および活性層用ウェーハ120に印加するパルス電圧は、ウェーハ表面に対する照射元素の加速エネルギーが100eV以上10keV以下となるように設定する。当該加速エネルギーが100eV未満の場合には、照射した中性元素がウェーハ表面へ堆積し、ウェーハ表面にダングリングボンドを形成することができない。一方、当該加速エネルギーが10keVを超えると、照射した元素がウェーハ内部へ注入していき、この場合にもウェーハ表面にダングリングボンドを形成することができない。   The pulse voltage applied to the support substrate wafer 110 and the active layer wafer 120 is set so that the acceleration energy of the irradiation element with respect to the wafer surface is 100 eV or more and 10 keV or less. When the acceleration energy is less than 100 eV, the irradiated neutral element is deposited on the wafer surface, and a dangling bond cannot be formed on the wafer surface. On the other hand, when the acceleration energy exceeds 10 keV, the irradiated element is injected into the wafer, and even in this case, dangling bonds cannot be formed on the wafer surface.

パルス電圧の周波数は、支持基板用ウェーハ110および活性層用ウェーハ120のそれぞれにイオンが照射される回数を決定する。パルス電圧の周波数は、10Hz以上10kHz以下とすることが好ましい。ここで、パルス電圧の周波数を10Hz以上とすることにより、イオン照射のばらつきを吸収でき、イオン照射量が安定する。また、10kHz以下とすることにより、グロー放電によるプラズマ形成が安定する。   The frequency of the pulse voltage determines the number of times that the support substrate wafer 110 and the active layer wafer 120 are each irradiated with ions. The frequency of the pulse voltage is preferably 10 Hz to 10 kHz. Here, by setting the frequency of the pulse voltage to 10 Hz or more, variations in ion irradiation can be absorbed and the ion irradiation amount is stabilized. Moreover, the plasma formation by glow discharge is stabilized by setting it as 10 kHz or less.

パルス電圧のパルス幅は、支持基板用ウェーハ110および活性層用ウェーハ120のそれぞれにイオンが照射される時間を決定する。パルス幅は、1μ秒以上10m秒以下とすることが好ましい。1μ秒以上とすることにより、安定してイオンをウェーハ110,120に照射できる。また、10m秒以下とすることにより、グロー放電によるプラズマ形成が安定する。   The pulse width of the pulse voltage determines the time during which ions are irradiated to each of the support substrate wafer 110 and the active layer wafer 120. The pulse width is preferably 1 μsec or more and 10 ms or less. By setting it to 1 microsecond or more, the wafers 110 and 120 can be stably irradiated with ions. Moreover, the plasma formation by glow discharge is stabilized by setting it as 10 milliseconds or less.

上記処理において、支持基板用ウェーハ110および活性層用ウェーハ120のそれぞれを加熱することはないため、その温度は常温(通常、30℃〜90℃)となる。   In the above-described processing, each of the support substrate wafer 110 and the active layer wafer 120 is not heated, so that the temperature is room temperature (usually 30 ° C. to 90 ° C.).

ここで、本実施形態において、第1工程においてレーザゲッタリング法により支持基板用ウェーハ110にゲッタリング層114を形成し、続く第2工程において、透過性レーザビーム照射を経た側の支持基板用ウェーハ110の貼り合わせ面110A(すなわち、活性化面141A)と、活性層用ウェーハ120の貼り合わせ面120A(すなわち、活性化面142A)とを貼り合わせることの技術的意義について、以下詳細に説明する。   Here, in this embodiment, the gettering layer 114 is formed on the support substrate wafer 110 by the laser gettering method in the first step, and the support substrate wafer on the side subjected to the transmission laser beam irradiation in the subsequent second step. The technical significance of bonding the bonding surface 110A (ie, the activation surface 141A) of the 110 and the bonding surface 120A (ie, the activation surface 142A) of the active layer wafer 120 will be described in detail below. .

上述のとおり、レーザゲッタリング法により形成される改質領域115は、シリコンがアモルファス化した領域と考えられる。改質領域115の周囲でも、レーザ照射の影響により、ある程度のダメージを不可避的に受けてしまう。さらに、この改質領域115は、デバイス作製プロセス等で行われる熱処理を受けると、結晶回復に伴って改質領域115から二次転位が伸展する。まず、本実施形態では、活性層用ウェーハ120と、支持基板用ウェーハ110とを真空常温接合法により貼り合わせているため、レーザ照射によるダメージが活性層用ウェーハ120に及ぶことはない。さらに、本発明者は、アモルファス層141,142を貼り合わせた後の接合領域140は、改質領域115からの二次転位が活性層125へ伸展することを抑制する機能を有することを見出した。そのため、シリコン接合ウェーハ100が熱処理を受けた場合、二次転位が改質領域115から伸展するものの、二次転位の伸展を支持基板用ウェーハ110の内部に留めることができる。したがって、熱処理による二次転位伸展の、活性層125への影響はほとんどないものと考えられる。   As described above, the modified region 115 formed by the laser gettering method is considered to be a region where silicon is amorphized. Even around the modified region 115, some damage is inevitably received due to the influence of laser irradiation. Further, when this modified region 115 is subjected to a heat treatment performed in a device manufacturing process or the like, secondary dislocations extend from the modified region 115 along with crystal recovery. First, in this embodiment, since the active layer wafer 120 and the support substrate wafer 110 are bonded together by a vacuum room temperature bonding method, damage due to laser irradiation does not reach the active layer wafer 120. Furthermore, the present inventor has found that the bonding region 140 after bonding the amorphous layers 141 and 142 has a function of suppressing secondary dislocation from the modified region 115 from extending to the active layer 125. . Therefore, when the silicon bonded wafer 100 is subjected to a heat treatment, the secondary dislocation extends from the modified region 115, but the extension of the secondary dislocation can be kept inside the support substrate wafer 110. Therefore, it is considered that the secondary dislocation extension due to the heat treatment hardly affects the active layer 125.

さらに本発明者は、この接合領域140は、支持基板用ウェーハ110からの活性層用ウェーハ120への酸素拡散を抑制する機能を有することも見出した。そのため、シリコン接合ウェーハ100は、レーザゲッタリング法により形成したゲッタリング層114によるゲッタリング能を有したまま、活性層125への結晶性に及ぼす悪影響を極めて有効に抑制できることが実験的に明らかとなった。近年、低酸素濃度の半導体基板材料が求められており、支持基板用ウェーハ110および活性層用ウェーハ120を共に、低酸素濃度のシリコンウェーハとすれば、活性層125の酸素濃度を低濃度のままとすることもできる。   Furthermore, the inventor has also found that the bonding region 140 has a function of suppressing oxygen diffusion from the support substrate wafer 110 to the active layer wafer 120. Therefore, it is experimentally clarified that the silicon bonded wafer 100 can extremely effectively suppress the adverse effect on the crystallinity on the active layer 125 while maintaining the gettering capability of the gettering layer 114 formed by the laser gettering method. became. In recent years, there has been a demand for a semiconductor substrate material having a low oxygen concentration, and if both the support substrate wafer 110 and the active layer wafer 120 are low oxygen concentration silicon wafers, the oxygen concentration of the active layer 125 remains low. It can also be.

なお、このアモルファス層141,142を貼り合わせた後の接合領域140は、重金属を捕獲するゲッタリングサイトとしても機能する。この接合領域140は、活性層125の直下にあることにより、高いゲッタリング能力を発揮し、活性層125の重金属汚染を十分に抑制することもできる。その結果、活性層125に作製するデバイスの特性を劣化させることがない点も、好ましい。   Note that the bonding region 140 after the amorphous layers 141 and 142 are bonded also functions as a gettering site for capturing heavy metals. Since the junction region 140 is directly under the active layer 125, it exhibits a high gettering capability and can sufficiently suppress heavy metal contamination of the active layer 125. As a result, it is also preferable that the characteristics of the device manufactured in the active layer 125 are not deteriorated.

ここで、活性化処理は、アモルファス層141,142の厚みがともに2nm以上となるように行うことが好ましい。これにより、アモルファス層141,142を貼り合わせた後の接合領域140は、支持基板用ウェーハ110中の不純物が活性層125に熱拡散するのをブロックするブロック層として十分に機能することができ、また、アモルファスとゲッタリング能力をより高めることもできる。アモルファス層141,142の厚みの調整は、イオンの加速電圧を調整することにより行うことができる。   Here, the activation treatment is preferably performed so that the thicknesses of the amorphous layers 141 and 142 are both 2 nm or more. Thereby, the bonding region 140 after the amorphous layers 141 and 142 are bonded together can sufficiently function as a block layer that blocks thermal diffusion of impurities in the support substrate wafer 110 to the active layer 125, Further, the amorphous and gettering ability can be further enhanced. The thickness of the amorphous layers 141 and 142 can be adjusted by adjusting the acceleration voltage of ions.

また、上述のアモルファス層141,142の厚みに伴う効果をより確実に得るため、活性化処理は、アモルファス層141,142の厚みがともに10nm以上となるように行うことが好ましい。   Moreover, in order to obtain the effect accompanying the thickness of the amorphous layers 141 and 142 more reliably, the activation treatment is preferably performed so that the thicknesses of the amorphous layers 141 and 142 are both 10 nm or more.

<第3工程>
真空常温接合法により貼り合わせを行う第2工程に続き、第3工程では、活性層用ウェーハ120を薄膜化して、薄膜化後の活性層用ウェーハを活性層125とする(図1(F))。活性層用ウェーハ120の薄膜化は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、この薄膜化にあたり、周知のスマートカット法等の他の技術を用いて行ってもよい。
<Third step>
Following the second step of bonding by vacuum room temperature bonding, in the third step, the active layer wafer 120 is thinned, and the thinned active layer wafer is used as the active layer 125 (FIG. 1F). ). The thinning of the active layer wafer 120 can be suitably performed using well-known surface grinding and mirror polishing methods. In addition, this thinning may be performed using other techniques such as a known smart cut method.

こうして作製されたシリコン接合ウェーハ100では、真空常温接合法により支持基板用ウェーハ110と活性層用ウェーハ120とが貼り合わせられているため、改質領域115からの二次転位が活性層125に伸展することも抑制される。そのため、活性層125は活性層用ウェーハ120の良好な欠陥状態を引き継ぐことができるため、活性層用ウェーハ120として欠陥フリーのシリコンウェーハを用いれば、活性層125は当該シリコンウェーハの欠陥フリーの品質を維持することができる。   In the silicon bonded wafer 100 manufactured in this way, the support substrate wafer 110 and the active layer wafer 120 are bonded together by a vacuum room temperature bonding method, so that secondary dislocations from the modified region 115 extend to the active layer 125. It is also suppressed. Therefore, since the active layer 125 can take over a good defect state of the active layer wafer 120, if a defect-free silicon wafer is used as the active layer wafer 120, the active layer 125 has a defect-free quality of the silicon wafer. Can be maintained.

以上のとおり、本実施形態に従う第1工程〜第3工程を行うことで、透過性レーザビーム80の照射により形成したゲッタリング層114を支持基板用ウェーハ110が含み、かつ、欠陥フリーの活性層125を有するシリコン接合ウェーハ100の製造方法を提供することができる。そして、こうして作製したシリコン接合ウェーハ100は、支持基板用ウェーハ110に十分なゲッタリング能力を付与できるとともに、欠陥フリーの活性層125を実現することができる。   As described above, the support substrate wafer 110 includes the gettering layer 114 formed by irradiation with the transmissive laser beam 80 by performing the first to third steps according to the present embodiment, and the defect-free active layer. A method of manufacturing a silicon bonded wafer 100 having 125 can be provided. The silicon bonded wafer 100 manufactured in this way can provide a sufficient gettering capability to the support substrate wafer 110 and can realize a defect-free active layer 125.

なお、第2工程において既述のとおり、真空常温接合法により形成される接合領域140は、支持基板用ウェーハ110からの活性層用ウェーハ120への酸素拡散を抑制する機能を有する。そこで、活性層125の酸素濃度を低酸素濃度のまま維持する観点では、支持基板用ウェーハ110は、酸素濃度3×1017atoms/cm(ASTM F121−1979による測定準拠、以下、酸素濃度に関して同様とする。)以下の低酸素領域を含む単結晶シリコンウェーハであることが好ましく、当該低酸素領域が支持基板用ウェーハ110の貼り合わせ面110A側の表層部に位置することがより好ましい。そして、活性層用ウェーハ120も、酸素濃度3×1017atoms/cm以下の低酸素領域を含む単結晶シリコンウェーハであることが好ましく、当該低酸素領域が活性層用ウェーハ120の貼り合わせ面120A側の表層部に位置することがより好ましい。 In addition, as described above in the second step, the bonding region 140 formed by the vacuum room temperature bonding method has a function of suppressing oxygen diffusion from the support substrate wafer 110 to the active layer wafer 120. Therefore, from the viewpoint of maintaining the oxygen concentration of the active layer 125 at a low oxygen concentration, the support substrate wafer 110 has an oxygen concentration of 3 × 10 17 atoms / cm 3 (measurement conformity according to ASTM F121-1979; The same is true.) A single crystal silicon wafer including the following low-oxygen region is preferable, and the low-oxygen region is more preferably located on the surface layer portion of the support substrate wafer 110 on the bonding surface 110A side. The active layer wafer 120 is also preferably a single crystal silicon wafer including a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 or less, and the low oxygen region is a bonding surface of the active layer wafer 120. More preferably, it is located in the surface layer part on the 120A side.

活性層用ウェーハ120の貼り合わせ面120A側の表層部は、シリコン接合ウェーハ100の活性層125となる部分であるため、酸素濃度3×1017atoms/cm以下の低酸素領域とすることによって、低酸素濃度の活性層125を得ることができる。しかも、真空常温接合法で貼り合わせることから、貼り合わせ時に、当該表層部に、活性層用ウェーハ120の表層部以外の部分や、支持基板用ウェーハ110から酸素が拡散してくることを十分に抑制できる。 Since the surface layer portion on the bonding surface 120A side of the active layer wafer 120 is a portion that becomes the active layer 125 of the silicon bonded wafer 100, a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 or less is used. Thus, an active layer 125 having a low oxygen concentration can be obtained. Moreover, since bonding is performed by the vacuum room temperature bonding method, it is sufficient that oxygen diffuses from the portion other than the surface layer portion of the active layer wafer 120 and the support substrate wafer 110 into the surface layer portion at the time of bonding. Can be suppressed.

さらに、支持基板用ウェーハ110の貼り合わせ面110A側の表層部を、酸素濃度3×1017atoms/cm以下の低酸素領域とすることによって、デバイス作製プロセス時に支持基板からの酸素の拡散を抑制して活性層125を低酸素濃度に維持することもできる。しかも、真空常温接合法で貼り合わせることから、この低酸素領域は、貼り合わせ後も低酸素濃度を維持することができる。それゆえ、支持基板用ウェーハ110の表層部が、デバイス作製プロセス時の酸素拡散抑制層として機能できる。 Further, the surface layer portion on the bonding surface 110A side of the support substrate wafer 110 is a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 or less, thereby diffusing oxygen from the support substrate during the device manufacturing process. The active layer 125 can be maintained at a low oxygen concentration by being suppressed. In addition, since the bonding is performed by the vacuum room temperature bonding method, the low oxygen region can maintain the low oxygen concentration even after the bonding. Therefore, the surface layer portion of the support substrate wafer 110 can function as an oxygen diffusion suppression layer during the device manufacturing process.

なお、この場合、第1工程において、支持基板用ウェーハ110の低酸素領域の内部にゲッタリング層114を形成することも好ましい。低酸素濃度のシリコンウェーハは、熱処理を受けてもBMDを形成し難いため、ゲッタリング能力が不足することが見込まれる。そこで、低酸素領域にゲッタリングサイトを形成しておくことで、活性層125への重金属汚染をより確実に抑制することができる。   In this case, it is also preferable to form the gettering layer 114 in the low oxygen region of the support substrate wafer 110 in the first step. A silicon wafer with a low oxygen concentration is unlikely to form BMD even when subjected to a heat treatment, and therefore it is expected that the gettering capability will be insufficient. Therefore, by forming a gettering site in the low oxygen region, heavy metal contamination to the active layer 125 can be more reliably suppressed.

(第2実施形態)
図4を参照して、本発明の第2実施形態を説明する。なお、前述の第1実施形態と同一の構成要素には原則として同一の参照番号を付して、説明を省略する。以降も、同様に、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIG. Note that, in principle, the same components as those in the first embodiment described above are denoted by the same reference numerals, and description thereof is omitted. In the following, similarly, the same components are denoted by the same reference numerals in principle, and description thereof is omitted.

第2実施形態では、図2(A)に示すように、活性層用ウェーハ120として、シリコンウェーハ121上に、シリコンエピタキシャル層122が形成されたエピタキシャルシリコンウェーハを用いる。これは、前述した低酸素領域を有する活性層用ウェーハ120として、エピタキシャルシリコンウェーハを用いることを意味する。そして、シリコンエピタキシャル層122の表面122Aを活性層用ウェーハ120の貼り合わせ面120Aとする。その他の工程は、第1実施形態と同様にして、活性層125がシリコンエピタキシャル層122からなるシリコン接合ウェーハ200を製造することができる。シリコンエピタキシャル層122の酸素濃度は、一般的に、その基板となるバルクのシリコンウェーハ121の酸素濃度よりも2桁ほど低く、3×1016atoms/cm以下という検出限界以下の酸素濃度を有するエピタキシャル層を形成することができる。本実施形態により、シリコンエピタキシャル層122をシリコン接合ウェーハ200の活性層125として用いることができる。 In the second embodiment, as shown in FIG. 2A, an epitaxial silicon wafer in which a silicon epitaxial layer 122 is formed on a silicon wafer 121 is used as the active layer wafer 120. This means that an epitaxial silicon wafer is used as the active layer wafer 120 having the low oxygen region described above. The surface 122A of the silicon epitaxial layer 122 is used as a bonding surface 120A of the active layer wafer 120. In other processes, the silicon bonded wafer 200 in which the active layer 125 is formed of the silicon epitaxial layer 122 can be manufactured in the same manner as in the first embodiment. The oxygen concentration of the silicon epitaxial layer 122 is generally two orders of magnitude lower than the oxygen concentration of the bulk silicon wafer 121 serving as the substrate, and has an oxygen concentration below the detection limit of 3 × 10 16 atoms / cm 3 or less. An epitaxial layer can be formed. According to the present embodiment, the silicon epitaxial layer 122 can be used as the active layer 125 of the silicon bonded wafer 200.

また、第2実施形態では、第3工程において、シリコンエピタキシャル層122と反対の面側から活性層用ウェーハ120を薄膜化し、シリコンウェーハ121を研削除去することが好ましい。この場合、シリコンウェーハ121の研削除去に加えて、シリコンエピタキシャル層122を一部研削除去することも好ましい。シリコンエピタキシャル層122のシリコンウェーハ121側の部分には、エピタキシャル成長時にシリコンウェーハ121から不純物が拡散する場合があるものの、こうすることで不純物拡散の影響を抑止することができる。   In the second embodiment, it is preferable that in the third step, the active layer wafer 120 is thinned from the surface opposite to the silicon epitaxial layer 122 and the silicon wafer 121 is ground and removed. In this case, in addition to grinding and removing the silicon wafer 121, it is also preferable to partially remove the silicon epitaxial layer 122 by grinding. Although impurities may diffuse from the silicon wafer 121 in the portion of the silicon epitaxial layer 122 on the silicon wafer 121 side during epitaxial growth, the influence of impurity diffusion can be suppressed by doing so.

<エピタキシャルシリコンウェーハ>
なお、エピタキシャルシリコンウェーハを活性層用ウェーハ120として用いる場合、エピタキシャル層の厚さは、活性層125の目標厚みを考慮して適宜決定することができるが、活性層の目標厚みよりも厚くすることが好ましい。つまり、エピタキシャル層のシリコンウェーハ界面から所定厚み部分は、エピタキシャル層の形成プロセスにおいてシリコンウェーハからの酸素の拡散の影響が及んでいるが、当該部分を薄膜化工程で除去することで、活性層となるエピタキシャル層を低酸素濃度とすることができるためである。
<Epitaxial silicon wafer>
When an epitaxial silicon wafer is used as the active layer wafer 120, the thickness of the epitaxial layer can be appropriately determined in consideration of the target thickness of the active layer 125, but should be thicker than the target thickness of the active layer. Is preferred. In other words, the predetermined thickness portion from the silicon wafer interface of the epitaxial layer is affected by the diffusion of oxygen from the silicon wafer in the epitaxial layer formation process, but by removing the portion in the thinning step, the active layer and This is because the resulting epitaxial layer can have a low oxygen concentration.

また、エピタキシャル層は、一般的な条件により形成することができる。例えば、水素(H)をキャリアガスとして、ジクロロシラン(HClSi)、トリクロロシラン(HClSi)等のソースガスをチャンバ内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD(Chemical Vapor Deposition)法により、シリコンエピタキシャル層をエピタキシャル成長させることができる。 The epitaxial layer can be formed under general conditions. For example, hydrogen (H) is used as a carrier gas, and a source gas such as dichlorosilane (H 2 Cl 2 Si) or trichlorosilane (HCl 3 Si) is introduced into the chamber, and the growth temperature differs depending on the source gas used. The silicon epitaxial layer can be epitaxially grown by a CVD (Chemical Vapor Deposition) method at a temperature in the range of approximately 1000 to 1200 ° C.

<接合領域でのミスフィット転位形成>
ところで、支持基板用ウェーハ110および活性層用ウェーハ120を真空常温接合法により貼合せたシリコン接合ウェーハ100の接合領域140には、通常、ミスフィット転位は形成されない。これは、一般的に、面方位が同一の同種のシリコンウェーハ同士を、結晶軸方向を示す切り欠き部が揃うように貼合せるためである。しかしながら、本実施形態においては、真空常温接合を行う第2工程において、支持基板用ウェーハ110と活性層用ウェーハ120との界面にミスフィット転位が形成されるように貼合せを行うことが好ましい。
<Missfit dislocation formation in the bonding area>
Incidentally, misfit dislocations are not usually formed in the bonding region 140 of the silicon bonded wafer 100 in which the support substrate wafer 110 and the active layer wafer 120 are bonded together by the vacuum room temperature bonding method. This is because, in general, silicon wafers of the same type having the same plane orientation are bonded together so that the notches indicating the crystal axis direction are aligned. However, in the present embodiment, in the second step of performing vacuum room temperature bonding, it is preferable to perform bonding so that misfit dislocations are formed at the interface between the support substrate wafer 110 and the active layer wafer 120.

接合領域140はアモルファスであるため、熱処理を受けることにより、徐々に再結晶化が進む。そのため、前述の改質領域115からの二次転位伸展の抑制機能が徐々に失われていく虞がある。しかしながら、接合領域140にミスフィット転位を形成することで、再結晶化が進んだ後も、接合領域140は二次転位伸展の抑制機能を維持することができる。   Since the bonding region 140 is amorphous, recrystallization proceeds gradually by the heat treatment. Therefore, there is a possibility that the secondary dislocation extension suppressing function from the modified region 115 is gradually lost. However, by forming misfit dislocations in the bonding region 140, the bonding region 140 can maintain the function of suppressing secondary dislocation extension even after recrystallization has progressed.

このようなミスフィット転位を界面に形成するためには、例えば、支持基板用ウェーハ110および活性層用ウェーハ120が、結晶軸方向を示す切り欠き部をそれぞれ有し、貼合せ工程において、支持基板用ウェーハ110の切り欠き部が、活性層用ウェーハ120の切り欠き部から周方向に回転させた位置にある状態で貼合せを行うことが好ましい。回転角度については、特に制限されないが、2°以上回転していれば十分にミスフィット転位を形成することができ、5°以上回転させておくことが好ましい。回転角度の上限は特に制限されないが、358°とすることができる。このような回転角度のずれは、活性化処理前に調整しておいてもよいが、活性プロセスの安定性を考慮すると、活性化処理後の接合直前に回転角を調整する方が好ましい。なお、上記の切り欠き部は、シリコンウェーハに一般的に設けられるノッチまたはオリエンテーションフラット(「オリフラ」と称されることがある。)とすることができる。   In order to form such misfit dislocations at the interface, for example, the support substrate wafer 110 and the active layer wafer 120 each have a notch portion indicating the crystal axis direction, and in the bonding step, the support substrate It is preferable that the bonding is performed in a state in which the notch portion of the wafer for wafer 110 is in a position rotated in the circumferential direction from the notch portion of the wafer for active layer 120. The rotation angle is not particularly limited, but misfit dislocations can be formed sufficiently if the rotation angle is rotated by 2 ° or more, and it is preferable to rotate the rotation angle by 5 ° or more. The upper limit of the rotation angle is not particularly limited, but can be 358 °. Such a shift of the rotation angle may be adjusted before the activation process, but considering the stability of the activation process, it is preferable to adjust the rotation angle immediately before the bonding after the activation process. The notch may be a notch or an orientation flat (sometimes referred to as “orientation flat”) that is generally provided in a silicon wafer.

支持基板用ウェーハ110の切り欠き部と、活性層用ウェーハ120の切り欠き部とを周方向にずらして接合することにより、結晶方位のずれが生じるため、支持基板用ウェーハ110と、活性層用ウェーハ120との界面にはミスフィット転位が形成されることとなる。   Since the notch portion of the support substrate wafer 110 and the notch portion of the active layer wafer 120 are joined while being shifted in the circumferential direction, a crystal orientation shift occurs, so that the support substrate wafer 110 and the active layer wafer Misfit dislocations are formed at the interface with the wafer 120.

他にも、支持基板用ウェーハ110の貼り合わせ110Aの面方位と、活性層用ウェーハ120の貼り合わせ120Aの面方位とが互いに異なる場合、両者の貼り合わせ界面にミスフィット転位を形成することができる。例えば、支持基板用ウェーハ110の貼り合わせ110Aの面方位を(111)面とし、活性層用ウェーハ120の貼り合わせ120Aの面方位を(100)面とすれば、界面にミスフィット転位を形成することができる。もちろん、この逆の組み合わせでもよいし、面方位の組み合わせは上記例に何ら限定されるものでもなく、(110)面であってもよい。なお、両貼り合わせの面方位が互いに異なる場合、支持基板用ウェーハ110の切り欠き部と、活性層用ウェーハ120の切り欠き部とを一致させて貼合せてもよい。   In addition, when the plane orientation of the bonding 110A of the support substrate wafer 110 and the plane orientation of the bonding 120A of the active layer wafer 120 are different from each other, misfit dislocations may be formed at the bonding interface between the two. it can. For example, if the plane orientation of the bonding 110A of the support substrate wafer 110 is the (111) plane and the plane orientation of the bonding 120A of the active layer wafer 120 is the (100) plane, misfit dislocations are formed at the interface. be able to. Of course, this combination may be reversed, and the combination of plane orientations is not limited to the above example, and may be the (110) plane. When the surface orientations of the two bondings are different from each other, the notch portions of the support substrate wafer 110 and the notch portions of the active layer wafer 120 may be aligned and bonded.

以下、上述した第1実施形態および第2実施形態に用いることのできる種々のシリコンウェーハについて、より詳細に説明する。   Hereinafter, various silicon wafers that can be used in the first and second embodiments described above will be described in more detail.

支持基板用ウェーハ110および活性層用ウェーハ120に用いるバルクの単結晶シリコンウェーハとしては、FZシリコンウェーハ、CZシリコンウェーハ、およびアニールウェーハ等を挙げることができる。CZシリコンウェーハについては、表層部が低酸素濃度であることがより好ましい。   Examples of the bulk single crystal silicon wafer used for the support substrate wafer 110 and the active layer wafer 120 include an FZ silicon wafer, a CZ silicon wafer, and an annealed wafer. About a CZ silicon wafer, it is more preferable that a surface layer part is a low oxygen concentration.

<FZシリコンウェーハ>
FZシリコンウェーハは、浮遊帯域溶融(Floating Zone:FZ)法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、その製造プロセスに酸素供給源がないことから、厚み方向全域にわたる酸素濃度が3×1016atoms/cm以下という検出限界以下のウェーハとなる。そのため、本発明において支持基板用ウェーハ110および活性層用ウェーハ120として用いて好適である。
<FZ silicon wafer>
The FZ silicon wafer is a wafer obtained by slicing a single crystal silicon ingot grown by a floating zone (FZ) method with a wire saw or the like. The wafer has an oxygen concentration over the entire direction of 3 × 10 16 atoms / cm 3 or less and below the detection limit. Therefore, it is suitable for use as the support substrate wafer 110 and the active layer wafer 120 in the present invention.

<CZシリコンウェーハ>
また、CZシリコンウェーハは、チョクラルスキー(Czochralski:CZ)法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、酸素濃度は1×1017atoms/cm〜18×1017atoms/cmのシリコンウェーハとなる。本発明では、例えば、MCZ(Magnetic field applied Czochralski)法を用いるなどして製造した、厚み方向全域にわたる酸素濃度が3×1017atoms/cm以下のCZシリコンウェーハを、支持基板用ウェーハ110および活性層用ウェーハ120として用いることがより好ましい。
<CZ silicon wafer>
The CZ silicon wafer is a wafer obtained by slicing a single crystal silicon ingot grown by the Czochralski (CZ) method with a wire saw or the like, and the oxygen concentration is 1 × 10 17 atoms / cm 3 to. A silicon wafer of 18 × 10 17 atoms / cm 3 is obtained. In the present invention, for example, a CZ silicon wafer manufactured by using the MCZ (Magnetic field applied Czochralski) method or the like and having an oxygen concentration of 3 × 10 17 atoms / cm 3 or less in the entire thickness direction is used as the supporting substrate wafer 110 and More preferably, the active layer wafer 120 is used.

<アニールウェーハ>
シリコンウェーハに対して非酸化性雰囲気または還元性雰囲気で熱処理を施して、該シリコンウェーハの表層部の酸素を外方拡散させて当該表層部の酸素濃度を低減させたアニールウェーハを、支持基板用ウェーハ110および活性層用ウェーハ120として用いることも好ましい。図5に、アニールウェーハ60の模式断面図を示す。本発明に用いる場合、表層部であるDZ層60Bは、酸素濃度を3×1016atoms/cm以下とすることができる。これにより、アニールウェーハ60を支持基板用ウェーハ10として用いる場合には、デバイス作製プロセス時に活性層125への酸素の拡散を抑制する効果を十分に得ることができ、活性層用ウェーハ120として用いる場合には、低酸素濃度の活性層125を得ることができる。
<Annealed wafer>
An annealing wafer in which a silicon wafer is heat-treated in a non-oxidizing atmosphere or a reducing atmosphere and oxygen in the surface layer portion of the silicon wafer is diffused outward to reduce the oxygen concentration in the surface layer portion is used for a support substrate. It is also preferable to use as the wafer 110 and the active layer wafer 120. FIG. 5 shows a schematic cross-sectional view of the annealed wafer 60. When used in the present invention, the DZ layer 60B, which is the surface layer portion, can have an oxygen concentration of 3 × 10 16 atoms / cm 3 or less. As a result, when the annealed wafer 60 is used as the support substrate wafer 10, the effect of suppressing the diffusion of oxygen to the active layer 125 during the device fabrication process can be sufficiently obtained, and the annealed wafer 60 can be used as the active layer wafer 120. In this case, an active layer 125 having a low oxygen concentration can be obtained.

一方で、アニールウェーハ60においては、アニール前のシリコンウェーハの酸素濃度、すなわち、アニールウェーハ60の表層部以外(中心部分60A)の酸素濃度は、1×1017atoms/cm以上16×1017atoms/cm以下とすることが好ましい。1×1017atoms/cm以上の場合、アニール時にスリップが発生する可能性がなく、16×1017atoms/cm超えの場合、アニール時に形成された酸素析出物の影響が活性層領域にまで達し、デバイス作製プロセス時にフォトリソグラフィ工程を行った場合でもパターン加工異常を発生することがないからである。 On the other hand, in the annealed wafer 60, the oxygen concentration of the silicon wafer before annealing, that is, the oxygen concentration other than the surface layer portion (the central portion 60A) of the annealed wafer 60 is 1 × 10 17 atoms / cm 3 or more and 16 × 10 17. It is preferable to be atoms / cm 3 or less. In the case of 1 × 10 17 atoms / cm 3 or more, there is no possibility of occurrence of slip at the time of annealing, and in the case of exceeding 16 × 10 17 atoms / cm 3 , the influence of oxygen precipitates formed at the time of annealing on the active layer region This is because even when the photolithography process is performed during the device manufacturing process, no pattern processing abnormality occurs.

アニールウェーハ60を支持基板用ウェーハ110として用いる場合、酸素濃度が3×1016atoms/cm以下となるDZ層60Bの厚さは、特に限定されないが5〜30μmとすることが好ましい。5μm以上の場合、デバイス作製プロセス時に活性層125への酸素の拡散を抑制する効果を十分に得ることができ、30μm超えの場合、アニール時にスリップが発生しにくく、またアニール時間が長くなって生産性を損なうこともないからである。 When the annealed wafer 60 is used as the support substrate wafer 110, the thickness of the DZ layer 60B at which the oxygen concentration is 3 × 10 16 atoms / cm 3 or less is not particularly limited, but is preferably 5 to 30 μm. When the thickness is 5 μm or more, the effect of suppressing the diffusion of oxygen to the active layer 125 can be sufficiently obtained during the device fabrication process. When the thickness exceeds 30 μm, slip is unlikely to occur during annealing, and the annealing time becomes longer and produced. This is because there is no loss of sex.

一方、アニールウェーハ60を活性層用ウェーハ120として用いる場合、酸素濃度が3×1016atoms/cm以下となるDZ層の厚さは、活性層125の目標厚みを考慮して適宜決定すればよい。 On the other hand, when the annealed wafer 60 is used as the active layer wafer 120, the thickness of the DZ layer having an oxygen concentration of 3 × 10 16 atoms / cm 3 or less can be appropriately determined in consideration of the target thickness of the active layer 125. Good.

上記のような厚みのDZ層を得るための熱処理条件は、アニール前のシリコンウェーハの酸素濃度にも依存するが、例えば、バッチ式熱処理炉を用いて、1200℃〜1350℃の温度範囲で、2時間以上とすることができる。熱処理中のガス雰囲気としては、アルゴンガス等の不活性ガス雰囲気とすることができる。   Although the heat treatment conditions for obtaining the DZ layer having the above thickness depend on the oxygen concentration of the silicon wafer before annealing, for example, in a temperature range of 1200 ° C. to 1350 ° C. using a batch heat treatment furnace, It can be 2 hours or more. The gas atmosphere during the heat treatment can be an inert gas atmosphere such as argon gas.

支持基板用ウェーハ110および活性層用ウェーハ120としては、上記した各種ウェーハの任意の組み合わせで用いることができる。活性層用ウェーハ120として、エピタキシャルシリコンウェーハを用いる場合、ベース基板となるバルクのシリコンウェーハ121を上記した各種ウェーハとすることも好ましい。   As the support substrate wafer 110 and the active layer wafer 120, any combination of the above-described various wafers can be used. When an epitaxial silicon wafer is used as the active layer wafer 120, it is also preferable that the bulk silicon wafer 121 serving as the base substrate is the above-described various wafers.

なお、各ウェーハは、任意の不純物を添加して、n型またはp型とすることができ、不純物の濃度を調整して、抵抗率を調整することができる。   Each wafer can be made to be n-type or p-type by adding an arbitrary impurity, and the resistivity can be adjusted by adjusting the concentration of the impurity.

<転位クラスターおよびCOPを含まないシリコンウェーハ>
また、シリコンウェーハの素材であるCZ法による単結晶シリコンインゴットの製造にあっては、育成中の単結晶インゴットが受ける熱履歴によって単結晶内に形成される欠陥分布が異なり、単結晶インゴット内には格子間シリコン起因の転位クラスター、空孔起因の空孔凝集欠陥(COP:Crystal Originated Particle)、転位クラスターやCOPが存在しない無欠陥領域などの結晶領域が形成されることが知られている。本実施形態では、支持基板用ウェーハ110および活性層用ウェーハ120として、転位クラスターおよび空孔凝集欠陥(COP:Crystal Originated Particle)を含まないシリコンウェーハを用いることも好ましい。特に、薄膜化後に活性層125となる活性層用ウェーハ120に、転位クラスターおよびCOPを含まないシリコンウェーハを用いることがより好ましい。これにより、転位クラスターおよびCOPを含まない活性層125を得ることができ、フォトダイオード形成領域(空間電荷領域)内における暗電流の発生を抑制できる。
<Silicon wafer not containing dislocation clusters and COP>
In addition, in the manufacture of a single crystal silicon ingot by the CZ method, which is a material of a silicon wafer, the distribution of defects formed in the single crystal differs depending on the thermal history received by the growing single crystal ingot, and the single crystal ingot It is known that crystal regions such as dislocation clusters due to interstitial silicon, vacancy-caused vacancy agglomerated defects (COP: Crystal Originated Particles), and defect-free regions where no dislocation clusters or COP exist are formed. In the present embodiment, it is also preferable to use a silicon wafer that does not contain dislocation clusters and vacancy agglomerated defects (COP: Crystal Originated Particles) as the support substrate wafer 110 and the active layer wafer 120. In particular, it is more preferable to use a silicon wafer containing no dislocation clusters and COPs for the active layer wafer 120 that becomes the active layer 125 after thinning. As a result, an active layer 125 that does not contain dislocation clusters and COPs can be obtained, and generation of dark current in the photodiode formation region (space charge region) can be suppressed.

ここで、本発明における「COPを含まないシリコンウェーハ」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、CZ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC−1洗浄(すなわち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA-Tenchor社製:Surfscan SP-2を用いて観察評価し、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対して、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて、COPか否かを評価する。この観察評価により、COPが観察されないシリコンウェーハを「COPを含まないシリコンウェーハ」とする。   Here, the “silicon wafer not containing COP” in the present invention means a silicon wafer in which COP is not detected by observation and evaluation described below. That is, first, a silicon wafer cut out from a single crystal silicon ingot grown by the CZ method is subjected to SC-1 cleaning (that is, ammonia water, hydrogen peroxide water, and ultrapure water are 1: 1: 15). The surface of the silicon wafer after cleaning was observed and evaluated using Surfscan SP-2 as a surface defect inspection device as a surface defect inspection device. (LPD: Light Point Defect) is specified. At this time, the observation mode is set to Oblique mode (oblique incidence mode), and surface pits are estimated based on the detection size ratio of the Wide Narrow channel. The LPD thus identified is evaluated as to whether it is a COP by using an atomic force microscope (AFM). By this observation and evaluation, a silicon wafer in which COP is not observed is referred to as a “silicon wafer not including COP”.

一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成されるサイズの大きな(10μm程度)の欠陥(転位ループ)であり、セコエッチングなどのエッチング処理を施したり、Cuデコレーションして顕在化させることにより、目視レベルで転位クラスターの有無を簡単に確認することができる。   On the other hand, dislocation clusters are large (about 10 μm) defects (dislocation loops) formed as an aggregate of excess interstitial silicon, and are manifested by etching such as seco-etching or Cu decoration. By doing so, the presence or absence of dislocation clusters can be easily confirmed on a visual level.

(シリコン接合ウェーハ)
本発明の一実施形態に従うシリコン接合ウェーハ100は、前述の第1実施形態により作製することができる。すなわち、このシリコン接合ウェーハ100は、図1(F)に示すように、単結晶シリコンからなる支持基板用ウェーハ110と、単結晶シリコンからなる活性層125とが接合されてなる。そして、支持基板用ウェーハ110と、活性層125とを接合する接合領域140はアモルファスであり、支持基板用ウェーハ110は、直径1μm以上10以下の改質領域115からなるゲッタリングサイトが径方向に周期的に配列したゲッタリング層114を含む。このシリコン接合ウェーハ100は、透過性レーザビーム照射により形成した、十分なゲッタリング能力を有するゲッタリング層114を支持基板用ウェーハ110が含み、かつ、活性層125への透過性レーザビーム照射によるダメージが抑制されている。
(Silicon bonded wafer)
The silicon bonded wafer 100 according to one embodiment of the present invention can be manufactured according to the first embodiment described above. That is, as shown in FIG. 1F, the silicon bonded wafer 100 is formed by bonding a support substrate wafer 110 made of single crystal silicon and an active layer 125 made of single crystal silicon. The bonding region 140 for bonding the support substrate wafer 110 and the active layer 125 is amorphous, and the support substrate wafer 110 has a gettering site including a modified region 115 having a diameter of 1 μm or more and 10 or less in the radial direction. It includes gettering layers 114 arranged periodically. This silicon bonded wafer 100 includes a gettering layer 114 formed by irradiation with a transmission laser beam and having a sufficient gettering capability, and the support substrate wafer 110 includes damage to the active layer 125 due to irradiation with the transmission laser beam. Is suppressed.

このシリコン接合ウェーハ100において、支持基板用ウェーハ110と活性層125との接合領域140にミスフィット転位が存在することが好ましい。ここで、支持基板用ウェーハ110と活性層125は、結晶軸方向を示す切り欠き部をそれぞれ有し、活性層125の切り欠き部が、支持基板用ウェーハ110の切り欠き部から周方向に回転させた位置にあることが好ましい。一方、支持基板用ウェーハ110の接合面の面方位と、活性層125の接合面の面方位とが互いに異なることも好ましい。なお、接合面は、シリコン接合ウェーハ100の製造方法の実施形態において既述の貼り合せ面に対応する。   In the silicon bonded wafer 100, it is preferable that misfit dislocations exist in the bonded region 140 between the support substrate wafer 110 and the active layer 125. Here, the support substrate wafer 110 and the active layer 125 each have a cutout portion indicating the crystal axis direction, and the cutout portion of the active layer 125 rotates in the circumferential direction from the cutout portion of the support substrate wafer 110. It is preferable that it exists in the position made to do. On the other hand, it is also preferable that the surface orientation of the bonding surface of the support substrate wafer 110 and the surface orientation of the bonding surface of the active layer 125 are different from each other. Note that the bonding surface corresponds to the bonding surface described above in the embodiment of the method for manufacturing the silicon bonded wafer 100.

また、図4(F)に示すように、シリコン接合ウェーハ200において、活性層125は、シリコンエピタキシャル層からなることが好ましい。   In addition, as shown in FIG. 4F, in the silicon bonded wafer 200, the active layer 125 is preferably made of a silicon epitaxial layer.

そして、支持基板用ウェーハ110は、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含むことが好ましく、支持基板用ウェーハ110の低酸素領域内にゲッタリング層114が位置することも好ましい。 The support substrate wafer 110 preferably includes a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 (ASTM F121-1979) or less, and a gettering layer is formed in the low oxygen region of the support substrate wafer 110. It is also preferred that 114 is located.

[実験例1]
(発明例1−1)
図4に示した手順に従って、発明例1−1に係るシリコン接合ウェーハを製造した。まず、支持基板用ウェーハとして、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。また、活性層用ウェーハとして、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:1.4×1014atoms/cm、目標抵抗率:30Ω・cm)上に、厚み8μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)をエピタキシャル成長させたエピタキシャルシリコンウェーハを用意した。
[Experimental Example 1]
(Invention Example 1-1)
A silicon bonded wafer according to Invention Example 1-1 was manufactured according to the procedure shown in FIG. First, as a support substrate wafer, an n-type CZ silicon wafer having a diameter of 200 mm and a thickness of 725 μm (oxygen concentration: 0.3 × 10 18 atoms / cm 3 , dopant: phosphorus, dopant concentration: 4.4 × 10 14 atoms) / Cm 3 , target resistivity: 10 Ω · cm). Further, as an active layer wafer, an n-type CZ silicon wafer having a diameter of 200 mm and a thickness of 725 μm (oxygen concentration: 0.3 × 10 18 atoms / cm 3 , dopant: phosphorus, dopant concentration: 1.4 × 10 14 atoms) / cm 3, the target resistivity: the 30 [Omega · cm) on the silicon epitaxial layer having a thickness of 8 [mu] m (dopant: phosphorus dopant concentration: 4.4 × 10 14 atoms / cm 3, the target resistivity: 10 [Omega · cm) epitaxial growth An epitaxial silicon wafer was prepared.

次に、ビーム波長:1064nm、レーザスポット経:1μm、パルスエネルギー:1.50μJ/パルス、パルス幅30nm、繰り返し周期:100kHzの照射条件の下、透過性レーザビームを支持基板用ウェーハに照射し、ゲッタリング層を形成した。なお、焦光点の深さ位置dを30μmとした。   Next, under the irradiation conditions of beam wavelength: 1064 nm, laser spot length: 1 μm, pulse energy: 1.50 μJ / pulse, pulse width 30 nm, repetition period: 100 kHz, a transparent laser beam is irradiated onto the support substrate wafer, A gettering layer was formed. The depth position d of the focal spot was set to 30 μm.

続いて、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法で貼り合わせた。具体的には、支持基板用ウェーハおよび活性層用ウェーハを、図3に示した真空常温接合装置に導入し、チャンバ内の温度を25℃、チャンバ内の圧力を1.0×10−5Pa未満とした後、Arイオンを加速電圧:600eV、周波数:150Hz、パルス幅:50×10−6秒の条件で、各ウェーハの表層部であるエピタキシャル層表面に照射する活性化処理を施して、両表面に各々厚み5nmのアモルファス層を形成した。その後、支持基板用ウェーハと活性層用ウェーハとを、両表面のアモルファス層を介して貼り合わせた。 Subsequently, the support substrate wafer and the active layer wafer were bonded together by a vacuum room temperature bonding method. Specifically, the support substrate wafer and the active layer wafer are introduced into the vacuum room temperature bonding apparatus shown in FIG. 3, the temperature in the chamber is 25 ° C., and the pressure in the chamber is 1.0 × 10 −5 Pa. Then, an activation treatment is performed to irradiate the surface of the epitaxial layer, which is a surface layer portion of each wafer, with Ar ions under conditions of acceleration voltage: 600 eV, frequency: 150 Hz, pulse width: 50 × 10 −6 seconds, Amorphous layers having a thickness of 5 nm were formed on both surfaces. Then, the wafer for support substrates and the wafer for active layers were bonded together through the amorphous layer of both surfaces.

最後に、活性層用ウェーハの、シリコンエピタキシャル層と反対の面側から研削処理および研磨処理を施して、活性層用ウェーハのうちシリコンウェーハとエピタキシャル層の厚み方向の一部を除去し、活性層としてエピタキシャル層を厚み4μm残すように薄膜化し、発明例1−1に係るシリコン接合ウェーハを得た。   Finally, the active layer wafer is ground and polished from the side opposite to the silicon epitaxial layer to remove part of the active layer wafer in the thickness direction of the silicon wafer and the epitaxial layer. As a result, the epitaxial layer was thinned to leave a thickness of 4 μm to obtain a silicon bonded wafer according to Invention Example 1-1.

(比較例1−1)
発明例1−1の支持基板用ウェーハと同じく、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。次いで、発明例1−1と同じ条件で、シリコンウェーハに透過性レーザビームを照射した。さらに、活性層として、厚み4μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を形成し、比較例1−1に係るエピタキシャルシリコンウェーハを作製した。
(Comparative Example 1-1)
Similar to the support substrate wafer of Invention Example 1-1, an n-type CZ silicon wafer having a diameter of 200 mm and a thickness of 725 μm (oxygen concentration: 0.3 × 10 18 atoms / cm 3 , dopant: phosphorus, dopant concentration: 4. 4 × 10 14 atoms / cm 3 and target resistivity: 10 Ω · cm) were prepared. Next, a transparent laser beam was irradiated onto the silicon wafer under the same conditions as in Invention Example 1-1. Furthermore, a silicon epitaxial layer (dopant: phosphorus, dopant concentration: 4.4 × 10 14 atoms / cm 3 , target resistivity: 10 Ω · cm) having a thickness of 4 μm is formed as an active layer, and the example according to Comparative Example 1-1 An epitaxial silicon wafer was produced.

(比較例1−2)
比較例1−1において、シリコンウェーハに透過性レーザビームを照射しなかった以外は、比較例1−1と同様にして比較例1−2に係るエピタキシャルシリコンウェーハを作製した。
(Comparative Example 1-2)
In Comparative Example 1-1, an epitaxial silicon wafer according to Comparative Example 1-2 was produced in the same manner as Comparative Example 1-1 except that the transparent laser beam was not irradiated onto the silicon wafer.

発明例1−1,比較例1−1,1−2で作製した各サンプルに対して、エピタキシャル欠陥評価、酸素濃度分析、およびゲッタリング能力評価の各評価を実施した。さらに、発明例1−1については、光学顕微鏡による断面写真およびTEM断面写真を取得した。それぞれの顕微鏡写真を図6(A),(B)に示す。   Each sample produced in Invention Example 1-1 and Comparative Examples 1-1 and 1-2 was evaluated for epitaxial defect evaluation, oxygen concentration analysis, and gettering ability evaluation. Furthermore, about invention example 1-1, the cross-sectional photograph and TEM cross-sectional photograph by an optical microscope were acquired. The respective micrographs are shown in FIGS. 6 (A) and 6 (B).

<エピタキシャル欠陥評価>
各サンプルに対して、Surfscan SP1(KLA-Tencor社製)を用い、Normalモードにて測定を行い、0.2μm以上のサイズの欠陥をLPDとして検出した。結果を表1に示す。
<Epitaxial defect evaluation>
Each sample was measured in Normal mode using Surfscan SP1 (manufactured by KLA-Tencor), and defects having a size of 0.2 μm or more were detected as LPD. The results are shown in Table 1.

<酸素濃度分析>
各サンプルに対して、活性層の深さ方向の酸素濃度分布を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した。活性層の表面から深さ3μmの位置での酸素濃度を表1に示す。
<Oxygen concentration analysis>
For each sample, the oxygen concentration distribution in the depth direction of the active layer was measured by secondary ion mass spectrometry (SIMS). Table 1 shows the oxygen concentration at a depth of 3 μm from the surface of the active layer.

<ゲッタリング能力評価>
各サンプルの活性層の表面を、Ni汚染液(1×1012atoms/cm)を用いてスピンコート法により故意に汚染し、次いで、窒素雰囲気中において800℃で1時間の熱処理を施した。次いで、ライト液へ3分間浸した後、活性層の表面を光学顕微鏡にて観察し、活性層表面で観察されるピット(ニッケルシリサイド起因の表面ピット:Niピット)の発生の有無を調査した。結果を表1に示す。
<Evaluation of gettering ability>
The surface of the active layer of each sample was intentionally contaminated by spin coating using Ni contamination liquid (1 × 10 12 atoms / cm 2 ), and then heat-treated at 800 ° C. for 1 hour in a nitrogen atmosphere. . Next, after immersing in the light solution for 3 minutes, the surface of the active layer was observed with an optical microscope, and the presence or absence of generation of pits (surface pits caused by nickel silicide: Ni pits) observed on the surface of the active layer was investigated. The results are shown in Table 1.

まず、図6(A)から、改質領域の形成と、接合領域がアモルファスであることが確認される。また、この改質領域は、いずれも1μm〜8μmの範囲内にあった。図6(B)はこの改質層のTEM断面写真による拡大図に相当し、改質領域がアモルファス化した領域となっていることが示唆される。   First, from FIG. 6A, it is confirmed that the modified region is formed and the bonding region is amorphous. Further, all of the modified regions were in the range of 1 μm to 8 μm. FIG. 6B corresponds to an enlarged view of a TEM cross-sectional photograph of this modified layer, suggesting that the modified region is an amorphous region.

表1において、発明例1−1および比較例1−2では、LPD個数が数個程度である一方、比較例1−1では、発明例1−1および比較例1−2に比べてLPD個数が極端に多い。これは、レーザ照射によるダメージがエピタキシャル層にも影響しているからだと考えられる。また、表1において、発明例1−1の酸素濃度は、比較例1−1および比較例1−2に比べて十分に小さい。これは、接合領域が支持基板用ウェーハからの酸素拡散を抑制したからだと考えられる。さらに、表1から、透過性レーザビーム照射をした発明例1−1および比較例1−1では、ゲッタリング能力を有することも確認できる。   In Table 1, in Example 1-1 and Comparative Example 1-2, the number of LPDs is about several, whereas in Comparative Example 1-1, the number of LPDs is larger than that of Invention Example 1-1 and Comparative Example 1-2. There are extremely many. This is presumably because damage caused by laser irradiation also affects the epitaxial layer. Moreover, in Table 1, the oxygen concentration of Invention Example 1-1 is sufficiently smaller than Comparative Example 1-1 and Comparative Example 1-2. This is thought to be because the bonding region suppressed oxygen diffusion from the support substrate wafer. Furthermore, from Table 1, it can also be confirmed that the invention example 1-1 and the comparative example 1-1 that were irradiated with the transparent laser beam have gettering ability.

以上のことから、本発明の製造条件を満足する発明例1−1であれば、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハを製造できたことが確認できた。一方、比較例1−1では、エピタキシャル欠陥が多数存在するため、当該エピタキシャル層を活性層として用いることはできない。また、比較例1−2では、ゲッタリング能力がない。   From the above, in Invention Example 1-1 that satisfies the production conditions of the present invention, the support substrate wafer includes a gettering layer formed by irradiating a transmissive laser beam, and the transmissive laser to the active layer It was confirmed that a silicon bonded wafer in which damage caused by beam irradiation was suppressed could be manufactured. On the other hand, in Comparative Example 1-1, since many epitaxial defects exist, the epitaxial layer cannot be used as an active layer. In Comparative Example 1-2, there is no gettering capability.

[実験例2]
(発明例2−1)
図4に示した手順に従って、発明例2−1に係るシリコン接合ウェーハを製造した。まず、支持基板用ウェーハおよび活性層用ウェーハは、発明例1−1と同様のものを用いた。そして、活性層用ウェーハ上に、厚み15μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)をエピタキシャル成長させたエピタキシャルシリコンウェーハを用意した。
[Experiment 2]
(Invention Example 2-1)
A silicon bonded wafer according to Invention Example 2-1 was manufactured according to the procedure shown in FIG. First, the support substrate wafer and the active layer wafer were the same as those in Invention Example 1-1. Then, an epitaxial silicon wafer obtained by epitaxially growing a 15 μm thick silicon epitaxial layer (dopant: phosphorus, dopant concentration: 4.4 × 10 14 atoms / cm 3 , target resistivity: 10 Ω · cm) on the active layer wafer is obtained. Prepared.

次に、焦光点の深さを3μmとした以外は、発明例1−1と同様にして透過性レーザビームを支持基板用ウェーハに照射し、ゲッタリング層を形成した。   Next, a gettering layer was formed by irradiating the support substrate wafer with a transparent laser beam in the same manner as in Example 1-1 except that the depth of the focal spot was 3 μm.

続いて、発明例1−1と同様にして、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法で貼り合わせた。そして、活性層用ウェーハの、シリコンエピタキシャル層と反対の面側から研削処理および研磨処理を施して、活性層用ウェーハのうちシリコンウェーハとエピタキシャル層の厚み方向の一部を除去し、活性層としてエピタキシャル層を厚み10μm残すように薄膜化し、発明例2−1に係るシリコン接合ウェーハを得た。   Subsequently, in the same manner as in Example 1-1, the support substrate wafer and the active layer wafer were bonded together by a vacuum room temperature bonding method. Then, the active layer wafer is ground and polished from the side opposite to the silicon epitaxial layer, and a part of the active layer wafer in the thickness direction of the silicon wafer and the epitaxial layer is removed as an active layer. The epitaxial layer was thinned to leave a thickness of 10 μm to obtain a silicon bonded wafer according to Invention Example 2-1.

(比較例2−1)
発明例2−1の支持基板用ウェーハと同じく、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。次いで、発明例2−1と同じ条件で、シリコンウェーハに透過性レーザビームを照射した。さらに、活性層として、厚み10μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を形成し、比較例2−1に係るエピタキシャルシリコンウェーハを作製した。
(Comparative Example 2-1)
Similar to the support substrate wafer of Invention Example 2-1, an n-type CZ silicon wafer having a diameter of 200 mm and a thickness of 725 μm (oxygen concentration: 0.3 × 10 18 atoms / cm 3 , dopant: phosphorus, dopant concentration: 4. 4 × 10 14 atoms / cm 3 and target resistivity: 10 Ω · cm) were prepared. Next, a transparent laser beam was irradiated onto the silicon wafer under the same conditions as in Invention Example 2-1. Further, a silicon epitaxial layer having a thickness of 10 μm (dopant: phosphorus, dopant concentration: 4.4 × 10 14 atoms / cm 3 , target resistivity: 10 Ω · cm) is formed as an active layer, and the method according to Comparative Example 2-1 An epitaxial silicon wafer was produced.

発明例2−1,比較例2−1で作製した各サンプルに対して、CL評価、二次転位観察、デバイス特性評価の各評価を実施した。   Each evaluation of CL evaluation, secondary dislocation observation, and device characteristic evaluation was implemented with respect to each sample produced in Invention Example 2-1 and Comparative Example 2-1.

<CL評価>
各サンプルを斜め研磨加工したサンプルに対して断面方向からCL法(Cathode Luminescence:カソードルミネッセンス)を行い、活性層の厚み(深さ)方向のCLスペクトルから、TO線強度をそれぞれ取得した。なお、TO線とは、CL法により観察されるSiのバンドギャップに相当するSi元素特有のスペクトルであり、TO線の強度が強いほど、Siの結晶性が高いことを意味する。測定条件としては、33K下において電子線を20keVで照射した。実施例2−1および比較例2−1の、厚み方向のCL強度の測定結果を図7に示す。なお、エピタキシャル層の最表面におけるTO線強度を100%としている。
<CL evaluation>
The CL method (Cathode Luminescence: cathode luminescence) was performed from the cross-sectional direction on the sample obtained by obliquely polishing each sample, and the TO line intensity was obtained from the CL spectrum in the thickness (depth) direction of the active layer. The TO line is a spectrum peculiar to the Si element corresponding to the Si band gap observed by the CL method. The stronger the TO line, the higher the Si crystallinity. As measurement conditions, an electron beam was irradiated at 20 keV under 33K. The measurement result of CL intensity | strength of the thickness direction of Example 2-1 and Comparative Example 2-1 is shown in FIG. The TO line intensity at the outermost surface of the epitaxial layer is 100%.

<二次転位観察>
各サンプルに対し、1100℃、8時間の熱処理を施した。これは、デバイス作製プロセスを模擬した熱処理に相当する。改質領域からの、熱処理後の二次転位伸展量をTEM断面図から測定した。結果を表2に示す。
<Secondary dislocation observation>
Each sample was heat-treated at 1100 ° C. for 8 hours. This corresponds to heat treatment simulating a device manufacturing process. The amount of secondary dislocation extension after heat treatment from the modified region was measured from the TEM cross-sectional view. The results are shown in Table 2.

<デバイス特性評価>
各サンプルから、pn接合ダイオードを作製し、それぞれのpn接合ダイオードのリーク電流値を測定した。結果を表2に示す。
<Device characteristics evaluation>
A pn junction diode was prepared from each sample, and the leakage current value of each pn junction diode was measured. The results are shown in Table 2.

まず、図7から、比較例2−1では、エピタキシャル層の支持基板側では、TO線強度の低下が見られた。これは、透過性レーザビームの透過領域に生じた欠陥の影響であると考えられる。一方、発明例2−1では真空常温接合法により活性層を形成しているため、透過性レーザビームの透過領域に生じた欠陥の影響は認められない。なお、透過性レーザビームの焦光点位置であるウェーハ表面からの深さ13μmの位置において、比較例2−1の方が発明例2−1に比べてTO線強度が高い。これは、エピタキシャル層成長時の熱処理により、改質領域が一部結晶回復したためだと考えられる。   First, from FIG. 7, in Comparative Example 2-1, on the support substrate side of the epitaxial layer, a decrease in TO line intensity was observed. This is considered to be due to the influence of defects generated in the transmission region of the transmission laser beam. On the other hand, in the invention example 2-1, since the active layer is formed by the vacuum room temperature bonding method, the influence of the defect generated in the transmission region of the transmission laser beam is not recognized. Note that, at the position of 13 μm deep from the wafer surface, which is the focal point position of the transmissive laser beam, the comparative example 2-1 has higher TO line intensity than the invention example 2-1. This is considered to be due to partial crystal recovery of the modified region due to the heat treatment during epitaxial layer growth.

次に、表2から、二次転位伸展量に関し、発明例2−1では2.4μm以下であり、これは、活性層まで二次転位が伸展していないことを意味する。一方、比較例2−1では7.2μmであるため、比較例2−1の場合、デバイス作製プロセス中に活性層に二次転位が伸展してしまうことが確認される。また、発明例2−1の方が、比較例2−1に比べてリーク電流が極めて小さいため、発明例2−1に係るシリコン接合ウェーハは、高性能半導体デバイスに供して好適である。   Next, from Table 2, regarding the amount of secondary dislocation extension, in Invention Example 2-1, it is 2.4 μm or less, which means that the secondary dislocation does not extend to the active layer. On the other hand, since it is 7.2 μm in Comparative Example 2-1, it is confirmed that secondary dislocation extends to the active layer during the device manufacturing process in Comparative Example 2-1. In addition, since the inventive example 2-1 has a much smaller leakage current than the comparative example 2-1, the silicon bonded wafer according to the inventive example 2-1 is suitable for use in a high-performance semiconductor device.

[参考実験例]
発明例1−1と同じ条件で、参考例1に係るシリコン接合ウェーハを作製した。このサンプルに対して、1100℃、2時間の熱処理を施した。そして、実験例1と同様に、光学顕微鏡による断面写真およびTEM断面写真を取得した。それぞれの顕微鏡写真を図8(A),(B)に示す。なお、図8(A)では、接合領域の位置を鮮明にするため、二点鎖線を付している。
[Reference experiment example]
A silicon bonded wafer according to Reference Example 1 was manufactured under the same conditions as in Invention Example 1-1. This sample was heat-treated at 1100 ° C. for 2 hours. And the cross-sectional photograph and TEM cross-sectional photograph by an optical microscope were acquired similarly to Experimental example 1. FIG. The respective micrographs are shown in FIGS. 8 (A) and 8 (B). Note that in FIG. 8A, a two-dot chain line is attached in order to clarify the position of the joining region.

図6(A)と図8(A)とを比較すると、改質領域が結晶回復したことが確認される。さらに、図6(B)と図8(B)とを比較すると、改質領域が結晶回復することに伴い、二次転位が伸展することも確認される。   Comparing FIG. 6 (A) and FIG. 8 (A), it is confirmed that the modified region has crystal recovered. Further, when FIG. 6B is compared with FIG. 8B, it is also confirmed that secondary dislocation extends as the modified region recovers from the crystal.

本発明によれば、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供することができる。   According to the present invention, a method for manufacturing a silicon-bonded wafer in which a support substrate wafer includes a gettering layer formed by irradiating a transmissive laser beam and suppressing damage to the active layer by irradiating the transmissive laser beam, and thereby A manufactured silicon bonded wafer can be provided.

100,200 シリコン接合ウェーハ
110 支持基板用ウェーハ
114 ゲッタリング層
115 改質領域
120 活性層用ウェーハ
121 シリコンウェーハ
122 シリコンエピタキシャル層
125 活性層
140 接合領域
141,142 アモルファス層
50 真空常温接合装置
51 プラズマチャンバ
52 ガス導入口
53 真空ポンプ
54 パルス電圧印加装置
55A,55B ウェーハ固定台
60 アニールウェーハ
60A 中心部分
60B DZ層(第1低酸素領域または第2低酸素領域)
80 透過性レーザビーム
90 中性元素
100, 200 Silicon bonded wafer 110 Support substrate wafer 114 Gettering layer 115 Modified region 120 Active layer wafer 121 Silicon wafer 122 Silicon epitaxial layer 125 Active layer 140 Bonded region 141, 142 Amorphous layer 50 Vacuum room temperature bonding apparatus 51 Plasma chamber 52 Gas introduction port 53 Vacuum pump 54 Pulse voltage application device 55A, 55B Wafer fixing table 60 Annealed wafer 60A Center portion 60B DZ layer (first low oxygen region or second low oxygen region)
80 Transmitted laser beam 90 Neutral element

Claims (19)

単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
単結晶シリコンからなる支持基板用ウェーハの片方の面側から透過性レーザビームを照射して多光子吸収過程を生じさせ、前記支持基板用ウェーハの内部にゲッタリング層を形成する第1工程と、
単結晶シリコンからなる支持基板用ウェーハの前記片方の面および前記活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる第2工程と、
前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする第3工程と、
を有することを特徴とするシリコン接合ウェーハの製造方法。
A method for producing a silicon bonded wafer in which a support substrate wafer made of single crystal silicon and an active layer made of single crystal silicon are bonded,
A first step of forming a gettering layer inside the support substrate wafer by irradiating a transparent laser beam from one surface side of the support substrate wafer made of single crystal silicon to cause a multiphoton absorption process;
The one surface of the support substrate wafer made of single crystal silicon and the one surface of the active layer wafer are subjected to an activation treatment by irradiating an ionized neutral element at room temperature in a vacuum, A second step of bonding the support substrate wafer and the active layer wafer together by bringing one of the surfaces into an activated surface and subsequently contacting both of the activated surfaces at a vacuum room temperature;
A third step in which the active layer wafer is thinned and the thinned active layer wafer is an active layer;
A method for producing a silicon-bonded wafer, comprising:
前記第1工程において用いる前記透過性レーザビームの出力が4.0μJ/パルス以下である、請求項1に記載のシリコン接合ウェーハの製造方法。   2. The method of manufacturing a silicon bonded wafer according to claim 1, wherein an output of the transparent laser beam used in the first step is 4.0 μJ / pulse or less. 前記第2工程において、前記支持基板用ウェーハと前記活性層用ウェーハとの接合領域にミスフィット転位が形成されるよう貼り合わせる、請求項1または2に記載のシリコン接合ウェーハの製造方法。   3. The method for manufacturing a silicon bonded wafer according to claim 1, wherein in the second step, bonding is performed so that misfit dislocations are formed in a bonded region between the support substrate wafer and the active layer wafer. 前記支持基板用ウェーハおよび前記活性層用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、
前記第2工程において、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある状態で貼り合わせる、請求項3に記載のシリコン接合ウェーハの製造方法。
The support substrate wafer and the active layer wafer each have a cutout portion indicating a crystal axis direction,
4. The silicon according to claim 3, wherein, in the second step, bonding is performed in a state where the notch portion of the active layer wafer is in a position rotated in a circumferential direction from the notch portion of the support substrate wafer. Manufacturing method of bonded wafer.
前記支持基板用ウェーハの前記片方の面の面方位と、前記活性層用ウェーハの前記片方の面の面方位とが互いに異なる、請求項3に記載のシリコン接合ウェーハの製造方法。   The method for producing a silicon-bonded wafer according to claim 3, wherein a surface orientation of the one surface of the support substrate wafer is different from a surface orientation of the one surface of the active layer wafer. 前記活性層用ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、
該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、請求項1〜5のいずれか一項に記載のシリコン接合ウェーハの製造方法。
The active layer wafer is an epitaxial silicon wafer in which a silicon epitaxial layer is formed on a silicon wafer,
The method for producing a silicon-bonded wafer according to claim 1, wherein the surface of the silicon epitaxial layer is the one surface of the active layer wafer.
前記第3工程において、前記シリコンエピタキシャル層と反対の面側から前記活性層用ウェーハを薄膜化し、前記シリコンウェーハを研削除去する、請求項6に記載のシリコン接合ウェーハの製造方法。   The method for producing a silicon-bonded wafer according to claim 6, wherein in the third step, the active layer wafer is thinned from the side opposite to the silicon epitaxial layer, and the silicon wafer is ground and removed. 前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、請求項1〜7のいずれか一項に記載のシリコン接合ウェーハの製造方法。 The method for producing a silicon bonded wafer according to claim 1, wherein the support substrate wafer includes a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. . 前記第3工程において、前記支持基板用ウェーハの前記低酸素領域の内部に前記ゲッタリング層を形成する、請求項8に記載のシリコン接合ウェーハの製造方法。   9. The method for manufacturing a silicon bonded wafer according to claim 8, wherein in the third step, the gettering layer is formed inside the low oxygen region of the support substrate wafer. 前記中性元素が、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも一種である、請求項1〜9のいずれか一項に記載のシリコン接合ウェーハの製造方法。   The method for producing a silicon bonded wafer according to claim 1, wherein the neutral element is at least one selected from the group consisting of argon, neon, xenon, hydrogen, helium, and silicon. 前記第2工程における前記活性化処理は、前記両方の片方の面に厚み2nm以上のアモルファス層が形成されるように行う、請求項1〜10のいずれか一項に記載のシリコン接合ウェーハの製造方法。   11. The silicon bonded wafer manufacture according to claim 1, wherein the activation process in the second step is performed such that an amorphous layer having a thickness of 2 nm or more is formed on one of both surfaces. Method. 前記第2工程における前記活性化処理は、前記両方の片方の面に厚み10nm以上のアモルファス層が形成されるように行う、請求項1〜10のいずれか一項に記載のシリコン接合ウェーハの製造方法。   The manufacturing of the silicon bonded wafer according to any one of claims 1 to 10, wherein the activation process in the second step is performed such that an amorphous layer having a thickness of 10 nm or more is formed on one of both surfaces. Method. 単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハであって、
前記支持基板用ウェーハと、前記活性層とを接合する接合領域はアモルファスであり、
前記支持基板用ウェーハは、直径1μm以上10μm以下の改質領域からなるゲッタリングサイトが径方向に周期的に配列したゲッタリング層を含むことを特徴とするシリコン接合ウェーハ。
A silicon bonded wafer in which a support substrate wafer made of single crystal silicon and an active layer made of single crystal silicon are bonded,
The bonding region for bonding the support substrate wafer and the active layer is amorphous,
The support substrate wafer includes a gettering layer in which gettering sites including modified regions having a diameter of 1 μm or more and 10 μm or less are periodically arranged in a radial direction.
前記支持基板用ウェーハと前記活性層との接合領域にミスフィット転位が存在する、請求項13に記載のシリコン接合ウェーハ。   The silicon bonded wafer according to claim 13, wherein misfit dislocations exist in a bonded region between the support substrate wafer and the active layer. 前記支持基板用ウェーハと前記活性層は、結晶軸方向を示す切り欠き部をそれぞれ有し、
前記活性層の前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある、請求項14に記載のシリコン接合ウェーハ。
The support substrate wafer and the active layer each have a notch portion indicating a crystal axis direction,
The silicon bonded wafer according to claim 14, wherein the cutout portion of the active layer is at a position rotated in a circumferential direction from the cutout portion of the support substrate wafer.
前記支持基板用ウェーハの接合面の面方位と、前記活性層の接合面の面方位とが互いに異なる、請求項14に記載のシリコン接合ウェーハ。   The silicon bonded wafer according to claim 14, wherein the surface orientation of the bonding surface of the support substrate wafer is different from the surface orientation of the bonding surface of the active layer. 前記活性層は、シリコンエピタキシャル層からなる、請求項13〜16のいずれか1項に記載のシリコン接合ウェーハ。   The silicon bonded wafer according to claim 13, wherein the active layer is formed of a silicon epitaxial layer. 前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、請求項13〜17のいずれか一項に記載のシリコン接合ウェーハ。 18. The silicon bonded wafer according to claim 13, wherein the support substrate wafer includes a low oxygen region having an oxygen concentration of 3 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. 前記支持基板用ウェーハの前記低酸素領域内に前記ゲッタリング層が位置する、請求項18に記載のシリコン接合ウェーハ。   The silicon bonded wafer according to claim 18, wherein the gettering layer is located in the low oxygen region of the support substrate wafer.
JP2016185830A 2016-09-23 2016-09-23 Manufacturing method of silicon bonded wafer Active JP6604294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016185830A JP6604294B2 (en) 2016-09-23 2016-09-23 Manufacturing method of silicon bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016185830A JP6604294B2 (en) 2016-09-23 2016-09-23 Manufacturing method of silicon bonded wafer

Publications (2)

Publication Number Publication Date
JP2018049997A true JP2018049997A (en) 2018-03-29
JP6604294B2 JP6604294B2 (en) 2019-11-13

Family

ID=61767777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016185830A Active JP6604294B2 (en) 2016-09-23 2016-09-23 Manufacturing method of silicon bonded wafer

Country Status (1)

Country Link
JP (1) JP6604294B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239892A1 (en) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 Substrate treatment method, modification device, and substrate treatment system
US20220177296A1 (en) * 2019-08-23 2022-06-09 Hewlett-Packard Development Company, L.P. Epitaxial-silicon wafer with a buried oxide layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (en) * 1989-03-24 1990-10-08 Hitachi Ltd Semiconductor device, pasted substrate and its manufacture
JP2003264194A (en) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk Laser gettering method and semiconductor substrate
JP2010080834A (en) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2013157451A (en) * 2012-01-30 2013-08-15 Hamamatsu Photonics Kk Method for manufacturing semiconductor device
JP2015035467A (en) * 2013-08-08 2015-02-19 株式会社Sumco Method for manufacturing laminated wafer, and laminated wafer
JP2015176986A (en) * 2014-03-14 2015-10-05 京セラ株式会社 Manufacturing method of composite substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (en) * 1989-03-24 1990-10-08 Hitachi Ltd Semiconductor device, pasted substrate and its manufacture
JP2003264194A (en) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk Laser gettering method and semiconductor substrate
JP2010080834A (en) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2013157451A (en) * 2012-01-30 2013-08-15 Hamamatsu Photonics Kk Method for manufacturing semiconductor device
JP2015035467A (en) * 2013-08-08 2015-02-19 株式会社Sumco Method for manufacturing laminated wafer, and laminated wafer
JP2015176986A (en) * 2014-03-14 2015-10-05 京セラ株式会社 Manufacturing method of composite substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239892A1 (en) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 Substrate treatment method, modification device, and substrate treatment system
CN112236842A (en) * 2018-06-12 2021-01-15 东京毅力科创株式会社 Substrate processing method, modifying apparatus, and substrate processing system
KR20210019031A (en) * 2018-06-12 2021-02-19 도쿄엘렉트론가부시키가이샤 Substrate processing method, reforming device and substrate processing system
JPWO2019239892A1 (en) * 2018-06-12 2021-07-08 東京エレクトロン株式会社 Substrate processing method, reformer and substrate processing system
JP7085623B2 (en) 2018-06-12 2022-06-16 東京エレクトロン株式会社 Board processing method
KR102637162B1 (en) * 2018-06-12 2024-02-16 도쿄엘렉트론가부시키가이샤 Substrate processing method, reforming device and substrate processing system
US20220177296A1 (en) * 2019-08-23 2022-06-09 Hewlett-Packard Development Company, L.P. Epitaxial-silicon wafer with a buried oxide layer

Also Published As

Publication number Publication date
JP6604294B2 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
JP6278591B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
TWI521567B (en) Method for fabricating epitaxial silicon wafer, epitaxial silicon wafer and method for fabricating solid-state imaging device
WO2015034075A1 (en) Silicon wafer and method for producing same
TWI585826B (en) Method for fabricating epitaxial silicon wafer, epitaxial silicon wafer and method for fabricating solid-state imaging device
JP6107068B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6427946B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6614066B2 (en) Manufacturing method of silicon bonded wafer
JP6604294B2 (en) Manufacturing method of silicon bonded wafer
JP2006005341A (en) Laminating soi substrate and its manufacturing method
JP6604300B2 (en) Manufacturing method of silicon bonded wafer
JP5510256B2 (en) Silicon wafer manufacturing method
TWI643250B (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6791321B2 (en) Silicon bonded wafer
JP6597493B2 (en) Manufacturing method of pn junction silicon wafer
JP6913729B2 (en) pn junction silicon wafer
JP6485406B2 (en) Manufacturing method of SOI wafer
JP5505241B2 (en) Silicon wafer manufacturing method
JP6673183B2 (en) Method for manufacturing pn junction silicon wafer
JP2012049397A (en) Method of manufacturing silicon wafer
JP6540607B2 (en) Method of manufacturing bonded wafer and bonded wafer
JP6665771B2 (en) Method for manufacturing pn junction silicon wafer and pn junction silicon wafer
CN107180756B (en) Method for producing pn-junction silicon wafer
JP2019110225A (en) Manufacturing method of bonded wafer and bonded wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6604294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250