JP2018042035A - Encoder - Google Patents
Encoder Download PDFInfo
- Publication number
- JP2018042035A JP2018042035A JP2016173099A JP2016173099A JP2018042035A JP 2018042035 A JP2018042035 A JP 2018042035A JP 2016173099 A JP2016173099 A JP 2016173099A JP 2016173099 A JP2016173099 A JP 2016173099A JP 2018042035 A JP2018042035 A JP 2018042035A
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- unit
- output
- encoding unit
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、符号化装置に関する。 The present invention relates to an encoding device.
誤り訂正符号の1つに畳込み符号があり、この畳込み符号に関連して幾つかの技術が提案されている。
例えば、非特許文献1では、格子構造を有する符号アルファベットを対象とする再帰型畳込み格子符号(Recursive Convolutional Lattice Code(s);RCLC)を行う符号化装置を並列に配置して、ターボシグナル符号(Turbo Signal Code(s))と呼ばれる符号化を行う技術が提案されている。
There is a convolutional code as one of error correction codes, and several techniques have been proposed in connection with this convolutional code.
For example, in Non-Patent
非特許文献1に記載の技術を用いれば、比較的容易に直交振幅変調を用いて通信を行うことができる。かつ、非特許文献1に記載の技術を用いれば、復号側でターボ復号(Turbo Decode(s))と類似の反復復号を行うことができ、これによって比較的高精度に復号を行うことができる。このように、非特許文献1に記載の技術によれば、直交振幅変調を用いて通信を行い、かつ、比較的高い誤り訂正能力を得ることができ、これによって優れた特性(比較的高い伝送路容量)を得られる。一方で、非特許文献1に記載の技術では、符号化の演算が有限環上で定義されていたが、より高い誤り訂正能力を得るためには、集合の性質から四則演算が定義される有限体上での演算が好ましい。
If the technique described in Non-Patent
通信量を向上させる観点から、誤り訂正能力が高く、かつ、伝送効率が良いことが望ましい。
本発明は、誤り訂正能力が高く、かつ、伝送効率のより高い通信が可能な符号化装置を提供する。
From the viewpoint of improving the amount of communication, it is desirable that the error correction capability is high and the transmission efficiency is good.
The present invention provides an encoding device capable of communication with high error correction capability and higher transmission efficiency.
本発明の第1の態様によれば、符号化装置は、素数の整数乗の要素数の有限体の要素の一部に対応付けられる符号アルファベット数の送信対象データを取得するデータ取得部と、再帰構造を有し、かつ、前記有限体の要素を係数とする畳込み演算による符号化を行う符号化部と、を備え、前記符号化部の出力の符号アルファベット数、及び、前記符号化部の各メモリの状態数が、いずれも前記有限体の全要素数である。 According to the first aspect of the present invention, the encoding device includes a data acquisition unit that acquires transmission target data of a code alphabet number that is associated with a part of a finite field element number of prime integer powers; An encoding unit having a recursive structure and performing encoding by a convolution operation using a coefficient of the element of the finite field, the number of code alphabets output from the encoding unit, and the encoding unit The number of states of each memory is the total number of elements of the finite field.
前記データ取得部が取得した前記送信対象データに対して前記符号化を行う第1の前記符号化部と、前記データ取得部が取得した前記送信対象データをインタリーブするインタリーバと、前記インタリーバがインタリーブした前記送信対象データに対して前記符号化を行う第2の前記符号化部と、を備えるようにしてもよい。 The first encoding unit that performs the encoding on the transmission target data acquired by the data acquisition unit, an interleaver that interleaves the transmission target data acquired by the data acquisition unit, and the interleaver interleaved You may make it provide the said 2nd encoding part which performs the said encoding with respect to the said transmission object data.
第1の前記符号化部の出力の符号アルファベット数と、第2の前記符号化部の出力の符号アルファベット数を乗算した符号アルファベット数の符号語にて送信を行う送信部を備えるようにしてもよい。 A transmission unit may be provided that performs transmission with a codeword of a code alphabet number obtained by multiplying the number of code alphabets output from the first encoding unit by the number of code alphabets output from the second encoding unit. Good.
本発明によれば、誤り訂正能力が高く、かつ、伝送効率のより高い通信が可能である。 According to the present invention, communication with high error correction capability and higher transmission efficiency is possible.
以下、本発明の実施形態を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一実施形態に係る符号化装置の機能構成の例を示す概略ブロック図である。図1に示すように、符号化装置100は、データ取得部110と、インタリーバ120と、2つの符号化部130と、送信部140とを備える。
Hereinafter, although embodiment of this invention is described, the following embodiment does not limit the invention concerning a claim. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
FIG. 1 is a schematic block diagram illustrating an example of a functional configuration of an encoding device according to an embodiment of the present invention. As illustrated in FIG. 1, the
符号化装置100は、符号アルファベット数mの送信対象データを取得して符号化し、シンボル数aqの信号にて送信する。ここで、m、qはいずれも正整数、aは素数であり、m<aqである。
データ取得部110は、送信対象のデータを取得する。特に、データ取得部110は、符号アルファベット数mの送信対象データを取得する。そして、データ取得部110は、送信対象データのm個の符号アルファベットを、要素数aqの有限体(ガロア体)GF(aq)の要素のうちm個の要素に一対一写像する。この写像により、データ取得部110は、GF(aq)の要素のうちm個の要素を符号アルファベットとする送信対象データを取得する。そして、データ取得部110は、GF(aq)の要素のうちm個の要素を符号アルファベットとする送信対象データを符号化部130及びインタリーバ120へ出力する。
このように、データ取得部110は、有限体GF(aq)の要素の一部に対応付けられる符号アルファベット数mの送信対象データを取得する。
The
The
In this way, the
ここで、GF(aq)は、αを原始元として{0,1,α,α2,・・・,αx−2}と表される。但し、x=2qである。データ取得部110が、送信対象データのm個のアルファベットを、{0,1,α,α2,・・・,αm−2}のように0からαm−2までのm個の要素に順に対応するようにしてもよいが、これに限らない。データ取得部110が、送信対象データのm個のアルファベットを一対一写像する要素は、{0,1,α,α2,・・・,αx−2}のうち任意のm個の要素でよい。
以下では、符号化部130が、要素数2qの有限体GF(2q)を用いて符号化を行う場合を例に説明する。但し、符号化部130が符号化に用いる有限体は、GF(2q)に限らず、上記のようにaを素数としてGF(aq)でよい。
Here, GF (a q ) is represented as {0, 1, α, α 2 ,..., Α x-2 } with α as a primitive element. However, x = 2q . The
Hereinafter, a case will be described as an example in which the
インタリーバ120は、データ取得部110が有限体GF(2q)の要素に写像した送信対象データをシンボル単位でインタリーブする。すなわち、インタリーバ120は、データ取得部110が有限体GF(2q)の要素に写像した送信対象データをシンボル単位で並び替える。インタリーバ120が行うインタリーブは、ターボ符号におけるインタリーブと同様、反復復号を可能にするためのものである。インタリーバ120が行うインタリーブの方法として、例えばS−ランダムインタリーブなど公知の方法を用いることができる。
The
符号化部130は、再帰構造を有し、かつ、有限体GF(2q)の要素を係数とする畳込み演算による符号化を行う。符号化部130への入力の符号アルファベットが上記の有限体GF(2q)の一部であるのに対し、符号化部130からの出力の符号アルファベットは、有限体GF(2q)の全要素である。また、符号化部130が畳込み演算に用いるメモリには、有限体GF(2q)のいずれかの要素が格納される。従って、符号化部130が畳込み演算に用いるメモリの各々の状態数は、有限体GF(2q)の全要素数である。
The
以下では、2つの符号化部130を区別する場合、図1に示すように符号130−1、130−2を用いる。符号化部130−1は、データ取得部110が取得した送信対象データ(インタリーブされておらず、かつ、有限体GF(2q)の要素で表されている送信対象データ)に対して符号化を行う。一方、符号化部130−2は、インタリーバ120がインタリーブした送信対象データに対して符号化を行う。符号化部130−1は、第1の符号化部の例に該当する。符号化部130−2は、第2の符号化部の例に該当する。
In the following, when the two
送信部140は、符号化部130−1からの出力及び符号化部130−2からの出力を、1つの符号化部130の出力の符号アルファベット数の2乗の符号アルファベット数の符号語にて送信を行う。すなわち、送信部140は、符号化部130−1の出力の符号アルファベット数と、符号化部130−2の出力の符号アルファベット数を乗算した符号アルファベット数の符号語にて送信を行う。
例えば、送信部140は、符号化部130−1からの符号アルファベット数2qの出力と、符号化部130−1からの符号アルファベット数2qの出力とを、22q−QAMにて送信する。
The
For example, the
図2は、符号化部130の構成例を示す説明図である。図2の例で、符号化部130は、シフトレジスタ131と、再帰的畳込み演算部132aと、非再帰的畳込み演算部132bとを備える。再帰的畳込み演算部132aと、非再帰的畳込み演算部132bとの組み合わせを、畳込み演算部132と称する。
図2の例で、再帰的畳込み演算部132aは、P個の乗算器M11〜M1Pと、2つの加算器A11〜A12とを備える。非再帰的畳込み演算部132bは、P+1個の乗算器M20〜M2Pと、1つの加算器A2とを備える。これら乗算器M11〜M1P、M20〜M2Pの各々が行う乗算、及び、加算器A11〜A12、A22が行う加算は、いずれも有限体GF(2q)上で定義される。従って、畳込み演算部132が行う演算は、いずれも有限体GF(2q)で閉じている。
FIG. 2 is an explanatory diagram illustrating a configuration example of the
In the example of FIG. 2, the recursive
また、シフトレジスタ131は、P個のメモリR11〜R1Pを備えている。従って、符号化部130が行う畳込み演算の拘束長Kは、K=P+1である。メモリR11〜R1Pは、加算器A12が算出した値の時系列をP回分記憶する。メモリR1pは、加算器A12がp回前に算出した値を記憶する。ここで、pは、1≦p≦Pの正整数である。図2では、加算器A12がp回前に算出した値をxi−pと表記している。
The
乗算器M1p(pは、1≦p≦Pの正整数)は、メモリR1pの値(xi−p)に係数hpを乗算する。また、乗算器M20は、加算器A12の出力に係数f0を乗算する。乗算器M2p(pは、1≦p≦Pの正整数)は、メモリR1pの値(xi−p)に係数fpを乗算する。係数h1〜hP、f0〜fPのいずれも、有限体GF(2q)のいずれかの要素の値を取る。
かかる構成により、再帰的畳込み演算部132aは、畳込み演算を行って演算結果を入力シンボルuiに加算する。また、非再帰的畳込み演算部132bは、畳込み演算を行って演算結果を出力シンボルciとして出力する。
Multiplier M1 p (p is a positive integer of 1 ≦ p ≦ P) is multiplied by a coefficient h p of the value of the memory R1 p (x i-p) . Also, the multiplier M2 0 is multiplied by a coefficient f 0 to the output of the adder A1 2. A multiplier M2 p (p is a positive integer satisfying 1 ≦ p ≦ P) multiplies the value (x i−p ) of the memory R1 p by a coefficient f p . Any of the coefficients h 1 to h P and f 0 to f P takes the value of any element of the finite field GF (2 q ).
With this configuration, the recursive
符号化部130への入力シンボルuiの取り得る値が有限体GF(2q)のうちのm個の要素であるのに対し、出力シンボルciの取り得る値が有限体GF(2q)の全ての要素となるように、係数h1〜hP、f0〜fPの値が定められる。そのために、係数h1〜hPのうち少なくともいずれか1つの値は0以外に設定される。また、係数f0〜fPのうち少なくともいずれか1つの値は0以外に設定される。
The possible values of the input symbol u i to the
このように、符号化部130への入力シンボルuiの取り得る値が有限体GF(2q)のうちのm個の要素であるのに対し、出力シンボルciの取り得る値が有限体GF(2q)の全ての要素である。これにより、入力1シンボルに対して出力が1シンボルであっても冗長度が付加され、符号化利得を得ることができる。
Thus, the possible values of the input symbol u i to the
ここで、伝送レートrを式(1)のように定義すると、符号化部130による畳込み符号は伝送レート1(r=1)である。
Here, when the transmission rate r is defined as in Expression (1), the convolutional code by the
また、入力シンボルの要素数をm=2pとすると、1出力シンボルあたりの送信ビット数はr×pビットとなる。また、符号化部130による符号化の復号に必要となるトレリスの状態数は、(2q)P=2q×Pとなる。
If the number of elements of the input symbol is m = 2p , the number of transmission bits per output symbol is r × p bits. In addition, the number of trellis states necessary for decoding by the
また、図1に示す符号化部130を並列接続した構成で、符号化部130−1、130−2のいずれでも、上述したように符号化利得が得られる。このため、図1に示す並列接続構成全体での並列連接符号化にて、一般的なターボ符号の場合のような組織的な要素(組織シンボル)の送信は不要である。2つの符号化部130の並列接続後の全体のレートは、r=1/2となる。一般的なターボ符号の場合の伝送レートが1/3であるのに対し、符号化装置100では伝送レートが改善している。
In addition, with the configuration in which the
なお、図1に示す符号化装置100の構成に、さらにパンクチャリングを適用するようにしてもよい。ここでいうパンクチャリングは、出力される符号語シンボルを周期的に省略する(削除する)処理である。
図3は、パンクチャリングを適用した符号化装置の機能構成の例を示す概略ブロック図である。図3に示すように、符号化装置200は、データ取得部110と、インタリーバ120と、2つの符号化部130と、デインタリーバ250と、パンクチャリング処理部260と、送信部140とを備える。図3の各部のうち、図1の各部に対応して同様の機能を有する部分には同一の符号(110、120、130、130−1、130−2、140)を付して説明を省略する。
図3に示す符号化装置200の構成では、図1に示す符号化装置100構成に加えてさらにデインタリーバ250とパンクチャリング処理部260とを備えている。
In addition, you may make it apply puncturing to the structure of the
FIG. 3 is a schematic block diagram illustrating an example of a functional configuration of an encoding device to which puncturing is applied. As illustrated in FIG. 3, the
The configuration of the
デインタリーバ250は、インタリーバ120が行ったインタリーブに対するデインタリーブを行う。すなわち、デインタリーバ250は、インタリーバ120が行ったインタリーブと逆の変換を行う。
パンクチャリング処理部260は、符号化部130−1からの出力、デインタリーバ250からの出力のうちいずれか一方又は両方に対してパンクチャリングを行う。すなわち、パンクチャリング処理部260は、符号化部130−1から出力された符号語シンボル、及び、デインタリーバ250から出力された符号語シンボルのうちいずれか一方又は両方を周期的に省略する処理を行う。
The
The puncturing
なお、図3の符号化装置200のように送信側でパンクチャリングの前にデインタリーブを行うことは必須ではなく、受信側でデインタリーブを行うようにしてもよい。一方、送信側でパンクチャリングの前にデインタリーブを行うことで、デインタリーブ後の状態において符号語シンボルの省略が周期的になる。これにより、デインタリーブによる受信側での復号成功率の低下が小さくて済む。
パンクチャリング処理部260が行うパンクチャリングは、式(2)に例示されるパンクチャリング行列によって示される。
Note that it is not essential to perform deinterleaving before puncturing on the transmission side as in the case of the
Puncturing performed by the puncturing
パンクチャリング行列の各行は、1つの符号化部に対応する。式(2)の例では、パンクチャリング行列Pの上側の行が符号化部130−1に対応し、下側の行が符号化部130−2に対応する。
また、パンクチャリング行列の要素「0」は符号語シンボルを省略することを示し、要素「1」は符号語シンボルを省略しないことを示す。式(2)の例の場合、上側の行の要素は「1」、「1」であることから、パンクチャリング処理部260は、符号化部130−1が出力する符号語シンボルを全て送信部140へ出力する。一方、下側の行の要素は「1」、「0」であることから、符号化装置200は、符号化部130−2が出力する符号語シンボルを1つおきに送信部140へ出力する。この場合、パンクチャリングによって伝送レートがr=1/2からr=2/3へと向上する。
なお、パンクチャリング行列の列数はパンクチャリング周期と呼ばれTで表される。式(2)に示されるパンクチャリング行列の場合、パンクチャリング周期はT=2である。
Each row of the puncturing matrix corresponds to one encoding unit. In the example of Expression (2), the upper row of the puncturing matrix P corresponds to the encoding unit 130-1, and the lower row corresponds to the encoding unit 130-2.
The element “0” of the puncturing matrix indicates that the codeword symbol is omitted, and the element “1” indicates that the codeword symbol is not omitted. In the example of Expression (2), since the elements in the upper row are “1” and “1”, the puncturing
Note that the number of columns of the puncturing matrix is called a puncturing period and is represented by T. In the case of the puncturing matrix shown in Equation (2), the puncturing cycle is T = 2.
次に、符号化のシミュレーション結果について説明する。シミュレーションでは、有限体GF(2q)の要素のうち、最初のmシンボル{0,1,・・・αm−2}を入力符号アルファベットとする。ここで、m=2p(pは正整数)である。従って、各入力シンボルはpビットの情報を有している。
符号化装置(符号化装置100又は200)に入力する情報として、シンボル長1024、2048、及び、4096の3つの情報を用い、それぞれについてシミュレーションを行う。符号化装置は、レートr=1/2で符号化を行うため、出力シンボル長は2048、4096、及び、8192となる。
Next, an encoding simulation result will be described. In the simulation, among the elements of the finite field GF (2 q ), the first m symbols {0, 1,... Α m−2 } are used as the input code alphabet. Here, m = 2 p (p is a positive integer). Therefore, each input symbol has p-bit information.
Three pieces of information of symbol lengths 1024, 2048, and 4096 are used as information to be input to the encoding device (
出力シンボルは、2q点からなるユークリッド空間上の信号点である。以下では、簡単のため、伝送方式として1次元のPAM(Pulse Amplitude Modulation)を用いており、従って、1次元当たりの周波数利用効率(情報レート)にて評価を行う。但し、符号化装置が用いる伝送方式は1次元のPAMに限らずいろいろな伝送方式とすることができる。例えば、PAMを2次元平面(複素平面)へ割り当てる(すなわち、伝送方式としてQAM(Quadrature Amplitude Modulation)を用いる)ことで、周波数効率を2倍にすることができる。 Output symbol is a signal point on the Euclidean space of 2 q points. In the following, for the sake of simplicity, one-dimensional PAM (Pulse Amplitude Modulation) is used as a transmission method, and therefore, evaluation is performed based on frequency utilization efficiency (information rate) per one dimension. However, the transmission method used by the encoding device is not limited to the one-dimensional PAM, and various transmission methods can be used. For example, frequency efficiency can be doubled by assigning PAM to a two-dimensional plane (complex plane) (that is, using QAM (Quadrature Amplitude Modulation) as a transmission scheme).
また、出力シンボル長は2048、4096の各々に対し、インタリーバにはスプレッド値22、32、45のSランダムインタリーバを用いている。また、符号化部130については、メモリ数1(P=1、従って拘束長2)としている。
復号には通常の2元ターボ符号の復号と同様に、符号のトレリス構造を用いたBCJRアルゴリズムを用いる。但し、メトリックの計算は有限体GF(2q)で行う必要がある。なお、ここではP=1なので、復号に用いるトレリスの状態数は2qである。
符号化部130の乗算器に用いる係数については、可能な全ての係数の組み合わせについてシミュレーションを行って全解探索し、誤り率が最も小さくなる係数の組み合わせを用いた。
For the output symbol lengths of 2048 and 4096, S random interleavers having spread values of 22, 32, and 45 are used as interleavers. Further, the
For decoding, a BCJR algorithm using a trellis structure of codes is used in the same manner as decoding of ordinary binary turbo codes. However, the calculation of the metric needs to be performed in the finite field GF (2 q ). Here, since P = 1, the number of states of the trellis used for decoding is 2 q.
For the coefficients used in the multiplier of the
なお、トレリスの終端処理に関しては、最終状態を4回繰り返し送信することで行う。従って、符号化部を並列接続した構成では、合計で8シンボルを追加で送信することによる終端処理を行う。この終端処理によって、ブロック長は2056、4054、8200となる。
以下、図4及び図5を参照して説明するシミュレーションと、図6及び図7を参照して説明するシミュレーションでは、パンクチャリングを行っていない。一方、図8及び図9を参照して説明するシミュレーションでは、パンクチャリングを行っている。
Trellis termination processing is performed by repeatedly transmitting the final state four times. Therefore, in the configuration in which the encoding units are connected in parallel, termination processing is performed by additionally transmitting 8 symbols in total. By this termination processing, the block length becomes 2056, 4054, 8200.
Hereinafter, puncturing is not performed in the simulation described with reference to FIGS. 4 and 5 and the simulation described with reference to FIGS. 6 and 7. On the other hand, in the simulation described with reference to FIGS. 8 and 9, puncturing is performed.
図4は、符号化部130の第1の具体例を示す説明図である。図4に示す符号化部130は、図2に示す符号化部130の具体例であり、図4の各部のうち図2の各部に対応する部分には同一の符号(130、131、132、132a、132b、R11、M11、M20、M21、A12、A2)を付している。
FIG. 4 is an explanatory diagram illustrating a first specific example of the
図4の例で、再帰的畳込み演算部132aでは、乗算器M11がメモリR11の値に係数α2を乗算する。加算器A12は、乗算器M11からの出力を入力シンボルuiに加算する。メモリR11は、加算器A12からの出力の前回値を記憶する。
非再帰的畳込み演算部132bでは、乗算器M20が加算器A12からの出力に係数α0(=1)を乗算する。乗算器M21は、メモリR11の値に係数α3を乗算する。加算器A2は、乗算器M20の出力と乗算器M21の出力とを加算する。乗算器M21の出力が、符号化部130の出力ciとなる。
In the example of FIG. 4, the
In
図4の例では、入力はm=4のシンボル(p=2ビット)であり、入力の符号アルファベットは{0,1,α,α2}である。符号化部130は、この入力シンボルをGF(8)上の出力シンボル(q=3)に変換する。出力の符号アルファベットは{0,1,α,α2,・・・,α6}である。符号化装置100は、出力の符号アルファベットを8−PAM変調にマッピングする。各トレリスの状態数は8である。
図4に示す係数は、原始多項式g(x)=x3+x+1とした場合に、拘束長2において最も良い結果を示した係数である。
図4の例では、終端処理のシンボルを除くと次元当たりの周波数利用効率は、p/2=1(bit/dimension)である。
In the example of FIG. 4, the input is a symbol of m = 4 (p = 2 bits), and the input code alphabet is {0, 1, α, α 2 }. The
The coefficient shown in FIG. 4 is a coefficient that shows the best result in the
In the example of FIG. 4, the frequency use efficiency per dimension is p / 2 = 1 (bit / dimension) excluding the termination processing symbols.
図5は、シミュレーション結果の第1例を示すグラフである。図5の横軸は信号対雑音比(Signal-To-Noise Ratio;SNR)[単位:デシベル(dB)]を示す。縦軸は、フレーム誤り率(FER)を示す。図5は、図4に示す構成の符号化部130を用いた通信のシミュレーションにおける信号対雑音比とフレーム誤り率との関係を示している。
線L11は、周波数利用効率1bit/dimension、かつ、8−PAM信号点配置を用いた場合の信号点拘束下の通信路容量を示す。線L21は、ブロック長2048でのフレーム誤り率を示す。線L22は、ブロック長4096でのフレーム誤り率を示す。線L23は、ブロック長8192でのフレーム誤り率を示す。
FIG. 5 is a graph showing a first example of a simulation result. The horizontal axis of FIG. 5 represents a signal-to-noise ratio (SNR) [unit: decibel (dB)]. The vertical axis represents the frame error rate (FER). FIG. 5 shows the relationship between the signal-to-noise ratio and the frame error rate in a communication simulation using the
A line L11 indicates the channel capacity under the signal point constraint when the frequency utilization efficiency is 1 bit / dimension and the 8-PAM signal point arrangement is used. A line L21 indicates a frame error rate at the block length 2048. A line L22 indicates a frame error rate with a block length of 4096. A line L23 indicates a frame error rate at a block length of 8192.
線L23に示されるように、ブロック長8200において限界(線L11)から0.75デシベル離れた信号対雑音比でフレーム誤り率10−2を達成可能である。また、通常のターボ符号と同様、エラーフロアが観察されるが、これはフレーム誤り率10−2を下回っている。
また、線L21及びL22に示されるように、入力シンボル長が比較的短い場合でも良好なフレーム誤り率を得られている。
As indicated by line L23, a frame error rate of 10 −2 can be achieved with a signal-to-noise ratio 0.75 dB away from the limit (line L11) at block length 8200. In addition, an error floor is observed as in a normal turbo code, but this is below the frame error rate of 10 −2 .
Also, as shown by lines L21 and L22, a good frame error rate is obtained even when the input symbol length is relatively short.
図6は、符号化部130の第2の具体例を示す説明図である。図6に示す符号化部130は、図4の場合と構成は同様であり、乗算器が用いる係数の値が異なっている。図6の構成では、乗算器M11、M20、M21の係数が、それぞれα2、α9、α0(=1)に設定されている。
図6の例では、入力はm=8のシンボル(p=3ビット)であり、入力の符号アルファベットは{0,1,α,α2,・・・,α6}である。符号化部130は、この入力シンボルをGF(16)上の出力シンボル(q=4)に変換する。出力の符号アルファベットは{0,1,α,α2,・・・,α14}である。符号化装置100は、出力の符号アルファベットを16−PAM変調にマッピングする。
図6に示す係数は、原始多項式g(x)=x4+x+1とした場合に、拘束長2において最も良い結果を示した係数である。
図6の例では、終端処理のシンボルを除くと次元当たりの周波数利用効率は、p/2=1.5(bit/dimension)である。
FIG. 6 is an explanatory diagram illustrating a second specific example of the
In the example of FIG. 6, the input is a symbol of m = 8 (p = 3 bits), and the input code alphabet is {0, 1, α, α 2 ,..., Α 6 }. The
The coefficient shown in FIG. 6 is a coefficient that shows the best result in the
In the example of FIG. 6, the frequency utilization efficiency per dimension is p / 2 = 1.5 (bit / dimension) excluding the symbols for termination processing.
図7は、シミュレーション結果の第2例を示すグラフである。図7の横軸は信号対雑音比[単位:dB]を示す。縦軸は、フレーム誤り率を示す。図7は、図6に示す構成の符号化部130を用いた通信のシミュレーションにおける信号対雑音比とフレーム誤り率との関係を示している。
線L31は、周波数利用効率1.5bit/dimension、かつ、16−PAM信号点配置を用いた場合の信号点拘束下の通信路容量を示す。線L41は、ブロック長2048でのフレーム誤り率を示す。線L42は、ブロック長4096でのフレーム誤り率を示す。線L43は、ブロック長8192でのフレーム誤り率を示す。
FIG. 7 is a graph showing a second example of the simulation result. The horizontal axis of FIG. 7 represents the signal-to-noise ratio [unit: dB]. The vertical axis represents the frame error rate. FIG. 7 shows the relationship between the signal-to-noise ratio and the frame error rate in a communication simulation using the
A line L31 indicates the channel capacity under the signal point constraint when the frequency utilization efficiency is 1.5 bits / dimension and the 16-PAM signal point arrangement is used. A line L41 indicates the frame error rate at the block length 2048. A line L42 indicates the frame error rate at the block length 4096. A line L43 indicates a frame error rate at a block length of 8192.
線L43に示されるように、ブロック長8200において限界(線L31)から0.9デシベル離れた信号対雑音比でフレーム誤り率10−2を達成可能である。また、通常のターボ符号と同様、エラーフロアが観察されるが、これはフレーム誤り率10−2を下回っている。
また、線L41及びL42に示されるように、入力シンボル長が比較的短い場合でも良好なフレーム誤り率を得られている。
As indicated by line L43, a frame error rate of 10 −2 can be achieved with a signal-to-noise ratio of 0.9 dB away from the limit (line L31) at block length 8200. In addition, an error floor is observed as in a normal turbo code, but this is below the frame error rate of 10 −2 .
Also, as shown by lines L41 and L42, a good frame error rate is obtained even when the input symbol length is relatively short.
図8は、パンクチャリング行列の例を示す説明図である。図8及び図9を参照して説明するシミュレーションでは、符号化装置200にて図4の構成の符号化部130を用いて、パンクチャリングを含むシミュレーションを行った。図8に示す2通りのパンクチャリングそれぞれについてシミュレーションを行った。
図8の行L51に示すパンクチャリング(伝送レート2/3、周波数利用効率1.3bit/dimension)では、送信シンボル数3072である。行L52に示すパンクチャリング(伝送レート4/5、周波数利用効率1.6bit/dimension)では、送信シンボル数2560である。
FIG. 8 is an explanatory diagram illustrating an example of a puncturing matrix. In the simulation described with reference to FIG. 8 and FIG. 9, a simulation including puncturing is performed using the
In puncturing (
図9は、パンクチャリングを含むシミュレーション結果の例を示すグラフである。図9の横軸は信号対雑音比[単位:dB]を示す。縦軸は、フレーム誤り率を示す。
線L61は、パンクチャリングを行わない場合(伝送レート1、周波数利用効率1bit/dimension、8−PAM)の場合の信号点拘束下の通信路容量を示す。この場合の出力シンボル数は4096である。
線L62は、行L51のパンクチャリング(伝送レート2/3、周波数利用効率1.3bit/dimension、8−PAM)の場合の信号点拘束下の通信路容量を示す。
線L63は、行L52のパンクチャリング(伝送レート4/5、周波数利用効率1.6bit/dimension、8−PAM)の場合の信号点拘束下の通信路容量を示す。
FIG. 9 is a graph illustrating an example of a simulation result including puncturing. The horizontal axis of FIG. 9 represents the signal-to-noise ratio [unit: dB]. The vertical axis represents the frame error rate.
A line L61 indicates the channel capacity under signal point constraint when puncturing is not performed (
A line L62 indicates the channel capacity under signal point constraint in the case of puncturing (
A line L63 indicates the channel capacity under signal point constraint in the case of puncturing (transmission rate 4/5, frequency utilization efficiency 1.6 bit / dimension, 8-PAM) in the row L52.
線L71は、パンクチャリングを行わない場合のフレーム誤り率を示す。線L72は、行L51のパンクチャリングを行った場合のフレーム誤り率を示す。線L73は、行L52のパンクチャリングを行った場合のフレーム誤り率を示す。
いずれの場合も良好な結果を得られており、パンクチャリングの適用により誤り率特性を劣化させずに伝送レートを容易に変更することができる。いずれの場合も、限界(線L61、L62、L63)から1デシベル以内でフレーム誤り率10−2となっている。
このように、パンクチャリングを行う場合についても良好な結果を得られた。
A line L71 indicates a frame error rate when puncturing is not performed. A line L72 indicates the frame error rate when the puncturing of the row L51 is performed. A line L73 indicates a frame error rate when the puncturing of the row L52 is performed.
In either case, good results have been obtained, and the transmission rate can be easily changed without degrading the error rate characteristics by applying puncturing. In any case, the frame error rate is 10 −2 within 1 dB from the limit (lines L61, L62, L63).
As described above, good results were obtained even when puncturing was performed.
以上のように、データ取得部110は、有限体の要素の一部に対応付けられる符号アルファベット数の送信対象データを取得する。符号化部130は、再帰構造を有し、かつ、前記有限体の要素を係数とする畳込み演算による符号化を行う。そして、符号化部130の出力の符号アルファベット数、及び、符号化部130の各メモリの状態数が、いずれも有限体の全要素数である。
これにより、符号化部130が行う符号化では、入力1シンボルに対して出力が1シンボルであっても冗長度が付加され、符号化利得を得ることができる。この符号化利得により、符号化部130を用いて反復復号のための符号化の構成とした場合に、組織的な要素の送信が不要である。反復復号可能な点で、誤り訂正能力が高く、組織的な要素の送信が不要な点で伝送効率が高い。
このように符号化装置100及び200によれば、誤り訂正能力が高く、かつ、伝送効率のより高い通信が可能である。
As described above, the
Thereby, in the encoding performed by the
Thus, according to
ここで、出願人は、先の出願(特願2016−130872号)において、2元シンボルを入力として2元以上であるL元のシンボルを出力する畳込み演算を用いた符号化を行う第一符号化部と、第一符号化部が出力したL元のシンボルの系列をL次の正方行列の要素の系列に変換する変換部と、L次の正方行列の要素の系列をインタリーブするインタリーバと、インタリーバによってインタリーブされた要素を入力としてL次の正方行列の要素を出力する畳込み演算を行い、畳込み演算の出力を畳込み演算の入力側ヘフィードバックする符号化を行う第二符号化部と、を備える符号化装置を提案した。
先の出願に係る符号化装置では2元シンボルを入力とする符号化を行う点で、伝送効率のさらなる向上の余地がある。
これに対して、本実施形態に係る符号化装置では、非2元シンボルを用いて優れた伝送効率を得ることができる。また、本実施形態に係る符号化装置では、符号化部がフィードバックの構造を備えることで、符号化部を並列に連接した構成にて高い誤り訂正能力を有するという効果を得られる。
Here, in the previous application (Japanese Patent Application No. 2016-130872), the applicant performs the first encoding using a convolution operation in which a binary symbol is input and an L-ary symbol that is binary or higher is output. An encoding unit; a conversion unit that converts an L-ary symbol sequence output from the first encoding unit into an L-order square matrix element sequence; an interleaver that interleaves an L-order square matrix element sequence; , A second encoding unit that performs a convolution operation that receives an element interleaved by the interleaver as an input and outputs an element of an L-order square matrix and feeds back the output of the convolution operation to the input side of the convolution operation And proposed an encoding device.
In the encoding apparatus according to the previous application, there is room for further improvement in transmission efficiency in that encoding using binary symbols as input is performed.
On the other hand, in the encoding apparatus according to the present embodiment, excellent transmission efficiency can be obtained using non-binary symbols. In the encoding apparatus according to the present embodiment, since the encoding unit has a feedback structure, it is possible to obtain a high error correction capability with a configuration in which the encoding units are connected in parallel.
また、2元のターボ符号やLDPC符号は、十分に長い符号長が十分に長い場合にはシャノン限界に近接する強力な誤り訂正符号であるが、中程度から短い符号長の場合の誤り率特性は優れていない。さらに、周波数利用効率を改善するために多値の信号点からなる変調方式を用いる場合は、2元の符号をどのように多値変調にマッピングするかにその誤り率特性が大きく依存する。
これに対して、本実施形態に係る符号化装置が用いる非2元シンボル(多元シンボル)では、図5及び図7を参照して説明したように符号長(入力シンボル長)が長い場合のみでなく、比較的短い場合にも優れた誤り訂正能力を有するという効果を得られる。
In addition, binary turbo codes and LDPC codes are powerful error correction codes close to the Shannon limit when a sufficiently long code length is sufficiently long, but error rate characteristics for medium to short code lengths. Is not good. Furthermore, when using a modulation scheme composed of multi-level signal points in order to improve frequency utilization efficiency, the error rate characteristics greatly depend on how binary codes are mapped to multi-level modulation.
On the other hand, the non-binary symbol (multi-ary symbol) used by the encoding apparatus according to the present embodiment is only when the code length (input symbol length) is long as described with reference to FIGS. In addition, even if it is relatively short, the effect of having an excellent error correction capability can be obtained.
また、符号化部130−1は、データ取得部110が取得した送信対象データに対して符号化を行う。インタリーバ120は、データ取得部110が取得した送信対象データをインタリーブする。符号化部130−2は、インタリーバ120がインタリーブした送信対象データに対して符号化を行う。
これにより、復号側反復復号を行うことができ、かつ、反復復号のために組織的な要素の送信が不要である。反復復号可能な点で、誤り訂正能力が高く、組織的な要素の送信が不要な点で伝送効率が高い。
このように符号化装置100及び200によれば、誤り訂正能力が高く、かつ、伝送効率のより高い通信が可能である。
In addition, the encoding unit 130-1 performs encoding on the transmission target data acquired by the
As a result, iterative decoding can be performed on the decoding side, and no systematic element transmission is required for iterative decoding. In terms of iterative decoding, the error correction capability is high, and transmission efficiency is high in that transmission of systematic elements is unnecessary.
Thus, according to
また、送信部140は、符号化部130−1の出力の符号アルファベット数と、符号化部130−2の出力の符号アルファベット数を乗算した符号アルファベット数の符号語にて送信を行う送信部を備える。
これにより、符号化装置100及び200によれば、符号化部130−1及び130−2からの出力を比較的容易に送信シンボルに対応付けることができる。
Further, the
Thereby, according to the
なお、符号化装置100又は200が行う演算及び制御の全部または一部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することで各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
It should be noted that a program for realizing all or some of the functions and operations performed by the
Further, the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory in a computer system serving as a server or a client in that case, and a program that holds a program for a certain period of time are also included. The program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.
以上、本発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design changes and the like without departing from the gist of the present invention.
100、200 符号化装置
110 データ取得部
120 インタリーバ
130 符号化部
140 送信部
250 デインタリーバ
260 パンクチャリング処理部
100, 200
Claims (3)
再帰構造を有し、かつ、前記有限体の要素を係数とする畳込み演算による符号化を行う符号化部と、
を備え、
前記符号化部の出力の符号アルファベット数、及び、前記符号化部の各メモリの状態数が、いずれも前記有限体の全要素数である、符号化装置。 A data acquisition unit that acquires transmission target data of a code alphabet number that is associated with a part of a finite field element number of prime integer powers;
An encoding unit that has a recursive structure and performs encoding by a convolution operation using coefficients of the elements of the finite field;
With
The encoding device, wherein the number of code alphabets output from the encoding unit and the number of states of each memory of the encoding unit are all the total number of elements of the finite field.
前記データ取得部が取得した前記送信対象データをインタリーブするインタリーバと、
前記インタリーバがインタリーブした前記送信対象データに対して前記符号化を行う第2の前記符号化部と、
を備える請求項1に記載の符号化装置。 A first encoding unit that performs the encoding on the transmission target data acquired by the data acquisition unit;
An interleaver that interleaves the transmission target data acquired by the data acquisition unit;
A second encoding unit that performs the encoding on the transmission target data interleaved by the interleaver;
The encoding device according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016173099A JP6771184B2 (en) | 2016-09-05 | 2016-09-05 | Encoding device, coding method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016173099A JP6771184B2 (en) | 2016-09-05 | 2016-09-05 | Encoding device, coding method and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018042035A true JP2018042035A (en) | 2018-03-15 |
JP6771184B2 JP6771184B2 (en) | 2020-10-21 |
Family
ID=61626581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016173099A Active JP6771184B2 (en) | 2016-09-05 | 2016-09-05 | Encoding device, coding method and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6771184B2 (en) |
-
2016
- 2016-09-05 JP JP2016173099A patent/JP6771184B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP6771184B2 (en) | 2020-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6847252B2 (en) | Coder, Decoder and Transmitter | |
Moision et al. | Coded modulation for the deep-space optical channel: serially concatenated pulse-position modulation | |
Moreira et al. | Essentials of error-control coding | |
KR100602027B1 (en) | Bit-interleaved coded modulation using low density parity check ldpc codes | |
CA2245601C (en) | High-performance low-complexity error-correcting codes | |
JP5231570B2 (en) | Efficient address generation for prune interleaver and prune deinterleaver | |
US8539304B1 (en) | Parallel encoder for low-density parity-check (LDPC) codes | |
JP2008219892A (en) | Method and apparatus of encoding and decoding data | |
Kumar et al. | Bit error rate analysis of Reed-Solomon code for efficient communication system | |
CN109391360A (en) | Data-encoding scheme and device | |
KR20080074858A (en) | Methods and devices for decoding and encoding data | |
JP2019525638A (en) | Polar code encoding and decoding extended to non-power-of-two lengths | |
CN1636324A (en) | Chien search cell for an error-correcting decoder | |
WO2021118395A1 (en) | Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes | |
KR20160070556A (en) | Transmitter and signal processing method thereof | |
US9356734B2 (en) | Transmitter, receiver, and signal processing method thereof | |
CN109495209B (en) | Bit interleaving and de-interleaving method and device | |
EP3539234A1 (en) | Devices and methods for generating a low density parity check code for a incremental redundancy harq communication apparatus | |
JP6771184B2 (en) | Encoding device, coding method and program | |
Heloir et al. | Stochastic chase decoder for reed-solomon codes | |
US20140317478A1 (en) | Configurable and low power encoder for cyclic error correction codes | |
JP6771181B2 (en) | Encoding device, coding method and program. | |
Chen et al. | Multiplicative repetition‐based spinal codes with low computational complexity | |
KR102611828B1 (en) | Reed-solomon decoder for error correction | |
KR100645730B1 (en) | Method for interleaving using magic matrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20181102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6771184 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |