JP2018026545A - 金属−金属直接接合の方法 - Google Patents

金属−金属直接接合の方法 Download PDF

Info

Publication number
JP2018026545A
JP2018026545A JP2017136833A JP2017136833A JP2018026545A JP 2018026545 A JP2018026545 A JP 2018026545A JP 2017136833 A JP2017136833 A JP 2017136833A JP 2017136833 A JP2017136833 A JP 2017136833A JP 2018026545 A JP2018026545 A JP 2018026545A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
metal
temperature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017136833A
Other languages
English (en)
Inventor
ポール・ゴンシャルトン
Gondcharton Paul
ブリュノ・アンベール
Imbert Bruno
ユベール・モリソー
Hubert Moriceau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2018026545A publication Critical patent/JP2018026545A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24—Preliminary treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】安定化焼きなまし中における２つの基板の組み立て体の空隙またはずれのような欠陥の形成を制限する。【解決手段】第１の基板および第２の基板を以下のステップで金属−金属直接接合により組み立てる。ステップＳ１では金属の第１の層を第１の基板の表面に形成し、前記金属の第２の層を第２の基板の表面に形成する。ステップＳ２では両方の金属層に引張応力を付与する。ステップＳ３では金属層の表面粗さを減少させるまたは組み立てられる表面を親水化する。ステップＳ４では引張応力を付与された第１の金属層と第２の金属層を直接接触させることによって、第１の基板および第２の基板を接合界面において組み立てる。ステップＳ５では引張応力を付与された第１の金属層および第２の金属層がその温度を超過すると塑性圧縮変形される温度閾値以下の等しい温度（Ｔｒ）にて、第１の基板および第２の基板の組み立て体を安定化焼きなましする。【選択図】図３

Description

本発明は、半導体材料の基板のような２つの要素の組み立てを可能にする金属−金属直接接合の方法に関する。
現在、金属−金属接合は、マイクロエレクトロニクスまたはナノテクノロジーの分野で多くの用途を見いだしている。例として、金属−金属接合は、ＭＥＭＳ成分のカプセル化、光電池における電極の作製および動力成分におけるヒートシンクの作製に使用されている。
金属の接合は、金属の相互接続を含有するいくつかの半導体基板を、これらの相互接続間の電気的連続性を確保しつつ垂直に積み重ねることを可能にするため、金属の接合は３次元集積回路（３Ｄ−ＩＣ）の製造にも関与する。組み立てられた基板は一般に金属／誘電体ハイブリッド接合表面を有し、これは誘電材料に囲まれたパッドおよび／または金属線からなる基板である。それによって接合は、両方の基板に属する金属相互接続のアライメントが必要となる。
いくつかの公知の金属接合技術は、接着剤、ワックスまたは低融点の合金のような中間化合物を導入せずに、接合界面での２つの基板の組み立てることができる。
例として、銅の直接（非熱圧着性の）接合の方法は、一般には周囲温度にて、表面が滑らかであり親水性であり混入物のない２つの銅の層を接触させることを含む。この場合において、両方の銅層間の引力（特にファンデルワールス力）は、両方の基板間の接着を引き起こすほど十分に高い。次に、両方の基板の組み立て体は、接合を不可逆的にし、機械的にロバストにし、電気的に伝導性にするために、いわゆる安定化接合後焼きなましに供される。
文献［「Ａｎ Ｏｖｅｒｖｉｅｗ ｏｆ Ｐａｔｔｅｒｎｅｄ Ｍｅｔａｌ／Ｄｉｅｌｅｃｔｒｉｃ Ｓｕｒｆａｃｅ Ｂｏｎｄｉｎｇ：Ｍｅｃｈａｎｉｓｍ，Ａｌｉｇｎｍｅｎｔ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ」、Ｌ．Ｄｉ Ｃｉｏｃｃｉｏ他、Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ、１５８号、８１−８６頁、２０１１年］によれば、直接接合は、大気中で周囲温度にて作製されてもよい。それによって、酸化銅層の存在は接合界面にて観察される。酸化銅は熱的に不安定であり安定化焼きなまし中に消失するが、これらの酸化銅層は接合品質に有害であり得る。また、直接接合は表面における酸化銅層の形成を回避するために超高真空（ＵＨＶ）下で達成されてもよい。しかし、超高真空が作製され維持することができる設備は特に高価で低速であり、設備が高価で低速であることがこの技術の使用を制限している。
周囲温度および周囲圧力による直接接合方法は、他の金属接合技術よりも、特に熱圧着によって支援された銅接合方法よりも、実施が平易である。さらに、安定化焼きなましは低温（約３００℃）にてなされ、低温での安定化焼きなましは基板において形成された成分の特性が悪化するのを回避する。しかし、直接接合の品質は、接合前の銅層の表面状態に依存する。したがって、この表面状態を改良するために、化学的−機械的研磨ステップおよび洗浄ステップが一般に行われる。
文献によって強調された直接接合の主な欠点は、焼きなまし後の欠陥の存在であり、焼きなまし後の欠陥は両方の銅層間の接合界面に存在するだけではなく、各銅層と前記層が堆積された基板との間の界面にも存在する。これらの欠陥は、一般に空隙およびずれの形態となる。３Ｄ−ＩＣ統合の場合において、これらの欠陥は特に開放線（相互接続切欠き）または突出をもたらし、そして相互接続短絡現象をもたらす。
酸化銅残留物は、接合界面における一部の欠陥の原因になる場合がある。しかし、論文［「Ｅｆｆｅｃｔ ｏｆ Ｃｏｐｐｅｒ−Ｃｏｐｐｅｒ Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ ｏｎ Ｖｏｉｄｉｎｇ ｉｎ Ｍｅｔａｌ Ｔｈｉｎ Ｆｉｌｍｓ」、Ｐ．Ｇｏｎｄｃｈａｒｔｏｎ他、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、４４巻、１１号、４１２８−４１３２頁、２０１５年］で論じられているように、他の欠陥の主な原因は、安定化焼きなまし中に銅層を両方接触させる際に発揮される、機械的応力であると思われる。これらの機械的応力は、銅と、銅層を支持する基板材料（本明細書ではケイ素）との間の、膨張係数の差によるものである。
図１は、２つの銅層の接合された後の平面内二軸応力σの展開を、安定化焼きなましの温度Ｔの関数として示すものである。応力σの正の値は引張応力σに対応し、応力σの負の値は圧縮応力に対応する。
安定化焼きなましは、周囲温度（ここでは２５℃）から３００℃の温度までの温度上昇（下の曲線）、そして冷却（上の曲線）を含む熱サイクルに対応する。温度上昇は、２つの連続する相、Ｐ１およびＰ２からなる。熱弾性相と呼ばれる第１の相Ｐ１（２５℃から１００℃）中に、銅層の応力σは（相対値において）実質的に直線的に減少し、銅の圧縮降伏強さまで達する。この相Ｐ１は、基板（ケイ素）と銅層との間の熱膨張差によって専ら支配される。第２の相Ｐ２（１００℃−３００℃）中、応力σは圧縮降伏強さで維持される。このプラトー相Ｐ２は、クリープおよび空隙核生成メカニズムによって内部変形を調整する銅層の塑性レジームに対応している。この相Ｐ２中に、銅層との界面に欠陥が創出される。最後に、冷却に対応している第３の相Ｐ３はもう１つの熱弾性相であり、ここで応力σが直線的に増加して、負の値（圧縮応力）から正の値（引張応力）に切り替わる。
「Ａｎ Ｏｖｅｒｖｉｅｗ ｏｆ Ｐａｔｔｅｒｎｅｄ Ｍｅｔａｌ／Ｄｉｅｌｅｃｔｒｉｃ Ｓｕｒｆａｃｅ Ｂｏｎｄｉｎｇ：Ｍｅｃｈａｎｉｓｍ，Ａｌｉｇｎｍｅｎｔ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ」、Ｌ．Ｄｉ Ｃｉｏｃｃｉｏ他、Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ、１５８号、８１−８６頁、２０１１年 「Ｅｆｆｅｃｔ ｏｆ Ｃｏｐｐｅｒ−Ｃｏｐｐｅｒ Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ ｏｎ Ｖｏｉｄｉｎｇ ｉｎ Ｍｅｔａｌ Ｔｈｉｎ Ｆｉｌｍｓ」、Ｐ．Ｇｏｎｄｃｈａｒｔｏｎ他、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、４４巻、１１号、４１２８−４１３２頁、２０１５年
本発明の目的は、安定化焼きなまし中における２つの基板の組み立て体の空隙またはずれのような欠陥の形成を、金属−金属直接接合によって制限することである。
本発明によれば、この目標は、金属−金属直接接合によって第１の基板および第２の基板を組み立てる方法であって、以下のステップ：
金属の第１の層を第１の基板の表面に形成し、前記金属の第２の層を第２の基板の表面に形成するステップであり、第１の金属層および第２の金属層が前記金属の引張降伏強さの３０％から１００％の間に含まれる引張応力を有するステップ、
引張応力を付与された第１の金属層と第２の金属層を直接接触させることによって、第１の基板および第２の基板を接合界面において組み立てるステップ、ならびに、
引張応力を付与された第１の金属層および第２の金属層がその温度を超過すると塑性圧縮変形される温度閾値以下の温度にて、第１の基板および第２の基板の組み立て体を安定化焼きなましに供するステップ
を含む、方法によって達成される傾向がある。
引張応力を有する２つの金属層をこれらの直接接触の前に使用することにより、（接合構成における）これらの層の弾性レジームを、安定化焼きなましを行うほど十分に高い温度まで及ぼすことができる。安定化焼きなましまたは接合後焼きなましは、２つの基板の接合を、不可逆的にし、機械的にロバストにし、電気的に伝導性にするための熱処理を意味する。したがって、一方では金属層と基板との間の界面における欠陥、他方では接合界面（すなわち、両方の金属層間）における欠陥の主な原因である金属層の塑性レジームは、安定化焼きなまし中に最小化されるか、または回避すらされる。
本発明の発展によれば、組み立て方法は、第１の金属層および第２の金属層の引張応力ならびに前記金属の熱弾性係数から前記温度閾値を算出するステップをさらに含む。
組み立て方法の優先的な実施形態において、第１の金属層および第２の金属層の引張応力は、応力適合ステップ中の堆積後に得られる。
応力適合ステップは、冷却の前に熱処理を含んでもよく、熱処理は、第１の金属層および第２の金属層がその温度を超過すると冷却によって塑性引張変形される温度限界以下の温度にて行われ、そして熱処理の温度は安定化焼きなましの温度閾値を設定する。
好ましくは、冷却は周囲温度まで行われる。
安定化焼きなましの温度は、熱処理の温度に等しい。
代替的に、応力適合ステップは、プラズマ処理またはイオン衝撃のステップである。
代替の実施形態において、第１の金属層および第２の金属層の引張応力は、第１の基板の面上への第１の金属層の堆積中および第２の基板の面上への第２の金属層の堆積中に得られる。
また、本発明による組み立て方法は、単独で考慮されるか、または技術的に可能な任意の組合せに従って考慮される、以下の特徴のうちの１つ以上を有することもできる。
・第１の基板および第２の基板の組み立ては、周囲空気下で行われる。
・第１の基板および第２の基板の組み立ては、周囲温度にて行われる。
・第１の基板および第２の基板は、同一の材料からなる。
・第１の基板および第２の基板はケイ素製であり、第１の金属層および第２の金属層は銅製である。
・第１の金属層および第２の金属層は、１０ｎｍから５μｍの間に含まれる厚さを有する。
・この方法は、第１の基板および第２の基板を組み立てるステップの前に、第１の金属層および第２の金属層の表面を調製する少なくとも１つのステップをさらに含む。
本発明のさらなる特徴および利点は、示すことを目的とするのであって制限することは全く目的としない、以下の本発明の説明から、付属の図を参照して、明らかになるであろう。
先に説明されているように、互いに直接接合した２つの金属層の平面において、接合の安定化焼きなまし中に発揮される二軸応力を示すグラフである。 引張予備応力が金属層に適用される場合および、予備応力が適用されない図１の場合における、同じ二軸応力を概略的に示すグラフである。 金属−金属直接接合によって２つの基板を組み立てるための、本発明による方法のステップを示す図である。 本発明による組み立て方法の優先的な実施形態に従って、接触する前に両方の金属層に引張応力を適用するステップを示すグラフである。 本発明による方法の優先的な実施形態に従って、両方の金属層を接触させた後の安定化焼きなましステップを示すグラフである。 本発明による方法を用いて得られた基板組み立て体の横断面図である。 先行技術による方法を用いて得られた基板組み立て体の横断面図である。
より明快にするために、同一または類似の要素は、図面全体を通して同一の参照符号が付されている。
定義上、降伏強さ（または弾性限度）は、そこから材料が弾性的に（または可逆的に）変形されなくなる応力である。この応力から、持続性の変形が発生する。図１に例示されているように、相Ｐ２はそれによって、応力の変化が小さい、またはさらに応力が一定になるところで発生する。以下において、この相は、「塑性プラトー」と呼ばれるプラトーによって記述される。
以下の説明において、「σｐ」は圧縮降伏強さを意味し、「σｅ」は引張降伏強さを意味する。
図２は、図１に類似したグラフであり、安定化焼きなましの温度Ｔの関数としての、２つの金属層の平面内二軸応力σの展開を表している。同じ金属によって形成された両方の層は、互いに対して接合されてから安定化焼きなましに供される。
図２は、２つの別個の場合に対応する２つの熱サイクルを示している。熱弾性相Ｐ１、塑性プラトーＰ２および熱弾性相Ｐ３を連続して含む第１の熱サイクルは、図１に表されているものに対応しており、これは、接合前に応力がゼロである２つの金属層の場合である（Ｔ＝２５℃にてσ＝０、すなわち焼きなましの前）。熱弾性相Ｐ１’、塑性プラトーＰ２’および熱弾性相Ｐ３’を連続して含む第２の熱サイクルは、接合される前に引張応力σｉに供された２つの金属層の場合に対応している（Ｔ＝２５℃にてσ＝σｉ＞＞０、すなわち焼きなましの前）。各熱サイクルについて、塑性プラトーＰ２／Ｐ２’は、応力σが金属の圧縮降伏強さσｐに到達するときに開始し、焼きなましの設定点温度Ｔｒにて終了する。設定点温度Ｔｒにてしばらく時間が経ってから、焼きなまし温度Ｔが減少する。この冷却は、熱弾性相Ｐ３／Ｐ３’に対応している。
引張予備応力を付与された層の塑性プラトーＰ２’は、予備応力を経なかった層の塑性プラトーＰ２よりはるかに低い温度範囲にわたることがわかる。実際に、予備応力を付与された層の熱弾性相Ｐ１’は、応力を付与されていない層の熱弾性相Ｐ１が終了する温度Ｔ１以上の温度Ｔ２まで及んでいる。安定化焼きなまし中の温度Ｔにおける増加が経時的に実質的に一定であることは、引張予備応力を付与された金属層が、応力を経なかった層よりも塑性レジーム（Ｐ２）で費やす時間が短くなることを意味する。結果的に、予備応力を付与された金属層の界面において、安定化焼きなまし中に生成される欠陥の数が少なくなるということになる。
本発明に従った金属−金属直接接合による組み立て方法は、この原理を適用して、安定化焼きなまし中に生成される欠陥を可能な限り制限する。初期応力および焼きなまし条件は、金属層が接合構成において塑性プラトーを回避するように選択される。
図３は、この組み立て方法のステップＳ１からＳ５を表している。
第１のステップＳ１は、それぞれが表面に金属層を有する２つの基板を形成することにある。基板は、面が少なくとも部分的に金属層で覆われている、例えばシリコン系の、半導体ウェーハであり得る。これらの基板は、誘電材料、例えば酸化物または窒化物に囲まれた金属相互接続（ライン、パッド）からなるハイブリッド接合表面を、特に有し得る（特に、３Ｄ集積回路の場合）。代替的に、これらの接合表面は完全に金属であってもよい。
両方の基板の表面に存在する金属層は、有利には同じ金属からなり、好ましくは銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タングステン（Ｗ）および白金（Ｐｔ）から選択される。また、金属層はこれらの金属の合金からなってもよい。また、基板はこの金属またはこの合金から完全になっていてもよい。
また、両方の基板の表面は、（上述の金属から選択される）異なる金属によって形成された複数の金属層を有してもよい。
ステップＳ１の実施形態において、第１の金属層は第１の基板の面上に堆積され、同じ金属の第２の層は第２の基板の面上に堆積される。第１の基板の材料および第２の基板の材料は、ケイ素、サファイア（アルミナ）、ガラス、石英、炭化ケイ素（ＳｉＣ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、リチウムタンタライト（ＬｉＴａＯ５）および金属から選択され得る。これらは、好ましくは互いに同一である。第１の金属層および第２の金属層は、例えば、蒸発またはスパッタリングのような物理的蒸着（ＰＶＤ）技術によって、化学蒸着（ＣＶＤ）または電着（ＥＣＤ）によって、得られる。
両方の金属層は、１０ｎｍから５μｍの間に含まれる厚さの薄い層であることが有利である。それによって、これらはより熱的に安定性となり、次の安定化焼きなまし中にこれらの均一性が維持され得る。
これらの金属層は、金属の引張降伏強さσｅの３０％（有利には５０％、またはさらに７０％）から１００％の間の初期引張応力σｉを得るために、堆積中に応力を直接付与されてもよい。金属層の初期引張応力σｉは、好ましくは周囲温度Ｔａ（図２を参照）、例えば２５℃にて測定される。初期引張応力は、引張降伏強さσｅ以下であり、それはこの限界を超過すると、金属層が塑性変形し、経時的に自らの完全性を失う恐れがあるためである。
代替的に、図３の組み立て方法は、堆積Ｓ１の後に、例えば熱処理、イオン衝撃またはプラズマ処理によって、両方の金属層に応力を付与するステップＳ２を含む。
図２に関して先に説明したように、堆積Ｓ１の後またはステップＳ２の後に得られた引張予備応力は、金属層の弾性レジームが、接合構成において十分に高い温度まで及んでこれらの層の塑性変形なしで接合の安定化焼きなましを行うことができる。
この方法は、金属層の表面を調製する１つ以上のステップも含むことが有利である。この任意選択的な調製ステップＳ３は、金属−金属直接接合中に両方の基板間の強い接着を達成するために、特に、金属層の表面粗さを減少させる目的および／または組み立てられる表面を親水化する目的を有し得る。ステップＳ３は、例えば、金属層の自由面の化学的−機械的研磨（ＣＭＰ）を含む。この研磨は、研磨によって生成された残留粒子を除去するために、洗浄、例えば湿式洗浄が次に行われることが有利である。これは、プラズマ処理も含み得る。
この調製ステップＳ３は、一般にステップＳ２の後に行われる。例えば、化学的−機械的研磨ステップは熱処理によって応力を付与した後で行われる。当然、他の代替的実施形態も可能である。表面親水性を保存するプラズマ処理によって応力が付与される場合、ＣＭＰステップはこのプラズマ処理の前に行われてもよい。（表面粗さを調整するための）ＣＭＰステップ、次の予備応力付与ステップおよび最後の（表面親水性を調整するための）化学的調製ステップも、考慮され得る。
ステップＳ４中に、第１の基板および第２の基板は、第１の金属層と第２の金属層を直接接触させることによって、組み立てられる。この直接接合ステップは、制御雰囲気下、例えば不活性ガス（Ｎ２）雰囲気もしくは無水雰囲気、または真空下で行うことができる。組み立て方法が、金属層の塑性変形を回避することによって接合界面における欠陥の形成を制限する限りでは、直接接合は、周囲空気下でも行うことができる。それによって、接合は実施がより単純でより費用がかからなくなる。
ステップＳ４の直接接合は、特に、周囲温度にて周囲空気下で行われる場合において、手作業で達成されてもよく、または専用設備における自動化された方法で達成されてもよい。他方では、一部の場合において、接合はハイブリッド接合表面（特に、３次元集積回路）の接合として、第１の基板に属する金属パターンと第２の基板の金属パターンとの事前のアライメントを必要とする場合がある。アライメントおよび接合は、好ましくは、同じ設備において行われる。
最後に、ステップＳ５において、両方の基板の組み立て体は安定化焼きなましに供される。初期引張応力σｉが引張降伏強さσｅに近い値で選択されるほど、安定化焼きなましについての最大許容温度は高くなる。「最大許容温度」は、この温度を超過すると予備応力を付与された金属層が圧縮塑性変形される温度閾値を意味し、これは図２における温度Ｔ２である。
初期引張応力σｉは、引張降伏強さσｅの好ましくは７０％から１００％の間、さらにより優先的には８０％から１００％の間に含まれる。このようにして、安定化焼きなましがより高い温度で達成されることが、金属の選択の幅を広げ、および／またはより良好な組み立て体を確保する。
安定化焼きなましの最大許容温度は、最初に選択された引張応力σｉおよび使用されている組み立ての構成における金属の熱弾性係数γから算出することができる（第１の熱弾性相Ｐ１’中の直線σ（Ｔ）の勾配に相当する熱弾性係数γは、金属層が堆積される基板の性質にも依存する。）。この最高温度は、例えば、ケイ素基板上に堆積された銅層の場合において、２５０℃から４００℃の間である。逆に、安定化焼きなましを所与の温度で行うとした場合、金属の熱弾性係数γは、弾性レジームがこの温度にて終了するように、金属層に適用される初期引張応力σｉを算出することができる。
図４Ａおよび図４Ｂはそれぞれ、組み立て方法の優先的な実施形態による、予備応力付与ステップＳ２および安定化焼きなましステップＳ５を表している。
この優先的な実施形態において、初期引張応力σｉは、組み立て方法のステップＳ５において行われる安定化焼きなましとは別個の予備応力焼きなましによって達成される。図１は、先行技術の安定化焼きなましがゼロ応力から引張応力に切り替えることができることを先に示した。したがって、ステップＳ２において行われる予備応力焼きなましは、金属層がまだ接合されていないことを除いて、先行技術の安定化焼きなましと同じ条件下で行うことができる。
したがって、金属層の予備応力焼きなましは、金属層の温度が周囲温度Ｔａから設定点温度Ｔｔに増加する熱処理、そして好ましくは周囲温度Ｔａまで行われる冷却を含む（図４Ａを参照）。熱処理は、図１の温度上昇とほとんど同じように、熱弾性相Ｐ１（金属の圧縮降伏強さσｐに到達するまで）、そして設定点温度Ｔｔまでの塑性プラトーＰ２を含む。
予備応力焼きなまし中、両方の金属層は接合構成ではなく自由表面構成にある。したがって、金属層は、塑性プラトーＰ２を経る際に自由に変形することができる。したがって、予備応力焼きなましは、先行技術の安定化焼きなましとは異なり、金属層の内部または表面に欠陥を生成しない。
予備応力焼きなまし中の金属層は弾性レジーム（熱弾性相Ｐ３）において完全に冷却が行われ、このため金属層は自らの完全性を失わない。実際に、引張塑性レジームＰ４（図４Ａ）は、圧縮塑性レジーム（プラトーＰ２）とは異なり、金属層が自由表面構成である場合であっても金属層を劣化させる。したがって、熱処理の設定点温度Ｔｔは、周囲温度Ｔａにおける金属層の応力が金属の引張降伏強さσｅに等しくなる（Ｔ＝Ｔａ＝２５℃にてσ＝σｅ、図４Ａの直線Ｄを参照）温度限界Ｔｌ以下である。この温度限界Ｔｌ（図４Ａにおける一点鎖線）を超過すると、金属層は（接合前の冷却中、接合後の冷却中または安定化焼きなまし後の冷却中に）周囲温度まで冷却することによって塑性引張変形されることになる。
予備応力焼きなましの温度限界Ｔｌは、金属の引張降伏強さσｅおよび金属の熱弾性係数γ（すなわち、図４Ａにおける直線Ｄの勾配）から算出され得る。
予備応力焼きなまし中における、冷却している熱弾性相Ｐ３は、周囲温度Ｔａより高い温度、例えば５０℃または１００℃で停止されることもできる。それによって、ステップＳ４の直接接合はこの温度にて行われる。この場合において、接合を達成するために外部圧力（熱圧着）を適用することが有用となり得る。実際に、予備応力を付与する熱処理の後の表面は、もはや、周囲圧力における直接接合を確保するほどには十分に親水性でない可能性がある。
この優先的な実施形態において、（直接接合Ｓ４の後の）安定化焼きなましＳ５は、予備応力焼きなましの設定点温度Ｔｔ以下の温度Ｔｒにて行われる。言い換えれば、予備応力焼きなましの設定点温度Ｔｔは、安定化焼きなましの温度閾値または最大許容温度を設定する。
したがって、金属層が圧縮塑性レジームＰ２に入ることはなく、熱サイクルは単に、互いに重なり合っている熱弾性相Ｐ１および熱弾性相Ｐ３からなる（図４Ｂを参照）。
図４Ｂに例示されているように、安定化焼きなましの温度Ｔｒは、予備応力焼きなましの設定点温度Ｔｔに等しいことが有利である。次に、可能な最高温度が、層の塑性変形を回避しつつ選択される。
組み立て方法の代替的実施形態において、第１の金属層および第２の金属層の初期引張応力σｉは、それぞれ第１の基板および第２の基板上への堆積中に、堆積エンクロージャー中の気体温度または気体圧力のような堆積パラメータを制御することによって達成される。それによって、応力適合のステップＳ２はもはや必要ではない。例として、文献［「Ｒｅｓｉｄｕａｌ ｓｔｒｅｓｓ，ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ，ａｎｄ ｓｔｒｕｃｔｕｒｅ ｏｆ ｔｕｎｇｓｔｅｎ ｔｈｉｎ ｆｉｌｍｓ ｄｅｐｏｓｉｔｅｄ ｂｙ ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ」、Ｙ．Ｇ．Ｓｈｅｎ他、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、８７巻、１７７頁、２０００年］は、ＰＶＤによって堆積されたタングステン層が、堆積エンクロージャー中のアルゴン圧（より詳細には、任意の不活性ガス）を制御することによって引張応力を付与され得ることを示している。
代替的に、金属層の初期引張応力σｉは、金属層が基板上に堆積された後のプラズマ処理またはイオン衝撃中に達成され得る。
上述の異なる金属または金属合金における引張降伏強さσｅおよび圧縮降伏強さσｐの値は、文献で十分に言及されており、薄層構成（１０ｎｍ−５μｍ）間でおよび体積（５μｍ超の厚さを有する層）において実質的に同一である。熱弾性係数γは、選択された金属に当然依存するが、金属層が堆積される基板の性質にも依存する。熱弾性係数γが文献に記載されていない場合は、異なる材料の膨張係数および検討されている構成の幾何学的寸法から容易に算出され得る。熱弾性係数は、２つの温度における測定値（例えば、周囲温度および１００℃における測定値）から容易に得られることもできる。
例として、下の表は、マイクロエレクトロニクスで一般的に使用されている複数の金属、銅、タングステンおよびアルミニウムについて、これらの物理量の値を示している。銅の場合には、複数の型の基板、ケイ素、炭化ケイ素（ＳｉＣ）およびリン化インジウム（ＩｎＰ）が考慮された。
Figure 2018026545
また、この表は、各々の基板、金属および堆積様式の組合せについて、弾性引張応力σｅおよび熱弾性係数γから算出された予備応力処理の（したがって安定化焼きなましの）温度限界Ｔｌも示している。
組み立てられる両方の基板は、金属層の熱弾性係数γの決定を容易にするために、同じ材料（ケイ素、ＳｉＣ、ＩｎＰ、サファイア・・・）からなることが好ましい。同じ理由で、金属層は同じ厚さ（１０ｎｍから５μｍの間）を有することが有利である。
これより、図５Ａを参照しながら、組み立て方法の代表的な実施形態が説明される。
ステップＳ１において、直径２００ｍｍのケイ素製の第１の基板および第２の基板１０ａ−１０ｂは、それぞれ、窒化チタン（ＴｉＮ）製の第１のバリア層１１ａおよび第２のバリア層１１ｂで覆われ、次に銅製の第１の層１２ａおよび第２の層１２ｂで覆われている。厚さ２０ｎｍの窒化チタン層１１ａ−１１ｂおよび厚さ１μｍの銅層１２ａ−１２ｂは、物理的蒸着（ＰＶＤ）によって得られる。これらの層は、基板１０ａ−１０ｂの面全体を覆っている。基板１０ａ−１０ｂ上のＴｉＮの堆積および銅の堆積は、基板を再び外気中に置くことなく、同じ設備中で連続して作製される。
物理的蒸着は、周囲温度（２５℃）にてアルゴン雰囲気下（圧力＝８．５ｍＴｏｒｒ）、約５ｋｖのバイアス電圧にて行われる。
堆積終了時、銅層１２ａおよび１２ｂは擬似弛緩している（張力σｉ＜２０ＭＰａ）。
Ｓ２において、（ＴｉＮおよび銅層で覆われた）各基板１０ａ−１０ｂは、２次真空下で１０時間、４００℃にて熱処理に供される。冷却後、銅層１２ａ−１２ｂの引張応力は約２５０ＭＰａ（±５０ＭＰａ）である。
次に、銅層１２ａ−１２ｂの自由面は表面粗さを減少させるために研磨され、洗浄される（ステップＳ３）。この粗さは、５ｎｍという２乗平均（ＲＭＳ）値から０．５ｎｍ未満のＲＭＳ値に変わる。
次に、基板は、銅層１２ａ−１２ｂの研磨された表面を接触させることによって、直接接合（ステップＳ４）によって組み立てられる。接合前端は、局在的圧力によって（例えば、スタイラスを用いて）手動で開始され、次に銅層１２ａ−１２ｂの接合表面全体に伝搬される。
基板１０ａおよび１０ｂは同じ厚さである（ＴｉＮ層１１ａ−１１ｂおよび銅層１２ａ−１２ｂも同様）ため、基板１０ａ−１０、ＴｉＮ層１１ａ−１１ｂおよび銅層１２ａ−１２ｂの組み立て体は、両方の銅層１２ａ−１２ｂ間に位置する接合界面Ｉに対して対称である。
最後に、組み立て体は１℃／分の温度上昇後に、２時間、３００℃にて焼きなまされる。安定化焼きなましにより、接合を確定することができる。
図５Ａは、（左側の）概略表現に加えて、（右側に）走査型電子顕微鏡で撮影された、両方の基板１０ａ−１０ｂの組み立て体の横断面も示している。接合界面における欠陥および銅層１２ａ−１２ｂとＴｉＮ層１１ａ−１１ｂとの間の界面における欠陥（本明細書では、空隙）の体積分率Ｖは、１０−４未満である。欠陥の体積分率Ｖは、銅の全体積（層１２ａ＋層１２ｂ）に対する欠陥の体積として定義される。
比較として、図４Ｂは、先行技術の直接接合方法によって得られた同じ構造の組み立て体（基板１０ａ−１０ｂ／ＴｉＮ層１１ａ−１１ｂ／銅層１２ａ−１２ｂ）のＳＥＭ横断面を示している。界面における欠陥は、数がより多いだけではなく、大きさもより大きい。欠陥の体積分率Ｖは、図５Ｂの組み立て体では約５×１０−３であり、これは図５Ａの組み立て体の体積分率Ｖより１桁大きい。このようにして、本発明による組み立て方法により、銅層における欠陥体積を劇的に減少することができる。
Ｐ１ 第１の熱弾性相
Ｐ２ 圧縮塑性レジーム（塑性プラトー）
Ｐ３ 第２の熱弾性相
Ｐ４ 引張塑性レジーム
Ｓ１ 堆積ステップ
Ｓ２ 応力適合ステップ
Ｓ３ 調製ステップ
Ｓ４ 直接接合ステップ
Ｓ５ 安定化焼きなましステップ

Claims (14)

  1. 金属−金属直接接合によって第１の基板（１０ａ）および第２の基板（１０ｂ）を組み立てる方法であって、以下のステップ：
    金属の第１の層（１２ａ）を第１の基板の表面に形成し、前記金属の第２の層（１２ｂ）を第２の基板の表面に形成するステップ、
    第１の金属層と第２の金属層（１２ａ、１２ｂ）を直接接触させることによって、第１の基板および第２の基板を接合界面（Ｉ）において組み立てるステップ（Ｓ４）、
    第１の基板および第２の基板の組み立て体を安定化焼きなましに供するステップ（Ｓ５）
    を含み、
    形成ステップが、前記金属の引張降伏強さ（σｅ）の３０％から１００％の間に含まれる引張応力（σｉ）を有する第１の金属層および第２の金属層を得るように行われることを特徴とし、安定化焼きなましが、引張応力を付与された第１の金属層および第２の金属層がその温度を超過すると塑性圧縮変形される温度閾値（Ｔ２）以下の温度（Ｔｒ）で行われることを特徴とする、方法。
  2. 第１の金属層および第２の金属層（１２ａ、１２ｂ）の引張応力（σｉ）ならびに前記金属の熱弾性係数（γ）から前記温度閾値（Ｔ２）を算出するステップを含む、請求項１に記載の方法。
  3. 形成ステップが、第１の基板（１０ａ）の面上に第１の金属層（１２ａ）を堆積させ、第２の基板（１０ｂ）の面上に第２の金属層（１２ｂ）を堆積させるステップ（Ｓ１）を含む、請求項１または２に記載の方法。
  4. 第１の金属層および第２の金属層（１２ａ、１２ｂ）の引張応力（σｉ）が、堆積ステップ（Ｓ１）中に得られる、請求項３に記載の方法。
  5. 第１の金属層および第２の金属層（１２ａ、１２ｂ）の引張応力が、応力適合ステップ（Ｓ２）中の堆積後に得られる、請求項１から３のいずれかに記載の方法。
  6. 応力適合ステップ（Ｓ２）が、プラズマ処理またはイオン衝撃のステップである、請求項５に記載の方法。
  7. 応力適合ステップ（Ｓ２）が、冷却（Ｐ３）の前に熱処理（Ｐ１−Ｐ２）を含み、熱処理が、第１の金属層および第２の金属層がその温度を超過すると冷却によって塑性引張変形される温度限界（Ｔｌ）以下の温度（Ｔｔ）にて行われ、熱処理の温度（Ｔｔ）が、安定化焼きなましの温度閾値（Ｔ２）を設定する、請求項５に記載の方法。
  8. 冷却（Ｐ３）が周囲温度（Ｔａ）まで行われる、請求項７に記載の方法。
  9. 安定化焼きなましの温度（Ｔｒ）が熱処理の温度（Ｔｔ）に等しい、請求項７または８に記載の方法。
  10. 第１の基板および第２の基板（１０ａ−１０ｂ）を組み立てるステップが周囲空気下で行われる、請求項１から９のいずれかに記載の方法。
  11. 第１の基板および第２の基板（１０ａ−１０ｂ）が同一の材料からなる、請求項１から１０のいずれかに記載の方法。
  12. 第１の基板および第２の基板（１０ａ−１０ｂ）がケイ素製であり、第１の金属層および第２の金属層（１２ａ、１２ｂ）が銅製である、請求項１から１１のいずれかに記載の方法。
  13. 第１の金属層および第２の金属層（１２ａ−１２ｂ）が、１０ｎｍから５μｍの間に含まれる厚さを有する、請求項１から１２のいずれかに記載の方法。
  14. 第１の基板および第２の基板（１０ａ−１０ｂ）を組み立てるステップ（Ｓ４）の前に、第１の金属層および第２の金属層（１２ａ、１２ｂ）の表面を調製する少なくとも１つのステップ（Ｓ３）をさらに含む、請求項１から１３のいずれかに記載の方法。
JP2017136833A 2016-07-18 2017-07-13 金属−金属直接接合の方法 Withdrawn JP2018026545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1656818A FR3054074B1 (fr) 2016-07-18 2016-07-18 Procede de collage direct metal-metal
FR1656818 2016-07-18

Publications (1)

Publication Number Publication Date
JP2018026545A true JP2018026545A (ja) 2018-02-15

Family

ID=56920823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017136833A Withdrawn JP2018026545A (ja) 2016-07-18 2017-07-13 金属−金属直接接合の方法

Country Status (4)

Country Link
US (1) US10483111B2 (ja)
EP (1) EP3273465B1 (ja)
JP (1) JP2018026545A (ja)
FR (1) FR3054074B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686518B (zh) 2019-07-19 2020-03-01 國立交通大學 具有奈米雙晶銅之電連接結構及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2947481B1 (fr) * 2009-07-03 2011-08-26 Commissariat Energie Atomique Procede de collage cuivre-cuivre simplifie
FR3027250B1 (fr) * 2014-10-17 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct via des couches metalliques peu rugueuses
FR3036225B1 (fr) * 2015-05-13 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage d'une premiere structure et d'une seconde structure

Also Published As

Publication number Publication date
EP3273465B1 (fr) 2019-06-12
EP3273465A1 (fr) 2018-01-24
FR3054074A1 (fr) 2018-01-19
US20180019124A1 (en) 2018-01-18
FR3054074B1 (fr) 2018-08-03
US10483111B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
US20230132632A1 (en) Diffusion barriers and method of forming same
Suga Feasibility of surface activated bonding for ultra-fine pitch interconnection-A new concept of bump-less direct bonding for system level packaging
JP6625674B2 (ja) ２つの金属表面を永久的に接続するための方法
CN110690187A (zh) 电路基板及半导体装置
TWI606491B (zh) 塗佈及接合基板之方法
Qiu et al. Room-temperature Cu microjoining with ultrasonic bonding of cone-shaped bump
JP2017536986A (ja) 低粗度金属層を介した直接接着のための方法
TWI790367B (zh) 壓電性材料基板與支持基板的接合體
JP2017523603A (ja) 基板を表面処理するための方法及び装置
TW201947070A (zh) 壓電性材料基板與支持基板的接合體
US10710192B2 (en) Method for adhering a first structure and a second structure
JP2018026545A (ja) 金属−金属直接接合の方法
JP4315774B2 (ja) 異種材料複合体およびその製造方法
CN112204731B (zh) 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构
Gondcharton et al. Mechanisms overview of thermocompression process for copper metal bonding
Yu et al. Optimization of Ag-Ag direct bonding for wafer-level power electronics packaging via design of experiments
Shigetou et al. Room-temperature direct bonding of CMP-Cu film for bumpless interconnection
Shigetou et al. Bumpless interconnect of Cu electrodes in millions-pins level
US20240266172A1 (en) Semiconductor structure comprising an electrically conductive bonding interface, and associated manufacturing method
Suga et al. Low temperature bonding for 3D interconnects
Chen et al. Investigation and effects of wafer bow in 3D integration bonding schemes
RU2234164C2 (ru) Способ создания структуры - кремний на изоляторе для сбис
JP4088438B2 (ja) シリコン部材の接合方法及びシリコンデバイス
Suga Low temperature interconnect technology using surface activated bonding (SAB) method
Lin et al. 10μm Ag flip-chip by solid-state bonding at 250° C

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200907