JP2018021923A - 圧力センサ、マイクロフォン及び音響処理システム - Google Patents

Abstract

【課題】広いダイナミックレンジの圧力センサ、マイクロフォン及び音響処理システム、あるいは広い周波数帯域で検出可能な圧力センサ、マイクロフォン及び音響処理システムを提供する。
【解決手段】基体と、センサ部と、処理回路と、を備えた圧力センサが提供される。センサ部は、トランスデュース薄膜と、第１歪検知素子と、第２歪検知素子と、を含む。トランスデュース薄膜は、膜面を有し可撓性を有する。第１歪検知素子は、膜面上において膜面の重心とは異なる位置に設けられる。第２歪検知素子は、膜面上において第１歪検知素子とは離間し重心とは異なる位置に設けられる。処理回路は、トランスデュース薄膜に外部圧力が印加されたときに第１歪検知素子から得られる第１信号と、トランスデュース薄膜に外部圧力が印加されたときに第２歪検知素子から得られる第２信号と、のうちのいずれか一方を出力信号として出力する。
【選択図】図１

Description

本発明の実施形態は、圧力センサ、マイクロフォン及び音響処理システムに関する。

容量の変化によって音を電気信号に変換する容量型のマイクロフォンにおいては、ダイアフラム全体が電極の一部となる。したがって、マイクロフォンを小型化すると、ダイアフラムとともに電極の面積も減少し、感度が劣化する。これに対して、容量間のギャップを小さくすると感度が向上する。しかし、容量間のギャップを小さくすると、大音量では容量間のギャップが足りず、ダイアフラムが電極に貼り付くスティッキングが生ずることがある。また、容量型のマイクロフォンにおいては、複数のダイアフラムが設けられることで大音量に対応可能でも、高い周波数の音に対してダイアフラムの切り替えが困難となることがある。

特開２０１３−２０５４０３号公報

本発明の実施形態は、広いダイナミックレンジの圧力センサマイクロフォン及び音響処理システム、あるいは広い周波数帯域で検出可能な圧力センサ、マイクロフォン及び音響処理システムを提供する。

実施形態によれば、基体と、センサ部と、処理回路と、を備えた圧力センサが提供される。前記センサ部は、前記基体の上に設けられる。前記処理回路は、前記センサ部から得られる信号を処理する。前記センサ部は、トランスデュース薄膜と、第１歪検知素子と、第２歪検知素子と、を含む。前記トランスデュース薄膜は、膜面を有し可撓性を有する。前記第１歪検知素子は、前記膜面上において前記膜面の重心とは異なる位置に設けられる。前記第２歪検知素子は、前記膜面上において前記第１歪検知素子とは離間し前記重心とは異なる位置に設けられる。前記処理回路は、前記トランスデュース薄膜に外部圧力が印加されたときに前記第１歪検知素子から得られる第１信号と、前記トランスデュース薄膜に前記外部圧力が印加されたときに前記第２歪検知素子から得られる第２信号と、のうちのいずれか一方を出力信号として出力する。

第１の実施形態に係る圧力センサを示す模式的斜視図である。 第１の実施形態に係る圧力センサの一部を示す模式的平面図である。 図３（ａ）〜図３（ｄ）は、第１の実施形態に係る圧力センサの一部を示す模式的平面図である。 第１の実施形態に係る圧力センサの一部を示す模式的斜視図である。 図５（ａ）〜図５（ｃ）は、第１の実施形態に係る圧力センサの動作を示す模式的斜視図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る圧力センサの一部を示す模式的斜視図である。 図７（ａ）及び図７（ｂ）は、第１の実施形態に係る圧力センサの動作を示す模式図である。 図８（ａ）及び図８（ｂ）は、トランスデュース薄膜の膜面上の位置と、歪と、の関係を示す模式図である。 図９（ａ）及び図９（ｂ）は、別のトランスデュース薄膜の膜面上の位置と、歪と、の関係を示す模式図である。 図１０は、歪検知素子の最適歪範囲を示すグラフ図である。 図１１（ａ）及び図１１（ｂ）は、本実施形態に係る圧力センサの例を示す模式的平面図である。 図１２（ａ）〜図１２（ｃ）は、本実施形態のセンサラインの接続形態の例を示す模式図である。 図１３（ａ）及び図１３（ｂ）は、本実施形態にかかる圧力センサの例を示す模式的平面図である。 図１４（ａ）及び図１４（ｂ）は、ラインの出力後の回路を表す模式図である。 図１５（ａ）及び図１５（ｂ）は、制御信号を生成する方法を例示するフローチャート図である。 図１６（ａ）及び図１６（ｂ）は、第１の実施形態に係る圧力センサの動作を示すフローチャート図である。 第２の実施形態に係る別の圧力センサを示す模式的平面図である。 第２の実施形態に係る別の圧力センサを示す模式的平面図である。 第２の実施形態に係る別の圧力センサを示す模式的平面図である。 第３の実施形態に係る圧力センサの製造方法を示すフローチャート図である。 図２１（ａ）〜図２１（ｄ）は、第３の実施形態に係る圧力センサの製造方法を示す工程順模式的斜視図である。 第３の実施形態に係る圧力センサの製造方法における確認工程を説明する模式図である。 図２３（ａ）及び図２３（ｂ）は、複数のラインのうちの一ラインを固定出力する例を示す模式図である。 第４の実施形態に係る圧力センサを示す模式的斜視図である。 図２５（ａ）〜図２５（ｃ）は、第４の実施形態に係る圧力センサを示す模式図である。 第５の実施形態に係る圧力センサの製造方法を示すフローチャート図である。 第６の実施形態に係るマイクロフォンを示す模式図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る圧力センサの構成を例示する模式的斜視図である。
図１では、図を見やすくするために、絶縁部分を省略し、導電部分が主に描かれている。
図２は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的平面図である。

図１に表したように、本実施形態に係る圧力センサ３１０は、基体７１ａと、センサ部７２（第１センサ部７２Ａ）と、を備える。センサ部７２は、基体７１ａの上に設けられる。センサ部７２（第１センサ部７２Ａ）は、第１トランスデュース薄膜６４Ａと、第１歪検知素子５０Ａと、を含む。第１トランスデュース薄膜６４Ａは、膜面６４ａ（第１膜面）を有する。第１トランスデュース薄膜６４Ａは、可撓性である。第１トランスデュース薄膜６４Ａは、外部から圧力が印加されたときに撓み、その上に形成された歪検知素子５０に歪としてトランスデュースする機能を有する。外部圧力は、圧力そのものもあれば、音波または超音波などによる圧力も含む。音波または超音波などの場合は、圧力センサは、マイクロフォンとして機能することになる。

トランスデュース薄膜６４となる薄膜は、外部圧力によって撓む部分よりも外側に連続して形成されている場合もある。本願明細書においては、固定端によって囲まれ、膜厚がある一定の厚さで固定端よりも薄く、外部圧力によって撓むようになっている部位を、トランスデュース薄膜と呼ぶ。

第１トランスデュース薄膜６４Ａは、縁部６４ｅｇにおいて基体７１ａに固定される。第１歪検知素子５０Ａは、第１膜面上に設けられる。第１歪検知素子５０Ａの構成については、後述する。

基体７１ａには、空洞部７０が形成されている。基体７１ａにおける空洞部７０以外の部分が非空洞部７１に対応する。非空洞部７１は、空洞部７０と並置される。

空洞部７０は、非空洞部７１を形成する材料が設けられていない部分である。空洞部７０内は、真空（１気圧よりも低い低圧状態）でも良く、空洞部７０内に、空気や不活性ガスなどの気体が充填されていても良い。また、空洞部７０内に、液体が充填されていても良い。空洞部７０内には、第１トランスデュース薄膜６４Ａが撓むことができるように、変形可能な物質が配置されていても良い。

第１トランスデュース薄膜６４Ａに外部から圧力（音、超音波等を含む）が印加されたときに、第１トランスデュース薄膜６４Ａが撓む。これに伴い、第１トランスデュース薄膜６４Ａの上に配置された歪センサ（センサ部７２）に歪が発生する。このように、第１トランスデュース薄膜６４Ａは、圧力の信号をセンサ部７２に伝達（トランスデュース）し、センサ部７２において、圧力の信号が歪の信号に変換される。

第１トランスデュース薄膜６４Ａは、空洞部７０の上方に配置され、縁部６４ｅｇにおいて基体７１ａに固定される。

ここで、膜面６４ａ（第１膜面）に対して平行な面をＸ−Ｙ平面とする。膜面６４ａが平面でない場合は、膜面６４ａの縁部６４ｅｇを含む平面をＸ−Ｙ平面とする。Ｘ−Ｙ平面に対して垂直な方向をＺ軸方向とする。

図１及び図２に表したように、圧力センサ３１０において、基体７１ａ、トランスデュース薄膜６４（第１トランスデュース薄膜６４Ａ）、第１歪検知素子５０Ａ、第１配線５７（配線５７ａ〜５７ｄ）及び第２配線５８（配線５８ａ〜５８ｄ）が設けられている。この例では、複数の歪検知素子５０（歪検知素子５０ａ〜５０ｄ）が設けられている。第１歪検知素子５０Ａは、複数の歪検知素子５０のうちのいずれかである。例えば、第１歪検知素子５０Ａとして、歪検知素子５０ａが用いられる。

すなわち、センサ部７２（第１センサ部７２Ａ）は、第２歪検知素子５０Ｂをさらに含む。第２歪検知素子５０Ｂは、膜面６４ａ上に設けられる。第２歪検知素子５０Ｂとして、例えば歪検知素子５０ｂが用いられる。この例では、第１歪検知素子５０Ａと第２歪検知素子５０Ｂとを通る直線は、膜面６４ａの重心６４ｂを通る。具体的には、第１歪検知素子５０Ａの重心と、第２歪検知素子５０Ｂの重心と、を通る直線は、重心６４ｂを通る。第１歪検知素子５０Ａと膜面６４ａの重心６４ｂとの間の距離は、第２歪検知素子５０Ｂと膜面６４ａの重心６４ｂとの間の距離とは異なる。

センサ部７２は、第３歪検知素子５０Ｃをさらに含む。第３歪検知素子５０Ｃは、膜面６４ａ上に設けられる。第３歪検知素子５０Ｃとして、例えば歪検知素子５０ｃが用いられる。この例では、第１歪検知素子５０Ａと第２歪検知素子５０Ｂと第３歪検知素子５０Ｃを通る直線は、膜面６４ａの重心６４ｂを通る。具体的には、第１歪検知素子５０Ａの重心と、第２歪検知素子５０Ｂの重心と、第３歪検知素子５０Ｃの重心と、を通る直線は、重心６４ｂを通る。第３歪検知素子５０Ｃと膜面６４ａの重心６４ｂとの間の距離は、第１歪検知素子５０Ａと膜面６４ａの重心６４ｂとの間の距離及び第２歪検知素子５０Ｂと膜面６４ａの重心６４ｂとの間の距離とは異なる。

センサ部７２は、第４歪検知素子５０Ｄをさらに含む。第４歪検知素子５０Ｄは、膜面６４ａ上に設けられる。第４歪検知素子５０Ｄとして、例えば歪検知素子５０ｄが用いられる。この例では、第１歪検知素子５０Ａと第２歪検知素子５０Ｂと第３歪検知素子５０Ｃと第４歪検知素子５０Ｄを通る直線は、膜面６４ａの重心６４ｂを通る。具体的には、第１歪検知素子５０Ａの重心と、第２歪検知素子５０Ｂの重心と、第３歪検知素子５０Ｃの重心と、第４歪検知素子５０Ｄの重心と、を通る直線は、重心６４ｂを通る。第４歪検知素子５０Ｄと膜面６４ａの重心６４ｂとの間の距離は、第１歪検知素子５０Ａと膜面６４ａの重心６４ｂとの間の距離、第２歪検知素子５０Ｂと膜面６４ａの重心６４ｂとの間の距離、及び第３歪検知素子５０Ｃと膜面６４ａの重心６４ｂとの間の距離とは異なる。

この例では、４つの歪検知素子５０（歪検知素子５０ａ〜５０ｄ）が設けられている。歪検知素子５０ａ〜５０ｄは、膜面６４ａ上において、直線６４ｄにおける中心（重心６４ｂに相当する）から−Ｘ軸方向側の部分に沿って配置されている。また、歪検知素子５０は、トランスデュース薄膜６４の膜面６４ａの重心６４ｂの位置とは異なる位置に配置されている。なお、歪検知素子５０の設置数は、４つには限定されない。歪検知素子５０の設置数は、複数であればよく、２つ、３つ、あるいは５つ以上であってもよい。

図３（ａ）〜図３（ｄ）は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的平面図である。
これらの図は、トランスデュース薄膜６４の膜面６４ａの形状を例示している。
図３（ａ）〜図３（ｄ）に表したように、トランスデュース薄膜６４の膜面６４ａ（撓む部分）の形状は、円形、扁平円（楕円も含む）、正方形または長方形などである。このような場合には、膜面６４ａの重心は、それぞれ、円の中心、楕円の中心、正方形の対角線の中心、または、長方形の対角線の中心となる。

トランスデュース薄膜６４は、例えば、絶縁層で形成される。または、トランスデュース薄膜６４は、例えば、金属材料で形成される。トランスデュース薄膜６４は、例えば、酸化シリコンまたは窒化シリコンなどを含む。トランスデュース薄膜６４の厚さは、例えば、２００ｎｍ以上３μｍ以下である。好ましくは、３００ｎｍ以上１．５μｍ以下である。トランスデュース薄膜６４の直径は、例えば、１μｍ以上６００μｍ以下である。より好ましくは、６０μｍ以上、６００μｍ以下である。トランスデュース薄膜６４は、例えば、膜面６４ａに対して垂直なＺ軸方向に可撓である。

図２に表したように、この例では、直線６４ｃは、トランスデュース薄膜６４の膜面６４ａの重心６４ｂを通り、Ｙ軸方向に対して平行である。直線６４ｄは、トランスデュース薄膜６４の膜面６４ａの重心６４ｂを通り、Ｘ軸方向に対して平行である。
トランスデュース薄膜６４と基体７１ａとに同じ材料が用いられ、これらが一体的である場合は、厚さが薄い部分の縁部が、トランスデュース薄膜６４の縁部６４ｅｇとなる。トランスデュース薄膜６４が、基体７１ａを厚さ方向に貫通する空洞部７０を有しており、空洞部７０を覆うようにトランスデュース薄膜６４が設けられている場合には、トランスデュース薄膜６４となる材料の膜のうちで、空洞部７０と重なる部分の縁部がトランスデュース薄膜６４の縁部６４ｅｇとなる。

歪検知素子５０ａ〜５０ｄのそれぞれの一端は、第１配線５７のそれぞれ（例えば配線５７ａ〜５７ｄ）に接続されている。歪検知素子５０ａ〜５０ｄのそれぞれの他端は、第２配線５８のそれぞれ（例えば５８ａ〜５８ｄ）に接続されている。

第１配線５７及び第２配線５８は、縁部６４ｅｇを通って、歪検知素子５０から基体７１ａに向けて延在する。

図４は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的斜視図である。
図４は、歪検知素子５０の構成の例を示している。図３に示したように、歪抵抗変化部５０ｓ（歪検知素子５０であり、第１歪検知素子５０Ａ）は、例えば、第１磁性層１０と、第２磁性層２０と、第１磁性層１０と第２磁性層２０との間に設けられた中間層３０（第１中間層）と、を含む。中間層３０は、非磁性層である。複数の歪検知素子５０のそれぞれの構成も、上記と同様である。

この例では、第１磁性層１０は、磁化自由層である。第２磁性層２０は、例えば、磁化固定層または磁化自由層である。

以下では、歪検知素子５０の動作の例について、第２磁性層２０が磁化固定層であり、第１磁性層１０が磁化自由層である場合について説明する。歪検知素子５０においては、強磁性体が有する「逆磁歪効果」と、歪抵抗変化部５０ｓで発現する「ＭＲ効果」と、が利用される。

「ＭＲ効果」は、磁性体を有する積層膜において、外部磁界が印加されたときに、磁性体の磁化の変化によって積層膜の電気抵抗の値が変化する現象である。ＭＲ効果は、例えば、ＧＭＲ（Giant magnetoresistance）効果、または、ＴＭＲ(Tunneling magnetoresistance)効果などを含む。歪抵抗変化部５０ｓに電流を流すことで、磁化の向きの相対角度の変化を電気抵抗変化として読み取ることで、ＭＲ効果は発現する。例えば、歪検知素子５０に加わる応力に基づいて、歪抵抗変化部５０ｓに引っ張り応力が加わる。第１磁性層１０（磁化自由層）の磁化の向きと、第２磁性層２０に加わる引っ張り応力の方向と、が異なるときに、逆磁歪効果によりＭＲ効果が発現する。低抵抗状態の抵抗をＲとし、ＭＲ効果によって変化する電気抵抗の変化量をΔＲとしたときに、ΔＲ／Ｒを「ＭＲ変化率」という。

図５（ａ）〜図５（ｃ）は、第１の実施形態に係る圧力センサの動作を例示する模式的斜視図である。
これらの図は、歪検知素子５０の状態を例示している。これらの図は、歪検知素子５０における磁化方向と、引っ張り応力の方向と、の関係を例示している。

図５（ａ）は、引っ張り応力が印加されていない状態を示す。このとき、この例では、第２磁性層２０（磁化固定層）の磁化の向きは、第１磁性層１０（磁化自由層）の磁化の向きと、同じである。

図５（ｂ）は、引っ張り応力が印加された状態を示している。この例では、Ｘ軸方向に沿って引っ張り応力が印加されている。例えば、トランスデュース薄膜６４の変形により、例えば、Ｘ軸方向に沿った引っ張り応力が印加される。すなわち、引っ張り応力は、第２磁性層２０（磁化固定層）及び第１磁性層１０（磁化自由層）の磁化の向き（この例では、Ｙ軸方向）に対して直交方向に印加される。このとき、引っ張り応力の方向と同じ方向になるように、第１磁性層１０（磁化自由層）の磁化が回転する。これを「逆磁歪効果」という。このとき、第２磁性層２０（磁化固定層）の磁化は固定されている。よって、第１磁性層１０（磁化自由層）の磁化が回転することで、第２磁性層２０（磁化固定層）の磁化の向きと、第１磁性層１０（磁化自由層）の磁化の向きと、の相対角度が変化する。

この図には、第２磁性層２０（磁化固定層）の磁化方向が一例として図示されており、磁化方向は、この図に示した方向でなくても良い。

逆磁歪効果においては、強磁性体の磁歪定数の符号によって磁化の容易軸が変化する。大きな逆磁歪効果を示す多くの材料は、磁歪定数が正の符号を持つ。磁歪定数が正の符号である場合には、上述のように引っ張り応力が加わる方向が磁化容易軸となる。このときには、上記のように、第１磁性層１０（磁化自由層）の磁化は、磁化容易軸の方向に回転する。

例えば、第１磁性層１０（磁化自由層）の磁歪定数が正である場合には、第１磁性層１０（磁化自由層）の磁化方向は、引っ張り応力が加わる方向とは異なる方向に設定する。一方、磁歪定数が負である場合には、引っ張り応力が加わる方向に垂直な方向が磁化容易軸となる。

図５（ｃ）は、磁歪定数が負である場合の状態を例示している。この場合には、第１磁性層１０（磁化自由層）の磁化方向は、引っ張り応力が加わる方向（この例ではＸ軸方向）に対して垂直な方向とは異なる方向に設定する。

この図には、第２磁性層２０（磁化固定層）の磁化方向が一例として図示されており、磁化方向は、この図に示した方向でなくても良い。

第１磁性層１０の磁化と第２磁性層２０の磁化との間の角度に応じて、歪検知素子５０（歪抵抗変化部５０ｓ）の電気抵抗が、例えば、ＭＲ効果によって変化する。

磁歪定数（λｓ）は、外部磁界を印加して強磁性層をある方向に飽和磁化させたときの形状変化の大きさを示す。外部磁界がない状態で長さＬであるときに、外部磁界が印加されたときにΔＬだけ変化したとすると、磁歪定数λｓは、ΔＬ／Ｌで表される。この変化量は磁界の大きさによって変わるが、磁歪定数λｓは十分な磁界が印加され、磁化が飽和された状態のΔＬ／Ｌとしてあらわす。

例えば、第２磁性層２０が磁化固定層である場合、第２磁性層２０には、Ｆｅ、Ｃｏ，Ｎｉやそれらの合金材料が用いられる。また、第２磁性層２０には、上記の材料に添加元素を加えた材料などが用いられる。第２磁性層２０には、例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金及びＮｉＦｅ合金等を用いることができる。第２磁性層２０の厚さは、例えば２ナノメートル（ｎｍ）以上６ｎｍ以下である。

中間層３０には、金属または絶縁体を用いることができる。金属としては、例えば、Ｃｕ、Ａｕ及びＡｇ等を用いることができる。金属の場合、中間層３０の厚さは、例えば１ｎｍ以上７ｎｍ以下である。絶縁体としては、例えば、マグネシウム酸化物（ＭｇＯ等）、アルミ酸化物（Ａｌ_２Ｏ_３等）、チタン酸化物（ＴｉＯ等）、及び、亜鉛酸化物（ＺｎＯ等）を用いることができる。絶縁体の場合、中間層３０の厚さは、例えば１ｎｍ以上３ｎｍ以下である。

第１磁性層１０が磁化自由層である場合、第１磁性層１０には、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、それらの少なくとも含む合金材料が用いられる。上記の材料に添加元素を加えた材料が用いられる。

第１磁性層１０には、磁歪が大きい材料が用いられる。具体的には、磁歪の絶対値が、１０^−５よりも大きい材料が用いられる。これにより、歪に対して、磁化が敏感に変化する。第１磁性層１０には、正の磁歪を有する材料を用いても良く、負の磁歪を有する材料を用いても良い。

第１磁性層１０には、例えば、ＦｅＣｏ合金、及び、ＮｉＦｅ合金等を用いることができる。この他、第１磁性層１０には、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ＞１００ｐｐｍを示すＴｂ−Ｍ−Ｆｅ合金（Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ）、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金（Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｍ２は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ）、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金（Ｍ３は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ、Ｍ４は、Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｔｂ，Ｄｙ，Ｅｒ）、Ｎｉ、Ａｌ−Ｆｅやフェライト（Ｆｅ_３Ｏ_４、（ＦｅＣｏ）_３Ｏ_４）など）等を用いることができる。第１磁性層１０の厚さは、例えば２ｎｍ以上である。

第１磁性層１０は、２層構造を有することができる。この場合、第１磁性層１０は、ＦｅＣｏ合金の層と、ＦｅＣｏ合金の層と積層された以下の層と、を含むことができる。ＦｅＣｏ合金の層と積層されるのは、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ＞１００ｐｐｍを示すＴｂ−Ｍ−Ｆｅ合金（Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ）、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金（Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｍ２は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ）、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金（Ｍ３は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ、Ｍ４は、Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｔｂ，Ｄｙ，Ｅｒ）、Ｎｉ、Ａｌ−Ｆｅやフェライト（Ｆｅ_３Ｏ_４、（ＦｅＣｏ）_３Ｏ_４）など）等から選択される材料の層である。

例えば、中間層３０が金属の場合は、ＧＭＲ効果が発現する。中間層３０が絶縁体の場合は、ＴＭＲ効果が発現する。例えば、歪検知素子５０においては、例えば、歪抵抗変化部５０ｓの積層方向に沿って電流を流すＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ効果が用いられる。

また、中間層３０として、絶縁層の一部に１ｎｍ以上５ｎｍ程度の幅（例えば径）の金属電流パスが膜厚方向に貫通して複数形成された、ＣＣＰ（Current-Confined-Path）スペーサー層を用いることができる。この場合も、ＣＣＰ−ＧＭＲ効果が用いられる。

このように、本実施形態においては、歪検知素子５０における逆磁歪現象が用いられる。これにより、高感度な検知が可能になる。逆磁歪効果を用いる場合、例えば、外部から加えられる歪に対して、第１磁性層１０及び第２磁性層２０の少なくともいずれかの磁性層の磁化方向が変化する。外部から加えられる歪（有無及びその程度など）によって、２つの磁性層の磁化の相対的な角度が変わる。外部から加えられる歪によって電気抵抗が変わるため、歪検知素子５０は、圧力センサとして機能する。

図６（ａ）及び図６（ｂ）は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的斜視図である。
図６（ａ）に示したように、歪検知素子５０は、例えば、第１電極５１と、第２電極５２と、を含む。第１電極５１と第２電極５２との間に歪抵抗変化部５０ｓが設けられている。この例では、歪抵抗変化部５０ｓにおいては、第１電極５１の側から第２電極５２に向けて、バッファ層４１（シード層を兼ねる場合もある。厚さは、例えば厚さ１ｎｍ以上１０ｎｍ以下である。具体的には、ＴａまたはＴｉなどを含むアモルファス層を用いるまた、結晶配向促進のためのシード層となるＲｕまたはＮｉＦｅなどの層を用いる。これらの積層膜を用いても良い）、反強磁性層４２（例えば厚さ５ｎｍ以上１０ｎｍ以下）、磁性層４３（例えば厚さ２ｎｍ以上６ｎｍ以下）、Ｒｕ層４４、第２磁性層２０（例えば厚さ２ｎｍ以上５ｎｍ以下）、中間層３０（例えば厚さ１ｎｍ以上３ｎｍ以下）、第１磁性層１０（例えば厚さ２ｎｍ以上５ｎｍ以下）及びキャップ層４５（例えば厚さ１ｎｍ以上５ｎｍ以下）が、この順で設けられている。

第２磁性層２０には、例えば、磁性積層膜が用いられる。第１磁性層１０は、ＭＲ変化率を大きくするための磁性積層膜１０ａ（例えば厚さ１ｎｍ以上３ｎｍ以下。例えばＣｏＦｅを含む合金やＣｏＦｅなどが用いられる）と、磁性積層膜１０ａとキャップ層４５との間に設けられた高磁歪磁性膜１０ｂ（例えば１ｎｍ以上５ｎｍ以下）と、を含む。

第１電極５１及び第２電極５２には、例えば、非磁性体であるＡｕ、Ｃｕ、Ｔａ、Ａｌ等を用いることができる。第１電極５１及び第２電極５２として、軟磁性体の材料を用いることで、歪抵抗変化部５０ｓに影響を及ぼす外部からの磁気ノイズを低減することができる。軟磁性体の材料としては、例えば、パーマロイ（ＮｉＦｅ合金）や珪素鋼（ＦｅＳｉ合金）を用いることができる。歪検知素子５０は、アルミ酸化物（例えばＡｌ_２Ｏ_３）やシリコン酸化物（例えばＳｉＯ_２）等の絶縁体で覆われ、周囲にリーク電流が流れないようにされている。

第１磁性層１０及び第２磁性層２０の少なくともいずれかの磁性層の磁化方向は、応力に応じて変化する。少なくともいずれかの磁性層（応力に応じて磁化方向が変化する磁性層）の磁歪定数の絶対値は、例えば、１０^−５以上に設定することが好ましい。これにより、逆磁歪効果によって、外部から加えられる歪みに応じて磁化方向が変化する。例えば、第１磁性層１０及び第２磁性層２０の少なくともいずれかには、Ｆｅ、Ｃｏ及びＮｉなどのような金属または、それらを含む合金などが用いられる。用いる元素や添加元素などによって、磁歪定数は大きく設定される。磁歪定数の絶対値は、大きいことが好ましい。現実的なデバイスとして使用できる材料を考慮すると、磁歪定数の絶対値は、１０^−２程度以下が実用的である。

例えば、中間層３０としてＭｇＯのような酸化物が用いられる。ＭｇＯ層上の磁性層は、一般的にプラスの磁歪定数を有する。例えば、中間層３０の上に第１磁性層１０を形成する場合、第１磁性層１０として、ＣｏＦｅＢ／ＣｏＦｅ／ＮｉＦｅの積層構成の磁化自由層を用いる。最上層のＮｉＦｅ層をＮｉリッチにすると、ＮｉＦｅ層の磁歪定数はマイナスでその絶対値が大きくなる。酸化物層上のプラスの磁歪が打ち消されることを抑制するために、最上層のＮｉＦｅ層のＮｉ組成は、一般的に用いられるＮｉ_８１Ｆｅ_１９のパーマロイ組成と比較して、Ｎｉリッチにしない。具体的には、最上層のＮｉＦｅ層におけるＮｉの比率は、８０原子パーセント（ａｔｏｍｉｃ％）未満とすることが好ましい。第１磁性層１０を磁化自由層とする場合には、第１磁性層１０の厚さは、例えば、１ｎｍ以上２０ｎｍ以下が好ましい。

第１磁性層１０が磁化自由層である場合において、第２磁性層２０は、磁化固定層でも磁化自由層でも良い。第２磁性層２０が磁化固定層である場合、外部から歪が加えられても第２磁性層２０の磁化方向は実質的に変化しない。そして、第１磁性層１０と第２磁性層２０との間での相対的な磁化の角度によって電気抵抗が変化する。電気抵抗の違いによって歪の有無が検知される。

第１磁性層１０及び第２磁性層２０の両方が磁化自由層である場合には、例えば、第１磁性層１０の磁歪定数は、第２磁性層２０の磁歪定数とは異なるように設定される。

第２磁性層２０が磁化固定層である場合も磁化自由層である場合も、第２磁性層２０の厚さは、例えば１ｎｍ以上２０ｎｍ以下が好ましい。

例えば、第２磁性層２０が磁化固定層である場合、例えば、第２磁性層２０には、反磁性層／磁性層／Ｒｕ層／磁性層の積層構造を用いたシンセティックＡＦ構造などを用いることができる。反磁性層には、例えばＩｒＭｎなどが用いられる。また、後述するように、ハードバイアス層を設けても良い。

歪検知素子５０では、磁性層のスピンが用いられる。歪検知素子５０に必要な面積は、極めて小さいサイズで十分である。歪検知素子５０は、例えば、正方形のサイズで考えると、一辺の長さが１０ｎｍ×１０ｎｍ〜２０ｎｍ×２０ｎｍ以上のサイズを有していれば良い。

歪検知素子５０の面積は、圧力によって撓むトランスデュース薄膜６４の面積よりも十分に小さくする。ここで、トランスデュース薄膜とは、前述したように固定端によって囲まれ、膜厚がある一定の厚さで固定端よりも薄くなって外部圧力によって撓むようになっている部位である。具体的には、歪検知素子５０の面積は、トランスデュース薄膜６４の基板面内の面積の１／５以下である。一般的には、トランスデュース薄膜６４のサイズは、上述のように６０μｍ以上、６００μｍ以下程度である。トランスデュース薄膜６４の直径が６０μｍ程度と小さい場合には、歪検知素子５０の一辺の長さは、例えば、１２μｍ以下である。トランスデュース薄膜の直径が６００μｍのときには、歪検知素子５０の一辺の長さは、１２０μｍ以下である。この値が、例えば、歪検知素子５０のサイズの上限となる。

この上限の値と比べると、上記の、一辺の長さが１０ｎｍ以上２０ｎｍ以下というサイズは、極端に小さい。このため、素子の加工精度等も考慮すると、歪検知素子５０を過度に小さくする必然性が生じない。そのため、歪検知素子５０の一辺のサイズは、例えば、０．５μｍ以上２０μｍ以下程度とすることが現実的に好ましい。極端に素子サイズが小さくなると、歪検知素子５０に生じる反磁界の大きさが大きくなるため、歪検知素子５０のバイアス制御が困難になるなどの問題が生じる。素子サイズが大きくなると、反磁界の問題が生じなくなるため、工学的観点で扱いやすくなる。その観点で、上述のように、０．５μｍ以上２０μｍ以下が、好ましいサイズである。

例えば、歪検知素子５０のＸ軸方向に沿った長さは、２０ｎｍ以上１０μｍ以下である。歪検知素子５０のＸ軸方向に沿った長さは、２００ｎｍ以上５μｍ以下であることが好ましい。

例えば、歪検知素子５０のＹ軸方向（Ｘ軸方向に対して垂直で、Ｘ−Ｙ平面に対して平行な方向）に沿った長さは、２０ｎｍ以上１０μｍ以下である。歪検知素子５０のＹ軸方向に沿った長さは、２００ｎｍ以上５μｍ以下であることが好ましい。

例えば、歪検知素子５０のＺ軸方向（Ｘ−Ｙ平面に対して垂直な方向）に沿った長さは、２０ｎｍ以上１００ｎｍ以下である。

歪検知素子５０のＸ軸方向に沿った長さは、歪検知素子５０のＹ軸方向に沿った長さと同じでも良く、異なっても良い。歪検知素子５０のＸ軸方向に沿った長さが、歪検知素子５０のＹ軸方向に沿った長さと異なるときに、形状磁気異方性が生じる。これにより、ハードバイアス層で得られる作用と同様の作用を得ることもできる。

歪検知素子５０において流される電流の向きは、第１磁性層１０から第２磁性層２０に向かう方向でも良く、第２磁性層２０から第１磁性層１０に向かう方向でも良い。

図６（ｂ）は、第１の実施形態に係る圧力センサの一部の別の構成を例示している。
図６（ｂ）に示したように、歪検知素子５０は、バイアス層５５ａ及び５５ｂ（ハードバイアス層）を含んでもよい。バイアス層５５ａ及び５５ｂは、歪抵抗変化部５０ｓに対向して設けられる。

この例では、第２磁性層２０が磁化固定層である。バイアス層５５ａ及び５５ｂは、第２磁性層２０に並置される。バイアス層５５ａ及び５５ｂの間に、歪抵抗変化部５０ｓが配置される。バイアス層５５ａと歪抵抗変化部５０ｓとの間に絶縁層５４ａが設けられる。バイアス層５５ｂと歪抵抗変化部５０ｓとの間に絶縁層５４ｂが設けられる。

バイアス層５５ａ及び５５ｂは、第１磁性層１０にバイアス磁界を印加する。これにより、第１磁性層１０の磁化方向を適正な位置にバイアスすることが可能になるとともに、単一磁区化することが可能となる。

バイアス層５５ａ及び５５ｂのそれぞれの大きさ（この例ではＹ軸方向に沿った長さ）は、例えば、１００ｎｍ以上１０μｍ以下である。

絶縁層５４ａ及び５４ｂのそれぞれの大きさ（この例ではＹ軸方向に沿った長さ）は、例えば、１ｎｍ以上５ｎｍ以下である。

次に、本実施形態の動作の例について説明する。
図７（ａ）及び図７（ｂ）は、第１の実施形態に係る圧力センサの動作を例示する模式図である。
図７（ａ）は、図２の直線６４ｄで切断したときの模式的断面図である。図７（ｂ）は、圧力センサの動作を例示する模式図である。
図８（ａ）及び図８（ｂ）は、トランスデュース薄膜の膜面上の位置と、歪と、の関係を例示する模式図である。
図８（ａ）は、トランスデュース薄膜の膜面を例示する模式的平面図である。図８（ｂ）は、トランスデュース薄膜の膜面上の位置と、歪と、の関係を例示するグラフ図である。図８（ｂ）に表したグラフ図の横軸は、重心６４ｂからの距離を表す。図８（ｂ）に表したグラフ図の縦軸は、歪みを表す。
図９（ａ）及び図９（ｂ）は、別のトランスデュース薄膜の膜面上の位置と、歪と、の関係を例示する模式図である。
図９（ａ）は、別のトランスデュース薄膜の膜面を例示する模式的平面図である。図９（ｂ）は、別のトランスデュース薄膜の膜面上の位置と、歪と、の関係を例示するグラフ図である。図９（ｂ）に表したグラフ図の横軸は、重心６４ｂからの距離を表す。図９（ｂ）に表したグラフ図の縦軸は、歪みを表す。
図１０は、歪検知素子の最適歪範囲を例示するグラフ図である。
図１０に表したグラフ図の横軸は、重心６４ｂからの距離を表す。図１０に表したグラフ図の縦軸は、歪みを表す。

図７（ａ）に表したように、本実施形態に係る圧力センサ３１０において、トランスデュース薄膜６４は、空気等の媒体から応力８０を受けて撓む。例えば、膜面６４ａが凸状になるようにトランスデュース薄膜６４が撓むことによって、トランスデュース薄膜６４に応力８１（例えば引っ張り応力）が加わる。この際に、トランスデュース薄膜６４の膜面６４ａ上に設けられた歪検知素子５０にも応力８１が加わり歪みが生じる。これにより、歪検知素子５０において、逆磁歪効果によって、歪みの変化に応じて、歪検知素子５０の一端と他端との間の電気抵抗が変化する。膜面６４ａが凹状になるようにトランスデュース薄膜６４が撓む場合には、トランスデュース薄膜６４に圧縮応力が加わる。

図７（ｂ）に表したように、複数の歪検知素子５０のそれぞれから、上記の応力に応じた信号５０ｓｇを得ることができる。例えば、第１歪検知素子５０Ａから第１信号ｓｇ１が得られる。第２歪検知素子５０Ｂから、第２信号ｓｇ２が得られる。第３歪検知素子５０Ｃから、第３信号ｓｇ３が得られる。第４歪検知素子５０Ｄから、第４信号ｓｇ４が得られる。複数の信号５０ｓｇは、処理回路１１３によって処理される。

ここで、図８（ａ）及び図８（ｂ）に表したように、トランスデュース薄膜６４の膜面６４ａの形状が円形である場合には、トランスデュース薄膜６４の膜面６４ａの重心６４ｂからの距離ｒが長くなると、膜面６４ａの歪みは大きくなる。そして、トランスデュース薄膜６４の固定端（重心６４ｂからの距離がｒ_０の位置）よりも少し内側の位置（重心６４ｂからの距離がｒ_１の位置）において、膜面６４ａの歪みは最大となる。
あるいは、図９（ａ）及び図９（ｂ）に表したように、トランスデュース薄膜６４の膜面６４ａの形状が長方形（ここでは正方形を含む）である場合においても、トランスデュース薄膜６４の膜面６４ａの重心６４ｂからの距離ｙが長くなると、膜面６４ａの歪みは大きくなる。そして、トランスデュース薄膜６４の固定端（重心６４ｂからの距離がｙ_０の位置）よりも少し内側の位置（重心６４ｂからの距離がｙ_１の位置）において、膜面６４ａの歪みは最大となる。

なお、トランスデュース薄膜６４の固定端（重心６４ｂからの距離がｒ_０の位置）は、縁部６４ｅｇにおいて非空洞部７１（基体７１ａ）に固定されている。そのため、トランスデュース薄膜６４の固定端の歪みは、固定端よりも少し内側の位置（重心６４ｂからの距離がｙ_１の位置）の歪みよりも小さい。

図１０に表したように、歪検知素子５０には、最適歪範囲Ａ１が存在する。歪検知素子５０は、最適歪範囲Ａ１よりも小さい膜面６４ａの歪みを検知することはできない。最適歪範囲Ａ１よりも大きい膜面６４ａの歪みについては、歪検知素子５０に加わる応力８１が過大となり、歪検知素子５０に生ずる歪みが過大となる。そのため、歪検知素子５０は、最適歪範囲Ａ１よりも大きい膜面６４ａの歪みを正確に検知することはできない。歪検知素子５０のゲージファクター（ＧＦ：gauge factor）が相対的に高いと、最適歪範囲Ａ１は、相対的に狭くなる。歪検知素子５０のゲージファクターは、単位歪（ｄε）あたりの、電気抵抗の変化量（ｄＲ／Ｒ）である。

そのため、例えば圧力センサ３１０が大音量の音（音波）（例えば約１４０ｄＢｓｐｌ以上の音）による圧力を取得すると、複数の歪検知素子５０のうちで重心６４ｂから最も遠い位置に配置された第１歪検知素子５０Ａに加わる応力８１が過大となり、第１歪検知素子５０Ａに生ずる歪みが過大となることがある。すると、第１歪検知素子５０Ａは、膜面６４ａの歪みを正確に検知することはできず、飽和した第１信号ｓｇ１を処理回路１１３に送信する。

これに対して、実施形態にかかる圧力センサ３１０では、処理回路１１３は、第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値（例えば最適歪範囲Ａ１の上限値）よりも大きい場合には、第１歪検知素子５０Ａと第２歪検知素子５０Ｂとの間において切替処理を実行し、第２歪検知素子５０Ｂの第２信号ｓｇ２を出力する。

一方で、例えば圧力センサ３１０が小音量の音（音波）による圧力を取得すると、複数の歪検知素子５０のうちで重心６４ｂから最も遠い位置に配置された第１歪検知素子５０Ａには、第２歪検知素子５０Ｂと比較して、大きい応力８１が加わり、大きい歪みが生ずる。そのため、第１歪検知素子５０Ａは、膜面６４ａの歪みをより高い感度で検知し、第１信号ｓｇ１を処理回路１１３に送信する。処理回路１１３は、第１歪検知素子５０Ａの第１信号ｓｇ１が最適歪範囲Ａ１内である場合には、第１歪検知素子５０Ａの第１信号ｓｇ１を出力する。

このように、処理回路１１３は、トランスデュース薄膜６４の膜面６４ａに外部圧力が印加されたときに第１歪検知素子５０Ａから得られる第１信号ｓｇ１と、トランスデュース薄膜６４の膜面６４ａに外部圧力が印加されたときに第２歪検知素子５０Ｂから得られる第２信号ｓｇ２と、のうちのいずれか一方を出力信号として出力する。これにより、実施形態にかかる圧力センサ３１０は、例えば小音量から大音量にわたる広いレンジの圧力を高感度に検知することができる。そのため、広いダイナミックレンジの圧力センサ３１０を実現することができる。

トランスデュース薄膜６４の膜面６４ａに外部圧力が印加されたときに、トランスデュース薄膜６４の膜面６４ａが可動する。そのときのトランスデュース薄膜６４の膜面６４ａ上の歪は、前述のように膜面６４ａ上の位置に応じて異なる。一方、単一の歪検知素子５０ではなく複数（Ｎ個）の歪検知素子を用いることで、圧力センサ３１０の信号対ノイズ比（ＳＮＲ：Signal-to-Noise Ratio）は上昇する。そのＳＮＲ改善分は、以下のような式であらわされる。

ＳＮＲ ＝ ＳＮＲ_単一素子 ＋ ２０×ｌｏｇ（√Ｎ） ・・・式（１）

ここで、複数の歪検知素子５０は、電気的に直列接続、または並列接続されている。式（１）のように、トランスデュース薄膜６４上に複数の歪検知素子５０を配置可能な場合には、複数の歪検知素子５０を用いると、ＳＮＲ改善のためにはより有利となる。ただし、スピンＭＥＭＳセンサの場合には、ＭＲ素子を用いているため、歪の異方性が重要な要素の１つとなる。複数の歪検知素子５０のそれぞれに加わる異方性歪の方向が同じになるような領域に歪検知素子５０が配置されていないと、複数の歪検知素子５０による上昇効果は得られない。

一方、本実施形態では、同じ圧力が印加されたときに歪の大きさが異なるような場所に歪検知素子５０が配置されていることが必要条件の１つとなる。そこで、上述のような複数の歪検知素子５０によるＳＮＲ改善と両立された歪検知素子５０の配置として以下のようなより好ましい実施形態を有する。

図１１（ａ）及び図１１（ｂ）は、本実施形態に係る圧力センサの例を示す模式的平面図である。
図１２（ａ）〜図１２（ｃ）は、本実施形態のセンサラインの接続形態の例を示す模式図である。
図１１（ａ）は、トランスデュース薄膜の膜面の形状が円形である例を示す模式的平面図である。図１１（ｂ）は、トランスデュース薄膜の膜面の形状が長方形である例を示す模式的平面図である。

図１１（ａ）及び図１１（ｂ）に表した例では、歪の大きさが二水準で異なる。また、複数の歪検知素子５０がトランスデュース薄膜６４の膜面６４ａ上に配置されている。図１１（ａ）に表した例では、電気的に直列接続されたセンサラインとして、４つセンサラインが設けられる。第１のＡラインＬＡ１（第１ライン）には、１５個の歪検知素子５０が直列に接続されており、歪が最大になるように円周固定端近傍に配置されている。同様に、歪が最大となる配置として、第２のＡラインＬＡ２（第２ライン）においても、１５個の歪検知素子５０が配置されている。これらは、トランスデュース薄膜６４が変形したときにｘ−ｙ異方性歪のベクトルがほぼ同様になる対称位置である。時計で１２時の位置を角度０度とし、６時の位置を１８０度としたときに、０度または１８０度近傍で歪検知素子５０が反応するように歪検知素子５０の磁化固着方向が設定されている場合を想定している。

図１２（ａ）に表したように、第１のＡラインＬＡ１と第２のＡラインＬＡ２とは、ＳＮＲ改善のために互いに直列に接続されてもよい。または、図１２（ｂ）に表したように、第１のＡラインＬＡ１と第２のＡラインＬＡ２とは、互いに並列に接続されてもよい。あるいは、図１２（ｃ）に表したように、第１のＡラインＬＡ１及び第２のＡラインＬＡ２は、ブリッジ回路を形成するためにそれぞれ用いられてもよい。

一方、第１のＢラインＬＢ１（第３ライン）と第２のＢラインＬＢ２（第４ライン）とは、ともに重心位置からより近いｒの位置に配置されている。この場合、前述の場合と同じ圧力が印加されたときの歪は、Ａライン（第１のＡラインＬＡ１及び第２のＡラインＬＡ２：第１歪検知素子群）のときよりも小さくなる。そのため、より大音量を検知する場合や、トランスデュース薄膜６４のばらつきにより高感度になりほかの圧力センサと同等ＳＮＲの製品として出荷する場合に、あえて歪量が低下した位置に配置したＢライン（第１のＢラインＢＬ１及び第２のＢラインＢＬ２：第２歪検知素子群）のセンサの信号を出力信号として用いる場合に、この例は有効となる。ＢラインにおいてもＡラインのときと同様に、図１２（ａ）に表したように、第１のＢラインＢＬ１と第２のＢラインＬＢ２とは、互いに電気的に直列されてもよい。または、図１２（ｂ）に表したように、第１のＢラインＢＬ１と第２のＢラインＢＬ２とは、互いに並列に接続されてもよい。あるいは、図１２（ｃ）に表したように、第１のＢラインＢＬ１及び第２のＢラインＢＬ２は、ブリッジ回路を形成してもかまわない。

図１１（ｂ）に表した例では、トランスデュース薄膜６４の膜面６４ａの形状が長方形である。そのため、ｘ−ｙ異方性歪がとれる領域が、円形の膜面６４ａよりも広くとることができる。長方形の膜面６４ａの場合にも、固定端に近い領域では圧力印加時の歪が大きくなるので、出力が飽和しない小さい圧力印加時においてはＡラインのセンサの出力がＢラインのセンサの出力よりも大きく、Ｂラインのセンサの出力はＡラインのセンサの出力よりも小さくなる。円形の膜面６４ａのときと同様に、ＢラインはＡラインよりも重心から離れたところに配置されている。円形の膜面６４ａのときと同様に、第１のＡラインＬＡ１と第２のＡラインＬＡ２とは、ＳＮＲ改善のために互いに直列に接続されてもよい（図１２（ａ）参照）。または、第１のＡラインＬＡ１と第２のＡラインＬＡ２とは、互いに並列に接続されてもよい（図１２（ｂ）参照）。あるいは、第１のＡラインＬＡ１及び第２のＡラインＬＡ２は、ブリッジ回路を形成するためにそれぞれ用いられてもよい（図１２（ｃ）参照）。

一方、Ｂラインは、ともに重心位置からより近いｒの位置に配置されている。この場合、前述の場合と同じ圧力が印加されたときの歪は、Ａラインのときよりも小さくなる。そのため、より大音量を検知する場合や、トランスデュース薄膜６４のばらつきにより高感度になりほかの圧力センサと同等ＳＮＲの製品として出荷する場合に、あえて歪量が低下した位置に配置したＢラインのセンサの信号を出力信号として用いる場合に、この例は有効となる。ＢラインにおいてもＡラインのときと同様に、第１のＢラインＢＬ１と第２のＢラインＬＢ２とは、互いに電気的に直列に接続されてもよい（図１２（ａ）参照）。または、第１のＢラインＢＬ１と第２のＢラインＬＢ２とは、互いに並列に接続されてもよい（図１２（ｂ）参照）。あるいは、第１のＢラインＬＢ１及び第２のＢラインＬＢ２は、ブリッジ回路を形成してもかまわない（図１２（ｃ）参照）。

図１３（ａ）及び図１３（ｂ）は、本実施形態にかかる圧力センサの例を示す模式的平面図である。
図１３（ａ）は、トランスデュース薄膜の膜面の形状が円形である例を示す模式的平面図である。図１３（ｂ）は、トランスデュース薄膜の膜面の形状が長方形である例を示す模式的平面図である。

図１３（ａ）及び図１３（ｂ）に表したそれぞれの例では、異なる位置に配置された歪検知素子５０がＡライン及びＢラインの二つだけでなく、Ａライン、Ｂライン、及びＣラインの三つのラインある場合を示している。

使用方法は、図１１（ａ）〜図１２（ｃ）に関して前述した例と同様である。
なお、図１１（ａ）及び図１１（ｂ）は、重心からの距離が異なるところにそれぞれ直列接続された複数の歪検知素子５０のラインが二ラインの例である。図１３（ａ）及び図１３（ｂ）は、重心からの距離が異なるところにそれぞれ直列接続された複数の歪検知素子５０のラインが三ラインの例である。ラインの数は、２、３に限られず、４、５などであってもよく、２ライン以上のセンサがあればよい。

図１４（ａ）及び図１４（ｂ）は、ラインの出力後の回路を表す模式図である。
図１５（ａ）及び図１５（ｂ）は、制御信号を生成する方法を例示するフローチャート図である。
図１４（ａ）及び図１５（ａ）は、二ラインの例を表す。図１４（ｂ）及び図１５（ｂ）は、三ラインの例を表す。

Ａラインからの出力信号ＬＡＳｇのライン及びＢラインからの出力信号ＬＢＳｇのラインは、マルチプレクサ８１に接続される。マルチプレクサ８１は、複数ラインからの入力信号に対し、一つのラインを選択し出力する回路である。どのラインを出力するかを判断するための制御信号ＣＳｇのラインがマルチプレクサ８１に接続される。図１４（ａ）に表した例では、マルチプレクサ８１は、その制御信号ＣＳｇに基づいて、測定時のリアルタイムにおいてＡラインの出力信号ＬＡＳｇ及びＢラインの出力信号ＬＢＳｇのいずれか一方を出力信号とする。図１４（ｂ）に表した例では、マルチプレクサ８１は、制御信号ＣＳｇに基づいて、測定時のリアルタイムにおいてＡラインの出力信号ＬＡＳｇ、Ｂラインの出力信号ＬＢＳｇ、及びＣラインの出力信号ＬＣＳｇのいずれかひとつを出力信号とする。どのラインからの信号を出力信号とするかについては、Ａラインからの出力信号ＬＡＳｇ及びＢラインからの出力信号ＬＢＳｇに基づいて制御信号ＣＳｇを生成してもよいし、制御判断用の別のセンサをトランスデュース薄膜に配置し、その信号をもとに制御信号ＣＳｇを生成してもよい。

図１５（ａ）を参照しつつ、Ａラインからの出力信号ＬＡＳｇ及びＢラインからの出力信号ＬＢＳｇに基づいて、制御信号ＣＳｇを生成する場合の例について示す。Ａラインからの出力信号ＬＡＳｇが、あらかじめ設定された飽和閾値（第１閾値）を超えているかどうか判断する（ステップＳ５１）。Ａラインの出力信号ＬＡＳｇが第１閾値を超えていない場合には（ステップＳ５１：Ｎｏ）、Ａラインを選択する制御信号ＣＳｇを生成する（ステップＳ５２）。Ａラインの出力信号ＬＡＳｇが第１閾値を超えている場合には（ステップＳ５１：Ｙｅｓ）、Ａラインでは検知不可能な大きな圧力が印加されているため、Ｂラインを選択する制御信号ＣＳｇを生成する（ステップＳ５３）。

図１５（ｂ）を参照しつつ、Ｃラインがさらに設けられた場合について示す。Ａラインの出力信号ＬＡＳｇを計測し、それがあらかじめ設定されたＡラインの閾値（第１閾値）を超えているかどうか判断する（ステップＳ６１）。Ａラインの出力信号ＬＡＳｇが第１閾値を超えていなければ（ステップＳ６１：Ｎｏ）、Ａラインを選択する制御信号ＣＳｇを生成する（ステップＳ６２）。Ａラインの出力信号ＬＡＳｇが第１閾値を超えている場合には（ステップＳ６１：Ｙｅｓ）、Ｂラインの出力信号ＬＢＳｇを計測し、それがあらかじめ設定されたＢラインの閾値（第２閾値）を超えているかどうか判断する（ステップＳ６３）。Ｂラインの出力信号ＬＢＳｇが第２閾値を超えていなければ（ステップＳ６３：Ｎｏ）、Ｂラインを選択する制御信号ＣＳｇを生成する（ステップＳ６４）。Ｂラインの出力信号ＬＢＳｇが第２閾値を超えている場合には（ステップＳ６３：Ｙｅｓ）、Ａライン及びＢラインともに検知不可能な大きな圧力が印加されているため、Ｃラインを選択する制御信号ＣＳｇを生成する（ステップＳ６５）。

このような制御判断を測定時にリアルタイムで行うためには、制御信号ＣＳｇを生成するプロセッサーのクロック周波数は、測定対象の変動よりも十分高速である必要性がある。大気圧力などの高速に変動しない圧力計測に対しては、もともと十分であるし、音の場合にも可聴音域では高周波数でも２０ｋＨｚまで、超音波計測を対象としたときも数十〜数百ｋＨｚ程度を対象とする場合には十分対応可能である。制御信号ＣＳｇを生成するためのプロセッサーのクロック周波数は、上記のような測定対象の周波数よりも少なくとも１００倍以上、望ましくは１０００倍以上の周波数が必要となるが、２０ｋＨｚまでの可聴音域の場合には、２メガヘルツ（ＭＨｚ）〜２０ＭＨｚのクロック周波数があればよく、１００ｋＨｚ程度の超音波であれば、１０ＭＨｚ〜１００ＭＨｚ程度のクロック周波数があればよく、数十から数百ＭＨｚ以上であることが必要である。１ＭＨｚの超音波を測定対象とする場合には、１００ＭＨｚ〜１ＧＨｚのクロック周波数があればよい。いずれにしても、クロック周波数によってコストは変わるものの、プロセッサーのクロック周波数としては十分実現できる値であり、測定を行いながら、リアルタイムの選択制御判断は可能となる。

本実施形態の動作の例について、図面を参照しつつさらに説明する。
図１６（ａ）及び図１６（ｂ）は、第１の実施形態に係る圧力センサの動作を例示するフローチャート図である。

図１６（ａ）に表したように、圧力センサ３１０が、第１歪検知素子５０Ａと第２歪検知素子５０Ｂとを含む場合には、処理回路１１３は、第１歪検知素子５０Ａから第１信号ｓｇ１を受信（取得）し、第２歪検知素子５０Ｂから第２信号ｓｇ２を受信する（ステップＳ１１）。

続いて、処理回路１１３は、第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値（例えば最適歪範囲Ａ１の上限値）よりも大きいか否かを判断する（ステップＳ１２）。第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値よりも大きくない場合には（ステップＳ１２：Ｎｏ）、処理回路１１３は、第１歪検知素子５０Ａの第１信号ｓｇ１を選択（出力）する（ステップＳ１４）。一方で、第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値よりも大きい場合には（ステップＳ１２：Ｙｅｓ）、処理回路１１３は、第１歪検知素子５０Ａと第２歪検知素子５０Ｂとの間において切替処理を実行し、第２歪検知素子５０Ｂの第２信号ｓｇ２を選択（出力）する（ステップＳ１３）。

続いて、処理回路１１３は、第１歪検知素子５０Ａから第１信号ｓｇ１を受信し、第２歪検知素子５０Ｂから第２信号ｓｇ２を受信し、ステップＳ１１〜ステップＳ１４に関して前述した動作を繰り返す（ステップＳ１１〜ステップＳ１４）。

図１６（ｂ）に表したように、圧力センサ３１０が、第１歪検知素子５０Ａと第２歪検知素子５０Ｂと第３歪検知素子５０Ｃと第４歪検知素子５０Ｄとを含む場合には、処理回路１１３は、第１歪検知素子５０Ａから第１信号ｓｇ１を受信し、第２歪検知素子５０Ｂから第２信号ｓｇ２を受信し、第３歪検知素子５０Ｃから第３信号ｓｇ３を受信し、第４歪検知素子５０Ｄから第４信号ｓｇ４を受信する（ステップＳ２１）。

続いて、処理回路１１３は、第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値（例えば最適歪範囲Ａ１の上限値）よりも大きいか否かを判断する（ステップＳ２２）。第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値よりも大きくない場合には（ステップＳ２２：Ｎｏ）、処理回路１１３は、第１歪検知素子５０Ａの第１信号ｓｇ１を選択（出力）する（ステップＳ２３）。一方で、第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値よりも大きい場合には（ステップＳ２２：Ｙｅｓ）、処理回路１１３は、第１歪検知素子５０Ａと第２歪検知素子５０Ｂとの間において切替処理を実行し、第２歪検知素子５０Ｂの第２信号ｓｇ２が第２閾値（例えば最適歪範囲Ａ１の上限値）よりも大きいか否かを判断する（ステップＳ２４）。

第２歪検知素子５０Ａの第２信号ｓｇ２が第２閾値よりも大きくない場合には（ステップＳ２４：Ｎｏ）、処理回路１１３は、第２歪検知素子５０Ｂの第２信号ｓｇ２を選択（出力）する（ステップＳ２５）。一方で、第２歪検知素子５０Ｂの第２信号ｓｇ２が第２閾値よりも大きい場合には（ステップＳ２４：Ｙｅｓ）、処理回路１１３は、第２歪検知素子５０Ｂと第３歪検知素子５０Ｃとの間において切替処理を実行し、第３歪検知素子５０Ｃの第３信号ｓｇ３が第３閾値（例えば最適歪範囲Ａ１の上限値）よりも大きいか否かを判断する（ステップＳ２６）。

第３歪検知素子５０Ｃの第３信号ｓｇ３が第３閾値よりも大きくない場合には（ステップＳ２６：Ｎｏ）、処理回路１１３は、第３歪検知素子５０Ｃの第３信号ｓｇ３を選択（出力）する（ステップＳ２８）。一方で、第３歪検知素子５０Ｃの第３信号ｓｇ３が第３閾値よりも大きい場合には（ステップＳ２６：Ｙｅｓ）、処理回路１１３は、第３歪検知素子５０Ｃと第４歪検知素子５０Ｄとの間において切替処理を実行し、第４歪検知素子５０Ｄの第４信号ｓｇ４を選択（出力）する（ステップＳ２７）。

続いて、処理回路１１３は、第１歪検知素子５０Ａから第１信号ｓｇ１を受信し、第２歪検知素子５０Ｂから第２信号ｓｇ２を受信し、第３歪検知素子５０Ｃから第３信号ｓｇ３を受信し、第４歪検知素子５０Ｄから第４信号ｓｇ４を受信し、ステップＳ２１〜ステップＳ２８に関して前述した動作を繰り返す（ステップＳ２１〜ステップＳ２８）。

これにより、実施形態にかかる圧力センサ３１０は、さらに広いレンジの圧力を高感度に検知することができる。そのため、さらに広いダイナミックレンジの圧力センサ３１０を実現することができる。また、処理回路１１３は、動作を繰り返すため、ダイナミックな切替処理を実行可能であり、例えば小音量から大音量にわたる広いレンジの圧力に対して比較的素早く対応することができる。

実施形態にかかる圧力センサ３１０では、処理回路１１３の切り替えのクロックが、検知圧力（例えば検知音による圧力）の周波数よりも十分に高いことが必要となる。これに対して、可聴音の周波数は、例えば約１０キロヘルツ（ｋＨｚ）以下である。処理回路１１３のクロック周波数は、例えば約ギガヘルツ（ＧＨｚ）のオーダである。処理回路１１３のクロック周波数は、可聴音の周波数よりも約５桁程度高い。そのため、実施形態にかかる圧力センサ３１０は、広い周波数帯域の圧力を高感度に検知することができる。

（第２の実施形態）
図１７は、第２の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。
図１７に表したように、圧力センサ３３０においては、複数の歪検知素子５０は、直線６４ｃ及び直線６４ｄに沿って、実質的に等間隔に配置されている。例えば、直線６４ｃにおける中心（重心６４ｂに対応する）の両側に、４個ずつ歪検知素子５０が配置されている。直線６４ｄにおける中心（重心６４ｂに対応する）の両側に、４個ずつ歪検知素子５０が配置されている。この例では、歪検知素子５０は、重心６４ｂに対して実質的に対称な位置に配置されている。

すなわち、本実施形態に係る圧力センサ３３０においても、複数の歪検知素子５０が設けられている。例えば、センサ部７２（第１センサ部７２Ａ）は、第１歪検知素子５０Ａと、第２歪検知素子５０Ｂと、第３歪検知素子５０Ｃと、第４歪検知素子５０と、を含む。

例えば、第１歪検知素子５０Ａを歪検知素子５０ａとし、第２歪検知素子５０Ｂを歪検知素子５０ｂとし、第３歪検知素子５０Ｃを歪検知素子５０ｃとし、第４歪検知素子５０Ｄを歪検知素子５０ｄとする。第１歪検知素子５０Ａ（歪検知素子５０ａ）と、第２歪検知素子５０Ｂ（歪検知素子５０ｃ）と、第３歪検知素子５０Ｃ（歪検知素子５０ｃ）と、第４歪検知素子５０Ｄ（歪検知素子５０ｄ）と、を結ぶ直線（直線６４ｄ及び直線６４ｃ）は、重心６４ｂを通る。

圧力センサ３３０においては、固定部６７ａ及び６７ｃは、直線６４ｃと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。固定部６７ｂ及び固定部６７ｄは、直線６４ｄと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。

第４歪検知素子５０Ｄと、第３歪検知素子５０Ｃと、第２歪検知素子５０Ｂと、第１歪検知素子５０Ａと、は、重心６４ｂから固定部６７ｄへ向かって直線６４ｄに沿ってこの順に並ぶ。
第４歪検知素子５０Ｄと、第３歪検知素子５０Ｃと、第２歪検知素子５０Ｂと、第１歪検知素子５０Ａと、は、重心６４ｂから固定部６７ｂへ向かって直線６４ｄに沿ってこの順に並ぶ。
第４歪検知素子５０Ｄと、第３歪検知素子５０Ｃと、第２歪検知素子５０Ｂと、第１歪検知素子５０Ａと、は、重心６４ｂから固定部６７ａへ向かって直線６４ｃに沿ってこの順に並ぶ。
第４歪検知素子５０Ｄと、第３歪検知素子５０Ｃと、第２歪検知素子５０Ｂと、第１歪検知素子５０Ａと、は、重心６４ｂから固定部６７ｃへ向かって直線６４ｃに沿ってこの順に並ぶ。

例えば、第１歪検知素子５０Ａを歪検知素子５０ａとし、第２歪検知素子５０Ｂを歪検知素子５０ｃとする。第１歪検知素子５０Ａ（歪検知素子５０ａ）と第２歪検知素子５０Ｂ（歪検知素子５０ｃ）とを結ぶ直線（直線６４ｄ及び直線６４ｃ）は、重心６４ｂを通る。

実施形態にかかる圧力センサ３３０は、図７（ａ）〜図１６（ｂ）に関して前述した動作を行うことにより、例えば小音量から大音量にわたる広いレンジの圧力を高感度に検知することができる。そのため、広いダイナミックレンジの圧力センサ３１０を実現することができる。実施形態にかかる圧力センサ３３０は、広い周波数帯域の圧力を高感度に検知することができる。

図１８は、第２の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。
図１８に表したように、本実施形態に係る圧力センサ３３１においては、固定部６７の形状は、リング状である。固定部６７は、トランスデュース薄膜６４の縁部６４ｅｇに沿う。固定部６７は、トランスデュース薄膜６４の縁部６４ｅｇを連続的に固定している。トランスデュース薄膜６４の縁部６４ｅｇを連続的に固定しているので、トランスデュース薄膜６４の撓み量は、重心６４ｂからの距離に依存するようにすることができる。

図１９は、第２の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。
図１９に表したように、本実施形態に係る別の圧力センサ３３２においては、複数の歪検知素子５０は、直線６４ｃ及び直線６４ｄに沿って実質的に等間隔に配置されている。直線６４ｃにおける重心６４ｂの両側に４個ずつの歪検知素子５０が配置され、直線６４ｄにおける重心６４ｂの両側に４個ずつの歪検知素子５０が配置されている。

圧力センサ３３１及び圧力センサ３３２のそれぞれは、図７（ａ）〜図１６（ｂ）に関して前述した動作を行うことにより、例えば小音量から大音量にわたる広いレンジの圧力を高感度に検知することができる。そのため、広いダイナミックレンジの圧力センサ３１０を実現することができる。圧力センサ３３１及び圧力センサ３３２のそれぞれは、広い周波数帯域の圧力を高感度に検知することができる。

（第３の実施形態）
本実施形態は、圧力センサ（例えば第１に係る圧力センサ）の製造方法に係る。
図２０は、第３の実施形態に係る圧力センサの製造方法を例示するフローチャート図である。
図２１（ａ）〜図２１（ｄ）は、第３の実施形態に係る圧力センサの製造方法を例示する工程順模式的斜視図である。
図２２は、第３の実施形態に係る圧力センサの製造方法における確認工程を説明する模式図である。
図２２（ａ）に表したグラフ図の横軸は、重心６４ｂからの距離を表す。図２２（ａ）に表したグラフ図の縦軸は、歪みを表す。
これらの図は、圧力センサ３１０の製造方法の例である。図２１（ａ）〜図２１（ｄ）においては、図を見やすくするために、各要素の形状やサイズを、図１から適宜変更して示している。
図２２（ａ）は、歪検知素子の最適歪範囲を例示するグラフ図である。図２２（ｂ）は、確認工程における圧力センサの動作を例示する模式図である。

図２０に表したように、トランスデュース膜を形成する（ステップＳ１０１）。
例えば、図２１（ａ）に表したように、基板７０ｓの上にトランスデュース薄膜６４となるトランスデュース膜６４ｆｍを形成する。基板７０ｓには、例えばシリコン基板が用いられる。トランスデュース膜６４ｆｍには、例えばシリコン酸化膜が用いられる。例えば、第２の実施形態に係る圧力センサ３３０（図１７参照）のようにトランスデュース薄膜６４の縁部６４ｅｇを断続的に保持する固定部６７（例えば固定部６７ａ〜６７ｄなど）を形成する場合は、この工程で、トランスデュース膜６４ｆｍを加工して、固定部６７となる部分を形成しても良い。

図２０に表したように、第１導電層を形成する（ステップＳ１０２）。
例えば、図２１（ｂ）に表したように、トランスデュース膜６４ｆｍ（または、トランスデュース薄膜６４）の上に、導電膜を形成し、この導電膜を所定の形状に加工して第１導電層（導電層６１ｆ）を形成する。この導電層は、例えば、第１配線５７の少なくとも一部となることができる。

図２０に表したように、歪検知素子５０を形成する（ステップＳ１０３）。
例えば、図２１（ｃ）に表したように、導電層６１ｆの上の一部に、歪検知素子５０となる積層膜を形成する。この積層膜は、例えば、この順で積層された、バッファ層、シード層、反強磁性層、磁性層、磁気結合層、磁性層、中間層、磁性層、高磁歪膜、及び、キャップ膜などを含む。この積層膜を所定の形状に加工して、歪検知素子５０（例えば、歪検知素子５０ａ〜５０ｄなど）を形成する。

図２０に表したように、第２導電層を形成する（ステップＳ１０４）。
例えば、図２１（ｄ）に表したように、歪検知素子５０を覆うように、図示しない絶縁膜を形成し、この絶縁膜の一部を除去して歪検知素子５０の上面を露出させる。この上に導電膜を形成し、所定の形状に加工して第２導電層（導電層６２ｆ）が得られる。

図２０に表したように、第１導電層に接続された配線（例えば第１配線５７）、及び、第２導電層に接続された配線（例えば第２配線５８）を形成する（ステップＳ１０５）。上記の第１導電層の形成及び第２導電層の形成の少なくともいずれかにより、配線が形成されても良い。すなわち、また、配線の加工のための少なくとも一部の工程は、第１導電層の形成、第２導電層の形成及び歪検知素子の形成の少なくとも一部と同時に行われても良い。すなわち、ステップＳ１０２〜Ｓ１０５の少なくとも一部は、技術的に可能な範囲で、同時に実施されても良く、また、順序が入れ替わっても良い。

図２０に表したように、基板７０ｓの裏面（下面）からのエッチングを行う（ステップＳ１０６）。この加工には、例えば、Deep−ＲＩＥなどが用いられる。このとき、ボッシュプロセスを実施しても良い。
これにより、図２１（ｄ）に表したように、基板７０ｓに、空洞部７０が形成される。空洞部７０が形成されていない部分が非空洞部７１となる。これにより、トランスデュース薄膜６４が形成される。

なお、トランスデュース薄膜６４の縁部６４ｅｇを連続的に保持する固定部６７（例えば圧力センサ３３１など）を形成する場合は、基板７０ｓの裏面からのエッチングを行うことで、トランスデュース薄膜６４と同時に固定部６７が形成される。

このように、この製造方法では、半導体基板上にトランスデュース薄膜６４となる膜（トランスデュース膜６４ｆｍ）を成膜し、その上に歪検知素子５０（歪抵抗変化部）となる膜を成膜し、素子の形状にパターニングする。素子が形成され、通電可能とした後に、基板裏面からトランスデュース膜６４ｆｍまでエッチングして、トランスデュース薄膜６４を形成する本実施形態によれば、高感度の圧力センサが製造できる。

ここで、ステップＳ１０１〜ステップＳ１０６に関して前述した製造方法により製造するトランスデュース薄膜６４の構造に、ばらつきが生ずることがある。これにより、トランスデュース薄膜６４の性能（例えばＳＮＲ（signal-noise ratio）など）に、ばらつきが生ずることがある。この例での「ばらつき」としては、例えば製造ロット間のばらつきなどが挙げられる。

これに対して、実施形態に係る圧力センサの製造方法では、第１歪検知素子５０Ａ及び第２歪検知素子５０Ｂの確認テストを実施する（ステップＳ１０７）。より具体的には、図２２（ａ）及び図２２（ｂ）に表したように、第１歪検知素子５０Ａから処理回路１１３へ送信される第１信号ｓｇ１が、第１閾値（例えば最適歪範囲Ａ１の上限値）よりも大きいか否かを確認する。第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値よりも大きくない場合には、第１歪検知素子５０Ａを選択し固定する（ステップＳ１０８）。このとき、第２歪検知素子５０Ｂから処理回路１１３へ送信される第２信号ｓｇ２を遮断する工程を実行する。例えば、第２歪検知素子５０Ｂと処理回路１１３とを接続する配線を切断する（ステップＳ１０８）。

一方で、第１歪検知素子５０Ａの第１信号ｓｇ１が第１閾値よりも大きい場合には、第２歪検知素子５０Ｂを選択し固定する（ステップＳ１０８）。このとき、第１歪検知素子５０Ａから処理回路１１３へ送信される第１信号ｓｇ１を遮断する工程を実行する。例えば、第１歪検知素子５０Ａと処理回路１１３とを接続する配線を切断する（ステップＳ１０８）。
なお、図２２（ａ）及び図２２（ｂ）では、２つの歪検知素子５０について説明したが、３つ以上の歪検知素子５０の確認テストを実施してもよい。

実施形態に係る圧力センサの製造方法によれば、トランスデュース薄膜６４の性能にばらつきが生じた場合でも、適用可能な歪検知素子５０を採用することでより柔軟に対応することができ、圧力センサの製造効率を向上させることができる。

トランスデュース薄膜６４の製造のばらつきを吸収する例について、図面を参照しつつさらに説明する。
図２３（ａ）及び図２３（ｂ）は、複数のラインのうちの一ラインを固定出力する例を示す模式図である。
図２３（ａ）は、二ラインの例を表す。図２３（ｂ）は、三ラインの例を表す。

図２３（ａ）及び図２３（ｂ）の例では、Ａラインからの出力信号ＬＡＳｇ及びＢラインからの出力信号ＬＢＳｇをリアルタイムで切り替えて出力するのではなく、いずれかひとつのラインを固定出力するように電気回路が形成されている。トランスデュース薄膜６４の感度がよかったりわるかったりと製造ばらつきがある場合に、その製造ばらつきのままＳＮＲが異なる圧力センサ、音響マイクとして出荷するのではなく、Ａライン及びＢラインのいずれを最終出力とするかについて出荷前検査で判断する。そして、一方のラインのみを出力信号となるように設定することで、製品出荷時のＳＮＲのばらつきを抑制する。

図示はしていないが、センサデバイスが完成した後、Ａラインからの出力信号ＬＡＳｇの測定、及びＢラインからの出力信号ＬＢＳｇの測定を行う。その測定結果から、どちらのラインの信号を最終出力として選択して製品出荷するかの判断を行う。その判断結果に基づき、Ａラインの出力信号ＬＡＳｇ及びＢラインの出力信号ＬＢＳｇのいずれかの信号を電気的に遮断し、最終出力しないようにしたのち、製品として出荷する。この電気的な遮断手段は、選択スイッチ（電気スイッチ）を用いて、Ａライン及びＢラインのいずれかを選択する手法もあれば、物理的に配線を切断する（高抵抗状態にする、もしくは傷をつけて絶縁する）などの、いずれの手法でも構わない。

図２３（ａ）は、Ａライン及びＢラインの二つラインの場合の例である。図２３（ｂ）のように、Ａライン、Ｂライン、及びＣラインと三つのライン、もしくは図示していないが四つ以上のラインの場合であっても同様である。

このようにすることで、図１４に関して前述した例と同様には広ダイナミックレンジで圧力、音を取得することはできない一方で、トランスデュース薄膜６４の製造ばらつきがあったとしてもそのばらつきをひきずることなく、製品としての最終出力としては感度及びＳＮＲが揃った製品として出荷することが可能となる。

これは、音響センサ（マイク）の用途の場合に、単一マイクとして用いるときには各センサのばらつきは、さほど問題にならない。一方で、複数のマイクを用いてノイズキャンセルを行う、音声認識を行う、機械の故障や異常判断を行うなどの用途（音響処理システム）の場合には重要となることがある。この場合、単一マイクで高性能なものと、標準的な性能のマイクと、が混ざって複数あるよりも、性能が揃ったマイクとして複数あることが重要となることがある。

（第４の実施形態）
図２４は、第４の実施形態に係る圧力センサを例示する模式的斜視図である。
図２４に表したように、本実施形態に係る圧力センサ３６０には、基体７１ａ及びセンサ部７２（第１センサ部７２Ａ）に加え、半導体回路部１１０が設けられる。半導体回路部１１０の上に、基体７１ａが設けられ、基体７１ａの上にセンサ部７２が設けられる。

半導体回路部１１０は、例えば、半導体基板１１１と、トランジスタ１１２と、を含む。

半導体基板１１１は、半導体基板１１１の主面１１１ａを含む。半導体基板１１１は、主面１１１ａに設けられた素子領域１１１ｂを含む。トランジスタ１１２は、素子領域１１１ｂに設けられる。

半導体回路部１１０は、処理回路１１３を含んでも良い。処理回路１１３は、素子領域１１１ｂに設けられても良く、それ以外の領域に設けられても良い。処理回路１１３は半導体回路部１１０の任意の場所に設けられる。処理回路１１３は、素子領域１１１ｂに設けられるトランジスタ１１２を含んでも良い。

基体７１ａは、例えば、半導体回路部１１０の上方に設けられる。基体７１ａには、空洞部７０が形成されている。空洞部７０は、トランジスタ１１２の上方に形成されている。空洞部７０は、少なくとも、素子領域１１１ｂの上方に形成される。基体７１ａにおける空洞部７０以外の部分が非空洞部７１である。非空洞部７１は、主面１１１ａに対して平行な平面内で空洞部７０と並置される。

この例では、トランジスタ１１２が形成された基板の上方に、歪検知素子５０が形成されている。トランジスタ１１２と、歪検知素子５０とは、実装工程で用いられるようなワイヤではなく、ウェーハ製造工程で一貫して形成される配線層で接続されている。これにより、圧力センサの小型化が可能になり、微小領域で歪を高感度に検知することができる。

トランジスタ１１２と歪検知素子５０とを共通の基板上に形成することで、例えば、演算回路、増幅回路及び通信回路などの、センサで得られた情報を処理する回路（処理回路１１３など）を歪検知素子５０と同じ基板上に形成することができる。高感度なセンサを演算回路と一体として形成することで、システム全体としてみたときに、小型化が実現できる。また、低消費電力化を実現することができる。

本実施形態においては、例えば、高感度のセンサを用い、さらに、そのセンサで得られた信号を演算処理する回路が、共通の基板上にシステムオンチップとして実現される。

ただし、既に説明したように、半導体回路部１１０は、基体７１ａ及びセンサ部７２とは別に設けられても良い。この場合には、例えば、パッケージ工程において、１つのパッケージ内に、基体７１ａとセンサ部７２と半導体回路部１１０とが配置される。

図２５（ａ）〜図２５（ｃ）は、第４の実施形態に係る圧力センサの構成を例示する模式図である。
図２５（ａ）は、模式的斜視図であり、図２５（ｂ）及び図２５（ｃ）は、圧力センサを例示するブロック図である。

図２５（ａ）に表したように、本実施形態に係る圧力センサ３６１は、基体７１ａ、センサ部７２及び半導体回路部１１０に加え、アンテナ１１５と、電気配線１１６と、をさらに含む。アンテナ１１５は、電気配線１１６を介して、半導体回路部１１０と接続される。圧力センサ３６１のセンサ部７２は、例えば、図１及び図２に例示した圧力センサ３１０におけるセンサ部７２と同様の構成を有する。すなわち、例えば、基体７１ａと、第１センサ部７２Ａと、が設けられる。第１センサ部７２Ａは、第１トランスデュース薄膜６４Ａと、第１固定部６７Ａと、第１歪検知素子５０Ａと、を含む。この例では、第１センサ部７２Ａは、第２歪検知素子５０Ｂをさらに含む。これらの構成については上記の通りである。

図２５（ｂ）に表したように、送信回路１１７が圧力センサ３６１に設けられる。送信回路１１７は、歪検知素子５０に流れる電気信号に基づくデータを無線で送信する。送信回路１１７の少なくとも一部は、半導体回路部１１０に設けることができる。半導体回路部１１０は、歪検知素子５０に流れる電気信号に基づくデータを無線で送信する送信回路１１７を含むことができる。

図２５（ｃ）に表したように、圧力センサ３６１と組み合わせて用いられる電子機器１１８ｄには、受信部１１８が設けられる。電子機器１１８ｄとして、例えば、携帯端末などの電子装置が用いられる。
例えば、送信回路１１７を含む圧力センサ３６１と、受信部１１８を含む電子機器１１８ｄと、を組み合わせて用いることで、より便利になる。

この例では、図２５（ｂ）に表したように、圧力センサ３６１には、電子機器１１８ｄからの制御信号を受信する受信回路１１７ｒが設けられている。例えば、受信回路１１７ｒの少なくとも一部は、半導体回路部１１０に設けることができる。受信回路１１７ｒを設けることにより、例えば、電子機器１１８ｄを操作することで、圧力センサ３６１の動作を制御することができる。

図２５（ｂ）に表したように、この例では、圧力センサ３６１には、送信回路１１７として、例えば、歪検知素子５０に接続されたＡＤコンバータ１１７ａと、マンチェスター符号化部１１７ｂと、が設けられる。さらに、切替部１１７ｃが設けられ、送信と受信を切り替える。タイミングコントローラ１１７ｄによりこの切り替えが制御される。そして、受信回路１１７ｒとして、データ訂正部１１７ｅと、同期部１１７ｆと、判定部１１７ｇと、が設けられる。さらに、電圧制御発振器１１７ｈ（ＶＣＯ）が設けられている。

一方、図２５（ｃ）に表したように、電子機器１１８ｄには、マンチェスター符号化部１１７ｂ、切替部１１７ｃ、タイミングコントローラ１１７ｄ、データ訂正部１１７ｅ、同期部１１７ｆ、判定部１１７ｇ及び電圧制御発振器１１７ｈが設けられ、さらに記憶部１１８ａ及び中央演算部１１８ｂ（ＣＰＵ）が設けられている。

（第５の実施形態）
本実施形態は、実施形態に係る圧力センサの製造方法に係る。以下では、１つの例として、圧力センサ３６０の製造方法について説明する。

図２６は、第５の実施形態に係る圧力センサの製造方法を例示するフローチャート図である。
図２６に表したように、本実施形態に係る圧力センサの製造方法においては、半導体基板１１１の上にトランジスタ１１２を形成する（ステップＳ１１０）。

本製造方法においては、半導体基板１１１の上に層間絶縁層１１４ｉを形成し、トランジスタ１１２の上に犠牲層１１４ｌを形成する（ステップＳ１２０）。

層間絶縁膜１１４ｉと犠牲層１１４ｌとの上に、トランスデュース薄膜６４となる薄膜（例えばトランスデュース膜６４ｆｍ）を形成する（ステップＳ１２１）。なお、場合によっては、以下の第１導電層がトランスデュース薄膜６４を兼ねる場合もある。この場合は、ステップＳ１２１は省略される。

そして、第１配線層６１となる第１導電層（導電層６１ｆ）を形成する（ステップＳ１３０）。

犠牲層１１４ｌの上の第１導電層（導電層６１ｆ）の上に、第１磁性層１０を含む歪検知素子５０を形成する（ステップＳ１４０）。

歪検知素子５０の上に第２配線層６２となる第２導電層（導電層６２ｆ）を形成する（ステップＳ１５０）。

層間絶縁層の中に、第１導電層（導電層６１ｆ）を半導体基板１１１と電気的に接続する第１配線６１ｃと、第２導電層（導電層６２ｆ）を半導体基板１１１と電気的に接続する第２配線６２ｃと、を形成する（ステップＳ１６０）。ステップＳ１６０は、例えば、上記のステップＳ１１０〜ステップＳ１５０の間、及び、ステップＳ１５０の後、の少なくともいずれかの工程において、１回、または、複数の処理により実施される。

そして、犠牲層１１４ｌを除去する（ステップＳ１７０）。

そして、第１歪検知素子５０Ａ及び第２歪検知素子５０Ｂの確認テストを実施する（ステップＳ１８０）。例えば、図２０、図２２（ａ）及び図２２（ｂ）に関して説明した処理を行う。

そして、第１歪検知素子５０Ａまたは第２歪検知素子５０Ｂを選択し固定する（ステップＳ１９０）。例えば、図２２（ａ）及び図２２（ｂ）に関して説明した処理を行う。

実施形態に係る圧力センサの製造方法によれば、トランスデュース薄膜６４の性能にばらつきが生じた場合でも、適用可能な歪検知素子５０を採用することでより柔軟に対応することができ、圧力センサの製造効率を向上させることができる。また、高感度の圧力センサの製造方法を提供できる。

上記の犠牲層１１４ｌを除去する工程（ステップＳ１７０）は、例えば、犠牲層１１４ｌの上面（犠牲層１１４ｌの半導体基板１１１とは反対側の面）から犠牲層１１４ｌを除去（例えばエッチング）することを含む。

（第６の実施形態）
図２７は、第６の実施形態に係るマイクロフォンの構成を例示する模式図である。
図２７に表したように、本実施形態に係るマイクロフォン４１０は、実施形態に係る任意の圧力センサ及びそれの変形の圧力センサを含む。この例では、圧力センサ３１０が用いられている。マイクロフォン４１０は、携帯情報端末５１０の端部に組み込まれている。マイクロフォン４１０の内部の圧力センサ３６０におけるトランスデュース薄膜６４は、例えば、携帯情報端末５１０における表示部４２０が設けられた面に対して実質的に平行である。ただし、実施形態はこれに限らず、トランスデュース薄膜６４の配置は任意である。

本実施形態によれば、マイクロフォン４１０は、例えば小音量から大音量にわたる広いレンジの圧力に対して高感度となる。そのため、広いダイナミックレンジのマイクロフォン４１０を実現することができる。また、マイクロフォン４１０は、広域の周波数に対して高感度となる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、圧力センサ及びマイクロフォンに含まれる基体、センサ部、トランスデュース薄膜、固定部、歪検知素子、磁性層、中間層、及び、処理回路などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した圧力センサ及びマイクロフォンを基にして、当業者が適宜設計変更して実施し得る全ての圧力センサ及びマイクロフォンも、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１磁性層、 １０ａ…磁性積層膜、 １０ｂ…高磁歪磁性膜、 ２０…第２磁性層、 ３０…中間層、 ４１…バッファ層、 ４２…反強磁性層、 ４３…磁性層、 ４４…Ｒｕ層、 ４５…キャップ層、 ５０…歪検知素子、 ５０Ａ…第１歪検知素子、 ５０Ｂ…第２歪検知素子、 ５０Ｃ…第３歪検知素子、 ５０Ｄ…第４歪検知素子、 ５０ａ…歪検知素子、 ５０ｂ…歪検知素子、 ５０ｃ…歪検知素子、 ５０ｄ…歪検知素子、 ５０ｆ…積層膜、 ５０ｓ…歪抵抗変化部、 ５０ｓｇ…信号、 ５１…第１電極、 ５２…第２電極、 ５４ａ…絶縁層、 ５４ｂ…絶縁層、 ５５ａ…バイアス層、 ５５ｂ…バイアス層、 ５７…第１配線、 ５８…第２配線、 ６１…第１配線層、 ６１ｂｆ…絶縁膜、 ６１ｃ…第１配線、 ６１ｆ…導電層、 ６１ｆａ…接続ピラー、 ６２…第２配線層、 ６２ｃ…第２配線、 ６２ｆ…導電層、 ６２ｆａ…接続ピラー、 ６２ｆｂ…接続ピラー、 ６４…トランスデュース薄膜、 ６４Ａ…第１トランスデュース薄膜、 ６４ａ…膜面、 ６４ｂ…重心、 ６４ｃ…直線、 ６４ｄ…直線、 ６４ｅｇ…縁部、 ６４ｆｍ…トランスデュース膜、 ６５…絶縁層、 ６５ｆ…絶縁膜、 ６６…絶縁層、 ６６ｆ…絶縁膜、 ６６ｏ…開口部、 ６６ｐ…開口部、 ６７…固定部、 ６７Ａ…第１固定部、 ６７ａ…固定部、 ６７ｂ…固定部、 ６７ｃ…固定部、 ６７ｄ…固定部、 ７０…空洞部、 ７０ｓ…基板、 ７１…非空洞部、 ７１ａ…基体、 ７２…センサ部、 ７２Ａ…第１センサ部、 ８１…マルチプレクサ、 １１０…半導体回路部、 １１１…半導体基板、 １１１ａ…主面、 １１１ｂ…素子領域、 １１２…トランジスタ、 １１２Ｄ…ドレイン、 １１２Ｇ…ゲート、 １１２Ｉ…素子分離絶縁層、 １１２Ｍ…半導体層、 １１２Ｓ…ソース、 １１３…処理回路、 １１４ａ…層間絶縁膜、 １１４ｂ…層間絶縁膜、 １１４ｃ…接続ピラー、 １１４ｄ…接続ピラー、 １１４ｅ…接続ピラー、 １１４ｆ…配線部、 １１４ｇ…配線部、 １１４ｈ…層間絶縁膜、 １１４ｉ…層間絶縁膜、 １１４ｊ…接続ピラー、 １１４ｋ…接続ピラー、 １１４ｌ…犠牲層、 １１５…アンテナ、 １１６…電気配線、 １１７…送信回路、 １１７ａ…コンバータ、 １１７ｂ…マンチェスター符号化部、 １１７ｃ…切替部、 １１７ｄ…タイミングコントローラ、 １１７ｅ…データ訂正部、 １１７ｆ…同期部、 １１７ｇ…判定部、 １１７ｈ…電圧制御発振器、 １１７ｒ…受信回路、 １１８…受信部、 １１８ａ…記憶部、 １１８ｂ…中央演算部、 １１８ｄ…電子機器、 ３１０…圧力センサ、 ３２１…圧力センサ、 ３３０…圧力センサ、 ３３１…圧力センサ、 ３３２…圧力センサ、 ３６０…圧力センサ、 ３６１…圧力センサ、 ４１０…マイクロフォン、 ４２０…表示部、 ５１０…携帯情報端末

実施形態によれば、基体と、センサ部と、処理回路と、を備えた圧力センサが提供される。前記センサ部は、前記基体に設けられる。前記処理回路は、前記センサ部から得られる信号を処理する。前記センサ部は、トランスデュース薄膜と、第１歪検知素子と、第２歪検知素子と、を含む。前記トランスデュース薄膜は、可撓性を有する。前記第１歪検知素子は、前記膜面において前記トランスデュース薄膜に設けられる。前記第２歪検知素子は、前記トランスデュース薄膜において前記第１歪検知素子とは離間して設けられる。前記第１歪検知素子と前記トランスデュース薄膜の重心との距離は、前記第２歪検知素子と前記重心との距離よりも短い。前記処理回路は、前記トランスデュース薄膜に第１圧力が印加されたときに前記第１歪検知素子から得られる第１信号を出力する。前記処理回路は、前記トランスデュース薄膜に前記第１圧力よりも小さい第２圧力が印加されたときに前記第２歪検知素子から得られる第２信号を出力する。

Claims (1)

1. 基体と、
   前記基体の上に設けられたセンサ部と、
   前記センサ部から得られる信号を処理する処理回路と、
   を備え、
   前記センサ部は、
   膜面を有する可撓性のトランスデュース薄膜と、
   前記膜面上において前記膜面の重心とは異なる位置に設けられた第１歪検知素子と、
   前記膜面上において前記第１歪検知素子とは離間し前記重心とは異なる位置に設けられた第２歪検知素子と、
   を含み、
   前記処理回路は、前記トランスデュース薄膜に外部圧力が印加されたときに前記第１歪検知素子から得られる第１信号と、前記トランスデュース薄膜に前記外部圧力が印加されたときに前記第２歪検知素子から得られる第２信号と、のうちのいずれか一方を出力信号として出力する圧力センサ。
   

Images