JP2018013658A - 電気光学表示装置 - Google Patents

Abstract

【課題】データ電圧入力部と終端電圧端子との間に電力が発生しない電気光学表示装置を提供する。【解決手段】１フレーム期間毎に各画素のデータ電圧を記憶するメモリと、各画素のデータ電圧を比較するデータ電圧比較部と、データ電圧比較部の比較結果に基づいて各画素のデータ電圧を切り換えるデータ電圧切り換え部と、データ電圧書き換え部で処理されたデータ電圧を電気光学表示装置の駆動回路に入力するデータ電圧入力部を備え、画像データ入力部は抵抗を介してある一定の終端電圧で終端し、終端電圧の電圧値を切り換える終端電圧切り換え部を備え、画像データ比較部において、Ｎフレーム目（Ｎは正の整数）の各画素のデータ電圧とＮ＋１フレーム目の各画素のデータ電圧を比較し、データ電圧が等しい画素については、データ電圧書き換え部及び終端電圧生成部において、Ｎ＋１フレーム目以降のデータ電圧と前記終端電圧の値を調整し、等しくする期間を設ける。【選択図】図３

Description

本発明は、液晶ディスプレイ等、電気光学的変化によって画像表示を行う電気光学表示装置に関する。

一般的に、ＤＤＲＳＤＲＡＭ(Double Data Rate Synchronous DynamicRandom Access Memory)の入出力のインターフェイスとしてＳＳＴＬ(Stub Series Termination Logic)規格が採用されている。ＳＳＴＬを採用したＤＤＲＳＲＡＭの回路信号線路は、各データ信号線が所定電圧に所定抵抗で接続されることで、波形の乱れが少ない高速転送を実現している。

波形品質の確保と消費電力の低減とを両立する電子機器として、特許文献１に記載のものがある。

特許文献１は、データ信号線に終端抵抗が接続された回路構成を有する電子機器において、データ処理手段と、データ処理手段の主記憶装置となる１つ以上のデータ記憶手段と、データ処理手段とデータ記憶手段とを接続するデータ信号線に終端抵抗を介して終端電圧を印加する終端電圧生成手段と、データ信号線と終端抵抗との間に接続される通電遮断手段とを有し、データ処理手段はデータ記憶手段の構成を検知し、その検知結果に基づいて、通電遮断手段によりデータ信号線と終端抵抗との間を通電させて終端抵抗を有効にし、又はデータ信号線と終端抵抗との間を遮断して終端抵抗を無効にすることを特徴とするものである。

これにより、ＳＳＴＬ−２規格を採用するＤＤＲＳＤＲＡＭにおいて、ＤＩＭＭ(Dual Inline Memory Module)の構成が変化しない、もしくは、終端抵抗が無くても信号品質がデバイス規格を満足する場合に終端抵抗を無効にすることで、余計な消費電力を低減することを可能としている。

特開２００９−２１７２９７号公報

しかしながら、特許文献１に記載の技術では、終端抵抗を無効にする際波形の乱れが少ない高速転送を行うことができないため、波形品質を充分確保しなければならない場合に充分な効果を得ることができない。また、終端抵抗が無くても信号品質がデバイス規格を満足する場合に限定されるため、消費電力低減効果を得られる機会が減ってしまう。

本発明は、上記課題に鑑みてなされたものであり、その目的は、画像データを表示装置の駆動回路に入力する画像データ入力部に抵抗を介して終端電圧Ｖｔｔで終端された表示装置において、データの品質を確保した上で、データを更新する際にデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔとの間に生じる電力を減少させることができる電気光学表示装置の構成及び駆動方法を提供することにある。

上記の目的を達成するために、本発明に係る電気光学表示装置は、
複数の画素を有する電気光学表示装置であって、
１フレーム期間毎に各画素のデータ電圧を記憶するメモリと、
１フレーム期間毎に各画素のデータ電圧を比較するデータ電圧比較部と、
前記画像データ電圧比較部の比較結果に基づいて各画素のデータ電圧を切り換えるデータ電圧切り換え部と、
前記データ電圧切り換え部で処理されたデータ電圧を前記電気光学表示装置の駆動回路に入力するデータ電圧入力部を備え、
前記データ電圧入力部は抵抗を介して終端電圧で終端されており、
前記終端電圧を生成する終端電圧生成部を備え、
前記データ電圧比較部において、Ｎフレーム目（Ｎは正の整数）の各画素のデータ電圧とＮ＋１フレーム目の各画素のデータ電圧を比較し、
データ電圧が等しい画素については、
前記データ電圧書き換え部及び前記終端電圧生成部において、Ｎ＋１フレーム目以降のデータ電圧と前記終端電圧の値を等しくする期間を設けることを特徴とする。

本発明によれば、データ電圧を表示装置の駆動回路に入力するデータ電圧入力部に抵抗を介して終端電圧Ｖｔｔで終端された表示装置において、データの品質を確保した上で、データ電圧を更新する際に、データ電圧Ｖｄａｔａと終端電圧Ｖｔｔとの間に生じる電力を減少させることができる電気光学表示装置の提供を実現する。

本発明に関わる電気光学表示装置の構成の概略を表すブロック図である。 本発明に関わる液晶表示パネルの構成を表すブロック図である。 本発明の第１の実施例に関わるパネル制御回路の構成を表すブロック図である。 本発明に関わる終端電圧Ｖｔｔ生成部の構成を表すブロック図である。 本発明の実施例１に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。 本発明の第２の実施例に関わるパネル制御回路の構成を表すブロック図である。 本発明の実施例２に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。 本発明の第３の実施例に関わるパネル制御回路の構成を表すブロック図である。 本発明の実施例３に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。 本発明の第４の実施例に関わるパネル制御回路の構成を表すブロック図である。 本発明の実施例４に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。 本発明の第５の実施例に関わるパネル制御回路の構成を表すブロック図である。 本発明の実施例５に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。 本発明に関わる電気光学表示装置におけるランプ電圧を表す図である。 本発明に関わる電気光学表示装置における水平走査時のＨＳとＨＣＬＫとＤＡＴＡのタイミングを表す図である。 本発明に関わる電気光学表示装置におけるＨＳとＣＣＬＫとＣＲＳＴのタイミングを表す図である。 本発明に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの関係を表す図である。

以下、本発明を実施するための形態について、図面を参照しながら説明する。

図１は電気光学表示装置の構成の概略を示すブロック図である。

電気光学表示装置は、表示部としての液晶表示パネル１００、パネル制御回路２００、ランプ電圧（ＲＶ）生成回路３００により構成されている。

パネル制御回路２００で生成された電圧及び各種駆動信号、ランプ電圧（ＲＶ）生成回路３００で生成されたランプ電圧（ＲＶ）１３１は、図１のように液晶表示パネル１００に入力される。液晶表示パネル１００は、複数の画素（ここでは、例としてＸＧＡ解像度に対応する水平１０２４画素×垂直７６８画素とする）を含む表示領域１３０にて画像を表示する。本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、パソコン、デジタルカメラ、カーナビゲーション等の各種電子機器に搭載することができる。

図２は液晶表示パネル１００の構成を示している。

Ｈ駆動回路１１０内のインプットデータレジスタ１１１は、パネル制御回路２００で処理されたデータ電圧Ｖｄａｔａを順次受けて、Ｎ＋１ライン分のデータ電圧Ｖｄａｔａを記憶する。ここで、データ電圧Ｖｄａｔａ入力部１４０は図２に示すように抵抗を介して終端電圧Ｖｔｔに終端されている。これにより、入力されたデータ電圧Ｖｄａｔａを基準電圧Ｖｒｅｆと比較し、基準電圧Ｖｒｅｆよりデータ電圧Ｖｄａｔａが高ければ１、低ければ０としてインプットデータレジスタ１１１に入力することができる。ただし、データ電圧Ｖｄａｔａを入力するたびに、データ電圧Ｖｄａｔａ入力部と終端電圧Ｖｔｔ端子との間に電流が流れるため電力が発生する。この電力を抑えるために、上述のように、データ電圧Ｖｄａｔａと終端電圧Ｖｔｔを等しくする期間を設ける。

また、Ｈ駆動回路１１０内のデータメモリ１１２は、インプットデータレジスタ１１１で受けたＮライン目のデータ電圧Ｖｄａｔａを記憶する。
データコンパレータ１１３はデータメモリ１１２に記憶しているデータ電圧Ｖｄａｔａと、データコンパレータ１１３に入力されるカウンタークロックであるＣＣＬＫのカウント値とを比較する。ＣＣＬＫは、Ｈ駆動回路１１０による画素電圧のサンプリングタイミングを制御するためのサンプリングクロックに相当する。ＳＷコントローラ１１４は、データコンパレータ１１３からの出力をもとに、データ電圧線スイッチとしてのアナログＳＷ１３３のスイッチングを行うＳＷ信号１３２を、アナログＳＷ１３３をＯＮ／ＯＦＦ可能な電圧に変換して出力する。

ランプ電圧（ＲＶ）生成回路３００は、複数本のビデオ線１３４に供給可能なサンプリング用電圧としてのランプ電圧（ＲＶ）１３１を生成する。そして、アナログＳＷ１３３のオン／オフは、表示領域１３０に垂直方向に延びるように配線された複数本のデータ電圧線としてのビデオ線１３４に対するランプ電圧（ＲＶ）１３１の供給を制御する。なお、ＸＧＡでは、１０２４本のビデオ線１３４が表示領域１３０に含まれており、ビデオ線１３４ごとにアナログＳＷ１３３が設けられている。

Ｖシフトレジスタ１２０は、パネル制御回路２１０からのＶＳ信号とＶＣＬＫ信号を受けて、表示領域１３０に水平方向に延びるように配線された複数本の水平走査線１３５へのＶ走査信号（選択電圧）の出力を制御する。

なお、ＸＧＡでは、７６８本の水平走査線１３５が表示領域１３０に含まれる。詳しくは後述するが、ランプ電圧（ＲＶ）１３１は、１本の水平走査線１３５にＶ走査信号が印加される期間において（ここでは単調増加で）変化するように生成される。Ｖシフトレジスタ１２０およびアナログＳＷ１３３によって電圧サンプリング部が構成される。

各水平走査線（１本の走査線）１３５と各ビデオ線（１本のデータ線）１３４とが交差する箇所には、画素スイッチング素子としての画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８が設けられている。これら画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８により１つの画素が構成される。また、液晶（ＬＣ）１３８を挟むように、不図示の画素電極と透明電極とが設けられている。

アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧（ＲＶ）１３１は、画素トランジスタ１３６のドレインに接続される。これにより、画素トランジスタ１３６のゲートが水平走査線１３５に接続され、水平走査線１３５からのＶ走査信号によって画素トランジスタ１３６のオン／オフ制御が行われる。

画素コンデンサ１３７は、画素トランジスタ１３６のソースに接続され、ビデオ線１３４に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧としてチャージする。

ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線としてのビデオ線１３４自体がコンデンサ容量として機能し、画素コンデンサ１３７の容量より大きい容量（数百から数万倍）を構成する。また、画素コンデンサ１３７の他端は、所定電圧であるＶｃｏｍＣに接続されている。

液晶（ＬＣ）１３８は、画素コンデンサ１３７にチャージされて不図示の画素電極に印加される液晶駆動電圧と、不図示の透明電極に印加される所定電圧であるＶｃｏｍＬとの差である電位差に応じて駆動される。

続いて、図１および図２を用いて、液晶表示パネル１００およびランプ電圧（ＲＶ）生成回路３００の動作について詳しく説明する。

前述したように、パネル制御回路２００は、データ電圧入力を受けてデータ電圧設定やガンマ補正、色むら補正等の各種処理が行われたデータ電圧Ｖｄａｔａを生成する。生成されたデータ電圧Ｖｄａｔａは、データ電圧Ｖｄａｔａを入力する際のクロックにより一旦、不図示のラインバッファまたはフレームバッファに記憶される。そして、記憶されたデータ電圧Ｖｄａｔａは、不図示のＳＳＣ(Spread Spectrum Clock)にて周波数拡散された原クロックに応じた周期で読み出される。この結果、ＣＣＬＫとデータ電圧Ｖｄａｔａとを同期化する。ＣＣＬＫに同期化されたデータ電圧Ｖｄａｔａは、ビデオ線１３４を介して液晶表示パネル１００のＨ駆動回路１１０に入力される。

Ｈ駆動回路１１０に入力されたデータ電圧Ｖｄａｔａは、Ｈ駆動回路１１０内のインプットデータレジスタ１１１に格納される。このときの様子を図１５に示す。インプットデータレジスタ１１１は、データ電圧Ｖｄａｔａを、パネル制御回路２１０からの水平スタート信号であるＨＳ信号を起点として、水平走査クロックであるＨＣＬＫに同期してデータＤ１〜Ｄ１０２４として格納していく。ＸＧＡ解像度では、水平方向のデータ電圧Ｖｄａｔａとして１０２４個のデータ電圧を記憶する。

データメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目のデータ電圧Ｖｄａｔａを記憶する。このとき、インプットデータレジスタ１１１には、次のラインであるＮ＋１ライン目のデータ電圧Ｖｄａｔａが入力される。

データコンパレータ１１３は、図１６に示すように、サンプリング制御回路２２０からＨＳ信号と同期して出力されるリセット信号としてのＣＲＳＴ信号を起点としてＣＣＬＫのカウントを行うカウンタを含む。そして、データコンパレータ１１３は、データメモリ１１２に記憶されているデータ電圧Ｖｄａｔａと、上記カウンタによるカウント値とを比較する。例えばデータが１０ビットの階調であり、Ｄ１のデータ電圧が１００であるとすると、データコンパレータ１１３は、ＣＫ１００にてＳＷコントローラ１１４にコンパレータ出力を行う。また、例えば、Ｄ２のデータが４であるとすると、データコンパレータ１１３は、ＣＫ４にてＳＷコントローラ１１４にコンパレータ出力を行う。このようにして、データコンパレータ１１３は、水平方向に１０２４のコンパレータ出力を行うことが可能である。

ＳＷコントローラ１１４は、データコンパレータ１１３からの１０２４のコンパレータ出力を電圧変換し、１０２４個のアナログＳＷ１３３に対して制御信号を出力する。

このアナログＳＷ１３３をオン／オフすることにより、ランプ電圧（ＲＶ）生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加したり遮断したりする制御を行う。１０２４個のアナログＳＷ１３３は、ＣＲＳＴ信号により全てがオン状態となってランプ電圧（ＲＶ）１３１がビデオ線１３４に印加された状態としている。アナログＳＷ１３３はコンパレータ出力を受けるとオフ状態となり、ランプ電圧（ＲＶ）１３１がビデオ線１３４に印加されない状態（遮断状態）となる。

次に、ランプ電圧（ＲＶ）生成回路３００におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧（ＲＶ）生成回路３００が、デジタルデータをアナログ変換するＤ／Ａコンバータにより構成されている場合について説明する。

サンプリング制御回路２２０は、ランプ電圧（ＲＶ）生成回路３００であるＤ／Ａコンバータに、Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡとを入力する。

Ｄ／ＡＣＬＫは、Ｄ／Ａコンバータのデータ更新を行わせるクロックである。また、Ｄ／ＡＤＡＴＡは、Ｄ／ＡＣＬＫのクロック数に応じてインクリメントしていくデータであり、ランプ電圧（ＲＶ）のインクリメントを指示するデータである。

これらＤ／ＡＣＬＫとＤ／ＡＤＡＴＡは、前述したＣＲＳＴ信号を起点として、ＣＬＫと同期してサンプリング制御回路２２０から出力される。

Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡがランプ電圧（ＲＶ）生成回路（Ｄ／Ａコンバータ）３００に入力されることで、例えば、ランプ電圧（ＲＶ）生成回路３００の階調を１０ｂｉｔとした場合には、ランプ電圧（ＲＶ）生成回路３００は１０２４の分解能にてランプ波形を生成する。この結果、Ｄ／Ａコンバータは、図１４に示すように、単調変化（ここでは単調増加）するランプ電圧を生成する。すなわち、ランプ電圧（ＲＶ）生成回路３００から出力されるランプ電圧（ＲＶ）１３１は、ＣＲＳＴ信号の入力時点で所定の開始電圧となり、例えばＤ１においては図１４中に「Ｄ１：１００」で示す電圧としてビデオ線１３４に印加される。前述したようにランプ電圧（ＲＶ）生成回路３００の階調を１０ｂｉｔの１０２４分解能とし、０を最下位データとした場合において、ランプ電圧（ＲＶ）の最大電圧（Δ電圧）が４Ｖであるとするとき、「Ｄ１：１００」で示す電圧は、
｛（１００−１）／１０２３｝×４Ｖ＝０．３８７１Ｖ
となる。このため、ランプ電圧（ＲＶ）の開始電圧に対して＋０．３８７１Ｖがビデオ線１３４に印加されることになる。また、ランプ電圧（ＲＶ）１３１は、例えばＤ２においては図１４中に「Ｄ２：４」で示す電圧としてビデオ線１３４に印加される。「Ｄ２：４」で示す電圧は、
｛（４−１）／１０２３｝×４＝０．０１１７Ｖ
となり、ランプ電圧（ＲＶ）の開始電圧に対して＋０．０１１７Ｖがビデオ線１３４に印加されることになる。

このようなランプ電圧（ＲＶ）からのサンプリングを行い、１０２４本のビデオ線１３４に対してサンプリングされた電圧を印加する。

ビデオ線１３４に印加された電圧は、Ｖシフトレジスタ１２０から出力されるＶ走査信号によって、１ラインにおける１０２４個（Ｈ１〜Ｈ１０２４）の画素トランジスタ１３６のゲートに接続される。これにより、１０２４個の画素トランジスタ１３６がオンになる。この画素トランジスタ１３６のオンにより、ビデオ線１３４と画素コンデンサ１３７は画素トランジスタ１３６を介して接続され、画素トランジスタ１３６にランプ電圧（ＲＶ）からサンプリングした液晶駆動電圧をチャージする。こうして、Ｈ１〜Ｈ１０２４の画素コンデンサ１３７にそれぞれチャージされた液晶駆動電圧により、液晶（ＬＣ）１３８を駆動する。

パネル制御回路２１０から垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けたＶシフトレジスタ１２０は、水平走査線１３５に出力されるＶ走査信号を、クロックＶＣＬＫごとに垂直方向にＶ１からＶ７６８まで順次走査する。この走査により、液晶表示パネル１００の表示領域１３０の全画素に対して、液晶駆動電圧の書き込み（チャージ）制御を行うことができる。

そして、透明電極に印加されるＶｃｏｍＬと画素電極に印加される液晶駆動電圧との差に応じて液晶（ＬＣ）１３８が駆動され、表示領域１３０に画像が表示される。

以下、本発明の第１の実施例について図３、４、５、１７を参照しながら説明する。

図３は本発明の第１の実施例に関わるパネル制御回路の構成を表すブロック図である。

パネル制御回路２００において、パネルを駆動するために必要な各種駆動信号の生成やデータ電圧Ｖｄａｔａの設定及び補正などを行う。

図４は本発明の第１の実施例に関わる終端電圧Ｖｔｔ生成部２０４の構成を表すブロック図である。図５は本発明の第１の実施例に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。

まず、図３、５に示すようにＮフレーム目のデータ電圧Ｖｄａｔａをパネル制御回路２００に入力し、メモリ２０１に記憶、液晶表示パネル１００に表示する。

続いて、Ｎ＋１フレーム目のデータ電圧Ｖｄａｔａをパネル制御回路２００に入力し、データ電圧Ｖｄａｔａ比較部２０２において、メモリ２０１に記憶されたＮフレーム目のデータ電圧ＶｄａｔａとＮ＋１フレーム目のデータ電圧Ｖｄａｔａを比較して同じか、異なるかを判定する。この比較結果に基づいてデータ電圧Ｖｄａｔａ書き換え部２０３においてデータ電圧Ｖｄａｔａを切り換える。

ここで述べる１フレーム期間とは、例えば、液晶表示パネル１００をＸＧＡ解像度に対応する水平１０２４画素×垂直７６８画素とした場合、水平１０２４画素×垂直７６８画素全てのデータ電圧を入力する期間と定義する。

図３、４、５に示すように、データ電圧Ｖｄａｔａ比較部２０２において各画素のＮフレーム目のデータ電圧ＶｄａｔａとＮ＋１フレーム目のデータ電圧Ｖｄａｔａを比較し、データ電圧Ｖｄａｔａが異なる画素のみ所望のデータ電圧Ｖｄａｔａに書き換える。このとき、終端電圧Ｖｔｔは、標準電圧のままである。一方、データ電圧Ｖｄａｔａが同じ画素はデータ電圧ＶｄａｔａをＬｏｗ電圧もしくはＨｉ電圧にする。データ電圧ＶｄａｔａをＬｏｗ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＬｏｗに切り換え、データ電圧ＶｄａｔａをＨｉ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＨｉ電圧に切り換える。

データ電圧Ｖｄａｔａと終端電圧Ｖｔｔを等しくした場合、データ電圧Ｖｄａｔａ入力部１４０に入力されるデータ電圧Ｖｄａｔａは不定となる。そのため、終端電圧ＶｔｔがＨｉ電圧もしくはＬｏｗ電圧となった画素にデータ電圧Ｖｄａｔａを書き込む際は、ＳＷコントローラによる制御でアナログＳＷ１３３をオフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加させないようにする。

このように、データ電圧Ｖｄａｔａが異なる画素のみ所望のデータ電圧Ｖｄａｔａに書き換えることにより、データ電圧Ｖｄａｔａ入力部１４０で発生する電力を小さくすることができる。

図１７は本発明の第１の実施例に関わり、データ電圧Ｖｄａｔａ比較部２０２の結果に応じて変化するデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの関係を表す図である。

図１７（ａ）のデータ電圧ＶｄａｔａはＮフレーム目とＮ＋１フレーム目で全て異なることを表しており、この場合Ｎ＋１フレーム目のデータ電圧Ｖｄａｔａを全て切り換えない、かつ終端電圧Ｖｔｔは標準電圧のままであることを示している。

図１７（ｂ）のデータ電圧ＶｄａｔａはＮフレーム目とＮ＋１フレーム目で全て同じことを表しており、この場合、Ｎ＋１フレーム目のデータ電圧Ｖｄａｔａを全て切り換え、かつ終端電圧Ｖｔｔもデータ電圧Ｖｄａｔａと等しい値に切り換えることを示している。ここでは、全てのデータ電圧Ｖｄａｔａと終端電圧ＶｔｔをＬｏｗ電圧に切り換えている。

図１７（ｃ）のデータ電圧ＶｄａｔａはＮフレーム目とＮ＋１フレーム目で同じものと異なるものが混在していることを表している。データ電圧Ｖｄａｔａが同じもの関しては、Ｎ＋１フレーム目のデータ電圧Ｖｄａｔａを切り換え、かつ終端電圧Ｖｔｔもデータ電圧Ｖｄａｔａと等しい値に切り換える。ここでは、データ電圧Ｖｄａｔａと終端電圧ＶｔｔをＬｏｗ電圧に切り換えている。また、データ電圧Ｖｄａｔａが異なるものに関しては、Ｎ＋１フレーム目のデータ電圧Ｖｄａｔａを切り換えない、かつ終端電圧Ｖｔｔは標準電圧のままであることを示している。実施例１の内容は図１７（ａ）〜（ｃ）の全てが当てはまる。また図１７（ａ）〜（ｃ）は一例である。

図３の基準電圧Ｖｒｅｆ生成部２０６から生成する基準電圧Ｖｒｅｆは、例えばデータ電圧Ｖｄａｔａの最大値と最小値の中間電位とする。図３に示すように、終端電圧Ｖｔｔ生成部２０５から生成する終端電圧Ｖｔｔ及び基準電圧Ｖｒｅｆ生成部から生成する基準電圧Ｖｒｅｆをデータ電圧Ｖｄａｔａ入力部１４０に入力する。続いて、データ電圧Ｖｄａｔａ切り換え部２０３において、データ電圧Ｖｄａｔａ比較部２０２の比較結果に基づいてデータ電圧Ｖｄａｔａの切り換えを行う。切り換えを行ったデータ電圧Ｖｄａｔａはガンマ、色ムラ補正回路２０８において、ガンマや色ムラ補正を行う。補正されたデータ電圧Ｖｄａｔａはデータ電圧Ｖｄａｔａ入力部１４０に入力される。また、タイミング生成回路２０７において、各種駆動信号波形が生成される。生成された各種駆動信信号波形はＨ駆動回路１１０、ランプ電圧（ＲＶ）生成回路３００、Ｖシフトレジスタ１２０に入力される。

ただし、本発明の第１の実施例の電気光学表示装置の構成、駆動方法、信号タイミングは、上記のものに限定しない。例えば、上記に記載の駆動方法ではデータ電圧を１行ずつ書き込むため、本発明の第１の実施例を１行単位でしか実施できないが、データ電圧を１画素ずつ書き込む構成にすると本発明の第１の実施例を１画素単位で実施することができる。

以下、本発明の第２の実施例について図４、６、７を参照しながら説明する。

図４は本発明の第２の実施例に関わる終端電圧Ｖｔｔ生成部２０４の構成を表すブロック図である。図６は本発明の第２の実施例に関わるパネル制御回路の構成を表すブロック図である。

パネル制御回路２００において、パネルを駆動するために必要な各種駆動信号の生成やデータ電圧Ｖｄａｔａの設定及び補正などを行う。

図７は本発明の第２の実施例に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。

まず、図６、７に示すようにＮフレーム目のデータ電圧Ｖｄａｔａをパネル制御回路２００に入力する。

第１の実施例の違いとして、電力モード検出部２０９を備えており、例えば電気光学表示装置の機能としてノーマルモードとエコモードを備える。このとき電力モード検出部２０９にノーマルモードを知らせる識別信号が入力されている間は、メモリ２０１にデータ電圧Ｖｄａｔａを記憶したり、データ電圧Ｖｄａｔａを比較したりせず、毎フレーム全ての画素に対してデータ電圧Ｖｄａｔａの書き換えを行う。

一方、モード検出部２０９にエコモードを知らせる識別信号が入力されている間は、第１の実施例と同様に、図４、６、７に示すように、データ電圧Ｖｄａｔａ比較部２０２において各画素のＮフレーム目のデータ電圧ＶｄａｔａとＮ＋１フレーム目のデータ電圧Ｖｄａｔａを比較し、データ電圧Ｖｄａｔａが異なる画画素のみ所望のデータ電圧Ｖｄａｔａに書き換える。このとき、終端電圧Ｖｔｔは、標準電圧のままである一方、データ電圧Ｖｄａｔａが同じ画素はデータ電圧ＶｄａｔａをＬｏｗ電圧もしくはＨｉ電圧にする。データ電圧ＶｄａｔａをＬｏｗ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＬｏｗに切り換え、データ電圧ＶｄａｔａをＨｉ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＨｉ電圧に切り換える。

データ電圧Ｖｄａｔａと終端電圧Ｖｔｔを等しくした場合、データ電圧Ｖｄａｔａ入力部１４０に入力されるデータ電圧Ｖｄａｔａは不定となる。そのため、終端電圧ＶｔｔがＨｉ電圧もしくはＬｏｗ電圧となった画素にデータ電圧Ｖｄａｔａを書き込む際は、ＳＷコントローラによる制御でアナログＳＷ１３３をオフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加させないようにする。

このように、データ電圧Ｖｄａｔａが異なる画素のみ所望のデータ電圧Ｖｄａｔａに書き換えることにより、データ電圧Ｖｄａｔａ入力部１４０で発生する電力を小さくすることができる。

ノーマルモードとエコモードの切り換えはユーザの意思により設定可能である。

図６の基準電圧Ｖｒｅｆ生成部２０６から生成する基準電圧Ｖｒｅｆは、例えばデータ電圧Ｖｄａｔａの最大値と最小値の中間電位とする。図６に示すように、終端電圧Ｖｔｔ生成部２０５から生成する終端電圧Ｖｔｔ及び基準電圧Ｖｒｅｆ生成部から生成する基準電圧Ｖｒｅｆをデータ電圧Ｖｄａｔａ入力部１４０に入力する。続いて、データ電圧Ｖｄａｔａ書き換え部２０３において、データ電圧Ｖｄａｔａ比較部２０２の比較結果に基づいてデータ電圧Ｖｄａｔａの切り換えを行う。切り換えを行ったデータ電圧Ｖｄａｔａはガンマ、色ムラ補正回路２０８において、ガンマや色ムラ補正を行う。補正されたデータ電圧Ｖｄａｔａはデータ電圧Ｖｄａｔａ入力部１４０に入力される。また、タイミング生成回路２０７において、各種駆動信号波形が生成される。生成された各種駆動信信号波形はＨ駆動回路１１０、ランプ電圧（ＲＶ）生成回路３００、Ｖシフトレジスタ１２０に入力される。

ただし、本発明の第２の実施例の電気光学表示装置の構成、駆動方法、信号タイミングは、上記のものに限定しない。例えば、上記に記載の駆動方法ではデータ電圧を１行ずつ書き込むため、本発明の第２の実施例を１行単位でしか実施できないが、データ電圧を１画素ずつ書き込む構成にすると本発明の第２の実施例を１画素単位で実施することができる。

以下、本発明の第３の実施例について図４、８、９を参照しながら説明する。

図４は本発明の第２の実施例に関わる終端電圧Ｖｔｔ生成部２０４の構成を表すブロック図である。図８は本発明の第３の実施例に関わるパネル制御回路の構成を表すブロック図である。

パネル制御回路２００において、パネルを駆動するために必要な各種駆動信号の生成やデータ電圧Ｖｄａｔａの設定及び補正などを行う。

図９は本発明の第２の実施例に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。

第１、第２の実施例との違いとして、図８に示すように表示モード検出部２１０と操作信号検出部２１１を備えている。表示モードについては、例えば、電気光学表示装置の機能として、静止画モードと動画モードを備える。

表示モード検出部２１０で静止画モードを知らせる識別信号を検出した際に、画像を変化させる操作信号を操作信号検出部２１１で検出されない限り、画像が変化しないためデータ電圧Ｖｄａｔａの書き換えを行わない。これにより、操作信号が検出されない限り、データ電圧Ｖｄａｔａの書き換えを行わないため終端抵抗部の省電力化を行うことができるだけでなく、データ電圧Ｖｄａｔａの比較も行わなくて済む。

つまり、第１の実施例と同様に、図４、８、９に示すように、データ電圧Ｖｄａｔａ比較部２０２において各画素のＮフレーム目のデータ電圧ＶｄａｔａとＮ＋１フレーム目のデータ電圧Ｖｄａｔａを比較し、データ電圧Ｖｄａｔａが異なる画画素のみ所望のデータ電圧Ｖｄａｔａに書き換える。このとき、終端電圧Ｖｔｔは、標準電圧のままである。一方、データ電圧Ｖｄａｔａが同じ画素はデータ電圧ＶｄａｔａをＬｏｗ電圧もしくはＨｉ電圧にする。データ電圧ＶｄａｔａをＬｏｗ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＬｏｗに切り換え、データ電圧ＶｄａｔａをＨｉ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＨｉ電圧に切り換える。

データ電圧Ｖｄａｔａと終端電圧Ｖｔｔを等しくした場合、データ電圧Ｖｄａｔａ入力部１４０に入力されるデータ電圧Ｖｄａｔａは不定となる。そのため、終端電圧ＶｔｔがＨｉ電圧もしくはＬｏｗ電圧となった画素にデータ電圧Ｖｄａｔａを書き込む際は、ＳＷコントローラによる制御でアナログＳＷ１３３をオフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加させないようにする。

このように、データ電圧Ｖｄａｔａが異なる画素のみ所望のデータ電圧Ｖｄａｔａに書き換えることにより、データ電圧Ｖｄａｔａ入力部１４０で発生する電力を小さくすることができる。

ここでいう操作信号とは、リモコンやオペレーションパネル、マウスによる操作信号など静止画モード時に画像を変化させ得る全ての信号である。

図８の基準電圧Ｖｒｅｆ生成部２０６から生成する基準電圧Ｖｒｅｆは、例えばデータ電圧Ｖｄａｔａの最大値と最小値の中間電位とする。図８に示すように、終端電圧Ｖｔｔ生成部２０５から生成する終端電圧Ｖｔｔ及び基準電圧Ｖｒｅｆ生成部から生成する基準電圧Ｖｒｅｆをデータ電圧Ｖｄａｔａ入力部１４０に入力する。続いて、データ電圧Ｖｄａｔａ書き換え部２０３において、データ電圧Ｖｄａｔａ比較部２０２の比較結果に基づいてデータ電圧Ｖｄａｔａの切り換えを行う。切り換えを行ったデータ電圧Ｖｄａｔａはガンマ、色ムラ補正回路２０８において、ガンマや色ムラ補正を行う。補正されたデータ電圧Ｖｄａｔａはデータ電圧Ｖｄａｔａ入力部１４０に入力される。また、タイミング生成回路２０７において、各種駆動信号波形が生成される。生成された各種駆動信信号波形はＨ駆動回路１１０、ランプ電圧（ＲＶ）生成回路３００、Ｖシフトレジスタ１２０に入力される。

ただし、本発明の第３の実施例の電気光学表示装置の構成、駆動方法、信号タイミングは、上記のものに限定しない。例えば、上記に記載の駆動方法ではデータ電圧を１行ずつ書き込むため、本発明の第３の実施例を１行単位でしか実施できないが、データ電圧を１画素ずつ書き込む構成にすると本発明の第３の実施例を１画素単位で実施することができる。

以下、本発明の第４の実施例について図４、１０、１１を参照しながら説明する。

図４は本発明の第２の実施例に関わる終端電圧Ｖｔｔ生成部２０４の構成を表すブロック図である。図１０は本発明の第４の実施例に関わるパネル制御回路の構成を表すブロック図である。

パネル制御回路２００において、パネルを駆動するために必要な各種駆動信号の生成やデータ電圧Ｖｄａｔａの設定及び補正などを行う。

図１１は本発明の第４の実施例に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。

まず、図１０、１１に示すようにＮフレーム目のデータ電圧Ｖｄａｔａをパネル制御回路２００に入力する。図１０に示すように、パネル制御回路２００に表示モード検出部２１０を備えており、例えば電気光学表示装置の機能として静止画モードと動画モードを備える。

このとき表示モード検出部２１０に静止画モードを知らせる識別信号が入力されている間は、メモリ２０１にデータ電圧Ｖｄａｔａを記憶したり、データ電圧Ｖｄａｔａを比較したりせず、毎フレーム全ての画素に対して所望のデータ電圧Ｖｄａｔａに書き換えを行う。一方、表示モード検出部２１０に動画モードを知らせる識別信号が入力されている間は、図４、１０、１１に示すように、動きベクトル検出部２１２において各画素ブロックのＮフレーム目のデータ電圧ＶｄａｔａとＮ＋１フレーム目のデータ電圧Ｖｄａｔａを比較し、動きベクトルが検出された画素ブロックの画素のみ所望のデータ電圧Ｖｄａｔａに書き換える。このとき、終端電圧Ｖｔｔは、標準電圧のままである。

一方、動きベクトルが検出されない画素ブロックの画素はデータ電圧ＶｄａｔａをＬｏｗ電圧もしくはＨｉ電圧にする。データ電圧ＶｄａｔａをＬｏｗ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＬｏｗに切り換え、データ電圧ＶｄａｔａをＨｉ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＨｉ電圧に切り換える。

データ電圧Ｖｄａｔａと終端電圧Ｖｔｔを等しくした場合、データ電圧Ｖｄａｔａ入力部１４０に入力されるデータ電圧Ｖｄａｔａは不定となる。そのため、終端電圧ＶｔｔがＨｉ電圧もしくはＬｏｗ電圧となった画素にデータ電圧Ｖｄａｔａを書き込む際は、ＳＷコントローラによる制御でアナログＳＷ１３３をオフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加させないようにする。

このように、データ電圧Ｖｄａｔａが異なる画素のみ所望のデータ電圧Ｖｄａｔａに書き換えることにより、データ電圧Ｖｄａｔａ入力部１４０で発生する電力を小さくすることができる。

図１０の基準電圧Ｖｒｅｆ生成部２０６から生成する基準電圧Ｖｒｅｆは、例えばデータ電圧Ｖｄａｔａの最大値と最小値の中間電位とする。図１０に示すように、終端電圧Ｖｔｔ生成部２０５から生成する終端電圧Ｖｔｔ及び基準電圧Ｖｒｅｆ生成部から生成する基準電圧Ｖｒｅｆをデータ電圧Ｖｄａｔａ入力部１４０に入力する。続いて、データ電圧Ｖｄａｔａ書き換え部２０３において、データ電圧Ｖｄａｔａ比較部２０２の比較結果に基づいてデータ電圧Ｖｄａｔａの切り換えを行う。切り換えを行ったデータ電圧Ｖｄａｔａはガンマ、色ムラ補正回路２０８において、ガンマや色ムラ補正を行う。補正されたデータ電圧Ｖｄａｔａはデータ電圧Ｖｄａｔａ入力部１４０に入力される。また、タイミング生成回路２０７において、各種駆動信号波形が生成される。生成された各種駆動信信号波形はＨ駆動回路１１０、ランプ電圧（ＲＶ）生成回路３００、Ｖシフトレジスタ１２０に入力される。

ただし、本発明の第４の実施例の電気光学表示装置の構成、駆動方法、信号タイミングは、上記のものに限定しない。例えば、上記に記載の駆動方法ではデータ電圧を１行ずつ書き込むため、本発明の第４の実施例を１行単位でしか実施できないが、データ電圧を１画素ずつ書き込む構成にすると本発明の第４の実施例を１画素単位で実施することができる。

以下、本発明の第５の実施例について図４、１２、１３を参照しながら説明する。

図４は本発明の第２の実施例に関わる終端電圧Ｖｔｔ生成部２０４の構成を表すブロック図である。図１２は本発明の第５の実施例に関わるパネル制御回路の構成を表すブロック図である。

パネル制御回路２００において、パネルを駆動するために必要な各種駆動信号の生成やデータ電圧Ｖｄａｔａの設定及び補正などを行う。

図１３は本発明の第５の実施例に関わるデータ電圧Ｖｄａｔａと終端電圧Ｖｔｔの設定フローを表す図である。

まず、図１２、１３に示すようにＮフレーム目のデータ電圧Ｖｄａｔａをパネル制御回路２００に入力する。

第４の実施例の違いとして、電力モード検出部２０９を備えており、例えば電気光学表示装置の機能としてノーマルモードとエコモードを備える。

電力モード検出部２０９にノーマルモードを知らせる識別信号が入力されている間は、メモリ２０１にデータ電圧Ｖｄａｔａを記憶したり、データ電圧Ｖｄａｔａを比較したりせず、毎フレーム全ての画素に対して所望のデータ電圧Ｖｄａｔａに書き換えを行う。

一方、モード検出部２０９にエコモードを知らせる識別信号が入力されている間は、第４の実施例と同様に、図４、１２、１３に示すように、動きベクトル検出部２１２において各画素ブロックのＮフレーム目のデータ電圧ＶｄａｔａとＮ＋１フレーム目のデータ電圧Ｖｄａｔａを比較し、動きベクトルが検出された画素ブロックの画素のみ所望のデータ電圧Ｖｄａｔａに書き換える。このとき、終端電圧Ｖｔｔは、標準電圧のままである。

一方、動きベクトルが検出されない画素ブロックの画素はデータ電圧ＶｄａｔａをＬｏｗ電圧もしくはＨｉ電圧にする。データ電圧ＶｄａｔａをＬｏｗ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＬｏｗに切り換え、データ電圧ＶｄａｔａをＨｉ電圧にした画素については、終端電圧Ｖｔｔ生成部２０４においてデータ電圧Ｖｄａｔａに対応したＨｉ電圧に切り換える。

データ電圧Ｖｄａｔａと終端電圧Ｖｔｔを等しくした場合、データ電圧Ｖｄａｔａ入力部１４０に入力されるデータ電圧Ｖｄａｔａは不定となる。そのため、終端電圧ＶｔｔがＨｉ電圧もしくはＬｏｗ電圧となった画素にデータ電圧Ｖｄａｔａを書き込む際は、ＳＷコントローラによる制御でアナログＳＷ１３３をオフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加させないようにする。

このように、データ電圧Ｖｄａｔａが異なる画素のみ所望のデータ電圧Ｖｄａｔａに書き換えることにより、データ電圧Ｖｄａｔａ入力部１４０で発生する電力を小さくすることができる。

ノーマルモードとエコモードの切り換えはユーザの意思により設定可能である。

図１２の基準電圧Ｖｒｅｆ生成部２０６から生成する基準電圧Ｖｒｅｆは、例えばデータ電圧Ｖｄａｔａの最大値と最小値の中間電位とする。図１２に示すように、終端電圧Ｖｔｔ生成部２０５から生成する終端電圧Ｖｔｔ及び基準電圧Ｖｒｅｆ生成部から生成する基準電圧Ｖｒｅｆをデータ電圧Ｖｄａｔａ入力部１４０に入力する。続いて、データ電圧Ｖｄａｔａ書き換え部２０３において、データ電圧Ｖｄａｔａ比較部２０２の比較結果に基づいてデータ電圧Ｖｄａｔａの切り換えを行う。切り換えを行ったデータ電圧Ｖｄａｔａはガンマ、色ムラ補正回路２０８において、ガンマや色ムラ補正を行う。補正されたデータ電圧Ｖｄａｔａはデータ電圧Ｖｄａｔａ入力部１４０に入力される。また、タイミング生成回路２０７において、各種駆動信号波形が生成される。生成された各種駆動信信号波形はＨ駆動回路１１０、ランプ電圧（ＲＶ）生成回路３００、Ｖシフトレジスタ１２０に入力される。

ただし、本発明の第５の実施例の電気光学表示装置の構成、駆動方法、信号タイミングは、上記のものに限定しない。例えば、上記に記載の駆動方法ではデータ電圧を１行ずつ書き込むため、本発明の第５の実施例を１行単位でしか実施できないが、データ電圧を１画素ずつ書き込む構成にすると本発明の第５の実施例を１画素単位で実施することができる。

各種電子機器に搭載される電気光学表示装置に利用することができる。

１００ 液晶表示パネル、１１０ Ｈ駆動回路、１１１ インプットデータレジスタ、
１１２ データメモリ、１１３ データコンパレータ、１１４ ＳＷコントローラ、
１２０ Ｖシフトレジスタ、１３０ 表示領域、１３１ ランプ電圧（ＲＶ）、
１３２ ＳＷ信号、１３３ アナログＳＷ、１３４ ビデオ線、１３５ 水平走査線、
１３６ 画素トランジスタ、１３７ 画素コンデンサ、１３８ 液晶（ＬＣ）、
１４０ データ電圧Ｖｄａｔａ入力部、２００ パネル制御回路、２０１ メモリ、
２０２ データ電圧Ｖｄａｔａ比較部、２０３ データ電圧Ｖｄａｔａ書き換え部、
２０４ 終端電圧Ｖｔｔ生成部、２０５ 基準電圧Ｖｒｅｆ生成部、
２０６ タイミング生成回路、２０７ ガンマ、色ムラ補正回路、
２０８ 電力モード検出部、２０９ 表示モード検出部、２１０ 操作信号検出部、
２１１ 動きベクトル検出部、３００ ランプ電圧（ＲＶ）生成回路

Claims (5)

1. 複数の画素を有する電気光学表示装置であって、
   １フレーム期間毎に各画素のデータ電圧を記憶するメモリと、
   １フレーム期間毎に各画素のデータ電圧を比較するデータ電圧比較部と、
   前記画像データ電圧比較部の比較結果に基づいて各画素のデータ電圧を切り換えるデータ電圧切り換え部と、
   前記データ電圧切り換え部で処理されたデータ電圧を前記電気光学表示装置の駆動回路に入力するデータ電圧入力部を備え、
   前記データ電圧入力部は抵抗を介して終端電圧で終端されており、
   前記終端電圧を生成する終端電圧生成部を備え、
   前記データ電圧比較部において、Ｎフレーム目（Ｎは正の整数）の各画素のデータ電圧とＮ＋１フレーム目の各画素のデータ電圧を比較し、
   データ電圧が等しい画素については、
   前記データ電圧書き換え部及び前記終端電圧生成部において、Ｎ＋１フレーム目以降のデータ電圧と前記終端電圧の値を調整し、等しくする期間を設けることを特徴とする電気光学表示装置。
2. 通常モードと、
   前記通常モードより消費電力を抑える省エネモードと、を備え、
   前記通常モードもしくは前記省エネモードを検出する電力モード検出部を有し、
   前記電力モード検出部において前記省エネモードが検出された際、
   前記データ電圧比較部において、Ｎフレーム目（Ｎは正の整数）の各画素のデータ電圧とＮ＋１フレーム目の各画素のデータ電圧を比較し、
   データ電圧が等しい画素については、
   前記データ電圧書き換え部及び前記終端電圧生成部において、Ｎ＋１フレーム目以降のデータ電圧と前記終端電圧の値を調整し、等しくする期間を設けることを特徴とする請求項１に記載の電気光学表示装置。
3. 静止画モードと動画モードを備え、
   前記静止画モードまたは前記動画モードを検出する表示モード検出部と、
   操作信号を検出する操作信号検出部を備え、
   静止画モードが選択された際、
   前記データ電圧比較部において、Ｎフレーム目（Ｎは正の整数）の各画素のデータ電圧とＮ＋１フレーム目の各画素のデータ電圧を比較し、
   データ電圧が等しい画素については、
   前記データ電圧比較部において、前記操作信号検出部から画像を変化させる信号を検知しない限り、
   前記データ電圧書き換え部及び前記終端電圧生成部において、Ｎ＋１フレーム目以降のデータ電圧と前記終端電圧の値を調整し、等しくし続けることを特徴とする請求項１に記載の電気光学表示装置。
4. 複数の画素を有する電気光学表示装置であって、
   １フレーム期間毎に各画素ブロックのデータ電圧を記憶するメモリと、
   １フレーム期間毎に各画素ブロックの動きベクトルを検出する動きベクトル検出部と、
   前記動きベクトル検出部の結果に基づいて各画素ブロックのデータ電圧を切り換えるデータ電圧切り換え部と、
   前記データ電圧切り換え部で処理された各画素ブロックのデータ電圧を前記電気光学表示装置の駆動回路に入力するデータ電圧入力部を備え、
   前記各画素ブロックは２画素以上の画素で構成され、
   前記データ電圧入力部は抵抗を介してある一定の終端電圧で終端されており、
   前記終端電圧を生成する終端電圧生成部を備え、
   前記動きベクトル検出部において、前記メモリに記憶されたＮフレーム目（Ｎは正の整数）の画素ブロック内の各画素のデータ電圧と、Ｎ＋１フレーム目の画素ブロック内の各画素のデ−タ電圧を比較し、
   動きベクトルが検出されなかった画素ブロック内の画素については、
   前記データ電圧書き換え部及び前記終端電圧生成部において、Ｎ＋１フレーム目以降の画素ブロック内の画素のデータ電圧と前記終端電圧の値を調整し、等しくする期間を設けることを特徴とする電気光学表示装置。
5. 通常モードと、
   前記通常モードより消費電力を抑える省エネモードと、を備え、
   前記通常モードもしくは前記省エネモードを検出する電力モード検出部を有し、
   前記電力モード検出部において前記省エネモードが検出された際、
   前記データ電圧比較部において、Ｎフレーム目（Ｎは正の整数）の各画素のデータ電圧とＮ＋１フレーム目の各画素のデータ電圧を比較し、
   データ電圧が等しい画素については、
   前記データ電圧書き換え部及び前記終端電圧生成部において、Ｎ＋１フレーム目以降のデータ電圧と前記終端電圧の値を調整し、等しくする期間を設けることを特徴とする請求項４に記載の電気光学表示装置。