JP2018007257A - 合成インダクタンス回路 - Google Patents

Abstract

【課題】インダクタ部品を含む信号処理回路において理想的なインダクタを模倣する合成インダクタ回路を提供する。【解決手段】合成インダクタ回路１１０は、電源ＶＣＣ、ＶＥＥに接続され、出力端子において、入力電圧ＶＩＮに正比例する出力電流ＩＯを供給する、非反転相互コンダクタンス増幅器１１６と、該電源に接続され、かつ、非反転相互コンダクタンス増幅器に接続された電圧増幅器１１４と、該電源に接続され、かつ、電圧増幅器と直列に接続されたＲＣ積分器１１２と、を備える。【選択図】図２

Description

本開示は、一般に、電子回路で使用するための精密なインダクタに関する。

合成回路とは、その挙動が、抵抗器、コンデンサ又はインダクタなどの電気部品の挙動を模倣する回路である。合成回路をブラックボックス内に置き、そのブラックボックスの露出した端子を刺激又は測定する場合、合成されている部品とブラックボックスの電気的性能を区別することは、実質的に不可能である。したがって、合成回路は、任意の電気回路における電気部品の代用となり得る。

合成回路の一応用は、電流計、電圧計、オーム計、回路計などの電気測定機器の完全性を試験するために使用される較正器具におけるものである。一般的に、係る電気計器又は任意の他の測定具の較正では、測定値が正確であるかどうか、あるいは測定具の調整が必要かどうかを明らかにするために、試験される対象装置の代わりに、既知の特性を有する較正標準を代用する必要がある。電気計器の較正では特に、較正標準として合成較正器具が使用され得る。したがって、理想的な抵抗器を模倣する合成回路を含む較正器具は、オーム計の較正に使用され得る。同様に、理想的なコンデンサを模倣する合成回路を含む較正器具は、容量計の較正に使用され得る。

クマール，ユー(Kumar, U)他 "インダクタ・シミュレーション回路の分析的な研究(ANALYTICAL STUDY OF INDUCTOR SIMULATION CIRCUITS)", アクティブ アンド パッシブ エレクトリック コンポーネント (Active and Passive Elec. Comp.), 1989年, 第13巻, P211-227.

理想的なインダクタを模倣するインダクタンス合成回路（inductive synthesis circuit）は、任意の電気回路におけるインダクタの代わりに使用することができる。合成インダクタの一応用は、線材コイルの構築が非実用的又は不便である集積回路におけるものである。広範囲のインダクタンス値にわたって理想的なインダクタとして挙動するインダクタンス合成回路は、インダクタンス計を試験するための較正器具で使用するのに好適である。インダクタンス合成回路は、抵抗合成回路（resistive synthesis circuit）及び容量合成回路（capacitive synthesis circuit）と共に、Ｌ−Ｃ−Ｒメータ又はＬ−Ｃ−Ｒ機能を有する回路計の較正に使用することができる。インダクタンス合成回路はまた、ハイパスフィルタ、ノッチフィルタ、バンドパスフィルタなどのインダクタ部品を含む信号処理回路における理想的なインダクタを模倣するために使用することができる。あるいは、インダクタンス合成回路のモデルは、回路シミュレーションにおいて理想的なインダクタを模倣することができる。

図中、同一の参照符号は、文脈上別途指示がある場合を除き、同様の構成要素又は動作とみなす。図面における構成要素のサイズ及び相対位置は、必ずしも尺度どおりに描かれていない。
図１は電流供給源に接続された合成インダクタＬ_Ｓの回路図である。 図２は本明細書に記載の実施形態に係る、インダクタンス合成回路の回路図である。 図３Ａは本明細書に記載の実施形態に係る、従来のインダクタの代わりにインダクタンス合成回路を含むハイパスフィルタの回路図である。 図３Ｂは本明細書に記載の実施形態に係る、従来のインダクタの代わりにインダクタンス合成回路を含むノッチパスフィルタの回路図である。 図４はインダクタンス合成回路を使用する較正方法のフロー図である。

以下の説明では、本開示の主題のさまざまな態様を完全に理解するために、特定の詳細を明らかにする。しかしながら、本開示の主題は、これらの特定の詳細なしに実行されてもよい。いくつかの例では、本明細書にて開示された主題の実施形態を含む周知の構成及び方法は、本開示の他の態様の説明を不明瞭にしてしまうことを避けるため、詳述していない。

文脈上別途必要とされる場合を除き、明細書及び後続の「特許請求の範囲」の全体を通じて、語「含む（comprise）」及びその変形（「ｃｏｍｐｒｉｓｅｓ」及び「ｃｏｍｐｒｉｓｉｎｇ」など）は、非限定的かつ包括的意味、すなわち、「を含むが、これらに限定されない」として解釈される。

本明細書全体を通じて、「一実施形態」又は「実施形態」への言及は、実施形態に関して記述された特定の特徴、構造、又は特性が、少なくとも１つの実施形態に含まれることを意味する。このため、本明細書全体のさまざまな位置での語句「一実施形態では」又は「実施形態では」は、必ずしもすべてが同じ態様について言及するものではない。更に、特定の特徴、構造、又は特性は、本開示の１つ又は２つ以上の態様において任意の好適な方法で組み合わせてもよい。

本明細書において、特定の実施形態は、製造済みのインダクタンス合成回路を参照して記載しているが、本開示並びに一定の材料、寸法、方法の工程の詳細及び順番への言及は、例示であり、示したものに限定されるべきではない。

ここで、図を見てみると、図１は、一般的なボルテージフォロワ回路１００を示す。一般的なインダクタンス回路１００は、電流源１０２と、入力端子１０４で電流源１０２に接続された誘導負荷Ｌ_ｓと、出力端子１０６と、を含む。本開示の実施形態では、誘導負荷Ｌ_ｓは、他の無誘導回路素子から形成された合成インダクタンスである。

図２は、本開示の実施形態に係る、合成インダクタ回路１１０を示す。合成インダクタ回路１１０は、一般的なインダクタンス回路１００において、誘導負荷Ｌ_ｓの代用となり得る。本開示の一実施形態によると、合成インダクタ回路１１０は、ループ内に配置された、ＲＣ積分器段１１２と、利得Ｇを有する電圧増幅器段１１４と、利得Ｇ_ｍを有する相互コンダクタンス増幅器段１１６と、を含む。電圧増幅器段１１４及び相互コンダクタンス増幅器段１１６は、両方とも、反転増幅器又は非反転増幅器のいずれかとして実装される。

ＲＣ積分器段１１２は、フィードバックループ内にコンデンサＣを有する演算増幅器（オペアンプ）１１８を含む。オペアンプ１１８は、正電源Ｖ_ＣＣ及び負電源Ｖ_ＥＥに接続される。オペアンプ１１８の正入力端子は、接地される。オペアンプ１１８の負入力端子は、入力抵抗器Ｒを介して入力電流を受け入れる。ＲＣ積分器段１１２の出力信号は、

（式中、ｊωは、インダクタンス合成回路１１０のオペレーションの複素周波数である）によって与えられる、電圧Ｖ_ＩＮＴを有する。

電圧増幅器段１１４は、Ｖ_ｏ＝ＧＶ_ＩＮとなるように、利得係数Ｇによって、正端子と負端子との間の入力電圧を増幅するように構成された可変利得増幅器１２０を含む。利得係数Ｇは、任意の正の値であり得る。なお、入力電圧とは、入力ノードＡにおける電圧である。可変利得増幅器１２０は、正電源Ｖ_ＣＣ及び負電源Ｖ_ＥＥから電力を供給される。電圧増幅器段１１４の出力は、ＲＣ積分器段１１２に直接供給される。

非反転相互コンダクタンス増幅器段１１６は、コンダクタンス（Ｉ_ｏｕｔ／Ｖ_ｉｎ）の単位で、利得係数ｇ_ｍを有するオペアンプ１２２を含む。オペアンプ１２２は、正電源Ｖ_ＣＣ及び負電源Ｖ_ＥＥに接続される。ＲＣ積分器段１１２の出力信号は、オペアンプ１２２の正入力端子に直接入る。非反転相互コンダクタンス増幅器段１１６の出力電流Ｉ_ｏは、入力ノードＡを介してオペアンプ１２０の負入力端子に入る。非反転相互コンダクタンス増幅器段１１６は、任意のオペアンプ１２２を含み得、オペアンプ１２２は、自身の出力端子において、入力電圧に正比例する出力電流Ｉ_ｏを供給する。本発明の構成では、Ｉ_ｏ＝ｇ_ｍ Ｖ_ＩＮＴ＝．−Ｉ_ＩＮである。

インダクタンス合成回路１１０の入力インピーダンスは、

による周波数と共に増加する。式（２）に対応するインダクタンス合成回路１１０は、以下の式（３）によって与えられる合成インダクタンスＬ_ｓ＝ｊωＬを有する理想的なインダクタとして挙動する。

合成インダクタンスＬ_ｓは、ループ内のノード（例えば、入力ノードＡ）と基準ノード（例えば、接地）との間で生成される。Ｃ、Ｇ、ｇ_ｍの値を変更することによって、１ｍＨ未満から１００Ｈ超といった広範囲のインダクタ値を正確に合成することができる。可変利得増幅器１２０は、４象限ＣＭＯＳデジタル／アナログ変換器（ＤＡＣ）及び演算増幅器を使用して実現することができ、利得Ｇの微調整を可能にする。

電源Ｖ_ＣＣ及び電源Ｖ_ＥＥがアース及び他の接地から直流的に分離されている場合、合成インダクタ１１０は、任意の回路におけるインダクタＬ_ｓの代用となり得る。インダクタは、多くの場合、信号処理アプリケーションにおいてある発振周波数を選択するために、発振回路及びフィルタ回路において使用される。インダクタンス合成回路１１０がインダクタＬ_ｓとして使用されるフィルタ回路のいくつかの例を以下に示す。

図３Ａは、本開示の実施形態に係る、ハイパスフィルタ１５０を示す。ハイパスフィルタ１５０は、信号処理の技術分野においてよく理解されているように、電圧Ｖ_ＩＮを有する入力信号の低周波成分を遮断する。ハイパスフィルタ１５０は、図２に示すように、抵抗器Ｒと、従来のインダクタの代わりのインダクタンス合成回路Ｌ_ｓとを含む。ハイパスフィルタ１５０がインダクタンス合成回路Ｌ_ｓを用いて構築されている場合、インダクタンス合成回路Ｌ_ｓは、理想的なインダクタの特性を呈するであろう。あるいは、さまざまなタイプの回路をモデル化するマイクロプロセッサによって実行可能な回路シミュレーションを具現化する命令のセットとしてコーディングすることにより、インダクタンス合成回路Ｌ_ｓを記述することもできる。ハイパスフィルタ１５０のシミュレーションにおいて、Ｌ_ｓは、単純なインダクタの代わりに、図２に示す演算増幅器の構成として特定され得る。係る回路シミュレーションの結果は、理想的なインダクタのコイルを特定することによって得られるハイパスフィルタに関する結果と実質的に等しくなるであろう。

図３Ｂは、本開示の実施形態に係る、ノッチフィルタ１６０を示す。ノッチフィルタ１６０は、信号処理の技術分野においてよく理解されているように、電圧Ｖ_ＩＮを有する入力信号の狭い帯域の周波数成分を減衰させる又は遮断する。ノッチフィルタ１６０は、図２に示すように、抵抗器Ｒと、コンデンサＣと、従来のインダクタの代わりのＬ_ｓによって表されるインダクタンス合成回路と、を含む。ノッチフィルタ１６０がインダクタンス合成回路Ｌ_ｓを用いて構築され、かつＡＣ入力電圧源に接続される場合、インダクタンス合成回路Ｌ_ｓは、理想的なインダクタの特性を呈するであろう。あるいは、マイクロプロセッサにより実行可能な回路シミュレーションにおいて、ノッチフィルタ１６０が特定される場合、Ｌ_ｓは、単純なインダクタの代わりに、図２に示す演算増幅器の構成として指定され得る。係る回路シミュレーションの結果は、理想的なインダクタコイルを特定することによって得られるノッチフィルタに関する結果と実質的に等しくなるであろう。

インダクタンス合成回路１１０は、インダクタンス測定器具の較正に使用するための、調整可能で精密かつ安定したインダクタンスを提供する。歴史的に、インダクタンス測定器具は、固定値の標準インダクタ（fixed value standard inductor）のコレクションを用いて較正されてきた。これらのインダクタは、狭い周波数範囲にインダクタの有用性を制限する、直列抵抗及び巻線間容量などの寄生素子を有する。複数の測定周波数において正確なインダクタンス値を提供するためには、これらの非理想的な影響の一部を、複数の周波数において特性決定する必要がある。更に、より大きなインダクタ値では、鉄系金属などの磁性材料からなるコアが必要となり、これらの磁性材料によりサイズ及び重量が増加するため、較正器に実際に含まれ得る値の数が制限される。

インダクタンス合成回路１１０における利得Ｇ及びｇ_ｍ、並びにコンデンサＣを変更することによって、広範囲の周波数にわたる特性決定を必要とせずにインダクタンスを正確にシミュレートするであろう軽量かつコンパクトな回路において、広い範囲のインダクタンス値を実現することができる。

図４は、本開示の実施形態に係る、インダクタンス合成回路１１０を較正標準として使用して電気計器を較正する方法２００における工程を示す。典型的には、電気計器は、単一の電気的パラメータを測定することができるか（例えば、専用のインダクタンス計）、又は複数の電気的パラメータを測定することができる（例えば、抵抗、静電容量、インダクタンス、電圧、電流、及び電力のうちの１つ又は２つ以上を測定する回路計）。

計器は、標準、すなわち、既知の値を有する構成部品を測定することによって較正されてもよい。例えば、インダクタンス計は、標準として適している既知かつ信頼性の高いインダクタンスを有するインダクタを測定することによって較正され得る。同様に、Ｌ−Ｃ−Ｒメータは、インダクタンス、静電容量、及び抵抗の、既知の標準値を使用して較正され得る。しかしながら、係る標準、特にインダクタンス標準を提供することは困難な場合がある。

方法２００は、電気計器のインダクタンスの測定機能を較正するために使用することができ、その際に使用する較正器具は、インダクタを、較正される計器の精度よりも低い許容範囲内に正確かつ確実に合成する。合成インダクタＬ_ｓは、一旦特徴付けられると、インダクタンス標準としてそのまま使用することができる。方法２００は、以下のとおり進められる。

ブロック２０２では、試験対象の電気計器は、インダクタンス合成回路（例えば、図２に示すインダクタンス合成回路１１０）を含む較正器具に接続される。較正器具は、本明細書に記載のインダクタンス合成回路１１０に加えて、当該技術分野において既知である従来の抵抗合成回路及び従来の容量合成回路を備えていてもよい。

ブロック２０４では、計器は、インダクタンスモードに設定され、較正器は、較正設定として選択されたインダクタンス値（例えば、１μＨ）を出力するように設定される。電気計器を使用して、インダクタンス合成回路１１０のインダクタンスを測定する。

ブロック２０６では、電気計器は、電気計器を使用して得られるインダクタンスの測定値が、インダクタンス合成回路１１０によって生成された既知のインダクタンス、すなわち、較正設定値と実質的に一致するように、調整される。

本開示の特定の実施形態は、例示の目的のために本明細書において記載されているが、本開示の趣旨及び範囲から逸脱することなく、さまざまな変形が可能であることが理解されるであろう。上述のさまざまな実施形態は、更なる実施形態を提供するために組み合わせてもよい。必要に応じて、さまざまな特許、特許出願、及び刊行物の概念を用いて、本実施形態の態様を変形し、尚更なる実施形態を提供してもよい。

上記の説明を考慮すれば、実施形態へのこれらの及び他の変更を行うことができる。概して、次の「特許請求の範囲」で使用される用語は、特許請求の範囲を、明細書及び「特許請求の範囲」に開示される特定の実施形態に限定するものとして解釈されるべきではなく、このような特許請求の範囲が権利を有する均等物の全範囲と共にすべての考えられる実施形態を含むものとして解釈されるべきである。したがって、特許請求の範囲は、本開示によって制限されるものではない。

Claims (17)

1. 電源に接続された非反転相互コンダクタンス増幅器であって、該非反転相互コンダクタンス増幅器は、出力端子において、入力電圧に正比例する出力電流を供給する、非反転相互コンダクタンス増幅器と、
   該電源に接続され、かつ該非反転相互コンダクタンス増幅器に接続された電圧増幅器と、
   該電源に接続され、かつ該電圧増幅器と直列に接続された積分器と、を備える、合成インダクタ。
2. 前記積分器は、
   前記電源に接続された演算増幅器であって、該演算増幅器は、正入力端子及び負入力端子並びに出力端子を有する、演算増幅器と、
   該負入力端子と該出力端子との間に接続されたコンデンサと、
   前記電圧増幅器と該負入力端子との間に接続された抵抗器と、を更に備える、請求項１に記載の合成インダクタ。
3. 前記電圧増幅器は、演算増幅器である、請求項１に記載の合成インダクタ。
4. 前記演算増幅器は、４象限ＣＭＯＳデジタル／アナログ変換器（ＤＡＣ）により設定される利得を有する、請求項３に記載の合成インダクタ。
5. 前記電圧増幅器は、トランジスタである、請求項１に記載の合成インダクタ。
6. 既知の合成インダクタンスは、前記出力端子と接地端子との間で生成される、請求項１に記載の合成インダクタ。
7. １つ又は２つ以上の抵抗器及び１つ又は２つ以上のコンデンサに接続された請求項１に記載の合成インダクタを備える、フィルタ回路。
8. 前記フィルタ回路は、ノッチフィルタ又はバンドパスフィルタのうちの１つ又は２つ以上を含む、請求項７に記載のフィルタ回路。
9. 較正方法であって、
   電気計器を、非反転相互コンダクタンス増幅器、電圧増幅器、及び積分器段を含むインダクタンス合成回路に接続することであって、該インダクタンス合成回路は、既知のインダクタンスを生成する、ことと、
   該電気計器を使用して、該インダクタンス合成回路のインダクタンスを測定することと、
   該測定したインダクタンスと該既知のインダクタンスとの間の差を決定することと、
   該測定したインダクタンスが該既知のインダクタンスと実質的に一致するように、該電気計器を、選択した許容範囲内に調整することと、を含む、方法。
10. 前記非反転相互コンダクタンス増幅器は、前記積分器段と前記電圧増幅器との直列の組み合わせに接続されている、請求項９に記載の方法。
11. 前記積分器段は、
    正入力端子、負入力端子、出力端子、及び該負入力端子を該出力端子に接続するフィードバックループを有する演算増幅器と、
    該負入力端子に接続された抵抗器と、
    該フィードバックループ内にあるコンデンサと、を含む、請求項９に記載の方法。
12. 電気回路及び回路部品の較正に使用するための較正装置であって、該較正装置は、ループ状に配置された非反転演算増幅器、電圧増幅器、及び積分器段を含むインダクタンス合成回路を備え、該インダクタンス合成回路は、該ループ内のノードと基準ノードとの間の既知の合成インダクタンスを生成する、較正装置。
13. 抵抗合成回路及び容量合成回路を更に備える、請求項１２に記載の装置。
14. 前記インダクタンス合成回路は、電源を更に備え、前記積分器段は、容量性フィードバックループ及び抵抗器を含む、請求項１２に記載の装置。
15. 前記抵抗器は、４象限ＣＭＯＳデジタル／アナログ変換器である、請求項１２に記載の装置。
16. 回路の性能をモデル化するマイクロプロセッサによって実行可能な回路シミュレーションであって、該回路シミュレーションは、該マイクロプロセッサに接続された非一時的電子メモリに記憶されており、該回路シミュレーションは、
    該回路への１つ又は２つ以上の入力の記述と、
    該回路からの１つ又は２つ以上の出力の記述と、
    合成インダクタの記述と、を含み、該合成インダクタは、
    電源と、
    該電源に接続された非反転相互コンダクタンス増幅器であって、該非反転相互コンダクタンス増幅器は、出力端子において、入力電圧に正比例する出力電流を供給する、非反転相互コンダクタンス増幅器と、
    該電源に接続され、かつ該非反転相互コンダクタンス増幅器と並列に接続された電圧増幅器と、
    該電源に接続され、かつ該電圧増幅器と直列に接続された積分器と、
    該電源に接続された演算増幅器であって、該演算増幅器は、正入力端子及び負入力端子並びに出力端子を有する、演算増幅器と、
    該負入力端子と該出力端子との間に接続されたコンデンサと、
    該電圧増幅器と該負入力端子との間に接続された抵抗器と、を含む、回路シミュレーション。
17. 前記回路は、バンドパスフィルタ及びノッチフィルタのうちの１つ又は２つ以上を含むフィルタ回路である、請求項１６に記載の回路シミュレーション。

Images