JP2018007167A - Switch circuit and semiconductor device employing the same - Google Patents

Switch circuit and semiconductor device employing the same Download PDF

Info

Publication number
JP2018007167A
JP2018007167A JP2016134875A JP2016134875A JP2018007167A JP 2018007167 A JP2018007167 A JP 2018007167A JP 2016134875 A JP2016134875 A JP 2016134875A JP 2016134875 A JP2016134875 A JP 2016134875A JP 2018007167 A JP2018007167 A JP 2018007167A
Authority
JP
Japan
Prior art keywords
switch
line
selector
output line
input line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016134875A
Other languages
Japanese (ja)
Other versions
JP6750353B2 (en
Inventor
阪本 利司
Toshitsugu Sakamoto
利司 阪本
幸秀 辻
Yukihide Tsuji
幸秀 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016134875A priority Critical patent/JP6750353B2/en
Publication of JP2018007167A publication Critical patent/JP2018007167A/en
Application granted granted Critical
Publication of JP6750353B2 publication Critical patent/JP6750353B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high-reliability switch circuit which implements an ideal connection of an input line and an output line.SOLUTION: A switch circuit comprises: multiple changeover switches for which the numbers of input lines and the numbers of output lines are equal to each other; and at least either first selectors for selecting input lines or second selectors for selecting output lines among the multiple changeover switches. In each of the changeover switches, the input lines are connected to the first selectors that are different from each other, and the output lines are connected to the second selectors that are different from each other. The first selector and the second selector select an input line and an output line connected to switch elements turning on the switch element connected to the input line and the output line that should be connected, and do not select an input line and an output line connected to switch elements turning on the switch elements connected to an input line and an output line that should not be connected. In a case where both the first selector and the second selector are included, the first selector and the second selector select an input line and an output line of the same changeover switch.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置に関し、特に不揮発性抵抗変化素子を用いたクロスバスイッチなどのスイッチ回路を搭載した半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device equipped with a switch circuit such as a crossbar switch using a nonvolatile variable resistance element.

利用者が機能をプログラムできるFPGA(Field Programmable Gate Array)は、カスタム設計されたASIC(Application Specific Integrated Circuit)に比べてトランジスタ数が多く、チップサイズが大きくなる問題がある。特に、プログラム情報を記憶するためのSRAM(Static Random Access Memory)と、信号を切り替えるためのパストランジスタを多数必要とする。このSRAMとパストランジスタを小面積の不揮発性抵抗変化素子(以下、抵抗変化スイッチと呼ぶ)に置き換えることによって、チップ面積を小さくできることが非特許文献1に開示されている。   An FPGA (Field Programmable Gate Array) that allows a user to program functions has a problem that the number of transistors is larger and the chip size is larger than a custom-designed ASIC (Application Specific Integrated Circuit). In particular, an SRAM (Static Random Access Memory) for storing program information and a number of pass transistors for switching signals are required. Non-Patent Document 1 discloses that the chip area can be reduced by replacing the SRAM and the pass transistor with a small area nonvolatile resistance change element (hereinafter referred to as a resistance change switch).

特許文献1には、図9Aに示すような、抵抗変化層91での金属イオン移動と電気化学反応とを利用した抵抗変化スイッチ9が開示されている。抵抗変化スイッチ9は、活性電極92と抵抗変化層91と不関電極93との3層構造を有する。活性電極92は、印加された電圧に従って抵抗変化層91に活性電極92の金属を金属イオンとして供給する。一方で不関電極93は、抵抗変化膜91へ金属イオンを供給することはしない。   Patent Document 1 discloses a resistance change switch 9 using metal ion migration and an electrochemical reaction in a resistance change layer 91 as shown in FIG. 9A. The resistance change switch 9 has a three-layer structure of an active electrode 92, a resistance change layer 91, and an indifferent electrode 93. The active electrode 92 supplies the metal of the active electrode 92 as metal ions to the resistance change layer 91 according to the applied voltage. On the other hand, the indifferent electrode 93 does not supply metal ions to the resistance change film 91.

特許文献1では、活性電極の一例として銅を用いている。銅は、集積回路の多層配線の材料として用いられていることから、銅多層配線の内の1つを抵抗変化スイッチの活性電極とすることができる。これにより構造が簡単となり、製造工程を減らすことができる。   In Patent Document 1, copper is used as an example of the active electrode. Since copper is used as a material for the multilayer wiring of the integrated circuit, one of the copper multilayer wiring can be used as an active electrode of the resistance change switch. This simplifies the structure and reduces the manufacturing process.

抵抗変化スイッチ9の動作は以下の通りである。まず、活性電極92を接地して、不関電極93に負電圧を印加すると、活性電極92の銅などの金属が金属イオンとなって抵抗変化層91に溶解する。この金属イオンが抵抗変化層91内で金属となって析出し、析出した金属により活性電極92と不関電極93を接続する金属架橋が形成される。金属架橋で活性電極92と不関電極93とが電気的に接続することで、抵抗変化スイッチ9は高抵抗状態から低抵抗状態へと変化する。   The operation of the resistance change switch 9 is as follows. First, when the active electrode 92 is grounded and a negative voltage is applied to the indifferent electrode 93, a metal such as copper of the active electrode 92 is dissolved into the resistance change layer 91 as metal ions. The metal ions are deposited as a metal in the resistance change layer 91, and a metal bridge that connects the active electrode 92 and the indifferent electrode 93 is formed by the deposited metal. When the active electrode 92 and the indifferent electrode 93 are electrically connected by metal bridge, the resistance change switch 9 changes from the high resistance state to the low resistance state.

次に、前記の低抵抗状態にある抵抗変化スイッチ9の活性電極92を接地して、不関電極93に正電圧を印加すると、金属架橋が金属イオンとして抵抗変化層91内に溶解し、金属架橋の一部が切れる。これにより、活性電極92と不関電極93との金属架橋による電気的接続がなくなり、抵抗変化スイッチ9は高抵抗状態に戻る。なお、電気的接続が完全に切れる前の段階から活性電極92と不関電極93との間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。なお、抵抗変化スイッチ9を前記の高抵抗状態から低抵抗状態にするには、再び不関電極93に負電圧を印加すればよい。   Next, when the active electrode 92 of the resistance change switch 9 in the low resistance state is grounded and a positive voltage is applied to the indifferent electrode 93, the metal bridge is dissolved in the resistance change layer 91 as metal ions, and the metal A part of the bridge is cut. Thereby, the electrical connection by the metal bridge | crosslinking of the active electrode 92 and the indifferent electrode 93 is lose | eliminated, and the resistance change switch 9 returns to a high resistance state. It should be noted that the electrical characteristics have changed since the resistance between the active electrode 92 and the indifferent electrode 93 has increased or the capacitance between the electrodes has changed since the stage before the electrical connection was completely cut off. Connection is lost. In order to change the resistance change switch 9 from the high resistance state to the low resistance state, a negative voltage may be applied to the indifferent electrode 93 again.

特許文献1ではまた、図9Bに示すような2つの抵抗変化スイッチを直列に接続する相補型抵抗変化スイッチ90を開示している。相補型抵抗変化スイッチ90は、スイッチのオフ時信頼性を向上させ、かつプログラム電圧を下げることができる。   Patent Document 1 also discloses a complementary resistance change switch 90 in which two resistance change switches as shown in FIG. 9B are connected in series. The complementary resistance change switch 90 can improve the reliability when the switch is off, and can lower the program voltage.

抵抗変化スイッチでは、低抵抗状態をオン状態、高抵抗状態をオフ状態とする。相補型抵抗変化スイッチ90では、2つの抵抗変化スイッチが低抵抗状態の時をオン状態、2つの抵抗変化スイッチの内の少なくともひとつが高抵抗状態の時をオフ状態とすることができる。また、プログラム電圧とは、抵抗変化スイッチを高抵抗状態から低抵抗状態へ変化させるために必要な電圧を指し、2V以下が望ましい。抵抗変化スイッチをFPGAなどのプログラマブルロジック回路へ応用する場合には、集積回路の動作電圧(例えば1V)が印加されても、抵抗変化が起こらないことが必要である。   In the resistance change switch, the low resistance state is turned on and the high resistance state is turned off. The complementary resistance change switch 90 can be turned on when the two resistance change switches are in the low resistance state, and can be turned off when at least one of the two resistance change switches is in the high resistance state. The program voltage refers to a voltage necessary for changing the resistance change switch from the high resistance state to the low resistance state, and is preferably 2 V or less. When the resistance change switch is applied to a programmable logic circuit such as an FPGA, it is necessary that the resistance change does not occur even when an operating voltage (for example, 1 V) of the integrated circuit is applied.

すなわち、高抵抗状態にある抵抗変化スイッチに、動作電圧に相当する1Vを集積回路の寿命とされる10年間印加しても、低抵抗状態に変化しないオフ時信頼性が必要とされる。相補型抵抗変化スイッチでは、この課題に対して以下の構成により解決が図られ、プログラム電圧を低減しつつ高いオフ時信頼性を得ることに成功している。   That is, even when 1 V corresponding to the operating voltage is applied to the resistance change switch in the high resistance state for 10 years, which is the lifetime of the integrated circuit, the off-state reliability that does not change to the low resistance state is required. The complementary resistance change switch solves this problem by the following configuration, and succeeds in obtaining high off-time reliability while reducing the program voltage.

金属析出型の抵抗変化スイッチは、バイポーラ特性を備えている。相補型抵抗変化スイッチでは、不関電極同士を、もしくは活性電極同士を直列に接続する。図9Bは、不関電極同士を接続している構成を示している。この相補型抵抗変化スイッチ90の両端の活性電極92a、92bの間に電圧を印加すると、電圧の極性に関わらず、2つの抵抗変化スイッチの内の一方は、抵抗変化を起こさない極性の電圧が印加されることになる。この構成によって、集積回路の動作電圧1Vの印加において、高抵抗状態を10年以上維持することが可能とされている。さらに、相補型抵抗変化スイッチ90をプログラムする際には、各々の抵抗変化素子に独立に電圧を印加することで、2V程度の低電圧でのプログラムが可能とされている。なお、活性電極同士を接続する場合も同様である。   The metal deposition type resistance change switch has bipolar characteristics. In a complementary resistance change switch, indifferent electrodes or active electrodes are connected in series. FIG. 9B shows a configuration in which indifferent electrodes are connected to each other. When a voltage is applied between the active electrodes 92a and 92b at both ends of the complementary resistance change switch 90, regardless of the polarity of the voltage, one of the two resistance change switches has a voltage that does not cause a resistance change. Will be applied. With this configuration, it is possible to maintain a high resistance state for 10 years or more when an operating voltage of 1 V is applied to the integrated circuit. Furthermore, when programming the complementary resistance change switch 90, it is possible to program at a low voltage of about 2V by applying a voltage to each resistance change element independently. The same applies when the active electrodes are connected to each other.

相補型抵抗変化スイッチがFPGA等のプログラマブルロジック回路へ適用される場合は、図9Cに示す相補型抵抗変化スイッチ90と選択トランジスタとを接続したスイッチセル900を2次元的にアレイ配置したクロスバスイッチとして用いられる。スイッチセル900において、不関電極は制御線を介して選択トランジスタに接続し、2つの活性電極はそれぞれ入力線と出力線に接続する。   When the complementary resistance change switch is applied to a programmable logic circuit such as an FPGA, as a crossbar switch in which switch cells 900 in which the complementary resistance change switch 90 and the selection transistor shown in FIG. 9C are connected are arranged in a two-dimensional array. Used. In the switch cell 900, the indifferent electrode is connected to the selection transistor via the control line, and the two active electrodes are connected to the input line and the output line, respectively.

図10は、特許文献2に開示された、スイッチセルを2次元状に配置した2×2クロスバスイッチの構成を示す。図10のクロスバスイッチでは、図9Cのスイッチセル900に相当するスイッチセルが2×2個(スイッチセル1000〜1003)配置されている。各々のスイッチセルは、各々、入力線1040、入力線1041、入力線1050、入力線1051、制御線1060、制御線1061に接続している。   FIG. 10 shows a configuration of a 2 × 2 crossbar switch disclosed in Patent Document 2 in which switch cells are two-dimensionally arranged. In the crossbar switch of FIG. 10, 2 × 2 switch cells (switch cells 1000 to 1003) corresponding to the switch cell 900 of FIG. 9C are arranged. Each switch cell is connected to an input line 1040, an input line 1041, an input line 1050, an input line 1051, a control line 1060, and a control line 1061, respectively.

入力線1040は列選択トランジスタ1020に、入力線1041は列選択トランジスタ1021に接続している。出力線1050は行選択トランジスタ1010に、出力線1051は行選択トランジスタ1011に接続している。制御線1060は制御線選択トランジスタ1030に、制御線1061は制御線選択トランジスタ1031に接続している。各選択トランジスタは電圧生成ドライバ1005に接続し、各トランジスタのゲート電圧を制御することにより、各相補型抵抗変化スイッチをプログラムすることができる。   The input line 1040 is connected to the column selection transistor 1020, and the input line 1041 is connected to the column selection transistor 1021. The output line 1050 is connected to the row selection transistor 1010, and the output line 1051 is connected to the row selection transistor 1011. The control line 1060 is connected to the control line selection transistor 1030, and the control line 1061 is connected to the control line selection transistor 1031. Each select transistor is connected to a voltage generation driver 1005, and each complementary resistance change switch can be programmed by controlling the gate voltage of each transistor.

例えば、スイッチセル1000とスイッチセル1003がオン状態に、スイッチセル1001とスイッチセル1002がオフ状態に、各々プログラムされた場合、入力線1040はスイッチセル1000を介して出力線1050に電気的に接続される。また、入力線1041はスイッチセル1003を介して出力線1051に電気的に接続される。以上により、信号のルーティングが可能となる。   For example, when the switch cell 1000 and the switch cell 1003 are programmed to be in the on state and the switch cell 1001 and the switch cell 1002 are in the off state, the input line 1040 is electrically connected to the output line 1050 through the switch cell 1000. Is done. The input line 1041 is electrically connected to the output line 1051 through the switch cell 1003. As described above, signal routing becomes possible.

図11は、特許文献1に開示された相補型抵抗変化スイッチの断面構造を示す。相補型抵抗変化スイッチ1100を構成する第1の抵抗変化スイッチ1101aは、第1銅配線1103aと抵抗変化膜1106と上部電極1107とから構成される。ここで、第1銅配線1101a、抵抗変化膜1106、上部電極1107は、各々、図9Bの活性電極92a、抵抗変化層91a、不関電極93に対応する。   FIG. 11 shows a cross-sectional structure of the complementary resistance change switch disclosed in Patent Document 1. The first resistance change switch 1101a that constitutes the complementary resistance change switch 1100 includes a first copper wiring 1103a, a resistance change film 1106, and an upper electrode 1107. Here, the first copper wiring 1101a, the resistance change film 1106, and the upper electrode 1107 correspond to the active electrode 92a, the resistance change layer 91a, and the indifferent electrode 93 in FIG. 9B, respectively.

また、第2の抵抗変化スイッチ1101bは、第1銅配線1103bと抵抗変化膜1106と上部電極1107とから構成される。ここで、第1銅配線1103b、抵抗変化膜1106、上部電極1107は、各々、図9Bの活性電極92b、抵抗変化層91b、不関電極93に対応する。   The second resistance change switch 1101b includes a first copper wiring 1103b, a resistance change film 1106, and an upper electrode 1107. Here, the first copper wiring 1103b, the resistance change film 1106, and the upper electrode 1107 correspond to the active electrode 92b, the resistance change layer 91b, and the indifferent electrode 93 in FIG. 9B, respectively.

第1銅配線1103aと第1銅配線1103bは、各々、上面以外は第1バリアメタル1104aと第1バリアメタル1104bで覆われ、第1層間絶縁膜1102に埋め込まれている。第1銅配線1103a、1103bの上面は、第1バリア絶縁膜1105で覆われ、第1バリア絶縁膜1105に設けられた開口部を通じて抵抗変化膜1106と接している。   The first copper wiring 1103 a and the first copper wiring 1103 b are covered with the first barrier metal 1104 a and the first barrier metal 1104 b except for the upper surface, and are embedded in the first interlayer insulating film 1102. The upper surfaces of the first copper wirings 1103 a and 1103 b are covered with a first barrier insulating film 1105 and are in contact with the resistance change film 1106 through an opening provided in the first barrier insulating film 1105.

抵抗変化膜1106は、第1バリア絶縁膜1105の開口部を被覆し、一部は第1バリア絶縁膜1105の上面と接している。抵抗変化膜1106は上部電極1107と接している。上部電極1107は、表面が第2バリアメタル1109で覆われた銅のプラグ1110と接している。プラグ1110は第2銅配線1111と接している。プラグ1110および第2銅配線1111は第2層間絶縁膜1108に埋め込まれ、第2銅配線1111の上面は第2バリア絶縁膜1112で被覆されている。   The resistance change film 1106 covers the opening of the first barrier insulating film 1105, and a part thereof is in contact with the upper surface of the first barrier insulating film 1105. The resistance change film 1106 is in contact with the upper electrode 1107. The upper electrode 1107 is in contact with a copper plug 1110 whose surface is covered with a second barrier metal 1109. Plug 1110 is in contact with second copper wiring 1111. The plug 1110 and the second copper wiring 1111 are embedded in the second interlayer insulating film 1108, and the upper surface of the second copper wiring 1111 is covered with the second barrier insulating film 1112.

相補型抵抗変化スイッチによるクロスバスイッチを用いたFPGAは、SRAMとパストランジスタを用いたFPGAに比べて、低消費電力性能や低信号遅延性能に優れていることが、非特許文献1に開示されている。   Non-Patent Document 1 discloses that an FPGA using a crossbar switch by a complementary resistance change switch is superior in low power consumption performance and low signal delay performance compared to an FPGA using an SRAM and a pass transistor. Yes.

国際公開第2012/043502号International Publication No. 2012/043502 国際公開第2013/190741号International Publication No. 2013/190741

M.Miyamura et al.,“0.5−V Highly Power−Efficient Programmable Logic using Nonvolatile Configuration Switch in BEOL”,Proceedings of the 2015 ACM/SIGDA International Symposium on Field−Programmable Gate Arrays,Pages 236−239,2015.M.M. Miyamura et al. , “0.5-V Highly Power-Efficient Programmable Logic using Nonvolatile Configuration Switch in BEOL”, Proceedings of the Propagation 15 ACM / SIGDA International Symposium.

しかしながら、特許文献1や特許文献2や非特許文献1に開示されている相補型抵抗変化スイッチを用いたクロスバスイッチは、以下の課題を有している。すなわち、本来、低抵抗状態にプログラミングされているべき抵抗変化スイッチが高抵抗状態であった場合、また、高抵抗状態であるべき抵抗変化スイッチが低抵抗状態であった場合、入力線は正しい出力線に接続できなくなる。その結果、誤った接続により正しい演算が行われない、また、信号が衝突して集積回路が壊れるなどの障害が生じることとなる。   However, the crossbar switch using the complementary resistance change switch disclosed in Patent Document 1, Patent Document 2, and Non-Patent Document 1 has the following problems. That is, if the resistance change switch that should be programmed to the low resistance state is in the high resistance state, and if the resistance change switch that should be in the high resistance state is in the low resistance state, the input line is output correctly. Cannot connect to the line. As a result, a correct operation cannot be performed due to an incorrect connection, and a failure such as a breakage of an integrated circuit due to a signal collision occurs.

相補型抵抗変化スイッチの以上のような不具合の原因としては、プログラミングの際のノイズ信号や環境温度や高エネルギー宇宙線などによる誤動作が想定される。特許文献1や特許文献2や非特許文献1に開示されている相補型抵抗変化スイッチを用いたクロスバスイッチは、相補型抵抗変化スイッチの以上のような不具合を防ぐことができない。   As a cause of the above-described malfunction of the complementary resistance change switch, a malfunction due to a noise signal at the time of programming, environmental temperature, high energy cosmic rays, or the like is assumed. The crossbar switch using the complementary resistance change switch disclosed in Patent Literature 1, Patent Literature 2, and Non-Patent Literature 1 cannot prevent the above-described problems of the complementary resistance change switch.

本発明は、上記の課題に鑑みてなされたものであり、その目的は、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a switch circuit such as a crossbar switch with high reliability capable of realizing a connection between an input line and an output line. is there.

本発明によるスイッチ回路は、入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、前記複数の前記切替スイッチ間で、前記入力線の選択をする第1のセレクタと、前記出力線の選択をする第2のセレクタと、の少なくとも一方と、を有し、前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第1のセレクタに接続し、前記出力線各々は互いに異なる前記第2のセレクタに接続し、前記第1のセレクタと前記第2のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、前記第1のセレクタと前記第2のセレクタの両方を有する場合、前記第1のセレクタと前記第2のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する。   The switch circuit according to the present invention includes an input line, an output line, and a switch element that is connected to the input line and the output line to enable signal transmission by the input line and the output line. A plurality of change-over switches having the same number of input lines and the same number of output lines; a first selector for selecting the input line among the plurality of change-over switches; and the selection of the output line At least one of the second selectors, wherein each of the input lines of each of the changeover switches is connected to a different first selector, and each of the output lines is different from each other. The first selector and the second selector are connected to a selector, and the input line to be connected and the input line to be connected to the switch element in which the switch element to be connected to the output line is ON Each of the output lines is selected, and the input line that should not be connected and the switch element that is connected to the output line are turned on. When both the selector and the second selector are provided, the first selector and the second selector respectively select the input line and the output line of the same changeover switch.

本発明による半導体装置は、入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、前記複数の前記切替スイッチ間で、前記入力線の選択をする第1のセレクタと、前記出力線の選択をする第2のセレクタと、の少なくとも一方と、を有し、前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第1のセレクタに接続し、前記出力線各々は互いに異なる前記第2のセレクタに接続し、前記第1のセレクタと前記第2のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、前記第1のセレクタと前記第2のセレクタの両方を有する場合、前記第1のセレクタと前記第2のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、スイッチ回路を有する。   A semiconductor device according to the present invention includes an input line, an output line, and a switch element that is connected to the input line and the output line to enable signal transmission through the input line and the output line. A plurality of change-over switches having the same number of input lines and the same number of output lines; a first selector for selecting the input line among the plurality of change-over switches; and the selection of the output line At least one of the second selectors, wherein each of the input lines of each of the changeover switches is connected to a different first selector, and each of the output lines is different from each other. The first selector and the second selector are connected to a selector, and the input line to be connected to the switch element in which the switch element to be connected to the input line and the output line to be connected is ON Selecting each of the force lines, and not selecting the input line and the output line connected to the switch element in which the switch element connected to the input line and the output line, which should not be connected, is on. When both the selector and the second selector are included, the first selector and the second selector each include a switch circuit that selects the input line and the output line of the same selector switch.

本発明によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することができる。   According to the present invention, it is possible to provide a switch circuit such as a highly reliable crossbar switch that can realize a desired connection between an input line and an output line.

本発明の第1の実施形態のスイッチ回路の構成を示す図である。It is a figure which shows the structure of the switch circuit of the 1st Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の構成を示す図である。It is a figure which shows the structure of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の構成の一部(第1のクロスバスイッチ)を示す図である。It is a figure which shows a part (1st crossbar switch) of the structure of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の構成の一部(第2のクロスバスイッチ)を示す図である。It is a figure which shows a part (2nd crossbar switch) of a structure of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の構成の一部(第1のクロスバスイッチの別の例)を示す図である。It is a figure which shows a part of structure of the crossbar switch circuit of the 2nd Embodiment of this invention (another example of a 1st crossbar switch). 本発明の第2の実施形態のクロスバスイッチ回路の抵抗変化スイッチの構成を示す図である。It is a figure which shows the structure of the resistance change switch of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の相補型抵抗変化スイッチの構成を示す図である。It is a figure which shows the structure of the complementary resistance change switch of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路のスイッチセルの構成を示す図である。It is a figure which shows the structure of the switch cell of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の回路構成を示す図である。It is a figure which shows the circuit structure of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路の回路構成の一部を示す図である。It is a figure which shows a part of circuit structure of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第2の実施形態のクロスバスイッチ回路のデバイス構造を示す断面図である。It is sectional drawing which shows the device structure of the crossbar switch circuit of the 2nd Embodiment of this invention. 本発明の第3の実施形態のクロスバスイッチ回路の構成を示す図である。It is a figure which shows the structure of the crossbar switch circuit of the 3rd Embodiment of this invention. 本発明の第3の実施形態のクロスバスイッチ回路の多数決論理回路の真理値表を示す図である。It is a figure which shows the truth table of the majority logic circuit of the crossbar switch circuit of the 3rd Embodiment of this invention. 本発明の第3の実施形態のクロスバスイッチ回路のデバイス構造を示す断面図である。It is sectional drawing which shows the device structure of the crossbar switch circuit of the 3rd Embodiment of this invention. 関連する抵抗変化スイッチの構成を示す図である。It is a figure which shows the structure of a related resistance change switch. 関連する相補型抵抗変化スイッチの構成を示す図である。It is a figure which shows the structure of a related complementary resistance change switch. 関連するスイッチセルの構成を示す図である。It is a figure which shows the structure of a related switch cell. 関連するクロスバスイッチ回路の回路構成を示す図である。It is a figure which shows the circuit structure of the related crossbar switch circuit. 関連する相補型抵抗変化スイッチのデバイス構造を示す断面図である。It is sectional drawing which shows the device structure of the related complementary resistance change switch.

以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態のスイッチ回路の構成を示す図である。本実施形態のスイッチ回路1は、入力線11と、出力線12と、入力線11と出力線12に接続しオンすることで入力線11と出力線12の信号伝達を可能にするスイッチ素子13と、を有する複数の切替スイッチ14を有する。複数の切替スイッチ14は、入力線11の数が互いに等しく、出力線12の数が互いに等しい。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the preferred embodiments described below are technically preferable for carrying out the present invention, but the scope of the invention is not limited to the following.
(First embodiment)
FIG. 1 is a diagram illustrating a configuration of a switch circuit according to a first embodiment of the present invention. The switch circuit 1 according to this embodiment includes an input line 11, an output line 12, and a switch element 13 that enables signal transmission between the input line 11 and the output line 12 by being connected to the input line 11 and the output line 12 and turned on. And a plurality of changeover switches 14. The plurality of changeover switches 14 have the same number of input lines 11 and the same number of output lines 12.

さらに、前記複数の切替スイッチ14間で、入力線11の選択をする第1のセレクタ15と、出力線12の選択をする第2のセレクタ16と、の少なくとも一方を有する。さらに、切替スイッチ14各々の、入力線11各々は互いに異なる第1のセレクタ15に接続し、出力線12各々は互いに異なる第2のセレクタ16に接続する。   Further, at least one of a first selector 15 for selecting the input line 11 and a second selector 16 for selecting the output line 12 is provided between the plurality of changeover switches 14. Furthermore, each input line 11 of each changeover switch 14 is connected to a different first selector 15, and each output line 12 is connected to a different second selector 16.

さらに、第1のセレクタ15と第2のセレクタ16は、接続すべき入力線11と出力線12に接続するスイッチ素子13がオンであるスイッチ素子13に接続する入力線11と出力線12を各々選択する。第1のセレクタ15と第2のセレクタ16は、接続すべきでない入力線11と出力線12に接続するスイッチ素子13がオンであるスイッチ素子13に接続する入力線11と出力線12を選択しない。さらに、第1のセレクタ15と第2のセレクタ16の両方を有する場合、第1のセレクタ15と第2のセレクタ16は、同じ切替スイッチ14の入力線11と出力線12を各々選択する。   Further, the first selector 15 and the second selector 16 respectively connect the input line 11 and the output line 12 connected to the switch element 13 in which the switch element 13 connected to the input line 11 and the output line 12 to be connected is ON. select. The first selector 15 and the second selector 16 do not select the input line 11 and the output line 12 connected to the switch element 13 in which the switch element 13 connected to the input line 11 and the output line 12 that should not be connected is ON. . Further, when both the first selector 15 and the second selector 16 are provided, the first selector 15 and the second selector 16 respectively select the input line 11 and the output line 12 of the same selector switch 14.

本実施形態のスイッチ回路1によれば、正しいオン状態のスイッチ素子13に繋がる入力線11と出力線12を選択することができる。これにより、入力線11の信号を正しい出力線12に導くことができる。   According to the switch circuit 1 of the present embodiment, it is possible to select the input line 11 and the output line 12 connected to the switch element 13 that is correctly turned on. Thereby, the signal of the input line 11 can be guided to the correct output line 12.

以上のように、本実施形態によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いスイッチ回路を提供することができる。
(第2の実施形態)
図2Aは、本発明の第2の実施形態のスイッチ回路であるクロスバスイッチ回路2の構成を示す図である。図2Bは、本実施形態のクロスバスイッチ回路2を構成する第1のクロスバスイッチ21の構成を示す図である。図2Cは、本実施形態のクロスバスイッチ回路2を構成する第2のクロスバスイッチ22の構成を示す図である。
As described above, according to the present embodiment, it is possible to provide a highly reliable switch circuit that can realize the desired connection between the input line and the output line.
(Second Embodiment)
FIG. 2A is a diagram illustrating a configuration of a crossbar switch circuit 2 that is a switch circuit according to a second embodiment of the present invention. FIG. 2B is a diagram illustrating a configuration of the first crossbar switch 21 included in the crossbar switch circuit 2 of the present embodiment. FIG. 2C is a diagram showing a configuration of the second crossbar switch 22 constituting the crossbar switch circuit 2 of the present embodiment.

クロスバスイッチ回路2は、第1のクロスバスイッチ21と、第1のクロスバスイッチ21に重なる第2のクロスバスイッチ22と、セレクタ25と、セレクタ26と、情報提供部27とを有する。   The crossbar switch circuit 2 includes a first crossbar switch 21, a second crossbar switch 22 that overlaps the first crossbar switch 21, a selector 25, a selector 26, and an information providing unit 27.

第1のクロスバスイッチ21は、平面内で略同一方向に延在する第1の入力線211a、211b、211cと、これらに平面視で交わり同じ平面内で略同一方向に延在する第1の出力線212a、212b、212cとを有する。第1の入力線211と第1の出力線212とは、例えば略直交する。さらに、これら第1の入力線211と第1の出力線212の平面視での交点ごとに設けられ、これら第1の入力線211と第1の出力線212に接続し、これら第1の入力線211と第1の出力線212の接続をオン/オフする第1のスイッチセル213a〜213iを有する。   The first crossbar switch 21 includes first input lines 211a, 211b, and 211c that extend in substantially the same direction in the plane, and a first input line that intersects these in a plan view and extends in the same direction in the same plane. Output lines 212a, 212b, and 212c. The first input line 211 and the first output line 212 are, for example, substantially orthogonal. Further, the first input line 211 and the first output line 212 are provided at intersections in plan view, and are connected to the first input line 211 and the first output line 212. First switch cells 213a to 213i for turning on / off the connection between the line 211 and the first output line 212 are provided.

第2のクロスバスイッチ22は、平面内で略同一方向に延在する第2の入力線221a、221b、221cと、これらに平面視で交わり同じ平面内で略同一方向に延在する第2の出力線222a、222b、222cとを有する。第2の入力線221と第2の出力線222とは、例えば略直交する。さらに、これら第2の入力線221と第2の出力線222の平面視での交点ごとに設けられ、これら第2の入力線221と第2の出力線222に接続し、これら第2の入力線221と第2の出力線222の接続をオン/オフする第2のスイッチセル223a〜223iを有する。   The second crossbar switch 22 includes second input lines 221a, 221b, and 221c that extend in substantially the same direction in the plane, and a second input line 221a, 221b, and 221c that intersects these in plan view and extends in the same direction in the same plane Output lines 222a, 222b, and 222c. For example, the second input line 221 and the second output line 222 are substantially orthogonal to each other. Further, the second input line 221 and the second output line 222 are provided at intersections in plan view, and are connected to the second input line 221 and the second output line 222, and these second input lines are connected. Second switch cells 223a to 223i for turning on / off the connection between the line 221 and the second output line 222 are provided.

セレクタ25は、第1の入力線211aと第2の入力線221aの組、第1の入力線211bと第2の入力線221bの組、第1の入力線211cと第2の入力線221cの組ごとに設けられている。入線23は、セレクタ25で選択された第1の入力線211もしくは第2の入力線221に接続する。   The selector 25 includes a set of the first input line 211a and the second input line 221a, a set of the first input line 211b and the second input line 221b, and a set of the first input line 211c and the second input line 221c. It is provided for each group. The incoming line 23 is connected to the first input line 211 or the second input line 221 selected by the selector 25.

セレクタ26は、第1の出力線212aと第2の出力線222aの組、第1の出力線212bと第2の出力線222bの組、第1の出力線212cと第2の出力線222cの組ごとに設けられている。出線24は、セレクタ26で選択された第1の出力線212もしくは第2の出力線222に接続する。   The selector 26 includes a set of the first output line 212a and the second output line 222a, a set of the first output line 212b and the second output line 222b, and a set of the first output line 212c and the second output line 222c. It is provided for each group. The outgoing line 24 is connected to the first output line 212 or the second output line 222 selected by the selector 26.

また、セレクタ26は、第1の入力線211と第2の入力線221に各々入力した信号の、第1の出力線212と第2の出力線222からの出力信号を、各々、モニタリングすることができる。   The selector 26 also monitors the output signals from the first output line 212 and the second output line 222 of the signals input to the first input line 211 and the second input line 221, respectively. Can do.

なお、セレクタ26とは別に検知器(図示省略)を設けて、第1の出力線212と第2の出力線222からの各々の出力信号をモニタリングし、モニタリングの結果を各セレクタ26に提供するようにしてもよい。すなわち、セレクタ26が前記検知器を内蔵していてもよく、前記検知器を別に設けていてもよい。   In addition, a detector (not shown) is provided separately from the selector 26 to monitor each output signal from the first output line 212 and the second output line 222 and provide the result of monitoring to each selector 26. You may do it. That is, the selector 26 may incorporate the detector, or the detector may be provided separately.

セレクタ25とセレクタ26は、第1のクロスバスイッチ21の第1の入力線211と第1の出力線212の組、もしくは、第2のクロスバスイッチ22の第2の入力線221と第2の出力線222の組の、いずれか一方を選択する。セレクタ25とセレクタ26は、第1の入力線211と第1の出力線212の接続をオン/オフする第1のスイッチセル213が正しいオン状態の場合、第1の入力線211と第1の出力線212の組を選択する。また、第2の入力線221と第2の出力線222の接続をオン/オフする第2のスイッチセル223が正しいオン状態の場合、第2の入力線221と第2の出力線222の組を選択する。   The selector 25 and the selector 26 are a set of the first input line 211 and the first output line 212 of the first crossbar switch 21 or the second input line 221 and the second output of the second crossbar switch 22. Either one of the set of lines 222 is selected. When the first switch cell 213 that turns on / off the connection between the first input line 211 and the first output line 212 is in the correct on state, the selector 25 and the selector 26 are connected to the first input line 211 and the first output line 212. A set of output lines 212 is selected. Further, when the second switch cell 223 for turning on / off the connection between the second input line 221 and the second output line 222 is in the correct on state, the set of the second input line 221 and the second output line 222 is set. Select.

セレクタ25とセレクタ26は、第1のスイッチセル213のオン状態と第2のスイッチセル223のオン状態のどちらも正しい場合、予め決めておいたどちらかの組を選択する。もしくは両方の組を選択してもよい。また、どちらも誤ったオフ状態の場合、第1のスイッチセル213と第2のスイッチセル223の少なくとも一方をオン状態に再設定することで、正しいオン状態となったスイッチセルに接続する組を選択することができる。   When both the ON state of the first switch cell 213 and the ON state of the second switch cell 223 are correct, the selector 25 and the selector 26 select one of the predetermined groups. Alternatively, both sets may be selected. Also, if both are in the wrong OFF state, by resetting at least one of the first switch cell 213 and the second switch cell 223 to the ON state, a pair connected to the switch cell in the correct ON state is obtained. You can choose.

情報提供部27は、スイッチセルのオン/オフを事前に設定(プログラム)した際のスイッチセルごとのオン/オフの設定情報を保持し、これをセレクタ25とセレクタ26に提供する。すなわち、情報提供部27は、オン/オフの設定情報を保持するメモリと、これをセレクタ25とセレクタ26に提供する回路とを有する。   The information providing unit 27 holds on / off setting information for each switch cell when the on / off of the switch cell is set (programmed) in advance, and provides the information to the selector 25 and the selector 26. That is, the information providing unit 27 includes a memory that holds on / off setting information and a circuit that provides the memory to the selector 25 and the selector 26.

このオン/オフの設定情報に基づいて、セレクタ25とセレクタ26は、正しいオン状態のスイッチセルに接続する第1の入力線211と第1の出力線212の組、もしくは第2の入力線221と第2の出力線222の組を選択することができる。   Based on the on / off setting information, the selector 25 and the selector 26 are a pair of the first input line 211 and the first output line 212 or the second input line 221 connected to the switch cell in the correct on state. And the second output line 222 can be selected.

例えば、オン/オフの設定情報において、第1のスイッチセル213aと第2のスイッチセル223aはオン(●)であるとする。セレクタ25aとセレクタ26aが、第1の入力線211aと第1の出力線212aの組を選択すると、第1のスイッチセル213aは誤ったオフ(○)になっているため、セレクタ26aは、入線23から入力する信号を受けることができない。そこで、セレクタ26aは、この結果に基づいて第2の出力線222aを選択する。セレクタ26aは、第2の出力線222aを選択したことをセレクタ25aに通知する。セレクタ25aは、この通知を受けて、第2の入力線221aを選択する。   For example, in the on / off setting information, the first switch cell 213a and the second switch cell 223a are assumed to be on (●). When the selector 25a and the selector 26a select a pair of the first input line 211a and the first output line 212a, the first switch cell 213a is erroneously turned off (O). 23 cannot receive a signal input from the terminal 23. Therefore, the selector 26a selects the second output line 222a based on this result. The selector 26a notifies the selector 25a that the second output line 222a has been selected. Upon receiving this notification, the selector 25a selects the second input line 221a.

第2のスイッチセル223aは正しいオン(●)になっているため、セレクタ26aは、入線23から入力する信号を受けることができる。セレクタ26aは、この結果をセレクタ25aに通知する。こうしてセレクタ25aとセレクタ26aは、第2の入力線221aと第2の出力線222aの組を選択することに決定する。入線23から入力する信号は、第2のクロスバスイッチ22の第2の入力線221aと第2の出力線222aの組を介して、出線24から出力される。   Since the second switch cell 223 a is correctly turned on (●), the selector 26 a can receive a signal input from the incoming line 23. The selector 26a notifies this result to the selector 25a. Thus, the selector 25a and the selector 26a decide to select a pair of the second input line 221a and the second output line 222a. A signal input from the input line 23 is output from the output line 24 through a set of the second input line 221a and the second output line 222a of the second crossbar switch 22.

また、図2Dは、第1のクロスバスイッチ21において、図2Bと異なり、第1のスイッチセル213dが誤ったオン(●)の場合を示す。ここでは、オン/オフの設定情報において、第1のスイッチセル213aと第2のスイッチセル223aはオン(●)、第1のスイッチセル213dと第2のスイッチセル223dはオフ(○)、第1のスイッチセル213eと第2のスイッチセル223eはオン(●)であるとする。   2D shows a case where the first switch cell 213d is erroneously turned on (●) in the first crossbar switch 21, unlike FIG. 2B. Here, in the on / off setting information, the first switch cell 213a and the second switch cell 223a are on (●), the first switch cell 213d and the second switch cell 223d are off (◯), Assume that the first switch cell 213e and the second switch cell 223e are on (●).

セレクタ25aとセレクタ26aが、第1のクロスバスイッチ21の第1の入力線211aと第1の出力線212aの組を選択すると、第1のスイッチセル213aは正しいオン(●)になっているため、セレクタ26aは、入線23から入力する信号を受けることができる。しかしながら、この時、セレクタ25bとセレクタ26bが、第1の入力線211bと第1の出力線212bの組を選択すると、第1のスイッチセル213dは誤ったオン(●)になっているため、セレクタ26bは、第1の入力線211aの信号を受けてしまう。   When the selector 25a and the selector 26a select the pair of the first input line 211a and the first output line 212a of the first crossbar switch 21, the first switch cell 213a is correctly turned on (●). The selector 26 a can receive a signal input from the incoming line 23. However, at this time, if the selector 25b and the selector 26b select the pair of the first input line 211b and the first output line 212b, the first switch cell 213d is erroneously turned on (●). The selector 26b receives the signal of the first input line 211a.

セレクタ26bが、例えばクロックのタイミングなどの第1の入力線211aの信号の特徴から、第1の入力線211aの信号を受けたことを確認すると、以下の第1と第2の動作のいずれかが可能である。   When the selector 26b confirms that the signal of the first input line 211a is received from the characteristics of the signal of the first input line 211a such as the timing of the clock, for example, one of the following first and second operations is performed. Is possible.

第1の動作としては、セレクタ25bとセレクタ26bが、第2の入力線221bと第2の出力線222bの組に切り替える。これにより、セレクタ26bは、第1の入力線211aの信号を受けずに、第2の入力線221bの信号だけを受けることができる。また、セレクタ26aは、第1の入力線211aの信号を受けることができる。   As the first operation, the selector 25b and the selector 26b switch to a pair of the second input line 221b and the second output line 222b. Accordingly, the selector 26b can receive only the signal of the second input line 221b without receiving the signal of the first input line 211a. The selector 26a can receive the signal of the first input line 211a.

第2の動作としては、セレクタ26aがセレクタ26bから、セレクタ26bが第1の入力線211aの信号を受けたとの通知を受けると、セレクタ25aとセレクタ26aが、第2のクロスバスイッチ22の第2の入力線221aと第2の出力線222aの組に切り替える。これにより、セレクタ26bは、第1の入力線211aの信号を受けずに、第1の入力線211bの信号だけを受けることができる。また、セレクタ26aは、第2の入力線221aの信号を受けることができる。   As the second operation, when the selector 26a receives a notification from the selector 26b that the selector 26b has received the signal of the first input line 211a, the selector 25a and the selector 26a are connected to the second crossbar switch 22. Switch to the set of the input line 221a and the second output line 222a. Thereby, the selector 26b can receive only the signal of the first input line 211b without receiving the signal of the first input line 211a. Further, the selector 26a can receive the signal of the second input line 221a.

以上のようにして、セレクタ25とセレクタ26は、オン/オフの設定情報に基づいて、正しいオン/オフ状態を有するスイッチセルを介した、入線23と出線24の接続を実現することができる。   As described above, the selector 25 and the selector 26 can realize the connection between the incoming line 23 and the outgoing line 24 via the switch cell having the correct on / off state based on the on / off setting information. .

なお、入線23と出線24の接続が1対1対応ではなく、1対多対応、もしくは多対1対応と予め設定されている場合が存在する。この場合は、各々の入線23の信号が所定の出線24に供給されるように、正しいオン/オフ状態を有するスイッチセルを介した入線23と出線24の接続を、各々実現すればよい。   There are cases where the connection between the incoming line 23 and the outgoing line 24 is preset as one-to-many correspondence or many-to-one correspondence instead of one-to-one correspondence. In this case, the connection between the incoming line 23 and the outgoing line 24 via the switch cell having the correct on / off state may be realized so that the signal of each incoming line 23 is supplied to the predetermined outgoing line 24. .

なお、図2Aのクロスバスイッチ回路2は、第1のクロスバスイッチ21と第2のクロスバスイッチ22とを重ねた2層構成であるが、これには限定されず、任意の積層数の構成とすることができる。また、第1のクロスバスイッチ21と第2のクロスバスイッチ22は、共に3本の入力線と3本の出力線とを有するが、これには限定されず、共に任意の1本以上の入力線と任意の1本以上の出力線とすることができる。   The crossbar switch circuit 2 in FIG. 2A has a two-layer configuration in which the first crossbar switch 21 and the second crossbar switch 22 are stacked. However, the configuration is not limited to this, and the number of stacks is arbitrary. be able to. The first crossbar switch 21 and the second crossbar switch 22 both have three input lines and three output lines. However, the present invention is not limited to this, and any one or more input lines can be used. And any one or more output lines.

なお、クロスバスイッチ回路2は、第1のクロスバスイッチ21と第2のクロスバスイッチ22には同じオン/オフを設定し、どちらかに誤りがあった場合は、正しい方を選択するとしているが、これには限定されない。クロスバスイッチ2は、第1のクロスバスイッチ21と第2のクロスバスイッチ22には別々のオン/オフを設定し、クロスバスイッチに繋がる論理回路の演算に合わせて、第1のクロスバスイッチ21と第2のクロスバスイッチ22のいずれかを選択するようにすることもできる。   The crossbar switch circuit 2 sets the same on / off for the first crossbar switch 21 and the second crossbar switch 22 and selects the correct one when there is an error. This is not a limitation. The crossbar switch 2 sets separate on / off for the first crossbar switch 21 and the second crossbar switch 22, and the first crossbar switch 21 and the second crossbar switch 22 are set in accordance with the operation of the logic circuit connected to the crossbar switch. Any one of the crossbar switches 22 may be selected.

なお、クロスバスイッチ回路2は、セレクタ25を省略することができる。すなわち、入線23から入力する信号が、第1の入力線211と第2の入力線221の双方に供給されていても、セレクタ26が正しいオン状態のスイッチセルに繋がっている第1の出力線212もしくは第2の出力線222を選択することによって、入線23から入力する信号を正しい出線24に出力することができる。このとき、セレクタ26は、各入力線から入力する各信号を識別することができればよい。各入力線から入力する各信号の識別には、例えば、各入力線から入力する各信号のクロックのタイミングなどを用いることができる。   In the crossbar switch circuit 2, the selector 25 can be omitted. That is, even if the signal input from the input line 23 is supplied to both the first input line 211 and the second input line 221, the first output line connected to the switch cell in which the selector 26 is correctly turned on. By selecting 212 or the second output line 222, the signal input from the incoming line 23 can be output to the correct outgoing line 24. At this time, the selector 26 only needs to be able to identify each signal input from each input line. For identifying each signal input from each input line, for example, the timing of the clock of each signal input from each input line can be used.

また、クロスバスイッチ回路2は、セレクタ26を省略することができる。このとき、第1の出力線212と第2の出力線222の各々の出力信号をモニタリングし、モニタリングの結果を各セレクタ25に提供する検知器(図示省略)を設ける。セレクタ25は、検知器のモニタリングの結果を受けて、正しいオン状態のスイッチセルに繋がっている第1の入力線211もしくは第2の入力線221を選択することによって、入線23から入力する信号を正しい出線24に出力することができる。なお、各セレクタ25は、前記検知器を内蔵していてもよい。   Further, the crossbar switch circuit 2 can omit the selector 26. At this time, a detector (not shown) that monitors each output signal of the first output line 212 and the second output line 222 and provides the result of monitoring to each selector 25 is provided. The selector 25 receives the result of monitoring by the detector, selects the first input line 211 or the second input line 221 connected to the switch cell in the correct ON state, and thereby receives a signal input from the input line 23. A correct output line 24 can be output. Each selector 25 may incorporate the detector.

クロスバスイッチ回路2のスイッチセルには、抵抗変化スイッチを使用することができる。図3Aは、クロスバスイッチ回路2の抵抗変化スイッチ3の基本構成を示す図である。抵抗変化スイッチ3は、活性電極32と抵抗変化層31と不関電極33との3層構造を有する。抵抗変化スイッチ3は、抵抗変化層31での金属イオン移動と電気化学反応とを利用する金属析出型のスイッチでとすることができる。金属析出により活性電極32と不関電極33が接続して低抵抗となる状態をオン、金属析出の一部もしくは全部が消滅し活性電極32と不関電極33の接続が切断され高抵抗となる状態をオフとする。   A resistance change switch can be used for the switch cell of the crossbar switch circuit 2. FIG. 3A is a diagram illustrating a basic configuration of the resistance change switch 3 of the crossbar switch circuit 2. The resistance change switch 3 has a three-layer structure including an active electrode 32, a resistance change layer 31, and an indifferent electrode 33. The resistance change switch 3 can be a metal deposition type switch that utilizes metal ion migration and electrochemical reaction in the resistance change layer 31. The state where the active electrode 32 and the indifferent electrode 33 are connected by the metal deposition to become low resistance is turned on, and a part or all of the metal deposition disappears, and the connection between the active electrode 32 and the indifferent electrode 33 is cut to become high resistance. Turn off the state.

抵抗変化層31には、CBRAM(Conductive Bridge Random Access Memory)やReRAM(Resistance Random Access Memory)に用いられる酸化タンタル、酸化チタンなどの酸化物や、硫化銅、硫化銀などのカルコゲナイド材料を用いることができる。   For the resistance change layer 31, an oxide such as tantalum oxide or titanium oxide used for CBRAM (Conductive Bridge Random Access Memory) or ReRAM (Resistance Random Access Memory), or a chalcogenide material such as copper sulfide or silver sulfide is used. it can.

活性電極32には、抵抗変化層31に金属イオンを供給できる金属として、例えば銅を用いることができる。銅は、集積回路の多層配線の材料として用いられていることから、銅の多層配線の内の1つを抵抗変化スイッチの活性電極とすることができる。これにより構造が簡単となり、製造工程を減らすことができる。   For the active electrode 32, for example, copper can be used as a metal that can supply metal ions to the resistance change layer 31. Since copper is used as a material for the multilayer wiring of the integrated circuit, one of the copper multilayer wiring can be used as an active electrode of the resistance change switch. This simplifies the structure and reduces the manufacturing process.

不関電極33には、拡散やイオン伝導しにくい金属を用い、抵抗変化層31の金属成分(例えばタンタル)よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。不関電極33には、例えば、ルテニウム、プラチナおよびルテニウム合金を用いることができる。   For the indifferent electrode 33, it is preferable to use a metal that is difficult to diffuse or ion-conduct, and to be a metal material having a smaller absolute value of the free energy of oxidation than the metal component (for example, tantalum) of the resistance change layer 31. For the indifferent electrode 33, for example, ruthenium, platinum, and a ruthenium alloy can be used.

図3Bは、クロスバスイッチ2の相補型抵抗変化スイッチ30の構成を示す図である。相補型抵抗変化スイッチ30は、抵抗変化スイッチ3を直列に接続した構造を有する。抵抗変化スイッチ3はバイポーラ特性を有するため、相補型抵抗変化スイッチ30では、不関電極同士もしくは活性電極同士を直列に接続する。図3Bは、不関電極同士を接続した構成を示す。この相補型抵抗変化スイッチ30の両端の活性電極32a、32bの間に電圧を印加すると、電圧の極性に関わらず、2つの抵抗変化スイッチの内の一方には、抵抗変化を起こさない極性の電圧が印加されることになる。   FIG. 3B is a diagram illustrating a configuration of the complementary resistance change switch 30 of the crossbar switch 2. The complementary resistance change switch 30 has a structure in which the resistance change switches 3 are connected in series. Since the resistance change switch 3 has bipolar characteristics, the complementary resistance change switch 30 connects the indifferent electrodes or the active electrodes in series. FIG. 3B shows a configuration in which indifferent electrodes are connected to each other. When a voltage is applied between the active electrodes 32a and 32b at both ends of the complementary resistance change switch 30, regardless of the polarity of the voltage, one of the two resistance change switches has a voltage that does not cause a resistance change. Will be applied.

これにより、相補型抵抗変化スイッチ30では、単純な抵抗変化スイッチ3に比べて、スイッチのオフ時信頼性を向上させ、かつ高抵抗状態から低抵抗状態へ変化させるために必要なプログラム電圧を下げることができる。例えば、2V以下の低いプログラム電圧と、集積回路の動作電圧である1Vを集積回路の寿命とされる10年間印加しても低抵抗状態に変化しないオフ時信頼性と、の両立が可能である。   Thereby, in the complementary resistance change switch 30, compared with the simple resistance change switch 3, the switch-off reliability is improved and the program voltage required to change from the high resistance state to the low resistance state is lowered. be able to. For example, it is possible to achieve both a low program voltage of 2 V or less and off-state reliability that does not change to a low resistance state even when 1 V, which is the operating voltage of the integrated circuit, is applied for 10 years, which is the lifetime of the integrated circuit. .

図3Cは、クロスバスイッチ回路2のスイッチセル300の構成を示す図である。スイッチセル300は、相補型抵抗変化スイッチ30の一方の活性電極32aが入力線301に、他方の活性電極32bが出力線302に、不関電極33が制御線303を介して選択トランジスタ304に接続する構造を有する。第1のクロスバスイッチ21と第2のクロスバスイッチ22とは、スイッチセル300を2次元的にアレイ配置し接続した構成を有する。   FIG. 3C is a diagram illustrating a configuration of the switch cell 300 of the crossbar switch circuit 2. In the switch cell 300, one active electrode 32a of the complementary resistance change switch 30 is connected to the input line 301, the other active electrode 32b is connected to the output line 302, and the indifferent electrode 33 is connected to the selection transistor 304 via the control line 303. It has the structure to do. The first crossbar switch 21 and the second crossbar switch 22 have a configuration in which switch cells 300 are two-dimensionally arrayed and connected.

図4Aは、本実施形態のクロスバスイッチ回路の回路構成を示す図である。図4Aでは、2×2のクロスバスイッチを有するクロスバスイッチ回路を示している。また、図4Bは、図4Aのクロスバスイッチ回路の回路構成の一部を示し、図4Aに重なる2×2のクロスバスイッチを示す。なお、クロスバスイッチの規模は、2×2には限定されない。   FIG. 4A is a diagram illustrating a circuit configuration of the crossbar switch circuit according to the present embodiment. FIG. 4A shows a crossbar switch circuit having a 2 × 2 crossbar switch. 4B shows a part of the circuit configuration of the crossbar switch circuit of FIG. 4A, and shows a 2 × 2 crossbar switch that overlaps FIG. 4A. The scale of the crossbar switch is not limited to 2 × 2.

図4B中のC00、C10、C01、C11、PL0L0'、PL1、PL1、PL1’、PH0’、PH1’、IN0’、IN1’、OUT0’、OUT1’は、図4A中のC00、C10、C01、C11、PL0’、PL1’、PH0’、PH1’、IN0’、IN1’、OUT0’、OUT1’に各々接続される。これにより、2×2のクロスバスイッチを重ねた多層クロスバスイッチを構成することができる。   C00, C10, C01, C11, PL0L0 ′, PL1, PL1, PL1 ′, PH0 ′, PH1 ′, IN0 ′, IN1 ′, OUT0 ′, and OUT1 ′ in FIG. 4B are C00, C10, and C01 in FIG. 4A. , C11, PL0 ′, PL1 ′, PH0 ′, PH1 ′, IN0 ′, IN1 ′, OUT0 ′, and OUT1 ′. As a result, a multilayer crossbar switch in which 2 × 2 crossbar switches are stacked can be configured.

さらに、クロスバスイッチを動作させるために、スイッチセルをオン/オフする際のプログラム線を選択するためのデコーダ(行選択デコーダ410、411と列選択デコーダ420、421)、入力線を選択するためセレクタ440、441、出力線を選択するためセレクタ450、451を有する。   Furthermore, in order to operate the crossbar switch, a decoder (row selection decoders 410 and 411 and column selection decoders 420 and 421) for selecting a program line when turning on / off the switch cell, and a selector for selecting an input line 440 and 441 and selectors 450 and 451 for selecting an output line.

また、2×2クロスバスイッチの同じ番地で重なるスイッチセルは、各々、選択トランジスタT00、T10、T01、T11を共有する。これにより、クロスバスイッチの規模がM×N(M、Nは正の整数)となった場合、各スイッチセルを選択してプログラム(オン/オフ設定)するための周辺回路や選択トランジスタの面積は、電圧生成ドライバ460を除けば、およそ(M+N)倍の規模の増大に抑制することが可能である。これは、スイッチセル数がM×N倍になることに比べ、増大する面積が小さいことを意味する。すなわち、選択トランジスタを共有することで、クロスバスイッチの規模が大きいほど、クロスバスイッチの面積効率が高くなる利点がある。なお、選択トランジスタT00、T01、T01、T11を共有することで、クロスバスイッチの面積を小さくすることができるが、共有せずに1つのスイッチセルに1つの選択トランジスタを設けてもよい。   In addition, switch cells overlapping at the same address of the 2 × 2 crossbar switch share the selection transistors T00, T10, T01, and T11, respectively. Thereby, when the scale of the crossbar switch becomes M × N (M and N are positive integers), the area of the peripheral circuit and the selection transistor for selecting and programming (on / off setting) each switch cell is as follows. Except for the voltage generation driver 460, it is possible to suppress the increase in scale by about (M + N) times. This means that the area to be increased is small compared to the case where the number of switch cells becomes M × N times. That is, by sharing the selection transistor, there is an advantage that the area efficiency of the crossbar switch increases as the scale of the crossbar switch increases. Note that the area of the crossbar switch can be reduced by sharing the selection transistors T00, T01, T01, and T11. However, one selection transistor may be provided in one switch cell without sharing.

また、相補型抵抗変化スイッチは配線層に形成されるため、各クロスバスイッチは物理的に積層することが可能である。よって、クロスバスイッチの規模を大きくしたとしても、面積増加は大幅に抑制される。   Further, since the complementary resistance change switch is formed in the wiring layer, each crossbar switch can be physically stacked. Therefore, even if the scale of the crossbar switch is increased, the area increase is greatly suppressed.

図4A、4Bのクロスバスイッチ回路は、図3Cのスイッチセルが2×2個配置されたクロスバスイッチを2層有する。図4Aのスイッチセルは、入力線IN0、IN1、出力線OUT0、OUT1、制御線PGH0、PGH1に接続している。図4Bのスイッチセルは、入力線IN0’、IN1’、出力線OUT0’、OUT1’、制御線PGH0、PGH1に接続している。   The crossbar switch circuit of FIGS. 4A and 4B has two layers of crossbar switches in which 2 × 2 switch cells of FIG. 3C are arranged. The switch cell in FIG. 4A is connected to input lines IN0 and IN1, output lines OUT0 and OUT1, and control lines PGH0 and PGH1. 4B is connected to input lines IN0 'and IN1', output lines OUT0 'and OUT1', and control lines PGH0 and PGH1.

スイッチセル400に注目すると、入力線IN0は列選択デコーダ420およびセレクタ440に、出力線OUT0は行選択デコーダ410およびセレクタ450に、相補型抵抗変化スイッチの制御線C00は選択トランジスタT00を介してPR0に接続する。PR0はさらに、制御線選択トランジスタ430を介して電圧生成ドライバ460(C)に接続する。列選択デコーダ420、421は電圧生成ドライバ460(X)に、行選択デコーダ410、411は電圧生成ドライバ460(Y)に接続している。   Focusing on the switch cell 400, the input line IN0 is connected to the column selection decoder 420 and the selector 440, the output line OUT0 is connected to the row selection decoder 410 and the selector 450, and the complementary resistance change switch control line C00 is connected to the PR0 via the selection transistor T00. Connect to. PR0 is further connected to the voltage generation driver 460 (C) via the control line selection transistor 430. The column selection decoders 420 and 421 are connected to the voltage generation driver 460 (X), and the row selection decoders 410 and 411 are connected to the voltage generation driver 460 (Y).

行選択デコーダ410は、PH0またはPH0’を選択することで、クロスバスイッチの層を選択する。行選択デコーダ411は、PH1またはPH1’を選択することで、クロスバスイッチの層を選択する。行選択デコーダ410と行選択デコーダ411は、Y方向のスイッチセルを選択する。   The row selection decoder 410 selects a crossbar switch layer by selecting PH0 or PH0 '. The row selection decoder 411 selects the layer of the crossbar switch by selecting PH1 or PH1 '. The row selection decoder 410 and the row selection decoder 411 select a switch cell in the Y direction.

列選択デコーダ420は、PL0またはPL0’を選択することで、クロスバスイッチの層を選択する。列選択デコーダ421は、PL1またはPL1’を選択することで、クロスバスイッチの層を選択する。列選択デコーダ420と列選択デコーダ421は、X方向のスイッチセルを選択する。   The column selection decoder 420 selects a crossbar switch layer by selecting PL0 or PL0 '. The column selection decoder 421 selects a crossbar switch layer by selecting PL1 or PL1 '. The column selection decoder 420 and the column selection decoder 421 select a switch cell in the X direction.

セレクタ440は、選択線(SL)からもたらされる正しいオン/オフを有するスイッチセルを選択することのできる信号に基づいて、IN0またはIN0’を選択することで、クロスバスイッチの層を選択する。セレクタ441も同様に、IN1またはIN1’を選択することで、クロスバスイッチの層を選択する。   The selector 440 selects the layer of the crossbar switch by selecting IN0 or IN0 'based on a signal that can select the switch cell having the correct on / off from the selection line (SL). Similarly, the selector 441 selects a crossbar switch layer by selecting IN1 or IN1 '.

セレクタ450は、選択線(SL)からもたらされる正しいオン/オフを有するスイッチセルを選択することのできる信号に基づいて、OUT0またはOUT0’を選択することで、クロスバスイッチの層を選択する。セレクタ451も同様に、OUT1またはOUT1’を選択することで、クロスバスイッチの層を選択する。   The selector 450 selects the layer of the crossbar switch by selecting OUT0 or OUT0 'based on a signal that can select the switch cell having the correct on / off from the selection line (SL). Similarly, the selector 451 selects the crossbar switch layer by selecting OUT1 or OUT1 '.

スイッチセル400をオフ状態からオン状態へプログラムする場合について説明する。以下では、高電位状態を“HIGH”、低電位状態を“LOW”とする。“HIGH”とはトランジスタの動作電位以上の電位など、“LOW”とは接地電位などとすることができる。   A case where the switch cell 400 is programmed from the off state to the on state will be described. Hereinafter, the high potential state is “HIGH” and the low potential state is “LOW”. “HIGH” can be a potential higher than the operating potential of the transistor, and “LOW” can be a ground potential.

まず、以下の手順により、C00とX00間の抵抗変化素子をオフ状態からオン状態へプログラムする。
(1)PGV0を“HIGH”、PGV1を“LOW”とすることで、制御線選択トランジスタ430をオン状態とし、制御線選択トランジスタ431をオフ状態とし、かつ、列選択デコーダ420に“HIGH”を入力する。
(2)PGH0を“HIGH”、PGH1を“LOW”とすることで、スイッチセル400に関わる選択トランジスタT00をオン状態とし、かつ、行選択デコーダ410に“HIGH”を入力する。
(3)選択線SLの信号とPGV0の信号により、列選択デコーダ420によってPL0を選択し、さらに電圧生成ドライバ460によってDX線およびPL0に接地電位を与える。PL0’、PL1、PL1’は非選択となりオープンとなる。
(4)電圧生成ドライバ460により、DC線に抵抗変化素子をオフ状態からオン状態へプログラムするプログラム電圧VSETを与える。制御線選択トランジスタ430および選択トランジスタT00がオン状態であることから、C00にVSETが与えられる。同時に、PGH0および選択線SLの信号により、行選択デコーダ410はPH0を選択する。さらに電圧生成ドライバ460によりDYをオープンとすることで、Y00はオープン状態となる。以上の操作により、C00とX00の間にはVSETの電位差(C00が正の高電位)が生じ、C00とY00の間には約1/2VSETの電位差が生じ、C00とX00の間の抵抗変化スイッチがオフ状態からオン状態へプログラムされる。
First, the resistance change element between C00 and X00 is programmed from the off state to the on state by the following procedure.
(1) By setting PGV0 to “HIGH” and PGV1 to “LOW”, the control line selection transistor 430 is turned on, the control line selection transistor 431 is turned off, and “HIGH” is set to the column selection decoder 420. input.
(2) By setting PGH0 to “HIGH” and PGH1 to “LOW”, the selection transistor T00 related to the switch cell 400 is turned on, and “HIGH” is input to the row selection decoder 410.
(3) PL0 is selected by the column selection decoder 420 based on the signal on the selection line SL and the signal on PGV0, and the ground potential is applied to the DX line and PL0 by the voltage generation driver 460. PL0 ′, PL1, and PL1 ′ are not selected and opened.
(4) The voltage generation driver 460 applies a program voltage V SET for programming the variable resistance element from the off state to the on state to the DC line. Since the control line selection transistor 430 and the selection transistor T00 are in the on state, V SET is applied to C00. At the same time, the row selection decoder 410 selects PH0 based on the signals of PGH0 and the selection line SL. Further, when DY is opened by the voltage generation driver 460, Y00 is opened. By the above operation, a potential difference of V SET is generated between C00 and X00 (C00 is a positive high potential), a potential difference of about ½ V SET is generated between C00 and Y00, and between C00 and X00. The resistance change switch is programmed from the off state to the on state.

次に、以下の手順により、C00とY00間の抵抗変化素子をオフ状態からオン状態へプログラムする。
(1)PGV0を“HIGH”、PGV1を“LOW”とすることで、制御線選択トランジスタ430をオン状態とし、制御線選択トランジスタ431をオフ状態とし、かつ、列選択デコーダ420に“HIGH”を入力する。
(2)PGH0を“HIGH”、PGH1を“LOW”とすることで、スイッチセル400に関わる選択トランジスタT00をオン状態とし、かつ、行選択デコーダ410に“HIGH”を入力する。
(3)選択線SLの信号とPGV0の信号により、列選択デコーダ420によってPL0を選択し、さらに電圧生成ドライバ460によってDX線およびPL0をオープンとする。PL0’、PL1、PL1’も非選択となりオープンとなる。
(4)電圧生成ドライバ460により、DC線にプログラム電圧VSETを与える。制御線選択トランジスタ430および選択トランジスタT00がオン状態であることから、C00にVSETが与えられる。同時に、PGH0と選択線SLの信号により、行選択デコーダ410はPH0を選択する。さらにPH0電圧生成ドライバ460によりDYにプログラム電圧VSETを与えることで、Y00の電位はVSETとなる。以上の操作により、C00とY00の間にはVSETの電位差(C00が正の高電位)が生じ、C00とX00の間には約1/2VSETの電位が生じ、C00とY00の間の抵抗変化スイッチがオフ状態からオン状態へプログラムされる。
Next, the variable resistance element between C00 and Y00 is programmed from the off state to the on state by the following procedure.
(1) By setting PGV0 to “HIGH” and PGV1 to “LOW”, the control line selection transistor 430 is turned on, the control line selection transistor 431 is turned off, and “HIGH” is set to the column selection decoder 420. input.
(2) By setting PGH0 to “HIGH” and PGH1 to “LOW”, the selection transistor T00 related to the switch cell 400 is turned on, and “HIGH” is input to the row selection decoder 410.
(3) PL0 is selected by the column selection decoder 420 based on the signal on the selection line SL and the signal on PGV0, and the DX line and PL0 are opened by the voltage generation driver 460. PL0 ′, PL1, and PL1 ′ are also not selected and opened.
(4) The program voltage V SET is applied to the DC line by the voltage generation driver 460. Since the control line selection transistor 430 and the selection transistor T00 are in the on state, V SET is applied to C00. At the same time, the row selection decoder 410 selects PH0 based on the signals of PGH0 and the selection line SL. Further, by applying the program voltage V SET to DY by the PH0 voltage generation driver 460, the potential of Y00 becomes V SET . By the above operation, a potential difference of V SET is generated between C00 and Y00 (C00 is a positive high potential), a potential of about ½ V SET is generated between C00 and X00, and between C00 and Y00. The resistance change switch is programmed from the off state to the on state.

以上のようにして、C00とX00の間の抵抗変化スイッチと、C00とY00の間の抵抗変化スイッチの双方がオン状態へプログラムされることで、スイッチセル400はオン状態となる。   As described above, when both the resistance change switch between C00 and X00 and the resistance change switch between C00 and Y00 are programmed to the on state, the switch cell 400 is turned on.

次に、スイッチセル400をオン状態からオフ状態へプログラムする場合について説明する。まず、以下の手順により、C00とX00の間の抵抗変化素子をオン状態からオフ状態へプログラムする。
(1)PGV0を“HIGH”、PGV1を“LOW”とすることで、制御線選択トランジスタ430をオン状態とし、制御線選択トランジスタ431をオフ状態とし、かつ、列選択デコーダ420に“HIGH”を入力する。
(2)PGH0を“HIGH”、PGH1を“LOW”とすることで、スイッチセル400に関わる選択トランジスタT00をオン状態とし、かつ、行選択デコーダ410に“HIGH”を入力する。
(3)選択線SLの信号とPGV0の信号により、列選択デコーダ420によってPL0を選択し、さらに電圧生成ドライバ460によってDX線およびPL0に、抵抗変化素子をオン状態からオフ状態へプログラムするプログラム電圧VRESETを与える。PL0’、PL1、PL1’は非選択となりオープンとなる。
(4)電圧生成ドライバ460により、DC線に接地電位を与える。制御線選択トランジスタ430および選択トランジスタT00がオン状態であることから、C00に接地電位が与えられる。同時に、PGH0と選択線SLの信号により、行選択デコーダ410はPH0を選択する。さらに電圧生成ドライバ460によってDYをオープンとすることで、Y00はオープン状態となる。以上の操作により、C00とX00の間にはVRESETの電位差(X00が正の高電位)が生じ、C00とY00の間には約1/2VRESETの電位差が生じ、C00とX00の間の抵抗変化スイッチがオン状態からオフ状態へプログラムされる。
Next, the case where the switch cell 400 is programmed from the on state to the off state will be described. First, the variable resistance element between C00 and X00 is programmed from the on state to the off state by the following procedure.
(1) By setting PGV0 to “HIGH” and PGV1 to “LOW”, the control line selection transistor 430 is turned on, the control line selection transistor 431 is turned off, and “HIGH” is set to the column selection decoder 420. input.
(2) By setting PGH0 to “HIGH” and PGH1 to “LOW”, the selection transistor T00 related to the switch cell 400 is turned on, and “HIGH” is input to the row selection decoder 410.
(3) Program voltage for selecting PL0 by the column selection decoder 420 based on the signal on the selection line SL and the signal on PGV0, and further programming the resistance change element from the on state to the off state on the DX line and PL0 by the voltage generation driver 460. Give V RESET . PL0 ′, PL1, and PL1 ′ are not selected and opened.
(4) A ground potential is applied to the DC line by the voltage generation driver 460. Since the control line selection transistor 430 and the selection transistor T00 are in the on state, the ground potential is applied to C00. At the same time, the row selection decoder 410 selects PH0 based on the signals of PGH0 and the selection line SL. Further, when DY is opened by the voltage generation driver 460, Y00 is opened. By the above operation, a potential difference of V RESET is generated between C00 and X00 (X00 is a positive high potential), and a potential difference of about ½ V RESET is generated between C00 and Y00. The resistance change switch is programmed from the on state to the off state.

次に、以下の手順により、C00とY00間の抵抗変化素子をオン状態からオフ状態へプログラムする。
(1)PGV0を“HIGH”、PGV1を“LOW”とすることで、制御線選択トランジスタ430をオン状態とし、制御線選択トランジスタ431をオフ状態とし、かつ、列選択デコーダ420に“HIGH”を入力する。
(2)PGH0を“HIGH”、PGH1を“LOW”とすることで、スイッチセル400に関わる選択トランジスタT00をオン状態とし、かつ。行選択デコーダ410に“HIGH”を入力する。
(3)選択線SLの信号とPGV0の信号により、列選択デコーダ420によってPL0を選択し、さらに電圧生成ドライバ460によってDX線およびPL0をオープンとする。PL0’、PL1、PL1’も非選択となりオープンとなる。
(4)電圧生成ドライバ460により、DC線に接地電位を与える。制御線選択トランジスタ430および選択トランジスタT00がオン状態であることから、C00に接地電位が与えられる。同時に、PGH0と選択線SLの信号により、行選択デコーダ410はPH0を選択する。さらに電圧生成ドライバ460によってDYにプログラム電圧VRESETを与えることで、Y00の電位はVRESETとなる。以上の操作により、C00とY00の間にはVRESETの電位差(Y00が正の高電位)が生じ、C00とX00の間には約1/2VRESETの電位差が生じ、C00とY00の間の抵抗変化スイッチがオン状態からオフ状態へプログラムされる。
Next, the variable resistance element between C00 and Y00 is programmed from the on state to the off state by the following procedure.
(1) By setting PGV0 to “HIGH” and PGV1 to “LOW”, the control line selection transistor 430 is turned on, the control line selection transistor 431 is turned off, and “HIGH” is set to the column selection decoder 420. input.
(2) By setting PGH0 to “HIGH” and PGH1 to “LOW”, the selection transistor T00 related to the switch cell 400 is turned on, and “HIGH” is input to the row selection decoder 410.
(3) PL0 is selected by the column selection decoder 420 based on the signal on the selection line SL and the signal on PGV0, and the DX line and PL0 are opened by the voltage generation driver 460. PL0 ′, PL1, and PL1 ′ are also not selected and opened.
(4) A ground potential is applied to the DC line by the voltage generation driver 460. Since the control line selection transistor 430 and the selection transistor T00 are in the on state, the ground potential is applied to C00. At the same time, the row selection decoder 410 selects PH0 based on the signals of PGH0 and the selection line SL. Further, by applying the program voltage V RESET to DY by the voltage generation driver 460, the potential of Y00 becomes V RESET . By the above operation, a potential difference of V RESET is generated between C00 and Y00 (Y00 is a positive high potential), and a potential difference of about ½ V RESET is generated between C00 and X00. The resistance change switch is programmed from the on state to the off state.

以上のようにして、C00とX00の間の抵抗変化スイッチと、C00とY00の間の抵抗変化スイッチの双方がオフ状態へプログラムされることで、スイッチセル400はオフ状態となる。   As described above, when both the resistance change switch between C00 and X00 and the resistance change switch between C00 and Y00 are programmed to the off state, the switch cell 400 is turned off.

図5は、本実施形態のクロスバスイッチ回路のデバイス構造の一部を示す断面図である。クロスバスイッチは、トランジスタが形成されているシリコン基板上の多層銅配線中に形成することができる。図5の相補型抵抗変化スイッチ500は、図2Aで示す第1のクロスバスイッチ21の第1のスイッチセル213の有する相補型抵抗変化スイッチに相当する。また、相補型抵抗変化スイッチ510は、第2のクロスバスイッチ22の第2のスイッチセル223の有する相補型抵抗変化スイッチに相当する。   FIG. 5 is a cross-sectional view showing a part of the device structure of the crossbar switch circuit of this embodiment. The crossbar switch can be formed in a multilayer copper wiring on a silicon substrate on which a transistor is formed. 5 corresponds to the complementary resistance change switch included in the first switch cell 213 of the first crossbar switch 21 shown in FIG. 2A. The complementary resistance change switch 510 corresponds to a complementary resistance change switch included in the second switch cell 223 of the second crossbar switch 22.

相補型抵抗変化スイッチ500は、第1の銅配線層550と第2の銅配線層560とにわたって形成される。また、相補型抵抗変化スイッチ510は、第2の銅配線層560と第3の銅配線層570とにわたって形成される。   The complementary resistance change switch 500 is formed across the first copper wiring layer 550 and the second copper wiring layer 560. The complementary resistance change switch 510 is formed across the second copper wiring layer 560 and the third copper wiring layer 570.

相補型抵抗変化スイッチ500は、活性電極となる銅配線501および銅配線502、抵抗変化層503、不関電極となる上部電極504から構成される。上部電極504は、ビア506、銅配線507、ビア508、銅配線505へと繋がる。抵抗変化層503には、酸化タンタルなどの金属酸化物やポリマー固体電解質などを用いることができる。不関電極となる上部電極504には、タンタルとルテニウムの積層膜などを用いることができる。   The complementary resistance change switch 500 includes a copper wiring 501 and a copper wiring 502 serving as active electrodes, a resistance change layer 503, and an upper electrode 504 serving as an indifferent electrode. The upper electrode 504 is connected to the via 506, the copper wiring 507, the via 508, and the copper wiring 505. For the resistance change layer 503, a metal oxide such as tantalum oxide, a polymer solid electrolyte, or the like can be used. For the upper electrode 504 to be an indifferent electrode, a laminated film of tantalum and ruthenium can be used.

抵抗変化層503は、酸化シリコンなどを含む保護膜509の開口部で、銅電極501、502と接している。銅配線501と抵抗変化層503と上部電極504で一方の抵抗変化スイッチを構成し、銅配線502と抵抗変化層503と上部電極504でもう一方の抵抗変化スイッチを構成する。これら二つの抵抗変化スイッチが上部電極504を共有していることで、相補型抵抗変化スイッチ500を構成する。   The resistance change layer 503 is in contact with the copper electrodes 501 and 502 at the opening of the protective film 509 containing silicon oxide or the like. The copper wiring 501, the resistance change layer 503 and the upper electrode 504 constitute one resistance change switch, and the copper wiring 502, the resistance change layer 503 and the upper electrode 504 constitute the other resistance change switch. Since these two resistance change switches share the upper electrode 504, the complementary resistance change switch 500 is configured.

図4Aの回路図の端子X00、Y00、C00は、各々、銅配線501、銅配線502、銅配線505(ビア506、銅配線507、ビア508を介している)に対応する。また、共有端子であるC00となる銅配線505は、銅配線507とビア508を介して相補型抵抗変化スイッチ510の端子C00にも対応する。相補型抵抗変化スイッチ500と同様に、相補型抵抗変化スイッチ510を、第2の銅配線層560と第3の銅配線層570とにわたって形成することができる。   Terminals X00, Y00, and C00 in the circuit diagram of FIG. 4A correspond to the copper wiring 501, the copper wiring 502, and the copper wiring 505 (via the via 506, the copper wiring 507, and the via 508), respectively. Further, the copper wiring 505 serving as the common terminal C00 also corresponds to the terminal C00 of the complementary resistance change switch 510 via the copper wiring 507 and the via 508. Similar to the complementary resistance change switch 500, the complementary resistance change switch 510 can be formed across the second copper wiring layer 560 and the third copper wiring layer 570.

なお、銅配線501と銅配線502は、例えば、図示されていない別々の銅配線層に設けられている銅配線にビアを介して各々接続し、平面視で交差するアレイ構成を成すことができる。   For example, the copper wiring 501 and the copper wiring 502 can be connected to copper wirings provided in different copper wiring layers (not shown) through vias to form an array configuration that intersects in plan view. .

以上のように、クロスバスイッチ回路2では、セレクタ25とセレクタ26が、接続すべき入力線(第1、第2の入力線211、221)と出力線(第1、第2の出力線212、222)に接続するスイッチセル(第1、第2のスイッチセル213、223)がオンであるスイッチセルに接続する入力線と出力線を各々選択する。さらに、セレクタ25とセレクタ26は、接続すべきでない入力線と出力線に接続するスイッチセルがオンであるスイッチセルに接続する入力線と出力線を選択しない。さらに、セレクタ25とセレクタ26の両方を有する場合、セレクタ25とセレクタ26は同じクロスバスイッチの入力線と出力線を各々選択する。   As described above, in the crossbar switch circuit 2, the selector 25 and the selector 26 are connected to the input lines (first and second input lines 211 and 221) to be connected and the output lines (first and second output lines 212, 222), the input line and the output line connected to the switch cell in which the switch cells (the first and second switch cells 213 and 223) connected to the switch cell are ON are respectively selected. Further, the selector 25 and the selector 26 do not select an input line and an output line connected to a switch cell in which a switch cell connected to an input line and an output line that should not be connected is ON. Further, when both the selector 25 and the selector 26 are provided, the selector 25 and the selector 26 select the same crossbar switch input line and output line, respectively.

以上により、クロスバスイッチ回路2によれば、あるクロスバスイッチのスイッチセルのオン/オフの状態に誤りがあっても、別のクロスバスイッチの正しいオンの状態を有するスイッチセルに繋がる入力線と出力線を選択することができる。これにより、入力線の信号を正しい出力線に導くことができる。   As described above, according to the crossbar switch circuit 2, even if there is an error in the ON / OFF state of the switch cell of a certain crossbar switch, the input line and output line connected to the switch cell having the correct ON state of another crossbar switch Can be selected. Thereby, the signal of the input line can be guided to the correct output line.

なお、本実施形態は、クロスバスイッチ回路には限定されず、多入力多出力、あるいは1入力多出力、あるいは多入力1出力の各種スイッチ回路とすることができる。   The present embodiment is not limited to the crossbar switch circuit, and may be various switch circuits having multiple inputs and multiple outputs, or one input and multiple outputs, or multiple inputs and one output.

以上のように本実施形態によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することができる。
(第3の実施形態)
図6は、本発明の第3の実施形態のスイッチ回路であるクロスバスイッチ回路6の構成を示す図である。クロスバスイッチ回路6は、第1のクロスバスイッチ61と、第2のクロスバスイッチ62と、第3のクロスバスイッチ63と、セレクタ66と、多数決論理回路67と、選択線68とを有する。第1のクロスバスイッチ61と第2のクロスバスイッチ62と第3のクロスバスイッチ63は、各々が有するスイッチセルの同じ番地のスイッチセル同士を対峙させるようにして重なっている。なお、クロスバスイッチの層数は、3には限定させず、3以上の奇数であればよい。
As described above, according to the present embodiment, it is possible to provide a switch circuit such as a highly reliable crossbar switch that can realize the connection between the input line and the output line.
(Third embodiment)
FIG. 6 is a diagram showing a configuration of a crossbar switch circuit 6 which is a switch circuit according to a third embodiment of the present invention. The crossbar switch circuit 6 includes a first crossbar switch 61, a second crossbar switch 62, a third crossbar switch 63, a selector 66, a majority logic circuit 67, and a selection line 68. The first crossbar switch 61, the second crossbar switch 62, and the third crossbar switch 63 overlap each other so that switch cells at the same address of the switch cells included in each switch face each other. The number of layers of the crossbar switch is not limited to 3, but may be an odd number of 3 or more.

本実施形態のクロスバスイッチ回路6が、第2の実施形態のクロスバスイッチ回路2と異なる点は、クロスバスイッチ回路6は、セレクタの機能も有する多数決論理回路67を有し、クロスバスイッチの層数が3以上の奇数であることである。その他の構成は、第2の実施形態のクロスバスイッチ回路2と同様である。   The crossbar switch circuit 6 of this embodiment is different from the crossbar switch circuit 2 of the second embodiment in that the crossbar switch circuit 6 has a majority logic circuit 67 that also has a selector function, and the number of layers of the crossbar switch is different. It is an odd number of 3 or more. Other configurations are the same as those of the crossbar switch circuit 2 of the second embodiment.

第1のクロスバスイッチ61は、平面内で略同一方向に延在する第1の入力線611と、これらに平面視で交わり同じ平面内で略同一方向に延在する第1の出力線612とを有する。さらに、これら第1の入力線と第1の出力線の平面視での交点ごとに設けられ、これら第1の入力線と第1の出力線の接続をオン/オフする第1のスイッチセル613を有する。   The first crossbar switch 61 includes a first input line 611 extending in substantially the same direction in the plane, and a first output line 612 that intersects these in a plan view and extends in the same direction in the same plane. Have Further, a first switch cell 613 is provided at each intersection of the first input line and the first output line in plan view and turns on / off the connection between the first input line and the first output line. Have

第2のクロスバスイッチ62は、平面内で略同一方向に延在する第2の入力線621と、これらに平面視で交わり同じ平面内で略同一方向に延在する第2の出力線622とを有する。さらに、これら第2の入力線と第2の出力線の平面視での交点ごとに設けられ、これら第2の入力線と第2の出力線の接続をオン/オフする第2のスイッチセル623を有する。   The second crossbar switch 62 includes a second input line 621 extending in substantially the same direction in the plane, and a second output line 622 that intersects these in a plan view and extends in the same direction in the same plane. Have Further, a second switch cell 623 is provided at each intersection of the second input line and the second output line in plan view and turns on / off the connection between the second input line and the second output line. Have

第3のクロスバスイッチ63は、平面内で略同一方向に延在する第3の入力線631と、これらに平面視で交わり同じ平面内で略同一方向に延在する第3の出力線632とを有する。さらに、これら第3の入力線と第3の出力線の平面視での交点ごとに設けられ、これら第3の入力線と第3の出力線の接続をオン/オフする第3のスイッチセル633を有する。   The third crossbar switch 63 includes a third input line 631 that extends in substantially the same direction in the plane, and a third output line 632 that intersects these in a plan view and extends in the same direction in the same plane. Have Further, a third switch cell 633 is provided at each intersection of the third input line and the third output line in plan view and turns on / off the connection between the third input line and the third output line. Have

セレクタ66は、各クロスバスイッチの同じ順番の第1の入力線611と第2の入力線621と第3の入力線631の組ごとに設けられている。入線64は、セレクタ66で選択された第1の入力線611もしくは第2の入力線621もしくは第3の入力線631に接続する。   The selector 66 is provided for each pair of the first input line 611, the second input line 621, and the third input line 631 in the same order of each crossbar switch. The incoming line 64 is connected to the first input line 611, the second input line 621, or the third input line 631 selected by the selector 66.

多数決論理回路67は、各クロスバスイッチの同じ順番の第1の出力線612と第2の出力線622と第3の出力線632の組ごとに設けられている。出線65は、多数決論理回路67で選択された第1の出力線612もしくは第2の出力線622もしくは第3の出力線632に接続する。   The majority logic circuit 67 is provided for each set of the first output line 612, the second output line 622, and the third output line 632 in the same order of each crossbar switch. The output line 65 is connected to the first output line 612, the second output line 622, or the third output line 632 selected by the majority logic circuit 67.

セレクタ66と多数決論理回路67は、第1の入力線611と第1の出力線612の組、もしくは第2の入力線621と第2の出力線622の組、もしくは第3の入力線623と第3の出力線623の組の、いずれかの組を選択する。このとき、セレクタ66と多数決論理回路67は、各々の選択の情報を選択線68を介して共有することで、前記の組としての選択が可能である。   The selector 66 and the majority logic circuit 67 include a first input line 611 and a first output line 612, a second input line 621 and a second output line 622, or a third input line 623. One of the third output lines 623 is selected. At this time, the selector 66 and the majority logic circuit 67 can select the set as described above by sharing the selection information via the selection line 68.

セレクタ66と多数決論理回路67は、まず、第1のクロスバスイッチ61の第1の入力線611と第1の出力線612の組を指定し、この指定によって第1の入力線611からの信号が第1の出力線612を介して多数決論理回路67に達するかを判定する。図6では、第1のスイッチセル613はオン(●)であるため、多数決論理回路67は信号を受け取ることができる。同じことを、第2のクロスバスイッチ62の第2の入力線621と第2の出力線622の組と、第3のクロスバスイッチ63の第3の入力線631と第3の出力線632の組とで繰り返す。なお、図6では、第1のスイッチセル613と第2のスイッチセル623と第3のスイッチセル633の正しいオン/オフ状態は、オン(●)であるとする。   The selector 66 and the majority logic circuit 67 first designate a set of the first input line 611 and the first output line 612 of the first crossbar switch 61, and the signal from the first input line 611 is designated by this designation. It is determined whether the majority logic circuit 67 is reached via the first output line 612. In FIG. 6, since the first switch cell 613 is on (●), the majority logic circuit 67 can receive a signal. The same applies to the combination of the second input line 621 and the second output line 622 of the second crossbar switch 62 and the combination of the third input line 631 and the third output line 632 of the third crossbar switch 63. And repeat. In FIG. 6, it is assumed that the correct ON / OFF state of the first switch cell 613, the second switch cell 623, and the third switch cell 633 is ON (●).

多数決論理回路67は、以上の繰り返しの結果から、オン(●)が多いかオフ(○)が多いかを判定する。図7は、この多数決における真理値表を示す。この真理値表に基づいて、多数決論理回路67は、多い方の状態のスイッチセルを有するクロスバスイッチの出力線を選択する。すなわち、図6ではオン(●)が多いので、第1の出力線612もしくは第3の出力線632を選択する。ここで、予め、例えば、先の順番のクロスバスイッチを優先させる、としておくならば、多数決論理回路67は、第1の出力線612を選択する。次に、多数決論理回路67は、選択線68を介してセレクタ66に第1の出力線612を選択したことを通知する。セレクタ66は、この通知を受けて、第1の出力線612と同じ第1のクロスバスイッチ61の第1の入力線611を選択する。   The majority logic circuit 67 determines whether there are many ons (●) or many offs (◯) based on the result of the above repetition. FIG. 7 shows a truth table in this majority vote. Based on this truth table, the majority logic circuit 67 selects the output line of the crossbar switch having the switch cell in the larger state. That is, in FIG. 6, since there are many ON (●), the first output line 612 or the third output line 632 is selected. Here, for example, if priority is given to the crossbar switch in the previous order in advance, the majority logic circuit 67 selects the first output line 612. Next, the majority logic circuit 67 notifies the selector 66 via the selection line 68 that the first output line 612 has been selected. Upon receiving this notification, the selector 66 selects the first input line 611 of the first crossbar switch 61 that is the same as the first output line 612.

なお、セレクタ66と多数決論理回路67は、多数決で多数派であるスイッチセルに接続する入力線と出力線の組を、前記のようにどれかひとつではなく、複数選択することもできる。   Note that the selector 66 and the majority logic circuit 67 can select a plurality of pairs of input lines and output lines to be connected to the switch cells that are majority in the majority, as described above.

以上のように、セレクタ66と多数決論理回路67は、多数決によって、第2のクロスバスイッチ62の第2のスイッチセル623が誤っていても、正しいオン状態のスイッチセルを有するクロスバスイッチの入力線と出力線の組を選択することができる。   As described above, the selector 66 and the majority logic circuit 67 are configured so that even if the second switch cell 623 of the second crossbar switch 62 is erroneous due to the majority, the input line of the crossbar switch having the correct switch cell is turned on. A set of output lines can be selected.

なお、相補型抵抗変化スイッチでは、スイッチセルの多数決による多数派が誤ったオン/オフ状態となる場合は、スイッチの信頼性の高さからごく稀であるため、上記の多数決による判定が有効である。   In the case of a complementary resistance change switch, if the majority due to the majority of the switch cells is in the wrong on / off state, it is rare due to the high reliability of the switch, so the above decision by majority is effective. is there.

図8は、本実施形態のクロスバスイッチ回路のデバイス構造の一部を示す断面図である。クロスバスイッチは、トランジスタが形成されているシリコン基板上の多層銅配線中に形成することができる。図8の相補型抵抗変化スイッチ800は、図6で示す第1のクロスバスイッチ61の第1のスイッチセル613の有する相補型抵抗変化スイッチに相当する。また、相補型抵抗変化スイッチ810は、第2のクロスバスイッチ62の第2のスイッチセル623の有する相補型抵抗変化スイッチに相当する。また、相補型抵抗変化スイッチ820は、第3のクロスバスイッチ63の第3のスイッチセル633の有する相補型抵抗変化スイッチに相当する。   FIG. 8 is a cross-sectional view showing a part of the device structure of the crossbar switch circuit of this embodiment. The crossbar switch can be formed in a multilayer copper wiring on a silicon substrate on which a transistor is formed. 8 corresponds to the complementary resistance change switch included in the first switch cell 613 of the first crossbar switch 61 shown in FIG. The complementary resistance change switch 810 corresponds to a complementary resistance change switch included in the second switch cell 623 of the second crossbar switch 62. The complementary resistance change switch 820 corresponds to a complementary resistance change switch included in the third switch cell 633 of the third crossbar switch 63.

相補型抵抗変化スイッチ800は、第1の銅配線層850と第2の銅配線層860とにわたって形成される。また、相補型抵抗変化スイッチ810は、第2の銅配線層860と第3の銅配線層870とにわたって形成される。また、相補型抵抗変化スイッチ820は、第3の銅配線層760と第4の銅配線層880とにわたって形成される。   The complementary resistance change switch 800 is formed across the first copper wiring layer 850 and the second copper wiring layer 860. The complementary resistance change switch 810 is formed across the second copper wiring layer 860 and the third copper wiring layer 870. The complementary resistance change switch 820 is formed across the third copper wiring layer 760 and the fourth copper wiring layer 880.

相補型抵抗変化スイッチ800は、活性電極となる銅配線801および銅配線802、抵抗変化層803、不関電極となる上部電極804から構成される。上部電極804は、ビア806、銅配線807、ビア808、銅配線805へと繋がる。抵抗変化層803には、酸化タンタルなどの金属酸化物やポリマー固体電解質などを用いることができる。不関電極となる上部電極804には、タンタルとルテニウムの積層膜などを用いることができる。   The complementary resistance change switch 800 includes a copper wiring 801 and a copper wiring 802 that are active electrodes, a resistance change layer 803, and an upper electrode 804 that is an indifferent electrode. The upper electrode 804 is connected to the via 806, the copper wiring 807, the via 808, and the copper wiring 805. For the resistance change layer 803, a metal oxide such as tantalum oxide, a polymer solid electrolyte, or the like can be used. For the upper electrode 804 to be an indifferent electrode, a laminated film of tantalum and ruthenium can be used.

抵抗変化層803は、酸化シリコンなどを含む保護膜809の開口部で、銅電極801、802と接している。銅配線801と抵抗変化層803と上部電極804で一方の抵抗変化スイッチを構成し、銅配線802と抵抗変化層803と上部電極804でもう一方の抵抗変化スイッチを構成する。これら二つの抵抗変化スイッチが上部電極804を共有していることで、相補型抵抗変化スイッチ800を構成する。   The resistance change layer 803 is in contact with the copper electrodes 801 and 802 at the opening of the protective film 809 containing silicon oxide or the like. The copper wiring 801, the resistance change layer 803, and the upper electrode 804 constitute one resistance change switch, and the copper wiring 802, the resistance change layer 803, and the upper electrode 804 constitute the other resistance change switch. Since these two resistance change switches share the upper electrode 804, a complementary resistance change switch 800 is configured.

相補型抵抗変化スイッチ800と同様に、相補型抵抗変化スイッチ810を第2の銅配線層860と第3の銅配線層870とにわたって、相補型抵抗変化スイッチ820を第3の銅配線層760と第4の銅配線層880とにわたって、各々形成することができる。   Similar to the complementary resistance change switch 800, the complementary resistance change switch 810 extends over the second copper wiring layer 860 and the third copper wiring layer 870, and the complementary resistance change switch 820 is connected with the third copper wiring layer 760. Each layer can be formed over the fourth copper wiring layer 880.

以上のように、クロスバスイッチ回路6では、セレクタ66と多数決論理回路67が、セレクタ67に接続する入力線の各々と多数決論理回路67に接続する出力線の各々とに接続するスイッチセル(第1〜第3のスイッチセル613〜633)のオン/オフの多数決を行う。この結果、オンがオフより多いとき、セレクタ66と多数決論理回路67は、オンであるスイッチセルに接続する入力線と出力線を各々選択する。さらに、オフがオンより多いとき、セレクタ66と多数決論理回路67は、オンであるスイッチセルに接続する入力線と出力線を選択しない。さらに、セレクタ66と多数決論理回路67は、同じクロスバスイッチの入力線と出力線を各々選択する。   As described above, in the crossbar switch circuit 6, the selector 66 and the majority logic circuit 67 are connected to each of the input lines connected to the selector 67 and each of the output lines connected to the majority logic circuit 67 (the first cell). To the third switch cells 613 to 633). As a result, when ON is more than OFF, the selector 66 and the majority logic circuit 67 respectively select an input line and an output line connected to the switch cell that is ON. Further, when OFF is more than ON, the selector 66 and the majority logic circuit 67 do not select the input line and the output line connected to the switch cell that is ON. Further, the selector 66 and the majority logic circuit 67 respectively select the input line and the output line of the same crossbar switch.

以上により、クロスバスイッチ回路6によれば、あるクロスバスイッチのスイッチセルのオン/オフの状態に誤りがあっても、別のクロスバスイッチの正しいオンの状態を有するスイッチセルに繋がる入力線と出力線を選択することができる。これにより、入力線の信号を正しい出力線に導くことができる。   As described above, according to the crossbar switch circuit 6, even if there is an error in the ON / OFF state of the switch cell of a certain crossbar switch, the input line and output line connected to the switch cell having the correct ON state of another crossbar switch Can be selected. Thereby, the signal of the input line can be guided to the correct output line.

なお、本実施形態は、クロスバスイッチ回路には限定されず、多入力多出力、あるいは1入力多出力、あるいは多入力1出力の各種スイッチ回路とすることができる。   The present embodiment is not limited to the crossbar switch circuit, and may be various switch circuits having multiple inputs and multiple outputs, or one input and multiple outputs, or multiple inputs and one output.

以上のように、本実施形態によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することができる。   As described above, according to the present embodiment, it is possible to provide a switch circuit such as a highly reliable crossbar switch that can realize the desired connection between the input line and the output line.

本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。   The present invention is not limited to the above embodiment, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention.

また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
(付記1)
入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、
前記複数の前記切替スイッチ間で、前記入力線の選択をする第1のセレクタと、前記出力線の選択をする第2のセレクタと、の少なくとも一方と、を有し、
前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第1のセレクタに接続し、前記出力線各々は互いに異なる前記第2のセレクタに接続し、
前記第1のセレクタと前記第2のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、
前記第1のセレクタと前記第2のセレクタの両方を有する場合、前記第1のセレクタと前記第2のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、スイッチ回路。
(付記2)
前記接続すべき前記入力線と前記出力線は、予め定められた前記スイッチ素子のオン/オフの設定情報に基づいて特定される、付記1記載のスイッチ回路。
(付記3)
前記切替スイッチは奇数個であり、
接続すべき前記入力線と前記出力線は、前記第1のセレクタに接続する前記入力線の各々と前記第2のセレクタに接続する前記出力線の各々に接続する前記スイッチ素子のオンがオフより多いときのオンの前記スイッチ素子に接続する前記入力線と前記出力線に特定される、付記1記載のスイッチ回路。
(付記4)
前記出力線ごとに出力信号をモニタリングして前記出力線に接続する前記スイッチ素子のオン/オフを検知し、前記検知結果を前記第1のセレクタと前記第2のセレクタに提供する検知器を有する、付記1から3の内の1項記載のスイッチ回路。
(付記5)
前記第1のセレクタと前記第2のセレクタの内の少なくとも一方は、前記検知器を内蔵している、付記4記載のスイッチ回路。
(付記6)
前記入力線は、平面内の第1の方向に延在し、
前記出力線は、前記平面に略平行な平面内で第2の方向に延在し前記入力線に平面視で交わり、
前記スイッチ素子は、前記入力線と前記出力線の平面視での交点ごとに設けられている、付記1から5の内の1項記載のスイッチ回路。
(付記7)
前記スイッチ素子は、抵抗変化素子を有する、付記1から6の内の1項記載のスイッチ回路。
(付記8)
前記スイッチ素子は選択トランジスタを有し、前記抵抗変化素子は第1の電極と第2の電極と第3の電極とを有し、第1の電極は前記入力線に接続し、第2の電極は前記出力線に接続し、第3の電極は前記選択トランジスタに接続する、付記7記載のスイッチ回路。
(付記9)
前記選択トランジスタは、前記切替スイッチ間で共有されている、付記8記載のスイッチ回路。
(付記10)
前記抵抗変化素子は、前記第1の電極と前記第3の電極の間と、前記第2の電極と前記第3の電極の間とにそれぞれ抵抗変化層を有し、前記第1の電極と前記第2の電極を活性電極とし前記第3の電極を不関電極とする、もしくは前記第1の電極と前記第2の電極を不関電極とし前記第3の電極を活性電極とする、付記9記載のスイッチ回路。
(付記11)
基板表面側から順に第1の配線層と第2の配線層と第3の配線層を有し、複数の前記切替スイッチの内の第1の前記切替スイッチは前記第1の配線層と前記第2の配線層に存在し、第1の前記切替スイッチに重なる第2の前記切替スイッチは前記第2の配線層と前記第3の配線層に存在する、付記1から10の内の1項記載のスイッチ回路。
(付記12)
前記第1の配線層と前記第2の配線層と前記第3の配線層は銅配線を有する、付記11記載のスイッチ回路。
(付記13)
付記1から12の内の1項記載のスイッチ回路を有する半導体装置。
Moreover, although a part or all of said embodiment may be described also as the following additional remarks, it is not restricted to the following.
(Appendix 1)
An input line, an output line, and a switch element that is connected to the input line and the output line to enable signal transmission by the input line and the output line, and the number of the input lines is A plurality of changeover switches that are equal to each other and have the same number of output lines;
A first selector that selects the input line, and a second selector that selects the output line, among the plurality of changeover switches, and
Each of the input lines of the changeover switch is connected to the different first selector, and each of the output lines is connected to the different second selector,
The first selector and the second selector respectively select the input line and the output line connected to the switch element in which the switch element connected to the input line and the output line to be connected is ON. The switch element connected to the input line and the output line that should not be connected does not select the input line and the output line connected to the switch element,
When both the first selector and the second selector are included, the first selector and the second selector respectively select the input line and the output line of the same changeover switch.
(Appendix 2)
The switch circuit according to appendix 1, wherein the input line and the output line to be connected are specified based on predetermined setting information of on / off of the switch element.
(Appendix 3)
The changeover switch is an odd number,
The input line to be connected and the output line are connected to the input line connected to the first selector and the switch element connected to the output line connected to the second selector is turned off. The switch circuit according to appendix 1, wherein the switch circuit is specified by the input line and the output line connected to the switch element that is turned on when there are many.
(Appendix 4)
A detector for monitoring an output signal for each output line to detect on / off of the switch element connected to the output line and providing the detection result to the first selector and the second selector; The switch circuit according to one of items 1 to 3, wherein:
(Appendix 5)
The switch circuit according to appendix 4, wherein at least one of the first selector and the second selector includes the detector.
(Appendix 6)
The input line extends in a first direction in the plane;
The output line extends in a second direction within a plane substantially parallel to the plane and intersects the input line in plan view;
6. The switch circuit according to claim 1, wherein the switch element is provided at each intersection of the input line and the output line in plan view.
(Appendix 7)
7. The switch circuit according to one of appendices 1 to 6, wherein the switch element includes a resistance change element.
(Appendix 8)
The switch element includes a selection transistor, the variable resistance element includes a first electrode, a second electrode, and a third electrode, the first electrode is connected to the input line, and the second electrode The switch circuit according to appendix 7, wherein is connected to the output line, and a third electrode is connected to the selection transistor.
(Appendix 9)
The switch circuit according to appendix 8, wherein the selection transistor is shared between the changeover switches.
(Appendix 10)
The variable resistance element includes variable resistance layers between the first electrode and the third electrode, and between the second electrode and the third electrode, respectively, The second electrode is an active electrode and the third electrode is an indifferent electrode, or the first electrode and the second electrode are indifferent electrodes and the third electrode is an active electrode. 9. The switch circuit according to 9.
(Appendix 11)
A first wiring layer, a second wiring layer, and a third wiring layer are provided in order from the substrate surface side, and the first change-over switch among the plurality of change-over switches includes the first wiring layer and the first wiring layer. 11. The one of Supplementary Notes 1 to 10, wherein the second changeover switch that exists in the second wiring layer and overlaps the first changeover switch exists in the second wiring layer and the third wiring layer. Switch circuit.
(Appendix 12)
The switch circuit according to appendix 11, wherein the first wiring layer, the second wiring layer, and the third wiring layer have copper wiring.
(Appendix 13)
13. A semiconductor device having the switch circuit according to one of appendices 1 to 12.

1 スイッチ回路
11 入力線
12 出力線
13 スイッチ素子
14 切替スイッチ
15 第1のセレクタ
16 第2のセレクタ
2、6 クロスバスイッチ回路
21、61 第1のクロスバスイッチ
22、62 第2のクロスバスイッチ
63 第3のクロスバスイッチ
23、64 入線
24、65 出線
25、26、66 セレクタ
27 情報提供部
67 多数決論理回路
211、611 第1の入力線
221、621 第2の入力線
631 第3の入力線
212、612 第1の出力線
222、622 第2の出力線
632 第3の出力線
213、613 第1のスイッチセル
223、623 第2のスイッチセル
633 第3のスイッチセル
68 選択線
3、9 抵抗変化スイッチ
31、91 抵抗変化層
30、90 相補型抵抗変化スイッチ
32、92 活性電極
33、93 不関電極
300、900 スイッチセル
301 入力線
302 出力線
303 制御線
304 選択トランジスタ
400 スイッチセル
410、411 行選択デコーダ
420、421 列選択デコーダ
430、431 制御線選択トランジスタ
440、441、450、451 セレクタ
460 電圧生成ドライバ
500、510、800、810、820 相補型抵抗変化スイッチ
501、502、505、507、801、802、805、807 銅配線
503、803 抵抗変化層
504、804 上部電極
506、508、806、808 ビア
509、809 保護膜
550、850 第1の銅配線層
560、860 第2の銅配線層
570、870 第3の銅配線層
880 第4の銅配線層
1000、1001、1002、1003 スイッチセル
1005 電圧生成ドライバ
1010、1011 行選択トランジスタ
1020、1021 列選択トランジスタ
1030、1031 制御線選択トランジスタ
1040、1041 入力線
1050、1051 出力線
1060、1061 制御線
1100 相補型抵抗変化スイッチ
1101a 第1の抵抗変化スイッチ
1101b 第2の抵抗変化スイッチ
1102 第1層間絶縁膜
1103a、1103b 第1銅配線
1104a、1104b 第1バリアメタル
1105 第1バリア絶縁膜
1106 抵抗変化膜
1107 上部電極
1108 第2層間絶縁膜
1109 第2バリアメタル
1110 プラグ
1111 第2銅配線
1112 第2バリア絶縁膜
DESCRIPTION OF SYMBOLS 1 Switch circuit 11 Input line 12 Output line 13 Switch element 14 Changeover switch 15 1st selector 16 2nd selector 2, 6 Crossbar switch circuit 21, 61 1st crossbar switch 22, 62 2nd crossbar switch 63 3rd Crossbar switch 23, 64 In-line 24, 65 Out-line 25, 26, 66 Selector 27 Information provider 67 Majority logic circuit 211, 611 First input line 221, 621 Second input line 631 Third input line 212, 612 First output line 222, 622 Second output line 632 Third output line 213, 613 First switch cell 223, 623 Second switch cell 633 Third switch cell 68 Selection line 3, 9 Resistance change Switch 31, 91 Resistance change layer 30, 90 Complementary resistance change switch 32, 92 Electrode 33, 93 Indifferent electrode 300, 900 Switch cell 301 Input line 302 Output line 303 Control line 304 Selection transistor 400 Switch cell 410, 411 Row selection decoder 420, 421 Column selection decoder 430, 431 Control line selection transistor 440, 441, 450, 451 Selector 460 Voltage generation driver 500, 510, 800, 810, 820 Complementary resistance change switch 501, 502, 505, 507, 801, 802, 805, 807 Copper wiring 503, 803 Resistance change layer 504, 804 Upper electrode 506, 508, 806, 808 Via 509, 809 Protective film 550, 850 First copper wiring layer 560, 860 Second copper wiring layer 570, 870 Third copper wiring layer 880 Fourth copper wiring layer 1000, 1001 , 1002 , 1003 switch cell 1005 voltage generation driver 1010, 1011 row selection transistor 1020, 1021 column selection transistor 1030, 1031 control line selection transistor 1040, 1041 input line 1050, 1051 output line 1060, 1061 control line 1100 complementary resistance change switch 1101a first 1 resistance change switch 1101b second resistance change switch 1102 first interlayer insulating film 1103a, 1103b first copper wiring 1104a, 1104b first barrier metal 1105 first barrier insulating film 1106 resistance changing film 1107 upper electrode 1108 second interlayer insulating film Film 1109 Second barrier metal 1110 Plug 1111 Second copper wiring 1112 Second barrier insulating film

Claims (10)

入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、
前記複数の前記切替スイッチ間で、前記入力線の選択をする第1のセレクタと、前記出力線の選択をする第2のセレクタと、の少なくとも一方と、を有し、
前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第1のセレクタに接続し、前記出力線各々は互いに異なる前記第2のセレクタに接続し、
前記第1のセレクタと前記第2のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、
前記第1のセレクタと前記第2のセレクタの両方を有する場合、前記第1のセレクタと前記第2のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、スイッチ回路。
An input line, an output line, and a switch element that is connected to the input line and the output line to enable signal transmission by the input line and the output line, and the number of the input lines is A plurality of changeover switches that are equal to each other and have the same number of output lines;
A first selector that selects the input line, and a second selector that selects the output line, among the plurality of changeover switches, and
Each of the input lines of the changeover switch is connected to the different first selector, and each of the output lines is connected to the different second selector,
The first selector and the second selector respectively select the input line and the output line connected to the switch element in which the switch element connected to the input line and the output line to be connected is ON. The switch element connected to the input line and the output line that should not be connected does not select the input line and the output line connected to the switch element,
When both the first selector and the second selector are included, the first selector and the second selector respectively select the input line and the output line of the same changeover switch.
前記接続すべき前記入力線と前記出力線は、予め定められた前記スイッチ素子のオン/オフの設定情報に基づいて特定される、請求項1記載のスイッチ回路。   The switch circuit according to claim 1, wherein the input line and the output line to be connected are specified based on predetermined setting information of ON / OFF of the switch element. 前記切替スイッチは奇数個であり、
接続すべき前記入力線と前記出力線は、前記第1のセレクタに接続する前記入力線の各々と前記第2のセレクタに接続する前記出力線の各々に接続する前記スイッチ素子のオンがオフより多いときのオンの前記スイッチ素子に接続する前記入力線と前記出力線に特定される、請求項1記載のスイッチ回路。
The changeover switch is an odd number,
The input line to be connected and the output line are connected to the input line connected to the first selector and the switch element connected to the output line connected to the second selector is turned off. The switch circuit according to claim 1, wherein the switch circuit is specified by the input line and the output line connected to the switch element that is turned on when there are many.
前記出力線ごとに出力信号をモニタリングして前記出力線に接続する前記スイッチ素子のオン/オフを検知し、前記検知結果を前記第1のセレクタと前記第2のセレクタに提供する検知器を有する、請求項1から3の内の1項記載のスイッチ回路。   A detector for monitoring an output signal for each output line to detect on / off of the switch element connected to the output line and providing the detection result to the first selector and the second selector; 4. The switch circuit according to claim 1, wherein: 前記入力線は、平面内の第1の方向に延在し、
前記出力線は、前記平面に略平行な平面内で第2の方向に延在し前記入力線に平面視で交わり、
前記スイッチ素子は、前記入力線と前記出力線の平面視での交点ごとに設けられている、請求項1から4の内の1項記載のスイッチ回路。
The input line extends in a first direction in the plane;
The output line extends in a second direction within a plane substantially parallel to the plane and intersects the input line in plan view;
5. The switch circuit according to claim 1, wherein the switch element is provided at each intersection of the input line and the output line in plan view.
前記スイッチ素子は、抵抗変化素子を有する、請求項1から5の内の1項記載のスイッチ回路。   The switch circuit according to claim 1, wherein the switch element includes a resistance change element. 前記スイッチ素子は選択トランジスタを有し、前記抵抗変化素子は第1の電極と第2の電極と第3の電極とを有し、第1の電極は前記入力線に接続し、第2の電極は前記出力線に接続し、第3の電極は前記選択トランジスタに接続する、請求項6記載のスイッチ回路。   The switch element includes a selection transistor, the variable resistance element includes a first electrode, a second electrode, and a third electrode, the first electrode is connected to the input line, and the second electrode Is connected to the output line, and a third electrode is connected to the selection transistor. 前記選択トランジスタは、前記切替スイッチ間で共有されている、請求項7記載のスイッチ回路。   The switch circuit according to claim 7, wherein the selection transistor is shared between the changeover switches. 基板表面側から順に第1の配線層と第2の配線層と第3の配線層を有し、複数の前記切替スイッチの内の第1の前記切替スイッチは前記第1の配線層と前記第2の配線層に存在し、第1の前記切替スイッチに重なる第2の前記切替スイッチは前記第2の配線層と前記第3の配線層に存在する、請求項1から8の内の1項記載のスイッチ回路。   A first wiring layer, a second wiring layer, and a third wiring layer are provided in order from the substrate surface side, and the first change-over switch among the plurality of change-over switches includes the first wiring layer and the first wiring layer. 1. The one of claim 1, wherein the second changeover switch that exists in the second wiring layer and overlaps the first changeover switch exists in the second wiring layer and the third wiring layer. The switch circuit described. 請求項1から9の内の1項記載のスイッチ回路を有する半導体装置。   A semiconductor device comprising the switch circuit according to claim 1.
JP2016134875A 2016-07-07 2016-07-07 Switch circuit and semiconductor device using the same Active JP6750353B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016134875A JP6750353B2 (en) 2016-07-07 2016-07-07 Switch circuit and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016134875A JP6750353B2 (en) 2016-07-07 2016-07-07 Switch circuit and semiconductor device using the same

Publications (2)

Publication Number Publication Date
JP2018007167A true JP2018007167A (en) 2018-01-11
JP6750353B2 JP6750353B2 (en) 2020-09-02

Family

ID=60948230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016134875A Active JP6750353B2 (en) 2016-07-07 2016-07-07 Switch circuit and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP6750353B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146534A1 (en) * 2018-01-25 2019-08-01 日本電気株式会社 Logic integrated circuit
JPWO2021033266A1 (en) * 2019-08-20 2021-02-25
WO2021205941A1 (en) * 2020-04-09 2021-10-14 国立研究開発法人科学技術振興機構 Three-dimensional array device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191440A (en) * 1991-11-15 1993-07-30 Mitsubishi Electric Corp Cell exchange device
WO2009123090A1 (en) * 2008-03-31 2009-10-08 独立行政法人産業技術総合研究所 Reconfigurable integrated circuit
WO2012043502A1 (en) * 2010-09-28 2012-04-05 日本電気株式会社 Semiconductor device
JP2012120110A (en) * 2010-12-03 2012-06-21 Rohm Co Ltd Reconfigurable logic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191440A (en) * 1991-11-15 1993-07-30 Mitsubishi Electric Corp Cell exchange device
WO2009123090A1 (en) * 2008-03-31 2009-10-08 独立行政法人産業技術総合研究所 Reconfigurable integrated circuit
WO2012043502A1 (en) * 2010-09-28 2012-04-05 日本電気株式会社 Semiconductor device
JP2012120110A (en) * 2010-12-03 2012-06-21 Rohm Co Ltd Reconfigurable logic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146534A1 (en) * 2018-01-25 2019-08-01 日本電気株式会社 Logic integrated circuit
JPWO2019146534A1 (en) * 2018-01-25 2021-01-28 日本電気株式会社 Logic integrated circuit
US10979053B2 (en) 2018-01-25 2021-04-13 Nanobridge Semiconductor, Inc. Logic integrated circuit
JPWO2021033266A1 (en) * 2019-08-20 2021-02-25
WO2021033266A1 (en) * 2019-08-20 2021-02-25 国立大学法人大阪大学 Connection method for signal line, program, and semiconductor integrated circuit
WO2021205941A1 (en) * 2020-04-09 2021-10-14 国立研究開発法人科学技術振興機構 Three-dimensional array device

Also Published As

Publication number Publication date
JP6750353B2 (en) 2020-09-02

Similar Documents

Publication Publication Date Title
KR101845738B1 (en) Resistive random access memory
JP6577954B2 (en) Switching components and memory units
US9082533B2 (en) Memristive element based on hetero-junction oxide
US10424617B2 (en) Crossbar switch with an arrangement of wires, logic integrated circuit using the same, and semiconductor device
KR20090109804A (en) Non-volatile memory device and method of fabricating the same
CN110036484B (en) Resistive random access memory cell
CN109215708B (en) Integrated circuit with programmable non-volatile resistive switching element
JP6750353B2 (en) Switch circuit and semiconductor device using the same
JP2010282673A (en) Nonvolatile semiconductor memory device
TWI759457B (en) memory device
US10396798B2 (en) Reconfigurable circuit
JP2011035202A (en) Semiconductor memory device
TWI497786B (en) Memory cell and integrated circuit with programmable metallization cell and operating method and manufacturing method of the same
JPWO2018051931A1 (en) Semiconductor device and programming method thereof
WO2020158531A1 (en) Storage device and programming method
JP6740219B2 (en) Semiconductor memory device
US10755778B1 (en) Semiconductor switch and semiconductor device
US10979053B2 (en) Logic integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250