JP2018007149A - Connection structure for microstrip line - Google Patents
Connection structure for microstrip line Download PDFInfo
- Publication number
- JP2018007149A JP2018007149A JP2016134474A JP2016134474A JP2018007149A JP 2018007149 A JP2018007149 A JP 2018007149A JP 2016134474 A JP2016134474 A JP 2016134474A JP 2016134474 A JP2016134474 A JP 2016134474A JP 2018007149 A JP2018007149 A JP 2018007149A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- conductor pattern
- microstrip line
- low dielectric
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims description 132
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
本発明は、マイクロストリップ線路の接続構造に関する。 The present invention relates to a connection structure for a microstrip line.
携帯電話等の無線通信システムの基地局装置で用いられる高周波デバイスのパッケージ内部には、例えばインピーダンスマッチングを行う整合回路としてマイクロストリップ線路が設けられている。
図７は、従来の高周波デバイスのパッケージ内部を示す平面図であり、図８は、そのパッケージ内部の要部を示す斜視図である。図７及び図８に示すように、パッケージ１００内の底面には、比誘電率の低いアルミナ基板１１１の表面及び裏面にストリップ導体パターン１１２及び接地導体パターン１１３を形成したマイクロストリップ線路１１０が実装されている。
For example, a microstrip line is provided as a matching circuit for impedance matching inside a package of a high-frequency device used in a base station apparatus of a wireless communication system such as a mobile phone.
FIG. 7 is a plan view showing the inside of the package of the conventional high-frequency device, and FIG. 8 is a perspective view showing the main part inside the package. As shown in FIGS. 7 and 8, a microstrip line 110 in which a strip conductor pattern 112 and a ground conductor pattern 113 are formed on the front and back surfaces of an alumina substrate 111 having a low relative dielectric constant is mounted on the bottom surface in the package 100. ing.
また、パッケージ１００内の底面には、例えばフィルタ回路や高調波処理回路を構成するために、アルミナ基板１１１の比誘電率よりも高い比誘電率を有する高誘電体基板１２１の表面に導体パターン１２２を形成して構成されるキャパシタ１２０がマイクロストリップ線路１１０の近傍位置に実装されている。そして、マイクロストリップ線路１１０のストリップ導体パターン１１２は、所定数のボンディングワイヤ１３０を介してキャパシタ１２０の導体パターン１２２に接続されている（特許文献１参照）。 Further, on the bottom surface of the package 100, for example, a conductor pattern 122 is formed on the surface of a high dielectric substrate 121 having a relative dielectric constant higher than that of the alumina substrate 111 in order to constitute a filter circuit or a harmonic processing circuit. A capacitor 120 formed by forming is mounted in the vicinity of the microstrip line 110. The strip conductor pattern 112 of the microstrip line 110 is connected to the conductor pattern 122 of the capacitor 120 via a predetermined number of bonding wires 130 (see Patent Document 1).
近年、マイクロストリップ線路の接続構造として、ボンディングワイヤに代わる新たな接続構造が要望されている。
本発明は、このような事情に鑑みてなされたものであり、マイクロストリップ線路の新たな接続構造を提供することを目的とする。
In recent years, as a connection structure of a microstrip line, a new connection structure replacing a bonding wire has been demanded.
The present invention has been made in view of such circumstances, and an object thereof is to provide a new connection structure for a microstrip line.
本発明の一態様に係るマイクロストリップ線路の接続構造は、低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造である。 A microstrip line connection structure according to an aspect of the present invention is a low dielectric substrate, a strip conductor pattern formed on one surface of the low dielectric substrate, and the opposite side of the one surface of the low dielectric substrate. A connection structure of a microstrip line provided with a ground conductor pattern formed on the other surface, provided on the one surface of the low dielectric substrate and the side surface connected to the other surface, and from the one surface side A high dielectric having a conductor extending to the other surface, one end of the conductor being connected to the strip conductor pattern, and the other end of the conductor having a relative dielectric constant higher than that of the low dielectric substrate; A connection structure of a microstrip line connected to a conductor pattern formed on one surface of a substrate.
本発明によれば、マイクロストリップ線路の新たな接続構造を提供することができる。 According to the present invention, a new connection structure for a microstrip line can be provided.
［本発明の実施形態の説明］
最初に本発明の実施形態の内容を列記して説明する。
（１）本発明の実施形態に係るマイクロストリップ線路の接続構造は、低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている。
[Description of Embodiment of the Present Invention]
First, the contents of the embodiment of the present invention will be listed and described.
(1) A microstrip line connection structure according to an embodiment of the present invention includes a low dielectric substrate, a strip conductor pattern formed on one surface of the low dielectric substrate, and the opposite surface of the low dielectric substrate. A grounding conductor pattern formed on the other surface as a side, and a microstrip line connection structure, provided on the one surface of the low dielectric substrate and the side surface connected to the other surface, the one surface A conductor extending from the side to the other surface side, one end of the conductor is connected to the strip conductor pattern, and the other end of the conductor has a relative permittivity higher than a relative permittivity of the low dielectric substrate. It is connected to a conductor pattern formed on one surface of the high dielectric substrate.
上記マイクロストリップ線路の接続構造によれば、マイクロストリップ線路のストリップ導体パターンは、低誘電体基板の側面に設けられた導体を介して高誘電体基板側の導体パターンに接続されるので、マイクロストリップ線路のストリップ導体パターンを、ボンディングワイヤを用いることなく高誘電体基板側の導体パターンに接続することができる。 According to the connection structure of the microstrip line, the strip conductor pattern of the microstrip line is connected to the conductor pattern on the high dielectric substrate side via the conductor provided on the side surface of the low dielectric substrate. The strip conductor pattern of the line can be connected to the conductor pattern on the high dielectric substrate side without using a bonding wire.
（２）前記マイクロストリップ線路の接続構造において、前記マイクロストリップ線路は整合回路の構成要素であるのが好ましい。この場合、整合回路のストリップ導体パターンを、上記導体を介して高誘電体基板側の導体パターンに接続することができる。 (2) In the connection structure of the microstrip line, the microstrip line is preferably a component of a matching circuit. In this case, the strip conductor pattern of the matching circuit can be connected to the conductor pattern on the high dielectric substrate side via the conductor.
（３）前記マイクロストリップ線路の接続構造において、前記高誘電体基板及び前記導体パターンはキャパシタの構成要素であるのが好ましい。この場合、マイクロストリップ線路のストリップ導体パターンを、上記導体を介してキャパシタの導体パターンに接続することができる。 (3) In the microstrip line connection structure, it is preferable that the high dielectric substrate and the conductor pattern are components of a capacitor. In this case, the strip conductor pattern of the microstrip line can be connected to the conductor pattern of the capacitor via the conductor.
（４）前記マイクロストリップ線路の接続構造において、前記高誘電体基板には、前記一面に接続導体パターンがさらに形成され、かつ当該一面の反対側となる他面に接地導体パターンが形成されており、前記高誘電体基板の前記接続導体パターンに前記低誘電体基板の接地導体パターンを重ね合わせた状態で前記高誘電体基板に前記低誘電体基板が積層されているのが好ましい。 (4) In the connection structure of the microstrip line, the high dielectric substrate has a connection conductor pattern further formed on the one surface and a ground conductor pattern formed on the other surface opposite to the one surface. The low dielectric substrate is preferably laminated on the high dielectric substrate in a state where the ground conductor pattern of the low dielectric substrate is superimposed on the connection conductor pattern of the high dielectric substrate.
この場合、マイクロストリップ線路の接地導体パターンは、高誘電体基板側の接続導体パターン及び接地導体パターンを経由してグランドに接続されるため、低誘電体基板側の接地導体パターンと高誘電体基板側の接続導体パターンとが重なり合う面の容量として高誘電体基板の容量が影響することになる。しかし、高誘電体基板の比誘電率を低誘電体基板の比誘電率よりも十分に大きくしておけば、前記重なり合う面の容量は低誘電体基板の容量と等価になるため、高誘電体基板に低誘電体基板を積層しても、高誘電体基板の容量が影響することはない。
したがって、高誘電体基板に低誘電体基板を積層するという簡単な構造により、低誘電体基板で期待されるマイクロストリップ線路としての機能を維持しながら、当該マイクロストリップ線路のストリップ導体パターンを高誘電体基板側の導体パターンに接続することができる。
In this case, since the ground conductor pattern of the microstrip line is connected to the ground via the connection conductor pattern on the high dielectric substrate side and the ground conductor pattern, the ground conductor pattern on the low dielectric substrate side and the high dielectric substrate The capacitance of the high dielectric substrate affects the capacitance of the surface where the connection conductor pattern on the side overlaps. However, if the relative dielectric constant of the high dielectric substrate is sufficiently larger than that of the low dielectric substrate, the capacitance of the overlapping surface becomes equivalent to the capacitance of the low dielectric substrate. Even if a low dielectric substrate is stacked on the substrate, the capacitance of the high dielectric substrate is not affected.
Therefore, a simple structure in which a low dielectric substrate is stacked on a high dielectric substrate, while maintaining the function as a microstrip line expected for a low dielectric substrate, the strip conductor pattern of the microstrip line is made highly dielectric. It can be connected to the conductor pattern on the body substrate side.
［本発明の実施形態の詳細］
以下、本発明の実施形態について添付図面に基づき詳細に説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
［第１実施形態］
＜全体構成＞
図１は、本発明の第１実施形態に係るマイクロストリップ線路の接続構造を備えた高周波デバイスのパッケージ内部を示す平面図である。本実施形態の高周波デバイスは、例えば携帯電話等の無線通信システムの基地局装置において用いられるものである。パッケージ１の底板２には、図中の左右両側に入力側リード３と出力側リード４とが設けられている。
[Details of the embodiment of the present invention]
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, you may combine arbitrarily at least one part of embodiment described below.
[First Embodiment]
<Overall configuration>
FIG. 1 is a plan view showing the inside of a package of a high-frequency device having a microstrip line connection structure according to a first embodiment of the present invention. The high-frequency device of the present embodiment is used in a base station apparatus of a wireless communication system such as a mobile phone. The bottom plate 2 of the package 1 is provided with an input side lead 3 and an output side lead 4 on both left and right sides in the figure.
底板２の上面には、例えばインピーダンスマッチングを行う整合回路５が設けられている。整合回路５は、例えばＦＥＴ型のトランジスタ６と、マイクロストリップ線路７とを備えている。トランジスタ６は、複数のボンディングワイヤ８により入力側リード３に接続されるとともに、複数のボンディングワイヤ９によりマイクロストリップ線路７のストリップ導体パターン１２に接続されている。マイクロストリップ線路７のストリップ導体パターン１２は、複数のボンディングワイヤ１０により出力側リード４に接続されている。 On the upper surface of the bottom plate 2, for example, a matching circuit 5 that performs impedance matching is provided. The matching circuit 5 includes, for example, an FET type transistor 6 and a microstrip line 7. The transistor 6 is connected to the input lead 3 by a plurality of bonding wires 8 and is connected to the strip conductor pattern 12 of the microstrip line 7 by a plurality of bonding wires 9. The strip conductor pattern 12 of the microstrip line 7 is connected to the output-side lead 4 by a plurality of bonding wires 10.
＜マイクロストリップ線路＞
マイクロストリップ線路７は、低誘電体基板１１と、低誘電体基板１１の表面（一面）に形成された前記ストリップ導体パターン１２と、低誘電体基板１１の裏面（他面）に形成された接地導体パターン１３（図３参照）とを備えている。
低誘電体基板１１は、マイクロストリップ線路７をインダクタとして機能させるために、低い比誘電率を有している。本実施形態の低誘電体基板１１は、例えば比誘電率が９．９のアルミナ基板からなる。
<Microstrip line>
The microstrip line 7 includes a low dielectric substrate 11, the strip conductor pattern 12 formed on the surface (one surface) of the low dielectric substrate 11, and a ground formed on the back surface (other surface) of the low dielectric substrate 11. And a conductor pattern 13 (see FIG. 3).
The low dielectric substrate 11 has a low relative dielectric constant so that the microstrip line 7 functions as an inductor. The low dielectric substrate 11 of the present embodiment is made of an alumina substrate having a relative dielectric constant of 9.9, for example.
ストリップ導体パターン１２は、低誘電体基板１１の表面に、例えば金属メッキを施して形成されている。ストリップ導体パターン１２における、複数のボンディングワイヤ９が接続されるトランジスタ６側の幅（図１の上下方向の長さ）は、各ボンディングワイヤ９の接続長さを短くするために、幅広に形成されている。また、ストリップ導体パターン１２における出力側リード４側の幅は、インピーダンスを高くするために、トランジスタ６側の幅よりも幅狭に形成されている。 The strip conductor pattern 12 is formed on the surface of the low dielectric substrate 11 by, for example, metal plating. In the strip conductor pattern 12, the width on the transistor 6 side to which a plurality of bonding wires 9 are connected (the length in the vertical direction in FIG. 1) is formed wide so as to shorten the connection length of each bonding wire 9. ing. Further, the width on the output-side lead 4 side in the strip conductor pattern 12 is formed narrower than the width on the transistor 6 side in order to increase the impedance.
ストリップ導体パターン１２は、低誘電体基板１１の表面の図１の上下両端部まで延びる一対の接続パターン部１２ａを有している。各接続パターン部１２ａは、後述するようにインダクタとして機能するサイドウォール３１に接続されている。これにより、接続パターン部１２ａは、サイドウォール３１のインダクタとしての機能が不足する場合に、そのインダクタの一部として機能させることができる。なお、ストリップ導体パターン１２は、本実施形態の形状に限定されるものではなく、任意の形状に形成することができる。
接地導体パターン１３は、低誘電体基板１１の裏面において、低誘電体基板１１の長手方向両端部を除く部分に、例えば金属メッキを施して形成されている（図３参照）。
The strip conductor pattern 12 has a pair of connection pattern portions 12a extending to both the upper and lower end portions of the surface of the low dielectric substrate 11 in FIG. Each connection pattern portion 12a is connected to a sidewall 31 that functions as an inductor, as will be described later. Thereby, when the function of the sidewall 31 as an inductor is insufficient, the connection pattern portion 12a can function as a part of the inductor. In addition, the strip conductor pattern 12 is not limited to the shape of this embodiment, It can form in arbitrary shapes.
The ground conductor pattern 13 is formed on the back surface of the low dielectric substrate 11 by applying, for example, metal plating to the portion excluding both longitudinal ends of the low dielectric substrate 11 (see FIG. 3).
＜キャパシタ＞
図２は、パッケージ内部の要部を示す斜視図である。また、図３は、その要部を示す断面図である。図２及び図３において、底板２の上面には、例えば整合回路５によりインピーダンスマッチングを行いながらトランジスタ６の高効率動作を実現するためのフィルタ回路や高調波処理回路の一部としてキャパシタ２０が実装されている。このキャパシタ２０の高誘電体基板２１上にマイクロストリップ線路７の低誘電体基板１１が積層されている。
<Capacitor>
FIG. 2 is a perspective view showing a main part inside the package. FIG. 3 is a cross-sectional view showing the main part. 2 and 3, a capacitor 20 is mounted on the upper surface of the bottom plate 2 as a part of a filter circuit or a harmonic processing circuit for realizing high-efficiency operation of the transistor 6 while performing impedance matching, for example, by the matching circuit 5. Has been. The low dielectric substrate 11 of the microstrip line 7 is laminated on the high dielectric substrate 21 of the capacitor 20.
キャパシタ２０は、底板２の上面に実装された前記高誘電体基板２１と、高誘電体基板２１の表面（一面）に形成された導体パターン２２と、高誘電体基板２１の裏面（他面）に形成された接地導体パターン２３とで構成されている。本実施形態の導体パターン２２は、トランジスタ６（図１参照）から見たインピーダンスのバランスをとるために２個形成されている。なお、導体パターン２２の個数は１個だけでもよいし３個以上であってもよい。 The capacitor 20 includes the high dielectric substrate 21 mounted on the upper surface of the bottom plate 2, a conductor pattern 22 formed on the surface (one surface) of the high dielectric substrate 21, and the back surface (other surface) of the high dielectric substrate 21. And a ground conductor pattern 23 formed on the substrate. Two conductor patterns 22 of this embodiment are formed in order to balance the impedance viewed from the transistor 6 (see FIG. 1). Note that the number of conductor patterns 22 may be only one, or may be three or more.
高誘電体基板２１は、キャパシタ２０をコンデンサとして機能させるために、低誘電体基板１１の比誘電率よりも高い比誘電率を有している。また、高誘電体基板２１の比誘電率は、後述する重なり合う面において高誘電体基板２１の容量が影響しないように、低誘電体基板１１の比誘電率よりも十分に大きい値であり、好ましくは低誘電体基板１１の比誘電率の１０倍以上の値である。本実施形態の高誘電体基板２１の比誘電率は３０００である。 The high dielectric substrate 21 has a relative dielectric constant higher than that of the low dielectric substrate 11 in order for the capacitor 20 to function as a capacitor. In addition, the relative dielectric constant of the high dielectric substrate 21 is sufficiently larger than the relative dielectric constant of the low dielectric substrate 11 so that the capacitance of the high dielectric substrate 21 does not affect the overlapping surfaces described later, Is a value not less than 10 times the relative dielectric constant of the low dielectric substrate 11. The relative dielectric constant of the high dielectric substrate 21 of this embodiment is 3000.
一対の導体パターン２２は、高誘電体基板２１の表面における長手方向両端部に、例えば金属メッキを施して形成されている。接地導体パターン２３は、高誘電体基板２１の裏面の全面にわたって、例えば金属メッキを施して形成されている。高誘電体基板２１は底板２の上面にはんだ付けにより固定されており、これにより接地導体パターン２３はグランドに接続されている。 The pair of conductor patterns 22 is formed, for example, by metal plating at both ends in the longitudinal direction on the surface of the high dielectric substrate 21. The ground conductor pattern 23 is formed over the entire back surface of the high dielectric substrate 21 by, for example, metal plating. The high dielectric substrate 21 is fixed to the upper surface of the bottom plate 2 by soldering, whereby the ground conductor pattern 23 is connected to the ground.
高誘電体基板２１は、低誘電体基板１１よりも長手方向に長く形成されており、高誘電体基板２１の表面における一対の導体パターン２２の間には接続導体パターン２４が形成されている。この接続導体パターン２４は、高誘電体基板２１の表面に、例えば金属メッキを施して形成されている。
高誘電体基板２１上には、その接続導体パターン２４に低誘電体基板１１側の接地導体パターン１３を重ね合わせた状態で低誘電体基板１１が積層されている。低誘電体基板１１の長手方向に延びる側面１１ａと、高誘電体基板２１の長手方向に延びる側面２１ａとは、はんだ付けにより固定されている。これにより、低誘電体基板１１側の接地導体パターン１３は、高誘電体基板２１側の接続導体パターン２４及び接地導体パターン２３を介してグランドに接続されている。
The high dielectric substrate 21 is formed longer in the longitudinal direction than the low dielectric substrate 11, and a connection conductor pattern 24 is formed between a pair of conductor patterns 22 on the surface of the high dielectric substrate 21. The connection conductor pattern 24 is formed on the surface of the high dielectric substrate 21 by, for example, metal plating.
On the high dielectric substrate 21, the low dielectric substrate 11 is laminated in a state where the grounding conductor pattern 13 on the low dielectric substrate 11 side is overlaid on the connection conductor pattern 24. The side surface 11a extending in the longitudinal direction of the low dielectric substrate 11 and the side surface 21a extending in the longitudinal direction of the high dielectric substrate 21 are fixed by soldering. Thereby, the ground conductor pattern 13 on the low dielectric substrate 11 side is connected to the ground via the connection conductor pattern 24 and the ground conductor pattern 23 on the high dielectric substrate 21 side.
＜マイクロストリップ線路の接続構造＞
図４は、マイクロストリップ線路７のストリップ導体パターン１２とキャパシタ２０の導体パターン２２との接続構造を示す斜視図である。
図３及び図４において、マイクロストリップ線路７の低誘電体基板１１は、その長手方向両端部がキャパシタ２０の導体パターン２２の一部の上方に配置された状態で、キャパシタ２０の高誘電体基板２１に積層されている（図１も参照）。
<Microstrip line connection structure>
FIG. 4 is a perspective view showing a connection structure between the strip conductor pattern 12 of the microstrip line 7 and the conductor pattern 22 of the capacitor 20.
3 and 4, the low dielectric substrate 11 of the microstrip line 7 is a high dielectric substrate of the capacitor 20 in a state in which both ends in the longitudinal direction are arranged above a part of the conductor pattern 22 of the capacitor 20. 21 (see also FIG. 1).
マイクロストリップ線路７の低誘電体基板１１の長手方向両端において表面及び裏面に接続された側面１１ｂには、当該側面１１ｂに沿ってサイドウォール（導体）３１が設けられている。サイドウォール３１は、例えば、低誘電体基板１１の各側面１１ｂの幅方向中央部において表面側から裏面側に延びて形成された円弧形状の溝部１１ｃの周面全体（図４のクロスハッチング部分）に、金属メッキを施して形成されている。 Side walls (conductors) 31 are provided along the side surfaces 11b on the side surfaces 11b connected to the front and back surfaces at both ends in the longitudinal direction of the low dielectric substrate 11 of the microstrip line 7. The sidewall 31 is, for example, the entire peripheral surface of the arc-shaped groove 11c formed from the front surface side to the back surface side in the center in the width direction of each side surface 11b of the low dielectric substrate 11 (cross-hatched portion in FIG. 4). Further, it is formed by applying metal plating.
サイドウォール３１の上端（一端）は、ストリップ導体パターン１２の接続パターン部１２ａの先端部が接続されている。また、サイドウォール３１の下端（他端）は、キャパシタ２０の導体パターン２２に、例えばはんだ付けにより形成された導体接合部３２を介して当該導体パターン２２に接続されている。なお、サイドウォール３１の下端は、マイクロストリップ線路７の接地導体パターン１３とは絶縁されている。 The upper end (one end) of the sidewall 31 is connected to the distal end portion of the connection pattern portion 12 a of the strip conductor pattern 12. The lower end (the other end) of the sidewall 31 is connected to the conductor pattern 22 of the capacitor 20 via a conductor joint portion 32 formed by, for example, soldering. The lower end of the sidewall 31 is insulated from the ground conductor pattern 13 of the microstrip line 7.
これにより、マイクロストリップ線路７のストリップ導体パターン１２は、サイドウォール３１及び導体接合部３２を介してキャパシタ２０の導体パターン２２に接続されている。
なお、導体３１は、サイドウォール以外の他の導電性を有するもの（ボンディングワイヤを除く）を適用してもよい。また、導体接合部３２は、はんだ以外に導電性を有するものであれば、他の接合材料を用いて形成されていてもよい。
Thereby, the strip conductor pattern 12 of the microstrip line 7 is connected to the conductor pattern 22 of the capacitor 20 via the sidewall 31 and the conductor joint portion 32.
The conductor 31 may have other conductivity than the sidewall (excluding the bonding wire). In addition, the conductor bonding portion 32 may be formed using other bonding material as long as it has conductivity other than solder.
＜整合回路の回路構成＞
図５は、整合回路５の等価回路図である。図５において、パッケージ１の入力端に接続されたトランジスタ６のドレインには、整合回路５を構成する２つのインダクタ４１，４２が直列に接続されている。また、トランジスタ６のソースはグランドに接続されている。
インダクタ４１は、トランジスタ６とマイクロストリップ線路７とを接続するボンディングワイヤ９（図１参照）がインダクタとして機能するものである。インダクタ４２は、マイクロストリップ線路７がインダクタとして機能するものである。
<Circuit configuration of matching circuit>
FIG. 5 is an equivalent circuit diagram of the matching circuit 5. In FIG. 5, two inductors 41 and 42 constituting the matching circuit 5 are connected in series to the drain of the transistor 6 connected to the input terminal of the package 1. The source of the transistor 6 is connected to the ground.
In the inductor 41, a bonding wire 9 (see FIG. 1) that connects the transistor 6 and the microstrip line 7 functions as an inductor. The inductor 42 is such that the microstrip line 7 functions as an inductor.
両インダクタ４１，４２の間には、インダクタ４３及びコンデンサ４４を互いに直列に接続して構成されるフィルタ回路（高調波処理回路）が並列に接続されている。コンデンサ４４の下流側はグランドに接続されている。
インダクタ４３は、サイドウォール３１がインダクタとして機能するものであり、コンデンサ４４はキャパシタ２０がコンデンサとして機能するものである。
Between the inductors 41 and 42, a filter circuit (harmonic processing circuit) configured by connecting an inductor 43 and a capacitor 44 in series with each other is connected in parallel. The downstream side of the capacitor 44 is connected to the ground.
In the inductor 43, the sidewall 31 functions as an inductor, and in the capacitor 44, the capacitor 20 functions as a capacitor.
インダクタ４２の下流側にはコンデンサ４５が並列に接続されており、コンデンサ４５の下流側はグランドに接続されている。このコンデンサ４５は、マイクロストリップ線路７の接地導体パターン１３とキャパシタ２０の接続導体パターン２４とが重なり合う面がコンデンサとして機能するものである。 A capacitor 45 is connected in parallel to the downstream side of the inductor 42, and the downstream side of the capacitor 45 is connected to the ground. In the capacitor 45, the surface where the ground conductor pattern 13 of the microstrip line 7 and the connection conductor pattern 24 of the capacitor 20 overlap functions as a capacitor.
ところで、前記重なり合う面の容量として高誘電体基板２１の容量も影響するが、高誘電体基板２１の比誘電率は低誘電体基板１１の比誘電率の１０倍以上であり十分に大きいため、前記重なり合う面の容量は低誘電体基板１１の容量と等価になる。以下、この点について証明する。 By the way, although the capacitance of the high dielectric substrate 21 also affects the capacitance of the overlapping surface, the relative dielectric constant of the high dielectric substrate 21 is not less than 10 times the relative dielectric constant of the low dielectric substrate 11 and is sufficiently large. The capacitance of the overlapping surface is equivalent to the capacitance of the low dielectric substrate 11. This will be proved below.
低誘電体基板１１の容量Ｃａ及び、高誘電体基板２１の容量Ｃｈは、それぞれ下記式（１）及び（２）のように表される。
Ｃａ＝εａＳ／ｄａ ・・・（１）
Ｃｈ＝εｈＳ／ｄｈ ・・・（２）
ここで、εａは低誘電体基板１１の比誘電率であり、ｄａは低誘電体基板１１の厚みである（図２参照）。また、εｈは高誘電体基板２１の比誘電率であり、ｄｈは高誘電体基板２１の厚みである（図２参照）。また、Ｓは前記重なり合う面の面積である。
Capacitance C a and the low dielectric substrate 11, capacitance C h of the high dielectric substrate 21 is respectively represented by the following formula (1) and (2).
C a = ε a S / d a (1)
C h = ε h S / d h (2)
Here, epsilon a denotes the relative dielectric constant of the low dielectric substrate 11, the d a is the thickness of the low dielectric substrate 11 (see FIG. 2). Furthermore, epsilon h is the relative dielectric constant of the high dielectric substrate 21, d h is the thickness of the high dielectric substrate 21 (see FIG. 2). S is the area of the overlapping surfaces.
前記重なり合う面の容量Ｃは、下記の式（３）のように表される。
ここで、εｈ≫εａの関係にあるため、式（３）の（εａ／εｈ）ｄｈは無視できるほど小さい値となる。これにより、式（３）の右辺はεａＳ／ｄａとなり、上記式（１）の右辺と同じ値となる。したがって、前記重なり合う面の容量Ｃは、低誘電体基板１１の容量Ｃａと等価になる。 Here, since the relationship of ε h »ε a, (ε a / ε h) d h of the formula (3) becomes a small value negligibly. Thereby, the right side of Expression (3) is ε a S / d a , which is the same value as the right side of Expression (1). Therefore, the capacitance C of the overlapping surface is equivalent to the capacitance C a of the low dielectric substrate 11.
＜効果について＞
以上、本実施形態のマイクロストリップ線路７の接続構造によれば、整合回路５のマイクロストリップ線路７のストリップ導体パターン１２は、低誘電体基板１１の側面１１ｂに沿って設けられたサイドウォール３１を介して、キャパシタ２０の導体パターン２２に接続されるので、整合回路５のストリップ導体パターン１２を、従来のようにボンディングワイヤを用いることなくキャパシタ２０の導体パターン２２に接続することができる。
<About effect>
As described above, according to the connection structure of the microstrip line 7 of the present embodiment, the strip conductor pattern 12 of the microstrip line 7 of the matching circuit 5 has the side wall 31 provided along the side surface 11b of the low dielectric substrate 11. Therefore, the strip conductor pattern 12 of the matching circuit 5 can be connected to the conductor pattern 22 of the capacitor 20 without using a bonding wire as in the prior art.
また、従来のボンディングワイヤを用いた接続構造では、ボンディングワイヤの長さのばらつきに起因する高周波デバイスの高周波特性にばらつきが生じていたが、本実施形態のボンディングワイヤを用いない接続構造では、前記高周波特性のばらつきを抑制することができる。
また、パッケージ１の底板２には、高誘電体基板２１上に低誘電体基板１１が積層される構造であるため、従来の接続構造（図７参照）のようにボンディングワイヤを接続するために低誘電体基板と高誘電体基板との間に隙間を設ける必要がない。したがって、本実施形態の接続構造（図１参照）は、従来の接続構造に比べてパッケージ１を小型化することができる。
Further, in the connection structure using the conventional bonding wire, the high-frequency characteristics of the high-frequency device due to the variation in the length of the bonding wire have varied, but in the connection structure that does not use the bonding wire of the present embodiment, Variations in high frequency characteristics can be suppressed.
Further, since the bottom plate 2 of the package 1 has a structure in which the low dielectric substrate 11 is laminated on the high dielectric substrate 21, in order to connect the bonding wires as in the conventional connection structure (see FIG. 7). There is no need to provide a gap between the low dielectric substrate and the high dielectric substrate. Therefore, the connection structure of this embodiment (see FIG. 1) can make the package 1 smaller than the conventional connection structure.
また、高誘電体基板２１に低誘電体基板１１が積層されており、低誘電体基板１１側の接地導体パターン１３は、高誘電体基板２１側の接続導体パターン２４及び接地導体パターン２３を経由してグランドに接続されている。このため、接地導体パターン１３と接続導体パターン２４とが重なり合う面の容量Ｃとして高誘電体基板２１の容量が影響することになる。しかし、高誘電体基板２１の比誘電率は低誘電体基板１１の比誘電率よりも十分に大きいため、前記重なり合う面の容量Ｃは低誘電体基板１１の容量Ｃａと等価になるため、高誘電体基板２１に低誘電体基板１１を積層しても、前記重なり合う面の容量Ｃとして高誘電体基板２１の容量Ｃｈが影響することはない。
したがって、高誘電体基板２１に低誘電体基板１１を積層するという簡単な構造により、低誘電体基板１１で期待されるマイクロストリップ線路７としての機能を維持しながら、当該マイクロストリップ線路７のストリップ導体パターン１２を高誘電体基板２１上の導体パターン２２に接続することができる。特に本実施形態は、後述する第２実施形態と比較した場合、より簡単な構造となる。
The low dielectric substrate 11 is laminated on the high dielectric substrate 21, and the ground conductor pattern 13 on the low dielectric substrate 11 side passes through the connection conductor pattern 24 and the ground conductor pattern 23 on the high dielectric substrate 21 side. And connected to ground. For this reason, the capacitance of the high dielectric substrate 21 affects the capacitance C of the surface where the ground conductor pattern 13 and the connection conductor pattern 24 overlap. However, since because the dielectric constant of the high dielectric substrate 21 is sufficiently than the dielectric constant of the low dielectric substrate 11 larger, the capacitance C of the overlapping surfaces to be capacitance C a and the equivalent low-dielectric substrate 11, be laminated low dielectric substrate 11 in high dielectric substrate 21, capacitance C h of the high dielectric substrate 21 does not affect the capacitance C of the overlapping surfaces.
Therefore, the simple structure of laminating the low dielectric substrate 11 on the high dielectric substrate 21 maintains the function as the microstrip line 7 expected for the low dielectric substrate 11 while maintaining the strip of the microstrip line 7. The conductor pattern 12 can be connected to the conductor pattern 22 on the high dielectric substrate 21. In particular, this embodiment has a simpler structure when compared with a second embodiment to be described later.
［第２実施形態］
図６は、本発明の第２実施形態に係るマイクロストリップ線路の接続構造を示す断面図である。本実施形態では、高誘電体基板２１の表面に接続導体パターンが形成されておらず、マイクロストリップ線路７の接地導体パターン１３が直接、グランドに接続されている点で第１実施形態と相違する。
本実施形態の低誘電体基板１１の裏面には、その長手方向の中間部に突出部１１ｄが形成されており、この突出部１１ｄの先端面（図６の下側の面）に、接地導体パターン１３が全面にわたって形成されている。
[Second Embodiment]
FIG. 6 is a cross-sectional view showing a microstrip line connection structure according to the second embodiment of the present invention. This embodiment is different from the first embodiment in that the connection conductor pattern is not formed on the surface of the high dielectric substrate 21 and the ground conductor pattern 13 of the microstrip line 7 is directly connected to the ground. .
On the back surface of the low dielectric substrate 11 of the present embodiment, a protruding portion 11d is formed in the middle portion in the longitudinal direction, and a ground conductor is formed on the tip surface (lower surface in FIG. 6) of the protruding portion 11d. A pattern 13 is formed over the entire surface.
一方、本実施形態の高誘電体基板２１には、その長手方向の中間部において厚み方向に貫通する貫通孔２１ｂが形成されている。この貫通孔２１ｂには、低誘電体基板１１の突出部１１ｄが高誘電体基板２１の表面側から挿入され、パッケージ１の底板２の上面に、はんだ付けにより固定されている。これにより接地導体パターン１３はグランドに接続されている。これにより、本実施形態の整合回路５は、第１実施形態の図５に示す等価回路図と同様の回路構成となる。なお、本実施形態の他の構成は、第１実施形態と同様であるため、説明を省略する。 On the other hand, the high dielectric substrate 21 of the present embodiment is formed with a through hole 21b penetrating in the thickness direction at an intermediate portion in the longitudinal direction. A protruding portion 11d of the low dielectric substrate 11 is inserted into the through hole 21b from the surface side of the high dielectric substrate 21, and is fixed to the upper surface of the bottom plate 2 of the package 1 by soldering. Thereby, the ground conductor pattern 13 is connected to the ground. Thereby, the matching circuit 5 of the present embodiment has a circuit configuration similar to that of the equivalent circuit diagram shown in FIG. 5 of the first embodiment. In addition, since the other structure of this embodiment is the same as that of 1st Embodiment, description is abbreviate | omitted.
以上、第２実施形態のマイクロストリップ線路７の接続構造においても、整合回路５のマイクロストリップ線路７のストリップ導体パターン１２は、低誘電体基板１１の側面に沿って設けられたサイドウォール３１を介して、キャパシタ２０の導体パターン２２に接続されるので、整合回路５のストリップ導体パターン１２を、従来のようにボンディングワイヤを用いることなくキャパシタ２０の導体パターン２２に接続することができる。 As described above, also in the connection structure of the microstrip line 7 according to the second embodiment, the strip conductor pattern 12 of the microstrip line 7 of the matching circuit 5 is interposed via the sidewall 31 provided along the side surface of the low dielectric substrate 11. As a result, the strip conductor pattern 12 of the matching circuit 5 can be connected to the conductor pattern 22 of the capacitor 20 without using bonding wires as in the prior art.
［その他］
なお、今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
例えば、マイクロストリップ線路は整合回路の構成要素として限定されるものではなく、種々の用途に適用することができる。また、高誘電体基板及びその表面に形成された導体パターンはキャパシタの構成要素として限定されるものではなく、種々の用途に適用することができる。
[Others]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
For example, the microstrip line is not limited as a component of the matching circuit, and can be applied to various uses. Further, the high dielectric substrate and the conductor pattern formed on the surface thereof are not limited as the components of the capacitor, and can be applied to various uses.
１ パッケージ
２ 底板
３ 入力側リード
４ 出力側リード
５ 整合回路
６ トランジスタ
７ マイクロストリップ線路
８ ボンディングワイヤ
９ ボンディングワイヤ
１０ ボンディングワイヤ
１１ 低誘電体基板
１１ａ 側面
１１ｂ 側面
１１ｃ 溝部
１１ｄ 突出部
１２ ストリップ導体パターン
１２ａ 接続パターン部
１３ 接地導体パターン
２０ キャパシタ
２１ 高誘電体基板
２１ａ 側面
２１ｂ 貫通孔
２２ 導体パターン
２３ 接地導体パターン
２４ 接続導体パターン
３１ サイドウォール（導体）
３２ 導体接合部
４１ インダクタ
４２ インダクタ
４３ インダクタ
４４ コンデンサ
４５ コンデンサ
DESCRIPTION OF SYMBOLS 1 Package 2 Bottom plate 3 Input side lead 4 Output side lead 5 Matching circuit 6 Transistor 7 Microstrip line 8 Bonding wire 9 Bonding wire 10 Bonding wire 11 Low dielectric substrate 11a Side surface 11b Side surface 11c Groove part 11d Protrusion part 12 Strip conductor pattern 12a Connection Pattern part 13 Ground conductor pattern 20 Capacitor 21 High dielectric substrate 21a Side surface 21b Through hole 22 Conductor pattern 23 Ground conductor pattern 24 Connection conductor pattern 31 Side wall (conductor)
32 Conductor Junction 41 Inductor 42 Inductor 43 Inductor 44 Capacitor 45 Capacitor
Claims (4)
前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、
前記導体の一端は、前記ストリップ導体パターンに接続され、
前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造。 A micro dielectric board comprising: a low dielectric substrate; a strip conductor pattern formed on one surface of the low dielectric substrate; and a ground conductor pattern formed on the other surface opposite to the one surface of the low dielectric substrate. A stripline connection structure,
A conductor provided on a side surface connected to the one surface and the other surface of the low dielectric substrate, and extending from the one surface side to the other surface side;
One end of the conductor is connected to the strip conductor pattern,
A connection structure of a microstrip line, wherein the other end of the conductor is connected to a conductor pattern formed on one surface of a high dielectric substrate having a relative dielectric constant higher than that of the low dielectric substrate.
前記高誘電体基板の前記接続導体パターンに前記低誘電体基板の接地導体パターンを重ね合わせた状態で前記高誘電体基板に前記低誘電体基板が積層されている、請求項１〜請求項３のいずれか１項に記載のマイクロストリップ線路の接続構造。 In the high dielectric substrate, a connection conductor pattern is further formed on the one surface, and a ground conductor pattern is formed on the other surface opposite to the one surface,
The low dielectric substrate is laminated on the high dielectric substrate in a state where the ground conductor pattern of the low dielectric substrate is superimposed on the connection conductor pattern of the high dielectric substrate. The microstrip line connection structure according to any one of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016134474A JP6623955B2 (en) | 2016-07-06 | 2016-07-06 | Microstrip line connection structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016134474A JP6623955B2 (en) | 2016-07-06 | 2016-07-06 | Microstrip line connection structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018007149A true JP2018007149A (en) | 2018-01-11 |
| JP6623955B2 JP6623955B2 (en) | 2019-12-25 |
Family
ID=60948241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016134474A Active JP6623955B2 (en) | 2016-07-06 | 2016-07-06 | Microstrip line connection structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6623955B2 (en) |
-
2016
- 2016-07-06 JP JP2016134474A patent/JP6623955B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6623955B2 (en) | 2019-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4864271B2 (en) | Multilayer capacitor | |
| US9699895B2 (en) | Flexible board and electronic device | |
| CN207165744U (en) | Electronic equipment and antenna element | |
| CN105845439B (en) | Electronic unit | |
| JP4730424B2 (en) | Multilayer capacitor | |
| KR101973419B1 (en) | Composite electronic component and board for mounting the same | |
| CN205752476U (en) | Transmission line component | |
| CN106688143A (en) | Antenna and wireless communication apparatus | |
| CN103733741A (en) | High-frequency signal line and electronic device | |
| KR101051620B1 (en) | Multilayer capacitor | |
| CN110875722B (en) | High frequency amplifier | |
| JP7029254B2 (en) | Directional coupler | |
| JP2014179579A (en) | Laminated inductor and laminated inductor array | |
| JP2008112810A (en) | Circuit board, package for storing semiconductor element, and semiconductor device | |
| US9640530B2 (en) | Semiconductor device | |
| JP6623955B2 (en) | Microstrip line connection structure | |
| KR100586947B1 (en) | Multi-layer ceramic capacitor structured for reducing inductance | |
| CN206878167U (en) | Antenna element | |
| JP5031650B2 (en) | Multilayer capacitor | |
| TW201401311A (en) | Capacitance and multilayer PCB with the capacitance | |
| JP5384395B2 (en) | Distributed noise filter | |
| JP4748177B2 (en) | Multilayer capacitor | |
| JP6352839B2 (en) | High frequency package | |
| JP2001326444A (en) | Chip component mounting board | |
| JPWO2019017206A1 (en) | Circuit module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6623955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |