JP2018006636A - Semiconductor substrate evaluation method - Google Patents
Semiconductor substrate evaluation method Download PDFInfo
- Publication number
- JP2018006636A JP2018006636A JP2016134014A JP2016134014A JP2018006636A JP 2018006636 A JP2018006636 A JP 2018006636A JP 2016134014 A JP2016134014 A JP 2016134014A JP 2016134014 A JP2016134014 A JP 2016134014A JP 2018006636 A JP2018006636 A JP 2018006636A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- corona charge
- evaluation method
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体基板上に形成された酸化膜の絶縁特性を評価することで半導体基板の評価を行う半導体基板の評価方法に関する。 The present invention relates to a semiconductor substrate evaluation method for evaluating a semiconductor substrate by evaluating an insulating property of an oxide film formed on the semiconductor substrate.
シリコンに代表される半導体基板上に形成される絶縁膜、すなわちシリコン酸化膜は、デバイス信頼性を決める非常に重要な要素であり、この絶縁特性（酸化膜耐圧）測定は重要な測定項目である。また、この酸化膜耐圧は、基板表面の欠陥に非常に敏感であり、半導体基板特性としても重要なパラメータである。 An insulating film formed on a semiconductor substrate typified by silicon, that is, a silicon oxide film, is a very important factor that determines device reliability. This measurement of insulating characteristics (oxide breakdown voltage) is an important measurement item. . The oxide film breakdown voltage is very sensitive to defects on the substrate surface, and is an important parameter for semiconductor substrate characteristics.
この酸化膜耐圧測定では、一般的には、実デバイスと同様に、酸化膜の上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で堆積したＰｏｌｙ−Ｓｉ（多結晶シリコン）が電極として用いられる。しかし、この工程では、ＣＶＤ以外に、フォトリソグラフィー及びエッチング工程が必要であり、被測定素子を作製するために非常に労力を要するという問題がある。 In this oxide film withstand voltage measurement, in general, as in an actual device, Poly-Si (polycrystalline silicon) deposited on the oxide film by CVD (Chemical Vapor Deposition) is used as an electrode. However, in this process, in addition to CVD, a photolithography and etching process is necessary, and there is a problem that much labor is required to manufacture the element to be measured.
一方、水銀やアルミニウムのような低融点金属をそのまま、ないしは蒸着にて形成し電極として使用することも行われているが、低融点金属特有のセルフヒーリングに代表される問題があり、Ｐｏｌｙ−Ｓｉ電極と比較して、得られる結果に差がある。 On the other hand, low melting point metals such as mercury and aluminum are formed as they are or by vapor deposition and used as electrodes. However, there is a problem typified by self-healing peculiar to low melting point metals. There are differences in the results obtained compared to the electrodes.
これらの電極を形成する測定方法以外に、コロナチャージを用いた酸化膜特性の検討が非特許文献１に記されている。これはトンネル電流の解析を行ったものであり、シリコン酸化膜の欠陥数を検討することまでは記載されていないが、コロナチャージであっても、高電界印加が可能で、金属電極形成を行ったときと同じような効果があることが報告されている。 In addition to the measurement method for forming these electrodes, Non-Patent Document 1 describes the examination of oxide film characteristics using corona charge. This is an analysis of the tunnel current and has not been described until the number of defects in the silicon oxide film is studied. However, even with corona charge, a high electric field can be applied and metal electrodes are formed. It has been reported that it has the same effect as the time.
コロナチャージを使用した絶縁膜評価法としては、特許文献１に、酸化膜の上からコロナチャージを印加しながら、半導体基板をコロナチャージに対して相対的に水平方向に移動させつつ、半導体基板の各点において酸化膜を通じて流れる電流を電流計で測定する半導体基板の評価方法が開示されている。この方法は、通常のＧＯＩ（Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）測定においてテスターから出力する酸化膜への電界ストレスを、コロナチャージにて行うことを特徴としており、コロナチャージを常時印加することが必要である。このように、コロナチャージを連続印加するために、経時的な酸化膜の絶縁劣化が起こり、絶縁膜不良箇所の同定には、この経時的な変化を加味する必要があった。また、測定位置精度については、ステージを動かして位置決めをすることから位置精度としてはミクロン（マイクロメートル）単位が限界であり、局所的な絶縁膜状態を評価するには困難を伴っていた。 As an insulating film evaluation method using corona charge, Patent Document 1 discloses that a semiconductor substrate is moved in a horizontal direction relative to the corona charge while applying a corona charge from above an oxide film. A semiconductor substrate evaluation method is disclosed in which the current flowing through an oxide film at each point is measured with an ammeter. This method is characterized in that electric field stress applied to an oxide film output from a tester is performed by corona charge in normal GOI (Gate Oxide Integrity) measurement, and it is necessary to always apply corona charge. As described above, since the corona charge is continuously applied, the insulation deterioration of the oxide film over time occurs, and it is necessary to take this change over time into the identification of the defective portion of the insulation film. Further, with respect to the measurement position accuracy, since the stage is moved and positioned, the position accuracy is limited to the micron (micrometer) unit, and it is difficult to evaluate the local insulating film state.
さらに、特許文献２には、電子線を照射し、流れる電流値を検知する、すなわち、ＥＢＩＣ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ）を原理として使用している手法が開示されている。この方法は、電子によりキャリアを半導体基板に注入し、生成した電流値を測定する方法であるが、電子線を基板に照射する方法であるため、絶縁膜直下を蓄積層側にすることができない。絶縁膜直下を蓄積層にしないと、その領域が空乏領域となり、これが抵抗として働き、測定感度を落とす可能性がある。 Further, Patent Document 2 discloses a method of irradiating an electron beam and detecting a flowing current value, that is, using EBIC (Electron Beam Induced Current) as a principle. This method is a method in which carriers are injected into a semiconductor substrate by electrons and the generated current value is measured. However, since this method irradiates the substrate with an electron beam, the region directly under the insulating film cannot be set to the storage layer side. . If the storage layer is not directly under the insulating film, the region becomes a depletion region, which acts as a resistance and may reduce measurement sensitivity.
さらに、特許文献３には、Ａｒアニール炉からの取り出し条件に依存した薄い酸化膜を電流ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価した例が示されている。この方法は、薄い酸化膜に電界を印加し、その際に流れるダイレクトトンネル電流を測定すると、酸化膜の厚さムラが、評価できるというものである。この方法では、ＡＦＭプローブ先端から酸化膜に電界を印加しており、ダイレクトトンネル電流が流れるようなケースでは、絶縁性が無くなっており問題にはならないが、トンネル電流が流れないような厚さまで厚くなると局所的な電界印加となり、経時的な酸化膜の破壊を生じてしまう問題がある。 Further, Patent Document 3 shows an example in which a thin oxide film depending on the extraction condition from the Ar annealing furnace is evaluated by an electric current AFM (Atomic Force Microscope). In this method, when an electric field is applied to a thin oxide film and the direct tunnel current flowing at that time is measured, the thickness unevenness of the oxide film can be evaluated. In this method, an electric field is applied to the oxide film from the tip of the AFM probe, and in a case where a direct tunnel current flows, insulation is lost and this is not a problem, but the thickness is increased so that the tunnel current does not flow. Then, there is a problem that the electric field is locally applied and the oxide film is destroyed over time.
本発明は、上記問題点に鑑みてなされたものであって、コロナチャージを有効に活用することで、ＣＶＤなどの大掛かりな装置を用いることなく、簡便かつ迅速な酸化膜耐圧測定を行うことができ、かつ、コロナチャージによる絶縁膜の経時劣化を防止しつつ、不良箇所特定の位置精度を向上させて物理解析を可能とする半導体基板の評価方法を提供することを目的とする。 The present invention has been made in view of the above problems, and can effectively and quickly perform oxide film withstand voltage measurement without using a large-scale apparatus such as CVD by effectively utilizing corona charge. Another object of the present invention is to provide a method for evaluating a semiconductor substrate that can perform physical analysis by improving the positional accuracy of specifying a defective portion while preventing deterioration of an insulating film due to corona charge over time.
上記目的を達成するために、本発明は、半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価方法であって、
前記半導体基板表面に酸化膜を形成する工程と、
前記酸化膜の上からコロナチャージを印加して該酸化膜上に保持する工程と、
前記コロナチャージの印加を停止した後に、電流検出型のＡＦＭにより、前記コロナチャージが保持された酸化膜をスキャンし、該酸化膜を通じて流れてくる電流を検出する工程とを有することを特徴とする半導体基板の評価方法を提供する。
In order to achieve the above object, the present invention provides a semiconductor substrate evaluation method for evaluating the semiconductor substrate by evaluating the insulating properties of an oxide film formed on the semiconductor substrate,
Forming an oxide film on the surface of the semiconductor substrate;
Applying a corona charge from above the oxide film and holding it on the oxide film;
A step of scanning the oxide film holding the corona charge with a current detection type AFM after detecting the application of the corona charge, and detecting a current flowing through the oxide film. A method for evaluating a semiconductor substrate is provided.
このように、酸化膜上にコロナチャージを保持し、電流検出型のＡＦＭにより、酸化膜を通じて流れてくる電流を検出することで、簡便かつ迅速な酸化膜耐圧測定を行うことができ、コロナチャージによる酸化膜の経時劣化が防止され、さらに、不良箇所の特定も高い位置精度で行うことができる。 As described above, by holding the corona charge on the oxide film and detecting the current flowing through the oxide film by the current detection type AFM, the oxide film withstand voltage can be measured easily and quickly. As a result, the deterioration of the oxide film due to the passage of time is prevented, and the defective portion can be identified with high positional accuracy.
このとき、前記酸化膜を通じて流れてくる電流は、前記コロナチャージによって前記酸化膜上に保持されたチャージに起因した電流とすることができる。 At this time, the current flowing through the oxide film can be a current caused by the charge held on the oxide film by the corona charge.
このようにコロナチャージによって酸化膜上に保持されたチャージに起因した電流を検出することにより、酸化膜のより微小な変化を捉え、より高い精度で酸化膜の絶縁特性を評価することができる。 Thus, by detecting the current resulting from the charge held on the oxide film by the corona charge, it is possible to capture a smaller change in the oxide film and evaluate the insulating characteristics of the oxide film with higher accuracy.
このとき、前記コロナチャージを印加する工程の前に、前記コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去する工程を有することが好ましい。 At this time, it is preferable to have the process of removing the oxide film formed in the surface on the opposite side to the oxide film to which the said corona charge is applied before the process of applying the said corona charge.
このように、コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去しておくことで、裏面抵抗の影響を排除し電流検出型のＡＦＭによる電流の検出をより容易かつ高精度に行うことができる。 In this way, by removing the oxide film formed on the surface opposite to the oxide film to which the corona charge is applied, the influence of the back surface resistance is eliminated and the current detection by the current detection type AFM is easier. And it can be performed with high accuracy.
本発明によれば、コロナチャージを酸化膜上に保持した状態で、電流検出型のＡＦＭにより、酸化膜をスキャンし、酸化膜を通じて流れてくる電流を検出することで、ＣＶＤなどの大掛かりな装置を用いることなく、簡便かつ迅速な酸化膜耐圧測定を行うことができる。また、コロナチャージを連続的には印加しないことにより、コロナチャージによる酸化膜の経時劣化を防止することができる。さらに、位置精度の高いＡＦＭを使用することにより、不良箇所を特定する際の位置精度を向上させて、その後の物理解析を容易かつ確実に行うことができる。 According to the present invention, a large-scale apparatus such as a CVD is provided by scanning an oxide film with a current detection type AFM and detecting a current flowing through the oxide film with a corona charge held on the oxide film. The oxide film withstand voltage can be measured easily and quickly without using. Further, by not applying the corona charge continuously, it is possible to prevent the deterioration of the oxide film over time due to the corona charge. Furthermore, by using an AFM with high positional accuracy, it is possible to improve the positional accuracy when specifying a defective portion and perform subsequent physical analysis easily and reliably.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
図１は本発明の半導体基板の評価方法の工程フローを示す図である。また、図２は本発明の半導体基板の評価方法におけるコロナチャージの印加（（ａ））と電流検出型のＡＦＭによる電流の検出（（ｂ））を示す概略図である。本発明の半導体基板の評価方法では、まず、半導体基板の表面に酸化膜を形成する（図１の工程Ａ）。具体的には、例えば、シリコンからなる被測定基板２の表面に熱酸化によりシリコン酸化膜を形成する。この熱酸化膜は、例えば、２ｎｍから２０ｎｍ程度の厚さとすることができるが、これに限定されるものではない。 FIG. 1 is a diagram showing a process flow of a semiconductor substrate evaluation method of the present invention. FIG. 2 is a schematic view showing corona charge application ((a)) and current detection ((b)) by a current detection type AFM in the semiconductor substrate evaluation method of the present invention. In the semiconductor substrate evaluation method of the present invention, first, an oxide film is formed on the surface of the semiconductor substrate (step A in FIG. 1). Specifically, for example, a silicon oxide film is formed on the surface of the measurement substrate 2 made of silicon by thermal oxidation. The thermal oxide film can have a thickness of about 2 nm to 20 nm, for example, but is not limited thereto.
次に、この形成された酸化膜の上からコロナチャージを印加して該酸化膜上に保持する（すなわち、コロナチャージを該酸化膜上に載せる）（図１の工程Ｂ）。このコロナチャージは、図２（ａ）に示すように、ウェーハ架台１上に載置された被測定基板２に対して、金属線電極３ａを介してコロナチャージ発生装置３により印加することができる。また、被測定基板２に印加するコロナチャージは、酸化膜直下のシリコン層が蓄積層を形成するような極性を持たせることが好ましい。すなわち、ｐ型基板ではマイナスのコロナチャージ、ｎ型基板ではプラスのコロナチャージを印加することが好ましい。 Next, a corona charge is applied from above the formed oxide film and held on the oxide film (that is, the corona charge is placed on the oxide film) (step B in FIG. 1). As shown in FIG. 2A, the corona charge can be applied to the substrate 2 to be measured placed on the wafer mount 1 by the corona charge generator 3 through the metal wire electrode 3a. . Moreover, it is preferable that the corona charge applied to the substrate 2 to be measured has a polarity such that the silicon layer immediately below the oxide film forms a storage layer. That is, it is preferable to apply a negative corona charge for a p-type substrate and a positive corona charge for an n-type substrate.
そして、コロナチャージの印加を停止した後に、電流検出型のＡＦＭにより、コロナチャージが保持された酸化膜をスキャンし、該酸化膜を通じて流れてくる電流を検出する（図１の工程Ｃ）。電流検出型のＡＦＭは、電流ＡＦＭとも呼ばれ、ＡＦＭの針先に電圧を印加可能な構造を備えており、針先で試料表面を走査し、流れる電流をモニターする機能を有している。図２（ｂ）は、電流検出型のＡＦＭにより、コロナチャージが保持された被測定基板２の表面の酸化膜をスキャンする様子を示している。電流検出型のＡＦＭは、主に、導電性のＡＦＭプローブ４と電流計５により構成されている。酸化膜上にコロナチャージが保持された被測定基板２は、導電性のＡＦＭプローブ４によりスキャンされて、酸化膜を通じて流れてくる電流が電流計５で検出される。このとき、酸化膜中に欠陥が存在すると酸化膜に電流が流れやすくなるので、酸化膜を通じて流れてくる電流を検出することにより酸化膜中の欠陥を検出することができる。電流を測定する被測定領域は、被測定基板２の酸化膜が形成された全面でも、又は、その一部でもよく、必要に応じて、コロナチャージが印加される領域及び電流検出型のＡＦＭによってスキャンされる領域を設定することができる。 Then, after the application of the corona charge is stopped, the current flowing through the oxide film is detected by scanning the oxide film holding the corona charge by a current detection type AFM (step C in FIG. 1). The current detection type AFM, also called current AFM, has a structure capable of applying a voltage to the needle tip of the AFM, and has a function of scanning the sample surface with the needle tip and monitoring the flowing current. FIG. 2B shows a state in which the oxide film on the surface of the substrate 2 to be measured holding the corona charge is scanned by a current detection type AFM. The current detection type AFM mainly includes a conductive AFM probe 4 and an ammeter 5. The substrate to be measured 2 in which the corona charge is held on the oxide film is scanned by the conductive AFM probe 4, and the current flowing through the oxide film is detected by the ammeter 5. At this time, if a defect exists in the oxide film, a current easily flows through the oxide film. Therefore, the defect in the oxide film can be detected by detecting the current flowing through the oxide film. The area to be measured for measuring the current may be the entire surface of the substrate 2 to be measured on which the oxide film is formed or a part thereof. If necessary, the area to be corona-charged and the current detection type AFM are used. The area to be scanned can be set.
本発明の半導体基板の評価方法では、コロナチャージの印加を停止した後に、電流検出型のＡＦＭにより、酸化膜を通じて流れてくる電流を検出する。すなわち、コロナチャージの印加と電流検出型のＡＦＭによる電流測定は、同時には行われない。さらに、本発明の半導体基板の評価方法では、酸化膜上にコロナチャージを均一に載せておき、局所的にコロナチャージを印加することを行わないことで、評価中に酸化膜の劣化が起こることを防止できる効果がある。また、コロナチャージはその極性を変えることが出来るので、酸化膜直下のキャリアをコントロール可能であり、特に酸化膜直下のシリコン層を蓄積側とすることで、酸化膜直下にキャリアを高密度に集めることができ、酸化膜の微小な変化を捉えることが可能になると考えられる。さらに、電流分布を位置精度の良いＡＦＭを用いて測定することで、その後のＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）／ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による物理解析を想定した場合、ナノメートルオーダーでの位置決めが可能となり、欠陥を確実に捉えることができる可能性が高くなると考えられる。 In the semiconductor substrate evaluation method of the present invention, after the application of the corona charge is stopped, the current flowing through the oxide film is detected by a current detection type AFM. That is, the corona charge application and the current measurement by the current detection type AFM are not performed simultaneously. Furthermore, in the semiconductor substrate evaluation method of the present invention, the corona charge is uniformly placed on the oxide film, and the corona charge is not applied locally, so that the oxide film is deteriorated during the evaluation. There is an effect that can be prevented. In addition, since the polarity of corona charge can be changed, the carriers directly under the oxide film can be controlled. In particular, by using the silicon layer directly under the oxide film as the storage side, the carriers are collected at a high density directly under the oxide film. Therefore, it is considered that a minute change of the oxide film can be captured. In addition, by measuring the current distribution using an AFM with high positional accuracy, positioning in the nanometer order becomes possible when assuming physical analysis by FIB (Focused Ion Beam) / TEM (Transmission Electron Microscope). It is considered that there is a high possibility that defects can be reliably captured.
また、本発明の半導体基板の評価方法では、酸化膜を通じて流れてくる電流を、コロナチャージによって酸化膜上に保持されたチャージに起因した電流とすることができる。このようにコロナチャージによって酸化膜上に保持されたチャージに起因した電流を検出することにより、酸化膜のより微小な変化を捉え、より高い精度で酸化膜の絶縁特性を評価することができる。 In the method for evaluating a semiconductor substrate of the present invention, the current flowing through the oxide film can be a current caused by the charge held on the oxide film by corona charge. Thus, by detecting the current resulting from the charge held on the oxide film by the corona charge, it is possible to capture a smaller change in the oxide film and evaluate the insulating characteristics of the oxide film with higher accuracy.
また、本発明の半導体基板の評価方法では、コロナチャージを印加する工程の前に、コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去する工程を有することが好ましい。コロナチャージを印加する酸化膜とは反対側の表面（以下では裏面と言うことがある）に形成された酸化膜を除去しておくことで、電流検出型ＡＦＭによる電流の検出をより容易かつ高精度に行うことができる。コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去は、例えば、内径が被測定基板２より小さいポリテトラフルオロエチレン製の容器の上に被測定基板２を載せて、フッ酸蒸気により酸化膜を除去してから水洗することで行うことができる。 Further, the semiconductor substrate evaluation method of the present invention preferably includes a step of removing the oxide film formed on the surface opposite to the oxide film to which the corona charge is applied before the step of applying the corona charge. . By removing the oxide film formed on the surface opposite to the oxide film to which the corona charge is applied (hereinafter sometimes referred to as the back surface), current detection by the current detection type AFM can be performed more easily and highly. Can be done with precision. For removing the oxide film formed on the surface opposite to the oxide film to which the corona charge is applied, for example, the measured substrate 2 is placed on a polytetrafluoroethylene container whose inner diameter is smaller than the measured substrate 2. It can be carried out by removing the oxide film with hydrofluoric acid vapor and washing with water.
また、被測定基板２をウェーハ架台１に載せ、コロナチャージを被測定基板２の酸化膜上面から印加して酸化膜上にチャージを保持する際に、ウェーハ架台１はＧＮＤに接続せず、電気的に絶縁し、フローティングした状態にしておくことが好ましい。ＧＮＤ接続（接地）すると、被測定基板２の酸化膜上に保持したチャージがＧＮＤを通じて流れてしまうので、好ましくない。このような酸化膜上にコロナチャージが保持された状態にして、ＡＦＭの先端電極（プローブ）を導電性として、電流計に接続し、酸化膜上をこの導電性のＡＦＭプローブ４でスキャンし、酸化膜上の電荷分布を電流として測定する。この電流値の分布により、形成した酸化膜の品質の評価を行うことができる。尚、被測定基板２を載置するウェーハ架台は、コロナチャージを印加して酸化膜上に保持する工程と、電流検出型のＡＦＭにより酸化膜をスキャンし電流を検出する工程とで共通のものとすることができるが、これに限定されるものではない。但し、被測定基板２を別のウェーハ架台に移す際には、酸化膜上に保持した電荷が流れてしまわないように注意する必要がある。 Further, when the substrate to be measured 2 is placed on the wafer gantry 1 and a corona charge is applied from the upper surface of the oxide film of the substrate to be measured 2 to hold the charge on the oxide film, the wafer gantry 1 is not connected to GND, It is preferable to insulate and leave in a floating state. When the GND connection (grounding) is performed, the charge held on the oxide film of the substrate 2 to be measured flows through the GND, which is not preferable. With the corona charge held on such an oxide film, the tip electrode (probe) of the AFM is made conductive and connected to an ammeter, and the oxide film is scanned with this conductive AFM probe 4, The charge distribution on the oxide film is measured as a current. The quality of the formed oxide film can be evaluated by this current value distribution. The wafer platform on which the substrate 2 to be measured is placed is common to the step of applying a corona charge and holding it on the oxide film and the step of detecting the current by scanning the oxide film with a current detection type AFM. However, the present invention is not limited to this. However, when transferring the substrate 2 to be measured to another wafer mount, care must be taken so that the charges held on the oxide film do not flow.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
（実施例１）
被測定基板２としてボロンをドープしたｐ型の直径２００ｍｍシリコンウェーハ（シリコン単結晶ウェーハ）を準備した。このシリコンウェーハの抵抗率は１０Ω・ｃｍである。
Example 1
A p-type 200 mm diameter silicon wafer (silicon single crystal wafer) doped with boron was prepared as the substrate 2 to be measured. The resistivity of this silicon wafer is 10 Ω · cm.
このシリコンウェーハを１２００℃のＡｒ雰囲気下で６０分アニールした後、酸素を３％混合した雰囲気に切り替えて大気中へ取り出した。このシリコンウェーハを洗浄した後に、９００℃の乾燥雰囲気中で５ｎｍの厚さのゲート酸化を行い、最後にＨＦ蒸気を用いて、裏面の酸化膜のみを除去した。このシリコンウェーハを絶縁されたウェーハチャック（ウェーハ架台１）に載せて、上からコロナチャージを０．１Ｃ／ｃｍ２載せた後に、コロナチャージの印加を停止して、導電性のＡＦＭプローブ３を使用した電流検出型のＡＦＭにて電流値の分布を調べ、その電流値の分布を図３に示した。 This silicon wafer was annealed in an Ar atmosphere at 1200 ° C. for 60 minutes, then switched to an atmosphere containing 3% oxygen and taken out into the atmosphere. After cleaning the silicon wafer, gate oxidation with a thickness of 5 nm was performed in a dry atmosphere at 900 ° C., and finally only the oxide film on the back surface was removed using HF vapor. Place this silicon wafer on an insulated wafer chuck (wafer pedestal 1), place a corona charge of 0.1 C / cm 2 from above, stop applying corona charge, and use the conductive AFM probe 3 The current value distribution was examined by the current detection type AFM, and the current value distribution is shown in FIG.
その結果、図３の電流値に特徴的な分布は見られず（すなわち、ほぼ一様な電流値の分布になっていた）、均一な酸化膜が形成されていたが、一部でコントラストの異なる箇所（わずかに電流値が異なる箇所、周囲との差が最大でも０．５ｐＡ未満）があった（図３の上部の楕円で囲った部分）。その部分をＦＩＢで加工して断面ＴＥＭにより観察した結果、図４に示すように、シリコンウェーハの表面には酸化膜が残っている一方で、酸化膜に生じているピンホールから電荷が基板に漏れており、シリコンウェーハの表面にはアニールの残留ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と推測される構造が欠陥として存在していることが分かった。 As a result, there was no characteristic distribution in the current value in FIG. 3 (that is, the current value distribution was almost uniform), and a uniform oxide film was formed. There were different locations (locations with slightly different current values, the difference from the surroundings being less than 0.5 pA at the maximum) (portion surrounded by an ellipse at the top in FIG. 3). As a result of processing the part with FIB and observing it with a cross-sectional TEM, as shown in FIG. 4, while the oxide film remains on the surface of the silicon wafer, the charge is transferred from the pinhole generated in the oxide film to the substrate. It was found that a structure presumed to be a residual COP (Crystal Originated Particle) of annealing exists as a defect on the surface of the silicon wafer.
（比較例１）
被測定基板２としてボロンをドープしたｐ型の直径２００ｍｍシリコンウェーハ（シリコン単結晶ウェーハ）を準備した。このシリコンウェーハの抵抗率は１０Ω・ｃｍである。
(Comparative Example 1)
A p-type 200 mm diameter silicon wafer (silicon single crystal wafer) doped with boron was prepared as the substrate 2 to be measured. The resistivity of this silicon wafer is 10 Ω · cm.
このシリコンウェーハを１２００℃のＡｒ雰囲気下で６０分アニールした後、酸素を３％混合した雰囲気に切り替えて大気中へ取り出した。このシリコンウェーハを洗浄した後に、９００℃の乾燥雰囲気中で５ｎｍの厚さのゲート酸化を行い、最後にＨＦ蒸気を用いて、裏面の酸化膜のみを除去した。 This silicon wafer was annealed in an Ar atmosphere at 1200 ° C. for 60 minutes, then switched to an atmosphere containing 3% oxygen and taken out into the atmosphere. After cleaning the silicon wafer, gate oxidation with a thickness of 5 nm was performed in a dry atmosphere at 900 ° C., and finally only the oxide film on the back surface was removed using HF vapor.
この裏面の酸化膜のみを除去したシリコンウェーハを特許文献３のようにＡＦＭプローブ先端に電界を印加し（この場合１０Ｖ）、被測定基板２の酸化膜表面をスキャンしたところ、図５のような電流値の分布を表す画像が得られた。図５では、局所的に電流値の異なる箇所（周囲との差が０．５ｐＡ以上）が観察された（図５の左下部の楕円で囲った部分）。 When an electric field was applied to the tip of the AFM probe (10 V in this case) on the silicon wafer from which only the oxide film on the back surface was removed, the surface of the oxide film of the substrate 2 to be measured was scanned as shown in FIG. An image representing the distribution of current values was obtained. In FIG. 5, a portion where the current value is locally different (difference from the surroundings is 0.5 pA or more) was observed (a portion surrounded by an ellipse in the lower left part of FIG. 5).
この電流値の異なる箇所をＦＩＢで加工して断面ＴＥＭにより観察を行ったところ、図６に示すように、酸化膜が無くなっており、大きなくぼみが形成されていることが分かった。これは印加電界により酸化膜が完全に破壊したことを示している。 When the portions with different current values were processed with FIB and observed with a cross-sectional TEM, it was found that the oxide film disappeared and a large depression was formed as shown in FIG. This indicates that the oxide film was completely destroyed by the applied electric field.
（比較例２）
被測定基板２としてボロンをドープしたｐ型の直径２００ｍｍシリコンウェーハ（シリコン単結晶ウェーハ）を準備した。このシリコンウェーハの抵抗率は１０Ω・ｃｍである。
(Comparative Example 2)
A p-type 200 mm diameter silicon wafer (silicon single crystal wafer) doped with boron was prepared as the substrate 2 to be measured. The resistivity of this silicon wafer is 10 Ω · cm.
このシリコンウェーハを１２００℃のＡｒ雰囲気下で６０分アニールした後、酸素を３％混合した雰囲気に切り替えて大気中へ取り出した。このシリコンウェーハを洗浄した後に、９００℃の乾燥雰囲気中で５ｎｍの厚さのゲート酸化を行い、最後にＨＦ蒸気を用いて、裏面の酸化膜のみを除去した。 This silicon wafer was annealed in an Ar atmosphere at 1200 ° C. for 60 minutes, then switched to an atmosphere containing 3% oxygen and taken out into the atmosphere. After cleaning the silicon wafer, gate oxidation with a thickness of 5 nm was performed in a dry atmosphere at 900 ° C., and finally only the oxide film on the back surface was removed using HF vapor.
この裏面の酸化膜のみを除去したシリコンウェーハを特許文献１のように電流計を接続した導電性のチャックに固定し、針状のプローブ先端からコロナチャージを０．５Ｃ／ｃｍ２の密度で印加しながら、シリコンウェーハを載せたステージをＸＹ方向にスキャンし、電流をモニターした。電流値が多くなったところでスキャンを停止し、その位置でＦＩＢにより加工して断面ＴＥＭにより観察を行ったが、図７に示すように、特に欠陥等は観察されなかった。比較例２の方法では、上述したように、測定位置精度が不足しているため、実際に欠陥が存在していないのか、あるいは、欠陥等の位置を正確に特定できなかったのかを判断することが困難である。 The silicon wafer from which only the oxide film on the back surface is removed is fixed to a conductive chuck connected to an ammeter as in Patent Document 1, and a corona charge is applied from the tip of the needle-like probe at a density of 0.5 C / cm 2. Meanwhile, the stage on which the silicon wafer was placed was scanned in the XY directions, and the current was monitored. Scanning was stopped when the current value increased, and processing was performed with FIB at that position, and observation was performed with a cross-sectional TEM. As shown in FIG. 7, no defect or the like was observed. In the method of Comparative Example 2, as described above, since the measurement position accuracy is insufficient, it is determined whether a defect actually exists or whether the position of the defect or the like could not be specified accurately. Is difficult.
以上のように、本発明の半導体基板の評価方法を用いた実施例１では、酸化膜に生じたピンホールとシリコンウェーハ表面の欠陥を高精度かつ簡易に検出及び分析することができた。一方、比較例１及び２の方法では、酸化膜が破壊されたり（比較例１）、あるいは、欠陥が検出できなかったり（比較例２）して、良好な評価が行えなかった。 As described above, in Example 1 using the semiconductor substrate evaluation method of the present invention, pinholes generated in the oxide film and defects on the surface of the silicon wafer could be detected and analyzed with high accuracy and simplicity. On the other hand, in the methods of Comparative Examples 1 and 2, the oxide film was destroyed (Comparative Example 1), or defects could not be detected (Comparative Example 2), and good evaluation could not be performed.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
１…ウェーハ架台、 ２…被測定基板、 ３…コロナチャージ発生装置、
３ａ…金属線電極、 ４…導電性のＡＦＭプローブ、 ５…電流計。
DESCRIPTION OF SYMBOLS 1 ... Wafer mount, 2 ... Substrate to be measured, 3 ... Corona charge generator,
3a ... metal wire electrode, 4 ... conductive AFM probe, 5 ... ammeter.
Claims (3)
前記半導体基板表面に酸化膜を形成する工程と、
前記酸化膜の上からコロナチャージを印加して該酸化膜上に保持する工程と、
前記コロナチャージの印加を停止した後に、電流検出型のＡＦＭにより、前記コロナチャージが保持された酸化膜をスキャンし、該酸化膜を通じて流れてくる電流を検出する工程とを有することを特徴とする半導体基板の評価方法。 A semiconductor substrate evaluation method for evaluating the semiconductor substrate by evaluating an insulating property of an oxide film formed on the semiconductor substrate,
Forming an oxide film on the surface of the semiconductor substrate;
Applying a corona charge from above the oxide film and holding it on the oxide film;
A step of scanning the oxide film holding the corona charge with a current detection type AFM after detecting the application of the corona charge, and detecting a current flowing through the oxide film. A method for evaluating a semiconductor substrate.
3. The method according to claim 1, further comprising a step of removing an oxide film formed on a surface opposite to the oxide film to which the corona charge is applied before the step of applying the corona charge. The evaluation method of the semiconductor substrate of description.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016134014A JP6572839B2 (en) | 2016-07-06 | 2016-07-06 | Semiconductor substrate evaluation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016134014A JP6572839B2 (en) | 2016-07-06 | 2016-07-06 | Semiconductor substrate evaluation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018006636A true JP2018006636A (en) | 2018-01-11 |
| JP6572839B2 JP6572839B2 (en) | 2019-09-11 |
Family
ID=60949595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016134014A Active JP6572839B2 (en) | 2016-07-06 | 2016-07-06 | Semiconductor substrate evaluation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6572839B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112485528A (en) * | 2020-11-13 | 2021-03-12 | 中国矿业大学 | Resistance measuring method of high-resistance sheet |
-
2016
- 2016-07-06 JP JP2016134014A patent/JP6572839B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112485528A (en) * | 2020-11-13 | 2021-03-12 | 中国矿业大学 | Resistance measuring method of high-resistance sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6572839B2 (en) | 2019-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116298810B (en) | Failure analysis method for high-order chip | |
| KR101645046B1 (en) | Method for inspecting electrostatic chucks with kelvin probe analysis | |
| JP6572839B2 (en) | Semiconductor substrate evaluation method | |
| Zudhistira et al. | Precision Xe plasma FIB delayering for physical failure analysis of sub-20 nm microprocessor devices | |
| JP3859480B2 (en) | Inspection method | |
| Sikul et al. | SEM-based nanoprobing on in-situ delayered advanced 10 nm technology node IC | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| JP4290316B2 (en) | Inspection method and inspection device for wiring short-circuited portion | |
| Lorut et al. | EBIC on TEM lamellae for improved failure localization and root cause understanding | |
| Monkowski et al. | Failure mechanism in MOS gates resulting from particulate contamination | |
| TWI240422B (en) | Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof | |
| JP4623807B2 (en) | Semiconductor device voltage measuring apparatus and voltage measuring method | |
| JP2005216993A (en) | Evaluation method for silicon wafer | |
| JP4735337B2 (en) | Semiconductor element evaluation method, semiconductor wafer quality evaluation method and manufacturing method | |
| JP2010056264A (en) | Method of evaluating silicon wafer and method of manufacturing the same | |
| Kjaer et al. | Micro Four‐Point Probe with High Spatial Resolution for Ion Implantation and Ultra‐Shallow Junction Characterization | |
| DE19835616C2 (en) | Method for localization and determination of the local density of gate oxide defects in MIS capacitors | |
| Blasco et al. | Electrical characterization of high-dielectric-constant/SiO2 metal–oxide–semiconductor gate stacks by a conductive atomic force microscope | |
| KR102595715B1 (en) | Manufacturing process with atomic level inspection | |
| Peng et al. | A novel solution for efficient in situ TEM cross-section and plan-view analyses with an advanced sample preparation scheme | |
| Younan et al. | A New Failure Analysis Flow of Gate Oxide Integrity Failure in Wafer Fabrication | |
| Jatzkowski et al. | Localization of weak points in thin dielectric layers by Electron Beam Absorbed Current (EBAC) Imaging | |
| JP2004273477A (en) | Method of evaluating silicon wafer | |
| KR100627514B1 (en) | Method for detecting fine defects of semiconductor devices | |
| Keng et al. | Die front-end defect isolation case study using a combination of atomic force probing and transmission electron microscopy techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6572839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |