JP2018004932A - 光位相・強度シフタ - Google Patents

光位相・強度シフタ Download PDF

Info

Publication number
JP2018004932A
JP2018004932A JP2016131455A JP2016131455A JP2018004932A JP 2018004932 A JP2018004932 A JP 2018004932A JP 2016131455 A JP2016131455 A JP 2016131455A JP 2016131455 A JP2016131455 A JP 2016131455A JP 2018004932 A JP2018004932 A JP 2018004932A
Authority
JP
Japan
Prior art keywords
intensity
shifter
optical phase
core
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016131455A
Other languages
English (en)
Other versions
JP6649194B2 (ja
Inventor
英隆 西
Hidetaka Nishi
英隆 西
松尾 慎治
Shinji Matsuo
慎治 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016131455A priority Critical patent/JP6649194B2/ja
Publication of JP2018004932A publication Critical patent/JP2018004932A/ja
Application granted granted Critical
Publication of JP6649194B2 publication Critical patent/JP6649194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】電子デバイスと同様のサイズまで小型化が可能な光位相・強度シフタを提供する。【解決手段】光位相・強度シフタは、下部クラッド層1と、下部クラッド層1の上に形成されたリブ部2aと1対のスラブ部2b,2cとを備えたP型Siからなるリブ型導波路コア2と、スラブ部2bと接するように下部クラッド層1の上に形成されたP++型Si領域3と、スラブ部2cと接するように下部クラッド層1の上に形成されたN++型Si領域4と、リブ型導波路コア2の表面を覆うように形成された絶縁層5と、P++型Si領域3および絶縁層5に覆われたスラブ部2bの上に形成された電極6と、N++型Si領域4および絶縁層5に覆われたスラブ部2cの上に形成された電極7と、上部クラッド層8とから構成される。【選択図】 図1

Description

本発明は、導波路を伝搬する光の位相と強度を変調可能な光位相・強度シフタに関するものである。
高速大容量な光通信ネットワークサービスの持続的発展に向けて、通信用光デバイスの更なる高速化・小型低消費電力化が同時に求められている。
中でも光変調器は重要な要素デバイスとなっている。従来、ニオブ酸リチウム(LN)光導波路内を伝搬する光に対して、LNの電気光学効果によって屈折率を変化させることで位相変化を与え、この光導波路を位相シフタとして用いて光変調器を構成することで、40Gbit/sを超える光変調が実現されている。しかし、LN光変調器は光導波路が大きいためにサイズが大きくなり、また光源や受光器といった他の光通信デバイスと同一基板上に集積することが困難であるという課題があった。
この課題を解決すべく、近年、シリコン(Si)導波路内に半導体電子デバイス構造を作製し、キャリアプラズマ効果によって屈折率変化を得る光位相・強度シフタが広く検討されている(非特許文献1参照)。図4に、光位相・強度シフタの断面構造の一例を示す。光位相・強度シフタは、SiO2からなる下部クラッド層100と、下部クラッド層100の上に形成された幅600nm、高さ200nmのP型Siからなるリブ型導波路コア101と、リブ型導波路コア101の左右の下部クラッド層100上に形成されたP++型Si領域102およびN++型Si領域103と、リブ型導波路コア101を覆うように形成されたSiO2からなる上部クラッド層104と、P++型Si領域102の上に形成された電極105と、N++型Si領域103の上に形成された電極106とから構成されている。
このように、光位相・強度シフタには、横型ダイオード構造が埋め込まれている。この光位相・強度シフタにおいては、電極105,106を介した横型ダイオード構造への順バイアス印加によってリブ型導波路コア101内にキャリアを注入し、リブ型導波路コア101内の総体的なキャリア量を変化させてSi導波路の実効屈折率変化を生じさせることで、Si導波路を伝搬する光の位相および強度を変化させることができる。
なお、このSi導波路を基本素子としてSiベースウェハ上に光デバイスを構築するシリコンフォトニクスと呼ばれる技術は、CMOS電子デバイスとほぼ同一な材料・作製技術を用いて構成可能なため、光通信に必要となる光電子デバイスを同一チップ上にモノリシックに集積する技術としても期待されている。
William M.J.Green,Michael J.Rooks,Lidija Sekaric,and Yurii A.Vlasov,"Ultra-compact,low RF power,10 Gb/s silicon Mach-Zehnder modulator",OPTICS EXPRESS,Vol.15,No.25,pp.17106-17113,2007
しかし、Si導波路を用いた従来の光位相・強度シフタには、コアサイズが200nm×600nmと大きいという問題があった。現状のSi電子デバイスにおいて例えばSiトランジスタのゲート長は100nm以下にまで低減されており、Siトランジスタのサイズは光位相・強度シフタのような光デバイスのサイズと1桁違いがある。先端半導体プロセスではこのような大きく異なるサイズを有する構造体を同一プロセスで精度良く作製し、所望の特性を得ることが困難であり、光電子デバイスをモノリシックに集積する際の大きな問題となっていた。
本発明は、上記課題を解決するためになされたもので、電子デバイスと同様のサイズまで小型化が可能な光位相・強度シフタを提供することを目的とする。
本発明の光位相・強度シフタは、導波路伝搬光の波長に対して回折限界以下のサイズの半導体からなるコアを備えたプラズモン導波路と、このプラズモン導波路のコア内にキャリアを注入可能なキャリア注入構造とを有することを特徴とするものである。
また、本発明の光位相・強度シフタの1構成例において、前記キャリア注入構造は、P−I−N接合のダイオードと、このダイオードのP型半導体とN型半導体とにバイアス電圧を印加する電極とから構成され、前記ダイオードのI型半導体は、前記プラズモン導波路のコアとしての構造を兼ねるように形成され、前記電極は、前記プラズモン導波路の金属膜としての構造を兼ねるように前記コアと接して形成されることを特徴とするものである。
また、本発明の光位相・強度シフタの1構成例は、絶縁体からなる下部クラッド層と、この下部クラッド層の上に形成されたリブ部とこのリブ部の両側に形成された1対のスラブ部とを備えた前記I型半導体からなる前記プラズモン導波路のコアと、一方の前記スラブ部と接するように前記下部クラッド層の上に形成された前記ダイオードのP型半導体の領域と、他方の前記スラブ部と接するように前記下部クラッド層の上に形成された前記ダイオードのN型半導体の領域と、前記P型半導体の領域および前記リブ部の一方の側壁と接し、前記プラズモン導波路の金属膜としての構造を兼ねるように形成された前記ダイオードの第1の電極と、前記N型半導体の領域および前記リブ部の他方の側壁と接し、前記プラズモン導波路の金属膜としての構造を兼ねるように形成された前記ダイオードの第2の電極と、前記プラズモン導波路のコアを覆うように形成された上部クラッド層とを有することを特徴とするものである。
また、本発明の光位相・強度シフタの1構成例は、さらに、前記プラズモン導波路のコアと前記第1、第2の電極とを隔てるように前記コアの表面に形成された絶縁層を有することを特徴とするものである。
本発明によれば、プラズモン導波路を用いることで、従来の光位相・強度シフタのサイズを律速していた導波路の小型化が可能となり、Siトランジスタなどの電子デバイスとほぼ同様のコアサイズを有する光位相・強度シフタが作製可能となるので、電子デバイスと光位相・強度シフタを同一のプロセスで精度良く作製することができ、光電子デバイスの集積が容易になる。
また、本発明では、プラズモン導波路のコアと第1、第2の電極とを隔てるようにコアの表面に絶縁層を形成することにより、電極間の電流のリークを抑えることができる。
本発明の実施の形態に係る光位相・強度シフタの構造を示す断面図である。 キャリアを注入していない状態でのプラズモン導波路の伝搬モードの例を示す図である。 キャリア注入によってリブ型導波路コアの屈折率を変化させた際の伝搬モードの実効屈折率変化および伝搬モードの損失変化の計算結果を示す図である。 従来の光位相・強度シフタの構造を示す断面図である。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の実施の形態に係る光位相・強度シフタの構造を示す断面図である。本実施の形態の光位相・強度シフタは、SiO2からなる下部クラッド層1と、下部クラッド層1の上に形成された幅80nm、厚さ80nmのリブ部2aとこのリブ部2aの両側に形成された厚さ30nmの1対のスラブ部2b,2cとを備えたP型Si(I型半導体)からなるリブ型導波路コア2と、一方のスラブ部2bと接するように下部クラッド層1の上に形成されたP++型Si(P型半導体)領域3と、他方のスラブ部2cと接するように下部クラッド層1の上に形成されたN++型Si(N型半導体)領域4と、リブ型導波路コア2の表面を覆うように形成された厚さ6nmの熱酸化シリコン(SiO2)からなる絶縁層5と、P++型Si領域3および絶縁層5に覆われたスラブ部2bの上に形成された電極6と、N++型Si領域4および絶縁層5に覆われたスラブ部2cの上に形成された電極7と、リブ型導波路コア2および電極6,7の一部を覆うように形成されたSiO2からなる上部クラッド層8とから構成されている。
電極6,7は、それぞれP++型Si領域3、N++型Si領域4と接しており、P++−I−N++接合の横型ダイオード構造(キャリア注入構造)における電極となっている。同時に、この電極6,7は、リブ型導波路コア2のリブ部2aの両脇の上部クラッド層5と接しており、リブ部2aへの光を閉じ込めを可能にするプラズモン導波路の金属膜としての役割も有する。
金属と半導体(Si)あるいは金属と絶縁体(SiO2)との界面では電界の集中により、光の電磁界の広がりが抑えられ、導波路伝搬光の波長に対して回折限界以下のサイズ(80nm×80nm)のリブ部2aに光が閉じ込められる。こうして、特定の1次元方向(本実施の形態の例では図1の紙面に垂直な方向)にのみ光が伝搬するプラズモン導波路を実現することができる。
図2(A)〜図2(C)に、キャリアを注入していない状態でのプラズモン導波路の伝搬モードの例を示す。図2(A)はプラズモン導波路のxy平面における電界分布を示す図、図2(B)はx方向の電界強度(abs(Ex))を示す図、図2(C)はy方向の電界強度を示す図である。x方向とは図1の左右方向であり、y方向とは図1の上下方向である。ここでは、電極6,7の材料としてAlを用いた。図2(A)〜図2(C)によれば、80nm×80nmのリブ部2aの領域を中心に良好に光が閉じ込められていることが分かる。
Si内におけるキャリアプラズマ効果としては、キャリア密度が増大すると屈折率が低下することが知られている。図3に、キャリア注入によってリブ型導波路コア2の屈折率を変化させた際の伝搬モードの実効屈折率変化および伝搬モードの損失変化の計算結果を示す。図3によれば、キャリア濃度の変化によって導波路伝搬光の位相および強度が変わることが分かる。
リブ型導波路コア2内のキャリア濃度を変えるには、電極6,7を介して横型ダイオード構造に印加する順バイアス電圧を変化させるようにすればよい。
以上のように、本実施の形態によれば、プラズモン導波路を用いることで、従来の光位相・強度シフタのサイズを律速していた導波路の小型化が可能となり、Siトランジスタなどの電子デバイスとほぼ同様のコアサイズを有する光位相・強度シフタが作製可能となるので、電子デバイスと光位相・強度シフタを同一のプロセスで精度良く作製することができ、光電子デバイスの集積が容易になる。
なお、本発明において絶縁層5は必須の構成要素ではない。すなわち、絶縁層5を省き、リブ部2aの左右の側壁と接するように電極6,7を形成してもよい。絶縁層5を形成する場合には、電極6,7間の電流のリークを抑制することが可能である。ただし、絶縁層5が厚いと、この領域に分布する光強度の割合が増え、キャリアプラズマ効果による屈折率変化量が減少する。
本発明は、光を変調する技術に適用することができる。
1…下部クラッド層、2…リブ型導波路コア、2a…リブ部、2b,2c…スラブ部、3…P++型Si領域、4…N++型Si領域、5…絶縁層、6,7…電極、8…上部クラッド層。

Claims (4)

  1. 導波路伝搬光の波長に対して回折限界以下のサイズの半導体からなるコアを備えたプラズモン導波路と、
    このプラズモン導波路のコア内にキャリアを注入可能なキャリア注入構造とを有することを特徴とする光位相・強度シフタ。
  2. 請求項1記載の光位相・強度シフタにおいて、
    前記キャリア注入構造は、
    P−I−N接合のダイオードと、
    このダイオードのP型半導体とN型半導体とにバイアス電圧を印加する電極とから構成され、
    前記ダイオードのI型半導体は、前記プラズモン導波路のコアとしての構造を兼ねるように形成され、
    前記電極は、前記プラズモン導波路の金属膜としての構造を兼ねるように前記コアと接して形成されることを特徴とする光位相・強度シフタ。
  3. 請求項2記載の光位相・強度シフタにおいて、
    絶縁体からなる下部クラッド層と、
    この下部クラッド層の上に形成されたリブ部とこのリブ部の両側に形成された1対のスラブ部とを備えた前記I型半導体からなる前記プラズモン導波路のコアと、
    一方の前記スラブ部と接するように前記下部クラッド層の上に形成された前記ダイオードのP型半導体の領域と、
    他方の前記スラブ部と接するように前記下部クラッド層の上に形成された前記ダイオードのN型半導体の領域と、
    前記P型半導体の領域および前記リブ部の一方の側壁と接し、前記プラズモン導波路の金属膜としての構造を兼ねるように形成された前記ダイオードの第1の電極と、
    前記N型半導体の領域および前記リブ部の他方の側壁と接し、前記プラズモン導波路の金属膜としての構造を兼ねるように形成された前記ダイオードの第2の電極と、
    前記プラズモン導波路のコアを覆うように形成された上部クラッド層とを有することを特徴とする光位相・強度シフタ。
  4. 請求項3記載の光位相・強度シフタにおいて、
    さらに、前記プラズモン導波路のコアと前記第1、第2の電極とを隔てるように前記コアの表面に形成された絶縁層を有することを特徴とする光位相・強度シフタ。
JP2016131455A 2016-07-01 2016-07-01 光位相・強度シフタ Active JP6649194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016131455A JP6649194B2 (ja) 2016-07-01 2016-07-01 光位相・強度シフタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016131455A JP6649194B2 (ja) 2016-07-01 2016-07-01 光位相・強度シフタ

Publications (2)

Publication Number Publication Date
JP2018004932A true JP2018004932A (ja) 2018-01-11
JP6649194B2 JP6649194B2 (ja) 2020-02-19

Family

ID=60947888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016131455A Active JP6649194B2 (ja) 2016-07-01 2016-07-01 光位相・強度シフタ

Country Status (1)

Country Link
JP (1) JP6649194B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049770A1 (ja) * 2020-09-07 2022-03-10 日本電信電話株式会社 光デバイス
WO2024056150A1 (en) * 2022-09-12 2024-03-21 Polariton Technologies Ag Low-loss plasmonic device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102511A1 (ja) * 2007-02-19 2008-08-28 Nec Corporation 光位相変調素子およびこれを用いた光変調器
JP2010266731A (ja) * 2009-05-15 2010-11-25 Nippon Telegr & Teleph Corp <Ntt> 可変光減衰器
WO2011162719A1 (en) * 2010-06-24 2011-12-29 Agency For Science, Technology And Research Arrangement for electro-optic modulation, plasmonic slot waveguide, plasmonic modulator, splitter and combiner
JP2013025011A (ja) * 2011-07-20 2013-02-04 Fujitsu Ltd 光半導体素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102511A1 (ja) * 2007-02-19 2008-08-28 Nec Corporation 光位相変調素子およびこれを用いた光変調器
JP2010266731A (ja) * 2009-05-15 2010-11-25 Nippon Telegr & Teleph Corp <Ntt> 可変光減衰器
WO2011162719A1 (en) * 2010-06-24 2011-12-29 Agency For Science, Technology And Research Arrangement for electro-optic modulation, plasmonic slot waveguide, plasmonic modulator, splitter and combiner
JP2013025011A (ja) * 2011-07-20 2013-02-04 Fujitsu Ltd 光半導体素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JANJAN,B. ET AL.: ""Ultra-compact High Speed Plasmonic Mach-Zehnder Modulator Utilizing Three-Waveguide Directional Cou", 2016 24TH IRANIAN CONFERENCE ON ELECTRICAL ENGINEERING, JPN6019051803, 10 May 2016 (2016-05-10), pages 870 - 873, XP032976114, ISSN: 0004187527, DOI: 10.1109/IranianCEE.2016.7585642 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049770A1 (ja) * 2020-09-07 2022-03-10 日本電信電話株式会社 光デバイス
WO2024056150A1 (en) * 2022-09-12 2024-03-21 Polariton Technologies Ag Low-loss plasmonic device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6649194B2 (ja) 2020-02-19

Similar Documents

Publication Publication Date Title
Abdelatty et al. Compact silicon electro-optical modulator using hybrid ITO tri-coupled waveguides
US7085443B1 (en) Doping profiles in PN diode optical modulators
EP1779161B1 (en) Pn diode optical modulators fabricated in rib waveguides
Takenaka et al. III–V/Si hybrid MOS optical phase shifter for Si photonic integrated circuits
US7136544B1 (en) PN diode optical modulators fabricated in strip loaded waveguides
Akiyama et al. Compact PIN-diode-based silicon modulator using side-wall-grating waveguide
US9274279B1 (en) Heterogeneous semiconductor photonic integrated circuit with multiple offset heights
JP6622228B2 (ja) 光変調器及びその製造方法
JP5831165B2 (ja) 半導体光素子
JP5428987B2 (ja) マッハツェンダー型光変調素子
JP2004126582A (ja) 高速光変調器
JP2011203382A (ja) 半導体光素子
WO2019049681A1 (ja) 光変調器及びその製造方法
Beggs et al. Ultrashort photonic crystal optical switch actuated by a microheater
Li et al. Optical phase modulators based on reverse-biased III-V/Si hybrid metal-oxide-semiconductor capacitors
Jiang et al. Photonic crystal waveguide modulators for silicon photonics: Device physics and some recent progress
JP6649194B2 (ja) 光位相・強度シフタ
Kim et al. Numerical analysis of carrier-depletion strained SiGe optical modulators with vertical pn junction
Li et al. Si racetrack modulator with III-V/Si hybrid MOS optical phase shifter
JP2017156454A (ja) 光変調器とその製造方法
Park et al. Monolithic integration of InGaAsP MZI modulator and InGaAs driver MOSFET using III-V CMOS photonics
Shawon et al. A Review of the Building Blocks of Silicon Photonics: From Fabrication Perspective
TW202129368A (zh) 介電光電相移器
Hiraki et al. Heterogeneously integrated InP/Si metal-oxide-semiconductor capacitor Mach-Zehnder modulator
Zhang et al. A compact and low-loss silicon waveguide crossing for O-band optical interconnect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200116

R150 Certificate of patent or registration of utility model

Ref document number: 6649194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150