JP2017536696A - Multilayer board - Google Patents

Multilayer board Download PDF

Info

Publication number
JP2017536696A
JP2017536696A JP2017523458A JP2017523458A JP2017536696A JP 2017536696 A JP2017536696 A JP 2017536696A JP 2017523458 A JP2017523458 A JP 2017523458A JP 2017523458 A JP2017523458 A JP 2017523458A JP 2017536696 A JP2017536696 A JP 2017536696A
Authority
JP
Japan
Prior art keywords
thin film
optoelectronic
signal line
layer
subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017523458A
Other languages
Japanese (ja)
Other versions
JP6640215B2 (en
Inventor
アミルキアイ、マジアール
ソン、ユンペン
デン、ホンユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of JP2017536696A publication Critical patent/JP2017536696A/en
Application granted granted Critical
Publication of JP6640215B2 publication Critical patent/JP6640215B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4251Sealed packages
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/4279Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本開示は、概して、光信号を用いてネットワーク上でデータを送信する高速光ファイバネットワークに関する。開示される主題は、ヘッダサブアセンブリ及び/又は光電子サブアセンブリに関するデバイス及び方法を含む。いくつかの態様では、開示されるデバイス及び方法は、ボトム層と、頂部薄膜信号線を有するトップ層と、トップ層とボトム層との間にある、厚膜トレースを有する1つ以上の中間層であって、厚膜トレースは頂部薄膜信号線に電気的に結合されている、1つ以上の中間層と、を有する多層基板と、多層基板上に配置され、信号線と電気的に結合された光電子部品と、を含むヘッダサブアセンブリに関する。The present disclosure relates generally to high-speed fiber optic networks that transmit data over a network using optical signals. The disclosed subject matter includes devices and methods relating to header sub-assemblies and / or optoelectronic sub-assemblies. In some aspects, the disclosed devices and methods include a bottom layer, a top layer having a top thin film signal line, and one or more intermediate layers having a thick film trace between the top layer and the bottom layer. Wherein the thick film trace is disposed on the multilayer substrate and electrically coupled to the signal line, the multilayer substrate having one or more intermediate layers electrically coupled to the top thin film signal line. And an optoelectronic component.

Description

本開示は、光信号を用いてネットワーク上でデータを送信する高速光ファイバネットワークに関する。   The present disclosure relates to high-speed optical fiber networks that transmit data over a network using optical signals.

光ファイバネットワークは、銅線ベースのネットワークなどの他のタイプのネットワークに比べて様々な利点を有する。多くの既存の銅線ネットワークは銅線技術のほぼ最大可能データ転送速度及びほぼ最大可能距離で動作する。光ファイバネットワークは、銅線ネットワークで可能な距離よりも更に遠くの距離にわたってデータをより高速で確実に送信することができる。   Fiber optic networks have various advantages over other types of networks, such as copper-based networks. Many existing copper networks operate at approximately the maximum possible data rate and approximately the maximum possible distance of copper technology. Fiber optic networks can reliably transmit data at higher speeds over longer distances than is possible with copper networks.

請求項に記載される主題は、任意の欠点を解決する構成又は上記のような環境でのみ動作する構成に限定されるものではない。本背景技術は、単に本開示が用いられ得る例を示すために提供するものである。   The claimed subject matter is not limited to configurations that solve any disadvantages or that operate only in environments such as those described above. This background art is provided merely to illustrate examples in which the present disclosure may be used.

本発明の目的は、上記した光ファイバネットワークに関して、より向上させた光電子サブアセンブリを提供することにある。   It is an object of the present invention to provide an improved optoelectronic subassembly with respect to the optical fiber network described above.

1つの例では、ヘッダサブアセンブリは、ボトム層と、頂部薄膜信号線を有するトップ層と、トップ層とボトム層との間にある、厚膜トレースを有する1つ以上の中間層であって、厚膜トレースは頂部薄膜信号線に電気的に結合されている、中間層と、を有する多層基板と、多層基板上に配置され、信号線と電気的に結合された光電子部品と、を含む。別の例では、ヘッダサブアセンブリは、ボトム層と、第1の寸法公差を有する頂部薄膜信号線を有するトップ層と、トップ層とボトム層との間にある、厚膜トレースを有する1つ以上の中間層であって、厚膜トレースは頂部薄膜信号線に電気的に結合されており、厚膜トレースは第1の寸法公差よりも大きな第2の寸法公差を有する、中間層と、を有する多層基板と、多層基板上に配置され、信号線と電気的に結合された光電子部品と、を含む。   In one example, the header subassembly is a bottom layer, a top layer having a top thin film signal line, and one or more intermediate layers having thick film traces between the top layer and the bottom layer, The thick film trace includes a multilayer substrate having an intermediate layer electrically coupled to the top thin film signal line, and an optoelectronic component disposed on the multilayer substrate and electrically coupled to the signal line. In another example, the header subassembly includes one or more having a bottom layer, a top layer having a top thin film signal line having a first dimensional tolerance, and a thick film trace between the top layer and the bottom layer. An intermediate layer, wherein the thick film trace is electrically coupled to the top thin film signal line, and the thick film trace has a second dimensional tolerance greater than the first dimensional tolerance. A multilayer substrate; and an optoelectronic component disposed on the multilayer substrate and electrically coupled to the signal line.

更に別の例では、方法は、トップ材料層と、ボトム材料層と、中間材料層と、を含む材料層を形成するステップと、材料層の少なくとも1つに、厚膜メタライゼーションによって厚膜トレースを形成するステップと、材料層の少なくとも1つに、薄膜メタライゼーションによって薄膜信号線を形成するステップと、を含む。   In yet another example, the method includes forming a material layer that includes a top material layer, a bottom material layer, and an intermediate material layer, and a thick film trace by thick film metallization on at least one of the material layers. And forming a thin film signal line by thin film metallization on at least one of the material layers.

更なる例では、方法は、ボトム層と、トップ層と、中間層と、を形成するステップを含む、多層基板を形成するステップと、厚膜メタライゼーションによって厚膜トレースを中間層の少なくとも1つに形成するステップと、薄膜メタライゼーションによってトップ層に薄膜信号線を形成するステップと、1つ以上の光電子部品を多層基板に結合するステップであって、光電子部品は、光学信号を送信する又は受信するように構成されている、ステップと、を含む。   In a further example, the method includes forming a multi-layer substrate including forming a bottom layer, a top layer, and an intermediate layer, and forming a thick film trace by at least one of the intermediate layers by thick film metallization. Forming a thin film signal line on the top layer by thin film metallization, and coupling one or more optoelectronic components to the multilayer substrate, wherein the optoelectronic components transmit or receive optical signals. And a step configured to.

この発明の概要は、以下、詳細な説明で更に記載する概念から選択したものを簡略化した形態で紹介するために提供するものである。この発明の概要は、開示される対象の主要な特徴又は必須の特性を特定することを目的とするものでも、特許請求の範囲の範囲の決定を補助するものとして使用することを目的とするものでもない。更なる特徴及び利点については以下の記載で説明され、その一部は記載から明らかとなる又は実施によって習得され得る。   This Summary is provided to introduce a selection of concepts in a simplified form that are further described below in the Detailed Description. This summary is intended to identify key features or essential characteristics of the subject matter disclosed, but is intended to be used as an aid in determining the scope of the claims. not. Additional features and advantages will be set forth in the description that follows, and in part will be apparent from the description, or may be learned by practice.

例示的な光電子サブアセンブリの斜視図である。1 is a perspective view of an exemplary optoelectronic subassembly. FIG. 図1Aの光電子サブアセンブリの側断面図である。1B is a cross-sectional side view of the optoelectronic subassembly of FIG. 1A. FIG. 図1A〜図1Bの光電子サブアセンブリのヘッダサブアセンブリの上部斜視図である。2 is a top perspective view of a header subassembly of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリのヘッダサブアセンブリの底部斜視図である。2 is a bottom perspective view of the header subassembly of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリのヘッダサブアセンブリの側面図である。1B is a side view of the header subassembly of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリのヘッダサブアセンブリの頂面図である。1B is a top view of the header subassembly of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリのヘッダサブアセンブリの底面図である。1B is a bottom view of the header subassembly of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリのヘッダサブアセンブリの分解斜視図である。1B is an exploded perspective view of a header subassembly of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリの光学部品の上部斜視図である。2 is a top perspective view of an optical component of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリの光学部品の底部斜視図である。1B is a bottom perspective view of an optical component of the optoelectronic subassembly of FIGS. 1A-1B. FIG. 図1A〜図1Bの光電子サブアセンブリの光学部品の断面斜視図である。2 is a cross-sectional perspective view of an optical component of the optoelectronic subassembly of FIGS. 1A-1B. FIG.

図面を参照し、特定の言語を用いて本開示の種々の態様を記載する。図面及び明細書のこのような使用は、本開示の範囲を限定するものと解釈すべきではない。更なる態様は特許請求の範囲を含む本開示の観点から明らかであろう、又は実施により習得され得る。   Various aspects of the disclosure are described using specific language with reference to the drawings. Such use of the drawings and specification should not be construed to limit the scope of the present disclosure. Further embodiments will be apparent from the viewpoint of this disclosure, including the claims, or may be learned by practice.

以下の説明及び特許請求の範囲で使用される用語及び語は文献的意味に限定されず、単に本開示の明確且つ一貫した理解を可能にするために用いられる。文脈で別段の明確な指示がない限り、単数形「1つの(a)」、「1つの(an)」及び「その(the)」は複数形の指示対象を含むことは理解すべきである。したがって、例えば、「部品表面(a component surface)」を参照した場合、1つ以上のこのような表面の参照を含む。   The terms and terms used in the following description and claims are not limited to the literature meaning, but are merely used to enable a clear and consistent understanding of the present disclosure. It should be understood that the singular forms “a”, “an” and “the” include plural referents unless the context clearly dictates otherwise. . Thus, for example, reference to “a component surface” includes a reference to one or more such surfaces.

「実質的に(substantially)」という用語は、列挙する特性、パラメータ又は値を正確に実現する必要はなく、例えば、公差、測定誤差、測定精度限界及び当業者に既知の他の因子を含む逸脱又は変動が、特性が提供しようとする効果を妨げない量で発生し得ることを意味する。   The term “substantially” is not required to accurately realize the listed properties, parameters or values, for example deviations including tolerances, measurement errors, measurement accuracy limits and other factors known to those skilled in the art. Or it means that the variation can occur in an amount that does not interfere with the effect the property is trying to provide.

「光電子サブアセンブリ(optoelectronic subassembly)」という用語は、光電子アセンブリの任意の部分を参照するために用いられる。しかしながら、時として、本開示では、「光電子サブアセンブリ」を、文脈で示されるように、光電子アセンブリの特定部分を参照するために使用する場合がある。   The term “optoelectronic subassembly” is used to refer to any part of the optoelectronic assembly. However, sometimes, in this disclosure, an “optoelectronic subassembly” is used to refer to a particular portion of an optoelectronic assembly, as indicated in the context.

高速光ファイバネットワークは光信号(光学信号とも称される)を用いてネットワーク上でデータを送信する。光ファイバネットワークは、銅線ベースのネットワークなどの他のタイプのネットワークに比べて様々な利点を有する。多くの既存の銅線ネットワークは銅線技術のほぼ最大可能データ転送速度及びほぼ最大可能距離で動作する。光ファイバネットワークは、銅線ネットワークで可能な距離よりも更に遠くの距離にわたってデータをより高速で確実に送信することができる。   High speed fiber optic networks use optical signals (also called optical signals) to transmit data over the network. Fiber optic networks have various advantages over other types of networks, such as copper-based networks. Many existing copper networks operate at approximately the maximum possible data rate and approximately the maximum possible distance of copper technology. Fiber optic networks can reliably transmit data at higher speeds over longer distances than is possible with copper networks.

光ファイバネットワークは光信号を用いてデータを運ぶが、コンピュータなどの多くの電子デバイス及び他のネットワークデバイスでは電気信号を用いている。したがって、光電子アセンブリは、電気信号を光学信号に変換するために、光学信号を電気信号に変換するために、又は電気信号を光学信号に、光学信号を電気信号に変換するために使用してもよい。   Fiber optic networks use optical signals to carry data, but many electronic devices such as computers and other network devices use electrical signals. Thus, the optoelectronic assembly may also be used to convert an electrical signal to an optical signal, to convert an optical signal to an electrical signal, or to convert an electrical signal to an optical signal and an optical signal to an electrical signal. Good.

光電子アセンブリは、受信器光電子サブアセンブリ(「ROSA」:receiver optoelectronic subassembly)、送信器光電子サブアセンブリ(「TOSA」:transmitter optoelectronic subassembly)又はこの両方などの光電子サブアセンブリ(「OSA」:optoelectronic subassembly)を含んでもよい。ROSAはフォトダイオードなどの光検出器によって光信号を受信し、光信号を電気信号に変換する。TOSAは電気信号を受信し、対応する光信号を送信する。TOSAは、光ファイバネットワークを通じて伝送される光を発生させるレーザなどの光学送信器を含んでもよい。光電子アセンブリ又はサブアセンブリは、光学部品及び/又は電子部品などの種々の部品を含んでもよい。   The optoelectronic assembly includes an optoelectronic subassembly (“OSA”: to the receiver optoelectronic subassembly (“ROSA”), a transmitter optoelectronic subassembly (“OSA”: to the electronic optoelectronic subassembly (“OSA”: to the electronic subassembly). May be included. ROSA receives an optical signal by a photodetector such as a photodiode and converts the optical signal into an electrical signal. The TOSA receives an electrical signal and transmits a corresponding optical signal. A TOSA may include an optical transmitter, such as a laser, that generates light that is transmitted through an optical fiber network. The optoelectronic assembly or subassembly may include various components such as optical components and / or electronic components.

光電子アセンブリ又はサブアセンブリは、光学部品及び/又は電子部品などの種々の部品を含んでもよい。光学部品は光学信号に関与し、光学信号を、例えば、放出しても、受信しても、送信しても、搬送しても、集束しても及び/又は平行化してもよい。電気部品は電気信号に関与し、電子信号を、例えば、受信しても、送信しても、搬送しても、転換しても、変換しても、調整しても及び/又は増幅してもよい。光電子部品は電気信号及び光学信号の両方に関与してもよく、変換器部品と呼ばれる。光電子部品は光学信号を電気信号に変換してもよい及び/又は電気信号を光学信号に変換してもよい(例えば、ダイオード又はレーザ)。   The optoelectronic assembly or subassembly may include various components such as optical components and / or electronic components. The optical component is responsible for the optical signal, which may be emitted, received, transmitted, transported, focused, and / or collimated, for example. An electrical component is involved in an electrical signal, and an electronic signal is received, transmitted, transported, converted, converted, adjusted and / or amplified, for example. Also good. Optoelectronic components may be responsible for both electrical and optical signals and are referred to as transducer components. The optoelectronic component may convert an optical signal into an electrical signal and / or convert an electrical signal into an optical signal (eg, a diode or a laser).

いくつかの光電子アセンブリは、複数のチャンネル(「マルチチャンネル光電子アセンブリ」)を含んでもよく、各チャンネルは光ファイバを移動する1つ以上の光信号一式に対応する。マルチチャンネル光電子アセンブリは光ファイバネットワークにより増加したデータ転送速度をサポートしてもよい。例えば、4チャンネル光電子アセンブリは、類似の単一チャンネル光電子アセンブリのデータ転送速度の約4倍のデータ転送速度でデータを送信及び受信することができてもよい。   Some optoelectronic assemblies may include a plurality of channels (“multi-channel optoelectronic assemblies”), each channel corresponding to a set of one or more optical signals traveling through the optical fiber. Multi-channel optoelectronic assemblies may support increased data rates over fiber optic networks. For example, a four channel optoelectronic assembly may be capable of transmitting and receiving data at a data transfer rate that is approximately four times that of a similar single channel optoelectronic assembly.

フェルールアセンブリは、光ファイバネットワークにおいて、光ファイバを光電子アセンブリ、光電子サブアセンブリ、光学部品及び/又は電子部品と物理的に及び/又は光学的に結合するために使用してもよい。例えば、フェルールアセンブリは、ROSA及び/又はTOSAを光ファイバネットワークの一部である光ファイバに接続するために使用してもよく、これにより、ROSAが光学信号を受信することを可能にする及び/又はTOSAが光学信号を送信することを可能にする。追加的又は代替的に、フェルールアセンブリは、光ファイバネットワークにおいて電気又は光学信号を送信する又は受信するように構成された光電子アセンブリ又はサブアセンブリの一部を成してもよい。   Ferrule assemblies may be used in optical fiber networks to physically and / or optically couple optical fibers with optoelectronic assemblies, optoelectronic subassemblies, optical components and / or electronic components. For example, the ferrule assembly may be used to connect ROSA and / or TOSA to an optical fiber that is part of a fiber optic network, thereby enabling ROSA to receive optical signals and / or Or allows TOSA to transmit optical signals. Additionally or alternatively, the ferrule assembly may form part of an optoelectronic assembly or subassembly configured to transmit or receive electrical or optical signals in a fiber optic network.

いくつかの光電子アセンブリは、部品を保護するための気密的に封止されたハウジングを含んでもよい。しかしながら、特に光電子アセンブリが小型フォームファクタの業界標準に準拠する場合、気密的に封止されたハウジング内のスペースは制限してもよい。更に、気密的に封止されたハウジングの寸法を増加させると光電子アセンブリの製造コストが増加することがある。逆に、気密的に封止されたハウジングの寸法を減少させると光電子アセンブリの製造コストが減少する場合がある。   Some optoelectronic assemblies may include a hermetically sealed housing to protect the parts. However, the space within the hermetically sealed housing may be limited, particularly when the optoelectronic assembly complies with small form factor industry standards. In addition, increasing the size of the hermetically sealed housing may increase the manufacturing cost of the optoelectronic assembly. Conversely, reducing the size of the hermetically sealed housing may reduce the manufacturing cost of the optoelectronic assembly.

いくつかの気密的に封止された構造の製造では光電子アセンブリの製造コストが増加する場合がある。いくつかの状況において、大きな気密封止部分を持つ気密的に封止された構造の製造は、小さな気密封止部分を持つ気密的に封止された構造の製造よりも費用がかかることがある。いくつかの気密封止構造は光電子アセンブリの複雑さを増す場合がある。追加的又は代替的に、いくつかの気密封止構造は光電子アセンブリの寸法を増加させることがある。   The manufacture of some hermetically sealed structures may increase the manufacturing cost of the optoelectronic assembly. In some situations, manufacturing a hermetically sealed structure with a large hermetic seal may be more expensive than manufacturing a hermetically sealed structure with a small hermetic seal. . Some hermetic sealing structures may increase the complexity of the optoelectronic assembly. Additionally or alternatively, some hermetic sealing structures may increase the size of the optoelectronic assembly.

光電子アセンブリは、寸法、電力操作、コンポーネントインターフェース、動作波長又は他の仕様などの光電子アセンブリの態様を指定する特定の規格に準拠する必要がある。このような規格の例としては、CFP、XAUI、QSFP、QSFP+、XFP、SFP及びGBICが挙げられる。このような規格に準拠することで、構造、寸法、コスト、性能又は光電子アセンブリ設計の他の態様を制限する場合がある。このような規格は、フェルールアセンブリを受け入れるレセプタクルなどの光電子アセンブリ及び/又はハウジングなどの気密封止構造の部品の構成も制限する場合がある。   The optoelectronic assembly must comply with specific standards that specify aspects of the optoelectronic assembly, such as dimensions, power handling, component interfaces, operating wavelengths, or other specifications. Examples of such standards include CFP, XAUI, QSFP, QSFP +, XFP, SFP and GBIC. Compliance with such standards may limit structure, dimensions, cost, performance, or other aspects of optoelectronic assembly design. Such standards may also limit the configuration of components of a hermetically sealed structure, such as an optoelectronic assembly, such as a receptacle that receives a ferrule assembly, and / or a housing.

いくつかの光電子アセンブリでは、電子及び/又は高周波信号伝送線(「RF線」:radio frequency signal transmission lines)はレーザ又は他の光電子アセンブリの部品を結合してもよい。RF線の電気性能(「RF性能」又は「RF応答」)は光電子アセンブリの動作にとって重要となり得る。正確に制御すること及び/又はRF線の寸法を低減することは、適切な及び/又は良好なRF性能を有する光電子アセンブリに寄与し得る。しかしながら、光電子アセンブリの部品の設計及び配置は、長さのあるRF線が十分に制御される及び/又は最小化されるのを妨げる場合がある。RF線の電気性能は、1、2、4、10、30ギガビット毎秒(Gb/s)以上で動作するものなどの比較的高周波の光電子アセンブリにとって特に重要となり得る。   In some optoelectronic assemblies, electronic and / or radio frequency signal transmission lines (“RF lines”) may couple laser or other components of the optoelectronic assembly. The electrical performance of the RF line (“RF performance” or “RF response”) can be important to the operation of the optoelectronic assembly. Accurate control and / or reducing RF line dimensions can contribute to optoelectronic assemblies with adequate and / or good RF performance. However, the design and placement of the components of the optoelectronic assembly may prevent the lengthy RF lines from being well controlled and / or minimized. The electrical performance of RF lines can be particularly important for relatively high frequency optoelectronic assemblies such as those operating at 1, 2, 4, 10, 30 gigabits per second (Gb / s) or higher.

光電子サブアセンブリ又は光電子サブアセンブリの一部分などの部品は大量に製造される場合があり、製造後の部品は、製造後の部品の種々の態様(例えば、形状、寸法及び/又は位置決め)を指定する仕様に準拠する必要がある。製造後の部品は、仕様の変動を含んでもよい。仕様のいくらかの変動は、製造後の部品が適切であるか又は適切に機能するという理由で可能とされる。仕様のいくらかの変動により不適当な部品となる場合がある。公差とは、仕様(例えば、寸法又は位置決め)の変動の許容量を意味する。一部の仕様は、より高い(「より広い」)又はより低い(「より厳しい」)公差を有してもよい。例えば、光電子サブアセンブリの外形寸法は、その変動が製造後の光電子サブアセンブリの動作に影響する可能性がないことから、より広い公差を有する。別の例では、位置決めは光学信号の集束及び/又は送信に影響することから、光学部品の位置決めにはより厳しい公差を必要とする場合がある。更に別の例では、寸法はRF性能に大きく影響する可能性があることから、RF線の寸法にはより厳しい公差を必要とする場合がある。   Parts such as optoelectronic subassemblies or portions of optoelectronic subassemblies may be manufactured in large quantities, and the manufactured parts specify various aspects (eg, shape, dimensions, and / or positioning) of the manufactured parts. It is necessary to comply with the specifications. The manufactured part may include specification variations. Some variation in specifications is possible because the part after manufacture is appropriate or functions properly. Some variations in specifications may result in inappropriate parts. Tolerance means an acceptable amount of variation in specifications (eg, dimensions or positioning). Some specifications may have higher (“wider”) or lower (“stricter”) tolerances. For example, the outer dimensions of the optoelectronic subassembly have wider tolerances because the variation cannot affect the operation of the optoelectronic subassembly after manufacture. In another example, positioning of optical components may require tighter tolerances because positioning affects the focusing and / or transmission of optical signals. In yet another example, RF line dimensions may require tighter tolerances because the dimensions can significantly affect RF performance.

選択する製造プロセスが変動の広がり及び程度に影響を及ぼす場合がある。いくつかの状況では、製造プロセスは、変動の範囲、変動の頻度若しくは他の側面を増加する又は減少するように制御してもよい。いくつかの状況においては、部品をより厳しい公差に製造することで製造コストが増加する場合がある(又は逆の場合も同様である)。例えば、厳しい公差の製造プロセスは広い公差の製造プロセスよりも費用がかかる場合がある。公差を厳しくすると不適当な部品が多くなることがある。不適当な部品は製造コストを回収することなく又は修理されることなく廃棄される場合があり、製造コストが増加する。製造プロセスは不適当な部品の製造を低減する又は排除するように変更してもよいが、いくつかの状況においては、これによりコストが増加する場合がある。   The manufacturing process selected may affect the spread and extent of variation. In some situations, the manufacturing process may be controlled to increase or decrease the range of variation, the frequency of variation, or other aspects. In some situations, manufacturing the part to tighter tolerances may increase manufacturing costs (or vice versa). For example, a tight tolerance manufacturing process may be more expensive than a wide tolerance manufacturing process. Tighter tolerances can result in more unsuitable parts. Inappropriate parts may be discarded without recovering manufacturing costs or being repaired, increasing manufacturing costs. The manufacturing process may be modified to reduce or eliminate the production of inappropriate parts, but in some situations this may increase costs.

図1A〜図1Bは、例示的な光電子サブアセンブリ460を示す。光電子サブアセンブリ460は、光学部品400と、ヘッダサブアセンブリ420と、を含んでもよい。光電子サブアセンブリ460は、電気信号を光学信号に変換するように構成されたTOSA、光学信号を電気信号に変換するように構成されたROSA、又は電気信号を光学信号に変換するためのTOSA及び光学信号を電気信号に変換するためのROSAの両方、を含んでもよい。   1A-1B illustrate an exemplary optoelectronic subassembly 460. FIG. The optoelectronic subassembly 460 may include an optical component 400 and a header subassembly 420. The optoelectronic subassembly 460 includes a TOSA configured to convert an electrical signal into an optical signal, a ROSA configured to convert an optical signal into an electrical signal, or a TOSA and optical for converting an electrical signal into an optical signal. Both ROSA for converting the signal into an electrical signal may be included.

ヘッダサブアセンブリ420はトップ層440とボトム層448との間に配置された中間層446を有する多層基板442を含むことができ、光電子部品428が多層基板442に結合されている又は多層基板442上に形成されている。光電子部品428は、光学信号を光ファイバネットワークに及び/又は光ファイバネットワークから送信する及び/又は受信するように構成されていてもよい。追加的又は代替的に、光電子部品428は電気信号を光学信号に変換する及び/又は光学信号を電気信号に変換するように構成されていてもよい。   The header subassembly 420 can include a multilayer substrate 442 having an intermediate layer 446 disposed between a top layer 440 and a bottom layer 448, with optoelectronic components 428 coupled to or on the multilayer substrate 442. Is formed. Optoelectronic component 428 may be configured to transmit and / or receive optical signals to and / or from the fiber optic network. Additionally or alternatively, optoelectronic component 428 may be configured to convert electrical signals to optical signals and / or convert optical signals to electrical signals.

光学部品400は、ハウジング頂部416とハウジング底部418との間に延びるハウジング406を含んでもよい。ハウジング406は、窓402と、ハウジング406によって画定される開口412と、光学信号を伝達する、誘導する及び/又は集束するように構成されたレンズ404と、を含んでもよい。ハウジング底部418は、ヘッダサブアセンブリ420と結合されるように構成されたハウジングフランジ414を含んでもよい。いくつかの構成では、光学部品400は、ヘッダサブアセンブリ420の一部分を気密的に封止してもよい。   The optical component 400 may include a housing 406 that extends between a housing top 416 and a housing bottom 418. The housing 406 may include a window 402, an opening 412 defined by the housing 406, and a lens 404 configured to transmit, direct and / or focus an optical signal. The housing bottom 418 may include a housing flange 414 configured to be coupled with the header subassembly 420. In some configurations, the optical component 400 may hermetically seal a portion of the header subassembly 420.

図2A〜図2E及び図3は、光電子サブアセンブリ460の一部であってもよいヘッダサブアセンブリ420を示す。ヘッダサブアセンブリ420は、ハウジングフランジ414に結合されるように構成されたハウジング着座部430を含んでもよい。光電子部品428は、TOSA、ROSA及び/又は他の光電子サブアセンブリなどの光電子サブアセンブリにおいて使用されてもよい任意の適切な部品を含んでもよい。光電子部品428は、ドライバ、モニタフォトダイオード、集積回路、インダクタ、コンデンサ、受信器、受信器アレイ、制御回路、レンズ、レーザアレイ又は任意の適切な光電子部品を含んでもよい。光電子部品428は、プリズム、レンズ、ミラー、フィルタ又は他の適切な部品などの光学部品426を含んでもよい。光電子部品428のいくつかは、信号線438、ワイヤボンド(図示せず)又は他の適切な相互接続によって互いに電気的に結合されていてもよい。追加的又は代替的に、光電子部品428のいくつかは互いに光学的に結合されていてもよい。   FIGS. 2A-2E and 3 show a header subassembly 420 that may be part of the optoelectronic subassembly 460. The header subassembly 420 may include a housing seat 430 configured to be coupled to the housing flange 414. Optoelectronic component 428 may include any suitable component that may be used in an optoelectronic subassembly, such as TOSA, ROSA, and / or other optoelectronic subassemblies. Optoelectronic component 428 may include a driver, monitor photodiode, integrated circuit, inductor, capacitor, receiver, receiver array, control circuit, lens, laser array, or any suitable optoelectronic component. Optoelectronic component 428 may include an optical component 426 such as a prism, lens, mirror, filter, or other suitable component. Some of the optoelectronic components 428 may be electrically coupled to each other by signal lines 438, wire bonds (not shown), or other suitable interconnects. Additionally or alternatively, some of the optoelectronic components 428 may be optically coupled to each other.

1つの構成において、光電子サブアセンブリ460がTOSAを含む場合、光電子部品428はレーザ424又はレーザアレイを含んでもよい(例えば、光電子サブアセンブリ460がマルチチャンネル光電子サブアセンブリである場合)。別の構成において、光電子サブアセンブリ460がROSAを含む場合、光電子部品428は受信器又は受信器アレイを含んでもよい(例えば、光電子サブアセンブリ460がマルチチャンネル光電子サブアセンブリである場合)。更なる構成において、ヘッダサブアセンブリ420はTOSA及びROSAの両方を含んでもよく、光電子部品428はTOSA及びROSAの両方に好適な部品を含んでもよい。   In one configuration, if the optoelectronic subassembly 460 includes TOSA, the optoelectronic component 428 may include a laser 424 or a laser array (eg, if the optoelectronic subassembly 460 is a multi-channel optoelectronic subassembly). In another configuration, if the optoelectronic subassembly 460 includes ROSA, the optoelectronic component 428 may include a receiver or receiver array (eg, if the optoelectronic subassembly 460 is a multi-channel optoelectronic subassembly). In further configurations, the header subassembly 420 may include both TOSA and ROSA, and the optoelectronic component 428 may include components suitable for both TOSA and ROSA.

図示されているように、光電子部品428はディスクリートに見えるものの、光電子部品428はディスクリート部品でなくてもよい。光電子部品428は、多層基板442の種々の層間に組み込んでもよい及び/又は多層基板442の層間に印刷してもよい。多層基板442の層は、容量特性に寄与し得る並びに/又は電源プレーン及びグランドプレーンとして機能してもよく、並びに/又は多層基板442の層間に誘電体を有してもよく、これにより、平行板コンデンサとしての動作を可能にする。   As shown, the optoelectronic component 428 may appear discrete, but the optoelectronic component 428 may not be a discrete component. Optoelectronic component 428 may be incorporated between various layers of multilayer substrate 442 and / or printed between layers of multilayer substrate 442. The layers of the multilayer substrate 442 may contribute to capacitance characteristics and / or function as power and ground planes and / or may have a dielectric between the layers of the multilayer substrate 442, thereby providing parallelism. Enables operation as a plate capacitor.

不図示の構成において、光電子サブアセンブリ460はマルチチャンネル光電子アセンブリの一部であるように構成されていてもよい。ヘッダサブアセンブリ420の態様は、複数セットの光学信号(光学信号の各セットはマルチチャンネル光電子サブアセンブリの1つのチャンネルに対応する)を送信する及び/又は受信するように構成されたマルチチャンネルレーザアレイ及び/又はマルチチャンネル受信器アレイに電気的に結合するために、信号線438、ビア(via)452及び/又はトレース432の精密な位置決め及び/又はスペーシングを容易にし得る。いくつかの構成では、光電子サブアセンブリ460は、データの4つのチャンネルを送信する及び/又は受信するように構成された4チャンネル光電子サブアセンブリであってもよい。いくつかの態様では、光電子サブアセンブリ460はQSFP規格に準拠してもよい。   In a configuration not shown, the optoelectronic subassembly 460 may be configured to be part of a multi-channel optoelectronic assembly. An aspect of the header subassembly 420 is a multichannel laser array configured to transmit and / or receive multiple sets of optical signals (each set of optical signals corresponding to one channel of a multichannel optoelectronic subassembly). And / or precise coupling and / or spacing of signal lines 438, vias 452, and / or traces 432 may be facilitated to electrically couple to the multi-channel receiver array. In some configurations, the optoelectronic subassembly 460 may be a four channel optoelectronic subassembly configured to transmit and / or receive four channels of data. In some aspects, the optoelectronic subassembly 460 may conform to the QSFP standard.

光電子サブアセンブリ460の態様は、製造コストの低下に寄与し得る。例えば、光電子サブアセンブリ460のいくつかの態様は製造プロセスを簡略化し、及び/又は光電子サブアセンブリ460を製造するのに使用される材料のコストを低下させる。光電子サブアセンブリ460のいくつかの態様は、望ましいRF性能を備える光電子サブアセンブリ460の費用対効果の高い製造を容易する。   The aspect of the optoelectronic subassembly 460 can contribute to lower manufacturing costs. For example, some aspects of optoelectronic subassembly 460 simplify the manufacturing process and / or reduce the cost of materials used to manufacture optoelectronic subassembly 460. Some aspects of the optoelectronic subassembly 460 facilitate cost-effective manufacturing of the optoelectronic subassembly 460 with desirable RF performance.

ヘッダサブアセンブリ420の態様(以下、更に詳細に記載する)は、信号線438及び/若しくは光電子部品428の精密な位置決め並びに/又はスペーシングを可能にする。このことは、ヘッダサブアセンブリ420を組み込んだコンパクトな光電子サブアセンブリの製造を容易にする。追加的又は代替的に、信号線438の精密な位置決め及び/又はスペーシングにより、光電子部品428が互いにより近接して配置されることから、より大きな寸法又はより多い数量の光電子部品428を光電子サブアセンブリ460に含めることができる。ヘッダサブアセンブリ420の態様は、信号線438を通じて送信されるデータ信号の完全性を維持すること(これには信号のインピーダンスを許容可能なレベル内に維持することを含む)を容易にする。一態様において、インピーダンスは、信号線438であってもよいRF線、ビア452及び/又はトレース432(例えば、図3を参照)の形状、位置及び/又は寸法を正確に制御することによって管理してもよい。信号線438、ビア452及び/又はトレース432の形状、位置及び/又は寸法は、光電子サブアセンブリ460において認められる電気及びRF条件に基づき選択される。例えば、信号線438、ビア452及び/又はトレース432の種々の設計のコンピュータシミュレーションが、許容可能なRF性能又はRF応答を生じるものを特定するために実施される。   Aspects of header subassembly 420 (described in further detail below) allow for precise positioning and / or spacing of signal lines 438 and / or optoelectronic components 428. This facilitates the manufacture of a compact optoelectronic subassembly incorporating the header subassembly 420. Additionally or alternatively, precise positioning and / or spacing of the signal lines 438 causes the optoelectronic components 428 to be placed closer to each other so that larger dimensions or a greater quantity of optoelectronic components 428 can be placed An assembly 460 can be included. Aspects of header subassembly 420 facilitate maintaining the integrity of the data signal transmitted over signal line 438, including maintaining the signal impedance within acceptable levels. In one aspect, the impedance is managed by precisely controlling the shape, position and / or dimensions of RF lines, vias 452 and / or traces 432 (eg, see FIG. 3), which may be signal lines 438. May be. The shape, location and / or dimensions of the signal lines 438, vias 452 and / or traces 432 are selected based on the electrical and RF conditions found in the optoelectronic subassembly 460. For example, computer simulations of various designs of signal lines 438, vias 452, and / or traces 432 are performed to identify those that produce acceptable RF performance or RF response.

多層基板442は、トップ層440とボトム層448との間に配置された中間層446を含んでもよい。多層基板442の各層は平面であってもよく、互いに平行に配置されていてもよい(しかし他の構成もまた実施される)。図示されているように、多層基板442は、トップ層440とボトム層448との間に3つの中間層446を有する合計5つの層を含むことができる。しかしながら、多層基板442は任意の適切な合計数の層又は中間層446を含んでもよい。いくつかの構成では、ボトム層448は複数のボトム層448を意味し、トップ層440は複数のトップ層440を意味する。いくつかの状況において、多層基板442は合計10を超える層を含んでもよい。   The multilayer substrate 442 may include an intermediate layer 446 disposed between the top layer 440 and the bottom layer 448. Each layer of the multilayer substrate 442 may be planar and arranged parallel to each other (but other configurations are also implemented). As shown, the multilayer substrate 442 can include a total of five layers with three intermediate layers 446 between the top layer 440 and the bottom layer 448. However, the multilayer substrate 442 may include any suitable total number of layers or intermediate layers 446. In some configurations, bottom layer 448 refers to a plurality of bottom layers 448 and top layer 440 refers to a plurality of top layers 440. In some situations, the multilayer substrate 442 may include a total of more than ten layers.

多層基板442の層(例えば、ボトム層448、中間層446及び/又はトップ層440)は、セラミック材料などの任意の基板材料から形成されていてもよい。多層基板442の少なくとも一部分はセラミック材料で形成されていてもよい。多層基板442の少なくとも一部分は、シリコン、二酸化ケイ素、アルミナ、硝酸アルミニウム、酸化アルミニウム、サファイア、ゲルマニウム、ガリウムヒ素、シリコンとゲルマニウムとの合金、又はリン化インジウムで形成されていてもよい。信号線438(図では明確化のためにそのいくつかのみに符号を付す)は光電子部品428のいずれかと電気的に結合し、電力、データ信号及び/又は制御信号を光電子部品428及び/又は他の部品に送信してもよい。信号線438のいくつかはRF線であってもよい。いくつかの構成では、信号線438はトップ層440に結合されていてもトップ層440と一体化されていてもよい。信号線438は任意の適切な導電材料で形成されていてもよいが、いくつかの例では、信号線438は、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)、タングステン−モリブデン(WMo)又は他の材料などの金属で形成されていてもよい。信号線438は任意の適切な方法によって形成されていてもよい。いくつかの態様では、信号線438は薄膜メタライゼーションプロセスによって形成されていてもよい。このような態様では、薄膜メタライゼーションプロセスは、RF性能を維持するためにRF線を制御すること及び/又は最小にすることを可能にする。   The layers of the multilayer substrate 442 (eg, the bottom layer 448, the intermediate layer 446, and / or the top layer 440) may be formed from any substrate material such as a ceramic material. At least a portion of the multilayer substrate 442 may be formed of a ceramic material. At least a part of the multilayer substrate 442 may be formed of silicon, silicon dioxide, alumina, aluminum nitrate, aluminum oxide, sapphire, germanium, gallium arsenide, an alloy of silicon and germanium, or indium phosphide. Signal lines 438 (only some of which are labeled in the figure for clarity) are electrically coupled to any of the optoelectronic components 428 to transmit power, data signals and / or control signals to the optoelectronic components 428 and / or others. You may send to the parts. Some of the signal lines 438 may be RF lines. In some configurations, the signal line 438 may be coupled to the top layer 440 or integrated with the top layer 440. The signal line 438 may be formed of any suitable conductive material, but in some examples, the signal line 438 includes silver (Ag), gold (Au), nickel (Ni), titanium (Ti), It may be made of metal such as palladium (Pd), tungsten (W), tungsten-molybdenum (WMo), or other materials. The signal line 438 may be formed by any appropriate method. In some aspects, signal line 438 may be formed by a thin film metallization process. In such an aspect, the thin film metallization process allows the RF lines to be controlled and / or minimized to maintain RF performance.

導電材料のトレース432(図では明確化のためにそのいくつかのみに符号を付す)は中間層446の1つ以上に結合されていても中間層446の1つ以上と一体化されていてもよい。トレース432は任意の適切な導電材料で形成されていてもよいが、いくつかの例では、トレース432は、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)、タングステン−モリブデン(WMo)又は他の材料などの金属で形成されていてもよい。トレース432は任意の適切な方法によって形成されていてもよい。いくつかの態様では、トレース432は、厚膜メタライゼーションプロセスなどの費用対効果の高いプロセスによって形成されていてもよい。いくつかの構成では、トレース432は信号線438の一部であってもよい。   Conductive material traces 432 (only some of which are labeled for clarity) may be coupled to one or more of intermediate layers 446 or integrated with one or more of intermediate layers 446. Good. Trace 432 may be formed of any suitable conductive material, but in some examples, trace 432 may be silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium ( Pd), tungsten (W), tungsten-molybdenum (WMo), or other materials may be used. Trace 432 may be formed by any suitable method. In some aspects, the trace 432 may be formed by a cost effective process such as a thick film metallization process. In some configurations, trace 432 may be part of signal line 438.

ヘッダサブアセンブリ420は、ヘッダサブアセンブリ420及び/又は光電子部品428に電力及び/又は制御信号を送信することができるコンタクトパッド444(図では明確化のためにそのいくつかのみに符号を付す)を含んでもよい。いくつかの構成では、コンタクトパッド444はボトム層448に結合されていてもボトム層448と一体化されていてもよい。コンタクトパッド444は、フレックス回路、プリント回路基板(「PCB」)又は他のコネクタ及び/又は電子的なアセンブリに係合することが可能であってもよい。コンタクトパッド444は任意の適切な導電材料で形成されていてもよいが、いくつかの例ではコンタクトパッド444は、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)、タングステン−モリブデン(WMo)又は他の材料などの金属で形成されていてもよい。コンタクトパッド444は任意の適切な方法によって形成されていてもよい。いくつかの態様では、コンタクトパッド444は、厚膜メタライゼーションプロセスなどの費用対効果の高いプロセスによって形成されていてもよい。いくつかの構成では、コンタクトパッド444は信号線438の一部であってもよい。   Header subassembly 420 includes contact pads 444 (only some of which are labeled for clarity in the figure) that can transmit power and / or control signals to header subassembly 420 and / or optoelectronic component 428. May be included. In some configurations, contact pad 444 may be coupled to bottom layer 448 or integrated with bottom layer 448. Contact pad 444 may be capable of engaging a flex circuit, a printed circuit board (“PCB”) or other connector and / or electronic assembly. Contact pad 444 may be formed of any suitable conductive material, but in some examples contact pad 444 may be silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W), tungsten-molybdenum (WMo), or other materials may be used. Contact pad 444 may be formed by any appropriate method. In some aspects, contact pad 444 may be formed by a cost effective process, such as a thick film metallization process. In some configurations, the contact pad 444 may be part of the signal line 438.

導電材料のビア452(図では明確化のためにそのいくつかのみに符号を付す)は多層基板442の一部分内に延在してもよい。例えば、ビア452の1つ以上は、ボトム層448、中間層446の少なくとも1つ、及びトップ層440の1つ以上内に延在してもよい。ビア452のいくつかは、トレース432、コンタクトパッド444、信号線438及び/又は光電子部品428に電気的に結合されていてもよい。ビア452は、電力及び/又は制御信号がトレース432、コンタクトパッド444、信号線438及び/又は光電子部品428間において移動することを可能にする。   Conductive material vias 452 (only some of which are labeled for clarity) may extend within a portion of multilayer substrate 442. For example, one or more of the vias 452 may extend into one or more of the bottom layer 448, at least one of the intermediate layers 446, and the top layer 440. Some of the vias 452 may be electrically coupled to traces 432, contact pads 444, signal lines 438, and / or optoelectronic components 428. Via 452 allows power and / or control signals to move between trace 432, contact pad 444, signal line 438 and / or optoelectronic component 428.

いくつかの構成では、ビア452は、層のいくつか又はすべてが互いに結合された後、多層基板442に形成されても、多層基板442に結合されてもよい。例えば、多層基板442の層の1つ以上は、層が互いに結合されたときにビア452を形成するトレース432などの導電材料を含んでもよい。別の例では、開口部が多層基板442の層の1つ以上内に形成されていてもよく、ビア452を形成するために導電材料が開口部内に配置されていてもよい。開口部は多層基板442の1つ以上の層内にドリル加工されていてもパンチ加工されていてもよい。その後、ビア452を形成するために導電材料が開口部内に堆積されてもメタライズされてもよい。ビア452は任意の適切な導電材料で形成されていてもよいが、いくつかの例では、ビア452は、銅(Cu)、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)、タングステン−モリブデン(WMo)又は他の材料などの金属で形成されていてもよい。いくつかの構成では、ビア452は信号線438の一部であってもよい。   In some configurations, vias 452 may be formed on multilayer substrate 442 or coupled to multilayer substrate 442 after some or all of the layers are coupled together. For example, one or more of the layers of the multi-layer substrate 442 may include a conductive material, such as a trace 432 that forms a via 452 when the layers are bonded together. In another example, an opening may be formed in one or more of the layers of the multilayer substrate 442 and a conductive material may be disposed in the opening to form a via 452. The openings may be drilled or punched in one or more layers of the multilayer substrate 442. Thereafter, a conductive material may be deposited or metallized in the opening to form the via 452. The via 452 may be formed of any suitable conductive material, but in some examples, the via 452 may be copper (Cu), silver (Ag), gold (Au), nickel (Ni), titanium ( Ti, palladium (Pd), tungsten (W), tungsten-molybdenum (WMo), or other materials may be used. In some configurations, via 452 may be part of signal line 438.

図1A〜図1B、図2A〜図2E及び図3を参照し、多層基板442を形成する態様について更に詳細に記載する。記載されるプロセスの態様は、示されている図に類似する又は実質的に異なる他の構造に適用することができる。多層基板442を形成することには、セラミック材料の材料層を形成することを含んでもよい。材料層は、任意の適切なプロセス又はプロセスの組み合わせによって形成されていてもよい。材料層のいくつか又はすべては、シリコン、二酸化ケイ素、アルミナ、硝酸アルミニウム、酸化アルミニウム、サファイア、ゲルマニウム、ガリウムヒ素、シリコンとゲルマニウムとの合金、又はリン化インジウムで形成されていてもよい。   With reference to FIGS. 1A to 1B, FIGS. 2A to 2E, and FIG. The process aspects described can be applied to other structures that are similar or substantially different from the illustrated figures. Forming the multilayer substrate 442 may include forming a material layer of a ceramic material. The material layer may be formed by any suitable process or combination of processes. Some or all of the material layers may be formed of silicon, silicon dioxide, alumina, aluminum nitrate, aluminum oxide, sapphire, germanium, gallium arsenide, an alloy of silicon and germanium, or indium phosphide.

材料層のそれぞれは平面であってもよく、多層基板442の層に対応してもよい。特に、トップ材料層はトップ層440に対応してもよい、ボトム材料層はボトム層448に対応してもよい及び/又は中間材料層は中間層446に対応してもよい。いくつかの状況において、トップ材料層及び/又はボトム材料層は中間材料層とは異なるプロセスによって形成されていてもよい。   Each of the material layers may be planar and may correspond to a layer of the multilayer substrate 442. In particular, the top material layer may correspond to the top layer 440, the bottom material layer may correspond to the bottom layer 448 and / or the intermediate material layer may correspond to the intermediate layer 446. In some situations, the top material layer and / or the bottom material layer may be formed by a different process than the intermediate material layer.

以下、更に詳細に記載するように、材料層のそれぞれは最終的にダイシング又は切断されて個々のユニットに切り離されてもよい。いくつかの状況において、複数の多層基板は材料層から形成されるため、材料層が切り離される前に材料層に特定の処理ステップ(以下に記載する)を実施することが、多層基板442の費用対効果の高い及び/又は効率的な製造を容易にし得る。特定の処理ステップを多層基板442の層よりもむしろ材料層に対して実施することが、製造プロセスを簡略化してもよく、材料コストを低下させてもよく及び/又は製造の時間フレームを減少させてもよい。   As will be described in more detail below, each of the material layers may eventually be diced or cut into individual units. In some situations, multiple multilayer substrates are formed from a material layer, so performing certain processing steps (described below) on the material layer before the material layer is separated can reduce the cost of the multilayer substrate 442. Highly effective and / or efficient manufacturing can be facilitated. Performing certain processing steps on the material layers rather than the layers of the multilayer substrate 442 may simplify the manufacturing process, reduce material costs, and / or reduce manufacturing time frames. May be.

いくつかの構成では、厚膜メタライゼーションは、中間層446上にトレース432を形成するために使用してもよく、薄膜メタライゼーションは、トップ層440及び/又はボトム層448上に信号線438を形成するために使用してもよい。厚膜メタライゼーション及び薄膜メタライゼーションについては、以下、更に詳細に記載する。薄膜メタライゼーションは、信号線438及び/又は光電子部品428の精密な位置決め及び/又はスペーシングを可能にする。薄膜メタライゼーションは、信号線438の形状、位置及び/又は寸法を厳しい公差に制御することによりインピーダンスの管理を容易にし得る。厚膜メタライゼーションは中間層446及び/又はヘッダサブアセンブリ420の費用対効果の高い製造を容易にし得る。いくつかの態様では、厚膜処理は、層のいくつかの前面及び/又は裏面にいくつかの導電層を有する多層の簡単且つ柔軟な製造を容易にする。薄膜メタライゼーションと厚膜メタライゼーションとの併用により、望ましいRF性能を備える光電子サブアセンブリ460の費用対効果の高い製造を容易にし得る。薄膜メタライゼーションと厚膜メタライゼーションとの併用により、光電子サブアセンブリ460上により多くの又はより大きな光電子部品428を含むことを可能にする。   In some configurations, thick film metallization may be used to form traces 432 on intermediate layer 446 and thin film metallization uses signal lines 438 on top layer 440 and / or bottom layer 448. It may be used to form. Thick film metallization and thin film metallization are described in further detail below. Thin film metallization allows precise positioning and / or spacing of signal lines 438 and / or optoelectronic components 428. Thin film metallization may facilitate impedance management by controlling the shape, position and / or dimensions of signal lines 438 to tight tolerances. Thick film metallization may facilitate cost effective manufacturing of intermediate layer 446 and / or header subassembly 420. In some aspects, thick film processing facilitates simple and flexible fabrication of multilayers having several conductive layers on several front and / or back sides of the layer. The combination of thin film metallization and thick film metallization may facilitate cost-effective manufacturing of optoelectronic subassembly 460 with desirable RF performance. The combination of thin film metallization and thick film metallization allows more or larger optoelectronic components 428 to be included on the optoelectronic subassembly 460.

多層基板442を形成することには、導電性又は半導電性トレースを厚膜メタライゼーション(「厚膜メタライジング」)によって形成することを含んでもよい。厚膜メタライジングは中間層446上に、トレース432などの導電性又は半導電性トレースを形成してもよい。いくつかの状況において、厚膜メタライジングによりコンタクトパッド444を形成してもよい。いくつかの構成では、厚膜メタライジングによりトップ層440及びボトム層448上に導電性又は半導電性トレースを形成してもよい。他の構成では、トップ層440及びボトム層448上に導電性又は半導電性トレースを形成するために厚膜メタライジングは使用しなくてもよい。厚膜メタライゼーションを経た層は厚膜層と呼ばれる。導電性又は半導電性トレースは厚膜層の上面又は下面のいずれかの上に形成してもよい。厚膜メタライジング(以下に記載する)のステップのいずれかは厚膜層の上面、厚膜層の下面又はこの両方に適用してもよい。   Forming the multilayer substrate 442 may include forming conductive or semiconductive traces by thick film metallization (“thick film metalizing”). Thick film metalizing may form conductive or semiconductive traces such as trace 432 on intermediate layer 446. In some situations, contact pads 444 may be formed by thick film metalizing. In some configurations, conductive or semiconductive traces may be formed on top layer 440 and bottom layer 448 by thick film metallization. In other configurations, thick film metalizing may not be used to form conductive or semiconductive traces on top layer 440 and bottom layer 448. A layer that has undergone thick film metallization is called a thick film layer. Conductive or semiconductive traces may be formed on either the top or bottom surface of the thick film layer. Any of the steps of thick film metalizing (described below) may be applied to the upper surface of the thick film layer, the lower surface of the thick film layer, or both.

厚膜メタライジングは、中間材料層の1つ以上又は中間層446の1つ以上などの厚膜層上にメタライジング組成物を堆積させることを含んでもよい。メタライジング組成物は任意の適切なプロセス、例えば、印刷又はコーティングによって堆積させてもよい。好適な印刷プロセスの例としては、スクリーン印刷、輪転印刷、プレス印刷及び/又はインクジェット印刷が挙げられる。メタライジング組成物としては、金属材料、セラミック粉末及び/又は有機媒体などの導電若しくは半導電材料が挙げられる。いくつかの構成では、メタライジング組成物としては、銅(Cu)、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)、タングステン−モリブデン(WMo)又は他の材料が挙げられる。   Thick film metallizing may include depositing the metallizing composition on a thick film layer, such as one or more of the intermediate material layers or one or more of the intermediate layers 446. The metallizing composition may be deposited by any suitable process, such as printing or coating. Examples of suitable printing processes include screen printing, rotary printing, press printing and / or ink jet printing. Metallizing compositions include conductive or semiconductive materials such as metallic materials, ceramic powders and / or organic media. In some configurations, the metallizing composition includes copper (Cu), silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W), tungsten- Molybdenum (WMo) or other materials may be mentioned.

スクリーン印刷は、厚膜層に又は厚膜層上にステンシルを位置決めすることを含んでもよい。ステンシルによって覆われた厚膜層の部分は被覆部分と呼ぶことができ、ステンシルによって覆われていない厚膜層の部分は非被覆部分と呼ぶことができる。スクリーン印刷は、ステンシル及び/又は厚膜層にわたって充填ブレード又はスキージを移動させることを含んでもよい。スクリーン印刷は、厚膜層の非被覆部分にメタライジング組成物を堆積させることを含んでもよい。スクリーン印刷は、厚膜層の被覆部分上のステンシル上にメタライジング組成物を堆積させること(及びそのため、厚膜層の被覆部分にメタライジング組成物を堆積させないこと)を含んでもよい。メタライジング組成物のスクリーン印刷には、メタライジング組成物の複数の層に対し上記スクリーン印刷ステップのいずれかを繰り返すことを含んでもよい。いくつかの構成では、メタライジング組成物の複数の層の各層は、異なる組成物を含んでもよい。   Screen printing may include positioning a stencil on or on the thick film layer. The portion of the thick film layer covered by the stencil can be referred to as the covered portion, and the portion of the thick film layer not covered by the stencil can be referred to as the uncovered portion. Screen printing may include moving the filling blade or squeegee across the stencil and / or thick film layer. Screen printing may include depositing the metalizing composition on the uncoated portion of the thick film layer. Screen printing may include depositing the metalizing composition on the stencil on the coated portion of the thick film layer (and thus not depositing the metalizing composition on the coated portion of the thick film layer). Screen printing of the metalizing composition may include repeating any of the above screen printing steps for multiple layers of the metalizing composition. In some configurations, each layer of the plurality of layers of the metallizing composition may include a different composition.

厚膜メタライジングは、乾燥及び/又は硬化を含んでもよい。乾燥及び/又は硬化は、印刷後ある時間にわたりメタライジング組成物を安定化させることを含んでもよい。乾燥及び/又は硬化は、メタライジング組成物の液体成分を蒸発させることを含んでもよい。メタライジング組成物の液体成分を蒸発させることにより、メタライジング組成物を基板に結合し、又は基板へのメタライジング組成物の結合を促進する。乾燥及び/又は硬化は、蒸発を促進する及び/又は加速させるためにメタライジング組成物及び/又は厚膜層を加熱することを含んでもよい。乾燥及び/又は硬化は、メタライジング組成物を基板に結合する又は基板へのメタライジング組成物の結合を促進するためにメタライジング組成物及び/又は厚膜層を加熱することを含んでもよい。乾燥及び/又は硬化は、メタライジング組成物を特定の波長の光(例えば紫外線)又は他の放射(放射は、線又は波又は粒子の形態で伝達されるエネルギーである)に誘導すること及び/又は曝露することを含んでもよい。乾燥及び/又は硬化はメタライジング組成物をトレース432などの導電性又は半導電性トレースに変化させる(又は変化に寄与する)。   Thick film metallizing may include drying and / or curing. Drying and / or curing may include stabilizing the metallizing composition for some time after printing. Drying and / or curing may include evaporating the liquid component of the metalizing composition. By evaporating the liquid component of the metallizing composition, the metallizing composition is bonded to the substrate or facilitates bonding of the metallizing composition to the substrate. Drying and / or curing may include heating the metallizing composition and / or the thick film layer to promote and / or accelerate evaporation. Drying and / or curing may include heating the metallizing composition and / or the thick film layer to bond the metallizing composition to the substrate or to promote bonding of the metallizing composition to the substrate. Drying and / or curing induces the metallizing composition to a specific wavelength of light (eg, ultraviolet light) or other radiation (radiation is energy transmitted in the form of lines or waves or particles) and / or Or it may include exposing. Drying and / or curing changes (or contributes to) the metallizing composition to conductive or semiconductive traces such as trace 432.

厚膜メタライジングは、メタライジング組成物及び又は厚膜層を焼成することを含んでもよい。焼成することは、一定の時間にわたってメタライジング組成物及び/又は厚膜層を高温に曝露することを含む。乾燥及び/又は硬化に加えて又はその代わりに、焼成することでメタライジング組成物をトレース432などの導電性又は半導電性トレースに変化させる(又は変化に寄与する)。焼成することには、メタライジング組成物及び/若しくは厚膜層の焼結、接着並びに/又はアニーリングを含んでもよい。   Thick film metallizing may include firing the metallizing composition and / or the thick film layer. Baking includes exposing the metalizing composition and / or thick film layer to a high temperature for a period of time. In addition to or in lieu of drying and / or curing, calcination changes the metallizing composition to a conductive or semiconductive trace such as trace 432 (or contributes to the change). Firing may include sintering, bonding and / or annealing of the metallizing composition and / or thick film layer.

高温は任意の適切な温度とすることができ、メタライジング組成物及び/又は厚膜層の種々の特性に依存する。例えば、高温はメタライジング組成物及び/若しくは厚膜層の組成、寸法並びに/又は他の特性に依存する。高温は、また、圧力、曝露時間及び/又は他の態様などの焼成プロセスの種々の態様に依存する。高温は300℃超、例えば、600℃〜1800℃の範囲内である。いくつかの構成では、高温は約850℃、例えば、650℃〜1050℃の範囲内である。このような構成では、高温は、望ましい電気的特性及び/又は接着強度を有するトレース432の形成に寄与し得る。   The elevated temperature can be any suitable temperature and depends on the various properties of the metallizing composition and / or thick film layer. For example, the high temperature depends on the composition, dimensions and / or other properties of the metallizing composition and / or thick film layer. The high temperature also depends on various aspects of the firing process, such as pressure, exposure time and / or other aspects. The high temperature is above 300 ° C., for example in the range of 600 ° C. to 1800 ° C. In some configurations, the elevated temperature is in the range of about 850 ° C, such as 650 ° C to 1050 ° C. In such a configuration, high temperatures can contribute to the formation of traces 432 having desirable electrical properties and / or adhesive strength.

厚膜メタライジングは、厚膜層の一部分、メタライジング組成物の一部分及び/又はトレース432の一部分などの材料を除去することを含んでもよい。除去することには、機械加工、切削、エッチング、トリミング及び/又は他の適切なプロセスを含んでもよい。トリミングには、メタライジング組成物の寸法を調整する及び/又はトレース432の電気的特性を調整するためにトレース432の一部分を除去することを含んでもよい。例えば、トレースが特定の抵抗値、電圧応答、周波数応答、公差及び/又は他の特性を有するようにトレース432の一部分はレーザトリミングによって除去してもよい。トリミングは、電流をトレース432に流すこと、トレース432からのフィードバックを測定すること、並びに/又は抵抗、電圧応答、周波数応答、公差及び/若しくは他の特性を調整するためにトレース432の一部分を能動的に除去すること、を含んでもよい。   Thick film metalizing may include removing material such as a portion of the thick film layer, a portion of the metalizing composition, and / or a portion of trace 432. Removing may include machining, cutting, etching, trimming and / or other suitable processes. Trimming may include removing a portion of trace 432 to adjust the size of the metallizing composition and / or adjust the electrical characteristics of trace 432. For example, a portion of trace 432 may be removed by laser trimming so that the trace has a particular resistance, voltage response, frequency response, tolerance, and / or other characteristics. Trimming activates a portion of trace 432 to pass current through trace 432, measure feedback from trace 432, and / or adjust resistance, voltage response, frequency response, tolerances, and / or other characteristics. May be included.

いくつかの例では、厚膜メタライゼーションは、0.13ミリメートル(プラス又はマイナス)超の高さ公差を有するトレースを作製し得る。いくつかの例では、厚膜メタライゼーションは、約0.15ミリメートルの幅及び/又は0.13ミリメートル(プラス又はマイナス)超の公差を有するトレースを作製し得る。いくつかの例では、厚膜メタライゼーションは、0.10〜0.20ミリメートル、0.05〜0.25ミリメートル、0〜0.3ミリメートルの幅を有するトレースを作製し得る。いくつかの例では、厚膜メタライゼーションは、0.15ミリメートルのトレース間間隔及び/又は0.13ミリメートル(プラス又はマイナス)超の公差を有するトレースを作製し得る。   In some examples, thick film metallization can produce traces having height tolerances greater than 0.13 millimeters (plus or minus). In some examples, thick film metallization may produce traces having a width of about 0.15 millimeters and / or a tolerance greater than 0.13 millimeters (plus or minus). In some examples, thick film metallization can produce traces having widths of 0.10-0.20 millimeters, 0.05-0.25 millimeters, 0-0.3 millimeters. In some examples, thick film metallization may produce traces having an inter-trace spacing of 0.15 millimeters and / or a tolerance greater than 0.13 millimeters (plus or minus).

多層基板442を形成することには、導電性又は半導電性信号線を薄膜メタライゼーション(「薄膜メタライジング」)によって形成することを含んでもよい。薄膜メタライジングはトップ層440及びボトム層448上に、信号線438などの導電性又は半導電性信号線を形成してもよい。図示しないが、信号線438はボトム層448上に配置されていてもよい。いくつかの状況において、薄膜メタライジングはコンタクトパッド444を形成してもよい。いくつかの構成では、中間層446上に導電性又は半導電性トレースを形成するために薄膜メタライジングは使用しなくてもよい。薄膜メタライゼーションを経た層は薄膜層と呼ばれる。導電性又は半導電性トレースは薄膜層の上面又は下面のいずれかに形成してもよい。いくつかの状況において、信号線438は光電子部品428に電気的に結合するためにトップ層440の上面上に配置されていてもよい。薄膜メタライジング(以下に記載する)のステップのいずれかは、薄膜層の上面、薄膜層の下面又はこの両方に適用してもよい。   Forming the multilayer substrate 442 may include forming conductive or semiconductive signal lines by thin film metallization (“thin film metallizing”). Thin film metallization may form conductive or semiconductive signal lines such as signal lines 438 on top layer 440 and bottom layer 448. Although not shown, the signal line 438 may be disposed on the bottom layer 448. In some situations, thin film metallization may form contact pads 444. In some configurations, thin film metalizing may not be used to form conductive or semiconductive traces on the intermediate layer 446. A layer that has undergone thin film metallization is called a thin film layer. Conductive or semiconductive traces may be formed on either the top or bottom surface of the thin film layer. In some situations, the signal line 438 may be disposed on the top surface of the top layer 440 for electrical coupling to the optoelectronic component 428. Any of the thin film metalizing (described below) steps may be applied to the upper surface of the thin film layer, the lower surface of the thin film layer, or both.

薄膜メタライジングは、導電又は半導電材料(「薄膜材料」)の薄膜を薄膜層上に堆積させることを含んでもよい。薄膜材料は、銅(Cu)、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)、タングステン−モリブデン(WMo)又は他の材料を含んでもよい。堆積させることには、材料の薄膜を堆積させるための任意のプロセス、例えば、めっき、化学溶液堆積、スピンコーティング、化学気相成長(「CVD」)、プラズマCVD、原子層堆積、熱蒸着、スパッタリング、又は他の適切なプロセスを含んでもよい。   Thin film metallizing may include depositing a thin film of a conductive or semiconductive material ("thin film material") on the thin film layer. Thin film materials include copper (Cu), silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W), tungsten-molybdenum (WMo) or other materials. May be included. To deposit, any process for depositing a thin film of material, such as plating, chemical solution deposition, spin coating, chemical vapor deposition (“CVD”), plasma CVD, atomic layer deposition, thermal evaporation, sputtering Or other suitable processes.

いくつかの状況において、化学気相成長(「CVD」)によって堆積させることは、信号線438の寸法(例えば、高さ、スタックアップ高さ、メタライゼーション幅、信号線438間の間隔、又は他の寸法)を許容可能な公差内に正確に制御することを可能にする。いくつかの状況において、化学気相成長によって堆積させることは、十分な寸法及び公差の信号線438の費用対効果の高い製造を可能にする。   In some situations, deposition by chemical vapor deposition (“CVD”) may cause the dimensions of signal lines 438 (eg, height, stackup height, metallization width, spacing between signal lines 438, or others. ) Can be accurately controlled within acceptable tolerances. In some situations, depositing by chemical vapor deposition allows cost-effective manufacturing of sufficiently dimensioned and tolerance signal lines 438.

CVDには、薄膜層を前駆体ガスに曝露することを含んでもよい。前駆体ガスは、堆積されて、薄膜層上に導電又は半導電材料を形成する元素を含んでもよい。前駆体ガスは、薄膜層の表面上で反応及び/又は分解して堆積物を生成する揮発性前駆体であってもよい。前駆体ガスはキャリアガス中で希釈してもよい。CVDには、薄膜層を加熱すること及び/又は薄膜層の温度を制御することを含んでもよい。CVDには、反応室内に前駆体ガスをほぼ周囲温度で送出することを含んでもよい。前駆体ガスは薄膜層上を通過する又は薄膜層に接触するにつれて反応又は分解し、薄膜層上に固相堆積物を形成し、例えば、信号線438を形成してもよい。薄膜メタライジングには、乾燥、硬化、焼成及び/又は他の適切な処理ステップを含んでもよい。   CVD may include exposing the thin film layer to a precursor gas. The precursor gas may include elements that are deposited to form a conductive or semiconductive material on the thin film layer. The precursor gas may be a volatile precursor that reacts and / or decomposes on the surface of the thin film layer to produce a deposit. The precursor gas may be diluted in a carrier gas. CVD may include heating the thin film layer and / or controlling the temperature of the thin film layer. CVD may include delivering a precursor gas into the reaction chamber at approximately ambient temperature. The precursor gas may react or decompose as it passes over or contacts the thin film layer, forming a solid deposit on the thin film layer, for example, forming a signal line 438. Thin film metallization may include drying, curing, firing and / or other suitable processing steps.

薄膜メタライジングは、堆積物の一部分、信号線438及び/又は薄膜層の一部分を除去することを含んでもよい。除去することには、機械加工、切削、エッチング、トリミング及び/又は他の適切なプロセスを含んでもよい。トリミングには、メタライジング組成物の寸法を調整する及び/又は信号線438の電気的特性を調整するために信号線438の一部分を除去することを含んでもよい。例えば、トレースが特定の抵抗値、電圧応答、周波数応答、公差及び/又は他の特性を有するように信号線438の一部分はレーザトリミングによって除去してもよい。トリミングは、電流を信号線438に流すこと、信号線438からのフィードバックを測定すること、並びに/又は抵抗、電圧応答、周波数応答、公差及び/若しくは他の特性を調整するために信号線438の一部分を能動的に除去すること、を含んでもよい。いくつかの構成では、薄膜メタライジング及び/又はCVDによって形成された信号線438は、信号線438の寸法、抵抗値、電圧応答、周波数応答、公差及び/又は他の特性が正確に制御されることから、信号線438のいかなる部分の除去も必要としない場合がある。いくつかの例では、薄膜メタライゼーションにより、約0.1マイクロメートルマイクロメートルの高さ(又はスタックアップ高さ)及び/又は30マイクロメートル(プラス又はマイナス)の公差を有するチタン製信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、約0.2マイクロメートルの高さ(又はスタックアップ高さ)及び/又は30マイクロメートル(プラス又はマイナス)の公差を有するパラジウム製信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、1マイクロメートル(プラス又はマイナス)の公差を有する約3マイクロメートルの高さを有する金製信号線を作製してもよい。   Thin film metallization may include removing a portion of the deposit, signal line 438 and / or a portion of the thin film layer. Removing may include machining, cutting, etching, trimming and / or other suitable processes. Trimming may include removing a portion of the signal line 438 to adjust the size of the metallizing composition and / or adjust the electrical characteristics of the signal line 438. For example, a portion of signal line 438 may be removed by laser trimming so that the trace has a particular resistance, voltage response, frequency response, tolerance, and / or other characteristics. Trimming allows current to flow through signal line 438, measure feedback from signal line 438, and / or adjust signal line 438 to adjust resistance, voltage response, frequency response, tolerances, and / or other characteristics. Actively removing a portion. In some configurations, the signal line 438 formed by thin film metallization and / or CVD is precisely controlled in size, resistance, voltage response, frequency response, tolerances and / or other characteristics of the signal line 438. Thus, removal of any part of the signal line 438 may not be necessary. In some examples, thin film metallization produces titanium signal lines having a height (or stack-up height) of about 0.1 micrometers and / or a tolerance of 30 micrometers (plus or minus). May be. In some examples, thin film metallization produces palladium signal lines having a height (or stackup height) of about 0.2 micrometers and / or a tolerance of 30 micrometers (plus or minus). Also good. In some examples, thin film metallization may produce a gold signal line having a height of about 3 micrometers with a tolerance of 1 micrometer (plus or minus).

いくつかの例では、薄膜メタライゼーションにより、2〜4マイクロメートル、1〜5マイクロメートル、0〜6マイクロメートル、約3マイクロメートルの高さ、又は他の適切な高さを有する金製信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、1マイクロメートル(プラス又はマイナス)の高さ公差を有する信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、約0.03ミリメートルの幅及び/又は0.03ミリメートル(プラス又はマイナス)の公差を有する信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、0.01〜0.05ミリメートルの幅を有する信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、0.03ミリメートル(プラス又はマイナス)の公差を有する0.03ミリメートルの信号線間の間隔を有する信号線を作製してもよい。いくつかの例では、薄膜メタライゼーションにより、0.01〜0.05ミリメートルの信号線間の間隔を有する信号線を作製してもよい。   In some examples, a gold signal line having a thickness of 2-4 micrometers, 1-5 micrometers, 0-6 micrometers, a height of about 3 micrometers, or other suitable height by thin film metallization. May be produced. In some examples, thin film metallization may produce signal lines having a height tolerance of 1 micrometer (plus or minus). In some examples, thin film metallization may produce signal lines having a width of about 0.03 millimeters and / or a tolerance of 0.03 millimeters (plus or minus). In some examples, signal lines having a width of 0.01 to 0.05 millimeters may be created by thin film metallization. In some examples, thin film metallization may produce signal lines having 0.03 millimeter (plus or minus) tolerance between 0.03 millimeter signal lines. In some examples, signal lines having a spacing between 0.01-0.05 millimeter signal lines may be created by thin film metallization.

多層基板442は、材料層の1つ以上を位置合わせし、次いで、位置合わせされた材料層を互いに結合することによって形成してもよい。位置合わせされた材料層は、熱接着、溶接、接着剤、機械的固定、任意の適切なプロセス及び/又は上記の組み合わせによって結合してもよい。いくつかの態様では、位置合わせされ且つ結合された材料層は、個々のユニットに切り離され、多層基板442などの多層基板を形成してもよい。例えば、位置合わせされ且つ結合された材料層はいくつかの多層基板に切断してもよい。位置合わせされ且つ結合された層は、機械的な切断、レーザ切断、プラズマ切断、機械加工、又は任意の他の適切なプロセスによって切断してもよい。多層基板442を形成することには、スクライビング、プロファイリング及び/又はドリル加工を含んでもよい。スクライビングには、多層基板442又は材料層を脆弱にし、機械的な切り離しを容易にするために多層基板442若しくは材料層の一部分に切り込みを入れること及び/又は多層基板442若しくは材料層の一部分を機械的に除去することを含んでもよい。スクライビングには、多層基板442又は材料層にレーザパルスを線で照射し、レーザパルスは直線又は曲線に合致する材料を除去し、これにより、多層基板442又は材料層を脆弱にし、一部分を機械的に切り離すことを含んでもよい。   Multi-layer substrate 442 may be formed by aligning one or more of the material layers and then bonding the aligned material layers together. The aligned material layers may be joined by thermal bonding, welding, adhesives, mechanical fixation, any suitable process, and / or combinations of the above. In some aspects, the aligned and bonded material layers may be cut into individual units to form a multilayer substrate, such as multilayer substrate 442. For example, the aligned and bonded material layers may be cut into several multilayer substrates. The aligned and bonded layers may be cut by mechanical cutting, laser cutting, plasma cutting, machining, or any other suitable process. Forming the multilayer substrate 442 may include scribing, profiling, and / or drilling. Scribing involves cutting the multilayer substrate 442 or a portion of the material layer and / or mechanically separating the multilayer substrate 442 or a portion of the material layer to weaken the multilayer substrate 442 or the material layer and facilitate mechanical separation. May be included. For scribing, the multilayer substrate 442 or material layer is irradiated with a laser pulse, which removes material that conforms to a straight line or curve, thereby weakening the multilayer substrate 442 or material layer and partially mechanically. It may include detaching.

種々の製造段階において、光電子部品428の少なくとも1つは、材料層、トップ層440、ボトム層448及び中間層446の少なくとも1つに結合されていてもよい。光電子部品428の少なくとも1つは、物理的に、電気的に又は光学的に結合されていてもよい。追加的又は代替的に、光電子部品428の少なくとも1つは、材料層、トップ層440、ボトム層448及び中間層446の少なくとも1つに形成されていてもよい。例えば、光電子部品428の少なくとも1つは、信号線438が形成された後に、トップ材料層に結合されてもトップ材料層上に形成されてもよい。別の例では、光電子部品428の少なくとも1つは、信号線438が形成された後であるが材料層が切り離されて多層基板の個々のユニットを形成した後に、トップ層440に結合されてもトップ層440上に形成されてもよい。更に別の例では、光電子部品428の少なくとも1つは、ボトム層448又はボトム材料層に結合されてもボトム層448又はボトム材料層上に形成されてもよい。いくつかの状況において、材料層が切り離されて多層基板の個々のユニットを形成する前に光電子部品428のいくつかを形成する又は結合するとより費用対効果が高くなる。   At various stages of manufacture, at least one of the optoelectronic components 428 may be coupled to at least one of the material layer, the top layer 440, the bottom layer 448, and the intermediate layer 446. At least one of the optoelectronic components 428 may be physically, electrically, or optically coupled. Additionally or alternatively, at least one of the optoelectronic components 428 may be formed in at least one of the material layer, the top layer 440, the bottom layer 448, and the intermediate layer 446. For example, at least one of the optoelectronic components 428 may be bonded to the top material layer or formed on the top material layer after the signal line 438 is formed. In another example, at least one of the optoelectronic components 428 may be coupled to the top layer 440 after the signal lines 438 have been formed but after the material layers have been separated to form individual units of the multilayer substrate. It may be formed on the top layer 440. In yet another example, at least one of the optoelectronic components 428 may be bonded to the bottom layer 448 or the bottom material layer or formed on the bottom layer 448 or the bottom material layer. In some situations, it may be more cost effective to form or join some of the optoelectronic components 428 before the material layers are separated to form individual units of the multilayer substrate.

いくつかの構成では、薄膜メタライゼーションは、厚膜メタライゼーションによって作製されたトレース432に比べてより厳しい公差を有する信号線438を作製するように制御してもよい(又はその逆も同様である)。例えば、薄膜メタライゼーションによって作製された信号線438は、トレース432の位置決め、高さ、幅、スペーシング及び/又は他の寸法の公差に比べ、位置決め、高さ、幅、スペーシング及び/又は他の寸法についてより厳しい公差を含んでもよい。1つの例では、薄膜メタライゼーションにより、0.01ミリメートル(プラス又はマイナス)の公差を有する約0.03ミリメートルの幅を有する信号線438を作製してもよく、厚膜メタライゼーションにより、0.01ミリメートル(プラス又はマイナス)の公差を有する約0.15ミリメートルの幅を有するトレース432を作製してもよい。別の例では、薄膜メタライゼーションにより、0.01ミリメートル(プラス又はマイナス)の公差を有する0.03ミリメートルの信号線間の間隔を有する信号線438を作製してもよく、厚膜メタライゼーションにより、0.075ミリメートル(プラス又はマイナス)の公差を有する0.15ミリメートルのトレース間の間隔を有するトレース432を作製してもよい。   In some configurations, thin film metallization may be controlled to produce signal lines 438 that have tighter tolerances compared to traces 432 made by thick film metallization (or vice versa). ). For example, signal lines 438 made by thin film metallization may have positioning, height, width, spacing and / or other relative to tolerance of positioning, height, width, spacing and / or other dimensions of trace 432. May include tighter tolerances on the dimensions of In one example, thin film metallization may produce a signal line 438 having a width of about 0.03 millimeter with a tolerance of 0.01 millimeter (plus or minus), and thick film metallization may produce a. Traces 432 having a width of about 0.15 millimeters with a tolerance of 01 millimeters (plus or minus) may be made. In another example, thin film metallization may produce signal lines 438 having 0.03 millimeter signal line spacing with 0.01 millimeter (plus or minus) tolerance, and thick film metallization. Traces 432 may be made having a spacing between traces of 0.15 millimeters with a tolerance of 0.075 millimeters (plus or minus).

薄膜メタライゼーションは厚膜メタライゼーションによって作製されたトレース432に比べてより厳しい公差を有する信号線438を作製することを可能にするため(又はその逆も同様である)、信号線438の寸法のいくつか又はすべてはトレース432の寸法のいくつか又はすべてよりも小さくてもよい。例えば、信号線438は、トレース432の幅よりも小さな幅を含んでもよい及び/又は信号線438はトレース432の間隔よりも小さな間隔を含んでもよい(又は逆も同様である)。また、薄膜メタライズした信号線の1つの堆積層は厚膜メタライズしたトレースの1つの堆積層よりも薄くてもよい。しかしながら、複数の層の堆積後、薄膜信号線及び厚膜トレース両方の高さは異なってもよく、比較すると厚くても又は薄くてもよい。つまり、複数の堆積層はより厚い信号線又はより厚いトレースを生じさせることができる。   Thin film metallization allows the creation of signal lines 438 that have tighter tolerances compared to traces 432 made by thick film metallization (or vice versa), so that the dimensions of signal line 438 Some or all may be smaller than some or all of the dimensions of trace 432. For example, the signal line 438 may include a width that is less than the width of the trace 432 and / or the signal line 438 may include a spacing that is less than the spacing of the trace 432 (or vice versa). Also, one deposition layer of the thin film metallized signal line may be thinner than one deposition layer of the thick film metallized trace. However, after the deposition of multiple layers, the height of both the thin film signal line and the thick film trace may be different and may be thicker or thinner in comparison. That is, multiple deposited layers can produce thicker signal lines or thicker traces.

このような構成では、信号線438のより厳しい公差により、適切な信号線438及び適切なトレース432の製造を可能にする。特に、より厳しい公差により、幅が広すぎる又は間隔が狭すぎることが理由で互いに接触している不適当な信号線の製造を減少させる又は排除することから、信号線438の幅及び/又は間隔のばらつきが小さくなることで、より狭い幅及び/又は間隔を持つ適切な信号線438の製造を可能にする。追加的又は代替的に、トレース432のより大きな幅及び/又は間隔により、幅が広すぎる又は間隔が狭すぎることが理由で互いに接触している不適当なトレースの製造を減少させる又は排除する場合がある(トレース432の寸法公差が信号線438の寸法公差よりも大きい場合であっても)ことから、トレース432の幅及び/又は間隔が大きくなることで、適切なトレース432の製造を可能にする。   In such a configuration, tighter tolerances on signal line 438 allow for the production of appropriate signal line 438 and appropriate trace 432. In particular, due to tighter tolerances, the width and / or spacing of signal lines 438 reduces or eliminates the production of inappropriate signal lines that are in contact with each other because they are too wide or too narrow. This makes it possible to manufacture an appropriate signal line 438 having a narrower width and / or interval. Additionally or alternatively, the greater width and / or spacing of the traces 432 reduces or eliminates the production of inappropriate traces that are in contact with each other because they are too wide or too narrow. Therefore, even if the dimensional tolerance of the trace 432 is larger than the dimensional tolerance of the signal line 438, the width and / or the interval of the trace 432 can be increased, so that an appropriate trace 432 can be manufactured. To do.

薄膜メタライゼーションは、位置決め、高さ、幅、間隔及び/又は他の寸法についてより厳しい公差を有する信号線438を作製するために使用してもよく、例えば、光電子部品428のより接近した配置を可能にし、ヘッダサブアセンブリ420などのより小さなヘッダサブアセンブリの製造を可能にし、ヘッダサブアセンブリ420上により多くの光電子部品428を配置することを可能にする。厚膜メタライゼーションは、トレース432など、信号線438以外のフィーチャを作製するために使用してもよく、より厳しい公差が必要ではない状況では低製造コストを容易にする。   Thin film metallization may be used to create signal lines 438 that have tighter tolerances on positioning, height, width, spacing, and / or other dimensions, for example, closer placement of optoelectronic components 428. Enabling the production of smaller header subassemblies, such as header subassembly 420, and allowing more optoelectronic components 428 to be placed on header subassembly 420. Thick film metallization may be used to create features other than signal line 438, such as trace 432, and facilitates low manufacturing costs in situations where tighter tolerances are not required.

追加的又は代替的に、薄膜メタライゼーションは、RF応答を制御するために位置決め、高さ、幅、間隔及び/又は他の寸法についてより厳しい公差を有する信号線438などのRF線を作製するために使用してもよい。厚膜メタライゼーションは、トレース432など、RF線以外のフィーチャを作製するために使用してもよく、RF応答の制御が必要ではない状況において低製造コストを容易にする。   Additionally or alternatively, thin film metallization is used to create RF lines such as signal lines 438 that have tighter tolerances on positioning, height, width, spacing, and / or other dimensions to control the RF response. May be used for Thick film metallization may be used to create features other than RF lines, such as traces 432, and facilitates low manufacturing costs in situations where RF response control is not required.

追加的又は代替的に、ヘッダサブアセンブリ420は、2014年10月28日に出願された、光電子部品を含む基板(SUBSTRATES INCLUDING OPTOELECTRONIC COMPONENTS)という名称の米国仮特許出願第62/069,712号明細書(その全体を参照により本明細書に援用する)の任意の適切な態様を含んでもよい。   Additionally or alternatively, the header subassembly 420 is a U.S. Provisional Patent Application No. 62 / 069,712 filed on Oct. 28, 2014, entitled SUBSTRATES INCLUDING OPTOELECTRONIC COMPONENTS. Any suitable embodiment of the document (incorporated herein by reference in its entirety) may be included.

図4A〜図4Cを参照し、光学部品400について更に詳細に記載する。光学部品400は、ハウジング頂部416とハウジング底部418との間に延びるハウジング406を含んでもよい。ハウジング頂部416及びハウジング底部418は、概して、光学部品400の一部分を意味するものであり、光学部品400の端部の部分又は光学部品400の端部の近傍の部分に限定されない。ハウジング406は、窓402と、ハウジング406によって画定される開口412と、を含んでもよい。開口412は、光信号が光学部品400の少なくとも一部分を通り窓402へと移動することを可能にするように構成されていてもよい。窓402は少なくとも一部光透過性であってもよく、ヘッダサブアセンブリ420、光ファイバ及び/又はフェルールアセンブリなどの光電子部品間を移動する光学信号を伝達する、誘導する及び/又は集束するように構成されたレンズ404を含んでもよい。例えば、いくつかの構成では、光信号は、光ファイバから、光学部品400の開口412及びレンズ404を通り、ヘッダサブアセンブリ420へと移動してもよい。   The optical component 400 will be described in more detail with reference to FIGS. 4A-4C. The optical component 400 may include a housing 406 that extends between a housing top 416 and a housing bottom 418. The housing top 416 and the housing bottom 418 generally mean a portion of the optical component 400 and are not limited to a portion of the end of the optical component 400 or a portion near the end of the optical component 400. The housing 406 may include a window 402 and an opening 412 defined by the housing 406. The aperture 412 may be configured to allow an optical signal to travel through at least a portion of the optical component 400 to the window 402. Window 402 may be at least partially light transmissive to transmit, direct and / or focus optical signals moving between optoelectronic components such as header subassembly 420, optical fiber and / or ferrule assembly. A configured lens 404 may also be included. For example, in some configurations, the optical signal may travel from the optical fiber through the aperture 412 and the lens 404 of the optical component 400 to the header subassembly 420.

光電子サブアセンブリ460及び又は光学部品400は、2015年10月13日に出願された、マルチレンズ光学部品(MULTI−LENS OPTICAL COMPONENTS)という名称の米国特許出願第14/881693号明細書、及び2014年10月13日に出願された、マルチレンズ光学部品(MULTI−LENS OPTICAL COMPONENTS)という名称の米国仮特許出願第62/063,225号明細書(これらは両方とも参照により全体を本明細書に援用する)の任意の適切な態様を含んでもよい。追加的又は代替的に、光電子サブアセンブリ660は、2015年8月20日に出願された、レンズレセプタクル(LENS RECEPTACLES)という名称の米国特許出願第14/831499号明細書及び2014年8月20日に出願された、レンズレセプタクル(LENS RECEPTACLES)という名称の米国仮特許出願第62/039,758号明細書(これらは両方とも参照により全体を本明細書に援用する)の任意の適切な態様を含んでもよい。   Optoelectronic sub-assembly 460 and / or optical component 400 is filed on Oct. 13, 2015, US patent application Ser. No. 14/881693 entitled MULTI-LENS OPTICAL COMPONENTS, and 2014. US Provisional Patent Application No. 62 / 063,225 filed Oct. 13, entitled MULTI-LENS OPTICAL COMPONENTS, both of which are incorporated herein by reference in their entirety. Any suitable embodiment). Additionally or alternatively, an optoelectronic subassembly 660 is disclosed in U.S. patent application Ser. Nos. 14/831499 and Aug. 20, 2014, filed Aug. 20, 2015 and named LENS RECEPTACLES. Any suitable embodiment of US Provisional Patent Application No. 62 / 039,758, filed LENS RECEPTACLES, both of which are hereby incorporated by reference in their entirety. May be included.

ハウジング406及び/又は窓402はハウジングキャビティ410を画定してもよい。いくつかの構成では、ハウジングキャビティ410は、ヘッダサブアセンブリに結合されたときにヘッダサブアセンブリの一部分を気密的に封止してもよく、ゆえに、気密的に封止されたハウジングキャビティ410と呼ばれる。不図示の構成において、ハウジング406は、光学部品400と窓402との間における気密封止の提供に寄与する窓シールを含んでもよい。気密封止の提供に寄与することに加えて又はその代わりに、窓シールは窓402を光学部品400に結合することに寄与し得る。   Housing 406 and / or window 402 may define a housing cavity 410. In some configurations, the housing cavity 410 may hermetically seal a portion of the header subassembly when coupled to the header subassembly, and hence is referred to as a hermetically sealed housing cavity 410. . In a configuration not shown, the housing 406 may include a window seal that contributes to providing a hermetic seal between the optical component 400 and the window 402. In addition to or instead of providing a hermetic seal, the window seal may contribute to coupling the window 402 to the optical component 400.

ハウジング底部418は、ヘッダサブアセンブリ420と接続するように構成されていてもよい。ハウジング406は、ハウジング底部418に配置されたハウジングフランジ414を含んでもよい。ハウジングフランジ414は、ヘッダサブアセンブリ420のハウジング着座部430に結合されるように構成されていてもよい。光学部品400は、溶接、はんだ付け、ガラスはんだ付け、接着剤、締結具、融着又は任意の他の適切な技術によってヘッダサブアセンブリ420に結合されていてもよい。光学部品400とヘッダサブアセンブリ420との間の結合は、ヘッダサブアセンブリ420及び/又は光電子部品428の一部分の気密封止に寄与し得る。   The housing bottom 418 may be configured to connect with the header subassembly 420. The housing 406 may include a housing flange 414 disposed on the housing bottom 418. The housing flange 414 may be configured to be coupled to the housing seat 430 of the header subassembly 420. The optical component 400 may be coupled to the header subassembly 420 by welding, soldering, glass soldering, adhesives, fasteners, fusion or any other suitable technique. The coupling between the optical component 400 and the header subassembly 420 can contribute to a hermetic seal of the header subassembly 420 and / or a portion of the optoelectronic component 428.

図示されているように、ヘッダサブアセンブリ420は四角形又は矩形構成を含んでもよい。ヘッダサブアセンブリ420は、円形、丸隅若しくは切隅を有する四角形、又は任意の他の適切な構成などの、他の構成を含んでもよい。ハウジング頂部416は、フェルールアセンブリ又はレセプタクルと接続するように構成されていてもよい。図示されているように、光学部品400は実質的に円形又は環状であってもよいが、他の構成では、光学部品400は矩形などの任意の適切な構成であってもよい。このような構成では、ヘッダサブアセンブリ420、フェルールアセンブリ及び/又はレセプタクルは、光学部品400と接続するための対応する構成を含んでもよく、逆の場合も同様である。図示されているように、ハウジング頂部416は、フェルールアセンブリ及び/又はレセプタクルの円形構成に対応する円形構成を含んでもよい。別の構成では、ハウジング頂部416及びハウジング底部418は、矩形又は他の適切な構成を含んでもよい。   As shown, the header subassembly 420 may include a square or rectangular configuration. The header subassembly 420 may include other configurations, such as a circle, a square with rounded or cut corners, or any other suitable configuration. The housing top 416 may be configured to connect with a ferrule assembly or receptacle. As shown, the optical component 400 may be substantially circular or annular, but in other configurations, the optical component 400 may be any suitable configuration, such as a rectangle. In such a configuration, the header subassembly 420, ferrule assembly, and / or receptacle may include a corresponding configuration for connection with the optical component 400, and vice versa. As shown, the housing top 416 may include a circular configuration corresponding to the circular configuration of the ferrule assembly and / or receptacle. In other configurations, the housing top 416 and the housing bottom 418 may include a rectangular or other suitable configuration.

ハウジング406は部分的に又は全体的に、任意の適切な材料、例えば、金属、プラスチックポリマー、ガラス又はセラミックで形成してもよい。ハウジング406は成形、機械加工、スタンピング、堆積、印刷又は任意の適切な技法によって形成してもよい。窓402は、部分的に又は全体的に光透過性材料で形成してもよい。例えば、窓402は、部分的に又は全体的にガラス、プラスチックポリマー、シリコン化合物又は他の適切な材料で形成してもよい。窓402は成形、機械加工、スタンピング、堆積又は他の適切なプロセスによって形成してもよい。いくつかの構成では、窓402はハウジング406と一体形成してもよい。このような構成では、窓402及びハウジング406はプラスチックポリマー、ガラス又は他の適切な材料で形成してもよい。   The housing 406 may be formed in part or in whole from any suitable material, such as metal, plastic polymer, glass or ceramic. The housing 406 may be formed by molding, machining, stamping, deposition, printing, or any suitable technique. The window 402 may be formed partially or wholly of a light transmissive material. For example, the window 402 may be formed partially or wholly of glass, plastic polymer, silicon compound, or other suitable material. The window 402 may be formed by molding, machining, stamping, deposition or other suitable process. In some configurations, the window 402 may be integrally formed with the housing 406. In such a configuration, window 402 and housing 406 may be formed of plastic polymer, glass or other suitable material.

図示されているように、レンズ404は窓402の両面に光透過性凸面で形成されていてもよい。レンズ404は光ファイバ、ヘッダサブアセンブリ420及び/又は他の部品間で光信号を集束する及び/又は送信するように構成されていてもよい。図示されているように、レンズ404は、円形構成を含んでもよい。不図示の構成において、レンズ404は楕円形、半円形、ドーム形、球形又は任意の他の実施可能な構成などの任意の適切な構成を含んでもよい。いくつかの構成では、レンズ404は窓402の面のいずれか1つに1つの凸面で形成されていてもよい。   As shown in the figure, the lens 404 may be formed with light-transmitting convex surfaces on both sides of the window 402. The lens 404 may be configured to focus and / or transmit an optical signal between the optical fiber, the header subassembly 420, and / or other components. As shown, the lens 404 may include a circular configuration. In a configuration not shown, the lens 404 may include any suitable configuration, such as an oval, semi-circle, dome, sphere, or any other possible configuration. In some configurations, the lens 404 may be formed with one convex surface on any one of the surfaces of the window 402.

レンズ404は窓402と一体形成されてもよく、レンズ404の製造中又は製造後に窓402に結合されてもよい。窓402とレンズ404とは成形、機械加工、スタンピング、堆積又は他の適切なプロセスによって一体形成してもよい。いくつかの状況において、窓402とレンズ404とを一体成形することで、光学部品400の費用対効果の高い製造に寄与し得る。   The lens 404 may be integrally formed with the window 402 and may be coupled to the window 402 during or after manufacture of the lens 404. Window 402 and lens 404 may be integrally formed by molding, machining, stamping, deposition, or other suitable process. In some situations, integrally molding the window 402 and the lens 404 can contribute to cost-effective manufacturing of the optical component 400.

レンズ404が窓402と一体形成されない場合、レンズ404は、成形、機械加工、スタンピング、堆積、任意の他の適切なプロセス、又はこのようなプロセスの組み合わせによって個々に形成してもよい。その後、レンズ404は窓402に融着、はんだ付け、接着剤又は任意の他の適切な結合技術によって結合してもよい。あるいは、レンズ404が窓402と一体形成されない場合、レンズ404は窓402上に堆積、印刷、機械加工又は他の適切なプロセスによって形成してもよい。   If the lens 404 is not integrally formed with the window 402, the lens 404 may be formed individually by molding, machining, stamping, deposition, any other suitable process, or a combination of such processes. The lens 404 may then be bonded to the window 402 by fusing, soldering, adhesive, or any other suitable bonding technique. Alternatively, if the lens 404 is not integrally formed with the window 402, the lens 404 may be formed on the window 402 by deposition, printing, machining, or other suitable process.

いくつかの構成では、ヘッダサブアセンブリは、ボトム層と、頂部薄膜信号線を有するトップ層と、トップ層とボトム層との間にある、厚膜トレースを有する1つ以上の中間層と、を有する多層基板を含む。厚膜トレースは頂部薄膜信号線に電気的に結合することができ、光電子部品は多層基板上に配置され、信号線と電気的に結合することができる。   In some configurations, the header subassembly includes a bottom layer, a top layer having a top thin film signal line, and one or more intermediate layers having thick film traces between the top layer and the bottom layer. A multilayer substrate. The thick film trace can be electrically coupled to the top thin film signal line, and the optoelectronic component can be disposed on the multilayer substrate and electrically coupled to the signal line.

ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は第1の寸法公差を有することができ、厚膜トレースは第1の寸法公差よりも大きな第2の寸法公差を有することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線の第1の寸法公差は約0.01ミリメートルとすることができ、厚膜トレースの第2の寸法公差は約0.15ミリメートルとすることができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースの幅の公差は頂部薄膜信号線の幅の公差よりも大きくすることができる。ヘッダサブアセンブリのいくつかの構成では、トレース間の間隔の公差は頂部薄膜信号線間の間隔の公差よりも大きくすることができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースの位置決めの公差は、頂部薄膜信号線の位置決めの公差よりも大きくすることができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースの高さの公差は頂部薄膜信号線の高さの公差よりも大きくすることができる。   In some configurations of the header subassembly, the top thin film signal line can have a first dimensional tolerance and the thick film trace can have a second dimensional tolerance that is greater than the first dimensional tolerance. In some configurations of the header subassembly, the first dimensional tolerance of the top thin film signal line can be about 0.01 millimeter and the second dimensional tolerance of the thick film trace can be about 0.15 millimeter. Can do. In some configurations of the header subassembly, the width tolerance of the thick film trace can be greater than the width tolerance of the top thin film signal line. In some configurations of the header subassembly, the spacing tolerance between the traces can be greater than the spacing tolerance between the top thin film signal lines. In some configurations of the header subassembly, the thick film trace positioning tolerance may be greater than the top thin film signal line positioning tolerance. In some configurations of the header subassembly, the thickness tolerance of the thick film trace can be greater than the height tolerance of the top thin film signal line.

ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は第1の寸法を有することができ、厚膜トレースは第1の寸法よりも大きな第2の寸法を有することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、厚膜トレースの幅又は間隔よりも小さな幅又は間隔を有することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.03〜0.05ミリメートルの幅を含むことができ、厚膜トレースは、0.10〜0.20ミリメートルの幅を含むことができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は0.03〜0.05ミリメートルの間隔を含むことができ、厚膜トレースは0.15〜0.20ミリメートルの間隔を含むことができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.01ミリメートルの公差を有する約0.03ミリメートルの幅を含むことができる。   In some configurations of the header subassembly, the top thin film signal line can have a first dimension and the thick film trace can have a second dimension that is greater than the first dimension. In some configurations of the header subassembly, the top thin film signal lines may have a width or spacing that is less than the width or spacing of the thick film traces. In some configurations of the header subassembly, the top thin film signal line can include a width of 0.03 to 0.05 millimeters and the thick film trace can include a width of 0.10 to 0.20 millimeters. Can do. In some configurations of the header subassembly, the top thin film signal lines can include a spacing of 0.03 to 0.05 millimeters and the thick film traces can include a spacing of 0.15 to 0.20 millimeters. . In some configurations of the header subassembly, the top thin film signal line can include a width of about 0.03 millimeters with a tolerance of 0.01 millimeters.

ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線又は厚膜トレースは、金属、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)又はタングステン−モリブデン(WMo)で形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、チタン(Ti)、パラジウム(Pd)又は金(Au)で形成することができる。   In some configurations of the header subassembly, the top thin film signal line or thick film trace is made of metal, silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W ) Or tungsten-molybdenum (WMo). In some configurations of the header subassembly, the top thin film signal line can be formed of titanium (Ti), palladium (Pd), or gold (Au).

ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.05マイクロメートルの公差を有する約0.1マイクロメートルの高さを有するチタンで形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.05〜0.15マイクロメートルの高さを有するチタンで形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.05マイクロメートルの公差を有する約0.2マイクロメートルの高さを有するパラジウムで形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は0.1〜0.3マイクロメートルの高さを有するパラジウムで形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は2マイクロメートルの公差を有する約3マイクロメートルの高さを有する金で形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は0〜6マイクロメートル、1〜5マイクロメートル、2〜4マイクロメートル及び約3マイクロメートルの高さを有する金で形成することができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.01ミリメートルの公差を有する0.03ミリメートルの信号線間の間隔を含むことができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線は、0.01ミリメートルの公差を有する0.03ミリメートルの幅を含むことができる。   In some configurations of the header subassembly, the top thin film signal line can be formed of titanium having a height of about 0.1 micrometers with a tolerance of 0.05 micrometers. In some configurations of the header subassembly, the top thin film signal line can be formed of titanium having a height of 0.05 to 0.15 micrometers. In some configurations of the header subassembly, the top thin film signal line can be formed of palladium having a height of about 0.2 micrometers with a tolerance of 0.05 micrometers. In some configurations of the header subassembly, the top thin film signal line can be formed of palladium having a height of 0.1 to 0.3 micrometers. In some configurations of the header subassembly, the top thin film signal line can be formed of gold having a height of about 3 micrometers with a tolerance of 2 micrometers. In some configurations of the header subassembly, the top thin film signal line can be formed of gold having a height of 0-6 micrometers, 1-5 micrometers, 2-4 micrometers, and about 3 micrometers. In some configurations of the header subassembly, the top thin film signal lines can include a spacing between 0.03 millimeter signal lines having a tolerance of 0.01 millimeter. In some configurations of the header subassembly, the top thin film signal line can include a width of 0.03 millimeters with a tolerance of 0.01 millimeters.

ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、タングステン(W)、ニッケル(Ni)又は金(Au)で形成することができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、タングステンで形成することができ、1〜16マイクロメートル、4〜12マイクロメートル、6〜10マイクロメートル、7〜9マイクロメートル又は約8マイクロメートルの高さを含むことができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、ニッケルで形成することができ、0〜6マイクロメートル、0.1〜5マイクロメートル、1〜3マイクロメートル又は約2マイクロメートルの高さを含むことができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、0.13ミリメートル以上の公差を有する約0.15ミリメートルの幅を含むことができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、0〜0.15ミリメートル又は0.05〜0.2ミリメートルの幅を含むことができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、0.13ミリメートル以上の公差を有する約0.15ミリメートルの間隔を含むことができる。ヘッダサブアセンブリのいくつかの構成では、厚膜トレースは、0〜0.3ミリメートル、0.05〜0.25ミリメートル又は0.10〜0.20ミリメートルのトレース間の間隔を含むことができる。   In some configurations of the header subassembly, the thick film trace can be formed of tungsten (W), nickel (Ni), or gold (Au). In some configurations of the header subassembly, the thick film traces can be formed of tungsten, 1-16 micrometers, 4-12 micrometers, 6-10 micrometers, 7-9 micrometers, or about 8 micrometers. Can include meter height. In some configurations of the header subassembly, the thick film traces can be formed of nickel and have a height of 0-6 micrometers, 0.1-5 micrometers, 1-3 micrometers, or about 2 micrometers. Can be included. In some configurations of the header subassembly, the thick film trace may include a width of about 0.15 millimeters with a tolerance of 0.13 millimeters or greater. In some configurations of the header subassembly, the thick film trace may include a width of 0-0.15 millimeters or 0.05-0.2 millimeters. In some configurations of the header subassembly, the thick film traces can include a spacing of about 0.15 millimeters with a tolerance of 0.13 millimeters or greater. In some configurations of the header subassembly, the thick film traces can include a spacing between traces of 0-0.3 millimeters, 0.05-0.25 millimeters, or 0.10-0.20 millimeters.

ヘッダサブアセンブリのいくつかの構成では、多層基板の少なくとも1つの層はセラミック材料、シリコン、二酸化ケイ素、アルミナ、硝酸アルミニウム、酸化アルミニウム、サファイア、ゲルマニウム、ガリウムヒ素、シリコンとゲルマニウムとの合金、又はリン化インジウムで形成することができる。ヘッダサブアセンブリのいくつかの構成では、光電子部品は、少なくとも1つの受信器、少なくとも1つの送信器、マルチチャンネル受信器アレイ及びマルチチャンネルレーザアレイ、ドライバ、モニタフォトダイオード、集積回路、インダクタ、コンデンサ、制御回路、レンズ、プリズム、ミラー及びフィルタの1つ以上を含むことができる。ヘッダサブアセンブリのいくつかの構成では、ボトム層は底部薄膜信号線を含むことができる。ヘッダサブアセンブリのいくつかの構成では、頂部薄膜信号線の少なくとも1つはRF線である。いくつかの構成では、ヘッダサブアセンブリは多層基板の少なくとも一部分内に延びるビアを含むことができる。   In some configurations of the header subassembly, at least one layer of the multilayer substrate is made of ceramic material, silicon, silicon dioxide, alumina, aluminum nitrate, aluminum oxide, sapphire, germanium, gallium arsenide, an alloy of silicon and germanium, or phosphorous. It can be formed of indium chloride. In some configurations of the header subassembly, the optoelectronic component comprises at least one receiver, at least one transmitter, a multichannel receiver array and a multichannel laser array, a driver, a monitor photodiode, an integrated circuit, an inductor, a capacitor, One or more of control circuitry, lenses, prisms, mirrors and filters may be included. In some configurations of the header subassembly, the bottom layer can include a bottom thin film signal line. In some configurations of the header subassembly, at least one of the top thin film signal lines is an RF line. In some configurations, the header subassembly can include vias that extend into at least a portion of the multilayer substrate.

ヘッダサブアセンブリのいくつかの構成では、ビアは金属、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)又はタングステン−モリブデン(WMo)で形成することができる。ヘッダサブアセンブリのいくつかの構成では、ビアは信号線に電気的に結合される。いくつかの構成では、ヘッダサブアセンブリは、ボトム層上にコンタクトパッドを含むことができ、コンタクトパッドは、ビアに電気的に結合されている。ヘッダサブアセンブリのいくつかの構成では、コンタクトパッドは薄膜コンタクトパッド又は厚膜コンタクトパッドである。ヘッダサブアセンブリのいくつかの構成では、コンタクトパッドは金属、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)又はタングステン−モリブデン(WMo)で形成することができる。   In some configurations of the header subassembly, the via is metal, silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W) or tungsten-molybdenum (WMo). Can be formed. In some configurations of the header subassembly, the via is electrically coupled to the signal line. In some configurations, the header subassembly can include a contact pad on the bottom layer, the contact pad being electrically coupled to the via. In some configurations of the header subassembly, the contact pads are thin film contact pads or thick film contact pads. In some configurations of the header subassembly, the contact pads are metal, silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W) or tungsten-molybdenum (WMo). ).

いくつかの態様では、方法は、トップ材料層と、ボトム材料層と、中間材料層と、を含む材料層を形成するステップと、材料層の少なくとも1つに、厚膜メタライゼーションによって厚膜トレースを形成するステップと、材料層の少なくとも1つに、薄膜メタライゼーションによって薄膜信号線を形成するステップと、を含む。   In some aspects, the method includes forming a material layer including a top material layer, a bottom material layer, and an intermediate material layer, and thick film tracing by thick film metallization on at least one of the material layers. And forming a thin film signal line by thin film metallization on at least one of the material layers.

いくつかの態様では、方法は、材料層の少なくとも1つにメタライジング組成物を堆積させるステップを含む。方法のいくつかの態様では、メタライジング組成物を堆積させるステップは、コーティング、印刷、スクリーン印刷、輪転印刷、プレス印刷及びインクジェット印刷の1つ以上を含む。   In some aspects, the method includes depositing a metallizing composition on at least one of the material layers. In some aspects of the method, depositing the metalizing composition includes one or more of coating, printing, screen printing, rotary printing, press printing, and ink jet printing.

方法のいくつかの態様では、メタライジング組成物を堆積させるステップは、材料層の少なくとも1つ上にステンシルを位置決めするステップと、ステンシル及び材料層の少なくとも1つにわたって充填ブレードを移動させるステップと、材料層の少なくとも1つの非被覆部分にメタライジング組成物を堆積させるステップと、材料層の少なくとも1つの被覆部分上のステンシル上にメタライジング組成物を堆積させるステップと、の1つ以上を含む。   In some aspects of the method, depositing the metallizing composition comprises positioning a stencil over at least one of the material layers, moving the filling blade over at least one of the stencil and the material layers; Depositing the metalizing composition on at least one uncoated portion of the material layer and depositing the metalizing composition on a stencil on at least one coated portion of the material layer.

方法のいくつかの態様では、メタライジング組成物は導電又は半導電材料を含む。方法のいくつかの態様では、メタライジング組成物は、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)及びタングステン−モリブデン(WMo)の1つ以上を含む。   In some aspects of the method, the metallizing composition comprises a conductive or semiconductive material. In some aspects of the method, the metallizing composition comprises silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W) and tungsten-molybdenum (WMo). One or more of.

いくつかの態様では、方法は、材料層の少なくとも1つを乾燥又は硬化するステップを含む。いくつかの態様では、方法は、メタライジング組成物をある時間にわたり安定させるステップと、メタライジング組成物の液体成分を蒸発させるステップと、メタライジング組成物を有する材料層の少なくとも1つを加熱するステップと、メタライジング組成物を放射に曝露するステップと、メタライジング組成物を有する材料層の少なくとも1つを焼成するステップと、の1つ以上を含み得る。いくつかの態様では、方法は、メタライジング組成物を有する材料層を焼結するステップ、接着するステップ及びアニーリングするステップの1つ以上を含み得る。   In some aspects, the method includes drying or curing at least one of the material layers. In some aspects, the method heats at least one of the steps of stabilizing the metallizing composition over time, evaporating a liquid component of the metallizing composition, and the materializing layer having the metallizing composition. One or more of a step, exposing the metalizing composition to radiation, and firing at least one of the material layers having the metalizing composition. In some aspects, the method may include one or more of sintering, bonding, and annealing the material layer having the metallizing composition.

方法のいくつかの態様では、薄膜信号線又は厚膜トレースは、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)及びタングステン−モリブデン(WMo)の1つ以上を含む。   In some aspects of the method, the thin film signal lines or thick film traces are silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W) and tungsten-molybdenum. One or more of (WMo).

いくつかの態様では、方法は、材料層の少なくとも1つに薄膜材料を堆積させるステップを含む。方法のいくつかの態様では、薄膜材料は、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)及びタングステン−モリブデン(WMo)の1つ以上を含む。   In some aspects, the method includes depositing a thin film material on at least one of the material layers. In some aspects of the method, the thin film material is one of silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W), and tungsten-molybdenum (WMo). Including one or more.

方法のいくつかの態様では、薄膜材料を堆積させるステップは、めっき、化学溶液堆積、スピンコーティング、化学気相成長(「CVD」)、プラズマCVD、原子層堆積、熱蒸着及びスパッタリングの1つ以上を含む。いくつかの態様では、方法は、材料層の少なくとも1つを前駆体ガスに曝露するステップを含む。いくつかの態様では、方法は、材料層の少なくとも1つを前駆体ガスの温度を超える温度に加熱するステップを含む。いくつかの態様では、方法は、前駆体ガスが材料層の少なくとも1つに固相堆積物を形成後、乾燥、硬化、焼成するステップを含む。   In some aspects of the method, depositing the thin film material comprises one or more of plating, chemical solution deposition, spin coating, chemical vapor deposition (“CVD”), plasma CVD, atomic layer deposition, thermal evaporation, and sputtering. including. In some aspects, the method includes exposing at least one of the material layers to a precursor gas. In some aspects, the method includes heating at least one of the material layers to a temperature that exceeds the temperature of the precursor gas. In some aspects, the method includes drying, curing, and firing after the precursor gas forms a solid deposit on at least one of the material layers.

いくつかの態様では、方法は、トップ材料層上に薄膜信号線を形成するステップを含む。いくつかの態様では、方法は、中間材料層の少なくとも1つ上に厚膜トレースを形成するステップを含む。いくつかの態様では、方法は、ボトム材料層上に薄膜信号線を形成するステップを含む。いくつかの態様では、方法は、薄膜メタライゼーション又は厚膜メタライゼーションによってボトム材料層上にコンタクトパッドを形成するステップを含む。   In some aspects, the method includes forming a thin film signal line on the top material layer. In some aspects, the method includes forming a thick film trace on at least one of the intermediate material layers. In some aspects, the method includes forming a thin film signal line on the bottom material layer. In some aspects, the method includes forming a contact pad on the bottom material layer by thin film metallization or thick film metallization.

方法のいくつかの態様では、材料層は、レーザ切断、機械加工、スクライビング、機械的な切断、プラズマ切断、ダイヤモンド切断、ソーイング及びダイシングの1つ以上によって形成することができる。方法のいくつかの態様では、材料層の少なくとも1つは、シリコン、二酸化ケイ素、アルミナ、硝酸アルミニウム、酸化アルミニウム、サファイア、ゲルマニウム、ガリウムヒ素、シリコンとゲルマニウムとの合金及びリン化インジウムの1つ以上で形成することができる。いくつかの態様では、方法は、材料層、厚膜トレース及び薄膜信号線の1つ以上の一部分を除去するステップを含むことができる。   In some aspects of the method, the material layer can be formed by one or more of laser cutting, machining, scribing, mechanical cutting, plasma cutting, diamond cutting, sawing and dicing. In some aspects of the method, at least one of the material layers is one or more of silicon, silicon dioxide, alumina, aluminum nitrate, aluminum oxide, sapphire, germanium, gallium arsenide, an alloy of silicon and germanium, and indium phosphide. Can be formed. In some aspects, the method can include removing one or more portions of the material layer, thick film trace, and thin film signal line.

いくつかの態様では、方法は、1つ以上の材料層を位置合わせするステップと、位置合わせされた材料層を互いに結合するステップと、を含むことができる。方法のいくつかの態様では、材料層は熱接着、溶接、接着剤及び機械的固定の1つ以上によって結合することができる。いくつかの態様では、方法は、結合された材料層を複数の多層基板に切り離すステップを含む。方法のいくつかの態様では、結合された材料層は、機械的な切断、レーザ切断、プラズマ切断、スクライビング、プロファイリング、ドリル加工及び機械加工の1つ以上によって切り離すことができる。   In some aspects, the method can include aligning one or more material layers and bonding the aligned material layers together. In some aspects of the method, the material layers can be joined by one or more of thermal bonding, welding, adhesive, and mechanical fixation. In some aspects, the method includes separating the combined material layers into a plurality of multilayer substrates. In some aspects of the method, the combined material layers can be separated by one or more of mechanical cutting, laser cutting, plasma cutting, scribing, profiling, drilling and machining.

いくつかの態様では、方法は、少なくとも1つの光電子部品を材料層の少なくとも1つに結合するステップと、少なくとも1つの光電子部品を材料層の少なくとも1つに形成するステップと、の1つ以上を含む。方法のいくつかの態様では、少なくとも1つの光電子部品は、受信器、送信器、マルチチャンネル受信器アレイ及びマルチチャンネルレーザアレイの1つ以上である。   In some aspects, the method includes one or more of: coupling at least one optoelectronic component to at least one of the material layers; and forming at least one optoelectronic component in at least one of the material layers. Including. In some aspects of the method, the at least one optoelectronic component is one or more of a receiver, a transmitter, a multichannel receiver array, and a multichannel laser array.

いくつかの構成では、光電子サブアセンブリは、上記の任意の適切な態様を含むヘッダサブアセンブリと、ハウジング頂部とハウジング底部との間に延びるハウジングを含む光学部品であって、光学部品は、少なくとも部分的に光透過性であり得る窓と、ハウジングによって画定され、光信号が窓へと移動することができる開口と、光信号を集束することが可能なレンズと、ハウジング底部のハウジングフランジと、ハウジングによって画定されるハウジングキャビティと、のいずれか1つ以上を含むことができ、光学部品は、ヘッダサブアセンブリに結合することができ、光電子部品の少なくとも1つを少なくとも部分的にキャビティ内に気密的に封止する、光学部品と、を含む。   In some configurations, the optoelectronic subassembly is an optical component that includes a header subassembly including any suitable aspect described above and a housing extending between the housing top and the housing bottom, the optical component comprising at least a portion A window that can be optically transparent, an aperture defined by the housing, through which the optical signal can travel to the window, a lens that can focus the optical signal, a housing flange at the bottom of the housing, and a housing The optical component can be coupled to the header subassembly, and at least one of the optoelectronic components is at least partially hermetically sealed within the cavity. And an optical component to be sealed.

いくつかの構成では、ヘッダサブアセンブリは、ボトム層と、第1の寸法公差を有する頂部薄膜信号線を有するトップ層と、トップ層とボトム層との間にある、厚膜トレースを有する1つ以上の中間層と、を有し、厚膜トレースは頂部薄膜信号線に電気的に結合することができ、厚膜トレースは、第1の寸法公差よりも大きな第2の寸法公差を有することができる多層基板を含むことができ、光電子部品は多層基板上に配置することができ、信号線と電気的に結合することができる。いくつかの構成では、このヘッダサブアセンブリは上述の任意の適切な態様を含む。   In some configurations, the header subassembly includes a bottom layer, a top layer having a top thin film signal line having a first dimensional tolerance, and one having a thick film trace between the top layer and the bottom layer. The thick film trace can be electrically coupled to the top thin film signal line, and the thick film trace can have a second dimensional tolerance greater than the first dimensional tolerance. The optoelectronic component can be disposed on the multilayer substrate and can be electrically coupled to the signal line. In some configurations, the header subassembly includes any suitable aspect described above.

いくつかの態様では、方法は、ボトム層と、トップ層と、中間層と、を形成することによって多層基板を形成するステップと、厚膜メタライゼーションによって厚膜トレースを中間層の少なくとも1つに形成するステップと、薄膜メタライゼーションによってトップ層に薄膜信号線を形成するステップと、1つ以上の光電子部品を多層基板に結合するステップと、を含むことができ、光電子部品は、光学信号を送信する又は受信するように構成され得る。いくつかの態様では、この方法は上述の任意の適切な態様を含み得る。   In some aspects, the method includes forming a multilayer substrate by forming a bottom layer, a top layer, and an intermediate layer, and forming a thick film trace into at least one of the intermediate layers by thick film metallization. Forming a thin film signal line on the top layer by thin film metallization, and coupling one or more optoelectronic components to the multilayer substrate, wherein the optoelectronic component transmits an optical signal. Or configured to receive. In some aspects, the method may include any suitable aspect described above.

本開示の態様はその趣旨又は必須の特性から逸脱することなく他の形態で具現化してもよい。記載した態様はあらゆる点において例示であり、限定ではないとみなされる。請求する対象は前述の記載よりもむしろ添付の特許請求の範囲によって示される。特許請求の範囲と等価の意味及び範囲内のあらゆる変更はその範囲内に包含されるものとする。
Aspects of the present disclosure may be embodied in other forms without departing from its spirit or essential characteristics. The described embodiments are considered in all respects as illustrative and not restrictive. The claimed subject matter is indicated by the appended claims rather than the foregoing description. All changes that come within the meaning and range of equivalency of the claims are to be embraced within their scope.

Claims (20)

ヘッダサブアセンブリであって、
多層基板であって、
ボトム層と、
頂部薄膜信号線を有するトップ層と、
前記トップ層と前記ボトム層との間にある、厚膜トレースを有する1つ以上の中間層であって、前記厚膜トレースは前記頂部薄膜信号線に電気的に結合されている、中間層と、
を含む多層基板と、
前記多層基板上に配置され、前記頂部薄膜信号線と電気的に結合されている光電子部品と、
を含む、ヘッダサブアセンブリ。
A header subassembly,
A multilayer board,
The bottom layer,
A top layer having a top thin film signal line;
One or more intermediate layers having a thick film trace between the top layer and the bottom layer, wherein the thick film trace is electrically coupled to the top thin film signal line; and ,
A multilayer substrate comprising:
An optoelectronic component disposed on the multilayer substrate and electrically coupled to the top thin film signal line;
Including a header subassembly.
前記頂部薄膜信号線は第1の寸法公差を有し、前記厚膜トレースは前記第1の寸法公差よりも大きな第2の寸法公差を有する、請求項1に記載のヘッダサブアセンブリ。   The header subassembly of claim 1, wherein the top thin film signal line has a first dimensional tolerance and the thick film trace has a second dimensional tolerance that is greater than the first dimensional tolerance. 前記頂部薄膜信号線は、前記厚膜トレースの幅又は間隔よりも小さな幅又は間隔を有する、請求項1に記載のヘッダサブアセンブリ。   The header subassembly of claim 1, wherein the top thin film signal line has a width or spacing that is less than a width or spacing of the thick film trace. 前記頂部薄膜信号線は、
0.05マイクロメートルの公差を有する約0.1マイクロメートルの高さを有するチタン(Ti)、
0.05マイクロメートルの公差を有する約0.2マイクロメートルの高さを有するパラジウム(Pd)、又は
2マイクロメートルの公差を有する約3マイクロメートルの高さを有する金(Au)、
の1つ以上で形成されている、請求項2に記載のヘッダサブアセンブリ。
The top thin film signal line is
Titanium (Ti) having a height of about 0.1 micrometers with a tolerance of 0.05 micrometers;
Palladium (Pd) with a height of about 0.2 micrometers with a tolerance of 0.05 micrometers, or gold (Au) with a height of about 3 micrometers with a tolerance of 2 micrometers,
The header subassembly of claim 2, wherein the header subassembly is formed of one or more of:
前記頂部薄膜信号線は、
0.01ミリメートルの公差を有する0.03ミリメートルの前記薄膜信号線間の間隔、又は
0.02ミリメートルの公差を有する0.03ミリメートルの幅、
の1つ以上を含む、請求項2に記載のヘッダサブアセンブリ。
The top thin film signal line is
A spacing between the thin film signal lines of 0.03 millimeters having a tolerance of 0.01 millimeters, or a width of 0.03 millimeters having a tolerance of 0.02 millimeters;
The header subassembly of claim 2 comprising one or more of:
前記厚膜トレースは、タングステン(W)、ニッケル(Ni)又は金(Au)で形成されており、
0〜6マイクロメートルの高さ、又は
0〜0.3ミリメートルの間隔、
の1つ以上を含む、請求項2に記載のヘッダサブアセンブリ。
The thick film trace is made of tungsten (W), nickel (Ni) or gold (Au),
A height of 0-6 micrometers, or a spacing of 0-0.3 millimeters,
The header subassembly of claim 2 comprising one or more of:
前記光電子部品は、少なくとも1つの受信器、少なくとも1つの送信器、マルチチャンネル受信器アレイ及びマルチチャンネルレーザアレイ、ドライバ、モニタフォトダイオード、集積回路、インダクタ、コンデンサ、制御回路、レンズ、プリズム、ミラー又はフィルタの1つ以上を含む、請求項1に記載のヘッダサブアセンブリ。   The optoelectronic component includes at least one receiver, at least one transmitter, a multichannel receiver array and a multichannel laser array, a driver, a monitor photodiode, an integrated circuit, an inductor, a capacitor, a control circuit, a lens, a prism, a mirror, or The header subassembly of claim 1 including one or more of the filters. 前記頂部薄膜信号線の少なくとも1つがRF線である、請求項1に記載のヘッダサブアセンブリ。   The header subassembly of claim 1, wherein at least one of the top thin film signal lines is an RF line. 前記ボトム層上にコンタクトパッドを更に含み、前記コンタクトパッドは、前記多層基板の少なくとも一部分内に延びるビアに電気的に結合されており、前記ビアは、前記頂部薄膜信号線に電気的に結合されている、請求項1に記載のヘッダサブアセンブリ。   A contact pad is further included on the bottom layer, and the contact pad is electrically coupled to a via extending into at least a portion of the multilayer substrate, and the via is electrically coupled to the top thin film signal line. The header subassembly of claim 1. トップ材料層と、ボトム材料層と、中間材料層と、を含む材料層を形成するステップと、
前記材料層の少なくとも1つに、厚膜メタライゼーションによって厚膜トレースを形成するステップと、
前記材料層の少なくとも1つに、薄膜メタライゼーションによって薄膜信号線を形成するステップと、
1つ以上の光電子部品を前記材料層に結合するステップであって、前記光電子部品は、前記薄膜信号と電子的に結合されており、光学信号を送信する又は受信するように構成されている、ステップと、
を含む、方法。
Forming a material layer comprising a top material layer, a bottom material layer, and an intermediate material layer;
Forming a thick film trace by thick film metallization on at least one of the material layers;
Forming a thin film signal line on at least one of the material layers by thin film metallization;
Coupling one or more optoelectronic components to the material layer, wherein the optoelectronic components are electronically coupled to the thin film signal and configured to transmit or receive optical signals; Steps,
Including a method.
前記薄膜信号線を形成するために前記トップ材料層に薄膜材料を堆積させるステップを更に含む、請求項10に記載の方法。   The method of claim 10, further comprising depositing a thin film material on the top material layer to form the thin film signal line. 前記薄膜材料は、銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、パラジウム(Pd)、タングステン(W)又はタングステン−モリブデン(WMo)の1つ以上を含む、請求項11に記載の方法。   The thin film material comprises one or more of silver (Ag), gold (Au), nickel (Ni), titanium (Ti), palladium (Pd), tungsten (W), or tungsten-molybdenum (WMo). 11. The method according to 11. 前記薄膜材料を堆積させるステップは、めっき、化学溶液堆積、スピンコーティング、化学気相成長(「CVD」)、スピンコーティング、化学気相成長、プラズマCVD、原子層堆積、熱蒸着又はスパッタリングの1つ以上を含む、請求項11に記載の方法。   The step of depositing the thin film material is one of plating, chemical solution deposition, spin coating, chemical vapor deposition (“CVD”), spin coating, chemical vapor deposition, plasma CVD, atomic layer deposition, thermal evaporation or sputtering. 12. The method of claim 11, comprising the above. 薄膜材料を堆積させるステップは、
前記材料層の前記少なくとも1つを前駆体ガスに曝露するステップと、
前記材料層の前記少なくとも1つを前記前駆体ガスの温度を超える温度に加熱するステップと、
前記前駆体ガスが前記材料層の少なくとも1つに固相堆積物を形成後、硬化するステップと、
を含む、請求項11に記載の方法。
The step of depositing the thin film material is
Exposing the at least one of the material layers to a precursor gas;
Heating the at least one of the material layers to a temperature above the temperature of the precursor gas;
Curing the precursor gas after forming a solid deposit on at least one of the material layers;
12. The method of claim 11 comprising:
前記中間材料層の少なくとも1つ上に前記厚膜トレースを形成するステップを更に含む、請求項10に記載の方法。   The method of claim 10, further comprising forming the thick film trace on at least one of the intermediate material layers. 薄膜メタライゼーション又は厚膜メタライゼーションによって前記ボトム材料層上にコンタクトパッドを形成するステップを更に含む、請求項10に記載の方法。   The method of claim 10, further comprising forming a contact pad on the bottom material layer by thin film metallization or thick film metallization. 少なくとも1つの光電子部品を前記材料層の少なくとも1つに結合する又は形成するステップを更に含み、前記少なくとも1つの光電子部品は、受信器、送信器、マルチチャンネル受信器アレイ又はマルチチャンネルレーザアレイの1つ以上である、請求項10に記載の方法。   The method further includes coupling or forming at least one optoelectronic component to at least one of the material layers, wherein the at least one optoelectronic component is one of a receiver, transmitter, multichannel receiver array, or multichannel laser array. 11. The method of claim 10, wherein there are two or more. 光電子サブアセンブリであって、
多層基板を含むヘッダサブアセンブリであって、前記多層基板が、
ボトム層と、
第1の寸法公差を有する頂部薄膜信号線を有するトップ層と、
前記トップ層と前記ボトム層との間にある、厚膜トレースを有する1つ以上の中間層であって、前記厚膜トレースは前記頂部薄膜信号線に電気的に結合されており、前記厚膜トレースは前記第1の寸法公差よりも大きな第2の寸法公差を有する1つ以上の中間層と、
前記多層基板上に配置され、前記頂部薄膜信号線と電気的に結合された光電子部品と、を含む、
ヘッダサブアセンブリと、
ハウジング頂部とハウジング底部との間に延びるハウジングを含む光学部品であって、
少なくとも部分的に光透過性である窓と、
光学信号を集束することが可能なレンズであって、前記窓上に配置されているレンズと、
前記ハウジングによって画定されるハウジングキャビティと、を含む、光学部品と、
を備え、
前記光学部品は、前記ヘッダサブアセンブリに結合されており、前記光電子部品の少なくとも1つを少なくとも部分的に前記ハウジングキャビティ内に気密的に封止する、光電子サブアセンブリ。
An optoelectronic subassembly comprising:
A header subassembly comprising a multilayer substrate, wherein the multilayer substrate is
The bottom layer,
A top layer having a top thin film signal line having a first dimensional tolerance;
One or more intermediate layers having a thick film trace between the top layer and the bottom layer, wherein the thick film trace is electrically coupled to the top thin film signal line; The trace has one or more intermediate layers having a second dimensional tolerance greater than the first dimensional tolerance;
An optoelectronic component disposed on the multilayer substrate and electrically coupled to the top thin film signal line;
A header subassembly;
An optical component comprising a housing extending between a housing top and a housing bottom,
A window that is at least partially light transmissive;
A lens capable of focusing an optical signal, the lens disposed on the window;
An optical component comprising a housing cavity defined by the housing;
With
An optoelectronic subassembly, wherein the optical component is coupled to the header subassembly and at least partially hermetically seals at least one of the optoelectronic components within the housing cavity.
前記光電子部品は、少なくとも1つの受信器、少なくとも1つの送信器、マルチチャンネル受信器アレイ及びマルチチャンネルレーザアレイ、ドライバ、モニタフォトダイオード、集積回路、インダクタ、コンデンサ、制御回路、レンズ、プリズム、ミラー又はフィルタの1つ以上を含む、請求項18に記載の光電子サブアセンブリ。   The optoelectronic component includes at least one receiver, at least one transmitter, a multichannel receiver array and a multichannel laser array, a driver, a monitor photodiode, an integrated circuit, an inductor, a capacitor, a control circuit, a lens, a prism, a mirror, or The optoelectronic subassembly of claim 18 including one or more of the filters. 前記頂部薄膜信号線の少なくとも1つがRF線である、請求項1に記載のヘッダサブアセンブリ。
The header subassembly of claim 1, wherein at least one of the top thin film signal lines is an RF line.
JP2017523458A 2014-10-28 2015-10-28 Header subassembly and associated method and optoelectronic subassembly Active JP6640215B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462069710P 2014-10-28 2014-10-28
US62/069,710 2014-10-28
PCT/US2015/057880 WO2016069786A1 (en) 2014-10-28 2015-10-28 Multi-layer substrates

Publications (2)

Publication Number Publication Date
JP2017536696A true JP2017536696A (en) 2017-12-07
JP6640215B2 JP6640215B2 (en) 2020-02-05

Family

ID=54548256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523458A Active JP6640215B2 (en) 2014-10-28 2015-10-28 Header subassembly and associated method and optoelectronic subassembly

Country Status (4)

Country Link
EP (1) EP3213132A1 (en)
JP (1) JP6640215B2 (en)
CN (1) CN107111082B (en)
WO (1) WO2016069786A1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112648A (en) * 1992-03-10 1994-04-22 Hitachi Ltd Ceramic film hybrid wiring board and its manufacture
JPH06283610A (en) * 1993-03-25 1994-10-07 Nippon Steel Corp Method of forming tungsten thin film
JPH08236938A (en) * 1995-02-28 1996-09-13 Hitachi Ltd Multilayered copper-glass-ceramic wiring board with input-output pin, manufacture of the board, and structure body for mounting the board
JP2001007463A (en) * 1999-06-24 2001-01-12 Nec Corp Substrate for mixedly mounting optical and electrical parts and its manufacture
JP2002506223A (en) * 1998-03-06 2002-02-26 テレフオンアクチーボラゲツト エル エム エリクソン(パブル) Optoelectronic multi-chip module
JP2003142766A (en) * 2001-09-06 2003-05-16 Finisar Corp Compact laser package with integrated temperature control
US20040264884A1 (en) * 2003-06-30 2004-12-30 Yue Liu Compact package design for vertical cavity surface emitting laser array to optical fiber cable connection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO900229D0 (en) * 1990-01-16 1990-01-16 Micro Electronics Ame A S PROCEDURE FOR MANUFACTURING MINIATURIZED IMPEDAN CUSTOMIZED WIRING NETWORK.
US6841733B2 (en) * 2002-02-14 2005-01-11 Finisar Corporation Laser monitoring and control in a transmitter optical subassembly having a ceramic feedthrough header assembly
US6867368B2 (en) * 2002-02-14 2005-03-15 Finisar Corporation Multi-layer ceramic feedthrough structure in a transmitter optical subassembly
KR20130046677A (en) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 Circuit board and semiconductor package using thereof and manufacturing method thereof
EP2802917A4 (en) * 2011-12-14 2015-09-09 Finisar Corp Chip on flex optical subassembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112648A (en) * 1992-03-10 1994-04-22 Hitachi Ltd Ceramic film hybrid wiring board and its manufacture
JPH06283610A (en) * 1993-03-25 1994-10-07 Nippon Steel Corp Method of forming tungsten thin film
JPH08236938A (en) * 1995-02-28 1996-09-13 Hitachi Ltd Multilayered copper-glass-ceramic wiring board with input-output pin, manufacture of the board, and structure body for mounting the board
JP2002506223A (en) * 1998-03-06 2002-02-26 テレフオンアクチーボラゲツト エル エム エリクソン(パブル) Optoelectronic multi-chip module
JP2001007463A (en) * 1999-06-24 2001-01-12 Nec Corp Substrate for mixedly mounting optical and electrical parts and its manufacture
JP2003142766A (en) * 2001-09-06 2003-05-16 Finisar Corp Compact laser package with integrated temperature control
US20040264884A1 (en) * 2003-06-30 2004-12-30 Yue Liu Compact package design for vertical cavity surface emitting laser array to optical fiber cable connection

Also Published As

Publication number Publication date
CN107111082A (en) 2017-08-29
JP6640215B2 (en) 2020-02-05
EP3213132A1 (en) 2017-09-06
WO2016069786A1 (en) 2016-05-06
CN107111082B (en) 2019-08-02

Similar Documents

Publication Publication Date Title
US9854687B2 (en) Multi-layer substrates including thin film signal lines
JP4793099B2 (en) Optical module
US9054024B2 (en) Apparatus and method for optical communications
US7039083B2 (en) High speed optical transmission assembly
JP4764373B2 (en) Optical waveguide circuit and manufacturing method thereof
WO2018037551A1 (en) Optical module for endoscope, endoscope, and method for manufacturing optical module for endoscope
CN105589139B (en) Wafer-class encapsulation photoelectric subassembly and transceiver module with it
US9772459B2 (en) Optoelectronic module and method of producing same
CN112799180A (en) Optical communication module and manufacturing method thereof
US10342141B2 (en) Optoelectronic subassembly with components mounted on top and bottom of substrate
JP6616424B2 (en) Optical semiconductor device package and optical semiconductor device
JP2010237636A (en) Optical link module and method for manufacturing same
JP2005345560A (en) Optical module, ceramic substrate for optical module and coupling structure of the optical module and optical fiber connector plug
JP6640215B2 (en) Header subassembly and associated method and optoelectronic subassembly
US6955483B2 (en) Packages for housing optoelectronic assemblies and methods of manufacture thereof
US11169336B2 (en) Electro-optical circuit comprising an optical transmission path, electro-optical assembly for installation in such an electro-optical circuit and method for producing an optical interface of an electro-optical circuit
JP2016189430A (en) Optical semiconductor element package and optical semiconductor device
JP4728625B2 (en) Optical semiconductor device and optical module using the same
JP5515182B2 (en) Optical module
JP4195979B2 (en) Photoelectric module for optical communication
JP2015106568A (en) Wiring board and optical module
JP2015232643A (en) Method for manufacturing optical receiver module
JP2019015798A (en) Optical Communication Module
JP2005284167A (en) Optical communication module
US20160124167A1 (en) Tec integrated with substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191225

R150 Certificate of patent or registration of utility model

Ref document number: 6640215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250