JP2017531871A5

JP2017531871A5 -

Info

Publication number: JP2017531871A5
Application number: JP2017518102A
Authority: JP
Filing date: 2015-10-13
Publication date: 2018-11-01

Description

さらなる実施形態によると、ＵＳＢデバイスコントローラと、内部バスと、サイドチャネルインターフェースユニットとを含み得るシステムが提供される。システムはさらに、（ｉ）ＵＳＢデバイスコントローラと内部バスとの間、かつ、（ｉｉ）サイドチャネルインターフェースユニットと内部バスとの間に結合される論理ユニット番号（ＬＵＮ）アービタを含み得る。システムは、内部バスに結合される少なくとも１つのハードウェアコントローラをさらに含み得る。システムは、少なくとも１つのプロセッサをさらに含み得る。少なくとも１つのプロセッサは、少なくとも１つのハードウェアコントローラにアクセスするための第１のＵＳＢパケットおよび第２のＵＳＢパケットを生成するように構成され得る。少なくとも１つのプロセッサは、ＵＳＢインターフェースを介して第１のＵＳＢパケットをＵＳＢデバイスコントローラに伝送することと、サイドチャネルインターフェース通信プロトコルを経由して第２のＵＳＢパケットをトンネリングすることによって第２のＵＳＢパケットをサイドチャネルインターフェースユニットに伝送することとを実行するようにさらに構成され得る。第１のＵＳＢパケットを受信すると、ＵＳＢデバイスコントローラは、第１のＵＳＢパケットを第１のＵＳＢストリームとしてＬＵＮアービタに転送し得る。第２のＵＳＢパケットを受信すると、サイドチャネルインターフェースユニットは、第２のＵＳＢパケットを第２のＵＳＢストリームとしてＬＵＮアービタに転送し得る。ＬＵＮアービタは、第１のＵＳＢストリームと第２のＵＳＢストリームと間のアクセス優先順位を決定し得る。少なくとも１つのハードウェアコントローラは、第１のＵＳＢパケットおよび第２のＵＳＢパケットに応答してアクセスされ得る。
本発明は、例えば、以下を提供する。
（項目１）
ＵＳＢデバイスコントローラおよびバッファメモリを有するＵＳＢインターフェースと、
内部バスと、
前記ＵＳＢデバイスコントローラと前記内部バスとの間に結合される論理ユニット番号（ＬＵＮ）アービタと、
前記ＬＵＮアービタに結合される二次インターフェースと
を備える、システム。
（項目２）
前記二次インターフェースと前記内部バスとの間に結合されるＦＩＦＯをさらに備える、項目１に記載のシステム。
（項目３）
前記内部バスに結合される複数の記憶デバイスをさらに備える、項目１に記載のシステム。
（項目４）
各記憶デバイスは、小型コンピュータシステムインターフェース（ＳＣＳＩ）コマンド処理ユニットと、メモリカードコントローラとを備える、項目３に記載のシステム。
（項目５）
前記ＵＳＢデバイスコントローラと前記ＬＵＮアービタとの間に結合される複数のエンドポイントをさらに備える、項目１に記載のシステム。
（項目６）
前記ＵＳＢデバイスコントローラは、ＵＳＢストリームをサポートし、前記ＬＵＮアービタは、ＵＳＢストリームアービタである、項目５に記載のシステム。
（項目７）
前記ＬＵＮアービタは、前記ＵＳＢデバイスコントローラからの複数のＵＳＢストリームと、前記二次インターフェースからの少なくとも１つの付加的ＵＳＢストリームとを受け取るように構成される、項目６に記載のシステム。
（項目８）
前記二次インターフェースは、シリアルペリフェラルインターフェース（ＳＰＩ）、集積回路間（Ｉ ^２Ｃ）インターフェース、または、汎用非同期送受信機（ＵＡＲＴ）インターフェースのうちの１つである、項目１に記載のシステム。
（項目９）
複数のハードウェアリソースと、ＵＳＢストリームをサポートするＵＳＢデバイスコントローラと、論理ユニット番号（ＬＵＮ）アービタと、二次インターフェースとを有するシステム内の第１のハードウェアリソースへのサイドチャネルアクセスを提供するための方法であって、前記方法は、
前記ＵＳＢデバイスコントローラが、前記複数のハードウェアリソースのうちの前記第１のハードウェアリソースにアクセスするためのＵＳＢ要求を受信することと、
前記二次インターフェースが、前記複数のハードウェアリソースのうちの前記第１のハードウェアリソースにアクセスするためのサイドチャネル要求を受信することと、
前記ＵＳＢデバイスコントローラが、前記ＵＳＢ要求を前記ＬＵＮアービタに転送することと、
前記二次インターフェースが、前記サイドチャネル要求を前記ＬＵＮアービタに転送することと、
前記ＬＵＮアービタが、前記ＵＳＢ要求および前記サイドチャネル要求が前記第１のハードウェアリソースに転送される順序を決定することと
を含む、方法。
（項目１０）
前記二次インターフェースは、ＵＳＢインターフェースではなく、前記サイドチャネル要求は、前記二次インターフェースを経由してトンネリングされるＵＳＢパケットである、項目９に記載の方法。
（項目１１）
前記二次インターフェースは、シリアルペリフェラルインターフェース（ＳＰＩ）、集積回路間（Ｉ ^２Ｃ）インターフェース、または、汎用非同期送受信機（ＵＡＲＴ）インターフェースのうちの１つである、項目１０に記載の方法。
（項目１２）
前記二次インターフェースは、ＦＩＦＯを使用して前記サイドチャネル要求を前記ＬＵＮアービタに転送する、項目９に記載の方法。
（項目１３）
前記二次インターフェースは、前記ＵＳＢパケットをアンパックし、前記ＵＳＢパケットをＦＩＦＯ内に記憶する、項目１０に記載の方法。
（項目１４）
前記ＬＵＮアービタは、前記ＵＳＢ要求および前記サイドチャネル要求をＵＳＢパケットとして受信する、項目９に記載の方法。
（項目１５）
前記ＬＵＮアービタは、小型コンピュータシステムインターフェース（ＳＣＳＩ）コマンドを使用して、前記ＵＳＢ要求および前記サイドチャネル要求を前記第１のハードウェアリソースに転送する、項目１４に記載の方法。
（項目１６）
前記ＬＵＮアービタは、ＵＳＢストリームアービタであり、前記ＵＳＢデバイスコントローラは、前記ＵＳＢ要求を前記ＬＵＮアービタに第１のＵＳＢストリームとして転送し、前記二次インターフェースは、前記サイドチャネル要求を前記ＬＵＮアービタに第２のＵＳＢストリームとして転送する、項目９に記載の方法。
（項目１７）
ＵＳＢデバイスコントローラと、
内部バスと、
サイドチャネルインターフェースユニットと、
（ｉ）前記ＵＳＢデバイスコントローラと前記内部バスとの間、かつ、（ｉｉ）前記サイドチャネルインターフェースユニットと前記内部バスとの間に結合される論理ユニット番号（ＬＵＮ）アービタと、
前記内部バスに結合される少なくとも１つのハードウェアコントローラと、
前記少なくとも１つのハードウェアコントローラにアクセスするための第１のＵＳＢパケットおよび第２のＵＳＢパケットを生成することと、
ＵＳＢインターフェースを介して、前記第１のＵＳＢパケットを前記ＵＳＢデバイスコントローラに伝送することと、
サイドチャネルインターフェース通信プロトコルを経由して前記第２のＵＳＢパケットをトンネリングすることによって、前記第２のＵＳＢパケットを前記サイドチャネルインターフェースユニットに伝送することと
を実行するように構成される少なくとも１つのプロセッサと
を備えるシステムであって、
前記ＵＳＢデバイスコントローラは、前記第１のＵＳＢパケットを前記ＬＵＮアービタに第１のＵＳＢストリームとして転送し、前記サイドチャネルインターフェースユニットは、前記第２のＵＳＢパケットを前記ＬＵＮアービタに第２のＵＳＢストリームとして転送し、前記ＬＵＮアービタは、前記第１のＵＳＢストリームと前記第２のＵＳＢストリームと間のアクセス優先順位を決定する、システム。
（項目１８）
前記少なくとも１つのハードウェアコントローラは、前記第１のＵＳＢパケットおよび前記第２のＵＳＢパケットに応答してアクセスされる、項目１７に記載のシステム。
（項目１９）
前記少なくとも１つのハードウェアコントローラは、メモリカードコントローラである、項目１７に記載のシステム。
（項目２０）
前記内部バスは、小型コンピュータシステムインターフェース（ＳＣＳＩ）バスであり、前記少なくとも１つのハードウェアコントローラは、ＳＣＳＩコマンド処理ユニットを介して前記内部バスに結合される、項目１７に記載のシステム。
（項目２１）
前記サイドチャネルインターフェース通信プロトコルは、シリアルペリフェラルインターフェース（ＳＰＩ）プロトコル、集積回路間（Ｉ ^２Ｃ）インターフェースプロトコル、または、汎用非同期送受信機（ＵＡＲＴ）インターフェースプロトコルのうちの１つである、項目１７に記載のシステム。
（項目２２）
前記サイドチャネルインターフェースユニットは、ＦＩＦＯを使用して前記第２のＵＳＢパケットを前記ＬＵＮアービタに転送する、項目１７に記載のシステム。
（項目２３）
前記ＬＵＮアービタは、前記ＵＳＢデバイスコントローラからの複数のＵＳＢストリームと、前記サイドチャネルインターフェースユニットからの少なくとも１つの付加的ストリームとを受け取るように構成される、項目１７に記載のシステム。
（項目２４）
前記第１のＵＳＢパケットは、前記少なくとも１つのプロセッサのうちの第１のプロセッサによって生成され、前記第２のＵＳＢパケットは、前記少なくとも１つのプロセッサのうちの第２のプロセッサによって生成される、項目１７に記載のシステム。
（項目２５）
前記第１のプロセッサは、第１のハードウェアユニットの一部であり、前記第２のプロセッサは、第２のハードウェアユニットの一部であり、前記ＵＳＢデバイスコントローラは、第３のハードウェアユニットの一部である、項目２４に記載のシステム。

Claims

複数のハードウェアリソースと、ＵＳＢストリームをサポートするＵＳＢデバイスコントローラと、（ｉ）前記ＵＳＢデバイスコントローラと内部バスとの間かつ（ｉｉ）二次インターフェースと前記内部バスとの間に結合される論理ユニット番号（ＬＵＮ）アービタと、少なくとも１つのハードウェアコントローラとを有するシステム内の第１のハードウェアリソースへのサイドチャネルアクセスを提供するための方法であって、前記方法は、
前記少なくとも１つのハードウェアコントローラにアクセスするための第１のＵＳＢパケットおよび第２のＵＳＢパケットを生成することと、
ＵＳＢインターフェースを介して、前記第１のＵＳＢパケットを前記ＵＳＢデバイスコントローラに伝送することと、
サイドチャネルインターフェース通信プロトコルを経由して前記第２のＵＳＢパケットをトンネリングすることによって、前記第２のＵＳＢパケットをサイドチャネルインターフェースユニットに伝送することと、
前記ＵＳＢデバイスコントローラが、前記第１のＵＳＢパケットを前記ＬＵＮアービタに第１のＵＳＢストリームとして転送することと、
前記サイドチャネルインターフェースが、前記第２のＵＳＢパケットを前記ＬＵＮアービタに第２のＵＳＢストリームとして転送することと、
前記ＬＵＮアービタが、前記第１のＵＳＢストリームと前記第２のＵＳＢストリームと間のアクセス優先順位を決定することと
を含む、方法。
前記二次インターフェースは、ＵＳＢインターフェースではなく、サイドチャネル要求は、前記二次インターフェースを経由してトンネリングされるＵＳＢパケットである、請求項１に記載の方法。
前記二次インターフェースは、シリアルペリフェラルインターフェース（ＳＰＩ）、集積回路間（Ｉ^２Ｃ）インターフェース、または、汎用非同期送受信機（ＵＡＲＴ）インターフェースのうちの１つである、請求項２に記載の方法。
前記二次インターフェースは、ＦＩＦＯを使用してサイドチャネル要求を前記ＬＵＮアービタに転送する、請求項１〜３のいずれか一項に記載の方法。
前記二次インターフェースは、前記ＵＳＢパケットをアンパックし、前記ＵＳＢパケットをＦＩＦＯ内に記憶する、請求項２に記載の方法。
前記ＬＵＮアービタは、ＵＳＢ要求およびサイドチャネル要求をＵＳＢパケットとして受信する、請求項１〜５のいずれか一項に記載の方法。
前記ＬＵＮアービタは、小型コンピュータシステムインターフェースコマンドを使用して、前記ＵＳＢ要求および前記サイドチャネル要求を前記第１のハードウェアリソースに転送する、請求項６に記載の方法。
ＵＳＢデバイスコントローラと、
内部バスと、
サイドチャネルインターフェースユニットと、
（ｉ）前記ＵＳＢデバイスコントローラと前記内部バスとの間、かつ、（ｉｉ）前記サイドチャネルインターフェースユニットと前記内部バスとの間に結合される論理ユニット番号（ＬＵＮ）アービタと、
前記内部バスに結合される少なくとも１つのハードウェアコントローラと、
前記少なくとも１つのハードウェアコントローラにアクセスするための第１のＵＳＢパケットおよび第２のＵＳＢパケットを生成することと、
ＵＳＢインターフェースを介して、前記第１のＵＳＢパケットを前記ＵＳＢデバイスコントローラに伝送することと、
サイドチャネルインターフェース通信プロトコルを経由して前記第２のＵＳＢパケットをトンネリングすることによって、前記第２のＵＳＢパケットを前記サイドチャネルインターフェースユニットに伝送することと
を実行するように構成される少なくとも１つのプロセッサと
を備えるシステムであって、
前記ＵＳＢデバイスコントローラは、前記第１のＵＳＢパケットを前記ＬＵＮアービタに第１のＵＳＢストリームとして転送し、前記サイドチャネルインターフェースユニットは、前記第２のＵＳＢパケットを前記ＬＵＮアービタに第２のＵＳＢストリームとして転送し、前記ＬＵＮアービタは、前記第１のＵＳＢストリームと前記第２のＵＳＢストリームと間のアクセス優先順位を決定する、システム。
前記少なくとも１つのハードウェアコントローラは、前記第１のＵＳＢパケットおよび前記第２のＵＳＢパケットに応答してアクセスされる、請求項８に記載のシステム。
前記少なくとも１つのハードウェアコントローラは、メモリカードコントローラである、請求項８に記載のシステム。
前記内部バスは、小型コンピュータシステムインターフェース（ＳＣＳＩ）バスであり、前記少なくとも１つのハードウェアコントローラは、ＳＣＳＩコマンド処理ユニットを介して前記内部バスに結合される、請求項８または請求項９に記載のシステム。
前記サイドチャネルインターフェース通信プロトコルは、シリアルペリフェラルインターフェース（ＳＰＩ）プロトコル、集積回路間（Ｉ^２Ｃ）インターフェースプロトコル、または、汎用非同期送受信機（ＵＡＲＴ）インターフェースプロトコルのうちの１つである、請求項８〜１１のいずれか一項に記載のシステム。
前記サイドチャネルインターフェースユニットは、ＦＩＦＯを使用して前記第２のＵＳＢパケットを前記ＬＵＮアービタに転送する、請求項８〜１２のいずれか一項に記載のシステム。
前記ＬＵＮアービタは、前記ＵＳＢデバイスコントローラからの複数のＵＳＢストリームと、前記サイドチャネルインターフェースユニットからの少なくとも１つの付加的ストリームとを受け取るように構成される、請求項８〜１３のいずれか一項に記載のシステム。
前記第１のＵＳＢパケットは、前記少なくとも１つのプロセッサのうちの第１のプロセッサによって生成され、前記第２のＵＳＢパケットは、前記少なくとも１つのプロセッサのうちの第２のプロセッサによって生成される、請求項８〜１４のいずれか一項に記載のシステム。
前記第１のプロセッサは、第１のハードウェアユニットの一部であり、前記第２のプロセッサは、第２のハードウェアユニットの一部であり、前記ＵＳＢデバイスコントローラは、第３のハードウェアユニットの一部である、請求項１５に記載のシステム。