JP2017530444A - グラフィックス処理におけるレンダリング対象コマンドの並べ替え - Google Patents
グラフィックス処理におけるレンダリング対象コマンドの並べ替え Download PDFInfo
- Publication number
- JP2017530444A JP2017530444A JP2017508972A JP2017508972A JP2017530444A JP 2017530444 A JP2017530444 A JP 2017530444A JP 2017508972 A JP2017508972 A JP 2017508972A JP 2017508972 A JP2017508972 A JP 2017508972A JP 2017530444 A JP2017530444 A JP 2017530444A
- Authority
- JP
- Japan
- Prior art keywords
- command
- commands
- rendering
- gpu
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/451—Execution arrangements for user interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Image Generation (AREA)
Abstract
Description
32 中央処理装置
34 CPUメモリ
36 グラフィックス処理装置
38 GPUメモリ
42 ディスプレイユニット
44 ディスプレイバッファユニット
45 レンダリングされたデータ
46 ユーザインターフェースユニット
48 記憶ユニット
50 GPUドライバ
52 GPUプログラム
54 コンパイラ
56 ローカルにコンパイルされるGPUプログラム
60 コマンドプロセッサ
64 シェーダプロセッサ
68 ラスタライザ
72 可視性ユニット
76 コマンドストリーム再構成ユニット
92 描画1-A
100 レンダリングIB2-0
102 描画1-A
104 描画2-A
106 レンダリングIB2-0
108 描画1-A
110 描画2-A
114 描画1-B
120 現在のバケットID(A-ビニング)
122 プリアンブルIB2
124 レンダリングIB2-0
126 描画1-A
128 描画2-A
134 復元状態生成
136 レンダリングIB2-0
138 描画1-A
140 描画2-A
142 描画1-B
144 描画2-B
146 レンダリングIB2-0
148 描画1-A
150 描画2-A
152 描画1-B
154 描画2-B
158 描画3-A
164 バケットID0(A-ビニング)
166 プリアンブルIB2
168 レンダリングIB2-0
170 描画1-A
172 描画2-A
174 バケットID1(B-直接)
176 状態復元IB2
178 レンダリングIB2-0
180 描画1-B
182 描画2-B
188 復元状態生成
190 レンダリングIB2-1
192 描画3-A
196 描画1-C
198 フラッシュ
204 バケットID0(A-ビニング)
206 プリアンブルIB2
208 レンダリングIB2-0
210 描画1-A
212 描画2-A
214 状態復元IB2
216 レンダリングIB2-1
218 描画3-A
220 バケットID1(B-直接)
222 状態復元IB2
224 レンダリングIB2-0
226 描画1-B
228 描画2-B
240 IB2チェーン
242 IB2チェーン
244 IB2チェーン
260 バケットA
262 描画0、描画1
264 同期BLT IB2チェーン
266 YからZ
268 バケットB
270 描画0
272 WからX
274 描画2
276 インラインBLT CからA
278 描画1
280 フラッシュ
282 バケットBLT
284 AからD
286 バケットB'
288 描画2
300 バケットA
302 描画0、描画1
304 バケットB
306 描画0
308 バケットA'
310 描画2
Claims (30)
- グラフィックスデータをレンダリングするための方法であって、
複数のレンダリング対象と関連付けられる複数のコマンドを受信するステップであって、前記複数のコマンドが初期の順序で受信される、ステップと、
コマンド間のデータ依存関係に基づいて、前記初期の順序と異なる順序で前記複数のコマンドの1つまたは複数を並べ替えることを含む、前記複数のコマンドの実行順序を決定するステップと、
前記決定された実行順序で前記複数のコマンドを実行するステップとを備える、方法。 - 前記複数のコマンドのそれぞれのコマンドに対して、前記実行順序を決定するステップが、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定するステップと、
前記それぞれのコマンドがデータ依存関係を有しないとき、前記それぞれのコマンドと関連付けられるレンダリング対象のためのコマンドリストに前記それぞれのコマンドを追加するステップとを備える、請求項1に記載の方法。 - 前記複数のコマンドのそれぞれのコマンドに対して、前記実行順序を決定するステップが、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定するステップと、
前記それぞれのコマンドがデータ依存関係を有するとき、前記初期の順序において前記それぞれのコマンドに後続するコマンドを並べ替えることなく、前記実行順序を決定するステップとを備える、請求項1に記載の方法。 - 前記複数のコマンドのそれぞれのコマンドに対して、前記実行順序を決定するステップが、
前記それぞれのコマンドの同じレンダリング対象の前記初期の順序における前のコマンドと異なる関連するレンダリングモードを前記それぞれのコマンドが有するかどうかを決定するステップと、
前記それぞれのコマンドが異なる関連するレンダリングモードを有するとき、前記初期の順序において前記それぞれのコマンドに後続する前記複数のコマンドを並べ替えることなく、前記実行順序を決定するステップとを備える、請求項1に記載の方法。 - 前記実行順序を決定するステップが、前記複数のレンダリング対象の各レンダリング対象のためのレンダリング対象ごとのコマンドリストを生成するステップと、前記レンダリング対象ごとのコマンドリストをコマンドバッファに追加するステップとを備える、請求項1に記載の方法。
- 前記レンダリング対象ごとのコマンドリストの各々にレンダリングモードを割り当てるステップをさらに備える、請求項5に記載の方法。
- 前記複数のコマンドと関連付けられる1つまたは複数のタイムスタンプに基づいて、前記複数のコマンド間の依存関係を決定するステップをさらに備える、請求項1に記載の方法。
- 前記複数のコマンドを受信するステップが、第1のレンダリング対象の第1のコマンドを受信するステップと、第2のレンダリング対象の第2のコマンドを受信するステップと、第1のレンダリング対象の第3のコマンドを受信するステップとを備え、
データ依存関係に基づいて前記実行順序を決定するステップが、前記第1のレンダリング対象の前記第3のコマンドが前記第2のレンダリング対象の前記第2のコマンドの結果に依存するかどうかを決定するステップを備え、
前記第3のコマンドが前記第2のコマンドに依存しないとき、前記コマンドの前記並べ替えが、前記コマンドを実行するステップが前記第2のコマンドの前に前記第3のコマンドを実行するステップを備えるように、前記第3のコマンドおよび前記第2のコマンドを並べ替えるステップを備える、請求項1に記載の方法。 - グラフィックスデータをレンダリングするためのデバイスであって、
複数のレンダリング対象と関連付けられる複数のコマンドを記憶するように構成されるメモリと、
1つまたは複数のプロセッサとを備え、前記1つまたは複数のプロセッサが、
前記複数のレンダリング対象と関連付けられる前記複数のコマンドを受信することであって、前記複数のコマンドが初期の順序で受信される、ことと、
コマンド間のデータ依存関係に基づいて、前記初期の順序と異なる順序で前記複数のコマンドの1つまたは複数を並べ替えることを含めて、前記複数のコマンドの実行順序を決定することと、
前記決定された実行順序で前記複数のコマンドを実行することと
を行うように構成される、デバイス。 - 前記実行順序を決定するために、前記複数のコマンドのそれぞれのコマンドに対して、前記1つまたは複数のプロセッサが、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定し、
前記それぞれのコマンドがデータ依存関係を有しないとき、前記それぞれのコマンドと関連付けられるレンダリング対象のためのコマンドリストに前記それぞれのコマンドを追加するように構成される、請求項9に記載のデバイス。 - 前記実行順序を決定するために、前記複数のコマンドのそれぞれのコマンドに対して、前記1つまたは複数のプロセッサが、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定し、
前記それぞれのコマンドがデータ依存関係を有するとき、前記初期の順序において前記それぞれのコマンドに後続するコマンドを並べ替えることなく、前記実行順序を決定するように構成される、請求項9に記載のデバイス。 - 前記実行順序を決定するために、前記複数のコマンドのそれぞれのコマンドに対して、前記1つまたは複数のプロセッサが、
前記それぞれのコマンドの同じレンダリング対象の前記初期の順序における前のコマンドと異なる関連するレンダリングモードを前記それぞれのコマンドが有するかどうかを決定し、
前記それぞれのコマンドが異なる関連するレンダリングモードを有するとき、前記初期の順序において前記それぞれのコマンドに後続する前記複数のコマンドを並べ替えることなく、前記実行順序を決定するように構成される、請求項9に記載のデバイス。 - 前記実行順序を決定するために、前記1つまたは複数のプロセッサが、前記複数のレンダリング対象の各レンダリング対象のためのレンダリング対象ごとのコマンドリストを生成し、前記レンダリング対象ごとのコマンドリストをコマンドバッファに追加するように構成される、請求項9に記載のデバイス。
- 前記1つまたは複数のプロセッサがさらに、前記レンダリング対象ごとのコマンドリストの各々にレンダリングモードを割り当てるように構成される、請求項13に記載のデバイス。
- 前記1つまたは複数のプロセッサがさらに、前記複数のコマンドと関連付けられる1つまたは複数のタイムスタンプに基づいて、前記複数のコマンド間の依存関係を決定するように構成される、請求項9に記載のデバイス。
- 前記複数のコマンドを受信するために、前記1つまたは複数のプロセッサが、第1のレンダリング対象の第1のコマンドを受信し、第2のレンダリング対象の第2のコマンドを受信し、第1のレンダリング対象の第3のコマンドを受信するように構成され、
データ依存関係に基づいて前記実行順序を決定するために、前記1つまたは複数のプロセッサが、前記第1のレンダリング対象の前記第3のコマンドが前記第2のレンダリング対象の前記第2のコマンドの結果に依存するかどうかを決定するように構成され、
前記第3のコマンドが前記第2のコマンドに依存しないとき、前記コマンドを並べ替えるために、前記1つまたは複数のプロセッサは、前記コマンドを実行するために前記1つまたは複数のプロセッサが前記第2のコマンドの前に前記第3のコマンドを実行するように構成されるように、前記第3のコマンドおよび前記第2のコマンドを並べ替えるように構成される、請求項9に記載のデバイス。 - 前記1つまたは複数のプロセッサがグラフィックス処理装置(GPU)に含まれる、請求項9に記載のデバイス。
- グラフィックスデータをレンダリングするためのデバイスであって、
複数のレンダリング対象と関連付けられる複数のコマンドを受信するための手段であって、前記複数のコマンドが初期の順序で受信される、手段と、
コマンド間のデータ依存関係に基づいて、前記初期の順序と異なる順序で前記複数のコマンドの1つまたは複数を並べ替えることを含めて、前記複数のコマンドの実行順序を決定するための手段と、
前記決定された実行順序で前記複数のコマンドを実行するための手段とを備える、デバイス。 - 前記複数のコマンドのそれぞれのコマンドに対して、前記実行順序を決定するための前記手段が、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定するための手段と、
前記それぞれのコマンドがデータ依存関係を有しないとき、前記それぞれのコマンドと関連付けられるレンダリング対象のためのコマンドリストに前記それぞれのコマンドを追加するための手段とを備える、請求項18に記載のデバイス。 - 前記複数のコマンドのそれぞれのコマンドに対して、前記実行順序を決定するための前記手段が、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定するための手段と、
前記それぞれのコマンドがデータ依存関係を有するとき、前記初期の順序において前記それぞれのコマンドに後続するコマンドを並べ替えることなく、前記実行順序を決定するための手段とを備える、請求項18に記載のデバイス。 - 前記複数のコマンドのそれぞれのコマンドに対して、前記実行順序を決定するための前記手段が、
前記それぞれのコマンドの同じレンダリング対象の前記初期の順序における前のコマンドと異なる関連するレンダリングモードを前記それぞれのコマンドが有するかどうかを決定するための手段と、
前記それぞれのコマンドが異なる関連するレンダリングモードを有するとき、前記初期の順序において前記それぞれのコマンドに後続する前記複数のコマンドを並べ替えることなく、前記実行順序を決定するための手段とを備える、請求項18に記載のデバイス。 - 前記実行順序を決定するための前記手段が、前記複数のレンダリング対象の各レンダリング対象のためのレンダリング対象ごとのコマンドリストを生成するための手段と、前記レンダリング対象ごとのコマンドリストをコマンドバッファに追加するための手段とを備える、請求項18に記載のデバイス。
- 前記レンダリング対象ごとのコマンドリストの各々にレンダリングモードを割り当てるための手段をさらに備える、請求項22に記載のデバイス。
- 前記複数のコマンドと関連付けられる1つまたは複数のタイムスタンプに基づいて、前記複数のコマンド間の依存関係を決定するための手段をさらに備える、請求項18に記載のデバイス。
- 命令を記憶した非一時的コンピュータ可読媒体であって、前記命令が、実行されると、1つまたは複数のプロセッサに、
複数のレンダリング対象と関連付けられる複数のコマンドを受信することであって、前記複数のコマンドが初期の順序で受信される、ことと、
コマンド間のデータ依存関係に基づいて前記複数のコマンドの実行順序を決定することであって、前記実行順序を決定することが、前記初期の順序と異なる順序で前記複数のコマンドの1つまたは複数を並べ替えることを含む、ことと、
前記決定された実行順序で前記複数のコマンドを実行することと
を行わせる、非一時的コンピュータ可読媒体。 - 前記実行順序を決定するために、前記複数のコマンドのそれぞれのコマンドに対して、前記命令が、前記1つまたは複数のプロセッサに、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定させ、
前記それぞれのコマンドがデータ依存関係を有しないとき、前記それぞれのコマンドと関連付けられるレンダリング対象のためのコマンドリストへ前記それぞれのコマンドを追加させる、請求項25に記載の非一時的コンピュータ可読媒体。 - 前記実行順序を決定するために、前記複数のコマンドのそれぞれのコマンドに対して、前記命令が、前記1つまたは複数のプロセッサに、
前記それぞれのコマンドが前記複数のコマンドの別のコマンドとのデータ依存関係を有するかどうかを決定させ、
前記それぞれのコマンドがデータ依存関係を有するとき、前記初期の順序において前記それぞれのコマンドに後続するコマンドを並べ替えることなく、前記実行順序を決定させる、請求項25に記載の非一時的コンピュータ可読媒体。 - 前記実行順序を決定するために、前記複数のコマンドのそれぞれのコマンドに対して、前記命令が、前記1つまたは複数のプロセッサに、
前記それぞれのコマンドの同じレンダリング対象の前記初期の順序における前のコマンドと異なる関連するレンダリングモードを前記それぞれのコマンドが有するかどうかを決定させ、
前記それぞれのコマンドが異なる関連するレンダリングモードを有するとき、前記初期の順序において前記それぞれのコマンドに後続する前記複数のコマンドを並べ替えることなく、前記実行順序を決定させる、請求項25に記載の非一時的コンピュータ可読媒体。 - 前記実行順序を決定するために、前記命令が、前記1つまたは複数のプロセッサに、前記複数のレンダリング対象の各レンダリング対象のためのレンダリング対象ごとのコマンドリストを生成させ、前記レンダリング対象ごとのコマンドリストをコマンドバッファへ追加させる、請求項25に記載の非一時的コンピュータ可読媒体。
- 前記命令がさらに、前記1つまたは複数のプロセッサに、前記レンダリング対象ごとのコマンドリストの各々へレンダリングモードを割り当てさせる、請求項29に記載の非一時的コンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/465,371 US9799088B2 (en) | 2014-08-21 | 2014-08-21 | Render target command reordering in graphics processing |
US14/465,371 | 2014-08-21 | ||
PCT/US2015/043466 WO2016028482A1 (en) | 2014-08-21 | 2015-08-03 | Render target command reordering in graphics processing |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017530444A true JP2017530444A (ja) | 2017-10-12 |
JP2017530444A5 JP2017530444A5 (ja) | 2018-02-08 |
JP6310151B2 JP6310151B2 (ja) | 2018-04-11 |
Family
ID=53879796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017508972A Expired - Fee Related JP6310151B2 (ja) | 2014-08-21 | 2015-08-03 | グラフィックス処理におけるレンダリング対象コマンドの並べ替え |
Country Status (5)
Country | Link |
---|---|
US (1) | US9799088B2 (ja) |
EP (1) | EP3183713B1 (ja) |
JP (1) | JP6310151B2 (ja) |
CN (1) | CN106575228B (ja) |
WO (1) | WO2016028482A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9842428B2 (en) * | 2014-06-27 | 2017-12-12 | Samsung Electronics Co., Ltd. | Dynamically optimized deferred rendering pipeline |
US10521874B2 (en) * | 2014-09-26 | 2019-12-31 | Intel Corporation | Method and apparatus for a highly efficient graphics processing unit (GPU) execution model |
US10796397B2 (en) * | 2015-06-12 | 2020-10-06 | Intel Corporation | Facilitating dynamic runtime transformation of graphics processing commands for improved graphics performance at computing devices |
US9916634B2 (en) * | 2015-06-12 | 2018-03-13 | Intel Corporation | Facilitating efficient graphics command generation and execution for improved graphics performance at computing devices |
US10535114B2 (en) * | 2015-08-18 | 2020-01-14 | Nvidia Corporation | Controlling multi-pass rendering sequences in a cache tiling architecture |
US10614614B2 (en) | 2015-09-29 | 2020-04-07 | Adshir Ltd. | Path tracing system employing distributed accelerating structures |
US10297068B2 (en) | 2017-06-06 | 2019-05-21 | Adshir Ltd. | Method for ray tracing augmented objects |
US10565776B2 (en) | 2015-12-12 | 2020-02-18 | Adshir Ltd. | Method for fast generation of path traced reflections on a semi-reflective surface |
US12008704B2 (en) | 2016-01-28 | 2024-06-11 | Snap Inc. | System for photo-realistic reflections in augmented reality |
US10614612B2 (en) | 2018-06-09 | 2020-04-07 | Adshir Ltd. | Fast path traced reflections for augmented reality |
US11244482B2 (en) * | 2017-01-27 | 2022-02-08 | Mitsubishi Electric Corporation | Image drawing device, image drawing method, and image drawing program |
US10672175B2 (en) * | 2017-04-17 | 2020-06-02 | Intel Corporation | Order independent asynchronous compute and streaming for graphics |
KR102569086B1 (ko) * | 2017-11-20 | 2023-08-22 | 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 | 태스크 병렬 처리 방법, 장치, 시스템, 기억 매체 및 컴퓨터 기기 |
CN108089958B (zh) * | 2017-12-29 | 2021-06-08 | 珠海市君天电子科技有限公司 | Gpu测试方法、终端设备和计算机可读存储介质 |
US10475152B1 (en) | 2018-02-14 | 2019-11-12 | Apple Inc. | Dependency handling for set-aside of compute control stream commands |
CN108305316A (zh) * | 2018-03-08 | 2018-07-20 | 网易(杭州)网络有限公司 | 基于ar场景的渲染方法、装置、介质和计算设备 |
US10733690B2 (en) * | 2018-05-17 | 2020-08-04 | Intel Corporation | GPU mixed primitive topology type processing |
US10269167B1 (en) * | 2018-05-21 | 2019-04-23 | Apple Inc. | Indirect command buffers for graphics processing |
US10699468B2 (en) | 2018-06-09 | 2020-06-30 | Adshir Ltd. | Method for non-planar specular reflections in hybrid ray tracing |
CN110825467B (zh) * | 2018-08-09 | 2023-10-24 | 北京微播视界科技有限公司 | 渲染方法、装置、硬件装置和计算机可读存储介质 |
US11017581B1 (en) | 2020-01-04 | 2021-05-25 | Adshir Ltd. | Method for constructing and traversing accelerating structures |
US20210287418A1 (en) * | 2020-03-10 | 2021-09-16 | Advanced Micro Devices, Inc. | Graphics processing unit render mode selection system |
CN111179151B (zh) * | 2020-04-13 | 2020-07-10 | 南京芯瞳半导体技术有限公司 | 一种提高图形渲染效率的方法、装置及计算机存储介质 |
US11538221B2 (en) | 2020-05-21 | 2022-12-27 | Samsung Electronics Co., Ltd. | Re-reference aware tile walk order for primitive binner |
US11055812B1 (en) * | 2020-05-26 | 2021-07-06 | Apple Inc. | Opportunistic launch of idempotent geometry stage render operations |
CN114697621B (zh) * | 2020-12-14 | 2024-06-18 | 安霸国际有限合伙企业 | 使用反指数函数优化的边缘保留噪声降低算法 |
KR20220123883A (ko) | 2021-03-02 | 2022-09-13 | 삼성전자주식회사 | 컴퓨팅 시스템 및 컴퓨팅 시스템의 동작 방법 |
US11880924B2 (en) * | 2021-03-26 | 2024-01-23 | Advanced Micro Devices, Inc. | Synchronization free cross pass binning through subpass interleaving |
US11615504B2 (en) * | 2021-04-13 | 2023-03-28 | Qualcomm Incorporated | Methods and apparatus for scalable primitive rate architecture for geometry processing |
US11657471B2 (en) * | 2021-06-23 | 2023-05-23 | Qualcomm Incorporated | Methods and apparatus for constant data storage |
US11734787B2 (en) * | 2021-09-17 | 2023-08-22 | Qualcomm Incorporated | Foveated binned rendering associated with sample spaces |
CN113827965B (zh) * | 2021-09-28 | 2022-09-13 | 完美世界(北京)软件科技发展有限公司 | 游戏场景中样条线的渲染方法、装置及设备 |
US11983809B2 (en) * | 2022-05-23 | 2024-05-14 | Rockwell Collins, Inc. | A-Buffer dynamic allocation |
CN116185640B (zh) * | 2023-04-20 | 2023-08-08 | 上海励驰半导体有限公司 | 基于多gpu的图像命令处理方法、装置、存储介质及芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006123547A1 (ja) * | 2005-05-20 | 2006-11-23 | Sony Computer Entertainment Inc. | 情報処理装置、システム、方法およびプロセッサ |
US20120017069A1 (en) * | 2010-07-16 | 2012-01-19 | Qualcomm Incorporated | Out-of-order command execution |
US20130127891A1 (en) * | 2011-08-31 | 2013-05-23 | Byungmoon Kim | Ordering and Rendering Buffers for Complex Scenes with Cyclic Dependency |
US20140118362A1 (en) * | 2012-10-26 | 2014-05-01 | Nvidia Corporation | Barrier commands in a cache tiling architecture |
US20140184623A1 (en) * | 2012-12-28 | 2014-07-03 | Qualcomm Incorporated | REORDERING OF COMMAND STREAMS FOR GRAPHICAL PROCESSING UNITS (GPUs) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7489318B1 (en) | 2004-05-20 | 2009-02-10 | Nvidia Corporation | Apparatus and method for managing memory to generate a texture from a render target when forming graphical images |
US8232991B1 (en) | 2006-11-03 | 2012-07-31 | Nvidia Corporation | Z-test result reconciliation with multiple partitions |
US8448067B2 (en) * | 2006-12-07 | 2013-05-21 | Sony Computer Entertainment America, LLC | Graphics command management tool and methods for analyzing performance for command changes before application modification |
US8269780B2 (en) * | 2007-06-07 | 2012-09-18 | Apple Inc. | Batching graphics operations with time stamp tracking |
WO2011065929A1 (en) | 2007-11-23 | 2011-06-03 | Mercury Computer Systems, Inc. | Multi-user multi-gpu render server apparatus and methods |
US8509569B2 (en) * | 2008-02-11 | 2013-08-13 | Apple Inc. | Optimization of image processing using multiple processing units |
US8325177B2 (en) | 2008-12-29 | 2012-12-04 | Microsoft Corporation | Leveraging graphics processors to optimize rendering 2-D objects |
US9324175B2 (en) * | 2009-09-11 | 2016-04-26 | Nvidia Corporation | Memory coherency in graphics command streams and shaders |
US9117302B2 (en) * | 2011-11-30 | 2015-08-25 | Qualcomm Incorporated | Switching between direct rendering and binning in graphics processing using an overdraw tracker |
GB2514618B (en) * | 2013-05-31 | 2020-11-11 | Advanced Risc Mach Ltd | Data processing systems |
-
2014
- 2014-08-21 US US14/465,371 patent/US9799088B2/en not_active Expired - Fee Related
-
2015
- 2015-08-03 JP JP2017508972A patent/JP6310151B2/ja not_active Expired - Fee Related
- 2015-08-03 EP EP15751202.1A patent/EP3183713B1/en active Active
- 2015-08-03 WO PCT/US2015/043466 patent/WO2016028482A1/en active Application Filing
- 2015-08-03 CN CN201580043094.3A patent/CN106575228B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006123547A1 (ja) * | 2005-05-20 | 2006-11-23 | Sony Computer Entertainment Inc. | 情報処理装置、システム、方法およびプロセッサ |
US20120017069A1 (en) * | 2010-07-16 | 2012-01-19 | Qualcomm Incorporated | Out-of-order command execution |
US20130127891A1 (en) * | 2011-08-31 | 2013-05-23 | Byungmoon Kim | Ordering and Rendering Buffers for Complex Scenes with Cyclic Dependency |
US20140118362A1 (en) * | 2012-10-26 | 2014-05-01 | Nvidia Corporation | Barrier commands in a cache tiling architecture |
US20140184623A1 (en) * | 2012-12-28 | 2014-07-03 | Qualcomm Incorporated | REORDERING OF COMMAND STREAMS FOR GRAPHICAL PROCESSING UNITS (GPUs) |
Also Published As
Publication number | Publication date |
---|---|
US20160055608A1 (en) | 2016-02-25 |
EP3183713B1 (en) | 2019-09-18 |
US9799088B2 (en) | 2017-10-24 |
JP6310151B2 (ja) | 2018-04-11 |
CN106575228B (zh) | 2019-11-08 |
CN106575228A (zh) | 2017-04-19 |
WO2016028482A1 (en) | 2016-02-25 |
EP3183713A1 (en) | 2017-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6310151B2 (ja) | グラフィックス処理におけるレンダリング対象コマンドの並べ替え | |
JP6709038B2 (ja) | グラフィックス・パイプラインを遂行する方法及びコンピューティング装置 | |
JP6162215B2 (ja) | グラフィックス処理におけるパッチされたシェーディング | |
JP5960368B2 (ja) | ビジビリティ情報を用いたグラフィックスデータのレンダリング | |
US9836810B2 (en) | Optimized multi-pass rendering on tiled base architectures | |
KR101563098B1 (ko) | 커맨드 프로세서를 갖는 그래픽 프로세싱 유닛 | |
KR102003655B1 (ko) | 그래픽 프로세싱에서 셰도우 레이들에 대한 트리 횡단을 위한 시작 노드 결정 | |
US9569811B2 (en) | Rendering graphics to overlapping bins | |
JP6042584B2 (ja) | 加えられたインライン動作とともに、ビン毎の可視情報に基づくレンダリングコマンドの条件付き実行 | |
KR102381945B1 (ko) | 그래픽 프로세싱 장치 및 그래픽 프로세싱 장치에서 그래픽스 파이프라인을 수행하는 방법 | |
KR20190093579A (ko) | z-컬링 후 중첩 단편들 식별 또는 제거 | |
KR20230048441A (ko) | 그래픽스 프로세싱 유닛 하이브리드 렌더링을 위한 장치 및 방법 | |
EP3427229B1 (en) | Visibility information modification | |
JP2018510416A (ja) | 単一パスの表面スプラッティング |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171218 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20171218 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6310151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |