JP2017527902A5 - - Google Patents

Description

プロセッサでのＮＭＩの操作に伴う１つの課題は、例外からの復帰時にさらなるＮＭＩの配信が早期に有効とされる場合があることである。背景技術にて論じたように、ＮＭＩの受信時に、特定のプロセッサは、ＮＭＩを操作する責任があるＮＭＩハンドラが実行を完了しており、制御フローを発信プログラムまたはタスクに復帰するまで、ＮＭＩ割り込みを含む他の割り込みが、受信されないことを保証するよう試みるべく特定のハードウェア条件を起動し得る。例えば、プロセッサは、ソフトウェア不可視ＮＭＩ無効制御（例えば、ＮＭＩ無効ビット）によって次のＮＭＩの配信を一時的に無効化または延期すること（用語「マスク不可」と一致する）によりＮＭＩの受信に応答し得る。ＮＭＩハンドラが（例えば、ＩＲＥＴ命令または他のＮＭＩハンドラ復帰命令を使用して）復帰した場合、プロセッサは、（例えば、ＮＭＩ無効ビットをクリアすることにより）さらなるＮＭＩの配信を再有効化するべくＮＭＩ無効制御を設定（コンフィギュア）し得る。しかしながら、例外からの復帰も、ＮＭＩ無効制御がさらなるＮＭＩの配信を（例えば、ＮＭＩ無効ビットをクリアすることにより）再有効化するように設定してよい。例えば、ＮＭＩハンドラおよび例外ハンドラの両方は、復帰がハンドラからプログラムまたはタスクに復帰するべく、同じ命令（例えば、ＩＲＥＴ命令または他のハンドラ復帰命令）を用いてよく、この復帰命令は、復帰がＮＭＩまたは例外からかどうかに関わらず（例えば、ＮＭＩ無効ビットをクリアすることにより）さらなるＮＭＩの配信を再有効化するべくＮＭＩ無効制御を設定してよい。たとえ同じ命令がＮＭＩおよび例外ハンドラの両方から復帰するべく使用されなくても、例外ハンドラからの復帰がさらなるＮＭＩの配信を再有効化し得ることは、可能なままである。

プロセッサはまた、ネスト型ＮＭＩ防止ユニット１４９を有する。ネスト型ＮＭＩ防止ユニット（例えば、ＮＭＩ無効制御構成ユニット１１２）は、ＮＭＩ（例えば、前述のソースのうちのいずれかから）が発生した指示１２１を受信し得る。ＮＭＩ１２１の指示に応答して、プロセッサおよび／またはネスト型ＮＭＩ防止ユニットは、さらなるＮＭＩの配信を一時的に無効化または延期することによりネスト型ＮＭＩを防止し得る。いくつかの実施形態において、ネスト型ＮＭＩ防止ユニットは、ＮＭＩ無効制御１１４を有し得る。ＮＭＩ無効制御は、さらなるＮＭＩの配信を交互に有効化または延期するべく、ビット、ビットセット、モードまたはハードウェア条件を広く表し得る。例えば、ＮＭＩ無効ビットまたはビットセットは、さらなるＮＭＩの配信を有効にするべく第１値（例えば、ビットはバイナリ・ゼロにクリアされ得る）を有し得、あるいは、さらなるＮＭＩの配信を一時的に無効化または延期するべく第２の異なる値（例えば、ビットはバイナリ１にセットされ得る）を有し得る。いくつかの実施形態において、ネスト型ＮＭＩ防止ユニットは、ＮＭＩ無効制御構成ユニット１１２を有し、さらなるＮＭＩの配信を交互に有効化または延期するべくＮＭＩ無効制御１１４を設定し得る。ＮＭＩ１２１の指示に応答して、ＮＭＩ無効制御構成ユニット１１２は、さらなるＮＭＩの配信を一時的に無効化または延期するべく、ＮＭＩ無効制御１１４を設定するように動作し得る（例えば、単一ビットをバイナリ１にセットし得る）。代表的には、ＮＭＩ無効制御は、次のＮＭＩの配信を一時的に阻止または無効化にするように設定される場合、割り込みおよび例外ユニット１１０（またはそのロジックまたは回路）に次のＮＭＩの配信を一時的に阻止または延期させるか、割り込みおよび例外ユニット１１０を設定し得る。単一ビットで十分であり得るが、２またはより多くのビットが任意で使用され得ることと、１つのビットまたは２またはより多くのビットの任意の所望の値が、有効および無効にされた状態を表すべく任意の所望される慣例に従って使用され得ることとは理解されるべきである。図示例では、ＮＭＩ無効制御構成ユニットおよびＮＭＩ無効制御は、別個のユニットであるように示されているが、複数の他の実施形態において、それらは例示されたユニット（例えば、割り込みおよび例外ユニット１１０において）のうちの１つに任意で含まれ得る。

いくつかの実施形態において、ＮＭＩ配信の早期有効化の防止に役立つ例外ハンドラモジュール１３６の前述の機能は、常に有効にされるか、オンにされ得る。複数の他の実施形態において、この機能は、例えば、オペレーティングシステムまたは他の特権のあるおよび／またはシステムレベルのソフトウェアによって、有効かつ無効にされるように設定され得る。例えば、プロセッサは任意で、ネスト型ＮＭＩ防止有効制御１２２を有し得る。ネスト型ＮＭＩ防止有効制御は、例えば、ネスト型ＮＭＩ防止機能／機構（例えば、例外ハンドラモジュールの前述の機能を含む）を有効にするべく、第１値（例えば、単一ビットがバイナリ１にセットされるか、（代わりに、バイナリ・ゼロにクリアされ）得る）を有し得る１または複数のビット、または、ネスト型ＮＭＩ防止機能／機構を無効にするべく、第２の異なる値（例えば、単一ビットがバイナリ・ゼロにクリアされるか、（代わりに、バイナリ１にセットされ得る））を有し得る１または複数のビットを含み得る。そのようにして、システムは、特定の実装向けに所望されるこの機能／機構を用いるか、用いないかのいずれかとなり得る。

方法は、ブロック３５８で、例外がＮＭＩハンドラ内に取り入れられたことを判定する工程を含む。いくつかの実施形態において、この判定は、プロセッサのＮＭＩ無効制御をチェックすることによりなされ得る。いくつかの実施形態において、チェックされるＮＭＩ無効制御は、プロセッサがＮＭＩの受信時のさらなるＮＭＩの配信を延期するように設定する特性を有し得る。

例外ハンドラ復帰実行ユニット４６４は、デコードユニット４６２と結合される。例外ハンドラ復帰実行ユニットは、例外ハンドラ復帰命令を表す、および／またはこれから導出される１または複数のデコードされた、もしくは別のやり方で変換された命令または制御信号を受信し得る。例外ハンドラ復帰実行ユニットはまた、保存されたＮＭＩ無効制御４５６（例えば、命令は、保存されたＮＭＩ無効制御４５６を有する例外フレーム４５４にスタックからポップされるか、別のやり方でプロセッサ中に受信させられ得）を受信するか、別のやり方で保存されたＮＭＩ無効制御４５６にアクセスし得る。例外ハンドラ復帰実行ユニットは、任意のネスト型ＮＭＩ防止有効制御チェッカユニット４６６を有する。ネスト型ＮＭＩ防止有効制御チェッカユニットは、プロセッサのネスト型ＮＭＩ防止有効制御４２２と結合され、ネスト型ＮＭＩ防止が有効化または無効化されるかどうかを判定するべくチェックし得る。ネスト型ＮＭＩ防止が無効にされた場合、例外ハンドラ復帰実行ユニットは、いくつかの実施形態において、ＮＭＩ無効制御４１２を保存されたＮＭＩ無効制御４５６に関わらず、ＮＭＩの配信を有効化するように設定し得る。

逆に、ネスト型ＮＭＩ防止が有効にされた場合、例外ハンドラ復帰実行ユニット４６４（例えば、ＮＭＩ無効制御構成ユニット４１２）は、いくつかの実施形態において、保存されたＮＭＩ無効制御４５６に依存または基づいてさらなるＮＭＩの配信を有効化または延期するようにＮＭＩ無効制御４１４を設定し得る。いくつかの実施形態において、保存されたＮＭＩ無効制御チェッカユニット４６８は、保存されたＮＭＩ無効制御をチェックまたは検査し得る。いくつかの実施形態において、保存されたＮＭＩ無効制御は、ポップされるか、別のやり方で取り出される例外フレーム４５４中にあり得、チェッカユニットは、例外フレームをチェックまたは検査し得る。あるいは、保存されたＮＭＩ無効制御は、（例えば、取り出された例外フレームから）既に引き出され、実行ユニットに提供されている場合がある。保存されたＮＭＩ無効制御は、例外ハンドラ復帰命令が復帰するべく使用された例外ハンドラに対応する例外が、ＮＭＩハンドラ内に取り入れられたか否かを示し得る。ＮＭＩ無効制御構成ユニットは、保存されたＮＭＩ無効制御チェッカユニットと結合される。ＮＭＩ無効制御構成ユニットは、ＮＭＩ無効制御４１４を設定しない例外ハンドラ復帰命令（例えば、それからデコードされた１または複数の命令または制御信号に応答して）に応答して、および／またはそれの結果として動作し、例外がＮＭＩハンドラ内に取り入れられた場合、および／または保存されたＮＭＩ無効制御４５６が、さらなるＮＭＩの配信が保存の時点で一時的に無効化または延期されたことを示す場合、次に受信されるＮＭＩの配信を有効にする。

逆に、ＮＭＩ無効制御構成ユニット４１２は、ＮＭＩ無効制御４１４を設定する例外ハンドラ復帰命令４６０に応答して、および／またはそれの結果として動作し、例外がＮＭＩハンドラ内に取り入れられなかった場合、および／または保存されたＮＭＩ無効制御４５６が、さらなるＮＭＩの配信が保存の時点で有効にされたことを示す場合、次に受信されるＮＭＩの配信を有効にする。従って、例外ハンドラ復帰実行ユニットは、例外ハンドラ復帰命令に応答して、保存されたＮＭＩ無効制御が、例外がＮＭＩ内に受信されたか、受信されなかったことを示すかどうかに基づいてさらなるＮＭＩの配信を有効にするか、有効にしないかのいずれかにし得る。例えば、保存されたＮＭＩ無効制御が第１値を有する場合、さらなるＮＭＩの配信が有効にされ得るが、保存されたＮＭＩ無効制御が第２の異なる値を有する場合、さらなるＮＭＩの配信が有効にされ得ず、それゆえまだ延期され得る。例外復帰命令に応答して、実行ユニットはまた、他の従来のオペレーション、例えば、例外フレームからプロセッサのアーキテクチャ状態へのアーキテクチャ状態を復元すること（例えば、例外フレームからの値でプロセッサのプログラムカウンタをロードすること、プロセッサのフラグレジスタを例外フレームからの値でロードすること、など）のようなオペレーションを実行し得る。

ＮＭＩ無効制御構成ユニット４１２および／またはプロセッサは、特有または特定のロジック（例えば、トランジスタ、集積回路、またはファームウェア（例えば、不揮発性メモリに格納される命令）および／またはソフトウェアと潜在的に組み合わされる他のハードウェア）を含み、ロジックは、例外ハンドラ復帰命令に応答して、および／またはそれの結果として（例えば、それからデコードされた１または複数の命令または制御信号に応答して）例外ハンドラ復帰命令を実行、および／またはＮＭＩ無効制御を設定するよう動作可能である。いくつかの実施形態において、ＮＭＩ無効制御構成ユニットは、デコードされた命令および関連データを受信する１または複数の入力構造（例えば、ポート、相互接続、インターフェース）と、それと結合して、デコードされた命令および関連データを受信および処理する回路またはロジック（例えば、ステートマシーン）と、ＮＭＩ無効制御を設定するべく出力信号を提供する１または複数の出力構造（例えば、ポート、相互接続、インターフェース）とを含み得る。

方法は、ブロック５９６で、例外ハンドラ復帰命令の第１インスタンスを受信する工程を含む。第１例外ハンドラ復帰命令は、第１例外に対応する例外ハンドラから復帰するべく使用されており、この方法において、第１例外はＮＭＩハンドラ内に取り入れられなかった。方法は、ブロック５９７で、第１例外ハンドラ復帰命令に応答して次に受信されるＮＭＩの配信を有効にするプロセッサ（例えば、ＮＭＩ無効制御によって）を設定する工程を含む。第１例外がＮＭＩハンドラ内に取り入れられなかったので、次のＮＭＩの配信が早期に有効とされ得るように、現在サービスされている未処理係属中のＮＭＩはない。

方法は、ブロック５９８で、例外ハンドラ復帰命令の第２インスタンスを受信する。図示例にて示されないが、ブロック５９７−５９８の間で、複数の他のイべントが発生し得ることは理解されるべきである。例えば、ＮＭＩが受信され得、ＮＭＩハンドラへの呼び出しがなされ得、例外が受信され得るが、ＮＭＩハンドラにて、例外ハンドラへの呼び出しがなされ得、そして、例外ハンドラからの復帰は、ブロック５９８で受信された例外ハンドラ復帰命令の第２インスタンスを使用して実行され得る。すなわち、例外ハンドラ復帰命令の第２インスタンスは、ＮＭＩハンドラ内に取り入れられた第２例外に対応する例外ハンドラから復帰するべく使用されている。方法は、ブロック５９９で、プロセッサ（例えば、ＮＭＩ無効制御によって）が、第２例外ハンドラ復帰命令に応答して次に受信されるＮＭＩの配信を有効にするように設定しないこと、または、設定することを控える工程を含む。有利には、ＮＭＩ無効制御を次に受信されるＮＭＩの配信を有効にするように設定しない工程は、ＮＭＩおよび／またはネスト型ＮＭＩを早期に有効にすることを回避するのに役立ち得る。むしろ、次に受信されるＮＭＩの配信は、ＮＭＩからの復帰までなお延期され得る。

ネスト型ＮＭＩ防止サポートモジュールは任意で、ネスト型ＮＭＩ防止有効制御構成モジュール６８６を含み得る。ネスト型ＮＭＩ防止有効制御構成モジュールは、プロセッサのネスト型ＮＭＩ防止有効制御６２２（例えば、ネスト型ＮＭＩ防止有効制御１２２）と結合するか、別のやり方で、それと通信する。例として、ネスト型ＮＭＩ防止有効制御は、モデル固有レジスタ、プロセッサの制御または構成レジスタ等に見つけられ得る。１つの態様において、ネスト型ＮＭＩ防止有効制御は、非特権化またはアプリケーションレベルソフトウェアによってではなく、オペレーティングシステムまたは他の特権化レベルソフトウェアによって修正されることが可能な特権化レベル制御を表す。プロセッサがネスト型ＮＭＩ防止機構／機能向けのサポートを有する場合、構成モジュール６８６は任意で、ネスト型ＮＭＩ防止有効制御６２２がこの機構／機能を有効にするように設定し得る。あるいは、ある理由により、この機構／機能を有効にしないことが判定され得る。

前述したように、ＮＭＩの処理は、タスクゲート、割り込みスタックテーブル（ＩＳＴ）またはネスト型ＮＭＩと十分に互換性のないプロセッサの他のフィーチャに依存し得るので、オペレーティングシステムの不安定性、および／または潜在的に致命的なエラーを引き起こす場合がある、次のＮＭＩの配信を早期の再有効化を防止することが概して望ましい。特定のシステムにおいて、ＳＭＩは、ファームウェア（例えば、ＢＩＯＳ）に実装されたＳＭＩハンドラによって操作され得るが、ＮＭＩを含む大抵のまたは他の割り込み全てが、オペレーティングシステムによって典型的には操作される。その理由のため、ＳＭＩハンドラ（例えば、ＢＩＯＳおよび／またはファームウェア）が、ＳＭＩを操作するように動作している間、ＮＭＩの配信を延期することが概して望ましい。これをサポートするべく、特定のプロセッサは、ＳＭＩを配信する場合、ＮＭＩの一時的な延期または阻止を有効化または設定し得る。ＳＭＩを操作している間（例えば、ＳＭＩハンドラがＳＭＩを操作している間で、ＳＭＩハンドラが復帰する前）に、例外が取り入れられた場合、それが復帰する場合の例外ハンドラは、次のＮＭＩの配信を早期に再有効化し得る。これにより、次のＮＭＩは、それが代わりにオペレーティングシステム（例えば、ＮＭＩハンドラ）に配信されるべき場合に、ＳＭＩの操作中にＢＩＯＳ／ファームウェア（すなわち、オペレーティングシステムへではない）に配信されることになり得る。いくつかの実施形態において、命令（例えば、ＢＩＯＳ例外ハンドラ復帰命令）は、本明細書中に開示されるものに類似した技術を使用して、ＮＭＩの配信を早期に再有効化することなく、ＢＩＯＳ例外ハンドラから復帰し得る。また、他のアーキテクチャが、ＳＭＩに類似した他のタイプの高優先度の割り込みを有してよく、これに本明細書中に説明される実施形態が適用可能であることは当業者なら理解するであろう。
［例示的なコアアーキテクチャ、プロセッサ、およびコンピュータアーキテクチャ］

例１は、例外ハンドラ復帰命令をデコードするデコードユニットを含むプロセッサまたは他の装置である。装置はまた、デコードユニットと結合する例外ハンドラ復帰実行ユニットを含む。例外ハンドラ復帰実行ユニットは、例外ハンドラ復帰命令に応答して、例外ハンドラ復帰命令に対応する例外がＮＭＩハンドラ内に取り入れられた場合、次に受信されるマスク不可割り込み（ＮＭＩ）のＮＭＩハンドラへの配信を有効にするようにプロセッサを設定しない。例外ハンドラ復帰実行ユニットは、例外ハンドラ復帰命令に応答して、例外がＮＭＩハンドラ内に取り入れられなかった場合、次に受信されるＮＭＩのＮＭＩハンドラへの配信を有効にするようにプロセッサを設定する。

例２は、例１のプロセッサを含み、例外ハンドラ復帰命令に応答して、例外が、メモリから取り出された（例えば、スタックからポップされた）例外に対応する例外フレームにおいて例外がＮＭＩハンドラ内に取り入れられたかどうかの保存された指示をチェックし、保存された指示に部分的に基づいて次に受信されたＮＭＩの配信を有効にするようにプロセッサを設定するかどうかを判定する、保存されたＮＭＩ指示チェッカユニットをさらに含む。

例３は、例２のプロセッサを含み、任意で、例外ハンドラ復帰命令に応答して、保存されたＮＭＩ指示チェッカユニットは、保存された指示が第１値を有する場合、次に受信されるＮＭＩの配信を有効にするようにプロセッサを設定しないことを判定し、または、保存された指示が第２の異なる値を有する場合、次に受信されるＮＭＩの配信を有効にするようにプロセッサを設定することを判定する。

例６は、例１のプロセッサを含み、任意で、例外ハンドラ復帰実行ユニットは、例外ハンドラ復帰命令に応答して、プロセッサのＮＭＩ無効制御の保存されたコピーである保存されたＮＭＩ無効制御をチェックするとし、ＮＭＩの配信を交互に有効および延期にするように使用される。例外ハンドラ復帰実行ユニットは、例外ハンドラ復帰命令に応答して、例外がプロセッサのＮＭＩ無効制御を変更することによりＮＭＩハンドラ内に取り入れられなかった場合、次に受信されるＮＭＩのＮＭＩハンドラへの配信を有効にするようにプロセッサを設定する。

例９は、マスク不可割り込み（ＮＭＩ）ハンドラ内に取り入れられなかった第１例外に対応する例外ハンドラからの復帰に使用されている第１例外ハンドラ復帰命令を受信する工程を含むプロセッサの方法である。方法は、第１例外ハンドラ復帰命令に応答して次に受信されるＮＭＩの配信を有効にするようにプロセッサを設定する工程を含む。方法はまた、ＮＭＩハンドラ内に取り入れられた第２例外に対応する例外ハンドラからの復帰に使用されている第２例外ハンドラ復帰命令を受信する工程を含む。方法は、第２例外ハンドラ復帰命令に応答して次に受信されるＮＭＩの配信を有効にするようにプロセッサを設定しない工程を含む。

例１３は、例９の方法を含み、任意で、第１例外ハンドラ復帰命令に応答して次に受信されるＮＭＩの配信を有効にするようにプロセッサを設定する工程は、ＮＭＩ無効制御を変更する工程を含む。ＮＭＩ無効制御はまた、ＮＭＩハンドラに配信されるＮＭＩに応答するプロセッサによって変更される。

実施例２１は、相互接続と、この相互接続と結合されるプロセッサとを含む命令を処理するシステムである。プロセッサは、例外ハンドラ復帰命令を受信する。プロセッサは、例外ハンドラ復帰命令に応答して、例外ハンドラ復帰命令に対応する例外がＮＭＩハンドラ内に取り入れられた場合、次に受信されるマスク不可割り込み（ＮＭＩ）のＮＭＩハンドラへの配信を延期するように設定されるプロセッサを保持する。プロセッサは、命令に応答して、例外がＮＭＩハンドラ内に取り入れられなかった場合、次に受信されるＮＭＩをＮＭＩハンドラに配信するようにプロセッサを設定する。システムはまた、相互接続と結合されたダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む。

Claims (17)

1. 例外ハンドラ復帰命令をデコードするデコードユニットと、
   前記デコードユニットと結合された例外ハンドラ復帰実行ユニットとを備えたプロセッサであって、
   前記例外ハンドラ復帰実行ユニットは、前記例外ハンドラ復帰命令に応答して、例外が、マスク不可割り込み（ＮＭＩ）ハンドラ内に取り入れられたかどうかの指示に基づいて、
   前記例外ハンドラ復帰命令に対応する例外が、前記ＮＭＩハンドラ内に取り入れられたと判定した場合、次に受信されるＮＭＩの前記ＮＭＩハンドラへの配信を有効にするように前記プロセッサを設定せず、
   前記例外が、前記ＮＭＩハンドラ内に取り入れられなかったと判定した場合、前記次に受信されるＮＭＩの前記ＮＭＩハンドラへの前記配信を有効にするように前記プロセッサを設定する、
   プロセッサ。
2. 保存されたＮＭＩ指示チェッカユニットをさらに備え、
   前記例外ハンドラ復帰命令に応答して、前記例外が、メモリから取り出された前記例外に対応する例外フレームにおいて、前記例外がＮＭＩハンドラ内に取り入れられたかどうかの保存された指示をチェックし、
   前記保存された指示に部分的に基づいて前記次に受信されるＮＭＩの前記配信を有効にするように前記プロセッサを設定するかどうかを判定する、
   請求項１に記載のプロセッサ。
3. 前記例外ハンドラ復帰命令に応答して、保存されたＮＭＩ指示チェッカユニットは、前記保存された指示が第１値を有する場合、前記次に受信されるＮＭＩの前記配信を有効にするように前記プロセッサを設定しないことを判定し、または、前記保存された指示が第２の異なる値を有する場合、前記次に受信されるＮＭＩの前記配信を有効にするように前記プロセッサを設定することを判定する、
   請求項２に記載のプロセッサ。
4. 前記保存された指示は、前記プロセッサのフラグレジスタにおける１または複数の相手ビットに対応しない前記例外フレームの位置を有する、
   請求項２に記載のプロセッサ。
5. 前記保存された指示は、前記プロセッサのフラグレジスタにおける１または複数のリザーブされたビットに対応する前記例外フレームの位置を有するが、前記プロセッサは、前記フラグレジスタに前記１または複数のリザーブされたビットをまだリザーブする、
   請求項２に記載のプロセッサ。
6. 前記例外ハンドラ復帰実行ユニットは、
   前記例外ハンドラ復帰命令に応答して、前記プロセッサのＮＭＩ無効制御の保存されたコピーであり、ＮＭＩの配信を交互に有効および延期にするように使用される、保存されたＮＭＩ無効制御をチェックし、
   前記プロセッサの前記ＮＭＩ無効制御を変更することにより、例外が前記ＮＭＩハンドラ内に取り入れられなかった場合、前記次に受信されるＮＭＩの前記ＮＭＩハンドラへの前記配信を有効にするように前記プロセッサを設定する、
   請求項１に記載のプロセッサ。
7. ネスト型ＮＭＩ防止有効制御をチェックするネスト型ＮＭＩ防止有効制御チェッカユニットをさらに備え、
   前記ネスト型ＮＭＩ防止有効制御は、前記例外ハンドラ復帰命令に応答して、ネスト型ＮＭＩ防止機構を選択的に有効および無効にし、ネスト型ＮＭＩ防止機構は、有効にされた場合、前記例外が前記ＮＭＩハンドラ内に取り入れられたかどうかに基づいて前記次に受信されたＮＭＩの前記配信の前記有効を条件付けする前記例外ハンドラ復帰実行ユニットを含む、
   請求項１から６のうちのいずれか一項に記載のプロセッサ。
8. 前記例外ハンドラ復帰命令は、ＮＭＩハンドラからの復帰にも使用されるオペコードを有する、請求項１から６のうちのいずれか一項に記載のプロセッサ。
9. プロセッサにおいて、例外が、マスク不可割り込み（ＮＭＩ）ハンドラ内に取り入れられたかどうかの指示に基づいて、ＮＭＩハンドラ内に取り入れられなかったと判定された第１例外に対応する例外ハンドラからの復帰に使用されている第１例外ハンドラ復帰命令を受信する段階と、
   前記第１例外ハンドラ復帰命令に応答して次に受信されるＮＭＩの配信を有効にするように前記プロセッサを設定する段階と、
   前記指示に基づいて、ＮＭＩハンドラ内に取り入れられたと判定された第２例外に対応する例外ハンドラからの復帰に使用されている第２例外ハンドラ復帰命令を受信する段階と、
   前記第２例外ハンドラ復帰命令に応答して前記次に受信されるＮＭＩの前記配信を有効にするように前記プロセッサを設定しない段階と
   を備える方法。
10. 前記第２例外ハンドラ復帰命令に応答して、メモリから取り出された例外フレームにおいて、第２例外がＮＭＩハンドラ内に取り入れられるとの保存された指示をチェックする段階をさらに備える、
    請求項９に記載の方法。
11. 前記保存された指示をチェックする段階は、前記プロセッサのフラグレジスタの１または複数のビットの相手セットを有しない前記例外フレームの１または複数のビットのセットの前記保存された指示をチェックする段階を有する、
    請求項１０に記載の方法。
12. 前記保存された指示をチェックする段階は、プロセッサのフラグレジスタの１または複数のリザーブされたビットのセットに対応する前記例外フレームの１または複数のビットのセットの前記保存された指示をチェックする段階を有する、請求項１０に記載の方法。
13. 前記第１例外ハンドラ復帰命令に応答して前記次に受信されるＮＭＩの前記配信を有効にするように前記プロセッサを設定する段階は、ＮＭＩ無効制御を変更する段階を有し、前記ＮＭＩ無効制御はまた、ＮＭＩハンドラに配信されるＮＭＩに応答する前記プロセッサによって変更される、
    請求項９に記載の方法。
14. 請求項９から１３のうちのいずれか一項に記載の方法を実行するための手段を備える装置。
15. 機械によって実行される場合、請求項９から１３のうちのいずれか一項に記載の方法を前記機械に実行させる命令を格納する非一時的機械可読記憶媒体を備える製造品。
16. 相互接続を備えた電子デバイスであって、請求項１から６のうちのいずれか一項に記載のプロセッサは前記相互接続と結合され、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は前記相互接続と結合される、電子デバイス。
17. 例外ハンドラ復帰命令をデコードするための手段と、
    前記例外ハンドラ復帰命令に応答して、例外が、マスク不可割り込み（ＮＭＩ）ハンドラ内に取り入れられたかどうかの指示に基づいて、前記例外ハンドラ復帰命令に対応する例外が、前記ＮＭＩハンドラ内に取り入れられたと判定した場合、次に受信されるＮＭＩの前記ＮＭＩハンドラへの配信を有効にせず、前記例外が、前記ＮＭＩハンドラ内に取り入れられなかったと判定した場合、前記次に受信されるＮＭＩの前記ＮＭＩハンドラへの前記配信を有効にするための手段と、
    を含む装置。