CN109918251A - 处理器中断的触发方法及装置 - Google Patents
处理器中断的触发方法及装置 Download PDFInfo
- Publication number
- CN109918251A CN109918251A CN201910213918.7A CN201910213918A CN109918251A CN 109918251 A CN109918251 A CN 109918251A CN 201910213918 A CN201910213918 A CN 201910213918A CN 109918251 A CN109918251 A CN 109918251A
- Authority
- CN
- China
- Prior art keywords
- target processor
- user
- processor
- interrupt
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000012790 confirmation Methods 0.000 claims abstract description 60
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 17
- 108010001267 Protein Subunits Proteins 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000001212 derivatisation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
在本发明提供了一种处理器中断的触发方法中，当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；当接收到用户通过IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。当计算系统出现故障时，通过触发目标处理器进入NMI状态，使得操作系统保存当前内存镜像信息，从而使技术人员能快速定位故障。
Description
技术领域
本发明涉及计算机运维领域，特别涉及一种处理器中断的触发方法及装置。
背景技术
随着科学技术的发展，计算机的应用已经覆盖了我们生活的方方面面，计算机的出现是20世纪最卓越的成就之一，它的应用领域从最初的军事科研应用扩展到社会的各个领域，已形成了规模巨大的计算机产业，带动了全球范围的技术进步，由此引发了深刻的社会变革，到了今天，在我们工作中、学习中和日常生活中，都离不开了计算机，计算机的广泛应用极大的提升了社会生产力。
计算机在运行过程中，总会出现故障，当计算机系统运行出现故障时，需要技术人员快速排查故障以修复故障，避免出现因计算机故障时间过长而导致各种各样的损失，然而由于计算机系统的复杂性较高，技术人员往往难以对计算机系统故障进行快速定位，因此，如何对在计算机系统运行出现故障时对故障进行快速定位，成为本领域技术人员迫切解决的技术问题。
发明内容
本发明所要解决的技术问题是提供一种处理器中断的触发方法，能够使目标处理器进入不可避免中断NMI状态，计算机系统运行过程中出现故障时，通过使目标处理进入不可避免中断NMI状态，进而让技术人员能快速定位故障。
本发明还提供了一种处理器中断的触发装置，用以保证上述方法在实际中的实现及应用。
一种处理器中断的触发方法，包括：
当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
上述的方法，可选的，向所述目标处理器中注入中断信息后，还包括：
确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
上述的方法，可选的，向用户发送与所述使能指令对应的确认信息后，还包括：
从发送所述使能指令的时刻进行计时；
当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
上述的方法，可选的，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，包括：
调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息；
将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
上述的方法，可选的，还包括：
当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
一种处理器中断的触发装置，所述装置应用于基板控制器BMC，所述装置包括：
接收单元，用于当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
执行单元，用于当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
上述的装置，可选的，还包括：
确定单元，用于确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
生成单元，用于依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
上述的装置，可选的，还包括：
计时单元，用于从发送所述使能指令的时刻进行计时；
第一发送单元，用于当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
上述的装置，可选的，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态的执行单元，包括：
调用子单元，用于调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息；
发送子单元，用于将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
上述的装置，可选的，还包括：
第二发送单元，用于当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
与现有技术相比，本发明包括以下优点：
本发明提供了一种处理器中断的触发方法，包括：当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；当接收到用户通过IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。当计算系统出现故障时，通过触发目标处理器进入NMI状态，使得操作系统保存当前内存镜像信息，从而使技术人员能快速定位故障。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种处理器中断的触发方法的方法流程图；
图2为本发明提供的一种处理器中断的触发方法的又一方法流程图；
图3为本发明提供的一种处理器中断的触发装置的结构示意图；
图4为本发明提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明可用于众多通用或专用的计算装置环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器装置、包括以上任何装置或设备的分布式计算环境等等。
本发明实施例提供了一种处理器中断的触发方法，该方法的执行主体可以为计算机终端或各种移动设备的基板控制器BMC，所述方法的方法流程图如图1所示，具体包括：
S101：当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断。
本发明实施例提供的方法中，用户发现计算机系统故障时向所述计算机中的BMC发送使能指令。
本发明实施例提供的方法中，所述使能指令是用户使用ipmitool通过IPMI发送的，BMC接收到使能指令时，激活BMC的NMI触发功能，通过设置使能指令，可以确保用户安全操作，以免误操作导致目标处理器进入不可避免中断状态。
本发明实施立提供的方法中，目标处理器可以为power处理器。
S102：当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
本发明实施例提供的方法中，当BMC接收到中断指令时，调用预先加载的中断驱动程序，所述中断驱动程序为SBE FIFO驱动程序，SBE FIFO是BMC沟通目标处理器的寄存器的通道，通过SBE FIFO可以读写目标处理器的相关寄存器。
本发明实施例提供的方法中，需要说明的是，中断是指处理器接收到来自硬件或软件的信号，提示发生了某个事件，应该被注意，这种情况就称为中断。不可避免中断属于中断的一种，当目标处理器进入NMI状态时，可以使目标处理器通知操作系统OS当前出现不可屏蔽中断，使OS运行Kdump功能，生成目标处理器内存的镜像文件，可以依据所述镜像文件确定故障信息。
本发明实施例提供的处理器中断的触发方法，包括：当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；当接收到用户通过IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。当计算系统出现故障时，通过触发目标处理器进入NMI状态，使得操作系统保存当前内存镜像信息，从而使技术人员能快速定位故障。
本发明实施例提供的处理器中断的触发方法，向所述目标处理器中注入中断信息后，还包括：
确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
本发明实施例提供的方法中，BMC每次对目标处理器注入中断信息，都会生成一个操作日志，该操作日志包含BMC对目标处理器执行中断操作的时间及目标处理器接收到中断信息时的状态信息，还可以包括目标处理器的状态变化信息。
本发明实施例提供的处理器中断的触发方法，向用户发送与所述使能指令对应的确认信息后，还包括：
从发送所述使能指令的时刻进行计时；
当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
本发明实施例提供的方法中，若在一定的时限内未接收到用户发送的中断指令时，会重新向该用户发送确认信息，时限的设置由技术人员依据实际需求进行确定，例如可以设置为30s、1min和2min等。
本发明实施例提供的方法中，向用户发送与所述使能指令对应的确认信息后，还包括：从发送所述使能指令的时刻进行计时；若在第二预设时长内未接收到用户发送的与所述确认信息对应的中断指令，则向用户发送提示信息以提示用户重新发送新的使能指令。
本发明实施例提供的处理器中断的触发方法，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，如图2所示，具体包括：
S201：调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息。
本发明实施例提供的方法中，各个目标引脚是由技术人员预先确定的。
本发明实施例提供的方法中，可以读取目标处理器的状态，依据目标处理器当前的状态，为各个目标引脚注入与目标处理器状态相应的电平信息。
S202：将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
本发明实施例提供的方法中，通过该驱动程序可以实现对POWER处理器SBE FIFO模块的操作，SBE FIFO是BMC沟通目标处理器的寄存器的通道，通过SBE FIFO可以读写处理器的相关寄存器，通过写控制寄存器相应的标志位，使得目标处理器进入NMI中断状态。
本发明实施例提供的处理器中断的触发方法，还包括：
当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
本发明实施例提供的方法中，当BMC读取到目标处理器的状态信息确认该目标处理器进入NMI状态时，向用户发送通知消息。
本发明实施例提供的处理器中断的触发方法，可以应用在多种领域中，特别是在计算机系统运行故障时，能快速对应计算机故障进行定位，这里进行举例说明：
当技术人员发现计算机系统运行出现故障时，例如计算机上运行的某个程序突然崩溃，这时，技术人员可以通过ipmitool工具向BMC发送使能指令，其中，ipmitool是一种可用在linux系统下的命令行方式的IPMI平台管理工具；通过该使能指令，使BMC激活NMI触发功能，并向用户发送确认信息以使技术人员依据确认信息确认是否对目标处理器中断；技术人员确认进行中断即通过ipmitool发送中断指令，当BMC接收到用户发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断，BMC根据接收到中断指令的时间及目标处理器的状态变化信息生成操作日志；
当目标处理器进入NMI状态时，操作系统OS运行kdump，引导另一个Linux内核，将所述目标处理器中的内存信息导出并保存，即生成目标处理器的内存的镜像文件。技术人员通过查看该镜像文件即可快速发现当前程序崩溃的原因。
上述各个具体的实现方式，及各个实现方式的衍生过程，均在本发明保护范围内。
与图1所述的方法相对应，本发明实施例还提供了一种处理器中断的触发装置，用于对图1中方法的具体实现，本发明实施例提供的处理器中断的触发装置可以应用计算机终端或各种移动设备中，其结构示意图如图3所示，具体包括：
接收单元301，用于当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
执行单元302，用于当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
本发明实施例提供的处理器中断的触发方法，包括：当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；当接收到用户通过IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。当计算系统出现故障时，通过触发目标处理器进入NMI状态，使得操作系统保存当前内存镜像信息，从而使技术人员能快速排查故障。
本发明实施例提供的处理器中断的触发装置中，可选的，还包括：
确定单元，用于确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
生成单元，用于依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
本发明实施例提供的处理器中断的触发装置中，可选的，还包括：
计时单元，用于从发送所述使能指令的时刻进行计时；
第一发送单元，用于当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
本发明实施例提供的处理器中断的触发装置中，可选的，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态的执行单元，包括：
调用子单元，用于调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息；
发送子单元单元，用于将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
本发明实施例提供的处理器中断的触发装置中，可选的，，还包括：
第二发送单元，用于当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
本发明实施例还提供了一种存储介质，所述存储介质包括存储的指令，其中，在所述指令运行时控制所述存储介质所在的设备执行上述处理器中断的触发方法，所述方法具体包括：
当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
上述的方法，可选的，向所述目标处理器中注入中断信息后，还包括：
确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
上述的方法，可选的，向用户发送与所述使能指令对应的确认信息后，还包括：
从发送所述使能指令的时刻进行计时；
当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
上述的方法，可选的，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，包括：
调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息；
将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
上述的方法，可选的，还包括：
当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
本发明实施例还提供了一种电子设备，其结构示意图如图4所示，具体包括存储器401，以及一个或者一个以上的指令402，其中一个或者一个以上指令402存储于存储器401中，且经配置以由基板控制器BMC403执行所述一个或者一个以上指令402进行以下操作：
当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本发明时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上对本发明所提供的一种处理器中断的触发方法及装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种处理器中断的触发方法，其特征在于，所述方法应用于基板控制器BMC，所述方法包括：
当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
2.根据权利要求1所述的方法，其特征在于，向所述目标处理器中注入中断信息后，还包括：
确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
3.根据权利要求1所述的方法，其特征在于，向用户发送与所述使能指令对应的确认信息后，还包括：
从发送所述使能指令的时刻进行计时；
当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
4.根据权利要求1所述的方法，其特征在于，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，包括：
调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息；
将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
5.根据权利要求1所述的方法，其特征在于，还包括：
当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
6.一种处理器中断的触发装置，其特征在于，所述装置应用于基板控制器BMC，所述装置包括：
接收单元，用于当接收到用户通过智能平台管理接口IPMI发送的使能指令时，向用户发送与所述使能指令对应的确认信息，以使用户依据所述确认信息确认是否对目标处理器进行中断；
执行单元，用于当接收到用户通过所述IPMI发送的与所述确认信息对应的中断指令时，调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态，实现对所述目标处理器的中断。
7.根据权利要求6所述的处理器中断的触发装置，其特征在于，还包括：
确定单元，用于确定接收到所述中断指令时的接收时间，并获取向所述目标处理器中注入中断信息时，所述目标处理器的状态变化信息；
生成单元，用于依据所述接收时间及所述状态变化信息，生成与所述中断指令对应的操作日志。
8.根据权利要求6所述的处理器中断的触发装置，其特征在于，还包括：
计时单元，用于从发送所述使能指令的时刻进行计时；
第一发送单元，用于当在预设时长内未接收到用户发送的与所述确认信息对应的中断指令时，重新向所述用户发送与所述使能指令对应的确认信息。
9.根据权利要求6所述的处理器中断的触发装置，其特征在于，所述调用预先加载的中断驱动程序向所述目标处理器中注入中断信息，以触发所述目标处理器进入不可避免中断NMI状态的执行单元，包括：
调用子单元，用于调用预先加载的中断驱动程序，生成所述目标处理器中各个目标引脚分别需要的电平信息；
发送子单元，用于将每个所述电平信息通过预先设置的逻辑电路发送至与其对应的目标引脚，使所述目标处理器进行入不可避免中断NMI状态。
10.根据权利要求6所述的处理器中断的触发装置，其特征在于，还包括：
第二发送单元，用于当所述目标处理器进入不可避免中断NMI状态时，向用户反馈所述目标处理器进入NMI状态的通知消息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910213918.7A CN109918251A (zh) | 2019-03-20 | 2019-03-20 | 处理器中断的触发方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910213918.7A CN109918251A (zh) | 2019-03-20 | 2019-03-20 | 处理器中断的触发方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109918251A true CN109918251A (zh) | 2019-06-21 |
Family
ID=66965965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910213918.7A Pending CN109918251A (zh) | 2019-03-20 | 2019-03-20 | 处理器中断的触发方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109918251A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115167933A (zh) * | 2022-09-08 | 2022-10-11 | 深圳市恒运昌真空技术有限公司 | 一种双处理器设备及其控制方法和处理器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102708015A (zh) * | 2012-05-15 | 2012-10-03 | 江苏中科梦兰电子科技有限公司 | 基于cpu不可屏蔽中断系统问题诊断的调试方法 |
| US20160092382A1 (en) * | 2014-09-26 | 2016-03-31 | Intel Corporation | Avoiding premature enabling of nonmaskable interrupts when returning from exceptions |
| CN108803860A (zh) * | 2018-06-26 | 2018-11-13 | 联想(北京)有限公司 | 一种功耗调节方法及电子设备 |
| CN109086155A (zh) * | 2018-07-27 | 2018-12-25 | 郑州云海信息技术有限公司 | 服务器故障定位方法、装置、设备及计算机可读存储介质 |
| CN109144873A (zh) * | 2018-08-22 | 2019-01-04 | 郑州云海信息技术有限公司 | 一种linux内核处理方法及装置 |
-
2019
- 2019-03-20 CN CN201910213918.7A patent/CN109918251A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102708015A (zh) * | 2012-05-15 | 2012-10-03 | 江苏中科梦兰电子科技有限公司 | 基于cpu不可屏蔽中断系统问题诊断的调试方法 |
| US20160092382A1 (en) * | 2014-09-26 | 2016-03-31 | Intel Corporation | Avoiding premature enabling of nonmaskable interrupts when returning from exceptions |
| CN108803860A (zh) * | 2018-06-26 | 2018-11-13 | 联想(北京)有限公司 | 一种功耗调节方法及电子设备 |
| CN109086155A (zh) * | 2018-07-27 | 2018-12-25 | 郑州云海信息技术有限公司 | 服务器故障定位方法、装置、设备及计算机可读存储介质 |
| CN109144873A (zh) * | 2018-08-22 | 2019-01-04 | 郑州云海信息技术有限公司 | 一种linux内核处理方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115167933A (zh) * | 2022-09-08 | 2022-10-11 | 深圳市恒运昌真空技术有限公司 | 一种双处理器设备及其控制方法和处理器 |
| CN115167933B (zh) * | 2022-09-08 | 2022-12-02 | 深圳市恒运昌真空技术有限公司 | 一种双处理器设备及其控制方法和处理器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109634728B (zh) | 作业调度方法、装置、终端设备及可读存储介质 | |
| WO2020134634A1 (zh) | 程序调试方法、程序调试装置、终端设备及存储介质 | |
| EP3432140A1 (en) | Android-based pop-up prompt method and device | |
| CN104461724A (zh) | 终端分屏控制方法及装置 | |
| CN104809400A (zh) | 一种进程保护的方法及装置 | |
| US20190310904A1 (en) | Device detection method and system, electronic device, cloud robot system, and computer program product | |
| JP2021132413A (ja) | 対話プラットフォームのテスト方法、装置、電子機器及び記憶媒体 | |
| CN101714116B (zh) | 一种终端控制机和终端控制机的监测方法 | |
| CN107885683A (zh) | 一种终端及终端的电流测试方法 | |
| CN109614426A (zh) | 多数据库间的切换方法、装置及电子设备 | |
| CN109918251A (zh) | 处理器中断的触发方法及装置 | |
| CN104216790A (zh) | 部件异常监测方法和电子设备 | |
| CN106445787A (zh) | 一种监控服务器核心转储文件的方法、装置及电子设备 | |
| WO2024164682A1 (zh) | 基于综合调度系统监控列车的方法、介质、装置及系统 | |
| CN105677589A (zh) | 一种访问控制方法、装置及系统 | |
| CN109032867A (zh) | 一种故障诊断方法、装置及设备 | |
| CN112929254A (zh) | 消息处理方法、装置和电子设备 | |
| CN110134546B (zh) | 批量重启windows系统方法、电子装置及存储介质 | |
| CN109728957B (zh) | 一种交互式运维的方法及装置 | |
| CN105487921A (zh) | 一种任务栈管理方法及装置 | |
| CN106951294B (zh) | 一种用于为跨系统应用提供服务的方法及设备 | |
| CN106528352A (zh) | 一种事务处理型容错计算机故障注入平台 | |
| CN106407029B (zh) | 一种便于现场定位支付终端故障的方法及其系统 | |
| CN103164178A (zh) | 显示方法和电子设备 | |
| CN109167808B (zh) | 一种数据处理方法、装置和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190621 |