JP2017525276A5 - - Google Patents

Download PDF

Info

Publication number
JP2017525276A5
JP2017525276A5 JP2017500958A JP2017500958A JP2017525276A5 JP 2017525276 A5 JP2017525276 A5 JP 2017525276A5 JP 2017500958 A JP2017500958 A JP 2017500958A JP 2017500958 A JP2017500958 A JP 2017500958A JP 2017525276 A5 JP2017525276 A5 JP 2017525276A5
Authority
JP
Japan
Prior art keywords
syntax element
operating point
ptl
descriptor
sets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017500958A
Other languages
English (en)
Other versions
JP6452798B2 (ja
JP2017525276A (ja
Filing date
Publication date
Priority claimed from US14/800,480 external-priority patent/US9998765B2/en
Application filed filed Critical
Publication of JP2017525276A publication Critical patent/JP2017525276A/ja
Publication of JP2017525276A5 publication Critical patent/JP2017525276A5/ja
Application granted granted Critical
Publication of JP6452798B2 publication Critical patent/JP6452798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (31)

  1. マルチレイヤビデオデータの搬送のためのMPEG-2トランスポートストリームを処理する方法であって、
    1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子から、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットを取得するステップであって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、ステップと、
    前記第1の記述子または前記プログラムのための第2の記述子から、複数の動作点シンタックス要素セットを取得するステップであって、前記第1の記述子および前記第2の記述子が前記MPEG-2トランスポートストリームのプログラムマップテーブルにあり、前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが複数の動作点のそれぞれの動作点を指定する、ステップと、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の各それぞれのレイヤに関して、前記それぞれのレイヤに関するそれぞれのシンタックス要素に基づいて、前記PTLシンタックス要素セットのうちのどれが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられた前記PTL情報を指定するかを判断するステップであって、前記それぞれのシンタックス要素が前記それぞれの動作点シンタックス要素セットにあり、前記それぞれの動作点が複数のレイヤを有する、ステップと
    を備える方法。
  2. 前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットについて、
    前記それぞれのPTLシンタックス要素セットにおけるそれぞれのプロファイルシンタックス要素に基づいて、コード化ビデオシーケンスが適合するプロファイルを決定するステップと、
    前記それぞれのPTLシンタックス要素セットにおけるそれぞれのティアシンタックス要素に基づいて、前記それぞれのPTLシンタックス要素セットにおけるそれぞれのレベルインジケータシンタックス要素の解釈のためのコンテキストを決定するステップと、
    前記それぞれのPTLシンタックス要素セットにおける前記それぞれのレベルインジケータシンタックス要素に基づいて、前記コード化ビデオシーケンスが適合するレベルを決定するステップと
    をさらに備える、請求項1に記載の方法。
  3. 前記プログラムのための前記第1の記述子の中のシンタックス要素に基づいて、前記複数のPTLシンタックス要素セットにおけるPTLシンタックス要素セットの数を決定するステップ
    をさらに備える、請求項1に記載の方法。
  4. 前記第1の記述子または前記第2の記述子の中のシンタックス要素に基づいて、前記複数の動作点シンタックス要素セットにおける動作点シンタックス要素セットの数を決定するステップ
    をさらに備える、請求項1に記載の方法。
  5. 前記複数の動作点シンタックス要素セットを取得するステップは、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記第1の記述子または前記第2の記述子の中のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点のレイヤの数を決定するステップ
    を備える、請求項1に記載の方法。
  6. 前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第1のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大時間識別子を決定するステップと、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第2のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の平均ビットレートを決定するステップと、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第3のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大ビットレートを決定するステップと、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第4のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点に対応する高効率ビデオコーディング(HEVC)レイヤードビデオストリームの最大ピクチャレートを決定するステップと
    をさらに備える、請求項1に記載の方法。
  7. マルチレイヤビデオデータの搬送のためのMPEG-2トランスポートストリームを処理する方法であって、
    1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子において、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットをシグナリングするステップであって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、ステップと、
    前記第1の記述子または前記プログラムのための第2の記述子において、複数の動作点シンタックス要素セットをシグナリングするステップであって、
    前記第1の記述子および前記第2の記述子が前記MPEG-2トランスポートストリームのプログラムマップテーブルにあり、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが前記複数の動作点のそれぞれの動作点を指定し、
    前記それぞれの動作点の各それぞれのレイヤについて、前記それぞれの動作点シンタックス要素セットが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられたPTL情報を指定する前記複数のPTLシンタックス要素セットのそれぞれのPTLシンタックス要素セットを識別するそれぞれのシンタックス要素を含み、前記それぞれの動作点が複数のレイヤを有する、ステップと
    を備える方法。
  8. 前記複数のPTLシンタックス要素セットをシグナリングするステップは、
    前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットについて、
    前記それぞれのPTLシンタックス要素セットにおいて、コード化ビデオシーケンスが適合するプロファイルを指定するそれぞれのプロファイルシンタックス要素をシグナリングするステップと、
    前記それぞれのPTLシンタックス要素セットにおいて、それぞれのティアシンタックス要素をシグナリングするステップであって、前記それぞれのティアシンタックス要素が、前記それぞれのPTLシンタックス要素セットにおけるそれぞれのレベルインジケータシンタックス要素の解釈のためのコンテキストを指定する、ステップと、
    前記それぞれのPTLシンタックス要素セットにおいて、前記それぞれのレベルインジケータシンタックス要素をシグナリングするステップであって、前記それぞれのレベルインジケータシンタックス要素が、前記コード化ビデオシーケンスが適合するレベルを示す、ステップと
    を備える、請求項7に記載の方法。
  9. 前記プログラムのための前記第1の記述子において、前記複数のPTLシンタックス要素セットにおけるPTLシンタックス要素セットの数を示すシンタックス要素をシグナリングするステップ
    をさらに備える、請求項7に記載の方法。
  10. 前記第1の記述子または前記第2の記述子において、前記複数の動作点シンタックス要素セットにおける動作点シンタックス要素セットの数を示すシンタックス要素をシグナリングするステップ
    をさらに備える、請求項7に記載の方法。
  11. 前記複数の動作点シンタックス要素セットをシグナリングするステップは、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点のレイヤの数をシグナリングするステップ
    を備える、請求項7に記載の方法。
  12. 前記複数の動作点シンタックス要素セットをシグナリングするステップは、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大時間識別子を指定するそれぞれの第1のシンタックス要素をシグナリングするステップと、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の平均ビットレートを指定するそれぞれの第2のシンタックス要素をシグナリングするステップと、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大ビットレートを指定するそれぞれの第3のシンタックス要素をシグナリングするステップと、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点に対応する高効率ビデオコーディング(HEVC)レイヤードビデオストリームの最大ピクチャレートを指定するそれぞれの第4のシンタックス要素をシグナリングするステップと
    を備える、請求項7に記載の方法。
  13. マルチレイヤビデオデータの搬送のためのMPEG-2トランスポートストリームを処理するためのデバイスであって、
    符号化ビデオデータを記憶するように構成されたデータ記憶媒体と、
    1つまたは複数のプロセッサと
    を備え、前記1つまたは複数のプロセッサは、
    前記符号化ビデオデータを備える1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子から、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットを取得することであって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、取得することと、
    前記第1の記述子または前記プログラムのための第2の記述子から、複数の動作点シンタックス要素セットを取得することであって、前記第1の記述子および前記第2の記述子が前記MPEG-2トランスポートストリームのプログラムマップテーブルにあり、前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが複数の動作点のそれぞれの動作点を指定する、取得することと、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の各それぞれのレイヤに関して、前記それぞれのレイヤに関するそれぞれのシンタックス要素に基づいて、前記PTLシンタックス要素セットのうちのどれが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられた前記PTL情報を指定するかを判断することであって、前記それぞれのシンタックス要素が前記それぞれの動作点シンタックス要素セットにあり、前記それぞれの動作点が複数のレイヤを有する、判断することと
    を行うように構成される、デバイス。
  14. 前記1つまたは複数のプロセッサは、
    前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットについて、
    前記それぞれのPTLシンタックス要素セットにおけるそれぞれのプロファイルシンタックス要素に基づいて、コード化ビデオシーケンスが適合するプロファイルを決定することと、
    前記それぞれのPTLシンタックス要素セットにおけるそれぞれのティアシンタックス要素に基づいて、前記それぞれのPTLシンタックス要素セットにおけるそれぞれのレベルインジケータシンタックス要素の解釈のためのコンテキストを決定することと、
    前記それぞれのPTLシンタックス要素セットにおける前記それぞれのレベルインジケータシンタックス要素に基づいて、前記コード化ビデオシーケンスが適合するレベルを決定することと
    を行うように構成される、請求項13に記載のデバイス。
  15. 前記1つまたは複数のプロセッサは、
    前記プログラムのための前記第1の記述子の中のシンタックス要素に基づいて、前記複数のPTLシンタックス要素セットにおけるPTLシンタックス要素セットの数を決定する
    ように構成される、請求項13に記載のデバイス。
  16. 前記1つまたは複数のプロセッサは、
    前記第1の記述子または前記第2の記述子の中のシンタックス要素に基づいて、前記複数の動作点シンタックス要素セットにおける動作点シンタックス要素セットの数を決定する
    ように構成される、請求項13に記載のデバイス。
  17. 前記1つまたは複数のプロセッサは、前記複数の動作点シンタックス要素セットをシグナリングすることの一部として、前記1つまたは複数のプロセッサが、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点のレイヤの数をシグナリングする
    ように構成される、請求項13に記載のデバイス。
  18. 前記1つまたは複数のプロセッサは、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第1のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大時間識別子を決定することと、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第2のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の平均ビットレートを決定することと、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第3のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大ビットレートを決定することと、
    前記それぞれの動作点シンタックス要素セットにおけるそれぞれの第4のシンタックス要素に基づいて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点に対応する高効率ビデオコーディング(HEVC)レイヤードビデオストリームの最大ピクチャレートを決定することと
    を行うように構成される、請求項13に記載のデバイス。
  19. 前記符号化ビデオデータを復号するように構成されたビデオデコーダを備える集積回路、
    前記符号化ビデオデータを復号するように構成されたビデオデコーダを備えるマイクロプロセッサ、または
    前記符号化ビデオデータを使用してピクチャを復号するように構成されたビデオデコーダおよび前記復号されたピクチャを表示するように構成されたディスプレイを備えるワイヤレスハンドセット
    のうちの少なくとも1つを備える、請求項13に記載のデバイス。
  20. 前記1つまたは複数のプロセッサは、前記符号化ビデオデータを復号するように構成され、前記デバイスは、前記復号したビデオデータを表示するように構成されたディスプレイをさらに備える、請求項13に記載のデバイス。
  21. マルチレイヤビデオデータの搬送のためのMPEG-2トランスポートストリームを処理するためのデバイスであって、
    符号化ビデオデータを記憶するように構成されたデータ記憶媒体と、
    1つまたは複数のプロセッサと
    を備え、前記1つまたは複数のプロセッサは、
    前記符号化ビデオデータを備える1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子において、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットをシグナリングすることであって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、シグナリングすることと、
    前記第1の記述子または前記プログラムのための第2の記述子において、複数の動作点シンタックス要素セットをシグナリングすることであって、
    前記第1の記述子および前記第2の記述子が前記MPEG-2トランスポートストリームのプログラムマップテーブルにあり、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが前記複数の動作点のそれぞれの動作点を指定し、
    前記それぞれの動作点の各それぞれのレイヤについて、前記それぞれの動作点シンタックス要素セットが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられたPTL情報を指定する前記複数のPTLシンタックス要素セットのそれぞれのPTLシンタックス要素セットを識別するそれぞれのシンタックス要素を含み、前記それぞれの動作点が複数のレイヤを有する、シグナリングすることと
    を行うように構成される、デバイス。
  22. 前記1つまたは複数のプロセッサは、前記複数のPTLシンタックス要素セットをシグナリングすることの一部として、前記1つまたは複数のプロセッサが、
    前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットについて、
    前記それぞれのPTLシンタックス要素セットにおいて、コード化ビデオシーケンスが適合するプロファイルを指定するそれぞれのプロファイルシンタックス要素をシグナリングすることと、
    前記それぞれのPTLシンタックス要素セットにおいて、それぞれのティアシンタックス要素をシグナリングすることであって、前記それぞれのティアシンタックス要素が、前記それぞれのPTLシンタックス要素セットにおけるそれぞれのレベルインジケータシンタックス要素の解釈のためのコンテキストを指定する、シグナリングすることと、
    前記それぞれのPTLシンタックス要素セットにおいて、前記それぞれのレベルインジケータシンタックス要素をシグナリングすることであって、前記それぞれのレベルインジケータシンタックス要素が、前記コード化ビデオシーケンスが適合するレベルを示す、シグナリングすることと
    を行うように構成される、請求項21に記載のデバイス。
  23. 前記1つまたは複数のプロセッサは、
    前記プログラムのための前記第1の記述子において、前記複数のPTLシンタックス要素セットにおけるPTLシンタックス要素セットの数を示すシンタックス要素をシグナリングする
    ように構成される、請求項21に記載のデバイス。
  24. 前記1つまたは複数のプロセッサは、
    前記第1の記述子または前記第2の記述子において、前記複数の動作点シンタックス要素セットにおける動作点シンタックス要素セットの数を示すシンタックス要素をシグナリングする
    ように構成される、請求項21に記載のデバイス。
  25. 前記1つまたは複数のプロセッサは、前記複数の動作点シンタックス要素セットをシグナリングすることの一部として、前記1つまたは複数のプロセッサが、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点のレイヤの数をシグナリングする
    ように構成される、請求項21に記載のデバイス。
  26. 前記1つまたは複数のプロセッサは、前記複数の動作点シンタックス要素セットをシグナリングすることの一部として、前記1つまたは複数のプロセッサが、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大時間識別子を指定するそれぞれの第1のシンタックス要素をシグナリングすることと、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の平均ビットレートを指定するそれぞれの第2のシンタックス要素をシグナリングすることと、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の最大ビットレートを指定するそれぞれの第3のシンタックス要素をシグナリングすることと、
    前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点に対応する高効率ビデオコーディング(HEVC)レイヤードビデオストリームの最大ピクチャレートを指定するそれぞれの第4のシンタックス要素をシグナリングすることと
    を行うように構成される、請求項21に記載のデバイス。
  27. 集積回路、
    マイクロプロセッサ、または
    ワイヤレスハンドセット
    のうちの少なくとも1つを備える、請求項21に記載のデバイス。
  28. マルチレイヤビデオデータの搬送のためのMPEG-2トランスポートストリームを処理するためのデバイスであって、
    1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子から、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットを取得するための手段であって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、手段と、
    前記第1の記述子または前記プログラムのための第2の記述子から、複数の動作点シンタックス要素セットを取得するための手段であって、前記第1の記述子および前記第2の記述子が前記MPEG-2トランスポートストリームのプログラムマップテーブルにあり、前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが複数の動作点のそれぞれの動作点を指定する、手段と、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の各それぞれのレイヤに関して、前記それぞれのレイヤに関するそれぞれのシンタックス要素に基づいて、前記PTLシンタックス要素セットのうちのどれが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられた前記PTL情報を指定するかを判断するための手段であって、前記それぞれのシンタックス要素が前記それぞれの動作点シンタックス要素セットにあり、前記それぞれの動作点が複数のレイヤを有する、手段と
    を備えるデバイス。
  29. マルチレイヤビデオデータの搬送のためのMPEG-2トランスポートストリームを処理するためのデバイスであって、
    1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子において、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットをシグナリングするための手段であって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、手段と、
    前記第1の記述子または前記プログラムのための第2の記述子において、複数の動作点シンタックス要素セットをシグナリングするための手段であって、
    前記第1の記述子および前記第2の記述子が前記MPEG-2トランスポートストリームのプログラムマップテーブルにあり、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが前記複数の動作点のそれぞれの動作点を指定し、
    前記それぞれの動作点の各それぞれのレイヤについて、前記それぞれの動作点シンタックス要素セットが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられたPTL情報を指定する前記複数のPTLシンタックス要素セットのそれぞれのPTLシンタックス要素セットを識別するそれぞれのシンタックス要素を含み、前記それぞれの動作点が複数のレイヤを有する、手段と
    を備えるデバイス。
  30. 実行されたとき、ビデオ処理デバイスの1つまたは複数のプロセッサに、
    1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子から、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットを取得することであって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、取得することと、
    前記第1の記述子または前記プログラムのための第2の記述子から、複数の動作点シンタックス要素セットを取得することであって、前記第1の記述子および前記第2の記述子がMPEG-2トランスポートストリームのプログラムマップテーブルにあり、前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが複数の動作点のそれぞれの動作点を指定する、取得することと、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットについて、前記それぞれの動作点シンタックス要素セットによって指定された前記それぞれの動作点の各それぞれのレイヤに関して、前記それぞれのレイヤに関するそれぞれのシンタックス要素に基づいて、前記PTLシンタックス要素セットのうちのどれが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられた前記PTL情報を指定するかを判断することであって、前記それぞれのシンタックス要素が前記それぞれの動作点シンタックス要素セットにあり、前記それぞれの動作点が複数のレイヤを有する、判断することと
    を行わせる命令を記憶したコンピュータ可読データ記憶媒体。
  31. 実行されたとき、ビデオ処理デバイスの1つまたは複数のプロセッサに、
    1つまたは複数のエレメンタリストリームを備えるプログラムのための第1の記述子において、複数のプロファイル、ティア、レベル(PTL)シンタックス要素セットをシグナリングすることであって、前記複数のPTLシンタックス要素セットの各それぞれのPTLシンタックス要素セットが、それぞれのPTL情報を指定するシンタックス要素を備える、シグナリングすることと、
    前記第1の記述子または前記プログラムのための第2の記述子において、複数の動作点シンタックス要素セットをシグナリングすることであって、
    前記第1の記述子および前記第2の記述子がMPEG-2トランスポートストリームのプログラムマップテーブルにあり、
    前記複数の動作点シンタックス要素セットの各それぞれの動作点シンタックス要素セットが前記複数の動作点のそれぞれの動作点を指定し、
    前記それぞれの動作点の各それぞれのレイヤについて、前記それぞれの動作点シンタックス要素セットが、前記それぞれの動作点の前記それぞれのレイヤに割り当てられたPTL情報を指定する前記複数のPTLシンタックス要素セットのそれぞれのPTLシンタックス要素セットを識別するそれぞれのシンタックス要素を含み、前記それぞれの動作点が複数のレイヤを有する、シグナリングすることと
    を行わせる命令を記憶したコンピュータ可読データ記憶媒体。
JP2017500958A 2014-07-16 2015-07-16 ビデオコーディング拡張の搬送のためのトランスポートストリーム Expired - Fee Related JP6452798B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462025432P 2014-07-16 2014-07-16
US62/025,432 2014-07-16
US14/800,480 2015-07-15
US14/800,480 US9998765B2 (en) 2014-07-16 2015-07-15 Transport stream for carriage of video coding extensions
PCT/US2015/040717 WO2016011234A1 (en) 2014-07-16 2015-07-16 Transport stream for carriage of video coding extensions

Publications (3)

Publication Number Publication Date
JP2017525276A JP2017525276A (ja) 2017-08-31
JP2017525276A5 true JP2017525276A5 (ja) 2018-08-23
JP6452798B2 JP6452798B2 (ja) 2019-01-16

Family

ID=55075696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500958A Expired - Fee Related JP6452798B2 (ja) 2014-07-16 2015-07-16 ビデオコーディング拡張の搬送のためのトランスポートストリーム

Country Status (10)

Country Link
US (2) US9998765B2 (ja)
EP (1) EP3170309B1 (ja)
JP (1) JP6452798B2 (ja)
KR (1) KR101968425B1 (ja)
CN (1) CN106664447B (ja)
AU (1) AU2015289591A1 (ja)
BR (1) BR112017000251A2 (ja)
ES (1) ES2874073T3 (ja)
TW (2) TWI679880B (ja)
WO (2) WO2016011237A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998765B2 (en) 2014-07-16 2018-06-12 Qualcomm Incorporated Transport stream for carriage of video coding extensions
US10306269B2 (en) 2014-10-10 2019-05-28 Qualcomm Incorporated Operation point for carriage of layered HEVC bitstream
US10419768B2 (en) * 2016-03-30 2019-09-17 Qualcomm Incorporated Tile grouping in HEVC and L-HEVC file formats
WO2020166643A1 (ja) * 2019-02-15 2020-08-20 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 符号化装置、復号装置、符号化方法、および復号方法
EP4097979A4 (en) 2020-02-29 2023-07-26 Beijing Bytedance Network Technology Co., Ltd. RESTRICTIONS ON HIGH-LEVEL SYNTAX ELEMENTS
WO2021233449A1 (en) 2020-05-22 2021-11-25 Beijing Bytedance Network Technology Co., Ltd. Reserved bits in general constraint information of a video

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL167288A (en) * 1997-04-01 2012-03-29 Sony Corp Image encryption device, image encryption method, image decryption device, image decryption method, and appropriate medium
KR20120083747A (ko) * 2011-01-18 2012-07-26 삼성전자주식회사 방송통신 융합형 서비스를 위한 전송 방법 및 장치
AU2012225416B2 (en) * 2011-03-10 2015-08-27 Vidyo, Inc. Signaling number of active layers in video coding
US9787979B2 (en) 2012-04-06 2017-10-10 Vidyo, Inc. Level signaling for layered video coding
US20140079116A1 (en) * 2012-09-20 2014-03-20 Qualcomm Incorporated Indication of interlaced video data for video coding
RU2015115467A (ru) 2012-09-28 2016-11-20 Шарп Кабусики Кайся Устройство декодирования изображений
US9432664B2 (en) * 2012-09-28 2016-08-30 Qualcomm Incorporated Signaling layer identifiers for operation points in video coding
US9554162B2 (en) 2012-11-12 2017-01-24 Lg Electronics Inc. Apparatus for transreceiving signals and method for transreceiving signals
KR20150092119A (ko) * 2012-11-30 2015-08-12 소니 주식회사 화상 처리 장치 및 방법
US10419778B2 (en) * 2013-01-04 2019-09-17 Sony Corporation JCTVC-L0227: VPS_extension with updates of profile-tier-level syntax structure
US20140301463A1 (en) * 2013-04-05 2014-10-09 Nokia Corporation Method and apparatus for video coding and decoding
CA2908853C (en) * 2013-04-08 2019-01-15 Arris Technology, Inc. Signaling for addition or removal of layers in video coding
US10567804B2 (en) 2014-01-08 2020-02-18 Qualcomm Incorporated Carriage of HEVC extension bitstreams and buffer model with MPEG-2 systems
US9998765B2 (en) 2014-07-16 2018-06-12 Qualcomm Incorporated Transport stream for carriage of video coding extensions

Similar Documents

Publication Publication Date Title
JP2017525276A5 (ja)
HRP20191066T1 (hr) Postupak za entropijsko dekodiranje segmenata odsječka
JP2016514931A5 (ja)
JP2019534626A5 (ja)
JP2016529782A5 (ja)
JP2019525659A5 (ja)
JP2018523376A5 (ja)
JP2017505019A5 (ja)
JP2016527785A5 (ja)
JP2017520161A5 (ja)
JP2016106482A5 (ja)
JP2016538760A5 (ja)
JP2015532551A5 (ja)
RU2017111475A (ru) Синтаксические структуры, указывающие на завершение кодированных областей
RU2016125119A (ru) Сигнализация опорных изображений
JP2015517281A5 (ja)
RU2016127197A (ru) Перенос потоков битов hevc-расширения и буферной модели с помощью mpeg-2-систем
RU2018135747A (ru) Устройство и способ обработки информации
RU2016138687A (ru) Устройство, способ и компьютерная программа для кодирования и декодирования видеоинформации
JP2017517195A5 (ja)
JP2016514425A5 (ja)
JP2017513352A5 (ja)
JP2017525248A5 (ja)
JP2016508011A5 (ja)
JP2016513916A5 (ja)