JP2017520064A - 振動式流量計およびデジタル周波数出力を生成する方法 - Google Patents

Abstract

コリオリ式流量計にシリアルデジタル周波数出力（ｄｉｇｉｔａｌ ｓｅｒｉａｌ ｆｒｅｑｕｅｎｃｙ ｏｕｔｐｕｔｓ）を生成する方法およびデバイスが提供されている。本発明は、与えられた入力クロックに対して理論的に最低のジッタ、最大可能パルス計数精度、最大可能絶対精度、容易に導入可能な他の特性（直角位相、パルス幅などを含む）を提供するともに、特別な外部ハードウェアを必要とせず、よって、ほとんどのマイクロコントローラに用いられている一般的に入手可能なシリアル型の出力ハードウェアを用いて構築（実現）されている。【選択図】図４

Description

本発明は、シリアルデジタル周波数出力（ｄｉｇｉｔａｌ ｓｅｒｉａｌ ｆｒｅｑｕｅｎｃｙ ｏｕｔｐｕｔｓ）を生成するためのデバイスおよび方法に関するものであり、とくにコリオリ式流量計で流量を示すためにシリアルデジタル周波数出力を生成することに関するものである。

従来、純粋に機械的なデバイスは、各回転毎にスイッチを作動させるようになっている基本的な回転車（ｓｐｉｎｎｉｎｇ ｗｈｅｅｌｓ）から周波数出力を形成していた。このタイプの出力は、確立されており、今日、さまざまな工業用途において広く必要とされている。

周波数出力（ＦＯ）とは、単一のラインのトグリング（ｔｏｇｇｌｉｎｇ、２つの状態の切り換え）により周波数を生成するデバイスからのデジタル出力のことである。流量を測定する工業分野では、周波数は所望の変数、たとえば質量流量に通常比例している。流量測定技術として、コリオリ式質量流量計に関して詳細に説明されている。

米国特許第4,491,025号および再発行特許第Ｒｅ31,450号において開示されているように、コリオリ式質量流量計はパイプラインを流れる物質に関する質量流量や他の情報を測定するように構成されている。通常、これらの流量計は流量計の電子機器の部分と、流量計センサの部分とを備えている。流量計センサは、直線構造または曲線構造を有する１つ以上のフローチューブを備えている。各フローチューブ構造は、単純曲げタイプ、ねじれタイプ、ラジアルタイプまたは組み合わせタイプでありうる一組の固有振動モードを有している。各導管は、これらの固有振動モードのうちの１つの振動モードで共振して振動するように駆動させることができる。物質が充填されている振動システムの固有振動モードは、フローチューブの質量およびフローチューブ内を流れる物質の質量の合計により部分的に規定される。コリオリ式流量計センサを物質が流れていない場合、フローチューブに沿った全ての部位は実質的に同一位相で振動する。物質がフローチューブを流れると、コリオリ加速度により、フローチューブに沿った部位は異なる位相を有するようになる。流量計センサの流入口側の位相はドライバの位相よりも遅れており、流量計センサの流出口側の位相はドライバの位相よりも進んでいる。

通常、コリオリ式流量計センサは、フローチューブに沿ったさまざまな部位にフローチューブの運動を表す正弦波信号を生成するために２つのピックオフを備えている。ピックオフから受け取られる正弦波信号の位相差は流量計の電子機器によって計算されるようになっている。２つのピックオフ信号間の位相差は、流量計センサを流れる物質の質量流量に比例する。図１にはコリオリ式流量計の一例が示されている。

流量計の電子機器は、ピックオフからピックオフ信号を受け取り、ピックオフ信号を処理して流量計センサを通り抜ける物質の質量流量、密度または他の特性を演算するようになっている。
複数の複雑な周辺機器とともに集積回路に実現されるマイクロコントローラがすべての流量計で一般的に用いられている。広く利用可能なマイクロコントローラは、市販のものなのでコストが安価であるものの、流量計用に特別に設計されたものではない。図２には、マイクロコントローラの一例が示されている。

瞬時流量の測定には「ジッタ」が低い（少ない）ことが重要である。ジッタは与えられた任意のパルスの周期の正確さに関するものであると定義される。たとえば、奇数個のパルスが９９．９Ｈｚであり、偶数個のパルスが１００．１Ｈｚならば、平均周波数は１００Ｈｚになるが、出力は０．１／１００または０．１％のジッタを有すると表現される。
総積分流量の測定には、精度が（分解能の点で）高であることが重要である。たとえば、１つのパルスが１ｇに等しい場合、９９８個のパルスが形成されてデバイスが１０００ｇを示したとすると、その出力は９９８／１０００または０．２％の精度を有しているといわれる。

周波数出力の他の特徴に関していえば、１つの周波数出力が、正の流れの場合に、他の周波数出力を９０°進ませ、負の流れの場合に、９０°遅らせる２重周波数出力という（一般的に直角位相と呼ばれる）クラスがある。もう一つ特徴は、非５０％デューティサイクル（ｎｏｎ−５０％ ｄｕｔｙ ｃｙｃｌｅ）要件に関するものである。周波数出力は、典型的には０．００１Ｈｚと１００００Ｈｚとの間という広い範囲にわたり機能しなければならないが、場合によってはそれよりも高いまたは低い周波数が必要となる場合もある。

上述のように、周波数出力を生成する１つの方法は、さまざまなタイプがある「多目的」デジタルハードウェアタイマ回路を用いることであり、通常マイクロコントローラで利用することが可能である。このアプローチでは、（典型的には、ｎによる除算機能および割り込み機能を備えている）ハードウェアタイマは、ある程度の時間、特定の周波数を出力するようにプログラムされている。しかしながら、このアプローチにはいくつかの欠点が存在する。得られた周波数がｎによる除算アルゴリズムから生じたものであるため、高周波数入力クロックの場合であってもかなりのジッタが生じてしまう。たとえば、入力クロックが１０ＭＨｚで、所望の出力が９９９９Ｈｚの場合、１００００Ｈｚ（１０００による除算）と９９９０．０１Ｈｚ（１００１による除算）との間でタイマを交互に切り替えなければならない。それに加えて、出力されたパルスの数を正確に追跡することができるアルゴリズムを作成するのも困難である。というのは、ハードウェアタイマの出力の位相整列（ｐｈａｓｅ ａｌｉｇｎｍｅｎｔ）がタイマカウンタの更新時間と同時に起こらないからである。第三の欠点は、多目的タイマが最大３２ビットしかないので約５ディケードの範囲しか提供することができないところ、８ディケード（ｅｉｇｈｔ ｄｅｃａｄｅｓ）が必要とされている。従って、異なる入力クロックおよびクロスオーバーしきい値を導入しなければならない。このことにより、不連続性が生じてしまい、このしきい値の下でジッタが増大し、パルス精度の維持がより複雑なものとなってしまう。最後に、「多目的」タイマの個々の特性に応じて、周波数出力の「他の特徴」、たとえば直角位相、パルス幅などを実現するのが非常に難しい場合もある。

周波数出力を生成するためのそれほど一般的でない方法は「レートマルチプレクサ（ｒａｔｅ ｍｕｌｔｉｐｌｅｘｅｒ）」を用いることである。このハードウェアは、マイクロコントローラにおいて利用することが一般的には可能ではないものの、ＡＳＩＣ（特定用途向けＩＣ）、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）または他の特注回路の中に組み込むことができる。このレートマルチプレクサは、必要な範囲を広げるのを容易にすること（その結果クロスオーバーが導入されない）と、パルス精度を維持するのを容易にすること（更新時間の位相整合が出力と常に一致する）とを含む、「多目的」タイマの方法の欠点のうちのいくつかを克服することができる。さらに、それがカスタム（特注の）ハードウェアにより実装されるので、周波数出力の「他の特徴」、たとえば直角位相およびパルス幅を容易に実現することが可能となる。しかしながら、レートマルチプレクサは外部ハードウェアを必要とし、ジッタを低く維持することに関しては次善の策（ｓｕｂ−ｏｐｔｉｍａｌ）でしかない（かつ決定的なものではない（ｎｏｎ−ｄｅｔｅｒｍｉｎｉｓｔｉｃ））。

レートマルチプレクサに加えて、周波数出力を発生させる他のいくつかの方法が考えられており、カスタムハードウェア（たとえば、ＡＳＩＣ、ＦＰＧＡなど）で実現可能である。しかしながら、そのようなオプションはすべて、部品の追加、信頼性の低下およびコストの上昇が存在するというレートマルチプレクサスキームと同様の基本的欠点を共有している。

最後に、アナログ電子機器を用いて周波数出力を発生させることができる。これは、純粋に機械的なデバイスとデジタル式の電子デバイスとの間の過渡期において一般的な選択肢であった。アナログ回路の一例としては電圧を周波数に変換する電圧制御発振機（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を挙げることができる。アナログという特性のため、変換は１００％正確なものとはいえない（たとえば、１Ｖを１０００Ｈｚに変換しようとして９９９．９Ｈｚまたは１０００．１Ｈｚに変換してしまう場合もある。これはアナログ成分の公差に起因するものである）。アナログ式電子機器では周波数出力はゼロに近いジッタを有しているが、この出力は、パルス計数精度が劣悪である。それに加えて、アナログ式電子機器にデジタルフィードバックを統合してパルス計数精度を補償することができるものの、このことは、遅延を引き起こし、絶対周波数精度を低下させてしまう。

従って、当該技術分野には、与えられた入力クロックのジッタ、パルス計数精度、絶対的精度を考慮し、直角位相およびパルス幅を含む「他の特徴」を実現する機能を有し、特定の外部ハードウェアを必要としないシリアルデジタル周波数出力を提供することにより上述の問題を克服するマイクロコントローラデバイスおよび方法の必要性が存在している。

本発明は、１つの与えられた入力クロックにとって理論的に最低のジッタ、最大可能パルス計数精度、最大可能絶対精度、「他の特徴」（直角位相、パルス幅など）容易に実現する機能を提供することにより上述の問題を克服し、当該技術を前進させるとともに、特別な外部ハードウェアを要求しないものである。

本発明の態様
本発明の１つの態様によれば、マイクロコントローラで周波数出力を生成する方法は、前もって決められた周期を有する入力クロック信号を初期化することと、前もって決められた周期に基づいてパラメータを計算することと、計算されたパラメータおよび前もって決められた流量周波数スケールに基づいて所望の周波数を計算することと、複数の端数パルス（ｆｒａｃｔｉｏｎａｌ ｐｕｌｓｅｓ）を計算することとであって、複数の端数パルスの各端数パルスを所望の周波数、入力クロック信号の前もって決められた周期および先行する端数パルスの値に基づいて計算する、ことと、計算された各端数パルスが出力パルス周期の半分以上である場合に出力状態をトグリングする（ｔｏｇｇｌｉｎｇ）ことにより所望の周波数を出力することとを含んでいる。

好ましくは、先行する端数パルスの値は、当該先行する端数パルスが初期の端数パルスである場合にはゼロにセットされる。
好ましくは、出力パルス周期は、入力クロック信号の前もって決められた周期、計算されたパラメータおよび前もって決められた流量周波数スケールに基づいて計算される。
好ましくは、メータ電子機器は瞬時流量を測定するように構成される。
好ましくは、メータ電子機器は、出力状態のトグリング回数および前もって決められた流量周波数スケールに基づいて総積分流量を測定するように構成される。
好ましくは、パラメータは流量である。

本発明の１つの態様によれば、振動式流量計（５）は、１つ以上のフローチューブ（１０３Ａ、１０３Ｂ）ならびに第一および第二のピックオフセンサ（１０５、１０５’）を有する流量計センサ組立体（１０）と、１つ以上のフローチューブ（１０３Ａ、１０３Ｂ）を振動させるように構成されるドライバ（１０４）と、１つ以上のピックオフセンサ（１０５、１０５’）およびドライバー（１０４）に結合されるメータ電子機器（２０）とを備えており、メータ電子機器（２０）は、前もって決められた周期を有する入力クロック信号を初期化し、前もって決められた周期に基づいてパラメータを計算し、パラメータおよび前もって決められた流量周波数スケールに基づいて所望の周波数を計算し、複数の端数パルスを計算し、この計算では、複数の端数パルスの各端数パルスを所望の周波数、入力クロック信号の前もって決められた周期および先行する端数パルスの値に基づいて計算し、計算された各端数パルスが出力パルス周期の半分以上である場合に出力状態をトグリングすることにより所望の周波数を出力するように構成されることにより周波数出力を生成するようになっている。

好ましくは、先行する端数パルスの値は、先行する端数パルスが初期の端数パルスである場合にゼロにセットされる。
好ましくは、出力パルス周期は、入力クロック信号の前もって決められた周期、計算されたパラメータおよび前もって決められた流量周波数スケールに基づいて計算される。
好ましくは、メータ電子機器は瞬時流量を測定するように構成される。
好ましくは、メータ電子機器は出力状態のトグリング回数および前もって決められた流量周波数スケールに基づいて総積分流量を測定するように構成される。
好ましくは、パラメータは流量である。

以下の図面では、同一の参照番号はすべての図面において同一の部品を表わしており、図面の縮尺は必ずしも均一ではない。
従来のコリオリ式流量計を示す図である。 従来のマイクロコントローラを示すブロックダイヤグラムである。 本発明のある実施形態にかかる例示的な周波数出力を示す図である。 本発明のある実施形態を示すフローチャートである。

図１〜図４および下記の記載には、本発明を最良のモードで作成および利用する方法を当業者に教示するための流量計の電子機器（ｆｌｏｗ ｍｅｔｅｒ ｅｌｅｃｔｒｏｎｉｃｓ）の具体的な実施形態が示されている。本発明の原理を教示するために、従来の流量計の電子機器の一部が単純化または省略されている。当業者にとって明らかなように、これらの実施形態の変形例もまた本発明の技術範囲内に含まれるものである。また、当業者にとって明らかなように、下記の記載の構成要素をさまざまな方法で組み合わせて本発明の複数の変形例を形成することもできる。従って、本発明は、下記に記載の特定の実施形態に限定されるものではなく、特許請求の範囲、その均等物によってのみ限定されるものである。

図１には、従来のコリオリ式流量計５が示されている。限定するわけではないが本発明の実施形態の一例として、コリオリ式質量流量計および振動式密度計を含む振動式導管型センサを挙げることができる。例示的な実施形態にかかるコリオリ式流量計５はコリオリ式流量計センサ組立体１０とメータ電子機器２０とを備えている。メータ電子機器２０は、パス１００を介してセンサ組立体１０に接続され、パス２６を介して質量流量、密度、体積流量、総質量流量の情報および他の情報を提供するようになっている。パス２６は、知られている流量計の設計に従って複数の通信チャンネルで情報を搬送するようになっている複数の出力ポートのことである（図１に図示せず）。

流量計センサ組立体１０は、一対のフランジ１０１、１０１’と、マニホルド１０２と、フローチューブ１０３Ａ、１０３Ｂとを有している。フローチューブ１０３Ａ、１０３Ｂには、ドライバ１０４と、ピックオフセンサ１０５、１０５’と、温度センサ１０７とが接続されている。ブレースバー１０６、１０６’は軸線ＷおよびＷ’を規定する働きをし、各フローチューブはそれを中心として振動するようになっている。

測定する流動物質を運ぶ配管システム（図1に図示せず）の中に流量計センサ組立体１０が挿入されると、物質がフランジ１０１を通って流量計センサ組立体１０の中に流入し、マニホルド１０２を通り、ここで、物質がフローチューブ１０３Ａ、１０３Ｂの中へ流入し、フローチューブ１０３Ａ、１０３Ｂを流れ、マニホルド１０２の中へ戻り、フランジ１０から流量計センサ組立体１０の外へ流出する。フローチューブ１０３Ａ、１０３Ｂは、曲げ軸線Ｗ−Ｗ、Ｗ’−Ｗ’に対して実質的に同一の質量分布、慣性モーメントおよび弾性モジュールを有するように、選択され、マニホルド１０２に適切に取り付けられる。フローチューブ１０３Ａ、１０３Ｂは、マニホルド１０２から外側に向けてほぼ並列に延出している。フローチューブ１０３Ａ、１０３Ｂは、それぞれ対応する曲げ軸線ＷおよびＷ’に対して流量計の第一の逆位相曲げモードと呼ばれるモードで、互に反対方向にドライバ１０４により振動させられるようになっている。このドライバ１０４は、マグネットがフローチューブ１０３’にマウントされ、それとは反対側のコイルがフローチューブ１０３にマウントされ、交流電流を流してこれらのフローチューブを振動させるようになっているような複数の周知の構成のうちのいずれの１つの構成を有していてもよい。メータ電子機器２０により適切なドライブ信号がリード線１１０を介してドライバ１０４へ加えられるようになっている。

ピックオフセンサ１０５、１０５’は、フローチューブの振動を測定するために、フローチューブ１０３Ａ、１０３Ｂのうちの少なくとも１つのフローチューブの両端部に取り付けられている。フローチューブ１０３Ａ、１０３Ｂが振動すると、ピックオフセンサ１０５、１０５’が第一のピックオフ信号および第二のピックオフ信号を生成する。第一のピックオフ信号および第二のピックオフ信号はリード線１１１、１１１’に加えられるようになっている。
温度センサ１０７は、フローチューブ１０３Ａ、１０３Ｂのうちの少なくとも１つのフローチューブに取り付けられている。温度センサ１０７は、システムの温度についての式を修正するためにフローチューブの温度を測定する。温度信号は、パス１１２を通じて、温度センサ１０７から流量計の電子機器２０まで伝えられるようになっている。

メータ電子機器２０は、リード線１１１、１１１’にそれぞれ現われる第一のピックオフ信号および第二のピックオフ信号を受け取る。流量計の電子機器２０は、第一のピックオフ信号および第二のピックオフ信号を処理して流量計センサ組立体１０を流れる物質の質量流量、密度または他の特性を算出する。この算出された情報は、メータ電子機器２０によりパス２６を介して利用手段（図１に図示せず）に提供される。例示的な実施形態では、流量計の電子機器２０は周波数出力を生成するために（図２に示されているような）例示的なマイクロコントローラを有している。

図２には、従来の例示的なマイクロコントローラのブロックダイヤグラムが例示されている。ある実施形態では、例示的なマイクロコントローラはコアとさまざまな周辺機器とを有している。実施形態によっては、コアはマイクロコントローラの演算を行う部分である場合もある。実施形態によっては、周辺機器には、システムの構成部品、さまざまなメモリ、クロック、安全性および完全性部、アナログ部、タイマ、通信インターフェースおよび人間−機械インターフェース（ＨＭＩ）、（マン−マシンインタフェース（ＭＭＩ）としても知られている）が含まれている場合もある。例示的なマイクロコントローラの一部として、周波数出力を発生させるために用いることができる周辺機器には、タイマ／カウンター、汎用入出力ピン（ＧＰＩＯ）およびさまざまなシリアルストリームインターフェース、たとえばＵＡＲＴＳ、ＳＰＯＲＴＳ、Ｉ２Ｃ、ＳＰＩおよびＩ２Ｓが含まれる。本発明のある態様によれば、周波数出力は、ＧＰＩＯに物理的に現れるようになっていてもよいしまたはシリアルベースの通信インターフェース（たとえば、Ｉ２Ｃ、ｉ２ＳもしくはＳＰＩ）のうちの１つに物理的に現われるようになっていてもよい。

図３には、本発明にかかる周波数出力の例示的な実施形態が示されている。この例では、動作時、流量の如きパラメータが１Ｈｚで周期的に既知の方法により算出されるようになっている。Ｔ（ｓ）＝１／ｆ（Ｈｚ）であるので、時間間隔（Ｔ）＝０〜１秒、１〜２秒および２〜３秒について流量の如きパラメータを求めるのに用いられるようになっていてもよい。

所望の出力周波数の算出の際、ユーザによる選択が可能な流量計算レート（ｍ）が用いられる（以下の段落に記載されている）。図３の例では、第一の期間（Ｔ＝０〜１秒）の間、ユーザが流量計算レート（ｍ）として１００ｇ／ｓを選択し、流量が決定されるごとにその流量に対応する所望の周波数も決定され、その周波数が次の期間の流量が決定されるまで出力されるようになっている。第一の期間の例では、１０Ｈｚという所望の周波数は、計算された流量（ｍ）と、ユーザにより入力された前もって決められた流量周波数スケール（ｘ）またはレート当たりの周波数とに基づいて決定される。たとえば、１００ｇ／ｓという既知の流量を用いて１０Ｈｚという所望の周波数を得るためには、ユーザにより入力される前もって決められた流量周波数スケール（ｘ）は０．１である。

図３に示されているように、第一の期間の所望の周波数が１０Ｈｚであると１０個のフルパルス（ｗｈｏｌｅ ｐｕｌｓｅｓ）が出力されることになり、各パルス推移がトグル出力状態（ｔｏｇｇｌｅｄ ｏｕｔｐｕｔ ｓｔａｔｅ、たとえば、高から低または低から高）を表わしている。
第二の期間（Ｔ＝１〜２秒）の間、たとえば、既知の演算方法を用いて、流量が８ｇ／ｓであると再計算されている。第二の期間の例では、０．８Ｈｚという所望の周波数は、８ｇ／ｓという計算された流量（ｍ）と、０．１というユーザにより入力される前もって決められた流量周波数スケール（ｘ）（レート当たりの周波数としても知られている）とに基づいて決定されている。

図３に示されているように、第二の期間の間、ユーザが０．８Ｈｚの周波数で算出される流量を必要とするので、「０．８」個のフルパルスが出力されることになる。この例では、１つのパルス推移（トグル出力状態に対応）のみが生じており、１つのフルパルスはまだ出力されていない。従って、Ｔ＝２秒においては、パルスの端数部分が、「残された」ままであり、第三の期間（Ｔ＝２〜３秒）でそのことを考慮に入れなければならない。本発明の実施形態の中には、この状況は端数パルス周期（ＦＰ）により考慮されるようになっているものもある。以下の段落に記載のアルゴリズムおよび表に述べられているように、端数パルス周期（ＦＰ）は、所望の周波数（ｍ＊ｘ）、初期化された入力クロック周期（ｐ）および先行端数パルス（ＦＰ）に基づいて算出することができる：（ＦＰ＝ＦＰ＋（ｍ＊ｘ＊ｐ））。

図３のさらなる詳細についていえば、例示的な実施形態では、初期化された入力クロック周期（ｐ）は２０Ｈｚに設定されている。毎秒２０Ｈｚの例で、次のアルゴリズムが流量計内の例示的なマイクロコントローラによって実行され、各入力クロック周期（ｐ）の所望の出力状態が決定、セットされる。
基本的なアルゴリズムは次の計算によって定義される：

（入力）：現在の流量＝ｍ （たとえば、１００ｇ／ｓ）
（定数）：レート当たりの周波数＝ｘ（たとえば、１０Ｈｚ＝１００ｇ／ｓ、ｘ＝０．１）
入力クロック周期＝ｐ （たとえば、２０Ｈｚ、ｐ＝０．０５Ｓ）
（状態変数）： 現在の出力状態
端数パルス

<各入力クロック周期の間>
端数パルス＝端数パルス＋（ｍ＊ｘ＊ｐ）
Ｉｆ（端数パルス>＝０．５）｛
端数パルス＝端数パルス−０．５；
出力状態をトグリングする
｝

次の表は、図３に適用した場合のアルゴリズムの計算および出力を示す入力クロック周期の一例による入力クロック周期である。

時間 流量 所望の周波数 ｍ＊ｘ＊ｐ 端数パルス 出力状態
０．００ｓ １００ｇ／ｓ １０Ｈｚ ０．５ ０＋０．５>＝０ 低
０．０５ｓ ０＋０．５>＝０ 高
０．１０ｓ ０＋０．５>＝０ 低
０．１５ｓ ０＋０．５>＝０ 高

０．９５ｓ ０＋０．５>＝０ 高
１．００ｓ ８ｇ／ｓ ０．８Ｈｚ ０．０４ ０＋０．０４>＝.０４ 高
１．０５ｓ ．０４＋．０４>＝．０８ 高
１．１０ｓ ．０８＋．０４>＝．１２ 高

１．１５ｓ ．１２＋．０４>＝．１６ 高
１．５５ｓ ．４４＋．０４>＝．４８ 高
１．６０ｓ ．４８＋．０４>＝．０２ 低
１．６５ｓ ．０２＋．０４>＝．０６ 低

１．９５ｓ ．２６＋．０４>＝．３０ 低
２．００ｓ ５０ｇ／ｓ ５Ｈｚ ０．２５ ．３０＋．２５>＝．０５ 低
２．０５ｓ ．０５＋．２５>＝．３０ 低
２．１０ｓ ．３０＋．２５>＝．０５ 高
２．１５ｓ ．０５＋．２５>＝．３０ 高
２．２０ｓ ．３０＋．２５>＝．０５ 低

端数パルス（ＦＰ）の一例として、第二の期間（Ｔ＝１〜２秒）の中に出力されていない０．８Ｈｚの「残り」がアキュムレータ内の「０．３０」の値によって第三の期間（Ｔ＝２〜３秒）内で追跡（記録）されている。第三の期間（Ｔ＝２〜３秒）における初期値として用いられている「０．３０」は１．９５秒において残された量である。
また、上述の表および図３に示されているように、推移と推移との間の時間（出力状態が低いまままたは高いまま）は所望の出力周波数の周期のことである。

所望の出力周波数の周期を活用することによって、流量計は瞬時流量を測定することができる。たとえば、例示的な出力周期の間、式Ｔ（ｓ）＝ １／ｆ（Ｈｚ）およびレート当たりの周波数（ｘ）を用いて、瞬時流量を次の式によって求めることができる：

瞬時流量（ｇ／ｓ）＝所望の周波数（Ｈｚ）／レート（ｘ）当たりの周波数

さらに、総積分流量も、トグル出力状態の数を数えてレート当たりの周波数（ｘ）を考慮することにより求めることが可能である。たとえば、図３では、第一の期間（Ｔ＝０〜１秒）の間では、１０個のトグル出力状態×０．１のレート当たりの周波数（ｘ）＝１００ｇ／ｓの総積分流量となる。

図３に記載の１０Ｈｚが１００ｇ／ｓに対応する上述の例とは対照的に、他の実施形態では、たとえば１００Ｈｚが１００ｇ／ｓに対応するようになっていてもよい。この新たな例では、フルパルスはそれぞれ１ｇに対応しうる。従って、本発明は、レート当たりの周波数（ｘ）のいかなる特定の特性により制限されることを意図したものではない。

同様に、本発明は、入力クロック周期（ｐ）の周波数の特性により制限されるものでもない。一例としておよび上述の段落に言及されているように、本発明は与えられた入力クロック周期（ｐ）においてジッタを正確に表す情報を提供する。本発明は、最大ジッタのパーセンテージを求めるために次の式を用いることが可能である：

最大ジッタ（％）＝最大出力周波数（Ｈｚ）／入力クロック周波数（Ｈｚ）

上述の式を使用して、０〜１０ｋＨｚの周波数出力と０．１％未満のジッタが望まれる場合、１０ＭＨｚの入力クロック（ｐ）が必要となる。

図４には、本発明のある実施形態にかかるフローチャートが示されている。ステップ４０１では、複数の周期のうちの前もって決められた周期を有する入力クロック信号が初期化される。次いでステップ４０２では、入力クロック周期が経過したか否かが判断される。その際、入力クロックは前もって決められた一定の周波数として確立される。たとえば、入力クロックが１ＭＨｚならば、入力クロックの各周期は１ｕＳとなる。従って、入力クロックは設計のうちのユーザによる選択が可能な部分であり、故に、前もって決められるものである。本発明の実施形態によっては、入力クロックは流量計内で最も速いクロックである場合もある。動作時、入力クロックが最も速いクロックでなかった場合、入力クロック周期が経過した時を判断するために、ポーリングまたはソフトウェア割り込みなどの如きさまざまな方法を用いることが可能である。

入力クロック周期が経過した場合、ステップ４０３で、新たな流量を計算しうるような十分な数のクロック入力周期が経過したか否かが判断される。これは、「ユーザによる選択が可能な流量計算レート（ｍ）」に関連するものである。たとえば、入力クロックが１０，０００Ｈｚで、ユーザが１０Ｈｚで流量を計算することを望んでいる場合、流量計算毎に、１００個（１０，０００Ｈｚ／１０Ｈｚ＝１００）の入力クロックが経過することなる。

ステップ４０３で「ＹＥＳ」と判断された場合、ステップ４０４では新たな流量が計算される。新らたな流量を計算することによって、流量（ｍ）の計算結果およびユーザにより入力される前もって決められた流量周波数スケール（ｘ）に基づいて所望の周波数（ｍ＊ｘ）を計算することが可能となる。ステップ４０３で「ＮＯ」と判断された場合、ステップ４０５では、所望の周波数（ｍ＊ｘ）、初期化された入力クロック周期および先行する端数パルス（ＦＰ）に基づいて端数パルス周期（ＦＰ）が計算される（ＦＰ＝ＦＰ＋（ｍ＊ｘ＊ｐ））。しかしながら、先行する端数パルスが第一の端数パルスである場合、先行する端数パルスはゼロにセットされうる。

ステップ４０６では、端数パルス周期が出力パルス周期の半分または０．５以上であるか否かが判断される。出力パルス周期は周波数との関連（ｐ＝１／ｆ）で決定される。従って、端数パルス周期は出力周期が経過している期間に相当する。端数パルスが０．５以上でない場合、得られたパルス周期はステップ４０２へ入力される。
ステップ４０６の端数パルスが０．５以上である場合、ステップ４０７で、端数パルスが式ＦＰ＝ＦＰ−０．５によって調節される。ここで、端数パルスは、残りの値を表わしたものであり、出力状態のトグリングを引き起こす。

ステップ４０８では、端数パルス周期が出力パルス周期の半分以上である場合、出力状態をトグリングすることにより、個々の流量について所望の周波数を提供する。次いで、得られた端数パルスがステップ４０２へ入力されてループ内のオペレーションが継続される。
例示的な実施形態の中には、処理負荷を軽減させるためにマイクロコントローラに通常「搭載（ｏｎ−ｂｏａｒｄ）」されるシリアル出力ハードウェアが用いられるものもある。このタイプのハードウェアとしては、限定するわけではないがＩ２Ｓ、ＳＰＩ、ＵＳＡＲＴＳ／ＡＲＴＳ、「ＳＰＯＲＴＳ」およびいくつかの種類のＪＴＡＧポートなどを挙げることができる。さらに、処理負荷を軽減させるためにＤＭＡも用いることもできる。

さまざまなタイプのシリアル出力ハードウェア（たとえば、ＳＰＩ、ＤＭＡなど）を組込むために、出力状態の「ブロック」が前もって計算され、次いでハードウェアに与えられ、「入力クロック速度」で出力される。このことは、各出力計算のオーバーヘッドを削減させることにより帯域幅要件を減らすという点で有利である。たとえば、ＳＰＩの場合、８、１６または３２の出力状態のブロックを前もって計算し、次いで標準のＳＰＩハードウェアにより「自動的に」出力することが可能となる。さらに、ブロックサイズを任意の所望のサイズへと大きくするためにＤＭＡを用いることが可能となる。

有利なことには、本発明は、「他の複数の特徴」（直角位相、パルス幅など）のうちのいずれかを組み入れて容易に向上させることが可能である。
有利なことには、本発明は、任意の所望の周波数出力範囲にわたって完全に拡大縮小が可能であり、演算を実行するために選択される特定のデータタイプおよび入力クロック周波数の分解能によってのみ制限される。実施形態によっては、標準型データタイプとしては、整数タイプ（たとえば、８ビット、１６ビット、３２ビットもしくは６４ビット）または浮動小数点タイプ（典型的には、ＩＥＥＥ５３４の単精度もしくは倍精度）を挙げることができる。

本明細書には、本発明の最良の形態を実施または利用する方法を当業者に教示するための特定の実施形態が記載されている。本発明の原理を教示するために、従来技術の一部が単純化または省略されている。当業者にとって明らかなように、これらの実施形態の変形例もまた本発明の技術範囲内に含まれる。
上述の実施形態の詳細な記載は、本発明の技術範囲内に含まれるものとして本発明者が考えているすべての実施形態を完全に網羅するものではない。さらに正確にいえば、当業者にとって明らかなように、上述の実施形態のうちの一部の構成要素をさまざまに組み合わせてまたは除去してさらなる実施形態を作成してもよいし、また、このようなさらなる実施形態も本発明の技術範囲内、教示範囲内に含まれる。また、当業者にとって明らかなように、本発明の技術、教示の範囲に含まれるさらなる実施形態を作成するために、上述の実施形態を全体的にまたは部分的に組み合わせてもよい。
以上のように、本発明の特定の実施形態または実施例が例示の目的で記載されているが、当業者にとって明らかなように、本発明の技術範囲内において、さまざまな変更が可能である。本明細書に記載の教示を上述のかつそれに対応する図に記載の実施形態とは異なる実施形態に適用されてもよい。従って、本発明の技術範囲は下記の請求項によって決められる。

次の表は、図３に適用した場合のアルゴリズムの計算および出力を示す入力クロック周期の一例による入力クロック周期である。

時間 流量 所望の周波数 ｍ＊ｘ＊ｐ 端数パルス 出力状態
０．００ｓ １００ｇ／ｓ １０Ｈｚ ０．５ ０＋０．５>＝０ 低
０．０５ｓ ０＋０．５>＝０ 高
０．１０ｓ ０＋０．５>＝０ 低
０．１５ｓ ０＋０．５>＝０ 高

０．９５ｓ ０＋０．５>＝０ 高
１．００ｓ ８ｇ／ｓ ０．８Ｈｚ ０．０４ ０＋０．０４>＝.０４ 高
１．０５ｓ ．０４＋．０４>＝．０８ 高
１．１０ｓ ．０８＋．０４>＝．１２ 高

１．１５ｓ ．１２＋．０４>＝．１６ 高
１．５５ｓ ．４４＋．０４>＝．４８ 高
１．６０ｓ ．４８＋．０４>＝．０２ 低
１．６５ｓ ．０２＋．０４>＝．０６ 低

１．９５ｓ ．２６＋．０４>＝．３０ 低
２．００ｓ ５０ｇ／ｓ ５Ｈｚ ０．２５ ．３０＋．２５>＝．０５ 高
２．０５ｓ ．０５＋．２５>＝．３０ 高
２．１０ｓ ．３０＋．２５>＝．０５ 低
２．１５ｓ ．０５＋．２５>＝．３０ 低
２．２０ｓ ．３０＋．２５>＝．０５ 高

Claims (12)

1. マイクロコントローラで周波数出力を生成する方法であって、
   前もって決められた周期を有する入力クロック信号を初期化するステップと、
   前記前もって決められた周期に基づいてパラメータを計算するステップと、
   前記パラメータおよび前もって決められた流量周波数スケールに基づいて所望の周波数を計算するステップと、
   複数の端数パルスを計算することであって、前記複数の端数パルスの各端数パルスを前記所望の周波数、前記入力クロック信号の前記前もって決められた周期および先行する端数パルスの値に基づいて計算する、ステップと、
   計算された前記各端数パルスが出力パルス周期の半分以上である場合に出力状態をトグリングすることにより前記所望の周波数を出力するステップと
   を含む、方法
2. 前記先行する端数パルスが初期の端数パルスである場合、前記先行する端数パルスの値が０にセットされる、請求項１に記載の方法。
3. 前記出力パルス周期が、前記入力クロック信号の前記前もって決められた周期、計算された前記パラメータおよび前記前もって決められた流量周波数スケールに基づいて計算される、請求項１に記載の方法。
4. 前記メータ電子機器が瞬時流量を測定するように構成される、請求項１に記載の方法
5. 前記メータ電子機器が、前記出力状態のトグリング回数および前記前もって決められた流量周波数スケールに基づいて総積分流量を測定するように構成される、請求項１に記載の方法。
6. 前記パラメータは流量である、請求項１に記載の方法。
7. 振動式流量計（５）であって、
   １つ以上のフローチューブ（１０３Ａ、１０３Ｂ）ならびに第一および第二のピックオフセンサ（１０５、１０５’）を有する流量計センサ組立体（１０）と、
   前記１つ以上のフローチューブ（１０３Ａ、１０３Ｂ）を振動させるように構成されるドライバ（１０４）と、
   前記第一および第二のピックオフセンサ（１０５、１０５’）と結合され、前記ドライバ（１０４）と結合されるメータ電子機器（２０）とを備えており、
   前記メータ電子機器（２０）が、
   前もって決められた周期を有する入力クロック信号を初期化し、
   前記前もって決められた周期に基づいてパラメータを計算し、
   前記パラメータおよび前もって決められた流量周波数スケールに基づいて所望の周波数を計算し、
   複数の端数パルスを計算し、
   前記計算では、前記複数の端数パルスの各端数パルスを前記所望の周波数、前記入力クロック信号の前記前もって決められた周期および先行する端数パルスの値に基づいて計算し、
   計算された前記各端数パルスが出力パルス周期の半分以上である場合に出力状態をトグリングすることにより前記所望の周波数を出力するように構成されることにより周波数出力を生成するように構成されてなるメータ電子機器である、振動式流量計（５）。
8. 前記先行する端数パルスが初期の端数パルスである場合、前記先行する端数パルスの値が０にセットされる、請求項７に記載の振動式流量計（５）。
9. 前記出力パルス周期が、前記入力クロック信号の前記前もって決められた周期、計算された前記パラメータおよび前記前もって決められた流量周波数スケールに基づいて計算されるように構成されてなる、請求項７に記載の振動式流量計（５）。
10. 前記メータ電子機器が瞬時流量を測定するように構成されてなる、請求項７に記載の装置。
11. 前記メータ電子機器が、前記出力状態のトグリング回数および前記前もって決められた流量周波数スケールに基づいて総積分流量を求めるように構成されてなる、請求項７に記載の振動式流量計（５）。
12. 前記パラメータは流量である、請求項７に記載の振動式流量計（５）。

Images