JP2017519431A - デュアル利得制御を用いたキャリアアグリゲーション増幅器 - Google Patents

デュアル利得制御を用いたキャリアアグリゲーション増幅器 Download PDF

Info

Publication number
JP2017519431A
JP2017519431A JP2016568818A JP2016568818A JP2017519431A JP 2017519431 A JP2017519431 A JP 2017519431A JP 2016568818 A JP2016568818 A JP 2016568818A JP 2016568818 A JP2016568818 A JP 2016568818A JP 2017519431 A JP2017519431 A JP 2017519431A
Authority
JP
Japan
Prior art keywords
amplification stage
gain
transistor
coupled
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016568818A
Other languages
English (en)
Other versions
JP6181328B2 (ja
Inventor
ユーセフ、アーメド・アブデル・モネン
アブデル・ガーニー、エハブ・アーメド・ソビー
チャン、リ−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2017519431A publication Critical patent/JP2017519431A/ja
Application granted granted Critical
Publication of JP6181328B2 publication Critical patent/JP6181328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/489—A coil being added in the source circuit of a common source stage, e.g. as degeneration means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

装置が、第１のキャリア信号を増幅するように構成された第１の増幅ステージと、第２のキャリア信号を増幅するように構成された第２の増幅ステージとを含む。第１の増幅ステージは、第２の増幅ステージに直流（ＤＣ）結合される。第１の回路が、第１の増幅ステージに結合され、第１の増幅ステージの第１の利得を制御するように構成される。第１の回路は、第１の増幅ステージの第１の出力からの第１のブリード電流を選択的にダイバートするように構成された第１の利得制御トランジスタを含む。第２の回路が、第２の増幅ステージに結合され、第１の利得から独立して第２の増幅ステージの第２の利得を制御するように構成される。第２の回路は、第２の増幅ステージの第２の出力からの第２のブリード電流を選択的にダイバートするように構成された第２の利得制御トランジスタを含む。

Description

関連出願の相互参照
[0001]本出願は、その内容全体が参照により本明細書に明確に組み込まれる、共通に所有される、２０１４年５月２３日に出願された米国仮特許出願第６２／００２，７５１号、および２０１５年３月１０日に出願された米国非仮特許出願第１４／６４３，８５４号からの優先権を主張する。
分野
[0002]本開示は、一般に電子機器（electronics）に関し、より詳細には、送信機および受信機に関する。
関連技術の説明
[0003]無線周波数（ＲＦ）トランシーバでは、通信信号が、一般に、受信チェーンと呼ばれることがある受信回路（circuitry）によって受信され、ダウンコンバートされる。受信チェーンは、一般に、通信信号中に含まれている情報を復元するために、受信フィルタ、低雑音増幅器（ＬＮＡ：low noise amplifier）、ミキサ、局部発振器（ＬＯ）、電圧制御発振器（ＶＣＯ）、ベースバンドフィルタ、および他の構成要素を含む。トランシーバは、別のトランシーバ中の受信機への通信信号の送信を可能にする回路をも含む。トランシーバは、一般に周波数バンドと呼ばれる、複数の周波数範囲にわたって動作することが可能であり得る。その上、同じ周波数バンド中にあり得るが、周波数が重複しないことがある、不連続キャリア（non-contiguous carrier）と呼ばれる構成（an arrangement）であり得る複数のキャリア信号を使用して動作するように、単一のトランシーバが構成され得る。
[0004]いくつかの事例では、単一の送信機または受信機が、複数の送信周波数および／または複数の受信周波数を使用して動作するように構成される。受信機が２つまたはそれより多い受信信号を同時に受信することが可能であるように、２つまたはそれより多い受信経路が並行して動作させられ得る。そのようなシステムは「キャリアアグリゲーション（carrier-aggregation）」システムと呼ばれることがある。「キャリアアグリゲーション」という用語は、インターバンドキャリアアグリゲーションおよびイントラバンドキャリアアグリゲーションを含むシステムを指すことがある。イントラバンドキャリアアグリゲーションは、同じ通信バンド中の２つの別個のキャリア信号の処理を指す。インターバンドキャリアアグリゲーションは、異なる通信バンド中にある２つの別個のキャリア信号の処理を指す。
[0005]受信機アーキテクチャは、同時ダウンリンクチャネルをサポートするために複数のＬＮＡを使用し得る。ＬＮＡ入力は、トランシーバとインターフェースするために使用される無線周波数（ＲＦ）接続の数を低減するために、互いに接続され得る。ＬＮＡ（LNAs）は、スタンドアロンと同時の両方で動作し得る。スタンドアロン動作は、一度に単一のキャリア信号において動作することを指し、同時動作は、同時に２つまたはそれより多いキャリア信号において動作することを指す。ＬＮＡ（LNAs）の出力は、異なるダウンリンクチャネル間の絶縁を行うために分離される。ＬＮＡ（LNAs）は、複数のキャリア上で同時に動作しているときの異なる信号経路間の雑音結合および／または入力整合の劣化により、単一のキャリア上で独立して動作しているときと比較して、複数のキャリア上で同時に動作しているときに、劣化した雑音指数（ＮＦ：noise figure）を呈することがある。
[0006]図（figures）において、別段に規定されていない限り、様々な図（views）の全体を通して、同様の参照番号は同様の部分を指す。「１０２ａ」または「１０２ｂ」などの英文字名称をもつ参照番号について、英文字名称は、同じ図中に存在する２つの同様の部分または要素を区別し得る。参照番号が、すべての図において同じ参照番号を有するすべての部分を包含することが意図されるとき、参照番号に対する英文字名称は省略され得る。
[0007]ワイヤレス通信システムと通信するワイヤレスデバイスを示す図。 [0008]図１のワイヤレスデバイスによって使用され得る連続イントラバンドキャリアアグリゲーション（ＣＡ）の一例を示すグラフ図。 [0009]図１のワイヤレスデバイスによって使用され得る不連続イントラバンドＣＡの一例を示すグラフ図。 [0010]図１のワイヤレスデバイスによって使用され得る同じバンドグループにおけるインターバンドＣＡの一例を示すグラフ図。 [0011]図１のワイヤレスデバイスによって使用され得る異なるバンドグループにおけるインターバンドＣＡの一例を示すグラフ図。 [0012]図１のワイヤレスデバイス中に含まれ得る構成要素を示すブロック図。 [0013]図１のワイヤレスデバイス中に含まれ得るＬＮＡとトランスフォーマ回路（circuit）との例示的な実施形態を示す図。 [0014]図１のワイヤレスデバイスにおいて実行され得る方法の例示的な実施形態を示す図。
詳細な説明
[0015]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利であると解釈されるべきであるとは限らない。
[0016]また、本明細書では、「アプリケーション」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなど、実行可能なコンテンツを有するファイルを含み得る。さらに、本明細書で言及する「アプリケーション」は、開かれる必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなど、本来実行可能でないファイルを含み得る。
[0017]「コンテンツ」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなど、実行可能なコンテンツを有するファイルを含み得る。さらに、本明細書で言及する「コンテンツ」はまた、開かれる必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなど、本来実行可能でないファイルを含み得る。
[0018]本明細書で使用する「スタンドアロン動作」という用語は、低雑音増幅器（ＬＮＡ）など、増幅器が一度に単一のキャリア信号において動作することを指し、「同時動作」という用語は、ＬＮＡなど、増幅器が、同時に２つまたはそれより多いキャリア信号において動作することを指す。
[0019]図１は、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す図である。ワイヤレス通信システム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標））システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ：Evolution-Data Optimized）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と１つのシステムコントローラ１４０とを含むワイヤレス通信システム１２０を示している。概して、ワイヤレス通信システムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。
[0020]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレス通信システム１２０と通信し得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite system）中の衛星（たとえば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
[0021]ワイヤレスデバイス１１０は、複数のキャリア上での動作を含む、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。ワイヤレスデバイス１１０は、ローバンド（ＬＢ）周波数バンドグループ（たとえば、１つまたは複数の周波数バンド中に含まれる最高周波数が１０００メガヘルツ（ＭＨｚ）を超えない１つまたは複数の周波数バンドの「バンドグループ」）、ミッドバンド（ＭＢ）周波数バンドグループ（たとえば、１つまたは複数の周波数バンド中に含まれる最低周波数が１０００ＭＨｚを超え、１つまたは複数の周波数バンド中に含まれる最高周波数が２３００ＭＨｚを超えない１つまたは複数の周波数バンドのバンドグループ）、および／またはハイバンド（ＨＢ）周波数バンドグループ（たとえば、１つまたは複数の周波数バンド中に含まれる最低周波数が２３００ＭＨｚを超える１つまたは複数の周波数バンドのバンドグループ）中で動作することが可能であり得る。たとえば、ローバンドは６９８〜９６０ＭＨｚをカバーし得、ミッドバンドは１４７５〜２１７０ＭＨｚをカバーし得、ハイバンドは２３００〜２６９０ＭＨｚと３４００〜３８００ＭＨｚとをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、バンドの３つのグループ（またはバンドグループ）を指し、各バンドグループは、いくつかの周波数バンド（または単に、「バンド」）を含む。いくつかの実装形態では、各バンドは、２００ＭＨｚよりも小さいかまたはそれに等しいバンド幅を有し得、１つまたは複数のキャリアを含み得る。各キャリアは、ＬＴＥでは２０ＭＨｚまでカバーし得る。ＬＴＥリリース１１は３５個のバンドをサポートし、それらのバンドは、ＬＴＥ／ＵＭＴＳバンドと呼ばれ、３ＧＰＰ（登録商標） ＴＳ３６．１０１に記載されている。
[0022]ワイヤレスデバイス１１０は、図４に関してさらに詳細に説明するような、独立して制御可能な利得を有する、複数のＤＣ結合された増幅ステージを有する増幅器を含み得る。動作のキャリアアグリゲーションモードでは、ワイヤレスデバイス１１０は、異なる増幅器ステージにおいて異なるキャリア信号を増幅し得る。動作の非キャリアアグリゲーションモードでは、ワイヤレスデバイス１１０は、互いに並列に動作する複数の増幅器ステージにおいてキャリア信号を増幅し得る。複数の増幅器ステージの利得は、独立して制御可能であるので、ワイヤレスデバイス１１０は、異なる基地局からおよび／または異なるワイヤレスネットワークから受信されたキャリア信号など、異なるエネルギーレベルを有するキャリア信号を処理する間、改善された性能を与え得る。ワイヤレスデバイス１１０は、単一要素整合ネットワークを使用する単一の増幅器において、インターバンドおよびイントラバンドキャリアアグリゲーションなど、様々なキャリアアグリゲーションモードをサポートし得る。その結果、より複雑な整合ネットワークおよび非ＤＣ結合された増幅ステージを使用する増幅器と比較して、増幅器のチップ面積およびコストが低減され得る。
[0023]概して、キャリアアグリゲーション（ＣＡ）は、２つのタイプ、すなわちイントラバンドＣＡとインターバンドＣＡとに分類され得る。イントラバンドＣＡは、同じバンド内の複数のキャリア上での動作を指す。インターバンドＣＡは、異なるバンド中の複数のキャリア上での動作を指す。
[0024]図２Ａは、ローバンドグループ２１０と、ミッドバンドグループ２１２と、ハイバンドグループ２１４と、連続イントラバンドキャリアアグリゲーション（ＣＡ）の一例とを示すグラフ図である。図２Ａに示されている例では、ワイヤレスデバイス１１０は、ローバンドにおける４つの連続キャリア２１６〜２１９で構成される。ワイヤレスデバイス１１０は、同じバンドグループ内の４つの連続キャリア２１６〜２１９上で送信を送るおよび／または受信し得る。ワイヤレスデバイス１１０は、第１の増幅ステージ２０２と第２の増幅ステージ２０４とを有するＬＮＡを含み得る。第１の増幅ステージ２０２は、第２の増幅ステージ２０４に直流（ＤＣ）結合され得る。増幅ステージ２０２、２０４は、第１のキャリア２１６に対応する第１のキャリア信号と、第２のキャリア２１７に対応する第２のキャリア信号とを含む入力ＲＦ信号を受信し得る。第１の増幅ステージ２０２は、第１のキャリア信号を増幅するように構成され、第２の増幅ステージ２０４は、第２のキャリア信号を増幅するように構成される。第２の増幅ステージ２０２は、第１の増幅ステージ２０２と並列に動作する。その結果、ワイヤレスデバイス１１０は、受信された信号の第２の部分、その第２の部分は第２のキャリア２１７に対応する、を増幅することと並行して、受信された信号の第１の部分、その第１の部分は第１のキャリア２１６に対応する、を増幅し得る。
[0025]図２Ｂは、不連続イントラバンドＣＡの一例を示すグラフ図である。図２Ｂに示されている例では、ワイヤレスデバイス１１０は、ローバンドグループ２１０における１つのバンド中の４つの不連続キャリアを使用してワイヤレス通信を送るおよび／または受信するように構成される。キャリア（carriers）は、５ＭＨｚ、１０ＭＨｚ、または何らかの他の量だけ分離され得る。ワイヤレスデバイス１１０は、同じバンド内の４つの不連続キャリア上で送信を送るおよび／または受信し得る。
[0026]図２Ｃは、同じバンドグループにおけるインターバンドＣＡの一例を示すグラフ図である。図２Ｃに示されている例では、ワイヤレスデバイス１１０は、ローバンドグループ２１０における２つのバンド２２０、２２２中の４つのキャリアを使用してワイヤレス通信を送るおよび／または受信するように構成される。ワイヤレスデバイス１１０は、同じバンドグループにおける異なるバンド中の４つのキャリア上で送信を送るおよび／または受信し得る。
[0027]図２Ｄは、異なるバンドグループにおけるインターバンドＣＡの一例を示すグラフ図である。図２Ｄに示されている例では、ワイヤレスデバイス１１０は、ローバンドグループ２１０における１つのバンド中の２つのキャリアと、ミッドバンドグループ２１２における別のバンド中の２つのキャリアとを含む、異なるバンドグループにおける２つのバンド中の４つのキャリアを使用して、ワイヤレス通信を送るおよび／または受信するように構成される。ワイヤレスデバイス１１０は、異なるバンドグループにおける異なるバンド中の４つのキャリア上で送信を送るおよび／または受信し得る。
[0028]図２Ａ〜図２Ｄは、キャリアアグリゲーションの４つの例を示している。キャリアアグリゲーションは、バンドとバンドグループとの他の組合せについてもサポートされ得る。
[0029]図３は、ワイヤレスデバイス３００（たとえば、図１のワイヤレスデバイス１１０の例示的な実装形態）を示すブロック図である。図３はトランシーバ３２０の一例を示している。概して、送信機３３０および受信機３５０における信号の調整（conditioning）は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１つまたは複数のステージによって実行され得る。これらの回路ブロックは、図３に示されている構成とは異なって構成され得る。さらに、図３に示されていない他の回路ブロックも送信機３３０および受信機３５０において信号を調整するために使用され得る。別段に記載されていない限り、図３、または図面中の他の図中のいかなる信号もシングルエンドまたは差動（differential）のいずれかであり得る。また、図３中のいくつかの回路ブロックが省略され得る。
[0030]図３に示されている例では、ワイヤレスデバイス３００は、概して、トランシーバ３２０とデータプロセッサ３１０とを備える。データプロセッサ３１０は、データおよびプログラムコードを記憶するためのメモリ（図示せず）を含み得、概して、アナログおよびデジタル処理要素を備え得る。トランシーバ３２０は、双方向通信をサポートする送信機３３０と受信機３５０とを含む。概して、ワイヤレスデバイス３００は、任意の数の通信システムと周波数バンドとのための任意の数の送信機および／または受信機を含み得る。トランシーバ３２０の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。
[0031]送信機または受信機は、スーパーヘテロダインアーキテクチャまたは直接変換アーキテクチャを用いて実装され得る。スーパーヘテロダインアーキテクチャでは、信号が、複数のステージにおいて無線周波数（ＲＦ）とベースバンドとの間で、たとえば、あるステージではＲＦから中間周波数（ＩＦ）に、次いで受信機のための別のステージではＩＦからベースバンドに、周波数変換される。直接変換アーキテクチャでは、信号が１つのステージにおいてＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャおよび直接変換アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要件を有し得る。図３に示されている例では、送信機３３０および受信機３５０は、直接変換アーキテクチャを用いて実装される。
[0032]送信経路では、データプロセッサ３１０は、送信されるべきデータを処理し、送信機３３０に同相（Ｉ）および直交（Ｑ）アナログ出力信号を与える。例示的な実施形態では、データプロセッサ３１０は、データプロセッサ３１０によって生成されたデジタル信号を、さらなる処理のためにＩおよびＱアナログ出力信号、たとえば、ＩおよびＱ出力電流に変換するためのデジタルアナログ変換器（ＤＡＣ）３１４ａおよび３１４ｂを含む。
[0033]送信機３３０内で、ローパスフィルタ３３２ａおよび３３２ｂは、前のデジタルアナログ変換によって生じた望ましくないイメージを除去するために、それぞれ、ＩおよびＱアナログ送信信号をフィルタ処理する。増幅器（Ａｍｐ）３３４ａおよび３３４ｂは、それぞれ、ローパスフィルタ３３２ａおよび３３２ｂからの信号を増幅し、ＩおよびＱベースバンド信号を与える。アップコンバータ３４０が、送信（ＴＸ）局部発振器（ＬＯ）信号生成器３９０からのＩおよびＱ ＴＸ ＬＯ信号を用いてＩおよびＱベースバンド信号をアップコンバートし、アップコンバートされた信号を与える。フィルタ３４２が、周波数アップコンバージョンによって生じた望ましくないイメージならびに受信周波数バンド中の雑音を除去するために、アップコンバートされた信号をフィルタ処理する。電力増幅器（ＰＡ）３４４が、所望の出力電力レベルを取得するためにフィルタ３４２からの信号を増幅し、送信ＲＦ信号を与える。送信ＲＦ信号は、デュプレクサまたはスイッチ３４６を通してルーティングされ、アンテナ３４８を介して送信される。
[0034]受信経路では、アンテナ３４８は、通信信号を受信し、受信されたＲＦ信号を与え、受信されたＲＦ信号は、デュプレクサまたはスイッチ３４６を通してルーティングされ、低雑音増幅器（ＬＮＡ）３５２に与えられる。ＬＮＡ３５２は、スタンドアロンまたは同時のいずれかで、１つまたは複数のキャリア信号において動作するように構成された単一のＬＮＡを備え得る。たとえば、ＬＮＡ３５２は、図２の第２の増幅ステージ２０４と並列に結合された第１の増幅ステージ２０２を含み得る。ＬＮＡ３５２は、スタンドアロンまたは同時のいずれかで、１つまたは複数のキャリア信号において動作するように構成された２つまたはそれより多いＬＮＡを備え得る。
[0035]デュプレクサ３４６は、ＲＸ信号がＴＸ信号から分離されるように、特定のＲＸ−ＴＸデュプレクサ周波数分離を用いて動作するように設計される。受信されたＲＦ信号は、ＬＮＡ３５２によって増幅され、所望のＲＦ入力信号を取得するためにフィルタ３５４によってフィルタ処理される。ダウンコンバージョンミキサ３６１ａおよび３６１ｂは、ＩおよびＱベースバンド信号を生成するために、フィルタ３５４の出力を、受信（ＲＸ）ＬＯ信号生成器３８０からのＩおよびＱ ＲＸ ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合する。ＩおよびＱベースバンド信号は、データプロセッサ３１０に与えられるＩおよびＱアナログ入力信号を取得するために、増幅器３６２ａおよび３６２ｂによって増幅され、ローパスフィルタ３６４ａおよび３６４ｂによってさらにフィルタ処理される。図示の例示的な実施形態では、データプロセッサ３１０は、アナログ入力信号を、データプロセッサ３１０によってさらに処理されるべきデジタル信号に変換するためのアナログデジタル変換器（ＡＤＣ）３１６ａおよび３１６ｂを含む。受信機３５０は、（たとえば、キャリアアグリゲーション動作モードでは）ＬＮＡ３５２から出力され得る複数の信号を処理するために、ダウンコンバージョンミキサと、フィルタと、ＡＤＣとの１つまたは複数の追加セットを含み得る。
[0036]図３では、ＴＸ ＬＯ信号生成器３９０は、周波数アップコンバージョンのために使用されるＩおよびＱ ＴＸ ＬＯ信号を生成し、一方ＲＸ ＬＯ信号生成器３８０は、周波数ダウンコンバージョンのために使用されるＩおよびＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数をもつ周期信号である。位相ロックループ（ＰＬＬ）３９２は、データプロセッサ３１０からタイミング情報を受信し、ＬＯ信号生成器３９０からのＴＸ ＬＯ信号の周波数および／または位相を調整する（adjust）ために使用される制御信号を生成する。同様に、ＰＬＬ３８２は、データプロセッサ３１０からタイミング情報を受信し、ＬＯ信号生成器３８０からのＲＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。
[0037]ワイヤレスデバイス３００は、ＣＡをサポートし得、（ｉ）異なる周波数における複数のダウンリンクキャリア上で１つまたは複数のセルによって送信された複数のダウンリンク信号を受信し、および／あるいは（ｉｉ）複数のアップリンクキャリア上で１つまたは複数のセルに複数のアップリンク信号を送信し得る。
[0038]図４は、図１〜図２のワイヤレスデバイス１１０など、ワイヤレスデバイスに組み込まれ得るＬＮＡおよびトランスフォーマ回路４００の例示的な実施形態を示す。ＬＮＡ４１０は、図３のＬＮＡ３５２に対応し得る。ＬＮＡ４１０は、図２〜図３の第１の増幅ステージ２０２に対応し得る第１の増幅ステージ４０２を含む。ＬＮＡ４１０はまた、図２〜図３の第２の増幅ステージ２０４に対応し得る第２の増幅ステージ４０４を含む。動作のイントラバンドキャリアアグリゲーション（イントラＣＡ）モードでは、第１の増幅ステージ４０２および第２の増幅ステージ４０４は、入力信号の異なるキャリア成分（components）を増幅し、ＬＮＡ４１０の入力インピーダンスに寄与する第１のディジェネレーションインダクタ（a first degeneration inductor）４３２および第２のディジェネレーションインダクタ４４２にそれぞれ電流を与える。動作の非キャリアアグリゲーション（非ＣＡ）またはインターバンドキャリアアグリゲーション（インターＣＡ）モードでは、ダイバート経路（a divert path）４５５が、第１の増幅ステージ４０２および第２の増幅ステージ４０４が入力信号の同じキャリア成分を増幅することを可能にする。ダイバート経路４５５は、ダイバートトランジスタ４５６を含み、単一の出力が与えられる（すなわち、非ＣＡおよびインターＣＡ）動作のＬＮＡモードでの入力インピーダンス整合を与えるために、ならびに非ＣＡおよびインターＣＡモードでの入力インピーダンスが、イントラＣＡモードでの入力インピーダンスに極めて近くなることを可能にするために、電流が第２のディジェネレーションインダクタ４４２を通過することを可能にする電流経路を与える。たとえば、第２のディジェネレーションインダクタ４４２を通る電流は、イントラＣＡモードでの入力インピーダンスの抵抗成分が、非ＣＡモードでの入力インピーダンスの抵抗成分と整合するかまたはほぼ整合することを可能にするが、入力インピーダンスのリアクタンス成分が整合しないことがある。以下で説明するように、プログラマブルディジェネレーション回路４７０中のプログラマブルトランスフォーマ４３０は、イントラＣＡモードでの入力インピーダンスが、非ＣＡモードでの入力インピーダンスと実質的に同じになることを可能にする。
[0039]第１の増幅ステージ４０２それは、第１の増幅ステージ４０２の第１の出力と第１のインダクタ（Ｌ１）４３２との間に直列に（serially）結合された、第１のトランジスタ（第１の利得トランジスタ（Ｍ１）４２０）と第３のトランジスタ（第１のカスコードトランジスタ（Ｍ３）４２４）とを含む。第１の利得トランジスタ４２０は、第１の増幅ステージ４０２の出力において与えられる出力電流の変動（variations）を生成するために、第１の利得トランジスタ４２０のゲートにおいて受信された入力信号変動を増幅し得る。第２の増幅ステージ４０４は、第２の増幅ステージ４０４の第２の出力と第２のインダクタ（Ｌ２）４４２との間に直列に結合された、第２のトランジスタ（第２の利得トランジスタ（Ｍ２）４２２）と第４のトランジスタ（第２のカスコードトランジスタ（Ｍ４）４２６）とを含む。第２の利得トランジスタ４２２は、第２の増幅ステージ４０４の出力において与えられる出力電流の変動を生成するために、第２の利得トランジスタ４２２のゲートにおいて受信された入力信号変動を増幅し得る。
[0040]第１の増幅ステージ４０２は、第２の増幅ステージ４０４に並列に結合される。例示のために、第１の利得トランジスタ４２０のゲートおよび第２の利得トランジスタ４２２のゲートは、両方の増幅ステージ４０２、４０４が実質的に同じ時間に実質的に同じ入力信号を受信するように、入力整合回路の出力に結合される。第１の増幅ステージ４０２は、第１の増幅ステージ４０２が、第１のキャリア信号の周波数範囲の外側にある受信された入力信号の成分を減衰させる第１の周波数応答を有することを引き起こす、第１の負荷回路に結合され得る。第２の増幅ステージ４０４は、第２の増幅ステージ４０４が、第２のキャリア信号の周波数範囲の外側にある受信された入力信号の成分を減衰させる第２の周波数応答を有することを引き起こす、第２の負荷回路に結合され得る。したがって、第１の増幅器ステージ４０２および第２の増幅器ステージ４０４は、受信された信号の異なる成分を増幅し得る。
[0041]ＬＮＡ４１０は、単一要素入力整合ネットワーク４０３を通して（たとえば、図３のデュプレクサまたはスイッチ３４６から）接続４０１を介して無線周波数（ＲＦ）入力信号（ＲＦ＿ｉｎ）を受信するように構成される。例示的な実施形態では、単一要素入力整合ネットワーク４０３はインダクタを備え得る。ただし、他の整合回路が実装されることがある。ＲＦ＿ｉｎ信号は、接続４０６を介して第１の利得トランジスタ４２０のゲートと第２の利得トランジスタ４２２のゲートとに与えられる。入力整合ネットワーク４０３の出力は、第１の利得トランジスタ４２０のゲートと第２の利得トランジスタ４２２のゲートとにＤＣ結合される（すなわち、介在するキャパシタまたはインダクタなしに結合される）。第１の利得トランジスタ４２０のゲートは、第１の増幅ステージ４０２の入力に対応し、第２の利得トランジスタ４２２のゲートにＤＣ結合される。第２の利得トランジスタ４２２のゲートは、第２の増幅ステージ４０４の入力に対応する。
[0042]第１の利得トランジスタ４２０のソースは、第１のディジェネレーションインダクタ４３２に結合される。第１のディジェネレーションインダクタ４３２は、第１の利得トランジスタ４２０にソースディジェネレーションを与える。第１の利得トランジスタ４２０のドレインは、第１のカスコードトランジスタ４２４のソースに結合される。第１の利得トランジスタ４２０および第１のカスコードトランジスタ４２４は、第１のキャリア信号を増幅するように構成された、図２の第１の増幅ステージ２０２など、第１の増幅ステージ４０２（たとえば、第１のＬＮＡステージ）を備える。第１のカスコードトランジスタ４２４のドレインは、第１の増幅ステージ４０２の出力に対応し、第１のトランスフォーマ４６２に結合される。例示的な実施形態では、第１のトランスフォーマ４６２は、第１のカスコードトランジスタ４２４のドレインからのシングルエンドＣＡ１ ＲＦ出力信号（ＣＡ１＿ＲＦｏｕｔ）を、第１のダウンコンバータ（図示せず）に与えられる差動信号出力に変換するように構成される。
[0043]第２の利得トランジスタ４２２のソースは、第２のディジェネレーションインダクタ４４２に結合される。第２のディジェネレーションインダクタ４４２は、第２の利得トランジスタ４２２にソースディジェネレーションを与える。第２の利得トランジスタ４２２のドレインは、第２のカスコードトランジスタ４２６のソースに結合される。第２の利得トランジスタ４２２および第２のカスコードトランジスタ４２６は、第２のキャリア信号を増幅するように構成された、図２の第２の増幅ステージ２０４など、第２の増幅ステージ４０４（たとえば、第２のＬＮＡステージ）を備える。第２のカスコードトランジスタ４２６のドレインは、第２の増幅ステージ４０４の出力に対応し、第２のトランスフォーマ４６４に結合される。例示的な実施形態では、第２のトランスフォーマ４６４は、第２のカスコードトランジスタ４２６のドレインからのシングルエンドＣＡ２ ＲＦ出力信号（ＣＡ２＿ＲＦｏｕｔ）を、第２のダウンコンバータ（図示せず）に与えられる差動信号出力に変換するように構成される。
[0044]第１の利得トランジスタ４２０にプログラマブルソースディジェネレーションを与えるために、プログラマブルディジェネレーション回路４７０は、補助インダクタ４３４が第１のディジェネレーションインダクタ４３２に磁気的に結合されるように第１のディジェネレーションインダクタ４３２に近接した、補助インダクタ４３４を含むトランスフォーマ４３０を含む。補助インダクタ４３４は、補助トランジスタ４３６のソースに結合される。補助トランジスタ４３６のドレインは、システム電圧ソースに結合され、補助トランジスタ４３６のゲートは、補助トランジスタ４３６を通って流れる電流の量、したがって、補助インダクタ４３４（トランスフォーマ４３０の「スイッチドインダクタ（switched inductor）」）を通って流れる電流の量を制御するためのＤＣ制御信号（Ｖｅｎ ａｕｘ）によって制御され得る。補助トランジスタ４３６をアクティブにすることは、スイッチド補助インダクタ４３４に直列に結合された補助トランジスタ４３６を含むプログラマブルディジェネレーション回路４７０の補助経路中に電流が流れることを引き起こす。スイッチドインダクタ４３４のアクティブ化は、インダクタ４３２とインダクタ４３４との間の相互結合によって、第１の利得トランジスタ４２０に与えられる全体的ソースディジェネレーションに影響を及ぼす。補助トランジスタ４３６のゲートは、ＡＣ結合キャパシタンス４２３を通って接続４０６におけるＲＦ＿ｉｎ信号にも結合される。補助トランジスタ４３６を通って流れる電流の量は、補助経路イネーブル入力４７２を介して補助トランジスタ４３６のゲートに印加されたＤＣ電圧（Ｖｅｎ ａｕｘ）によって決定される。補助トランジスタ４３６を通って流れる電流は、補助インダクタ４３４を通って流れる電流に関係する（たとえば、比例する）。
[0045]例示的な実施形態では、第１のディジェネレーションインダクタ４３２と補助インダクタ４３４との間の結合は、正（＋Ｋ）であり得る。以下でさらに詳細に説明するように、イントラＣＡモードでは、第１の増幅ステージ４０２および第２の増幅ステージ４０４は別個の負荷回路に結合され、非キャリアアグリゲーションモード（非ＣＡモード）では、第１の増幅ステージ４０２および第２の増幅ステージ４０４は同じ負荷回路に結合される。イントラＣＡモードで第１の利得トランジスタ４２０および第２の利得トランジスタ４２２中を流れる第１の電流は、非ＣＡモードで第１の利得トランジスタ４２０および第２の利得トランジスタ４２２中を流れる第２の電流よりも大きいので、ＬＮＡ４１０の入力におけるインピーダンスは、ＬＮＡ４１０がＣＡモードに従って動作しているのか非ＣＡモードに従って動作しているのかに基づいて変動する。インピーダンスの変動は、単一要素整合ネットワーク４０３のインピーダンス整合に影響を及ぼす。したがって、補助トランジスタ４３６が非ＣＡモードでオンにされる場合、第１のディジェネレーションインダクタ４３２と補助インダクタ４３４との間の誘導結合（inductive coupling）（Ｋ）は、入力インピーダンス整合を維持するために正（＋Ｋ）であるべきである。
[0046]例示的な実施形態では、第１のディジェネレーションインダクタ４３２によって与えられたソースディジェネレーションが、非ＣＡモードとＣＡモードの両方での単一要素整合を可能にするために両方のモードでＬＮＡ入力インピーダンスを変更するように制御され得るように、補助トランジスタ４３６は、アクティブにされ得る。例示のために、入力整合回路４０３は、キャパシタまたはインダクタなどの１つまたは複数の構成要素を含み得る。ＬＮＡ４１０によってサポートされる各キャリアバンドおよび／または各動作モードについて、構成要素の複数のセットが与えられ得るが、入力整合回路４０３中で単一の回路要素（たとえば、単一のインダクタまたはキャパシタ）を使用することによって、コストおよび面積要件が低減され得る。ＬＮＡの入力インピーダンスが変化するときに入力整合回路４０３の構成要素を変更するのではなく、入力インピーダンスを変更するためにプログラマブルディジェネレーション回路４７０が使用され得る。別個の利得トランジスタ４２０および４２２は、ＣＡモードおよび非ＣＡモードでの動作をサポートするための「スプリットｇｍ」アーキテクチャと呼ばれることがある。図４は、第１の増幅ステージ４０２に結合されたプログラマブルディジェネレーション回路４７０と、第２の増幅ステージ４０４に結合された第２のソースディジェネレーションインダクタ４４２とを示しているが、他の実装形態では、プログラマブルディジェネレーション回路４７０は第１の増幅ステージ４０２中に含まれ得、第２のソースディジェネレーションインダクタ４４２は第２の増幅ステージ４０４中に含まれ得る。
[0047]例示的な実施形態では、ダイバートトランジスタ４５６を含むダイバート経路４５５は、第１の増幅ステージ４０２に結合され、第２の増幅ステージ４０４に結合される。ダイバートトランジスタ４５６は、第２の増幅ステージ４０４中の電流を第１の増幅ステージ４０２に選択的にダイバートする（divert）ように構成される。たとえば、ダイバートトランジスタ４５６を通る電流フローを可能にするために、ダイバートトランジスタ４５６のゲートに制御信号（Ｖｅｎ＿ｄｉｖｅｒｔ）が印加され、第１のカスコードトランジスタ４２４の出力と第２の利得トランジスタ４２２の出力との間の電流経路を与え得る。入力整合回路４０３は、増幅ステージ４０２と増幅ステージ４０４の両方がアクティブであり、ディジェネレーションインダクタ４３２とディジェネレーションインダクタ４４２の両方が電流を受信するとき、ＬＮＡの入力インピーダンスに整合するように「同調され（tuned）」得るので、ダイバートトランジスタ４５６を通る一部の電流を、第２のソースディジェネレーションインダクタ４４２を通って流れるようにダイバートすることは、第２のソースディジェネレーションインダクタ４４２を通る電流フローを有しないことと比較して、非ＣＡモードでの入力インピーダンス整合を改善する。ダイバートトランジスタ４５６のドレインは、第１のカスコードトランジスタ４２４のドレインに結合され得る。ダイバートトランジスタ４５６のソースは、第２の利得トランジスタ４２２のドレインと第２のカスコードトランジスタ４２６のソースとの間のノード４５７に結合され得る。ダイバートトランジスタ４５６のゲートは、ダイバートトランジスタ４５６を有効および無効にするために、制御信号（Ｖｅｎ＿ｄｉｖｅｒｔ）によって制御され得る。例示的な実施形態では、ダイバートトランジスタ４５６は、単一要素入力整合を可能にするためにＬＮＡ４１０の入力インピーダンスを維持するのを助けるために、電流が非ＣＡまたはインターＣＡモードで第２のディジェネレーションインダクタ４４２を通って流れるように、制御信号（Ｖｅｎ＿ｄｉｖｅｒｔ）を介して、第１のカスコードトランジスタ４２４のドレインからの電流の一部分を第１の利得トランジスタ４２２のドレインにダイバートするように構成され得る。
[0048]ＬＮＡ４１０は、第１の増幅ステージ４０２に結合され、第１の増幅ステージ４０２の第１の利得を制御するように構成された、第１の回路４７６を含む。第１の回路４７６は、第１の利得制御トランジスタ（第１の「ブリード（bleed）」トランジスタ）４５２のゲートにおける調整可能な制御信号Ｖｇａｉｎ＿１に応答して第１の増幅ステージ４０２からの第１のブリード電流Ｉｂｌｅｅｄ＿１ ４９０を選択的にダイバートするように構成された、第１のブリードトランジスタ４５２を備える。第１のブリード電流４９０をダイバートすることは、第１の増幅器ステージ４０２の出力における電流の量を低減する。本明細書で使用する、第１の増幅ステージ４０２の「利得」は、第１の増幅ステージ４０２の入力における信号の振幅と比較した、第１の増幅ステージ４０２の出力において与えられる電流の比に対応する。第１のブリードトランジスタ４５２を介して第１の増幅ステージ４０２の出力から電流をブリードすることは、第１の増幅ステージ４０２の利得を低減する。ＬＮＡ４１０はまた、第２の増幅ステージ４０４に結合され、第１の増幅ステージ４０２の第１の利得から独立して第２の増幅ステージ４０４の第２の利得を制御するように構成された、第２の回路４７８を含む。第２の回路４７８は、第２の利得制御トランジスタ（第２の「ブリード」トランジスタ）４５４のゲートにおける調整可能な制御信号Ｖｇａｉｎ＿２に応答して第２の増幅ステージ４０４からの第２のブリード電流Ｉｂｌｅｅｄ＿２ ４９２を選択的にダイバートするように構成された、第２のブリードトランジスタ４５４を含む。ＬＮＡ４１０は、したがって、それぞれの、カスコードトランジスタ４２４のＣＡ１出力とカスコードトランジスタ４２６のＣＡ２出力とに、異なる利得レベルを与えるように構成され得る。第１のブリードトランジスタ４５２のソースは、第１の利得トランジスタ４２０のドレインと第１のカスコードトランジスタ４２４のソースとの間のノード４５３に結合される。第２のブリードトランジスタ４５４のソースは、第２の利得トランジスタ４２２のドレインと第２のカスコードトランジスタ４２６のソースとの間のノード４５５に結合される。
[0049]第１のトランスフォーマ４６２または第２のトランスフォーマ４６４のいずれかに出力が与えられる、非ＣＡモードまたはインターＣＡモードで動作するとき、第１の利得トランジスタ４２０はオンであり、第２の利得トランジスタ４２２はオンであり、第１のカスコードトランジスタ４２４はオンであり、第２のカスコードトランジスタ４２６はオフである。第２の利得トランジスタ４２２は、入力整合を維持するために、非ＣＡモードまたはインターＣＡモードでオンにとどまる。単一の出力が与えられる動作のＬＮＡモード（すなわち、非ＣＡおよびインターＣＡ）で入力整合を維持することと、非ＣＡおよびインターＣＡモードでの入力インピーダンスが、イントラＣＡモードでの入力インピーダンスと実質的に同じであることを可能にすることとを行うのを、第２のディジェネレーションインダクタ４４２を通過する電流が助けるように、第２の利得トランジスタ４２２と第２のディジェネレーションインダクタ４４２とを通る第１のカスコードトランジスタ４２４の出力からの電流の一部分をダイバートするために、ダイバートトランジスタ４５６はオンにされ得る。
[0050]この例示的な実施形態では、補助トランジスタ４３６はまた、電流が補助インダクタ４３４中に流れるように、オンにされる。補助インダクタ４３４中を流れる電流が、補助インダクタ４３４と第１のディジェネレーションインダクタ４３２との間に磁気結合が発生することを引き起こし、したがって、非ＣＡまたはインターＣＡモードで第１の利得トランジスタ４２０に与えられる第１のディジェネレーションインダクタンスを変える。
[0051]第１のトランスフォーマ４６２と第２のトランスフォーマ４６４の両方に同時に出力が与えられるイントラＣＡモードで動作するとき、第１の利得トランジスタ４２０はオンであり、第２の利得トランジスタ４２２はオンであり、第１のカスコードトランジスタ４２４はオンであり、第２のカスコードトランジスタ４２６はオンである。この例示的な実施形態では、第１の利得トランジスタ４２０と第２の利得トランジスタ４２２とを通る電流は、非ＣＡまたはインターＣＡモードで第１の利得トランジスタ４２０を通る電流よりも高い。第１の利得トランジスタ４２０と第２の利得トランジスタ４２２とを通って電流が流れるイントラＣＡモードでは、第１のカスコードトランジスタ４２４の出力から第２の利得トランジスタ４２２の出力と第２のディジェネレーションインダクタ４４２とへの電流を阻止するために、ダイバートトランジスタ４５６がオフにされることによって、一貫した入力整合、利得平衡、および雑音指数維持が、第１の利得トランジスタ４２０および第２の利得トランジスタ４２２について達成される。この例示的な実施形態では、補助トランジスタ４３６はまた、電流がイントラＣＡモードで補助インダクタ４３４中に流れないように、オフにされる。したがって、この例示的な実施形態では、第２のソースディジェネレーションインダクタ４４２によって第２の利得トランジスタ４２２に与えられるソースディジェネレーションに加えて、第１のソースディジェネレーションインダクタ４３２によって第１の利得トランジスタ４２０に与えられる、（補助トランジスタ４３６がオンにされるときに与えられる第１のディジェネレーションインダクタンスとは異なる）第２のディジェネレーションインダクタンスは、許容できる雑音指数性能を達成するのに十分なソースディジェネレーションを与える。
[0052]例示的な実施形態では、動作の非ＣＡ／インターＣＡモードとイントラＣＡモードの両方で、トランジスタ４５２およびトランジスタ４５４は、第１のカスコードトランジスタ４２４および第２のカスコードトランジスタ４２６のそれぞれの出力に印加される（applied）利得を制御するために使用され得る。トランジスタ４５２がそれのゲートに印加された制御信号によってオンにされるとき、ノード４５３における第１の利得トランジスタ４２０の出力における電流の一部分が、除去され、第１のブリード電流４９０としてトランジスタ４５２を通って電圧源Ｖｄｄに流れるようにされ得る。同様に、トランジスタ４５４がそれのゲートに印加された制御信号によってオンにされるとき、ノード４５５における第２の利得トランジスタ４２２の出力における電流の一部分が、除去され、第２のブリード電流４９２としてトランジスタ４５４を通って電圧源Ｖｄｄへの電流として流れるようにされ得る。このようにして、ＣＡ１＿ＲＦｏｕｔ信号に印加される利得は、ＣＡ１＿ＲＦｏｕｔの利得およびＣＡ２＿ＲＦｏｕｔの利得が独立して制御され得るように、ＣＡ２＿ＲＦｏｕｔ信号に印加される利得から独立して調整され得る。２つの増幅器ステージ４０２、４０４によって印加される利得を独立して調整する能力は、ＬＮＡ４１０が、２つの異なる基地局から受信され得る、したがって異なる電力レベルを有し得る、２つの異なるキャリアを並行して増幅することを可能にする。
[0053]第１の利得トランジスタ４２０の出力と第２の利得トランジスタ４２２の出力とから除去され得る電流の量を制御することは、単に例として、デジタル制御およびプログラマブル回路、またはアナログ制御回路を含む、いくつかの異なる方法を使用して達成され得る。
[0054]第１の利得トランジスタ４２０のゲートをそれのソースに結合する、キャパシタ（Ｃｇｓ）４２５（たとえば、内部または「オンチップ」キャパシタ）が与えられ得る。例示的な実施形態では、Ｃｇｓ４２５のキャパシタンスは、入力信号ＲＦｉｎに対するＬＮＡ４１０の改善された入力整合を与えるように構成可能にされ得る。たとえば、Ｃｇｓ４２５は、第１の周波数バンド中の第１の値と、第２の周波数バンド中の第２の値とにプログラムされ得る。
[0055]ＬＮＡ４１０は、したがって、入力整合回路４０３の構成要素を調整することなしに動作の非ＣＡ、インターＣＡ、およびイントラＣＡモードをサポートし得る。ダイバートトランジスタ４５６およびプログラマブルディジェネレーション回路４７０は、ＬＮＡ４１０がイントラＣＡモードで動作するのか非ＣＡまたはインターＣＡモードで動作するのかに基づいて、入力インピーダンス値が入力整合のために調整されることを可能にする。さらに、第１の増幅ステージ４０２および第２の増幅ステージ４０４によって印加される独立して制御可能な利得は、ＬＮＡ４１０が、異なるエネルギーレベルを有し得る異なる基地局および／または異なるワイヤレスネットワークからのキャリアを増幅することを可能にする。
[0056]図５を参照すると、方法の例示的な実施形態が示されており、全体的に５００と称される。方法５００は、図４のＬＮＡ４１０を含む図１のワイヤレスデバイス１１０など、複数の増幅ステージをもつ増幅器を含むワイヤレスデバイスにおいて実行され得る。たとえば、方法５００は図４のＬＮＡ４１０によって実行され得る。
[0057]５０２において、増幅器の第１の増幅ステージにおいて入力信号が受信され、第１の増幅ステージは、第１のキャリア信号を増幅するように構成される。たとえば、入力信号は、入力整合回路４０３を介して図４の第１の利得トランジスタ４２０のゲートにおいて受信されたＲＦ信号であり得る。例示のために、ＲＦ信号は、デュプレクサまたはスイッチ３４６を介して図３のアンテナ３４８から受信され得る。
[0058]５０４において、増幅器の第２の増幅ステージにおいて入力信号が受信され、第２の増幅ステージは、第２のキャリア信号を増幅するように構成される。たとえば、入力信号は、入力整合回路４０３を介して第２の利得トランジスタ４２２のゲートにおいて受信され得る。第１の増幅ステージ４０２に直流（ＤＣ）結合された図４の第２の増幅ステージ４０４など、第２の増幅ステージは、第１の増幅ステージにＤＣ結合される。
[0059]５０６において、第１の増幅ステージの第１の利得を制御するように構成された第１の利得制御回路において、第１の利得制御信号が受信される。たとえば、第１の利得制御電圧が、図４の第１のブリードトランジスタ４５２のゲートに印加され得る。５０８において、第２の増幅ステージに結合され、第１の利得から独立して第２の増幅ステージの第２の利得を制御するように構成された第２の利得制御回路において、第２の利得制御信号が受信される。たとえば、第２の利得制御電圧が、図４の第２のブリードトランジスタ４５４のゲートに印加され得る。第１の利得制御電圧および第２の利得制御電圧は、増幅器の動作モード（たとえば、異なる基地局からのキャリアのために異なる利得を使用するイントラＣＡモード）に基づいて、図３のデータプロセッサ３１０によってなど、制御回路によって選択され、生成され、または場合によっては与えられ得る。
[0060]方法５００はまた、第１の増幅ステージに結合され、第２の増幅ステージに結合されたダイバートトランジスタに、ダイバート制御信号を与えることを含む。たとえば、非ＣＡ動作モードでは、ダイバートイネーブル信号Ｖｅｎ＿ｄｉｖｅｒｔが、第２の増幅ステージ４０４からの電流を第１の増幅ステージ４０２にダイバートするために図４のダイバートトランジスタ４５６のゲートに印加され得る。
[0061]方法５００は、ＤＣ結合され、それのそれぞれのキャリア信号に独立して制御可能な利得レベルをそれぞれ与え得る、複数の増幅ステージの動作を可能にする。したがって、非キャリアアグリゲーションモードに加えて、インターバンドおよびイントラバンドキャリアアグリゲーションなど、様々なキャリアアグリゲーションモードが、単一要素整合ネットワークを使用する単一の増幅器を使用してサポートされ得る。その結果、より複雑な整合ネットワークおよび非ＤＣ結合された増幅ステージを使用する増幅器と比較して、増幅器のチップ面積およびコストが低減され得る。
[0062]図５は方法５００の要素の特定の順序を示しているが、他の実施形態では、方法５００の要素は別の順序で実行され得ることを理解されたい。さらに、方法５００の要素のうちの２つまたはそれより多く（あるいはすべて）が、同時にまたは実質的に同時に実行され得る。たとえば、入力信号は、（５０４において）第２の増幅ステージに与えられるのと同時に（または実質的に同時に）（５０２において）第１の増幅ステージに与えられ得る。別の例として、第１の利得制御信号および第２の利得制御信号は、実質的に同じ時間にそれぞれの利得制御回路に印加され得る。
[0063]開示する実施形態に関連して、第１のキャリア信号を増幅するための第１の手段を含む装置が説明される。たとえば、第１のキャリア信号を増幅するための第１の手段は、図２または図３の第１の増幅ステージ２０２、図４の第１の増幅ステージ４０２、別の増幅利得ステージ回路、あるいはそれらの任意の組合せを含み得る。
[0064]本装置はまた、第２のキャリア信号を増幅するための第２の手段を含み、増幅するための第１の手段は、増幅するための第２の手段に直流（ＤＣ）結合される。たとえば、第２のキャリア信号を増幅するための第２の手段は、図２または図３の第２の増幅ステージ２０４、図４の第２の増幅ステージ４０４、別の増幅利得ステージ回路、あるいはそれらの任意の組合せを含み得る。ＤＣ結合は、インダクタまたはキャパシタなど、介在するリアクタンス提供構成要素なしの構成要素間の導電性結合（a conductive coupling）を含み得る。
[0065]本装置は、増幅するための第１の手段の第１の利得を制御するための第１の手段を含む。第１の利得を制御するための第１の手段は、増幅するための第１の手段の第１の出力からの第１のブリード電流を選択的にダイバートするように構成され得る。たとえば、第１の利得を制御するための第１の手段は、図４の第１の回路４７６、図４の第１のブリードトランジスタ４５２、別の利得制御回路、またはそれらの任意の組合せを含み得る。
[0066]本装置はまた、第１の利得から独立して第２のステージの第２の利得を制御するための第２の手段を含む。第２の利得を制御するための第２の手段は、増幅するための第２の手段の第２の出力からの第２のブリード電流を選択的にダイバートするように構成され得る。たとえば、第２の利得を制御するための第２の手段は、図４の第２の回路４７８、図４の第２のブリードトランジスタ４５４、別の利得制御回路、またはそれらの任意の組合せを含み得る。
[0067]特定の実施形態では、本装置は、増幅するための第２の手段から増幅するための第１の手段に電流をダイバートするための手段を含む。たとえば、電流をダイバートするための手段は、ダイバートトランジスタ４５６、増幅ステージ間で電流をダイバートするように構成された別のスイッチまたは回路、あるいはそれらの任意の組合せを含み得る。
[0068]特定の実施形態では、増幅するための第１の手段は、ディジェネレーションインピーダンスを与えるための手段を含む。たとえば、ディジェネレーションインピーダンスを与えるための手段は、トランスフォーマのスイッチドインダクタを含む補助経路を含み得る。例示のために、ディジェネレーションインピーダンスを与えるための手段は、図４のプログラマブルディジェネレーション回路４７０、別の調整可能なインピーダンス回路、またはそれらの任意の組合せを含み得る。
[0069]本明細書で説明する単一要素入力整合およびデュアル利得制御を用いた低雑音増幅器（ＬＮＡ）は、１つまたは複数のＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上に実装され得る。単一要素入力整合およびデュアル利得制御を用いたＬＮＡはまた、相補型金属酸化物半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）など、様々なＩＣプロセス技術を用いて作製され得る。
[0070]本明細書で説明した単一要素入力整合およびデュアル利得制御を用いたＬＮＡを実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。
[0071]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。例示的な実施形態では、ストレージデバイスは、物理ストレージ材料の光反射率または磁気配向、トランジスタのフローティングゲートにまたはキャパシタのプレートに記憶された電荷量などに基づいて、過渡信号または伝搬信号でない形式でデータを記憶する。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびｂｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ここで、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
[0072]本明細書で使用する「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなど、コンピュータ関連のエンティティを指すものとする。例示のために、図３のデータプロセッサ３１０は、利得制御信号Ｖｇａｉｎ＿１およびＶｇａｉｎ＿２の値を選択するためのプログラム命令と、図４のダイバート制御信号Ｖｅｎ＿ｄｉｖｅｒｔを制御するためのプログラム命令とを実行し得る。たとえば、構成要素は、限定はしないが、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、および／またはコンピュータであり得る。例として、コンピューティングデバイス上で実行しているアプリケーションと、そのコンピューティングデバイスの両方が構成要素であり得る。１つまたは複数の構成要素がプロセスおよび／または実行スレッド内に常駐し得、１つの構成要素が１つのコンピュータ上に配置され得、および／または２つまたはそれより多いコンピュータ間に分散され得る。さらに、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体から実行し得る。
[0073]選択された態様が詳細に図示および説明されたが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、様々な置換および改変が本明細書で行われ得ることを理解されよう。
[0073]選択された態様が詳細に図示および説明されたが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、様々な置換および改変が本明細書で行われ得ることを理解されよう。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１のキャリア信号を増幅するように構成された第１の増幅ステージと、
第２のキャリア信号を増幅するように構成された第２の増幅ステージと、前記第１の増幅ステージが前記第２の増幅ステージに直流（ＤＣ）結合され、
前記第１の増幅ステージに結合され、前記第１の増幅ステージの第１の利得を制御するように構成された第１の回路と、前記第１の回路が、前記第１の増幅ステージの第１の出力からの第１のブリード電流を選択的にダイバートするように構成され、
前記第２の増幅ステージに結合され、前記第１の利得から独立して前記第２の増幅ステージの第２の利得を制御するように構成された第２の回路と、前記第２の回路が、前記第２の増幅ステージの第２の出力からの第２のブリード電流を選択的にダイバートするように構成され、
を備える、装置。
［Ｃ２］
前記第１の増幅ステージに結合され、前記第２の増幅ステージに結合されたダイバート経路をさらに備える、Ｃ１に記載の装置。
［Ｃ３］
前記ダイバート経路が、前記第２の増幅ステージから前記第１の増幅ステージに電流を選択的にダイバートするように構成されたトランジスタを備える、Ｃ２に記載の装置。
［Ｃ４］
前記第１の増幅ステージがプログラマブルディジェネレーション回路に結合される、Ｃ１に記載の装置。
［Ｃ５］
前記プログラマブルディジェネレーション回路がトランスフォーマを含み、ここにおいて、前記プログラマブルディジェネレーション回路が、前記トランスフォーマのスイッチドインダクタを含む補助経路を含む、Ｃ４に記載の装置。
［Ｃ６］
前記補助経路が、前記スイッチドインダクタに直列に結合された補助トランジスタを含み、ここにおいて、前記補助トランジスタのゲートが、補助経路イネーブル入力に結合される、Ｃ５に記載の装置。
［Ｃ７］
前記第１の増幅ステージが、第１の利得トランジスタと第１のカスコードトランジスタとを含み、前記第２の増幅ステージが、第２の利得トランジスタと第２のカスコードトランジスタとを含む、Ｃ１に記載の装置。
［Ｃ８］
前記第２のカスコードトランジスタが、非キャリアアグリゲーションモードでは非アクティブ化されるように構成され、イントラバンドキャリアアグリゲーションモードではアクティブ化されるように構成される、Ｃ７に記載の装置。
［Ｃ９］
前記第２の利得トランジスタと前記第１のカスコードトランジスタとに結合されたダイバートトランジスタが、非キャリアアグリゲーションモードではアクティブであるように構成され、イントラバンドキャリアアグリゲーションモードでは非アクティブ化するであるように構成される、Ｃ７に記載の装置。
［Ｃ１０］
前記第１の増幅ステージに結合されたプログラマブルディジェネレーション回路が、スイッチドインダクタを含み、ここにおいて、前記スイッチドインダクタが、非キャリアアグリゲーションモードではアクティブであるように構成され、イントラバンドキャリアアグリゲーションモードでは非アクティブであるように構成される、Ｃ７に記載の装置。
［Ｃ１１］
前記第１の増幅ステージが、前記第２の増幅ステージに並列に結合される、Ｃ１に記載の装置。
［Ｃ１２］
前記第１の増幅ステージの入力が、前記第２の増幅ステージの入力に直流（ＤＣ）結合される、Ｃ１に記載の装置。
［Ｃ１３］
前記第１の回路が、前記第１の増幅ステージの前記第１の出力からの前記第１のブリード電流を選択的にダイバートするように構成された第１の利得制御トランジスタを備え、前記第２の回路が、前記第２の増幅ステージの前記第２の出力からの前記第２のブリード電流を選択的にダイバートするように構成された第２の利得制御トランジスタを備える、Ｃ１に記載の装置。
［Ｃ１４］
第１のキャリア信号を増幅するための第１の手段と、
第２のキャリア信号を増幅するための第２の手段と、増幅するための前記第１の手段が、増幅するための前記第２の手段に直流（ＤＣ）結合され、
増幅するための前記第１の手段の第１の利得を制御するための第１の手段と、
前記第１の利得から独立して増幅するための前記第２の手段の第２の利得を制御するための第２の手段と、
を備える、装置。
［Ｃ１５］
増幅するための前記第２の手段から増幅するための前記第１の手段に電流をダイバートするための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１６］
ディジェネレーションインピーダンスを与えるための手段をさらに備え、ここにおいて、前記ディジェネレーションインピーダンスを与えるための前記手段が、トランスフォーマのスイッチドインダクタを含む補助経路を含む、Ｃ１４に記載の装置。
［Ｃ１７］
前記第１の利得を制御するための前記第１の手段が、増幅するための前記第１の手段の第１の出力からの第１のブリード電流を選択的にダイバートするように構成され、前記第２の利得を制御するための前記第２の手段が、増幅するための前記第２の手段の第２の出力からの第２のブリード電流を選択的にダイバートするように構成される、Ｃ１４に記載の装置。
［Ｃ１８］
増幅するための前記第１の手段の制御入力が、増幅するための前記第２の手段の制御入力に直流（ＤＣ）結合される、Ｃ１４に記載の装置。
［Ｃ１９］
増幅器の第１の増幅ステージにおいて入力信号を受信することと、前記第１の増幅ステージが第１のキャリア信号を増幅するように構成され、
前記増幅器の第２の増幅ステージにおいて前記入力信号を受信することと、前記第２の増幅ステージが第２のキャリア信号を増幅するように構成され、前記第２の増幅ステージが前記第１の増幅ステージに直流（ＤＣ）結合され、
前記第１の増幅ステージの第１の利得を制御するように構成された第１の利得制御回路において、第１の利得制御信号を受信することと、前記第１の利得制御回路が、前記第１の増幅ステージの第１の出力からの第１のブリード電流を選択的にダイバートするように構成され、
前記第２の増幅ステージに結合された第２の利得制御回路において、第２の利得制御信号を受信することと、前記第２の利得制御回路が、前記第１の利得から独立して前記第２の増幅ステージの第２の利得を制御するように構成され、前記第２の利得制御回路が、前記第２の増幅ステージの第２の出力からの第２のブリード電流を選択的にダイバートするように構成され、
を備える、方法。
［Ｃ２０］
前記第１の増幅ステージに結合され、前記第２の増幅ステージに結合されたダイバートトランジスタに、ダイバート制御信号を与えることをさらに備える、Ｃ１９に記載の方法。

Claims (20)

  1. 第１のキャリア信号を増幅するように構成された第１の増幅ステージと、
    第２のキャリア信号を増幅するように構成された第２の増幅ステージと、前記第１の増幅ステージが前記第２の増幅ステージに直流（ＤＣ）結合され、
    前記第１の増幅ステージに結合され、前記第１の増幅ステージの第１の利得を制御するように構成された第１の回路と、前記第１の回路が、前記第１の増幅ステージの第１の出力からの第１のブリード電流を選択的にダイバートするように構成され、
    前記第２の増幅ステージに結合され、前記第１の利得から独立して前記第２の増幅ステージの第２の利得を制御するように構成された第２の回路と、前記第２の回路が、前記第２の増幅ステージの第２の出力からの第２のブリード電流を選択的にダイバートするように構成され、
    を備える、装置。
  2. 前記第１の増幅ステージに結合され、前記第２の増幅ステージに結合されたダイバート経路をさらに備える、請求項１に記載の装置。
  3. 前記ダイバート経路が、前記第２の増幅ステージから前記第１の増幅ステージに電流を選択的にダイバートするように構成されたトランジスタを備える、請求項２に記載の装置。
  4. 前記第１の増幅ステージがプログラマブルディジェネレーション回路に結合される、請求項１に記載の装置。
  5. 前記プログラマブルディジェネレーション回路がトランスフォーマを含み、ここにおいて、前記プログラマブルディジェネレーション回路が、前記トランスフォーマのスイッチドインダクタを含む補助経路を含む、請求項４に記載の装置。
  6. 前記補助経路が、前記スイッチドインダクタに直列に結合された補助トランジスタを含み、ここにおいて、前記補助トランジスタのゲートが、補助経路イネーブル入力に結合される、請求項５に記載の装置。
  7. 前記第１の増幅ステージが、第１の利得トランジスタと第１のカスコードトランジスタとを含み、前記第２の増幅ステージが、第２の利得トランジスタと第２のカスコードトランジスタとを含む、請求項１に記載の装置。
  8. 前記第２のカスコードトランジスタが、非キャリアアグリゲーションモードでは非アクティブ化されるように構成され、イントラバンドキャリアアグリゲーションモードではアクティブ化されるように構成される、請求項７に記載の装置。
  9. 前記第２の利得トランジスタと前記第１のカスコードトランジスタとに結合されたダイバートトランジスタが、非キャリアアグリゲーションモードではアクティブであるように構成され、イントラバンドキャリアアグリゲーションモードでは非アクティブ化するであるように構成される、請求項７に記載の装置。
  10. 前記第１の増幅ステージに結合されたプログラマブルディジェネレーション回路が、スイッチドインダクタを含み、ここにおいて、前記スイッチドインダクタが、非キャリアアグリゲーションモードではアクティブであるように構成され、イントラバンドキャリアアグリゲーションモードでは非アクティブであるように構成される、請求項７に記載の装置。
  11. 前記第１の増幅ステージが、前記第２の増幅ステージに並列に結合される、請求項１に記載の装置。
  12. 前記第１の増幅ステージの入力が、前記第２の増幅ステージの入力に直流（ＤＣ）結合される、請求項１に記載の装置。
  13. 前記第１の回路が、前記第１の増幅ステージの前記第１の出力からの前記第１のブリード電流を選択的にダイバートするように構成された第１の利得制御トランジスタを備え、前記第２の回路が、前記第２の増幅ステージの前記第２の出力からの前記第２のブリード電流を選択的にダイバートするように構成された第２の利得制御トランジスタを備える、請求項１に記載の装置。
  14. 第１のキャリア信号を増幅するための第１の手段と、
    第２のキャリア信号を増幅するための第２の手段と、増幅するための前記第１の手段が、増幅するための前記第２の手段に直流（ＤＣ）結合され、
    増幅するための前記第１の手段の第１の利得を制御するための第１の手段と、
    前記第１の利得から独立して増幅するための前記第２の手段の第２の利得を制御するための第２の手段と、
    を備える、装置。
  15. 増幅するための前記第２の手段から増幅するための前記第１の手段に電流をダイバートするための手段をさらに備える、請求項１４に記載の装置。
  16. ディジェネレーションインピーダンスを与えるための手段をさらに備え、ここにおいて、前記ディジェネレーションインピーダンスを与えるための前記手段が、トランスフォーマのスイッチドインダクタを含む補助経路を含む、請求項１４に記載の装置。
  17. 前記第１の利得を制御するための前記第１の手段が、増幅するための前記第１の手段の第１の出力からの第１のブリード電流を選択的にダイバートするように構成され、前記第２の利得を制御するための前記第２の手段が、増幅するための前記第２の手段の第２の出力からの第２のブリード電流を選択的にダイバートするように構成される、請求項１４に記載の装置。
  18. 増幅するための前記第１の手段の制御入力が、増幅するための前記第２の手段の制御入力に直流（ＤＣ）結合される、請求項１４に記載の装置。
  19. 増幅器の第１の増幅ステージにおいて入力信号を受信することと、前記第１の増幅ステージが第１のキャリア信号を増幅するように構成され、
    前記増幅器の第２の増幅ステージにおいて前記入力信号を受信することと、前記第２の増幅ステージが第２のキャリア信号を増幅するように構成され、前記第２の増幅ステージが前記第１の増幅ステージに直流（ＤＣ）結合され、
    前記第１の増幅ステージの第１の利得を制御するように構成された第１の利得制御回路において、第１の利得制御信号を受信することと、前記第１の利得制御回路が、前記第１の増幅ステージの第１の出力からの第１のブリード電流を選択的にダイバートするように構成され、
    前記第２の増幅ステージに結合された第２の利得制御回路において、第２の利得制御信号を受信することと、前記第２の利得制御回路が、前記第１の利得から独立して前記第２の増幅ステージの第２の利得を制御するように構成され、前記第２の利得制御回路が、前記第２の増幅ステージの第２の出力からの第２のブリード電流を選択的にダイバートするように構成され、
    を備える、方法。
  20. 前記第１の増幅ステージに結合され、前記第２の増幅ステージに結合されたダイバートトランジスタに、ダイバート制御信号を与えることをさらに備える、請求項１９に記載の方法。
JP2016568818A 2014-05-23 2015-05-12 デュアル利得制御を用いたキャリアアグリゲーション増幅器 Active JP6181328B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462002751P 2014-05-23 2014-05-23
US62/002,751 2014-05-23
US14/643,854 US9479131B2 (en) 2014-05-23 2015-03-10 Carrier aggregation amplifier with dual gain control
US14/643,854 2015-03-10
PCT/US2015/030327 WO2015179172A1 (en) 2014-05-23 2015-05-12 Carrier aggregation amplifier with dual gain control

Publications (2)

Publication Number Publication Date
JP2017519431A true JP2017519431A (ja) 2017-07-13
JP6181328B2 JP6181328B2 (ja) 2017-08-16

Family

ID=53277052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016568818A Active JP6181328B2 (ja) 2014-05-23 2015-05-12 デュアル利得制御を用いたキャリアアグリゲーション増幅器

Country Status (7)

Country Link
US (1) US9479131B2 (ja)
EP (1) EP3146638B1 (ja)
JP (1) JP6181328B2 (ja)
KR (1) KR101763225B1 (ja)
CN (1) CN106464213B (ja)
CA (1) CA2947886C (ja)
WO (1) WO2015179172A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017801A (ja) * 2018-07-23 2020-01-30 住友電気工業株式会社 増幅器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196752B1 (ko) * 2014-08-12 2020-12-30 삼성전자주식회사 캐리어 통합 신호를 송수신하는 장치
US9929760B2 (en) * 2016-04-14 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low-power RF receiver frontend with tunable matching networks
US9800273B1 (en) 2017-03-01 2017-10-24 Qualcomm Incorporated Wideband high linearity LNA with intra-band carrier aggregation support
CN109756194B (zh) * 2017-11-07 2022-11-22 瑞昱半导体股份有限公司 放大器电路及相关的接收器
CN114731139A (zh) * 2019-11-29 2022-07-08 华为技术有限公司 一种射频接收机
US11356068B2 (en) * 2020-07-14 2022-06-07 Psemi Corporation Two-stage LNA with mutual coupling
US11159191B1 (en) * 2020-09-11 2021-10-26 Apple Inc. Wireless amplifier circuitry for carrier aggregation
US11095334B1 (en) 2020-09-22 2021-08-17 Apple Inc. Amplifier circuitry for carrier aggregation
TW202245411A (zh) * 2020-12-31 2022-11-16 美商天工方案公司 不需使用開關之增益級退化電感器切換
US20230142523A1 (en) * 2021-11-11 2023-05-11 Samsung Electronics Co., Ltd. Low noise amplifier and receiver

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023272B2 (en) * 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system
US20130315348A1 (en) * 2012-05-25 2013-11-28 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US20140113578A1 (en) * 2012-10-22 2014-04-24 Qualcomm Incorporated Amplifiers with noise splitting
US20140134960A1 (en) * 2012-11-14 2014-05-15 Qualcomm Incorporated Omni-band amplifiers
WO2014130284A1 (en) * 2013-02-22 2014-08-28 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
WO2014165480A1 (en) * 2013-04-04 2014-10-09 Qualcomm Incorporated Amplifiers with boosted or deboosted source degeneration inductance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867063A (en) * 1996-12-05 1999-02-02 Motorola, Inc. Gain distribution circuit
US7426376B2 (en) 2005-06-30 2008-09-16 Silicon Laboratories Inc. Receiver having digital automatic gain control
GB2434494B (en) * 2006-01-24 2008-02-06 Toumaz Technology Ltd Low noise amplifier
KR100782326B1 (ko) * 2006-05-06 2007-12-06 삼성전자주식회사 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법
US7705682B2 (en) 2007-09-27 2010-04-27 Nanoamp Mobile, Inc. Inductor sharing in radio frequency communications
EP2073473A1 (en) * 2007-12-21 2009-06-24 Telefonaktiebolaget LM Ericsson (publ) A Method and Device for Automatic Gain Control
US7917117B2 (en) 2008-01-28 2011-03-29 University Of Washington Auto-tuning amplifier
US8175566B2 (en) 2009-06-04 2012-05-08 Qualcomm, Incorporated Multiple multi-mode low-noise amplifier receiver with shared degenerative inductors
EP2375423A1 (en) * 2010-04-07 2011-10-12 ABB Research Ltd. Electrical bushing
US8258869B2 (en) 2010-08-01 2012-09-04 Quintic Holdings Low noise amplifier with current bleeding branch
EP2611028A1 (en) 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
US8903343B2 (en) 2013-01-25 2014-12-02 Qualcomm Incorporated Single-input multiple-output amplifiers with independent gain control per output
US9350310B2 (en) 2013-05-24 2016-05-24 Qualcomm Incorporated Receiver front end for carrier aggregation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023272B2 (en) * 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system
US20130315348A1 (en) * 2012-05-25 2013-11-28 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US20140113578A1 (en) * 2012-10-22 2014-04-24 Qualcomm Incorporated Amplifiers with noise splitting
US20140134960A1 (en) * 2012-11-14 2014-05-15 Qualcomm Incorporated Omni-band amplifiers
WO2014130284A1 (en) * 2013-02-22 2014-08-28 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
WO2014165480A1 (en) * 2013-04-04 2014-10-09 Qualcomm Incorporated Amplifiers with boosted or deboosted source degeneration inductance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017801A (ja) * 2018-07-23 2020-01-30 住友電気工業株式会社 増幅器

Also Published As

Publication number Publication date
US20150341007A1 (en) 2015-11-26
WO2015179172A1 (en) 2015-11-26
JP6181328B2 (ja) 2017-08-16
EP3146638A1 (en) 2017-03-29
US9479131B2 (en) 2016-10-25
CN106464213B (zh) 2019-05-31
EP3146638B1 (en) 2019-06-19
KR101763225B1 (ko) 2017-07-31
CA2947886C (en) 2018-03-06
CN106464213A (zh) 2017-02-22
KR20170002461A (ko) 2017-01-06
CA2947886A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
JP6181328B2 (ja) デュアル利得制御を用いたキャリアアグリゲーション増幅器
JP6046279B2 (ja) 複数の出力と構成可能ディジェネレーションインダクタとをもつ増幅器
US9271239B2 (en) Current-efficient low noise amplifier (LNA)
US9306603B2 (en) Tunable radio frequency (RF) front-end architecture using filter having adjustable inductance and capacitance
JP6208366B2 (ja) 低雑音増幅器（ｌｎａ）の非線形２次生成物に関するひずみ消去
US9425746B2 (en) Spurious signal mitigation for carrier aggregation amplifier
JP6643255B2 (ja) Ｒｃネットワークをもつ多段増幅器
US20150349724A1 (en) Distortion cancellation for dual stage carrier-aggregation (ca) low noise amplifier (lna) non-linear second order products
US20200099342A1 (en) Multi-mode hybrid radio frequency (rf) power amplifier with driver amplifier bypass
US9130529B2 (en) Area-efficient degenerative inductance for a low noise amplifier (LNA)

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6181328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250