JP2017517978A - ネットワーク・オン・チップ設計向けのトランザクショナル・トラフィック仕様 - Google Patents
ネットワーク・オン・チップ設計向けのトランザクショナル・トラフィック仕様 Download PDFInfo
- Publication number
- JP2017517978A JP2017517978A JP2016571197A JP2016571197A JP2017517978A JP 2017517978 A JP2017517978 A JP 2017517978A JP 2016571197 A JP2016571197 A JP 2016571197A JP 2016571197 A JP2016571197 A JP 2016571197A JP 2017517978 A JP2017517978 A JP 2017517978A
- Authority
- JP
- Japan
- Prior art keywords
- noc
- readable medium
- transitory computer
- information
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims description 40
- 238000004088 simulation Methods 0.000 claims abstract description 63
- 235000008694 Humulus lupulus Nutrition 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 16
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 238000013179 statistical model Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 101100521097 Caenorhabditis elegans pri-1 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/14—Network analysis or design
- H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/12—Shortest path evaluation
- H04L45/122—Shortest path evaluation by minimising distances, e.g. by selecting a route with minimum of number of hops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
・pri 1 rates 0.05 0.1 latency 30 profile 0,1
・CPU_1/ID CPU_2/ID → beats 1 CC/LD/SN →
・beats 1 CPU_1/SN/SN_RESP CPU−2/SN/SN_RESP →
・beats 4 CC/SN_RESP/LD_DATA →
・beats 4 CPU_1/LD_DATA CPU_2/LD_DATA
上記のトランザクションの記述の例は、4つのプロパティを有する。当該4つのプロパティは、1)優先度、2)メッセージレート、3)レイテンシ・ターゲット及び4)対応するトラフィック・プロファイルである。当該トランザクションの記述の例において、「pri 1」はトランザクションの優先度を1として表わし得る。当該トランザクションにおいて、当該優先度の記述はルータにおける優先度ベースの属性に用いられ得る。「rate 0.05 0.01」は、どのくらいの頻度でこのトランザクションが開始されるかを示す2つのメッセージレートを表わすように設定され得る。この頻度は、サイクル毎のメッセージの数を単位として計測され得る。当該サイクル毎のメッセージの数は、インターフェース幅、メッセージ毎のフリットの数、及びNoCのクロックレートを乗じることによってバンド幅の値に変換され得る。この例では、レート0.05は平均レート0.05を表わすことができ、すなわち、20サイクル毎に1つのメッセージを表わし、レート0.1はピークレートを表わすことができ、すなわち、10サイクル毎に1つのメッセージを表わす。当該レートの記述は、ポートの容量を解析するために重要である。例えば、3ビートのメッセージは1/3以上のトランザクション・レートを有しており、ポートの容量を超過するであろう。
トランザクションは、各々のホップが単一の送信元/送信先を有するチェーンとして表わされ得る。シミュレーションの開始時に、全てのトランザクションをチェーンに変換することによって、送信されるべき次のメッセージが既に決まっており、ホストの稼働が迅速になり得る。1つのトランザクションを多数のチェーンに変換する単純な方法は、各ホップでのコンポーネントの可能な選択の各々に関してチェーンを作ることである。そのようなトランザクションは、図6(a)に示すようなチェーンを作ることができる。図6(a)は、コヒーレンシ・コントローラが、データを必要とするCPUをスヌープする理由が無いと記載されたシナリオに対応しないチェーン600の例を示す。加えて、当該コントローラは、データをリクエストしなかったCPUにデータを送るべきではない。図6(a)に示されるようなチェーンは、上述したようなトランザクション及び図5に表わしたようなトランザクションに関して構成され得る。図6(a)において、CPU−1 602−a及びCPU−1 602−bは、単一のCPUであり得、以降、集合的にCPU−1 602と称する。CPU−1 602−a及びCPU−1 602−bが2つの例として表わされている目的は、説明の目的のみである。同様に、キャッシュ・コヒーレンス・モジュール 604−a及びキャッシュ・コヒーレンス・モジュール 604−bは、単一のキャッシュ・コヒーレンス・モジュールであり得、以降、集合的にキャッシュ・コヒーレンス・モジュール 604と称する。当該キャッシュ・コヒーレンス・モジュール 604−a及び当該キャッシュ・コヒーレンス・モジュール 604−bが2つの例として表わされている目的は、説明の目的のみである。実施例において、CPU−1 602−aは、キャッシュ・コヒーレンス・モジュール 604−aにデータリクエストを送信することができ、キャッシュ・コヒーレンス・モジュール 604−aは、応答として、リクエストをCPU−1 602−bに返送することができる。その結果、誤解を生じる記述(misleading representation)を与え、実際にデータのリクエストを有していたCPU−1 602−(a)にデータを送信するか又は当該CPU−1 602−(a)にスヌープ・リクエストを送信することのいずれをも意味する。上述したように、本実施例において、代わりにスヌープ・リクエストはCPU-2 606に送信されるべきである。上述したトランザクションに関して、コヒーレンシ・コントローラ604がスヌープ・リクエストを、実際にデータをリクエストしていたCPU−1 602−(a)に返送する理由は無い。同様に、コヒーレンス・コントローラ604は、当該データを、データをリクエストしていなかったCPU-2 606に送信するべきではない。上記の創造されたトランザクション・チェーンは、当該トランザクションを明確に表現するものではない。従って、トランザクション・チェーンを適切に、誤解を生じる記述無しに生成するためには、トランザクション・トラフィック・チェーンを適切に表現することができるチェーン生成アルゴリズムが必要である。
NoCシミュレーションの実施例において、外部トランザクション・トレースは、さらなる適応性を提供するために用いられ得る。そのようなトランザクション・トレースは、統計モデルから算出されても良く、現実のシステムから記録されても良い。コンポーネントに関するトランザクション・トレースは、トランザクション開始メッセージ及び内部トランザクション・インターバルの一覧を含み得る。例えば実施例において、当該トレースは、シミュレートすべきチェーンを示すのみであっても良く、当該トランザクションの全体の詳細は示さなくとも良い。
1つの実施例において、NoCは本願のトランザクショナル・トラフィック仕様をトランザクショナル・シミュレーションに使用することができる。本願のトランザクショナル・トラフィック仕様を用いてのトランザクショナル・シミュレーションは、より緊急及び詳細なシミュレーションを提供することにおいて、フローレベルのシミュレーションと異なる。フローレベル仕様を用いてのフローレベル・シミュレーションと、トランザクショナル・トラフィック仕様を用いてのトランザクショナル・シミュレーションとは、トランザクションの中間点にメッセージが到来した際に何が起こるか、に関して異なる。当該両方のシミュレーションにおいて、送信されるべきメッセージのトレースは、ネットワークをシミュレーションすることに用いられる。トランザクションベースのシミュレーションに関して、当該トレースは、各々のトランザクションの最初のメッセージをスケジューリングすることにのみ必要であり、他のメッセージはメッセージの受信上でトリガされるであろう。パケットがその送信先に到着した場合、当該パケットは、チェーン内に次のパケットがあれば当該次のパケットへのポインタを有する。当該次のパケットは、当該次のパケットを送信するであろうネットワークのホスト/ホップの伝送キューに挿入され得る。この応答の伝送は、当該ホスト/ホップによって処理が行われることで遅延される。当該キュー内に空きがない場合、当該ホストはメッセージを受信することができず、バックプレッシャ・アップストリーム(backpressure upstream)を引きおこす。
より正確に実行するシミュレーションに加えて、1つの実施例において、トランザクショナル・トラフィック仕様はNoCを設計することに利用され得る。トランザクショナル・トラフィック仕様を使用して、当該NoCの設計は、ロバスト性及び信頼性の高い結果並びに(必要な場合は)迅速な設計の反復を生じ得る。トランザクショナル・トラフィック仕様は相互依存関係情報、バンド幅情報、レイテンシ情報を含んでおり、ルート割当及び他のNoCの接続性を確立することに使用され得る。当該トランザクショナル・トラフィック仕様は、デッドロックフリーのNoCの設計を補助し得る仮想チャネル割り当て(VC assignment)を容易にすることにおいても有効であり得る。1つの実施例において、トランザクショナル・トラフィック仕様は、当該NoC内の正確なコア配置(core placement)においても補助し得る。
仮想チャネル割り当ての際、トラフィックフローは、デットロックを回避するため、NoCにおいてルート及び仮想チャネル(VC)が割り当てられ得る。トランザクション情報は、最適な仮想チャネル割り当てに関して、トランザクションの様々なフロー間の追加の依存関係情報を活用すること及び当該仮想チャネル割り当てはデッドロックフリーであることを保証することに用いられ得る情報として有効である。
NoCにおける通信コストは、コンポーネント間の距離と共に増大し、コンポーネントを再配置することは、NoC性能に大きく影響し得る。注意深い位置決めは、レイテンシ及び輻輳(congestion)を削減し得るが、しかしながら、適切な位置が要求されると、いくつかの近くにあるコンポーネントを動かすことで、他のコンポーネント間の距離を増大させることができる。NoCコンテクスト(context)におけるコンポーネントの配置の当該NP困難問題(NP-hard problem)に対して、疑似アニーリング法(Simulated Annealing)から分岐限定法(branch and bound)まで多種多様のアプローチがある。本明細書に記載された実施例は、トラフィックはレイテンシ・ターゲットを満たすことを保証し得る。
Claims (20)
- 処理を実行するための命令を記憶する非一時的コンピュータ可読媒体であって、前記命令は、
複数のパラメータを含む仕様からネットワークオンチップ(NoC)ベースのシステムを生成するステップを含み、前記複数のパラメータは、前記NoCベースのシステムの設計及び性能シミュレーションを容易にするように構成された情報を示し、前記NoCベースのシステムのNoCは、前記仕様から生成されて仕様要求を満たすことを特徴とする非一時的コンピュータ可読媒体。 - 請求項1に記載の非一時的コンピュータ可読媒体であって、前記複数のパラメータは前記NoCベースのシステムの接続性情報を含み、加えて、依存関係情報、バンド幅情報及び属性情報のうちの少なくとも1つを含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記バンド幅情報は、特定時間のアイソクロナス・トラフィックのバンド幅を保証するための1つ以上のパラメータを含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記バンド幅情報は、トラフィック・ジッタを示す1つ以上のパラメータを含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記依存関係情報は、前記NoCベースのシステムの複数の要素間の依存関係、又は前記NoCベースのシステム内の複数の種類のメッセージ間の依存関係を示すことを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記依存関係情報は、前記NoCベースのシステムの複数の要素間の非依存関係、又は前記NoCベースのシステム内の複数の種類のメッセージ間の非依存関係を示すことを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記バンド幅情報は、1つ以上のトランザクションのメッセージのバンド幅要求、前記1つ以上のトランザクションの前記メッセージのクオリティ・オブ・サービス要求、前記1つ以上のトランザクションの前記メッセージのレイテンシ要求、及び前記1つ以上のトランザクションのレイテンシ要求、のうちの少なくとも1つを含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記接続性情報は、前記NoCベースのシステムのトラフィックシミュレーションを示す前記NoCベースのシステムの1つ以上のメッセージに関するトランザクション情報、前記NoCベースのシステムのメッセージ伝送に関するプロトコル情報、及び前記NoCベースのシステムのメッセージに関するシーケンスを示すオーダ情報のうちの少なくとも1つを含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項8に記載の非一時的コンピュータ可読媒体であって、前記トランザクション情報は1つ以上のトランザクションを含み、前記1つ以上のトランザクションの各々はホップのシーケンスを示し、前記ホップのシーケンスのホップの各々は、送信元エージェントから送信先エージェントへの1つ以上のメッセージを示し、
前記NoCベースのシステムを生成するステップは、前記トランザクション情報に基づいて前記NoCベースのシステムを構成して、前記1つ以上のトランザクションの各々に関する前記ホップのシーケンスに従って、前記送信元エージェントから前記送信先エージェントへ各々のホップに関する前記1つ以上のメッセージを伝送するステップを含むことを特徴とする非一時的コンピュータ可読媒体。 - 請求項9に記載の非一時的コンピュータ可読媒体であって、前記トランザクション情報は、前記1つ以上のトランザクションの少なくとも1つのサブセットに関するシステムレベルシミュレーションを容易にするように構成されていることを特徴とする非一時的コンピュータ可読媒体。
- 請求項2に記載の非一時的コンピュータ可読媒体であって、前記属性情報は、1つ以上のトランザクションのメッセージのサイズ、前記1つ以上のトランザクションの前記メッセージの優先度、前記1つ以上のトランザクションの前記メッセージのクオリティ・オブ・サービス(QoS)、及び前記1つ以上のトランザクションの前記メッセージのオーダリング要求、のうちの少なくとも1つを示すメッセージ属性情報を含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項1に記載の非一時的コンピュータ可読媒体であって、前記命令は、前記仕様の前記複数のパラメータに基づいて前記NoCベースのシステムのシミュレーションを実行するステップをさらに含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項12に記載の非一時的コンピュータ可読媒体であって、前記命令は、前記シミュレーションを実行するための前記仕様の前記複数のパラメータから、トラフィック・トレース・データベースを生成するステップをさらに含み、前記トラフィック・トレース・データベースは1つ以上のトラフィック・トレース・ファイルを含み、前記1つ以上のトラフィック・トレース・ファイルの各々は、トランザクションを開始するための情報を示すことを特徴とする非一時的コンピュータ可読媒体。
- 請求項13に記載の非一時的コンピュータ可読媒体であって、前記トランザクションを開始するための前記情報は、前記仕様の前記複数のパラメータに基づいて判定されることを特徴とする非一時的コンピュータ可読媒体。
- 請求項14に記載の非一時的コンピュータ可読媒体であって、前記命令は、前記複数のパラメータ及び1つの統計モデルに基づいて、複数のトランザクションから前記トランザクションを選択するステップをさらに含むことを特徴とする非一時的コンピュータ可読媒体。
- 請求項1に記載の非一時的コンピュータ可読媒体であって、前記バンド幅情報は、トランザクションのレート、トランザクションのメッセージのレート、及びNoCベースのシステムの1つ以上のホストのレート、のうちの1つを示すことを特徴とする非一時的コンピュータ可読媒体。
- 仕様から構成されたネットワークオンチップ(NoC)ベースのシステムであって、前記仕様は複数のパラメータを含み、前記複数のパラメータは、前記NoCベースのシステムの設計及び性能シミュレーションを容易にするように構成された情報を示し、前記NoCベースのシステムのNoCは、前記仕様から生成されて仕様要求を満たすことを特徴とするNoCベースのシステム。
- 請求項17に記載のNoCベースのシステムであって、前記複数のパラメータは前記NoCベースのシステムの接続性情報を含み、加えて、依存関係情報、バンド幅情報及び属性情報のうちの少なくとも1つを含むことを特徴とするNoCベースのシステム。
- 請求項18に記載のNoCベースのシステムであって、前記バンド幅情報は、特定時間のアイソクロナス・トラフィックのバンド幅を保証するための1つ以上のパラメータを含むことを特徴とするNoCベースのシステム。
- 請求項17に記載のNoCベースのシステムであって、前記バンド幅情報は、トラフィック・ジッタを示す1つ以上のパラメータを含むことを特徴とするNoCベースのシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/298,717 US9473359B2 (en) | 2014-06-06 | 2014-06-06 | Transactional traffic specification for network-on-chip design |
US14/298,717 | 2014-06-06 | ||
PCT/US2015/015604 WO2015187209A1 (en) | 2014-06-06 | 2015-02-12 | Transactional traffic specification for network-on-chip design |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017517978A true JP2017517978A (ja) | 2017-06-29 |
JP2017517978A5 JP2017517978A5 (ja) | 2017-12-07 |
JP6353084B2 JP6353084B2 (ja) | 2018-07-04 |
Family
ID=54767133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016571197A Active JP6353084B2 (ja) | 2014-06-06 | 2015-02-12 | ネットワーク・オン・チップ設計向けのトランザクショナル・トラフィック仕様 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9473359B2 (ja) |
JP (1) | JP6353084B2 (ja) |
KR (1) | KR102374572B1 (ja) |
WO (1) | WO2015187209A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9794130B2 (en) | 2012-12-13 | 2017-10-17 | Coriant Operations, Inc. | System, apparatus, procedure, and computer program product for planning and simulating an internet protocol network |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
GB2574614B (en) * | 2018-06-12 | 2020-10-07 | Advanced Risc Mach Ltd | Error detection in an interconnection network for an integrated circuit |
US10635431B1 (en) | 2019-01-09 | 2020-04-28 | Bank Of America Corporation | Dynamically updating source code from a cloud environment |
US11108679B2 (en) * | 2019-08-08 | 2021-08-31 | Mellanox Technologies Tlv Ltd. | Producing deadlock-free routes in lossless cartesian topologies with minimal number of virtual lanes |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226776A (ja) * | 2010-05-12 | 2012-11-15 | Panasonic Corp | 中継器およびチップ回路 |
WO2013046607A1 (ja) * | 2011-09-29 | 2013-04-04 | パナソニック株式会社 | 制御装置 |
Family Cites Families (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0666004A4 (en) | 1992-10-21 | 1999-11-03 | Bell Communications Res | BROADBAND VIRTUAL PRIVATE NETWORK SYSTEM AND SERVICE. |
US5764740A (en) | 1995-07-14 | 1998-06-09 | Telefonaktiebolaget Lm Ericsson | System and method for optimal logical network capacity dimensioning with broadband traffic |
US5991308A (en) | 1995-08-25 | 1999-11-23 | Terayon Communication Systems, Inc. | Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant |
US6058307A (en) * | 1995-11-30 | 2000-05-02 | Amsc Subsidiary Corporation | Priority and preemption service system for satellite related communication using central controller |
KR100216066B1 (ko) * | 1997-05-20 | 1999-08-16 | 윤종용 | 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 |
US6003029A (en) | 1997-08-22 | 1999-12-14 | International Business Machines Corporation | Automatic subspace clustering of high dimensional data for data mining applications |
US6249902B1 (en) | 1998-01-09 | 2001-06-19 | Silicon Perspective Corporation | Design hierarchy-based placement |
US6415282B1 (en) | 1998-04-22 | 2002-07-02 | Nec Usa, Inc. | Method and apparatus for query refinement |
US6711152B1 (en) | 1998-07-06 | 2004-03-23 | At&T Corp. | Routing over large clouds |
US6968514B2 (en) | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
US6356900B1 (en) | 1999-12-30 | 2002-03-12 | Decode Genetics Ehf | Online modifications of relations in multidimensional processing |
CA2359168A1 (en) | 2000-10-25 | 2002-04-25 | John Doucette | Design of meta-mesh of chain sub-networks |
US6925627B1 (en) | 2002-12-20 | 2005-08-02 | Conexant Systems, Inc. | Method and apparatus for power routing in an integrated circuit |
WO2004072796A2 (en) | 2003-02-05 | 2004-08-26 | Arizona Board Of Regents | Reconfigurable processing |
US7065730B2 (en) | 2003-04-17 | 2006-06-20 | International Business Machines Corporation | Porosity aware buffered steiner tree construction |
US7318214B1 (en) | 2003-06-19 | 2008-01-08 | Invarium, Inc. | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections |
US7448010B1 (en) | 2003-08-01 | 2008-11-04 | Cadence Design Systems, Inc. | Methods and mechanisms for implementing virtual metal fill |
US7518990B2 (en) | 2003-12-26 | 2009-04-14 | Alcatel Lucent Usa Inc. | Route determination method and apparatus for virtually-concatenated data traffic |
US7308655B2 (en) * | 2004-03-25 | 2007-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for alerting an entity to design changes impacting the manufacture of a semiconductor device in a virtual fab environment |
US7564809B1 (en) * | 2004-05-06 | 2009-07-21 | Cornell Research Foundation, Inc. | Event-synchronization protocol for parallel simulation of large-scale wireless networks |
KR100674933B1 (ko) | 2005-01-06 | 2007-01-26 | 삼성전자주식회사 | 온 칩 버스(On Chip Bus)에서 최적화된코어-타일-스위치(core-tile-switch)맵핑(mapping) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체 |
US8059551B2 (en) | 2005-02-15 | 2011-11-15 | Raytheon Bbn Technologies Corp. | Method for source-spoofed IP packet traceback |
US20080244135A1 (en) * | 2005-05-04 | 2008-10-02 | Nxp B.V. | Memory Controller and Method For Controlling Access to a Memory, as Well as System Comprising a Memory Controller |
US20060281221A1 (en) | 2005-06-09 | 2006-12-14 | Sharad Mehrotra | Enhanced routing grid system and method |
US7603644B2 (en) | 2005-06-24 | 2009-10-13 | Pulsic Limited | Integrated circuit routing and compaction |
US7343581B2 (en) | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
JP2007149061A (ja) | 2005-10-31 | 2007-06-14 | Seiko Epson Corp | レイアウトシステムおよびレイアウトプログラム、並びにレイアウト方法 |
US7289933B2 (en) | 2005-11-04 | 2007-10-30 | Synopsys, Inc. | Simulating topography of a conductive material in a semiconductor wafer |
CA2580998A1 (en) | 2006-03-03 | 2007-09-03 | Queen's University At Kingston | Adaptive analysis methods |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7567947B2 (en) * | 2006-04-04 | 2009-07-28 | Optimaltest Ltd. | Methods and systems for semiconductor testing using a testing scenario language |
US20070256044A1 (en) | 2006-04-26 | 2007-11-01 | Gary Coryer | System and method to power route hierarchical designs that employ macro reuse |
US7818151B2 (en) * | 2006-05-02 | 2010-10-19 | Asml Masktools B.V. | Method, program product and apparatus for obtaining short-range flare model parameters for lithography simulation tool |
US8924269B2 (en) | 2006-05-13 | 2014-12-30 | Sap Ag | Consistent set of interfaces derived from a business object model |
JP2007311491A (ja) | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体集積回路 |
US20080072182A1 (en) | 2006-09-19 | 2008-03-20 | The Regents Of The University Of California | Structured and parameterized model order reduction |
WO2008044211A1 (en) * | 2006-10-10 | 2008-04-17 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method to design network-on-chip (noc)-based communication systems |
WO2008126516A1 (ja) | 2007-04-10 | 2008-10-23 | Naoki Suehiro | 送信方法、送信装置、受信方法及び受信装置 |
US8136071B2 (en) | 2007-09-12 | 2012-03-13 | Neal Solomon | Three dimensional integrated circuits and methods of fabrication |
US8099757B2 (en) * | 2007-10-15 | 2012-01-17 | Time Warner Cable Inc. | Methods and apparatus for revenue-optimized delivery of content in a network |
TWI390869B (zh) | 2008-04-24 | 2013-03-21 | Univ Nat Taiwan | 網路資源分配系統及方法 |
JP4607254B2 (ja) | 2008-06-12 | 2011-01-05 | パナソニック株式会社 | ネットワーク監視装置、バスシステム監視装置、方法、およびプログラム |
US8050256B1 (en) | 2008-07-08 | 2011-11-01 | Tilera Corporation | Configuring routing in mesh networks |
US8255849B1 (en) | 2008-12-08 | 2012-08-28 | Cadence Design Systems, Inc. | Solver for modeling a multilayered integrated circuit with three-dimensional interconnects |
US8065433B2 (en) | 2009-01-09 | 2011-11-22 | Microsoft Corporation | Hybrid butterfly cube architecture for modular data centers |
CN102696045B (zh) * | 2009-07-10 | 2015-07-01 | 塞尔蒂卡姆公司 | 用于执行设备的顺序化的系统和方法 |
US8285912B2 (en) | 2009-08-07 | 2012-10-09 | Arm Limited | Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure |
US8276105B2 (en) | 2009-09-18 | 2012-09-25 | International Business Machines Corporation | Automatic positioning of gate array circuits in an integrated circuit design |
FR2951342B1 (fr) * | 2009-10-13 | 2017-01-27 | Arteris Inc | Reseau sur puce a latence nulle |
US8407647B2 (en) | 2009-12-17 | 2013-03-26 | Springsoft, Inc. | Systems and methods for designing and making integrated circuits with consideration of wiring demand ratio |
US20110191774A1 (en) * | 2010-02-01 | 2011-08-04 | Yar-Sun Hsu | Noc-centric system exploration platform and parallel application communication mechanism description format used by the same |
US20110191088A1 (en) * | 2010-02-01 | 2011-08-04 | Yar-Sun Hsu | Object-oriented network-on-chip modeling |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
FR2961048B1 (fr) * | 2010-06-03 | 2013-04-26 | Arteris Inc | Reseau sur puce avec caracteristiques de qualite-de-service |
WO2011155984A1 (en) | 2010-06-11 | 2011-12-15 | Waters Technologies Corporation | Techniques for mass spectrometry peak list computation using parallel processing |
US8196086B2 (en) | 2010-07-21 | 2012-06-05 | Lsi Corporation | Granular channel width for power optimization |
US9396162B2 (en) | 2010-07-22 | 2016-07-19 | John APPLEYARD | Method and apparatus for estimating the state of a system |
CN102467582B (zh) | 2010-10-29 | 2014-08-13 | 国际商业机器公司 | 一种集成电路设计中优化连线约束的方法和系统 |
US9397933B2 (en) | 2010-12-21 | 2016-07-19 | Verizon Patent And Licensing Inc. | Method and system of providing micro-facilities for network recovery |
US8717875B2 (en) | 2011-04-15 | 2014-05-06 | Alcatel Lucent | Condensed core-energy-efficient architecture for WAN IP backbones |
US8711867B2 (en) | 2011-08-26 | 2014-04-29 | Sonics, Inc. | Credit flow control scheme in a router with flexible link widths utilizing minimal storage |
US9213788B2 (en) | 2011-10-25 | 2015-12-15 | Massachusetts Institute Of Technology | Methods and apparatus for constructing and analyzing component-based models of engineering systems |
US9036482B2 (en) * | 2011-12-08 | 2015-05-19 | The Hong Kong University Of Science And Technology | Bufferless nonblocking networks on chip |
US20130151215A1 (en) | 2011-12-12 | 2013-06-13 | Schlumberger Technology Corporation | Relaxed constraint delaunay method for discretizing fractured media |
JP2013125906A (ja) | 2011-12-15 | 2013-06-24 | Toshiba Corp | フレアマップ計算方法、フレアマップ算出プログラムおよび半導体装置の製造方法 |
US20130174113A1 (en) | 2011-12-30 | 2013-07-04 | Arteris SAS | Floorplan estimation |
US9070121B2 (en) | 2012-02-14 | 2015-06-30 | Silver Spring Networks, Inc. | Approach for prioritizing network alerts |
US9111151B2 (en) | 2012-02-17 | 2015-08-18 | National Taiwan University | Network on chip processor with multiple cores and routing method thereof |
US8756541B2 (en) | 2012-03-27 | 2014-06-17 | International Business Machines Corporation | Relative ordering circuit synthesis |
US8635577B2 (en) | 2012-06-01 | 2014-01-21 | International Business Machines Corporation | Timing refinement re-routing |
US9244880B2 (en) | 2012-08-30 | 2016-01-26 | Netspeed Systems | Automatic construction of deadlock free interconnects |
US9225665B2 (en) * | 2012-09-25 | 2015-12-29 | Qualcomm Technologies, Inc. | Network on a chip socket protocol |
US20140092740A1 (en) | 2012-09-29 | 2014-04-03 | Ren Wang | Adaptive packet deflection to achieve fair, low-cost, and/or energy-efficient quality of service in network on chip devices |
US8885510B2 (en) | 2012-10-09 | 2014-11-11 | Netspeed Systems | Heterogeneous channel capacities in an interconnect |
US8601423B1 (en) | 2012-10-23 | 2013-12-03 | Netspeed Systems | Asymmetric mesh NoC topologies |
US8667439B1 (en) | 2013-02-27 | 2014-03-04 | Netspeed Systems | Automatically connecting SoCs IP cores to interconnect nodes to minimize global latency and reduce interconnect cost |
-
2014
- 2014-06-06 US US14/298,717 patent/US9473359B2/en active Active
-
2015
- 2015-02-12 WO PCT/US2015/015604 patent/WO2015187209A1/en active Application Filing
- 2015-02-12 JP JP2016571197A patent/JP6353084B2/ja active Active
- 2015-02-12 KR KR1020167034175A patent/KR102374572B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226776A (ja) * | 2010-05-12 | 2012-11-15 | Panasonic Corp | 中継器およびチップ回路 |
WO2013046607A1 (ja) * | 2011-09-29 | 2013-04-04 | パナソニック株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150358211A1 (en) | 2015-12-10 |
US9473359B2 (en) | 2016-10-18 |
WO2015187209A1 (en) | 2015-12-10 |
JP6353084B2 (ja) | 2018-07-04 |
KR20170015320A (ko) | 2017-02-08 |
KR102374572B1 (ko) | 2022-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6353084B2 (ja) | ネットワーク・オン・チップ設計向けのトランザクショナル・トラフィック仕様 | |
JP6216454B2 (ja) | ネットワークオンチップアーキテクチャにおけるシステムレベルシミュレーション | |
US9244880B2 (en) | Automatic construction of deadlock free interconnects | |
US10324509B2 (en) | Automatic generation of power management sequence in a SoC or NoC | |
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
US9477280B1 (en) | Specification for automatic power management of network-on-chip and system-on-chip | |
US9009648B2 (en) | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification | |
US9158882B2 (en) | Automatic pipelining of NoC channels to meet timing and/or performance | |
US10528682B2 (en) | Automatic performance characterization of a network-on-chip (NOC) interconnect | |
US9781043B2 (en) | Identification of internal dependencies within system components for evaluating potential protocol level deadlocks | |
US10983910B2 (en) | Bandwidth weighting mechanism based network-on-chip (NoC) configuration | |
US10896476B2 (en) | Repository of integration description of hardware intellectual property for NoC construction and SoC integration | |
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
US20180198682A1 (en) | Strategies for NoC Construction Using Machine Learning | |
US10084725B2 (en) | Extracting features from a NoC for machine learning construction | |
US11144457B2 (en) | Enhanced page locality in network-on-chip (NoC) architectures | |
US9928204B2 (en) | Transaction expansion for NoC simulation and NoC design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171027 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20171027 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6353084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |