JP2017509982A5

JP2017509982A5 -

Info

Publication number: JP2017509982A5
Application number: JP2016553381A
Authority: JP
Filing date: 2015-02-13
Publication date: 2018-03-01

Claims

人工ニューラルネットワークにおいてコプロセッシングを実行する、コンピュータ実装方法であって、
一定時間期間にわたって、前記ニューラルネットワークの一部を第２の処理ノードから第１の処理ノードにスワッピングすること、ここにおいて、前記第１の処理ノードおよび前記第２の処理ノードは、相互に前記ニューラルネットワークの機能的特徴の処理を包含するように構成され、前記第１の処理ノードは、強化学習を実装するように構成される、学習処理コアを備える、と、
前記第１の処理ノードで前記ニューラルネットワークの前記一部を実行することと、
前記一定時間期間後に、前記ニューラルネットワークの前記一部を前記第２の処理ノードに返すことと、
前記第２の処理ノードで前記ニューラルネットワークの前記一部を実行すること、ここにおいて、前記一部は、前記ニューラルネットワークに関する状態変数および接続性情報を含む、前記一部がそこから送られる前記ノードについての状態情報を備える、と
を備える、方法。
前記第１の処理ノードは、第１のハードウェアコアに含まれ、前記第２の処理ノードは、第２のハードウェアコアに含まれ、前記第１のハードウェアコアは、前記第２のハードウェアコアとは別個である、
請求項１に記載の方法。
前記学習処理コアは、前記第２の処理ノードよりも多くのリソースで構成される、
請求項１に記載の方法。
前記第２の処理ノードは、前記ニューラルネットワークまたは前記一部を動作することに関連付けられる機能を実行するために構成された静的処理コアを備え、
スワッピングすることは、
前記静的処理コアの状態を前記学習処理コアにコピーすることと、
前記学習処理コアが前記静的処理コアの機能を包含するように、前記学習処理コアに入力をルーティングすることと
を備え、
返すことは、
前記学習処理コアの状態を前記静的処理コアにコピーすることと、
前記静的処理コアに制御を返すことと
を備える、請求項１に記載の方法。
前記人工ニューラルネットワークの前記一部は、深層信念ネットワークのレイヤを備える、
請求項１に記載の方法。
前記第１の処理ノードは、デバッギングコアを備える、
請求項１に記載の方法。
人工ニューラルネットワークにおいてコプロセッシングを実行するための装置であって、
メモリと、
前記メモリに結合された少なくとも１つのプロセッサと
を備え、前記少なくとも１つのプロセッサは、
一定時間期間にわたって、前記ニューラルネットワークの一部を第２の処理ノードから第１の処理ノードにスワッピングすること、ここにおいて、前記第１の処理ノードおよび前記第２の処理ノードは、相互に前記ニューラルネットワークの機能的特徴の前記処理を包含するように構成され、前記第１の処理ノードは、強化学習を実装するように構成される、学習処理コアを備える、と、
前記第１の処理ノードで前記ニューラルネットワークの前記一部を実行することと、
前記一定時間期間後に、前記ニューラルネットワークの前記一部を前記第２の処理ノードに返すことと、
前記第２の処理ノードで前記ニューラルネットワークの前記一部を実行すること、ここにおいて、前記一部は、前記ニューラルネットワークに関する状態変数および接続性情報を含む、前記一部がそこから送られる前記ノードについての状態情報を備える、と
を行うように構成される、装置。
前記第１の処理ノードは、第１のハードウェアコアに含まれ、前記第２の処理ノードは、第２のハードウェアコアに含まれ、前記第１のハードウェアコアは、前記第２のハードウェアコアとは別個である、
請求項７に記載の装置。
前記学習処理コアは、前記第２の処理ノードよりも多くのリソースで構成される、
請求項７に記載の装置。
前記第２の処理ノードは、前記ニューラルネットワークまたは前記一部を動作することに関連付けられる機能を実行するために構成された静的処理コアを備え、前記少なくとも１つのプロセッサは、
前記静的処理コアの状態を前記学習処理コアにコピーすることと、
前記学習処理コアが前記静的処理コアの機能を包含するように、前記学習処理コアに入力をルーティングすることと、
前記学習処理コアの状態を前記静的処理コアにコピーすることと、
変更された静的処理コアに制御を返すことと
を行うようにさらに構成される、請求項７に記載の装置。
前記人工ニューラルネットワークの前記一部は、深層信念ネットワークのレイヤを備える、
請求項７に記載の装置。
前記第１の処理ノードは、デバッギングコアを備える、
請求項７に記載の装置。
人工ニューラルネットワークにおいてコプロセッシングを実行するためのプログラムコードを符号化した非一時的コンピュータ可読媒体であって、前記プログラムコードは、プロセッサによって実行され、請求項１〜請求項６に記載の方法のいずれかを実行するためのプログラムコードを備える、非一時的コンピュータ可読媒体。