JP2017506777A5 - - Google Patents

Claims (27)

1. システムオンチップに配置されたプライマリ処理リソースと、
   システムオンチップに配置された発信制御装置であって、前記プライマリ処理リソースと通信する、発信制御装置と、
   前記発信制御装置と通信する前記システムオンチップに配置された複数のセカンダリ処理リソースであって、前記複数のセカンダリ処理リソースは、前記発信制御装置を介して、前記プライマリ処理リソースと間接的に通信するように配置され、前記発信制御装置は、前記複数のセカンダリ処理リソースのうちの第1のセカンダリ処理リソースがスレッドを実行するための前記プライマリ処理リソースからの要求を同期的に管理し、前記プライマリ処理リソースからの要求は、前記第1のセカンダリ処理リソースを識別する、複数のセカンダリ処理リソースと、
   前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースに電気的に結合され、それらの処理リソースにとってアクセス可能である共有のメモリ空間であって、前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースは、信号/待機インターフェースへの信号を生成するとともに信号/待機インターフェースからの信号に応答するように配置される共有のメモリ空間と、
   前記プライマリ処理リソースに結合されるとともに、前記要求を受信して、タスク負荷軽減状態に応じて前記第1のセカンダリ処理リソースの特定の実行ユニットを定義する前記発信制御装置に対する発信コマンドを非同期的に生成するように配置されたグローバルコーディネータと
   を含むコンピューティングデバイス。
2. 前記プライマリ処理リソースからの前記要求は、前記スレッドを実行するために使用される前記セカンダリ処理リソースのタイプに関する情報を含む請求項1に記載のコンピューティングデバイス。
3. 前記プライマリ処理リソースは、前記要求を生成する前に前記プライマリ処理リソース上でのスレッドの実行を保留する請求項2に記載のコンピューティングデバイス。
4. 前記プライマリ処理リソースは、前記発信制御装置からのタスク完了信号を待ち、前記タスク完了信号の受信時に、前記プライマリ処理リソースは、前記スレッドの実行を再開する請求項3に記載のコンピューティングデバイス。
5. 前記要求は、前記第1のセカンダリ処理リソースが前記スレッドを実行することを可能にする情報を提供するように前記発信制御装置に指示する請求項4に記載のコンピューティングデバイス。
6. 前記発信制御装置からのタスク完了信号は、オペレーティングシステムに伝達される請求項4に記載のコンピューティングデバイス。
7. 前記グローバルコーディネータは、前記要求に応答して発信コマンドを開始することができるマイクロスケジューラを実行する請求項1に記載のコンピューティングデバイス。
8. 前記プライマリ処理リソースに結合され、タスク負荷軽減状態に応じて前記要求を非同期的に受信するように配置されたグラフィック処理ユニット固有の制御装置
   をさらに含む請求項1に記載のコンピューティングデバイス。
9. 前記グラフィック処理ユニット固有の制御装置は、前記要求に応答して発信コマンドを開始することができるスケジューラを実行する請求項8に記載のコンピューティングデバイス。
10. タスク負荷軽減状態に応じて前記要求を非同期に受信するために、リアルタイムオペレーティングシステムを用いて配置されたデジタル信号プロセッサ
    をさらに含む請求項1に記載のコンピューティングデバイス。
11. 前記発信制御装置は、ハードウェア要素である請求項1に記載のコンピューティングデバイス。
12. 前記発信制御装置は、ソフトウェアにおいて有効化されている請求項1に記載のコンピューティングデバイス。
13. 前記発信制御装置の1つまたは複数の関数の第1の組は、ハードウェア要素において有効化され、前記発信制御装置の残りの関数は、ソフトウェアにおいて有効化されている請求項1に記載のコンピューティングデバイス。
14. 携帯型コンピューティングデバイスにおける同期タスク発信のための方法であって、
    プライマリ処理リソース、前記プライマリ処理リソースと通信する発信制御装置、前記発信制御装置と通信する複数のセカンダリ処理リソース、ならびにバスによって前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースにとってアクセス可能な共有のメモリ空間を有する前記携帯型コンピューティングデバイスを提供するステップであって、前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースは、システムオンチップに配置され、信号/待機インターフェースへの信号を生成するとともに信号/待機インターフェースからの信号に応答するように配置される、ステップと、
    タスク負荷軽減状態を検出するステップと、
    前記プライマリ処理リソースで実行されているスレッドの実行を保留するステップと、
    前記タスク負荷軽減状態に応じて前記プライマリ処理リソースからの要求を生成するステップであって、前記要求は、前記スレッドの実行のための前記複数のセカンダリ処理リソースのうちの第1のセカンダリ処理リソースを識別する、ステップと、
    前記発信制御装置に前記要求を伝達するステップであって、前記発信制御装置は、前記プライマリ処理リソースからの前記第1のセカンダリ処理リソースのための前記要求を同期的に管理するように配置される、ステップとを含み、
    前記発信制御装置に前記要求を伝達するステップは、前記スレッドに関連付けられた情報が現在記憶されている、前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースにとってアクセス可能な前記共有のメモリ空間における少なくとも1つの場所を伝達するステップを含む、方法。
15. 前記信号/待機インターフェースは、命令を含む請求項14に記載の方法。
16. 前記プライマリ処理リソースは、前記発信制御装置からのタスク完了信号を待ち、前記タスク完了信号の受信時に、前記プライマリ処理リソースは、前記スレッドの実行を再開する請求項14に記載の方法。
17. 前記プライマリ処理リソースは、前記スレッドが完了したことをオペレーティングシステムに信号送信する前に、前記発信制御装置からのタスク完了信号を待つ請求項14に記載の方法。
18. 前記発信制御装置に要求を伝達するステップは、前記プライマリ処理リソースに結合され、タスク負荷軽減状態に応じて要求を非同期的に受信するように配置されたグラフィック処理ユニット固有の制御装置を使用するステップを含む請求項14に記載の方法。
19. 前記グラフィック処理ユニット固有の制御装置は、前記セカンダリ処理リソースに向けられた発信コマンドを開始することができるスケジューラを実行する請求項18に記載の方法。
20. 前記発信制御装置に前記要求を伝達するステップは、前記タスク負荷軽減状態に応じて、前記プライマリ処理リソースから前記要求を非同期的に受信するために、リアルタイムオペレーティングシステムを用いて配置されたデジタル信号プロセッサを使用するステップを含む請求項14に記載の方法。
21. スレッドを処理するための第1の手段であって、タスク負荷軽減状態を検出するための機構および前記スレッドの負荷軽減処理に対する要求を生成するための機構を含む、第1の手段と、
    前記タスク負荷軽減状態および前記負荷軽減に対する要求に応答して前記スレッドを同期的に発信するための手段と、
    前記スレッドを同期的に発信するための手段と通信し前記スレッドを同期的に発信するための手段に応答して前記スレッドを処理するための複数の第2の手段であって、前記スレッドを処理するための第1の手段からの前記負荷軽減に対する要求は、前記複数の第2の手段のうちの第1の第2の手段を識別する、複数の第2の手段と、
    バスを通じて前記第1の手段および前記第1の第2の手段にとってアクセス可能な共有のメモリ空間であって、前記第1の手段および前記複数の第2の手段は、システムオンチップにおいて有効化され、信号/待機インターフェースへの信号を生成するとともに信号/待機インターフェースからの信号に応答することができ、前記要求を生成するための機構は、前記スレッドに関連付けられた情報が現在記憶されている、前記処理するための第1の手段および前記処理するための第1の第2の手段にとってアクセス可能な前記共有のメモリ空間における少なくとも1つの場所を伝達することを含む、共有のメモリ空間と
    を含むコンピューティングデバイス。
22. 前記スレッドを処理するための前記第1の手段からの前記負荷軽減に対する要求は、前記スレッドを実行するために使用される前記第2の手段のタイプに関する情報を含む請求項21に記載のコンピューティングデバイス。
23. 前記スレッドを処理するための第1の手段は、前記スレッドを同期的に発信するための手段に前記要求を伝達する前に、前記スレッドの実行を保留する請求項22に記載のコンピューティングデバイス。
24. 前記スレッドを処理するための第1の手段は、前記スレッドの実行を再開する前に、前記スレッドを同期的に発信するための手段からのタスク完了信号を待つ請求項22に記載のコンピューティングデバイス。
25. 前記スレッドを処理するための第1の手段は、前記タスク完了信号がオペレーティングシステムに受信されたという指示を転送する請求項24に記載のコンピューティングデバイス。
26. 実行されたときに、プロセッサが関数を実行するように指示するプロセッサ命令をそこに記憶したプロセッサ読み取り可能な記憶媒体であって、
    タスク負荷軽減状態を検出するステップと、
    プライマリ処理リソースにおいて実行されているスレッドの実行を保留するステップと、
    前記タスク負荷軽減状態に応じて要求を生成するステップであって、前記要求は、前記スレッドを実行する複数のセカンダリ処理リソースのうちの第1のセカンダリ処理リソースを識別する、ステップと、
    前記複数のセカンダリ処理リソースと通信する発信制御装置に前記要求を伝達するステップであって、前記発信制御装置は、前記プライマリ処理リソースからの前記複数のセカンダリ処理リソースのための要求を同期的に管理するように配置され、前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースは、システムオンチップに配置され、信号/待機インターフェースへの信号を生成するとともに信号/待機インターフェースからの信号に応答するように配置される、ステップと、
    前記スレッドのコンテキストを転送するためにバスを通じて前記プライマリ処理リソースおよび前記複数のセカンダリ処理リソースにとってアクセス可能な共有のメモリ空間を使用するステップと
    を含み、
    前記発信制御装置に前記要求を伝達するステップは、前記第1のセカンダリ処理リソースに、共有のメモリ空間においてスレッドに関連するアイテムをどこに配置するべきかを指示するアプリケーションバイナリインターフェースを定義するステップを含む、プロセッサ読み取り可能な記憶媒体。
27. 前記アプリケーションバイナリインターフェースは、Nは整数である、N個のレジスタの組を含む請求項26に記載のプロセッサ読み取り可能な記憶媒体。