JP2017217089A - 遊技機 - Google Patents

Abstract

【課題】ＣＧＲＯＭを大容量化することなく画像演出を豊富化、高品質化することができる遊技機を提供する。【解決手段】ＣＰＵ６３が生成した描画リストに基づいてフレームバッファＦＢに生成した画像データを表示装置に出力するＶＤＰ回路５２は、左眼用の２Ｄ画像データにおける表示ピクセル左右に隣接する一方側画像データと、右眼用の２Ｄ画像データにおける表示ピクセル左右に隣接する他方側画像データと、を適宜な算術演算式で組み合わせてフレームバッファに３Ｄ画像データを完成させる。【選択図】図９

Description

本発明は、遊技動作に起因する抽選処理を行い、その抽選結果に対応する画像演出を実行する遊技機に関し、特に、迫力ある画像演出を安定して実行できる遊技機に関する。

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７・７・７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。

このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。例えば、抽選結果が当選状態である場合には、リーチアクションなどと称される演出動作を２０秒前後実行し、その後、特別図柄を整列させている。一方、ハズレ状態の場合にも、同様のリーチアクションが実行されることがあり、この場合には、遊技者は、大当り状態になることを強く念じつつ演出動作の推移を注視することになる。そして、図柄変動動作の終了時に、停止ラインに所定図柄が揃えば、大当り状態であることが遊技者に保証されたことになる。

特開２０１３−００９７４１号公報 特開２０１２−２４５１６４号公報 特開２０１２−０５５５０７号公報 特開２０１２−０５５３７１号公報 特開２００８−２２８９６９号公報 特開２００６−０２６１８５号公報 特開２００５−０５２２５８号公報 特開２００４−３１３５６２号公報

この種の遊技機では、各種の演出を高度化かつ豊富化したいところ、特に、画像演出については、その要請が高く、３Ｄ（three-dimensional ）表示による画像演出を実行する遊技機についても各種提案されている（特許文献１〜８）。そして、３Ｄ表示を実現する手法として、パララックスバリア方式や、レンチキュラーレンズ方式が好適に採用されている。

しかし、３Ｄ表示の画像演出が長時間継続されると、遊技者の眼に与えるストレスも少なくないので、遊技者の意思に基づいて、３Ｄ表示を２Ｄ（two-dimensional ）表示に切り替えたいこともある。また、演出上の意図に基づいて、３Ｄ表示と２Ｄ表示とを任意に切換えて画像演出を実行したい場合もある。

しかし、３Ｄ表示用の画像データと、２Ｄ表示用の画像データとを別々にＣＧＲＯＭに用意したのでは、画像演出に必要なデータ量が膨大化するので、画像演出を豊富化、高品質化する上での障害となる。

この発明は、上記の問題点に鑑みてなされたものであって、ＣＧＲＯＭを大容量化することなく画像演出を豊富化、高品質化することができる遊技機を提供することを目的とする。

上記の目的を達成するため、本発明に係る遊技機は、表示装置に出力されるべき画像データを一時記憶するバッファと、前記バッファに３Ｄ画像データを完成させる画像生成手段を備え、前記画像生成手段は、左眼用の２Ｄ画像データの一部を選択して構成される一方側画像データと、右眼用の２Ｄ画像データの前記一方側画像データとは異なる部分を選択して構成される他方側画像データと、を組み合わせることで、前記バッファに３Ｄ画像データを完成させる。

この発明は、例えば、図９に示す実施例に対応し、前記一方側画像データは、前記左眼用の２Ｄ画像データの奇数列か偶数列の一方を選択して構成され、前記他方側画像データは、前記右眼用の２Ｄ画像データの前記一方側画像データとは異なる列を選択して構成されるのが典型的である。

なお、奇数列や偶数列は、表示装置の表示ピクセルで評価した場合の用語である。また、組み合わせるとは、一方側と他方側の画像データについて、表示ピクセルの各ドットデータに適宜な演算式を適用して、３Ｄ画像データを生成することを意味する。この点は、以下の発明についても同様である。

また、本発明に係る遊技機は、表示装置に出力されるべき画像データを一時記憶するバッファと、前記バッファに２Ｄ画像データを完成させる画像生成手段を備え、前記画像生成手段は、３Ｄ画像データの一部を選択して構成される一方側画像データと、３Ｄ画像データの前記一方側画像データとは異なる部分を選択して構成される他方側画像データと、を、前記一方側画像データ及び前記他方側画像データに設定された所定の設定に基づいて組み合わせることで、前記バッファに２Ｄ画像データを完成させる。

この発明は、例えば、図１７に示す実施例に対応し、前記一方側画像データは、前記３Ｄ画像データの奇数列か偶数列の一方を選択して構成され、前記他方側画像データは、前記３Ｄ画像データの前記一方側画像データとは異なる列を選択して構成されるのが好適である。

なお、図９に示す実施例に対応する発明は、以下のように言い換えることもできる。すなわち、本発明に係る遊技機は、不揮発性メモリから読み出した２Ｄ画像データに基づいて、表示装置に出力すべき３Ｄ画像データを完成させるか、逆に、不揮発性メモリから読み出した３Ｄ画像データに基づいて、表示装置に出力すべき２Ｄ画像データを完成させる遊技機であって、表示装置に出力されるべき画像データを一時記憶する主バッファと、不揮発性メモリの２Ｄ画像データに基づいて生成された、左眼画像又は右眼画像の何れかを構成する一方側画像データを一時記憶する補助バッファと、を設け、前記補助バッファに、前記一方側画像データを完成させると共に、前記主バッファに、前記左眼画像又は前記右眼画像を構成する他方側画像データを完成させ、前記主バッファの前記他方側画像データと、前記補助バッファの前記一方側画像データを組み合わせることで、前記主バッファに３Ｄ画像データを完成させる画像生成手段を設けたことを特徴とすることもできる。

この場合、主バッファに他方側画像データを完成させるための第２の補助バッファを設け、主バッファに完成される他方側画像データは、第２補助バッファに完成された他方側画像データを転送することで実現されるのが好適である。

ここで、表示装置に出力される画像データが構成する表示画面の縦横ピクセル数は、不揮発性メモリの２Ｄ画像データが構成する表示画面の縦横ピクセル数と同一であっても、同一で無くても良い。また、表示装置に出力される画像データが構成する表示画面の表示姿勢は、不揮発性メモリの２Ｄ画像データが構成する表示画面の表示姿勢と同一であっても、同一で無くても良い。

いずれにしても、前記主バッファの前記他方側画像データと、前記補助バッファの前記一方側画像データを組み合わせる処理では、表示画面の各ピクセルについて、前記左眼用画像、又は前記右眼用画像の何れか一方の画像データが選択的に使用されるのが好適である。

また、図１７に示す実施例に対応する発明は、以下のように言い換えることもできる。すなわち、本発明に係る遊技機は、不揮発性メモリから読み出した２Ｄ画像データに基づいて、表示装置に出力すべき３Ｄ画像データを完成させるか、逆に、不揮発性メモリから読み出した３Ｄ画像データに基づいて、表示装置に出力すべき２Ｄ画像データを完成させる遊技機であって、表示装置に出力されるべき画像データを一時記憶する主バッファと、不揮発性メモリの３Ｄ画像データに基づいて生成された３Ｄ画像データを一時記憶する補助バッファと、を設け、前記主バッファに左眼画像と右眼画像を複合させた所定の３Ｄ画像データを完成させると共に、前記補助バッファに前記主バッファと同じ３Ｄ画像データを完成させ、前記主バッファの３Ｄ画像データと、前記補助バッファの３Ｄ画像データを組み合わせることで、左眼画像又は右眼画像の何れか一方である２Ｄ画像データを完成させる画像生成手段を設けたことを特徴とすることもできる。

この場合、前記主バッファの３Ｄ画像データと、前記補助バッファの３Ｄ画像データを組み合わせる処理では、表示画面の各ピクセルについて、前記主バッファ又は前記補助バッファの何れか一方の画像データが選択的に使用されるのが好適である。

この発明において、表示装置に出力される２Ｄ画像データが構成する表示画面の縦横ピクセル数は、不揮発性メモリの３Ｄ画像データが構成する表示画面の縦横ピクセル数と同一であるのが典型的である。

一方、表示装置に出力される画像データが構成する表示画面の表示姿勢は、不揮発性メモリの２Ｄ画像データが構成する表示画面の表示姿勢と同一であっても、同一でなくても良い。

上記した本発明の遊技機によれば、ＣＧＲＯＭを大容量化することなく画像演出を豊富化、高品質化することができる遊技機を実現することができる。

実施例に示すパチンコ機の斜視図である。 図１のパチンコ機の遊技盤を示す正面図と、メイン表示装置の構成を図示したものである。 実施例のパチンコ機の全体構成を示すブロック図である。 演出制御部と画像制御部の回路構成を例示するブロック図である。 時計ＩＣの構成を説明する図面である。 画像演出を担当する複合チップの内部構成を示すブロック図である。 表示回路の動作を説明する図面である。 メモリの記憶内容と、画像演出を実現する動作手順を説明する図面である。 ＶＤＰ回路を制御する画像制御ＣＰＵの動作を説明するフローチャートと関連図である。 ＶＤＰ回路の内部動作を説明するフローチャートとタイムチャートである。 メイン表示装置の一フレーム画像の生成過程の前半部分を説明する図面である。 メイン表示装置の一フレーム画像の生成過程の後半部分を説明する図面である。 サブ表示装置の背景画像を移動させるためのディスプレイリストを説明する図面である。 サブ表示装置の背景画像の移動動作を説明する図面である。 別の実施例について、メイン表示装置の一フレーム画像の生成過程を説明する図面である。 更に別の実施例を説明する図面である。 ３Ｄ画像データから２Ｄ画像データを生成する手法を説明する図面である。

以下、実施例に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。この前枠３には、遊技盤５が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。

ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。一方、ガラス扉６の上部左右位置と下側には、全３個のスピーカが配置されている。上部に配置された２個のスピーカは、各々、左右チャネルＲ，Ｌの音声を出力し、下側のスピーカは重低音を出力するよう構成されている。

前面板７には、発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドル１０の回動角度に応じて動作する打撃槌によって遊技球が発射される。

上皿８の外周面には、遊技者の左手で操作できる位置に操作ボタン１１が設けられており、遊技者は、発射ハンドル１０から右手を離すことなく、必要に応じて、操作ボタン１１を操作することができる。この操作ボタン１１は、通常時は、メイン表示装置ＤＳ１について、２Ｄ表示と３Ｄ表示をトグル的に切り替える用途に使用される。すなわち、遊技者が３Ｄ表示に疲れたような場合、操作ボタン１１を押圧すると、メイン表示装置ＤＳ１の画像が自動的に２Ｄ表示に変更され、もう一度、操作ボタン１１を押圧すると３Ｄ表示に戻るよう構成されている。

なお、この操作ボタン１１は、遊技者を遊技に参加させるためのチャンスボタンを兼ねており、ゲーム状態がボタンチャンス状態となって、内蔵ランプが点灯された後は、遊技者が参加する遊技用途に使用される。

上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。

図２に示すように、遊技盤５の表面には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その略中央には、中央開口ＨＯが設けられている。そして、中央開口ＨＯの可能には、不図示の可動演出体が隠蔽状態で収納されており、可動予告演出時には、その可動演出体が上昇して露出状態となることで、所定の信頼度の予告演出を実現している。ここで、予告演出とは、遊技者に有利な大当り状態が招来することを不確定に報知する演出であり、予告演出の信頼度とは、大当り状態が招来する確率を意味している。

中央開口ＨＯには、１９インチ程度の大型の液晶カラーディスプレイ（ＬＣＤ）で構成されたメイン表示装置ＤＳ１が配置され、その表面側にはレンチキュラーレンズが配置されている。したがって、遊技者は、３Ｄ表示による迫力ある画像演出を楽しむことができる。

また、メイン表示装置ＤＳ１の右側には、５インチ程度の小型の液晶カラーディスプレイで構成されたサブ表示装置ＤＳ２が配置され、２Ｄ表示による予告演出などが実行される。

特に限定されるものではないが、メイン表示装置ＤＳ１は、ピクセル配列Ｐ（ｉ，ｊ）が、Ｐ（１，１）〜Ｐ（１０２４，１２８０）の表示画面を有し、この横１２８０×縦１０２４ピクセルの表示画面を９０°右回転させることで、表示画面を縦長に配置している。なお、図示の状態では、役物や装飾フレームに隠れている部分があるので、メイン表示装置ＤＳ１の表示画面が横長に見えるが、実際には、縦１２８０×横１０２４ピクセルＰ（ｉ，ｊ）の縦長形状であって、描画走査線は、図示の上下方向に走査される。

そして、メイン表示装置ＤＳ１の前面にレンチキュラーレンズが配置されていることに対応して、配置状態の縦方向（走査方向）を右側から評価した奇数列（１列，３列，５列・・・）が、右眼用の画像（以下右眼画像と称す）であり、偶数列（２列，４列，６列・・・）が左眼用の画像（以下左眼画像と称す）となる。また、各ピクセルＰ（ｉ，ｊ）は、ＲＢＧ三色が、各々８ｂｉｔで輝度制御されることで、ＲＧＢ三色とも２５６諧調を実現している。

このように構成されたメイン表示装置ＤＳ１は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に３Ｄ表示する装置である。この表示装置ＤＳ１は、中央部に特別図柄表示部Ｄａ〜Ｄｃと右上部に普通図柄表示部１９とを有している。そして、特別図柄表示部Ｄａ〜Ｄｃでは、大当り状態の招来を期待させるリーチ演出が実行されることがあり、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、適宜な動画などによる予告演出が実行される。

サブ表示装置ＤＳ２は、通常時には、左右に往復移動する背景画（簡易動画）が、他のスプライト画像の背面側に表示され、必要時には、可動して画像予告演出を実行するよう構成されている。すなわち、実施例のサブ表示装置ＤＳ２は、単なる表示装置ではなく、予告演出を実行する可動演出体としても機能している。

ここで、サブ表示装置ＤＳ２が可動する予告演出は、その信頼度が、出現個数などに応じて適宜に高く設定されており、遊技者は、大きな期待感をもってサブ表示装置ＤＳ２に注目することになる。なお、サブ表示装置ＤＳ２の表示画面は、横８００×縦６００ピクセルを有して構成され、各ピクセルＰ（ｉ，ｊ）は、ＲＢＧ三色が各々８ｂｉｔで輝度制御されることで、ＲＧＢ三色とも２５６諧調を実現している。

遊技盤５の構成に戻って説明を続けると、遊技球が落下移動する遊技領域には、第１図柄始動口１５ａ、第２図柄始動口１５ｂ、第１大入賞口１６ａ、第２大入賞口１６ｂ、普通入賞口１７、及び、ゲート１８が配設されている。これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。

第１図柄始動口１５ａの上部には、導入口ＩＮから進入した遊技球がシーソー状又はルーレット状に移動した後に、第１図柄始動口１５に入賞可能に構成された演出ステージ１４が配置されている。そして、第１図柄始動口１５に遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの変動動作が開始されるよう構成されている。

第２図柄始動口１５ｂは、左右一対の開閉爪を備えた電動式チューリップで開閉されるように構成され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、所定時間だけ、若しくは、所定個数の遊技球を検出するまで、開閉爪が開放されるようになっている。

なお、普通図柄表示部１９は、普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止する。

第１大入賞口１６ａは、前後方向に進退するスライド盤を有して構成され、第２大入賞口１６ｂは、下端が軸支されて前方に開放する開閉板を有して構成されている。第１大入賞口１６ａや第２大入賞口１６ｂの動作は、特に限定されないが、この実施例では、第１大入賞口１６ａは、第１図柄始動口１５ａに対応し、第２大入賞口１６ｂは、第１図柄始動口１５ｂに対応するよう構成されている。

すなわち、第１図柄始動口１５ａに遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの変動動作が開始され、その後、所定の大当り図柄が特別図柄表示部Ｄａ〜Ｄｃに整列すると、第１大当りたる特別遊技が開始され、第１大入賞口１６ａのスライド盤が、前方に開放されて遊技球の入賞が容易化される。

一方、第２図柄始動口１５ｂへの遊技球の入賞によって開始された変動動作の結果、所定の大当り図柄が特別図柄表示部Ｄａ〜Ｄｃに整列すると、第２大当りたる特別遊技が開始され、第２大入賞口１６ｂの開閉板が開放されて遊技球の入賞が容易化される。特別遊技（大当り状態）の遊技価値は、整列する大当り図柄などに対応して種々相違するが、何れの遊技価値が付与されるかは、遊技球の入賞タイミングに応じた抽選結果に基づいて予め決定される。

典型的な大当り状態では、大入賞口１６の開閉板が開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板が閉じる。このような動作は、最大で例えば１５回まで継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態（確変状態）となるという特典が付与される。

図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図であり、図４はその一部を詳細に図示したものである。

図３に示す通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧や、電源異常信号ＡＢＮ１、ＡＢＮ２やシステムリセット信号（電源リセット信号）ＳＹＳなどを出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出などを実行する演出制御基板２２と、演出制御基板２２から受けた制御コマンドＣＭＤ’に基づいて２つの表示装置ＤＳ１，ＤＳ２を駆動する画像制御基板２３と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭを制御して遊技球を払い出す払出制御基板２４と、遊技者の操作に応答して遊技球を発射させる発射制御基板２５と、を中心に構成されている。

図示の通り、主制御基板２１が出力する制御コマンドＣＭＤは、演出制御基板２２に伝送される。また、主制御基板２１が出力する制御コマンドＣＭＤ”は、主基板中継基板３２を経由して、払出制御基板２４に伝送される。

制御コマンドＣＭＤ，ＣＭＤ’，ＣＭＤ”は、何れも１６ビット長であるが、主制御基板２１や払出制御基板２４が関係する制御コマンドは、８ビット長毎に２回に分けてパラレル送信されている。一方、演出制御基板２２から画像制御基板２３に伝送される制御コマンドＣＭＤ’は、１６ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。

図示の通り、本実施例では、画像制御基板２３及び演出制御基板２２からアクセス可能な液晶インタフェイス基板２８が設けられている。そして、液晶インタフェイス基板２８は、現在時刻を計時可能な時計回路（リアルタイムクロック）ＲＴＣと、遊技実績情報を記憶するメモリ素子（Static Random Access Memory ）ＳＲＡＭが搭載されている。

また、画像制御基板２３は、液晶インタフェイス基板２８を経由して、メイン表示装置ＤＳ１とサブ表示装置ＤＳ２を駆動している。ここで、液晶インタフェイス基板２８と、画像制御基板２３とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されている。同様に、演出制御基板２３と液晶インタフェイス基板２８についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。

これら主制御基板２１、演出制御基板２２、画像制御基板２３、及び払出制御基板２４には、ワンチップマイコンなどのコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板２１〜２４と液晶インタフェイス基板２８に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２、画像制御部２３、及び払出制御部２４と言うことがある。なお、主制御部２１に対して、演出制御部２２、画像制御部２３、及び払出制御部２４の全部又は一部がサブ制御部となる。

このパチンコ機ＧＭは、図３の破線で囲む枠側部材ＧＭ１と、遊技盤５の背面に固定された盤側部材ＧＭ２とに大別されている。枠側部材ＧＭ１には、ガラス扉６や前面板７が枢着された前枠３と、その外側の木製外枠１とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材ＧＭ２は、機種変更に対応して交換され、新たな盤側部材ＧＭ２が、元の盤側部材の代わりに枠側部材ＧＭ１に取り付けられる。なお、枠側部材１を除く全てが、盤側部材ＧＭ２である。

図３の破線枠に示す通り、枠側部材ＧＭ１には、電源基板２０と、払出制御基板２４と、発射制御基板２５と、枠中継基板３５とが含まれており、これらの回路基板が、前枠３の適所に各々固定されている。一方、遊技盤５の背面には、主制御基板２１、演出制御基板２２、画像制御基板２３が、表示装置ＤＳ１，ＤＳ２やその他の回路基板と共に固定されている。そして、枠側部材ＧＭ１と盤側部材ＧＭ２とは、一箇所に集中配置された接続コネクタＣ１〜Ｃ４によって電気的に接続されている。

電源基板２０は、接続コネクタＣ２を通して、主基板中継基板３２に接続され、接続コネクタＣ３を通して、電源中継基板３３に接続されている。電源基板２０には、交流電源の投入と遮断とを監視する電源監視部ＭＮＴが設けられている。電源監視部ＭＮＴは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号ＳＹＳをＬレベルに維持した後に、これをＨレベルに遷移させる。

また、電源監視部ＭＮＴは、交流電源の遮断を検知すると、電源異常信号ＡＢＮ１，ＡＢＮ２を、直ちにＬレベルに遷移させる。電源異常信号ＡＢＮ１，ＡＢＮ２は、電源投入後に速やかにＨレベルとなる。

ところで、本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入（通常は電源スイッチのＯＮ）を検知してＨレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Ｈレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号ＳＹＳがＣＰＵをリセットすることはない。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、交流電源の瞬停状態でも出力される。

主基板中継基板３２は、電源基板２０から出力される電源異常信号ＡＢＮ１、バックアップ電源ＢＡＫ、及びＤＣ５Ｖ，ＤＣ１２Ｖ，ＤＣ３２Ｖを、そのまま主制御部２１に出力している。一方、電源中継基板３３は、電源基板２０から受けたシステムリセット信号ＳＹＳや、交流及び直流の電源電圧を、そのまま演出制御部２２に出力している。そして、演出制御部２２は、受けたシステムリセット信号ＳＹＳを、そのまま画像制御部２３に出力している。

一方、払出制御基板２４は、中継基板を介することなく、電源基板２０に直結されており、主制御部２１が受けると同様の電源異常信号ＡＢＮ２や、バックアップ電源ＢＡＫを、その他の電源電圧と共に直接的に受けている。

電源基板２０が出力するシステムリセット信号ＳＹＳは、電源基板２０に交流電源２４Ｖが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部２２のワンチップマイコン４０と画像制御部２３の内蔵ＣＰＵ回路は、その他の回路素子やＶＤＰを含む内部回路と共に電源リセットされるようになっている。

但し、このシステムリセット信号ＳＹＳは、主制御部２１と払出制御部２４には、供給されておらず、各々の回路基板２１，２４のリセット回路ＲＳＴにおいて電源リセット信号（ＣＰＵリセット信号）が生成されている。そのため、例えば、接続コネクタＣ２がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部２１や払出制御部２４のＣＰＵが異常リセットされるおそれはない。なお、演出制御部２２と画像制御部２３は、主制御部２１からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板２０から出力されるシステムリセット信号ＳＹＳを利用している。

主制御部２１や払出制御部２４に設けられたリセット回路ＲＳＴは、各々ウォッチドッグタイマを内蔵しており、各制御部２１，２４のＣＰＵから、定時的なクリアパルスを受けない限り、各ＣＰＵは強制的にリセットされる。

また、この実施例では、ＲＡＭクリア信号ＣＬＲは、主制御部２１で生成されて主制御部２１と払出制御部２４のワンチップマイコンに伝送されている。ここで、ＲＡＭクリア信号ＣＬＲは、各制御部２１，２４のワンチップマイコンの内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチＳＷのＯＮ／ＯＦＦ状態に対応した値を有している。

主制御部２１及び払出制御部２４は、電源基板２０から電源異常信号ＡＢＮ１，ＡＢＮ２を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源ＢＡＫは、営業終了や停電により交流電源２４Ｖが遮断された後も、主制御部２１と払出制御部２４のワンチップマイコンの内蔵ＲＡＭのデータを保持するＤＣ５Ｖの直流電源である。したがって、主制御部２１と払出制御部２４は、電源遮断前の遊技動作を電源投入後に再開できることになる（電源バックアップ機能）。このパチンコ機では少なくとも数日は、各ワンチップマイコンのＲＡＭの記憶内容が保持されるよう設計されている。

図３に示す通り、主制御部２１は、主基板中継基板３２を経由して、払出制御部２４に制御コマンドＣＭＤ”を送信する一方、払出制御部２４からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮや、動作開始信号ＢＧＮを受信している。ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号ＢＧＮは、電源投入後、払出制御部２４の初期動作が完了したことを主制御部２１に通知する信号である。

また、主制御部２１は、遊技盤中継基板３１を経由して、遊技盤５の各遊技部品に接続されている。そして、遊技盤上の各入賞口１６〜１８に内蔵された検出スイッチのスイッチ信号を受ける一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部２１から配電された電源電圧ＶＢ（１２Ｖ）で動作するよう構成されている。また、図柄始動口１５への入賞状態などを示す各スイッチ信号は、電源電圧ＶＢ（１２Ｖ）と電源電圧Ｖｃｃ（５Ｖ）とで動作するインタフェイスＩＣで、ＴＴＬレベル又はＣＭＯＳレベルのスイッチ信号に変換された上で、主制御部２１に伝送される。

先に説明した通り、演出制御基板２２と画像制御基板２３と液晶インタフェイス基板２８とはコネクタ連結によって一体化されており、演出制御部２２は、電源中継基板３３を経由して、電源基板２０から各レベルの直流電圧（５Ｖ，１２Ｖ，３２Ｖ）と、システムリセット信号ＳＹＳを受けている（図３及び図４（ａ）参照）。

また、演出制御部２２は、主制御部２１から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受けている。そして、演出制御部２２は、ランプ駆動基板３６及びランプ駆動基板２９やモータランプ駆動基板３０に搭載されたドライバＩＣに、ランプ駆動信号ＳＤＡＴＡを、クロック信号ＣＫに同期してシリアル伝送することで、多数のＬＥＤランプや電飾ランプで構成されたランプ群を駆動して、制御コマンドＣＭＤに基づくランプ演出を実現している。

本実施例の場合、ランプ演出は、三系統のランプ群ＣＨ０〜ＣＨ２によって実行されており、ランプ駆動基板３６は、枠中継基板３４，３５を経由して、ＣＨ０のランプ駆動信号ＳＤＡＴＡ０を、クロック信号ＣＫ０に同期して受けている（クロック同期式シリアル通信）。なお、シリアル信号として伝送される一連のランプ駆動信号ＳＤＡＴＡ０は、動作制御信号ＥＮＡＢＬＥ０がアクティブレベルに変化したタイミングで、ドライバＩＣからランプ群ＣＨ０に出力されることで一斉に点灯状態が更新される。

以上の点は、ランプ駆動基板２９についても同様であり、ランプ駆動基板２９のドライバＩＣは、ランプ群ＣＨ１のランプ駆動信号ＳＤＡＴＡ１を、クロック信号ＣＫ１に同期して受け、動作制御信号ＥＮＡＢＬＥ１がアクティブレベルに変化したタイミングで、ランプ群ＣＨ１の点灯状態を一斉に更新している。

一方、モータランプ駆動基板３０に搭載されたドライバＩＣは、クロック同期式で伝送されるランプ駆動信号を受けてランプ群ＣＨ２を駆動すると共に、クロック同期式で伝送されるモータ駆動信号を受けて、複数のステッピングモータで構成された演出モータ群Ｍ１〜Ｍｎを駆動している。なお、ランプ駆動信号とモータ駆動信号は、一連のシリアル信号ＳＤＡＴＡ２であって、クロック信号ＣＫ１に同期してシリアル伝送され、これを受けたドライバＩＣは、動作制御信号ＥＮＡＢＬＥ２がアクティブレベルに変化するタイミングで、ランプ群ＣＨ２やモータ群Ｍ１〜Ｍｎの駆動状態を更新する。

また、演出制御部２２は、画像制御部２３に対して、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’と、電源基板２０から受けたシステムリセット信号ＳＹＳと、２種類の直流電圧（１２Ｖ，５Ｖ）とを出力している。そして、画像制御部２３では、制御コマンドＣＭＤ’に基づいて表示装置ＤＳ１，ＤＳ２を駆動して各種の画像演出を実行している。

図３及び図４（ａ）に示す通り、画像制御部２３は、汎用ワンチップマイコンと同等の内部構成を有する内蔵ＣＰＵ回路（画像演出制御装置）５１と、ＶＤＰ（Video Display Processor ）５２と、を内蔵した複合チップ５０を中心に構成されている。また、内蔵ＣＰＵの制御プログラムを記憶する制御メモリ（ＰＲＯＭ）５３と、大量のデータを高速にアクセス可能なＤＲＡＭ（Dynamic Random Access Memory）５４と、画像制御に必要な大量のＣＧデータを記憶するＣＧＲＯＭ５５とが搭載されている。

そして、ＣＧＲＯＭ５５から読み出したＣＧデータに基づいてＶＤＰ５２が生成した画像データは、第１と第２のＬＶＤＳ信号（LVDS_1, LVDS_2）と、ＲＧＢパラレル信号RGB_P として、液晶インタフェイス基板２８に伝送される。

第１と第２のＬＶＤＳ信号LVDS_1，LVDS_2は、メイン表示装置ＤＳ１用の画像データであって、図２（ｂ）に関して説明した通り、１２８０×１０２４ピクセルで構成された一フレームを特定している。そして、本実施例では、この１２８０×１０２４個のピクセルデータを確実に伝送するべく、ドットクロック１０８ＭＨｚの画像データを、ＶＤＰの内部回路（出力選択部７９）において二系統のＬＶＤＳ信号（LVDS_a，LVDS_b）に分割して、各々、１／６０秒に６４０×１０２４ピクセル（＝６５５，３６０）の画像データを、デュアルリンク接続でメイン表示装置ＤＳ１に伝送している。

そのため、二系統のＬＶＤＳ信号（LVDS_a，LVDS_b）のドットクロックは、各々、５４ＭＨｚ程度に抑制されることになる。そして、メイン表示装置ＤＳ１には、ＬＶＤＳ受信部ＲＶが内蔵されており（図４参照）、二系統のＬＶＤＳ信号（LVDS_a，LVDS_b）から抽出された各６４０×１０２４ピクセル分の画像データを纏めることで、一フレーム１２８０×１０２４ピクセル分のＲＧＢ画像データを再生している。

ところで、本実施例の場合、１２８０×１０２４ピクセルは、左眼用の１２８０×５１２ピクセルと、右眼用の１２８０×５１２ピクセルに区分され、縦方向１２８０個のピクセル列が、左眼用ピクセル列と右眼用ピクセル列として図２の左右方向に隣接している。一方、デュアルリンク接続では、走査方向（図２の縦方向）に評価して奇数ピクセルが、例えば、ＬＶＤＳ信号LVDS_aで伝送され、その上下に隣接する偶数ピクセルが、ＬＶＤＳ信号LVDS_bで伝送されるので、各ＬＶＤＳ信号（LVDS_a，LVDS_b）は、左眼用と右眼用の画像データが混在した状態となる。

次に、ＲＧＢパラレル信号RGB_P は、各８ビットで全２４ビット長のＲＧＢ信号と、同期信号とを含んだパラレル信号である。図２（ｂ）に関して説明した通り、表示装置ＤＳ２は、８００×６００ピクセルであり、そのドットクロックは５４ＭＨｚ程度となる。

続いて、図４（ａ）に基づいて、演出制御部２２の構成を更に詳細に説明する。図４（ａ）に示す通り、演出制御部２２は、音声演出・ランプ演出・演出可動体による予告演出・データ転送などの処理を実行するワンチップマイコン４０（演出制御ＣＰＵ４０）と、演出制御ＣＰＵ４０の制御プログラムや各種の演出データＥＮを記憶する制御メモリ（flash memory）４１と、内蔵レジスタＲＧ０〜ＲＧｎに設定される演出制御ＣＰＵ４０の指示に基づいて音声信号を再生して出力する音声プロセッサ４２と、再生される音声信号の元データである圧縮音声データなどを記憶する音声メモリ４３と、音声プロセッサ４２から出力される音声信号を受けるデジタルアンプ４６と、を備えて構成されている。

本実施例の場合、制御メモリ４１に記憶されている演出データＥＮには、ランプ演出や音声演出の演出進行を管理するシナリオデータと、ＬＥＤの点滅態様を決定するランプ駆動データと、モータの回転態様を決定するモータ駆動データと、が含まれている。なお、ランプ駆動データやモータ駆動データは、１ビットずつ時間順次に出力されることで、ランプ駆動シリアル信号やモータ駆動シリアル信号となる。

ワンチップマイコン４０には、複数のシリアル入出力ポートＳＩＯと、複数のパラレル入出力ポートＰＩＯとが内蔵されている。ここで、シリアル入出力ポートＳＩＯには、ＣＨｉのランプ駆動信号又はモータ駆動信号ＳＤＡＴＡｉをクロック信号ＣＫｉに同期して出力するシリアル出力ポートＳｏｉと、モータ群Ｍ１〜Ｍｎの原点センサ信号（シリアル信号）をクロック信号ＣＫ３に同期して受けるシリアルポートＳｉとが含まれている。なお、ｉ＝０〜２であって、三系統のランプ群ＣＨ０〜ＣＨ２や、ＣＨ２のランプ群と共に駆動されるモータ群Ｍ１〜Ｍｎに対応している。

一方、パラレル入出力ポートＰＩＯは、出力ポートＰｏ，Ｐｏ’と入力ポートＰｉに区分され、入力ポートＰｉには、主制御部２１からの制御コマンドＣＭＤ及びストローブ信号ＳＴＢが入力される。一方、出力ポートＰｏ’からは動作制御信号ＥＮＡＢＬＥ０〜ＥＮＡＢＬＥ２が出力され、出力ポートＰｏからは、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’が出力されるよう構成されている。詳細には、主制御基板２１から出力された制御コマンドＣＭＤ及びストローブ信号（割込み信号）ＳＴＢが、バッファ４４において、ワンチップマイコン４０の電源電圧３．３Ｖに対応する論理レベルに降圧された後、入力ポートＰｉに８ビット単位で二回に分けて供給される。また、割込み信号ＳＴＢは、演出制御ＣＰＵ４０の割込み端子に供給され、受信割込み処理によって、演出制御部２２は、制御コマンドＣＭＤを取得するよう構成されている。

演出制御部２２が取得する制御コマンドＣＭＤには、（１）異常報知その他の報知用制御コマンドなどの他に、（２）図柄始動口への入賞に起因する各種演出動作の概要特定する制御コマンド（変動パターンコマンド）や、図柄種別を指定する制御コマンド（図柄指定コマンド）が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。

また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報（１５Ｒ確変、２Ｒ確変、１５Ｒ通常、２Ｒ通常など）を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。

そのため、演出制御部２２では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、ＬＥＤ群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部２３に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンドＣＭＤ’を出力する。

このような演出動作に同期した画像演出を実現するため、演出制御部２２は、出力ポートＰｏを通して、画像制御部２３に対するストローブ信号（割込み信号）ＳＴＢ’と共に、１６ビット長の制御コマンドＣＭＤ’を出力している。なお、演出制御部２２は、図柄指定コマンドや、異常報知用制御コマンドや、その他の制御コマンドを受信した場合は、その８ビット単位の制御コマンドを、１６ビット長に纏めた状態で、割込み信号ＳＴＢ’と共に画像制御部２３に向けて出力している。

先に説明した通り、本実施例の音声プロセッサ４２は、演出制御ＣＰＵ４０から内蔵レジスタ（音声制御レジスタ）ＲＧ０〜ＲＧｎに受ける指示（音声コマンドＳＮＤによる設定値）に基づいて、音声メモリ４３をアクセスして、必要な音声信号を再生して出力している。図示の通り、音声プロセッサ４２と、音声メモリ４３とは、２６ビット長の音声アドレスバスと、１６ビット長の音声データバスで接続されている。そのため、音声メモリ４３には、１Ｇビット（＝２^２６＊１６）のデータが記憶可能となる。

本実施例の場合、音声メモリ４３に記憶された圧縮音声データは、１３ビット長のフレーズ番号（０００Ｈ〜１ＦＦＦＨ）で特定されるフレーズ（phrase）圧縮データであり、一連の背景音楽の一曲分（ＢＧＭ）や、ひと纏まりの演出音（予告音）などが、最高８１９２種類（＝２^１３）、各々、フレーズ番号に対応して記憶されている。そして、このフレーズ番号は、演出制御ＣＰＵ４０から音声プロセッサ４２の音声制御レジスタＲＧ０〜ＲＧｎに伝送される音声コマンドＳＮＤの設定値によって特定される。

音声コマンドＳＮＤは、複数（２又は３）バイト長であって、音声プロセッサ４２に内蔵された多数の音声制御レジスタＲＧ０〜ＲＧｎの何れかＲＧｉに、所定の設定値を伝送するWrite 用途で使用される。但し、本実施例の音声コマンドＳＮＤは、フレーズ番号などの設定値を書込むWrite 用途だけでなく、所定の音声制御レジスタＲＧｉからステイタス情報（エラー情報）ＳＴＳを読み出すRead用途でも使用される。なお、アクセス対象となる所定の音声制御レジスタＲＧｉは、１バイト長のレジスタアドレスで特定される。

音声制御レジスタＲＧｉへの設定値の設定（Write ）は、必ずしも、音声制御レジスタ毎に個別的に実行する必要はなく、音声メモリ４３に格納されているＳＡＣデータを指定して、一群の音声制御レジスタＲＧｉ〜ＲＧｊに対する一連の設定動作を完了させることもできる。

ＳＡＣデータとは、音声制御レジスタＲＧｉのレジスタアドレス（１バイト）と、その音声制御レジスタＲＧｉへの設定値（複数バイト）とを対応させた最大５１２個（最大１０２４バイト）の集合体を意味する。本実施例では、このようなＳＡＣデータが、必要組だけ、予め音声メモリ４３に記憶されており、一組のＳＡＣデータは、単一のＩＤ情報である１３ビット程度のＳＡＣ番号で特定されるようになっている。

したがって、本実施例の場合、Write 用途の音声コマンドＳＮＤは、ＳＡＣ番号を指定して一組のＳＡＣデータを特定するか、或いは、設定値とレジスタアドレスとを個別的に特定することになる。

図４（ｂ）に接続関係の要部を記載している通り、演出制御ＣＰＵ４０と音声プロセッサ４２は、１バイトデータを送受信可能なパラレル信号線（データバス）ＣＤ０〜ＣＤ７と、動作管理データを送信可能な２ビット長の動作管理データ線（アドレスバス）Ａ０〜Ａ１と、読み書き（read/write）動作を制御可能な２ビット長の制御信号線ＷＲ，ＲＤと、音声プロセッサ４２を選択するチップセレクト信号線ＣＳとで接続されている。

パラレル信号線ＣＤ０〜ＣＤ７は、演出制御ＣＰＵ４０のデータバスで実現され、また、動作管理データ線Ａ０〜Ａ１は、演出制御ＣＰＵ４０のアドレスバスで実現されており、各々、演出制御ＣＰＵ４０に接続されている。そして、演出制御ＣＰＵ４０が、プログラム処理によって、例えば、ＩＯＲＥＡＤ動作やＩＯＷＲＩＴＥ動作を実行すると、制御信号ＷＲ，ＲＤやチップセレクト信号ＣＳが適宜に変化して、パラレル信号線ＣＤ０〜ＣＤ７で特定される音声制御レジスタＲＧｉとの読み書き（Ｒ／Ｗ）動作が実現される。

具体的には、図４（ｂ’）のタイムチャートに示す通りであり、音声制御レジスタＲＧｉのレジスタアドレスと、音声制御レジスタＲＧｉへの書込みデータは、各々、パラレル信号線ＣＤ０〜ＣＤ７を通してパラレル伝送される。そして、パラレル伝送された１バイトが、レジスタアドレスであるか、それとも、書込みデータ（ライトデータ）であるかは、動作管理データＡ０〜Ａ１によって特定される。

したがって、図４（ｂ）に示す通り、動作管理データ（アドレスデータＡ０〜Ａ１）を、［００］→［０１］と推移させる一方で、データバスの１バイトデータを、［音声制御レジスタＲＧｉのレジスタアドレス］→［音声制御レジスタＲＧｉへの書込みデータ］と推移させることで、所定の音声コマンドＳＮＤが送信される。なお、ＳＡＣ番号（１３ビット）を送信する場合のように、書込みデータが複数バイト長の場合には、［０１］の動作管理データＡ０〜Ａ１を、［００］→［０１］→［０１］→［０１］と繰り返しつつ、複数バイトの書込みデータを送信する。

このようにして送信された音声コマンドは、通信異常がない限り、その後、実効化される。但し、複数バイト長のデータが互いに整合しないなど、通信異常が認められる場合には、その音声コマンドＳＮＤが実効化させることはない。そして、音声制御レジスタＲＧｎのエラーフラグがセットされるが、このエラーフラグ（ステイタス情報ＳＴＳ）は、アドレスバスの動作管理データＡ０〜Ａ１を、［０１］から［１０］に推移させることで、演出制御ＣＰＵ４０がRead動作によって受信することができる。

このように、この実施例では、動作管理データＡ０〜Ａ１を、［００］→［０１］→・・・［０１］→［１０］と推移させる最終サイクルにおいて、複数ビット長のエラー情報（異常時はＦＦＨ）を取得することができる。そして、正当にパラレル送信できなかった音声コマンドＳＮＤを再送することで、音声演出を適切に進行させることができる。したがって、本実施例の構成によれば、音声演出が突然、途絶えるような不自然さを確実に解消されることができる。

なお、図４（ｂ）の構成では、演出制御ＣＰＵ４０は、エラー情報を含んだステイタス情報ＳＴＳを、音声プロセッサ４２からパラレル受信しているが、何ら、この構成に限定されるものではない。すなわち、音声プロセッサ４２が通信エラーを認識すると、演出制御ＣＰＵ４０に割込み信号を出力する構成を採るのも好適であり、この場合には、演出制御ＣＰＵ４０の割込み処理プログラムにおいて、通信エラーが生じた音声コマンドを再送すればよい。このような構成を採れば、殆どの場合に無駄な処理となる、エラーフラグ（ステイタス情報ＳＴＳ）の取得処理、すなわち、動作管理データＡ０〜Ａ１を［１０］に遷移させる処理を省略することができる。

図３及び図４（ａ）に示す通り、本実施例では、デジタルアンプ４６の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。そのため、音声プロセッサ４２は、３チャネルの音声信号を生成する必要があり、これをパラレル伝送すると、音声プロセッサ４２とデジタルアンプ４６との配線が複雑化する。

そこで、本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声プロセッサ４２とデジタルアンプ４６との間は、４本の信号線で接続されており、具体的には、転送クロック信号ＳＣＬＫと、チャネル制御信号ＬＲＣＬＫと、２ビット長のシリアル信号ＳＤ１，ＳＤ２との合計４ビットの信号線に抑制されている。

ここで、ＳＤ１は、遊技機上部に配置された左右スピーカのステレオ信号Ｒ，Ｌを特定するＰＣＭデータについてのシリアル信号であり、ＳＤ２は、遊技機下部に配置された重低音スピーカのモノラル信号を特定するＰＣＭデータについてのシリアル信号である。そして、音声プロセッサ４２は、チャネル制御信号ＬＲＣＬＫをＬレベルに維持した状態で、左チャネルの音声信号Ｌを伝送し、チャネル制御信号ＬＲＣＬＫをＨレベルに維持した状態で、右チャネルの音声信号Ｒを伝送する。重低音スピーカは、本実施例では１個であるので、モノラル音声信号が伝送されているが、ステレオ音声信号として伝送できるのは勿論である。

何れにしても本実施例では、４種類の音声信号を４本のケーブルで伝送可能であるので、最小のケーブル本数によってノイズによる音声劣化のない信号伝達が可能となる。すなわち、シリアル伝送であるのでパラレル伝送より圧倒的にケーブル本数が少ない。

このようなシリアル信号ＳＤ１，ＳＤ２は、クロック信号ＳＣＬＫの立上りエッジに同期して、デジタルアンプ４６に取得される。そして、デジタルアンプ４６内部で、所定ビット長毎にパラレル変換され、ＤＡ変換後にＤ級増幅されて各スピーカに供給されている。

図４（ａ）に関して説明を続けると、演出制御基板２２には、ワンチップマイコン４０のシリアル入出力ポートＳＩＯのシリアル出力ポートＳｏｉから出力されるシリアルデータＳＤＡＴＡｉとクロック信号ＣＫｉを転送するバッファ回路４７〜４９が設けられている（ｉ＝０〜２）。

出力バッファ４７は、シリアル出力ポートＳｏ０が出力するランプ駆動信号ＳＤＡＴＡ０とクロック信号ＣＫ０を、ランプ駆動基板３６のシフトレジスタ回路（ドライバＩＣ）に転送している。また、出力バッファ４８は、シリアル出力ポートＳｏ１が出力するランプ駆動信号ＳＤＡＴＡ１とクロック信号ＣＫ１を、ランプ駆動基板２９のドライバＩＣに転送している。なお、各ランプ駆動基板２９，３６に搭載されたドライバＩＣが、ＣＨ０とＣＨ１のランプ群を点灯駆動することは先に説明した通りである。

一方、バッファ回路４９は、入出力バッファとして機能しており、シリアル出力ポートＳｏ２が出力するシリアル信号ＳＤＡＴＡ２を、クロック信号ＣＫ２と共にモータランプ駆動基板３０に転送している。また、一群の演出モータＭ１〜Ｍｎの原点位置を示す原点センサ信号（シリアル信号）を、クロック信号ＣＫ３に同期してワンチップマイコン４０のシリアル入力ポートＳｉに転送している。

本実施例の場合、バッファ回路４９が転送するシリアル信号ＳＤＡＴＡ２は、ランプ群ＣＨ２を点灯させるためのランプ駆動信号（シリアル信号）と、演出モータＭ１〜Ｍｎを回転させるためのモータ駆動信号（シリアル信号）とが連続するよう構成されている。そして、モータランプ駆動基板３０では、これら一連のシリアル信号を１６ビット長毎に分断すると共に、各１６ビット長をパラレル信号に変換して、ランプ演出と可動予告演出を実行している。具体的には、制御コマンドＣＭＤに対応して抽選決定された演出動作として、一連のランプ演出を実行すると共に、モータ駆動信号を受信した場合には、演出モータＭ１〜Ｍｎを回転させて適宜な可動予告演出を実行している。

次に、図４（ａ）の左側に示す通り、本実施例では、演出制御ＣＰＵ４０のデータバスとアドレスバスは、液晶インタフェイス基板２８にも及んでいる。説明の便宜上、図４（ａ）の左側に、この関係を図示しているが、時計回路ＲＴＣは、演出制御ＣＰＵ４０のアドレスバスの下位４ビットと、データバスの下位４ビットとでＣＰＵに接続されており、任意にアクセス可能に構成されている。また、遊技実績情報を記憶するメモリ素子ＳＲＡＭは、演出制御ＣＰＵ４０のアドレスバスの１６ビットと、データバスの下位１６ビットとで、演出制御ＣＰＵ４０のランダムアクセスを可能にしている。

時計回路ＲＴＣは、現在年月日や現在時刻を計時する時計ＩＣ（リアルタイムクロック）であり、メモリ素子ＳＲＡＭと共に、演出制御基板２２から受ける電源電圧で充電される二次電池ＢＴで永続的に動作している。すなわち、遊技機に電源が投入されている状態で、二次電池ＢＴ（図５）が充電される一方、遊技機の電源が遮断された後は、充電状態の二次電池ＢＴに基づいて、時計回路ＲＴＣの計時動作が継続され、演出データも永続的に記憶保持される（バックアップ動作）。

図５に示す通り、実施例の時計回路ＲＴＣは、４ビットのデータバスと、４ビットのデータバスと、Ｒｅａｄ／Ｗｒｉｔｅ動作用のコントロールバスＲＤ＋ＷＲとを通して、演出制御ＣＰＵ４０に接続されている。そして、演出制御ＣＰＵ４０は、遊技動作に関する重要な遊技情報や異常情報を、時計回路ＲＴＣから取得した年月日情報及び曜日情報や時刻情報を付加して、メモリ素子ＳＲＡＭに記憶するようにしている。

この時計回路ＲＴＣは、ＣＳ１とＣＳ０バーの２種類のチップセレクト端子を有しており、各端子への入力電圧が正常レベルであることを条件に、演出制御ＣＰＵ４０からのアクセスを許可するようになっている。ここで、ＣＳ０バー端子は、アドレスデコーダの出力を受ける通常のチップセレクト端子である。一方、ＣＳ１端子は、電源異常検出部ＥＲの出力（電圧降下信号）Ｖｏを受けており、ＣＳ１端子が異常レベルの出力Ｖｏを受けた場合には、時計回路ＲＴＣの異常検出フラグＦｏｓが自動的にセットされるようになっている。

本実施例の場合、この異常検出フラグＦｏｓは、他の異常検出フラグＴＥＭＰと共に、電源投入時に演出制御ＣＰＵ４０によって判定され、仮に、異常検出フラグＦｏｓがセット状態であれば、その時の年月日及び時刻が報知されるようになっている。そのため、もし、時計機能の異常が認められた場合には、これに素早く対処することができる。

なお、電源遮断時に二次電池ＢＴの電圧が降下しても、二次電池ＢＴの電圧レベルは、電源復帰によって素早く回復してＣＳ１端子が正常レベルに戻るので、演出制御ＣＰＵ４０からのアクセスが許可されることになる。したがって、異常検出フラグＦｏｓの判定処理を設ける本実施例の構成を採らない場合には、時計回路ＲＴＣの異常を永続的に検出できないおそれがある。

また、実施例の時計回路ＲＴＣは、一週間に一回、例えば、毎金曜日の２１時５０分に、割込み信号ＩＲＱを出力するよう構成されおり、割込み信号ＩＲＱを受けた演出制御ＣＰＵ４０では、それまでにメモリ素子ＳＲＡＭに蓄積した遊技情報や異常情報について、適宜に集計するようにしている。

集計する遊技情報は、大当り状態に関する履歴情報をまとめたものであり、例えば、（１）大当り状態となるまでに要した図柄始動口への入賞回数、（２）大当り状態の図柄や、確変か否かの大当り状態の集計値や統計値、（３）大当り状態に至った予告演出やリーチ演出の種類、（４）連チャン回数、（５）連チャンによる払出球数の時間的な増加推移、などが含まれる。そして、これらの集計情報や統計情報は、遊技者の求めに応じて適宜に報知される。遊技者の指示は、例えば、デモ演出中の操作ボタン１１の押圧で特定され、報知内容は表示装置ＤＳ１に表示される。

一方、集計する異常情報には、例えば、（１）ドア開放回数、（２）違法行為を検出する検知センサの検出種別や検出回数や検出時刻、（３）閉塞状態の図柄始動口１５や大入賞口１６を針金などで無理に開放しようとする行為の検出回数や検出頻度や検出時刻などが含まれる。そして、これらの集計情報は、係員による特別な操作に対応して、表示装置ＤＳ１に表示される。

図５（ａ）に示す通り、実施例の時計回路ＲＴＣは、Ｂａｎｋ０〜Ｂａｎｋ２の３つの内部レジスタテーブルを内蔵して構成されている。但し、Ｂａｎｋ２のレジスタテーブルは、時刻設定や年月日設定に関するものであるので、図５（ｂ）と図５（ｃ）に、Ｂａｎｋ０とＢａｎｋ１のレジスタテーブルだけ記載している。何れにしても、各レジスタテーブルは、４バイト×１６個のレジスタで構成されおり、内部回路が計時した現在年月日と現在時刻は、Ｂａｎｋ０のレジスタテーブル（図５（ｂ））に書込まれるよう構成されている。

図５（ｂ）に示すように、Ｂａｎｋ０のレジスタテーブルにおいて、１番レジスタのビット３は、異常検出フラグＦｏｓであり、１４番レジスタのビット２は、内蔵温度センサが異常温度を検出したことを示す温度異常フラグＴＥＭＰである。そして、本実施例では、演出制御部２２のＣＰＵリセット時に、異常検出フラグＦｏｓの値を判定することで、異常な計時動作の継続を防止している。また、時計回路ＲＴＣを演出制御ＣＰＵ４０に近接配置すると共に、適宜な時間間隔で、温度異常フラグＴＥＭＰの値を繰り返し判定することで、演出制御ＣＰＵ４０の温度異常を素早く検出している。

また、Ｂａｎｋ０のレジスタテーブルにおいて、１５番レジスタのビット０は、レジスタテーブルが更新中であることを示すＢｕｓｙフラグである。そして、本実施例では、Ｂｕｓｙフラグが非Ｂｕｓｙ状態（更新完了）であることを条件に、Ｂａｎｋ０のレジスタテーブルから、現在年月日と現在時刻を取得している。そのため、本実施例では、更新動作中の中途半端、又は不合理な時計情報を取得するおそれがなく、メモリ素子ＳＲＡＭに記憶される時計情報の正当性が担保される。例えば、１時５９分５９秒から２時０分０秒に更新中の時計情報を取得すると、１時０分０秒の時計情報を取得してしまうおそれがある。

また、Ｂａｎｋ１のレジスタテーブルは、割込み信号ＩＲＱの発生時刻を設定可能に構成されている。そこで、本実施例では、Ｂａｎｋ１の１番レジスタのビット０に１をセットすることで割込み発生を指示し（Interrupt Enable）、Ｂａｎｋ１の０番レジスタ〜８番レジスタに、金曜の曜日指定と、２１時３０分００秒の時刻情報を設定している。

続いて、画像制御部２３について図６〜図８を参照しつつ詳細に説明する。先ず、図６（ａ）は、画像制御部２３を構成する複合チップ５０について、関連する回路素子も含めて図示した回路ブロック図である。図示の通り、実施例の複合チップ５０には、内蔵ＣＰＵ回路５１とＶＤＰ回路５２とが内蔵されている。そして、内蔵ＣＰＵ回路５１とＶＤＰ回路５２とは、互いの送受信データを中継するＣＰＵＩＦ回路５６を通して接続されると共に、ＶＤＰ回路５２から内蔵ＣＰＵ回路５１に対して、Ｖブランク割込み信号（ＶＢＬＡＮＫ）が供給されるようになっている。

Ｖブランク割り込み信号は、メイン表示装置ＤＳ１の垂直同期信号に対応するもので、メイン表示装置ＤＳ１の一フレーム分の画像データの出力が完了したタイミングを１／６０秒毎に規定している。この実施例では、３つの表示回路７４Ａ／７４Ｂ／７４Ｃのうち、表示回路７４Ｂは機能せず、表示回路７４Ｃは、表示回路７４Ａに同期して動作するよう構成されているので、垂直同期信号（Ｖブランク割り込み信号）は、表示回路７４Ａの出力動作が終わったことを意味することになる。

Ｖブランク割り込みに基づくシーケンス動作については後述するが、ＣＰＵＩＦ回路５６には、図６に示す通り、制御プログラムや、必要な制御データを不揮発的に記憶する制御メモリ（PROGRAM_ROM ）５３と、２Ｍバイト程度の記憶容量を有するワークメモリ（ＲＡＭ）５７とが接続され、各々、内蔵ＣＰＵ回路５１からアクセス可能に構成されている。

内蔵ＣＰＵ回路５１は、汎用のワンチップマイコンと同等の性能を有する回路であり、制御メモリ５３の制御プログラムに基づき画像演出を統括的に制御する画像制御ＣＰＵ６３と、プログラムが暴走状態になるとＣＰＵを強制リセットするウォッチドッグタイマ（ＷＤＴ）５８と、１６ｋバイト程度の記憶容量を有してＣＰＵの作業領域として使用されるＲＡＭ５９と、ＣＰＵを経由しないでデータ転送を実現するＤＭＡＣ（Direct Memory Access Controller ）６０と、複数の入力ポートＳｉ及び出力ポートＳｏを有するシリアル入出力ポート（ＳＩＯ）６１と、複数の入力ポートＰｉ及び出力ポートＰｏを有するパラレル入出力ポート（ＰＩＯ）６２と、を有して構成されている。

なお、便宜上、本明細書では、入出力ポートとの表現を使用するが、画像制御部２３において、入出力ポートには、独立して動作する入力ポートと出力ポートとが含まれている。この点は、以下に説明する入出力回路６４ｐや入出力回路６４ｓについても同様である。

パラレル入出力ポート６２は、入出力回路６４ｐを通して外部機器（演出制御基板２２）に接続されており、画像制御ＣＰＵ６３は、入力回路６４ｐ及びパラレル入力ポートＰｉを経由して、演出制御部２２が出力する制御コマンドＣＭＤ’と割込み信号ＳＴＢ’を受信するようになっている。一方、この実施例では、シリアル入出力ポート６１と、ＤＭＡＣ６０については、これらを使用していない。

次に、ＶＤＰ回路５２について説明すると、ＶＤＰ回路５２には、画像演出を構成する静止画や動画の構成要素となる圧縮データを記憶するＣＧＲＯＭ５５と、４Ｇｂｉｔ程度の記憶容量を有する外付けＤＲＡＭ（Dynamic Random Access Memory）５４と、メイン表示装置ＤＳ１と、サブ表示装置ＤＳ２とが接続されている。

本実施例の場合、ＤＲＡＭ５４は、画像制御ＣＰＵ６３から直接アクセスできるよう構成されているので、画像制御ＣＰＵ６３は、表示装置ＤＳ１，ＤＳ２の各一フレームを特定するディスプレイリストＤＬを、直接、ＤＲＡＭ５４に書込んでいる。なお、図８のタイミングＴ１’の右向き矢印は、画像制御ＣＰＵ６３によるディスプレイリストＤＬの書込み動作の完了タイミングを示している。

ＣＧＲＯＭ５５は、６２Ｇｂｉｔ程度の記憶容量のＮＡＮＤ型フラッシュメモリで構成されたフラッシュＳＳＤ（solid state drive ）で構成されており、シリアル伝送によって必要な圧縮データを取得するよう構成されている。そのため、パラレル伝送において不可避的に生じるスキュー（ビットデータ毎の伝送速度の差）の問題が解消され、極限的な高速伝送動作が可能となる。

なお、ＮＡＮＤ型のフラッシュメモリは、ハードディスクより機械的に安定であり、且つ高速アクセスが可能である一方で、シーケンシャルアクセスメモリであるため、ＤＲＡＭやＳＲＡＭ（Static Random Access Memory ）に比較するとアクセス速度に劣り、アクセス速度は、内蔵ＶＲＡＭ７１＞外付けＤＲＡＭ５４＞ＣＧＲＯＭ５５の順番に遅くなる。但し、本実施例では、一群の圧縮データ（ＣＧデータ）を、描画動作に先行して外付けＤＲＡＭ５４に読み出しておくプリロード動作を実行するので、描画動作時におけるＣＧデータの円滑なランダムアクセスを実現することができる。

図６（ａ）に示す通り、ＶＤＰ回路５２は、詳細には、ＶＤＰの動作を規定する各種の動作パラメータが設定されるレジスタ群７０と、４８Ｍバイト程度のＶＲＡＭ（Video RAM ）７１と、チップ内部の各部間のデータ送受信及びチップ外部とのデータ送受信を制御するデータ転送回路７２と、プリロード動作を実行するプリローダ７３と、外付けＤＲＡＭ５４のフレームバッファＦＢに生成された画像データを読み出して、適宜な画像処理を並列的に実行する複数系統の表示回路７４と、ＣＧＲＯＭ５５から読み出した圧縮データをデコードするグラフィックスデコーダ７５と、デコード後の静止画データや動画データを適宜に組み合わせて各表示装置ＤＳ１，ＤＳ２の一フレーム分の画像データを生成する描画回路７６と、描画回路７６の動作の一部として、適宜な座標変換によって立体画像を生成するジオメトリエンジン７７と、シリアルデータ送受信可能なＳＭＣ部７８と、表示回路７４の出力を適宜に選択出力する出力選択部７９と、出力選択部７９が出力する画像データをＬＶＤＳ信号に変換する２系統のＬＶＤＳ部８０ａ，８０ｂと、出力選択部７９が出力する画像データをデジタルＲＧＢ信号のままパラレル出力するデジタルＲＧＢ部８０ｃと、ＣＰＵＩＦ回路５６とのデータ送受信を中継するＣＰＵＩＦ部８１と、ＣＧＲＯＭ５５からのデータ受信を中継するＣＧバスＩＦ部８２と、外付けＤＲＡＭ５４とのデータ送受信を中継するＤＲＡＭＩＦ部８３と、ＶＲＡＭ７１とのデータ送受信を中継するＶＲＡＭＩＦ部８４と、を有して構成されている。

そして、３Ｄ表示を実現するため、左眼用の一フレーム画像を生成する左眼バッファＬＢＵＦや、右眼用の一フレーム画像を生成する右眼バッファＲＢＵＦを使用するので、本実施例では、便宜上、フレームバッファＦＢも含め、必要な作業領域を、全て、外付けＤＲＡＭ５４に確保している。但し、アクセス速度は、外付けＤＲＡＭ５４よりＶＲＡＭ７１の方が速いので、図８に示す静止画デコード領域や動画デコード領域も含め、左眼バッファＬＢＵＦ、右眼バッファＲＢＵＦ、及び、フレームバッファＦＢについては、ＶＲＡＭ７１に確保する方がプログラム処理速度の点で有利である。したがって、処理速度とメモリ容量との関係で、外付けＤＲＡＭ５４と、ＶＲＡＭ７１とを適宜に使い分けるのが好ましい。

次に、図６（ｂ）には、ＣＰＵＩＦ部８１、ＣＧバスＩＦ部８２、及び、ＤＲＡＭＩＦ部８３と、レジスタ群７０、ＣＧＲＯＭ５５、及びＤＲＡＭ５４との関係が図示され、特に、レジスタ群７０については、その一部が具体的に記載されている。図示の通り、ＣＧＲＯＭ５５とＣＧバスＩＦ部８２は、シリアル回線で接続されており、アドレス情報Ｔｘの送信に対応して、ＣＧＲＯＭ５５がシーケンシャルアクセスされ、一群のＣＧデータ（圧縮データ）Ｒｘが、順次読み出されるようになっている。

図６（ａ）に示すデータ転送回路７２は、ＶＤＰ回路内部のリソース（記憶媒体）と外部記憶媒体を、転送元ポート又は転送先ポートとして、これらの間でデータ転送動作を実行する回路である。転送元ポートには、ＣＰＵバス、ＣＧバス、外部ＤＲＡＭバスに接続された記憶媒体（リソース）が含まれる。同様に、転送先ポートには、ＣＰＵバス、ＣＧバス、外部ＤＲＡＭバスに接続された記憶媒体が含まれる。また、データ転送回路７２は、一群の描画コマンドによって一フレーム分の表示画像を特定するディスプレイリストＤＬを、描画回路７６や、プリローダ７３に送信する動作も担当している。

一方、プリローダ７３は、データ転送回路７２によって送信されたディスプレイリストＤＬを解釈して、その中で参照しているＣＧＲＯＭ５５上のＣＧデータを、予め指定されているＤＲＡＭ５４のプリロード領域ＴＥＭＰに転送する回路である。また、このとき、プリローダ７３は、ＣＧデータの参照先を、転送後のアドレスに書換えた修正ディスプレイリストＤＬ’を出力する。図８のタイミングＴ１”の下向き矢印は、その動作を示しており、書換えた修正ディスプレイリストＤＬ’は、データ転送回路７２によって描画回路７６に送信され、描画動作が実効化される。

本実施例では、プリローダレジスタ（図６（ｂ）参照）への設定値に基づき、外付けＤＲＡＭ５４に、十分な記憶領域のプリロード領域ＴＥＭＰを設定している。また、プリロード領域への転送履歴が、最大５１２個まで記憶可能に構成されている。そのため、５１２区画されたプリロード領域ＴＥＭＰの記憶領域を使い切らない限り、プリロードされた圧縮データは、その後の処理において再利用することができる（キャッシング機能）。

そのため、プリロード処理を使用する本実施例では、必要な圧縮データが、プリロード領域ＴＥＭＰに存在しない場合に限り、ＣＧＲＯＭ５５をアクセスすることになる。なお、プリロード領域ＴＥＭＰに十分な記憶領域が確保されているので、複数フレーム分のＣＧデータを一気にプリロードしても何も問題が生じない。

描画回路７６は、プリローダ７３によって書き換えられた修正ディスプレイリストＤＬ’の描画コマンドを順番に解析して、グラフィックスデコーダ７５や、ジオメトリエンジン７７などと協働して、外付けＤＲＡＭ５４に確保されたフレームバッファＦＢに、表示装置ＤＳ１，ＤＳ２の一フレーム分の画像を完成させる回路である。

すなわち、描画回路７６は、修正ディスプレイリストＤＬ’の描画コマンドを解析するDisplaylist Analyzer（以下、ＤＬアナライザという）と、頂点の座標変換や照明演算を実行するGeometry Pipeline と、トライアングル描画時のソース（source）アドレスとデスティネーション（destination ）アドレスを生成するTriangle Rasterizer と、テクスチャをサンプリングし、バイリニアフィルタリングを実行するTexture Sampler と、画素間演算用のフレームバッファとＺバッファを取得するFramebuffer Sampler と、αブレンドなどの処理を施して、フレームバッファＦＢに書き込む画素データを生成するピクセルジェネレータ（Pixel Generator ）などを含んで構成されている。

ここで、ディスプレイリストＤＬ／ＤＬ’は、描画する順番に記載された一群の描画コマンドで構成されており、メイン表示装置ＤＳ１とサブ表示装置ＤＳ２について、一フレームのどの位置に、どのような画像（描画素材）を描画するかを規定するコマンドも含まれ、描画すべき画像のＣＧＲＯＭなどの記憶位置（ソースアドレス）も特定されている。

そして、描画回路７６のＤＬアナライザは、このようなディスプレイリストＤＬ／ＤＬ’を解釈して、他のGeometry Pipeline 、Triangle Rasterizer 、Texture Sampler 、Framebuffer Sampler 、ピクセルジェネレータと協働して、外付けＤＲＡＭ５４に確保されたフレームバッファＦＢａ，ＦＢｃに、表示装置ＤＳ１，ＤＳ２の各一フレーム分の画像データを完成させている。

後述するように、３Ｄ又は２Ｄ表示されるメイン表示装置ＤＳ１の一フレームは、左眼バッファＬＢＵＦや右眼バッファＲＢＵＦに、静止画や動画を構成する各種の描画素材を配置した後、これら各バッファＬＢＵＦ，ＲＢＵＦの画像データを、フレームバッファＦＢａで複合させることで完成される。一方、２Ｄ表示されるサブ表示装置の一フレームは、フレームバッファＦＢｃに、簡易動画を含んだ各種の描画素材を配置することで完成される。

各表示装置ＤＳ１，ＤＳ２のフレームバッファＦＢａ，ＦＢｃは、何れも、描画処理領域と表示処理領域に機能的に区分されたダブルバッファであり、２つの領域（描画処理領域０と表示処理領域１）を、交互に用途を切り換えて使用している。すなわち、描画回路７６が、２つの領域の何れか一方の領域に、画像データが書込んでいるとき、表示回路７４は、他方の領域の画像データを読み出して出力している。

本実施例の場合、メイン表示装置ＤＳ１は、１２８０×１０２４ピクセルを有し、サブ表示装置ＤＳ２は、８００×６００ピクセルを有して構成され、各ピクセルＰ（ｉ，ｊ）は、ＲＢＧ三色が各々８ｂｉｔで表現されることで、２５６諧調を実現している。そこで、サブ表示装置ＤＳ２用のフレームバッファＦＢｃは、描画処理領域と表示処理領域とも、サブ表示装置ＤＳ２の表示画面に対応して、８００×６００ピクセルの画像データを格納できるよう構成されている。

一方、メイン表示装置ＤＳ１用のフレームバッファＦＢａや、その補助バッファたる左眼バッファＬＢＵＦ及び右眼バッファＲＢＵＦは、メイン表示装置ＤＳ１の表示画面（１２８０×１０２４ピクセル）と同一ではなく、それより小さい１０２４×１０２４ピクセルの画像データを格納できるよう構成されている（図７、図１１（５）参照）。これは、本実施例では、フレームバッファＦＢａに生成された画像データを、表示回路７４Ａにおいて拡大して、１２８０×１０２４ピクセルの画像データにするためである。

これらフレームバッファＦＢａ，ＦＢｃや補助バッファＬＢＵＦ，ＲＢＵＦについて更に説明すると、全てのピクセルＰ（ｉ，ｊ）は、フレームバッファＦＢａ，ＦＢｃや補助バッファＬＢＵＦ，ＲＢＵＦにおいて、ＲＧＢ各色を特定する合計３バイトと、α値を特定するαチャンネルの１バイトとで、合計４バイトで特定されている。

ここで、α値とは、各ピクセル位置に設定された透過度情報であって、上書きする新規画像（source）と、上書きされる元画像（destination ）との透明度を規定するαブレンド処理を特定する値である。本実施例の場合、α値は、１バイト構成であるので、α値の上限値が２５５となる。

また、本実施例では、表示装置ＤＳ１，ＤＳ２の一フレームは、最大状態では、３種類又はそれ以上の画像（動画と静止画）で構成されている。すなわち、表示装置ＤＳ１，ＤＳ２では、最大状態では、一又は複数の動画が再生される一方で、これに重ねて、時間的に変化する静止画が、背景画と共に表示されるよう構成されている。

静止画の基本形状は、スプライト画像として予めＣＧＲＯＭ５５に記憶されており、この基本形状を、適宜に拡大／縮小／回転／変形させると共に、配置位置を変更させることで、時間的な変化を実現している。なお、背景画は、完成状態でＣＧＲＯＭ５５に記憶されている。

一方、動画は、本実施例の場合には、一般動画と簡易動画とに区分されている。本実施例の簡易動画は、表示画面の縦横ピクセル数より、横方向又は縦方向に十分に長い一枚の長尺フレームで構成されており、この長尺フレームの使用領域、つまり、表示装置に表示される使用範囲を、時間的に変化させることで、滑らかなムービー動作を実現している。

この意味において、簡易動画は、実際には、長尺フレームの静止画に他ならないが、本実施例では、左右方向に円滑に往復移動する背景画像として、簡易動画を活用している。なお、本実施例では、メイン表示装置ＤＳ１で３Ｄ表示を実現するので、簡易動画は、便宜上、サブ表示装置ＤＳ２だけで再生され、メイン表示装置ＤＳ１で簡易動画が再生されることはない。

以上の簡易動画を除いた一般動画は、時間的に滑らかに変化するいわゆるムービーであって、複数枚のフレームが、ＭＰＥＧ符号化方式などの動画圧縮手法で圧縮されてＣＧＲＯＭ５５に記憶されている。より詳細に説明すると、本実施例の一般動画は、ＩフレームとＰフレームとで構成されたＩＰストリーム動画を意味する。

ここで、ＩＰストリーム動画を構成するＰフレームは、過去フレームから予測したデータとの差分をエンコードするＰピクチャ（Predictive Picture）で構成されたフレームを意味し、圧縮率が高いものの、順次再生が必須となる。一方、Ｉフレームは、他のフレームに依存することなく、単独でエンコード可能なＩピクチャ（Intra Picture ）で構成されたフレームを意味する。なお、このように構成された一般動画は、メイン表示装置ＤＳ１だけでなく、必要に応じて、サブ表示装置ＤＳ２でも再生される。

上記した静止画と動画に対応して、グラフィックスデコーダ７５は、静止画デコーダと動画デコーダに区分され、所定の圧縮アルゴリズムでエンコード（圧縮）された静止画と動画を、各々に対応する伸張アルゴリズムでデコード（伸張）している。例えば、静止画は、１枚の静止画を構成する画像データ毎に所定のアルゴリズムで圧縮され、ＩＰストリーム動画のＰフレームは、一連の動画を実現する複数枚の静止画データが、フレーム間のデータ差分値などに基づいて圧縮されている。簡易動画は、長尺フレームの静止画で構成されているので、静止画デコーダでデコードされる。

ところで、メイン表示装置ＤＳ１で再生される静止画や一般動画は、１２８０×１０２４ピクセルの表示画面に表示されるにも拘らず、ＣＧＲＯＭ５５において、各々、原則として、横１０２４×縦８２０ピクセルを超えないよう抑制されている。これは、メイン表示装置ＤＳ１には、左眼用画像と右眼用画像が必要であることに対応して、可能な限り、ＣＧデータのデータ量を抑制するためであり、単純計算では、ＣＧデータのデータ量は６４％（８２０／１２８０）に抑制される。なお、例外的に１０２４×８２０ピクセルを超える画像は、後述するクリッピング処理の対象となる。

上記の通り、縦横に縮小化されてＣＧＲＯＭ５５に圧縮記憶されているメイン表示装置ＤＳ１用のＣＧデータ（１０２４×８２０ピクセル分）は、グラフィックスデコーダ７５によるデコード処理の後、描画回路７６のピクセルジェネレータでＹ（縦）方向に拡大されて、１０２４×１０２４ピクセルの画像データとなる（図１１（２）、図１１（４）参照）。そして、その後、表示回路７４Ａにおいて、Ｘ（横）方向に拡大されることで、メイン表示装置ＤＳ１の１２８０×１０２４ピクセル分の画像データとなる。

一方、サブ表示装置ＤＳ２で再生される静止画や一般動画のＣＧデータは、原則として、８００×６００ピクセルを超えないよう構成され、ＶＤＰ回路５２の内部回路で拡大されることなく使用される。但し、簡易動画については、先に説明した通り、８００×６００ピクセルを大きく超える一枚の長尺フレームとしてＣＧＲＯＭ５５に圧縮記憶されている。そして、これら８００×６００ピクセルを超える画像は、後述するクリッピング処理の対象となる。

このように、ＣＧＲＯＭ５５には、表示装置ＤＳ１，ＤＳ２のピクセル数に一致しない各種寸法のＣＧデータ（描画素材）が、動画又は静止画として格納されており、これらを適宜に組み合わせて、各表示装置の一フレームを完成させる必要がある。特に、メイン表示装置ＤＳ１では３Ｄ表示が必要となるので、左眼画像と右眼画像の複合処理も必要となる。また、サブ表示装置ＤＳ２では、簡易動画を適切に再生する必要もある。

そこで、本実施例では、外付けＤＲＡＭ５４に、フレームバッファＦＢａ，ＦＢｃとは別に、描画処理用の作業領域を適宜に確保している。具体的には、図８に示す通りであり、左眼画像を生成する作業領域である左眼バッファＬＢＵＦと、右眼画像を生成する作業領域である右眼バッファＲＢＵＦとが、各々、外付けＤＲＡＭ５４に確保されている。

左眼バッファＬＢＵＦと、右眼バッファＲＢＵＦは、１０２４×１０２４ピクセル分の画像データを格納できるフレームバッファＦＢａと同一の記憶容量を有しており、メイン表示装置ＤＳ１用の描画素材を配置すべき描画領域となっている。そして、これらの描画領域（ＬＢＵＦ，ＲＢＵＦ）の周りには、各描画領域を包含する十分に大きい仮想描画空間ＶＩＴが、各々、仮想的に配置されている。また、フレームバッファＦＢａ，ＦＢｃは、表示装置ＤＳ１，ＤＳ２用の描画素材を配置すべき描画領域であり、これらの描画領域（ＦＢａ，ＦＢｃ）の周りにも、仮想描画空間ＶＩＴが仮想的に配置されている。

仮想描画空間ＶＩＴは、各種の描画素材（各種寸法のＣＧデータ）を、任意位置に任意姿勢で貼付けて、表示装置ＤＳ１，ＤＳ２の一フレームを完成させるための描画演算用の仮想空間である。そして、描画コマンドによって仮想描画空間ＶＩＴに貼付けた描画素材のうち、描画領域からはみ出した部分は、クリッピング処理で自動的に排除されるようになっている。

例えば、図１４は、サブ表示装置ＤＳ２用の描画領域（フレームバッファＦＢｃ）と、仮想描画空間ＶＩＴとの包含関係を図示したものである。図示の通り、横±Ｘと縦±Ｙで特定される矩形状の仮想描画空間ＶＩＴの中央に、横±Ｈ（８００ピクセル分）と、縦±Ｖ（６００ピクセル分）で特定される矩形状のフレームバッファＦＢｃが、描画領域として存在している。

そして、ディスプレイコマンドＤＬには、仮想描画空間ＶＩＴの任意の座標（ｉ，ｊ）に、任意の描画素材を貼付ける描画コマンドを列記するようになっている。また、例えば、図１４に示すように、描画素材が矩形状の場合には、仮想描画空間ＶＩＴの座標（ｉ，ｊ）において、左上端点と右下端点を指定すれば良いよう構成されている。先に説明した通り、仮想描画空間ＶＩＴに貼付けられた画像（描画素材）のうち、真の描画領域たる８００×６００ピクセル分の画像データだけがフレームバッファＦＢｃに配置される。

そこで、本実施例では、このクリッピング動作を有効活用して、サブ表示装置ＤＳ２で再生される簡易動画を、描画領域ＦＢｃより十分に幅広の長尺フレームで構成し、仮想描画空間ＶＩＴにおける貼付け位置を適宜に移動させることで簡易的な動画再生（背景画像の往復移動）を実現している。すなわち、多数フレームで構成される動画に代えて、一枚の長尺フレームを適宜に区分再生することでＣＧＲＯＭのメモリ容量の抑制を図っており、この場合については、図１３に関して更に後述する。

また、本実施例では、仮想描画空間に矩形状の描画素材を貼付ける場合に、描画素材の縦横寸法と、貼付け領域の縦横寸法を、必ずしも一致させる必要はない。そして、描画素材と、貼付け領域の縦横寸法が一致しない描画コマンドを指定した場合には、貼付け領域の縦横寸法が優先されるようになっている。

例えば、描画コマンドで指定される貼付け領域が、描画素材より広い場合には、描画回路７６のピクセルジェネレータによって描画素材が自動的に拡大され、逆に、指定される貼付け領域が狭い場合は、ピクセルジェネレータによって、描画素材が自動的に縮小されるようになっている。

そこで、本実施例では、貼付け領域より小さい左眼画像や右眼画像を、仮想描画空間の貼付け領域（ＬＢＵＦ，ＲＢＵＦ）に配置する場合に、自動拡大動作を活用している。具体的には、先に説明した通りであり、１０２４×８２０ピクセル分のメイン表示装置用の画像データを、ピクセルジェネレータによる自動拡大動作に基づいて、１０２４×１０２４ピクセル分の画像データに拡大している。

また、本実施例では、矩形状の描画素材を、左９０°回転させて仮想描画空間に貼付けることもできるよう構成されている。例えば、横Ｗ×縦Ｄの描画素材を貼付ける場合に、描画コマンドで貼付け領域の左上端点を（ａ１，ｂ１）と指定し、右下端点を（ａ１＋Ｗ，ｂ１＋Ｄ）に設定すれば、同一姿勢で貼付けられるが、左上端点を（ａ１，ｂ１）、右下端点を（ａ１＋Ｄ，ｂ１＋Ｗ）に設定すれば、左９０°回転した状態で仮想描画空間に貼付けられる。

以上、描画回路７６や、ディスプレイリストＤＬの描画コマンドについて詳細に説明したので、次に、表示回路７４について説明する。表示回路７４は、フレームバッファＦＢの画像データを読み出して、最終的な画像処理を施した上で出力する回路である。図７に示す通り、表示回路７４での画像処理には、スケーラが機能してフレーム画像を拡大／縮小するスケーリング処理と、微妙なカラー補正処理と、画像全体の量子化誤差が最小化するディザリング処理と、が含まれている。

本実施例では、上記の動作を並列的に実行する複数の表示回路７４Ａ／７４Ｃが設けられており、各表示回路７４Ａ／７４Ｃは、各々に対応するフレームバッファＦＢａ／ＦＢｃの画像データを読み出して、上記の最終画像処理を実行している。

先に説明した通り、表示回路７４Ａにおけるスケーリング処理を経ることで、フレームバッファＦＢａに生成された１０２４×１０２４ピクセル分の画像データが、１２８０×１０２４ピクセル分の画像データとなる。なお、図８のタイミングＴ１＋２δの矢印は、表示回路７４Ａ／７４Ｃの読出し動作を示している。

そして、表示回路７４Ａ／７４Ｃでの画像処理を経たでデジタルＲＧＢデータ（１ピクセルで合計２４ビット）が、水平同期信号や垂直同期信号と共に、出力選択回路７９に向けて出力される。なお、図６や図７に示す通り、ＶＤＰ回路５２には、並列的に動作する三系統の表示回路７４Ａ／７５Ｂ／７４Ｃが設けられているが、本実施例では、表示回路７４Ｂを使用していない。

出力選択部７９は、表示回路７４Ａの出力信号を、ＬＶＤＳ部８０ａとＬＶＤＳ部８０ｂに伝送し、表示回路７４Ｃの出力信号を、デジタルＲＧＢ部８０ｃに出力している。そして、ＬＶＤＳ部８０ａとＬＶＤＳ部８０ｂは、画像データ（合計２４ビットのデジタルＲＧＢデータ）をＬＶＤＳ信号に変換して、クロック信号を伝送する一対を加えた全五対の差動信号LVDS_1,LVDS_2 を、デュアルリンク接続でメイン表示装置ＤＳ１に伝送している。同様に、デジタルＲＧＢ部８０ｃは、同期信号などを付加したＲＧＢパラレル信号RGB_P を、サブ表示装置ＤＳ２に伝送している。

次に、ＳＭＣ部７８（Serial Management Controller）は、ＬＥＤコントローラとＭｏｔｏｒコントローラとを内蔵した複合コントローラである。そして、外部基板に搭載したＬＥＤ／Ｍｏｔｏｒドライバ（シフトレジスタを内蔵するドライバＩＣ）に対して、クロック信号に同期してＬＥＤ駆動信号やモータ駆動信号を出力する一方、適宜なタイミングで、ラッチパルスを出力可能に構成されている。

上記したＶＤＰ回路５２の内部回路及びその動作に関し、内部回路が実行すべき動作内容は、画像制御ＣＰＵ６３が、レジスタ群７０に設定する動作パラメータ（設定値）で規定され、ＶＤＰ回路５２の実行状態は、レジスタ群７０の動作ステイタス値をＲＥＡＤすることで特定できるようになっている。

レジスタ群７０は、画像制御ＣＰＵ６３のメモリマップ上、１Ｍバイト程度のメモリ空間（０〜ＦＦＦＦＦＨ）にマッピングされた多数のレジスタを意味し、画像制御ＣＰＵ６３は、ＣＰＵＩＦ部８１を経由して動作パラメータのＷＲＩＴＥ（設定）動作と、動作ステイタス値のＲＥＡＤ動作を実行するようになっている（図６（ｂ）参照）。

レジスタ群７０には、割り込み動作などシステム動作に関する初期設定値が書込まれる「システム制御レジスタ」と、画像制御ＣＰＵ６３とＶＤＰ回路５２の内部回路との間のデータ転送回路７２によるデータ転送処理に関する設定値などが書込まれる「データ転送レジスタ」と、グラフィックスデコーダ７５のエラー発生などを含む実行状況を特定可能な「ＧＤＥＣレジスタ」と、描画コマンドや描画回路７６に関する設定値が書込まれる「描画レジスタ」と、プリローダ７３の動作に関する設定値が書込まれる「プリローダレジスタ」と、三区分された表示回路７４Ａ／Ｂ／Ｃの各動作に関する設定値が書込まれる「表示レジスタ」と、ＬＥＤコントローラ（ＳＭＣ部７８）に関する設定値が書込まれる「ＬＥＤ制御レジスタ」と、Ｍｏｔｏｒコントローラ（ＳＭＣ部７８）に関する設定値が書込まれる「モータ制御レジスタ」とが含まれており、これらの制御レジスタは、各々複数バイト長で構成されている。

より詳細には、「プリローダレジスタ」には、(1) プリロード領域ＴＥＭＰをＤＲＡＭ５４に設定するか、ＶＲＡＭ７１に設定するかの設定、(2) プリロード領域ＴＥＭＰの先頭アドレス、(3) プリロード領域ＴＥＭＰを、何フレーム分使用するかの設定、(4) 一フレーム当たりのデータサイズなどが設定される。

また、「データ転送レジスタ」には、データ転送元やデータ転送先が設定され、「表示レジスタ」には、表示回路７４Ａ／Ｃに対応して、フレームバッファＦＢａ／ＦＢｃの開始位置及びバッファサイズや、各フレームバッファＦＢａ／ＦＢｃにおいて、時間的に切り換わる描画処理領域と表示処理領域の切換指示（bank flip ）や、スケーラの縦横拡大率などが設定される。また、「描画レジスタ」「プリローダレジスタ」「データ転送レジスタ」には、描画動作、プリロード動作、データ転送動作について、各動作の実行開始が指示される。

何れにしても、画像制御ＣＰＵ６３が、レジスタ群７０の何れかに適宜な設定値を書込むことで、ＶＤＰ回路５２の内部動作が実現される。したがって、画像制御ＣＰＵ６３は、適宜な時間間隔で更新されるディスプレイリストＤＬ／ＤＬ’と、上記したレジスタ群７０を構成するレジスタへの設定値に基づいて、ディスプレイリストＤＬ／ＤＬ’に基づく画像演出を実現することになる。なお、この実施例では、ランプ演出やモータ演出は、演出制御基板２２の演出制御ＣＰＵ４０が担当するので、ＳＭＣ部７８を使用することはなく、ＬＥＤ制御レジスタやモータ制御レジスタに設定値が書込まれることもない。

図８に記載の通り、プリローダ７３を有効活用する本実施例では、外付けＤＲＡＭ５４には、プリローダ７３が先読みしたＣＧＲＯＭ５５の圧縮データを一時記憶するプリロード領域ＴＥＭＰや、プリローダ７３が書き換えた修正ディスプレイリストＤＬ’の格納領域（ディスプレイリストバッファＤＬＢ）が確保されている。また、ＤＲＡＭ５４には、グラフィックスデコーダ７５が、プリロード領域ＴＥＭＰの圧縮データをデコードしたデコード結果の格納領域として、静止画デコード領域と動画デコード領域とが確保されている。

先に説明した通り、外付けＤＲＡＭ５４には、表示装置ＤＳ１，ＤＳ２のフレームバッファＦＢａ，ＦＢｃや、左眼バッファＬＢＵＦ及び右眼バッファＲＢＵＦも配置されている。先に説明した通り、左眼バッファＬＢＵＦと、右眼バッファＲＢＵＦは、各々、メイン表示装置ＤＳ１のフレームバッファＦＢａと同一容量（１０２４×１０２４ピクセル分）であって、デコード後のＣＧデータ（最大１０２４×８２０ピクセル分）を、Ｙ方向に１０２４／８２０倍に拡大して記憶している（図１１（２）、図１１（４）参照）。

以上を踏まえて、図６（ｂ）や図８に関して確認的に説明する。プリローダ７３は、グラフィックスデコーダ７５のデコード処理に先行して、ＣＧＲＯＭ５５からＣＧデータを読み出し、読み出したＣＧデータを、ＣＧバスＩＦ部８２→ＤＲＡＭＩＦ部８３を経由して、ＤＲＡＭ５４のプリロード領域ＴＥＭＰに格納する。図６（ｂ）の矢印や、図８のタイミングＴ１”の左向き矢印は、この先読み（プリロード）動作を示している。

そして、プリロード領域ＴＥＭＰに読み出されたＣＧデータは、その後、グラフィックスデコーダ７５によってデコードされ、メイン表示装置ＤＳ１の一フレーム分の画像データについては、左眼バッファＬＢＵＦや右眼バッファＲＢＵＦを経由して、フレームバッファＦＢａに完成される。

図８のタイミングＴ１＋δの矢印は、グラフィックスデコーダ７５のデコード処理を示し、タイミングＴ１＋δ’やＴ１＋δ”の矢印は、フレームバッファＦＢａに一フレーム分の画像データが生成されるまでの動作を示している。なお、サブ表示装置ＤＳ２の一フレーム分の画像データについては、左眼バッファＬＢＵＦや右眼バッファＲＢＵＦを経由することなく、直接、フレームバッファＦＢｃに完成される。

続いて、図９〜図１２に基づいて、画像制御ＣＰＵ６３とＶＤＰ回路５２の内部動作を説明する。先ず、図９は、画像制御ＣＰＵ６３の動作を説明するフローチャートである。ＣＰＵリセット後、画像制御ＣＰＵ６３は、ＶＤＰ回路５２のレジスタ群７０を含んだ内部回路を適宜に初期設定する（ＳＴ１）。

この初期設定（ＳＴ１）には、表示回路７４Ａのスケーリング処理について、表示レジスタの設定処理が含まれており、フレームバッファＦＢａに生成された１０２４×１０２４ピクセル分の画像データが、１２８０×１０２４ピクセル分の画像データに拡大されるよう初期設定される。

また、この初期設定（ＳＴ１）には、左眼用画像と右眼用画像とを重ねるためのαブレンド処理のためのα値を、フレームバッファＦＢａのαチャンネルに固定値として書込む処理も含まれる。

具体的には、図１２（１）に示す通りであり、フレームバッファＦＢａの一行目であるＦＢ（０，０）〜ＦＢ（０，１０２３）のαチャンネルに、α値として０を書込み、フレームバッファＦＢａの二行目であるＦＢ（１，０）〜ＦＢ（１，１０２３）のαチャンネルに、α値として２５５を書込む。以下同様であって、図１２（１）に示す奇数行目のαチャンネルには、α値０を書込み、偶数行目のαチャンネルには、α値２５５を書込む。

このα値は、左眼用画像と右眼用画像とを重ねるためのαブレンド処理で使用され、具体的には、Ｃｒ＝Ｃｄ＊（１−α／２５５）＋Ｃｓ＊α／２５５の演算が実行される。この演算式において、Ｃｄは、上書きされる元画像（Destination ）のＲＧＢ情報、Ｃｓは、上書きする新規画像（Source）のＲＧＢ情報、Ｃｒは、αブレンド処理後のＲＧＢ情報である。なお、２５５は、１バイト構成（ｎ＝８）のα値の上限値であり、データ構成に対応して変化する（２^ｎ−１）。

先に説明した通り、α値は、図１２（１）に示す奇数行では０、偶数行では２５５であるので、結局、奇数ピクセル行に対応するフレームバッファＦＢａでは、Ｃｒ＝Ｃｄの関係より、元画像（Destination ）がそのまま残り、一方、偶数ピクセル行に対応するフレームバッファＦＢａは、Ｃｒ＝Ｃｓの関係より、元画像（Destination ）が消滅して、上書きされる新規画像（Source）だけが記憶されることになる。この演算動作は、右眼画像と、左眼画像を生成するために使用されるが、その詳細については、図１１〜図１２に関して後述する。

ところで、左眼用画像と右眼用画像とを重ねるためのαブレンド処理を除いた、通常のαブレンド処理は、左眼バッファＬＢＵＦや右眼バッファＲＢＵＦやフレームバッファＦＢｃにおいて実行され、その演算式は、例えば、Ｃｒ＝Ｃｄ＊（１−Ａｓ／２５５）＋Ｃｓ＊Ａｓ／２５５となる。ここで、Ａｓは、上書きする新規画像（Source）側のα値であって、図１２（１）に示すフレームバッファＦＢａの固定値（α＝０／２５５）が使用されることはない。

α値の設定を含む初期化処理（ＳＴ１）が終われば、次に、画像制御ＣＰＵ６３は、外付けＤＲＡＭ５４に確保されたディスプレイリストバッファＤＬＢを初期化した上で（ＳＴ２）、ディスプレイリストＤＬの作成を開始する。先ず、そして、ディスプレイリストＤＬの先頭に、作業領域を全クリアするための描画コマンドとして、塗りつぶし命令を書込む（ＳＴ３）。本実施例の場合、この塗りつぶし命令でクリアされる作業領域は、フレームバッファＦＢａ，ＦＢｃと、左眼バッファＬＢＵＦと、右眼バッファＲＢＵＦとである。

そのため、ディスプレイリストＤＬを解釈して実行する描画回路７６では、その先頭に記載されている塗りつぶし命令に基づいて、上記の作業領域を全クリアすることになる。そのため、例えば、表示画面が縮小化されるような画像演出においても、それ以前の画像データが、その後の表示画面に表示されるおそれがない。

続いて、画像制御ＣＰＵ６３は、メイン表示装置ＤＳ１のディスプレイリストＤＬの作成に関して、操作スイッチ１１の押圧回数に基づいて、そのタイミングが、２Ｄ表示モードか３Ｄ表示モードかが判定される（ＳＴ４）。

そして、そのタイミングが３Ｄ表示モードであれば、画像演出シナリオに基づいて、左眼用画像と右眼用画像を構成する一又は複数の描画素材を、左眼バッファＬＢＵＦと右眼バッファＲＢＵＦの仮想描画空間ＶＩＴに貼付けるためのコマンド列ＣＭＤ１，ＣＭＤ２をディスプレイリストＤＬに列記する（ＳＴ５）。

ここで、ディスプレイリストＤＬの作成時で参照される画像演出シナリオは、演出制御ＣＰＵ４０から受けた制御コマンドＣＭＤ’で特定される画像演出を具体化したものである。すなわち、画像演出シナリオには、一定時間継続される一連の動画や、描画位置や配置姿勢や拡大縮小率が適宜に規定される静止画（背景画像や予告画像を含む）について、(1) 一連の動画演出の開始時刻や終了時刻、(2) どの静止画を、どの時刻に、どの位置に、どのように描くか、などが規定されている。

そして、コマンド列ＣＭＤ１，ＣＭＤ２には、デコード領域の左眼画像データや右眼画像データを、各々、Ｙ方向に１０２４／８２０倍に拡大して、左眼バッファＬＢＵＦと右眼バッファＲＢＵＦに配置する描画コマンドが含まれている。また、コマンド列ＣＭＤ１，ＣＭＤ２に、αブレンド処理が含まれる場合は、source側のα値（Ａｓ）を使用して、例えば、Ｃｒ＝Ｃｄ＊（１−Ａｓ／２５５）＋Ｃｓ＊Ａｓ／２５５の演算がされる点も、先に説明した通りである。

何れにしても、これらのコマンド列ＣＭＤ１，ＣＭＤ２が、ＶＤＰ回路において、逐次解釈されて実行されると、ＣＧＲＯＭ５５の一又は複数の必要なＣＧデータが先読みされ、各々、デコードされた後に適宜に組み合わせることで、左眼バッファＬＢＵＦと右眼バッファＲＢＵＦに、メイン表示装置ＤＳ１の一フレーム分の左眼画像と右眼画像が構築されることになる。

図１１（１）と、図１１（３）は、デコード領域に展開された左眼画像D_oL及び右眼画像D_oRを模式的に示しており、何れも、本実施例では、ＣＧＲＯＭ５５に記憶されているＣＧデータに対応して、原則として、１０２４×８２０ピクセル分、又はそれ以下の画像データとなっている。そして、これらの画像データ（D_oL，D_oR）が、Ｙ方向に１０２４／８２０倍に拡大されて、左眼バッファＬＢＵＦと右眼バッファＲＢＵＦに配置されて、図１１（２）と図１１（４）に示す左眼画像Da_L及び右眼画像Da_Rとなる。

左眼バッファＬＢＵＦと右眼バッファＲＢＵＦに、左眼画像Da_Lと右眼画像Da_Rを完成させるためのコマンド列ＣＭＤ１，ＣＭＤ２の列記が終われば、次に、右眼バッファＲＢＵＦの全体を、左９０°回転させてフレームバッファＦＢａに転送させるための描画コマンドＣＭＤ３を、ディスプレイリストＤＬに付加する（ＳＴ６）。

図１１（５）は、描画コマンドＣＭＤ３の実行により、左９０°回転させて転送させた、フレームバッファＦＢａの右眼画像Da_Rを示している。この実施例では、右眼バッファＲＢＵＦとフレームバッファＦＢａは、各々、１０２４×１０２４ピクセル分の記憶容量を有しているので、図１１に示す式（１）の座標変換式に基づいて、右眼バッファＲＢＵＦにおけるピクセル位置Ｐｓ（ｉ’，ｊ’）の画像情報が、フレームバッファＦＢａのピクセル位置Ｐｄ（ｘ’，ｙ’）の画像情報となる。なお、座標変換式は、回転中心を原点（０，０）とする左９０°回転式であるので、Ｐｓ（ｉ’，ｊ’）とＰｄ（ｘ’，ｙ’）の座標位置も、原点（０，０）に対応して座標変換されている。

もっとも、実際の描画コマンドとしては、右眼バッファＲＢＵＦの全体画像をsourceとし、フレームバッファＦＢａをdestination とする転送コマンドにおいて、destination 先の左上端点と右下端点を、左９０°回転用に設定するだけで足り、そのような描画コマンドの実行によって、上記した座標変換が自動的に実現される。

ステップＳＴ６の処理が終われば、画像制御ＣＰＵ６３は、図１１（２）に示す左眼バッファＬＢＵＦの左眼画像Da_Lを、左９０°回転させた状態で、図１１（５）に示すフレームバッファＦＢａの右眼画像Da_Rとの間で、図１２の（式２）に示すαブレンド処理を実行して、フレームバッファＦＢａに上書きする描画コマンドＣＭＤ４を、ディスプレイリストＤＬに付加する（ＳＴ７）。

図１２の（式２）に示す通り、このαブレンド処理では、Ｃｒ＝Ｃｄ＊（１−α／２５５）＋Ｃｓ＊α／２５５の演算が実行されるが、Ｃｄは、図１１（５）や図１２（１）に示すフレームバッファＦＢａの右眼画像Da_R（左９０°回転状態）についてのピクセルＲＧＢデータである。また、Ｃｓは、フレームバッファＦＢａに上書きされる左眼バッファＬＢＵＦの左眼画像Da_L（図１１（２）参照）についてのピクセルＲＧＢデータである。

なお、図１２（１）では、初期状態で設定されたα値も示されている。また、図１２（２）は、図１１（２）に示す左眼バッファＬＢＵＦの左眼画像Da_Lを左９０°回転させた状態を示す参考図である。

そして、図１２（１）に示す右眼画像Da_Rと、図１２（２）に示す左眼画像Da_Lとの間で、上記したＣｒ＝Ｃｄ＊（１−α／２５５）＋Ｃｓ＊α／２５５の演算が実行されることで、α値＝０の奇数ピクセル行では、Ｃｒ＝Ｃｄの関係より元の右眼画像Da_Rがそのまま残り、α値＝２５５の偶数ピクセル行では、Ｃｒ＝Ｃｓの関係より新規の左眼画像Da_Lだけが記憶されることになる。

図１２（３）は、この演算結果について模式的に図示したものであり、左眼画像Da_Lを網掛けで示している。このようにして完成されたフレームバッファＦＢａの複合画像（１０２４×１０２４ピクセル分）は、その後、表示回路７４Ａのスケーラで、Ｘ方向に１２８０／１０２４倍に拡大されることで、図１２（４）に示す複合画像となる。先に説明した通り、スケーラの拡大倍率は、初期処理において（ＳＴ１）、表示レジスタに設定されている。

以上、３Ｄ表示モードの動作時における、ディスプレイリストＤＬの構築手順を説明したが、２Ｄ表示モードの動作時には、ステップＳＴ１２に示す通り、画像制御ＣＰＵ６３は、画像演出シナリオを解析して左眼画像Da_Lを左眼バッファＬＢＵＦに構築するためのコマンド列ＣＭＤ１をディスプレイリストＤＬに列記する。

先に説明した通り、コマンド列ＣＭＤ１には、デコード領域の左眼画像D_oLを、Ｙ方向に１０２４／８２０倍に拡大して、左眼バッファＬＢＵＦに配置する描画コマンドも含まれている。

次に、左眼バッファＬＢＵＦの左眼画像Da_Lを、左９０°回転させてフレームバッファＦＢａに転送する描画コマンドＣＭＤ５をディスプレイリストＤＬに付加する（ＳＴ１３）。これらの処理から明らかな通り、２Ｄ表示モードでは、右眼画像Da_Rが使用されることなく、左眼画像Da_Lだけで表示画面が構築されることになる。

以上の通り、２Ｄ表示モードか３Ｄ表示モードかに応じて、メイン表示装置ＤＳ１について、適切なディスプレイリストＤＬを生成した後、画像制御ＣＰＵ６３は、サブ表示装置ＤＳ２についてのディスプレイリストＤＬを生成する（ＳＴ８）。サブ表示装置ＤＳ２のディスプレイリストＤＬについては、図１３に示す通りであり、その詳細は後述する。

そして、ディスプレイリストＤＬの終結を特定する描画コマンド（ＥＯＤＬ）を付加した後（ＳＴ９）、今回作成したディスプレイリストＤＬに関してプリローダ７３の先読み動作を開始させる（ＳＴ１０）。図８のタイミングＴ１’は、ディスプレイリストバッファＤＬＢに、ディスプレイリストＤＬが完成したステップＳＴ９の処理後のタイミングを示している。

プリローダ７３の先読み動作の開始指示は、具体的には、ディスプレイリストバッファＤＬＢなどを特定する「プリローダレジスタ」に対する設定値に基づいて実現される。図１０（ａ）に示す通り、プリローダ７３は、今回、画像制御ＣＰＵ６３が作成したディスプレイリストＤＬに関して、必要なＣＧデータを外付けＤＲＡＭ５４に読み出し（ＳＳ１０）、参照アドレスを書き換えた修正ディスプレイリストＤＬ’を、ディスプレイリストバッファＤＬＢの該当領域に格納する（ＳＳ１１）。図８のタイミングＴ１”は、これらの動作を示している。

次に、図９に戻って、画像制御ＣＰＵ６３の動作説明を続けると、ステップＳＴ１０の処理に続いて、画像制御ＣＰＵ６３は、１／６０秒毎に生じるメイン表示装置ＤＳ１のＶブランク割り込みの発生を待つ（ＳＴ１１）。特に限定されるものではないが、この実施例では、１／３０秒（＝δ）毎に、ディスプレイリストＤＬを更新するので、Ｖブランク割り込みを二回受けるとステップＳＴ１２の処理に移行することになる。

具体的には、画像制御ＣＰＵ６３は、新規の描画動作や表示動作を開始するべく描画回路７６や表示回路７４に動作開始を指示する（ＳＴ１２）。なお、これらの動作は、描画レジスタや表示レジスタに所定の設定値を設定することで実現される。そして、その後は、次の表示画面を特定するディスプレイリストＤＬについてステップＳＴ２〜ＳＴ１０の処理を実行することになる。

このように、本実施例の画像制御ＣＰＵ６３は、所定時間（δ）毎にディスプレイリストＤＬを更新するが、プリローダ７３、描画回路７６、及び、表示回路７４についても、画像制御ＣＰＵ６３からの動作指示に基づいて、所定時間（δ）毎に、図１０（ａ）〜図１０（ｃ）のように間欠的に動作する。

図１０（ｄ）は、各部の動作手順を説明するタイムチャートであり、画像制御ＣＰＵ６３は、所定時間（δ）毎に、ディスプレイリストＤＬ１，ＤＬ２，ＤＬ３・・・を作成し、プリローダ７３は、ディスプレイリストＤＬを適宜に書き換えて修正ディスプレイリストＤＬ’を生成することを示している。

そして、修正ディスプレイリストＤＬ’は、一周期後のタイミング（＋δ）で、描画回路７６に解釈実行され、フレームバッファＦＢａ，ＦＢｃに、必要な画像データが生成され、生成されたフレームバッファＦＢａ，ＦＢｃの画像データは、更に一周期後のタイミング（＋δ）で、表示回路７４によって出力される。

例えば、タイミングＴ１からＴ１’までの処理で、外付けＤＲＡＭ５４に生成されたディスプレイリストＤＬ１は、タイミングＴ１”から開始されるプリローダ７３の動作によって実効化され、必要なＣＧデータが、ＣＧＲＯＭ５５から外付けＤＲＡＭ５４に読み出されると共に、修正ディスプレイリストＤＬ１’が、外付けＤＲＡＭ５４生成される。

そして、その後のタイミングＴ１＋δから開始される描画回路７６の処理によって、修正ディスプレイリストＤＬ１’が解釈されて、フレームバッファＦＢａ，ＦＢｃに、必要な画像データが生成される。描画回路の動作は、図１０（ｂ）に示す通りであり、修正ディスプレイリストＤＬ１’に記載されている描画コマンドを順番に解析して（ＳＳ２０）、描画コマンドが指定する静止画や動画について、グラフィックスデコーダ７５やジオメトリエンジン７７を機能させる。描画回路７６は、書換え後の修正ディスプレイリストＤＬ１’を処理するので、静止画や動画に関するＣＧデータの参照先は、外付けＤＲＡＭ５４である。

そして、グラフィックスデコーダ７５によってデコードされた静止画データや動画データは、各々、外付けＤＲＡＭ５４に確保されている静止画デコード領域や動画デコード領域に伸張展開される（ＳＳ２２〜ＳＳ２３）。

次に、デコード後の静止画データや動画データが、描画コマンドによって規定される描画態様で、外付けＤＲＡＭ５４のフレームバッファＦＢの所定位置に書込まれることで描画処理が実行される（ＳＳ２４）。なお、描画態様には、フレームバッファＦＢにおける描画位置が含まれるが、スプライト画像などの場合には、更に、描画姿勢や拡大縮小率などが規定される場合があり、ジオメトリエンジン７７が機能する。

描画回路７６がフレームバッファＦＢの描画処理領域に生成した画像データ（ＤＬ１で特定される画像データ）は、タイミングＴ１＋２δから開始される動作周期において、描画処理領域と表示処理領域が切り替わり（bank flip ）、表示回路７４によって出力される。この動作は、図１０（ｃ）に示す通りである。

続いて、図１３に基づいて、サブ表示装置ＤＳ２のディスプレイリストＤＬの作成手順を説明する。サブ表示装置ＤＳ２における画像演出は、図１５（ｂ）に示す背景画像を、左右方向に移動させつつ、その上に、適宜な描画素材を貼付けることで実現されている。

図１５（ｂ）に示す通り、実施例の背景画像は、横（＝Ｗ）が１６００ピクセル、縦（＝２Ｄ）が６００ピクセルの長尺フレームで構成されている。そして、この長尺フレームを、フレームバッファＦＢｃの仮想描画空間ＶＩＴに貼付ける場合に、その貼付け位置を適宜に移動さることで、円滑に移動する簡易動画の動作を実現している。

先に説明した通り、仮想描画空間ＶＩＴに貼付けられた長尺フレームのうち、実際にフレームバッファＦＢｃに登録されるのは、仮想描画空間ＶＩＴの中央に定義される描画領域２Ｈ×２Ｖに位置する８００×６００ピクセル分の画像データだけである。

以上を踏まえて説明を続けると、サブ表示装置用ＤＳ２のディスプレイリストＤＬの作成においては、最初に、長尺フレームの貼付け位置を特定する必要がある（ＳＴ２１）。そこで、本実施例では、仮想描画空間ＶＩＴ上の座標位置を特定する変数として、水平変数ＨＯＲと増分変数βを使用し、長尺フレームの貼付け位置の上端点を（ＨＯＲ，−Ｄ）とし、右下端点を（ＨＯＲ＋Ｗ，Ｄ）としている。そして、この貼付け位置に、長尺フレームを貼付ける描画コマンドをディスプレイリストＤＬに記載する（ＳＴ２１）。

なお、水平変数ＨＯＲは、動作開始時に、ＨＯＲ＝−Ｗ＋Ｈに初期設定され、増分変数βは、例えば、β＝＋５に初期設定されている。ここで、β＝＋５は、長尺フレームの貼付け位置を、１／３０秒毎に、右方向に５ピクセル移動させることを意味する。１／３０秒は、ディスプレイリストＤＬの更新周期を意味する。

ステップＳＴ２１の処理が終われば、ＨＯＲ←ＨＯＲ＋βの演算によって、水平変数ＨＯＲの値を更新し（ＳＴ２２）、更新後の水平変数ＨＯＲの値が、限界位置を超えるか否かを判定する（ＳＴ２３）。水平変数ＨＯＲの限界位置は、図１５（ａ）に示す左限界位置と、図１５（ｃ）に示す右限界位置であり、具体的には、左限界位置を左に超えるか、右限界位置を右に超えるかが判定される（ＳＴ２３）。

そして、何れかの限界位置を超える場合には、β←−１＊βの演算によって、増分変数βの符号を逆転させる。例えば、増分変数βが、＋５から−５に書き換えられた場合には、その後は、長尺フレームの貼付け位置が、１／３０秒毎に、左方向に５ピクセル移動することを意味する。

次に、増分変数βの正負符号に基づき、限界位置を超えた水平変数ＨＯＲの値を、左端開始位置（−Ｗ＋Ｈ）に書き換えるか、或いは、右端開始位置（−Ｈ）に書き換える（ＳＴ２６，ＳＴ２７）。以上の処理によって、その後のディスプレイリストに記載される描画コマンド（ＳＴ２１）に基づき、長尺フレームの貼付け位置が適宜に移動することになる。

以上の処理によって、背景画の左右方向の移動動作が特定されるので、次に、背景画に重ねて表示すべき他の描画素材を特定する描画コマンド列をディスプレイリストに列記する（ＳＴ２８）。したがって、最初に仮想描画空間ＶＩＴに貼付けた長尺フレームの一部が消滅すると共に、後で配置される描画素材ほど優先されることになる。

そのため、フレームバッファＦＢｃに上書きれる描画素材に関して、必要に応じて、αブレンド処理が実行される。αブレンド処理は、フレームバッファＦＢｃの画像をＣｄとし、上書き素材の画像をＣｓとして、例えば、Ｃｒ＝Ｃｄ＊（１−Ａｓ／２５５）＋Ｃｓ＊Ａｓ／２５５の演算で実現される。なお、Ａｓは、source側である上書き素材のα値である。

具体的には、図１５（ａ）の位置から右方向の移動を開始して、図１５（ｃ）の状態に至り、その後、左方向に移動して図１５（ａ）の状態に至る背景画（簡易動画）の往復運動が繰り返される。例えば、β＝±５の場合には、８００／５＝１６０であるので、１６０／３０＝５．３秒程度を要して往路移動が完了し、続いて、５．３秒程度を要して復路移動が完了する周期１０．６秒程度の往復運動が実現される。

例えば、一般動画の場合には、各フレームを３０ｆｐｓ（frame per second）程度の速度で更新する必要があるので、１０．６秒間の動画を実現するには、３０×１０．６枚のフレームデータが必要になるところ、本実施例では、１６００×６００ピクセル分の長尺フレーム一枚で足り、ＣＧＲＯＭの容量抑制に効果的に貢献する。因みに、３０×１０．６枚の動画フレームデータは、ＭＰＥＧなどの動画圧縮処理を経ない状態では、３０×１０．６×８００×６００ピクセル分の画像データとなり、本実施例のデータ量抑制効果（＝１５×１０．６倍）の高さが確認される。

また、プリロード領域ＴＥＭＰにおけるＣＧデータのキャッシング機能を活用することで、ＣＧＲＯＭ５５を繰り返しアクセスする必要もなくなる。

ところで、これまで説明した実施例では、サブ表示装置を１個としたが、２個又はそれ以上のサブ表示装置を配置するのも好適である。そして、同形のサブ表示装置ＤＳ２，ＤＳ３を、上下又は左右に隣接配置するような場合には、同じ長尺フレームについて、その貼付け位置を、各仮想描画空間において適宜にずらすことで、上下又は左右に連続する画像を表示することもできる。

図１３（ｂ）は、サブ表示装置ＤＳ２のフレームバッファＦＢｂと、サブ表示装置ＤＳ３のフレームバッファＦＢｃに各々対応する２つの描画領域と、長尺フレームとの相対位置関係を図示したものである。この場合には、長尺フレームの仮想描画空間への貼付け位置を、描画領域の横幅分だけずらすことで、２つの表示装置ＤＳ２，ＤＳ３に、左右に連続する画像を表示することができる。そして、描画領域の横幅分の相対関係を維持しつつ、各仮想描画空間への貼付け位置を時間的に変化させれば、左右に移動する簡易動画を実現することができる。

また、図１３（ｃ）は、同形のサブ表示装置ＤＳ２，ＤＳ３を、上下に隣接配置した場合を例示しており、長尺フレームの仮想描画空間への貼付け位置を、描画領域の縦幅分だけずらすことで、２つの表示装置ＤＳ２，ＤＳ３に、上下に連続する画像を表示することができる。なお、一フレームを完成させる上で、長尺フレームの貼付け回数は一回に限定されず、一の表示装置の仮想描画空間に、単一の長尺フレームを複数回、隣接して貼付けても良い。

図１３（ｃ）の右側は、このような貼付け状態を示しており、単一の長尺フレームを左右方向に隣接させ、且つ、貼付け位置を上下方向にずらせて貼付けることで、例えば、サブ表示装置ＤＳ２において、特別図柄３個の変動動作が実現される。なお、この実施態様では、長尺フレームの下部位置には、これに続くべき、長尺フレームの上部位置の図柄が記載されている。そして、表示装置ＤＳ２に、長尺フレームの最下部を表示した後、最上部を表示するよう、貼付け位置を仮想描画空間の上方に切換えることで、スロットマシンの回転リールが回転する場合のような、自然な回転動作を表示することができる。

また、４個のサブ表示装置を左右上下に隣接配置すると共に、長尺フレームの仮想描画空間への貼付け位置を適宜にずらすことで、４倍の大きさの表示画面に、４倍の画像を表示して適宜に移動させることもできる。この移動動作は、往復動作に限定されず、規則的又は不規則な回転動作も含まれる。また、長尺フレームに代えて、描画領域より縦横に大きい大型フレームを使用するのも好適である。

以上、実施例について詳細に説明したが、具体的な記載内容は特に本発明を限定するものではない。例えば、上記した実施例では、フレームバッファＦＢａの補助バッファとして、左眼バッファＬＢＵＦと、右眼バッファＲＢＵＦを用意して、左眼画像を左眼バッファＬＢＵＦに構築し、右眼画像を右眼バッファＲＢＵＦに構築したが、何ら限定されない。

例えば、フレームバッファＦＢａに、直接、右眼画像を構築する構成を採れば、右眼バッファＲＢＵＦが不要となり、逆に、フレームバッファＦＢａに、直接、左眼画像を構築すれば、左眼バッファＬＢＵＦが不要となる。この場合、フレームバッファＦＢａの右眼画像に、左眼バッファＬＲＢＵＦの左眼画像を複合させるαブレンド処理か、或いは、フレームバッファＦＢａの左眼画像に、右眼バッファＲＢＵＦの右眼画像を複合させるαブレンド処理が必要となる。

このαブレンド処理において、Ｃｒ＝Ｃｄ＊（１−α／２５５）＋Ｃｓ＊α／２５５の演算式を採る場合には、フレームバッファＦＢａに構築した画像Ｃｄ（Destination ）に対して、左眼画像又は右眼画像のいずれを、新規画像Ｃｓ（Source）とするかに応じて、図９に示す初期処理（ＳＴ１）では、フレームバッファＦＢａのαチャンネルに、最適値（０／２５５）を設定することになる。

なお、この構成では、右眼画像又は左眼画像を構築する過程で、フレームバッファＦＢａにおいて、αブレンド処理が必要となる場合がある。しかし、このαブレンド処理は、source側のα値（Ａｓ）を使用するので、フレームバッファＦＢａのαチャンネルが上書き破損されることはない。すなわち、右眼画像又は左眼画像を構築するためのαブレンド処理では、例えば、Ｃｒ＝Ｃｄ＊（１−Ａｓ／２５５）＋Ｃｓ＊Ａｓ／２５５の演算式が使用される。

また、上記した実施例のメイン表示装置ＤＳ１は、横長の表示画面で構成されており、この表示画面を右９０°回転させて縦長に配置したが、何ら限定されるものではない。すなわち、縦長の表示画面を有するメイン表示装置の場合には、左９０°回転用の描画コマンドは不要であり、左眼バッファＬＢＵＦの左眼画像Da_Lと、右眼バッファＲＢＵＦからフレームバッファＦＢａに転送された右眼画像Da_Rについて、αブレンド処理をすれば足りることになる。

また、上記した実施例では、ＣＧＲＯＭ５５の画像データのデータ量を抑制するため、メイン表示装置で表示する画像が、原則として、１０２４×８２０ピクセルを超えないよう抑制されているが、この点も何ら限定されない。例えば、メイン表示装置ＤＳ１で表示する画像を、表示画面のピクセル数（縦１２８０×横１０２４）に対応して、縦１２８０×横１０２４ピクセル、又はこれ以下にすれば、描画コマンドによる描画演算処理が単純化される。

図１５は、そのように簡素化した場合の関係を図示したものである。すなわち、図１５（１）は、縦１２８０×横１０２４ピクセル分のフレームバッファＦＢａに、直立状態の右眼画像Da_Rを配置した状態を示している。但し、このような直立配置の構成を採る場合には、初期処理（図９のＳＴ１）において、フレームバッファＦＢａの縦方向の奇数列（１列、３列、・・・）のαチャンネルに、α値＝２５５が記憶され、フレームバッファＦＢａの縦方向の偶数列（２列、４列、・・・）のαチャンネルに、α値＝０が記憶されている必要がある。

そして、図１５（２）は、縦１２８０×横１０２４ピクセル分の左眼バッファＬＢＵＦに、左眼画像Da_Lを配置した状態を示し、図１５（３）は、αブレンド処理後のフレームバッファＦＢａの画像を示している。この場合のαブレンド処理も、Ｃｒ＝Ｃｄ＊（１−α／２５５）＋Ｃｓ＊α／２５５の演算によって実現される。

このような構成においても、左眼バッファＬＢＵＦ、又は右眼バッファＲＢＵＦを省略できるのは勿論である。また、長尺フレーム又は大型フレームを使用して、メイン表示装置ＤＳ１において簡易動画を再生することも何ら禁止されない。この場合、メイン表示装置ＤＳ１は、３Ｄ表示モードであるか２Ｄ表示モードであるかを問わない。

また、上記の実施例では、遊技者が操作ボタン１１を押圧することで、２Ｄ表示と３Ｄ表示を切り替える構成としたが、この構成に代え、又は、この構成に加えて、係員のボタン操作（不図示の設定ボタンの操作）に応じて、表示モードを切り替える構成としても良い。以上、ここまで、専ら、弾球遊技機に関して説明したが、本発明は、弾球遊技機に限らず、回胴遊技機など、画像演出を伴う他の遊技機においても好適に活用できることは勿論である。

また、上記の実施例では、左眼画像と右眼画像を構成する画像データを、各々、ＣＧＲＯＭ５５に確保しておく構成を説明したが、この構成に代えて、左眼画像と右眼画像を複合させた複合画像（図１６（３）参照）の画像データを、予めＣＧＲＯＭ５５に確保しておくのも好適である。

このような実施例では、３Ｄ表示モード時には、図９のステップＳＴ５〜ＳＴ７の処理が不要となり、画像制御ＣＰＵ６３は、ＣＧＲＯＭ５５から読み出した３Ｄ表示用の複合画像を、そのまま表示装置ＤＳｉに表示することを指示するディスプレイリストを生成して、これをＶＤＰ回路５２に転送することで足りる。

一方、２Ｄ表示モード時には、画像制御ＣＰＵ６３は、３Ｄ表示用の複合画像から、左眼画像又は右画像を切り出すためのディスプレイリストを生成して、これをＶＤＰ回路５２に転送することになる。ここで、左眼画像又は右画像を切り出す抽出処理には、例えば、αブレンド処理が活用される。

図１７（ａ）は、メイン表示装置ＤＳ１に関する３Ｄ表示用の複合画像から、例えば、左眼画像だけを切り出す抽出処理を例示したフローチャートであり、２Ｄ表示モード時には、図示例の動作を実現するディスプレイリストが生成される。

図１７（ａ）に例示した抽出処理では、メイン表示装置ＤＳ１について、３Ｄ画像データをフレームバッファＦＢａに完成させると、同じ３Ｄ画像データを作業領域ＷＫにコピーする（ＳＴ２０）。

次に、フレームバッファＦＢａの奇数列のαチャンネルにα値０を書込み、偶数行目のαチャンネルにα値２５５を書込む（ＳＴ２１）。ここで、フレームバッファＦＢａの奇数列とは、表示装置ＤＳ１の奇数列のピクセルを特定する記憶領域である。図１７（ｂ）の左側は、ステップＳＴ２１の処理後のメモリの状態を図示したものであり、次に説明するαブレンド処理では、フレームバッファＦＢａの画像がDestination 画像となり、作業領域ＷＫの画像がSource画像となる。

そして、続くステップＳＴ２２の処理では、作業領域ＷＫのSource画像Ｃｓを、図示の右方向に１列ずらせた状態で、フレームバッファＦＢａのDestination 画像Ｃｄと間で、（式１）のαブレンド処理を実行する。なお、１列ずらす処理は、作業領域ＷＫのSource画像Ｃｓを、フレームバッファＦＢａに貼付ける描画コマンドにおいて、貼付け領域（Destination 領域）の左上端点と右下端点を１ピクセル分ずらすことで実現される。

Ｃｒ＝Ｃｄ＊（１−α／２５５）＋Ｃｓ＊α／２５５・・・（式１）

式１の演算の結果、α値＝０の奇数列目は、フレームバッファＦＢａの画像Ｃｄが残り、α値＝２５５の偶数列目は、作業領域ＷＫの画像Ｃｓが残ることで、全体として、複合画像から左眼画像だけが抽出されることになる。

なお、左眼画像を抽出するか右眼画像を抽出するかは任意であり、左眼画像に代えて右眼画像を抽出しても良く、その場合には、α値を変更するか、αブレンド処理を変更すれば良い。また、ＣＧＲＯＭ５５の画像データ量を抑制する目的や、表示画面の縦横形状に対応させる目的で、図１１〜図１２で説明した回転処理や拡大処理を適宜に付加しても良い。但し、左眼画像ピクセルと右眼画像ピクセルとが左右に隣接する図１２（ｂ）のような複合画像については、縦方向の拡大のみが許容され、横方向の拡大は禁止される。

ＧＭ 遊技機
ＤＳ１，ＤＳ２ 表示装置
５２ 画像生成手段
ＦＢ バッファ

Claims (4)

1. 表示装置に出力されるべき画像データを一時記憶するバッファと、前記バッファに３Ｄ画像データを完成させる画像生成手段を備え、
   前記画像生成手段は、
   左眼用の２Ｄ画像データの一部を選択して構成される一方側画像データと、
   右眼用の２Ｄ画像データの前記一方側画像データとは異なる部分を選択して構成される他方側画像データと、を組み合わせることで、
   前記バッファに３Ｄ画像データを完成させることを特徴とする遊技機。
2. 前記一方側画像データは、前記左眼用の２Ｄ画像データの奇数列か偶数列の一方を選択して構成され、
   前記他方側画像データは、前記右眼用の２Ｄ画像データの前記一方側画像データとは異なる列を選択して構成されることを特徴とする請求項１に記載の遊技機。
3. 表示装置に出力されるべき画像データを一時記憶するバッファと、前記バッファに２Ｄ画像データを完成させる画像生成手段を備え、
   前記画像生成手段は、
   ３Ｄ画像データの一部を選択して構成される一方側画像データと、
   ３Ｄ画像データの前記一方側画像データとは異なる部分を選択して構成される他方側画像データと、を、
   前記一方側画像データ及び前記他方側画像データに設定された所定の設定に基づいて組み合わせることで、
   前記バッファに２Ｄ画像データを完成させることを特徴とする遊技機。
4. 前記一方側画像データは、前記３Ｄ画像データの奇数列か偶数列の一方を選択して構成され、
   前記他方側画像データは、前記３Ｄ画像データの前記一方側画像データとは異なる列を選択して構成されることを特徴とする請求項３に記載の遊技機。