JP2017216257A - Nitride semiconductor and electronic device using the same - Google Patents

Nitride semiconductor and electronic device using the same Download PDF

Info

Publication number
JP2017216257A
JP2017216257A JP2014210053A JP2014210053A JP2017216257A JP 2017216257 A JP2017216257 A JP 2017216257A JP 2014210053 A JP2014210053 A JP 2014210053A JP 2014210053 A JP2014210053 A JP 2014210053A JP 2017216257 A JP2017216257 A JP 2017216257A
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
less
layer
specific resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014210053A
Other languages
Japanese (ja)
Inventor
淳 小河
Atsushi Ogawa
淳 小河
学 遠崎
Manabu Tozaki
学 遠崎
陽介 藤重
Yosuke Fujishige
陽介 藤重
舞 岡崎
Mai Okazaki
舞 岡崎
雅之 田尻
Masayuki Tajiri
雅之 田尻
伸之 伊藤
Nobuyuki Ito
伸之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014210053A priority Critical patent/JP2017216257A/en
Priority to PCT/JP2015/076027 priority patent/WO2016059923A1/en
Publication of JP2017216257A publication Critical patent/JP2017216257A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Abstract

PROBLEM TO BE SOLVED: To provide a nitride semiconductor capable of suppressing warpage and defects.SOLUTION: The nitride semiconductor includes an Si substrate (1) and a nitride semiconductor laminate structure which is formed on the Si substrate (1) and in which buffer layers (6, 7), a channel layer (8), and an electron supply layer (9) each made of a nitride semiconductor are laminated in this order. The Si substrate (1) contains at least boron or germanium and has a specific resistance value of 10.1 mΩ cm or more and 21.0 mΩ cm or less.SELECTED DRAWING: Figure 1

Description

この発明は、窒化物半導体およびそれを用いた電子デバイスに関する。   The present invention relates to a nitride semiconductor and an electronic device using the same.

窒化物半導体を用いた電子デバイスとしては、一般的にＡlＧaＮとＧaＮとから成るヘテロ接合を用いた構造が用いられている。   As an electronic device using a nitride semiconductor, a structure using a heterojunction composed of AlGaN and GaN is generally used.

具体的な構造としては、サファイアやＳi等の基板の上に形成された窒化物半導体から成るバッファ層、一般的にＧaＮから成るチャネル層、上記ＧaＮチャネル層上に形成されたＡlＧaＮから成る障壁層、上記ＡlＧaＮ障壁層と上記ＧaＮチャネル層との界面に形成された２次元電子ガス、上記ＧaＮチャネル層とオーミック接触を形成するソース電極およびドレイン電極、上記ソース電極と上記ドレイン電極との間に形成されたゲート電極から構成されている。   Specifically, a buffer layer made of a nitride semiconductor formed on a substrate such as sapphire or Si, a channel layer made of GaN in general, and a barrier layer made of AlGaN formed on the GaN channel layer. A two-dimensional electron gas formed at the interface between the AlGaN barrier layer and the GaN channel layer, a source electrode and a drain electrode that form ohmic contact with the GaN channel layer, and formed between the source electrode and the drain electrode. The gate electrode is formed.

Ｓi基板上に窒化物半導体のエピタキシャル成長を行った場合、上記Ｓi基板と上記窒化物半導体との熱膨張係数や格子定数の差異から、上記Ｓi基板が大きく反り、クラック等が発生する。したがって、そのままでは、電子デバイスの製造には適さない。   When epitaxial growth of a nitride semiconductor is performed on a Si substrate, the Si substrate is greatly warped and cracks are generated due to differences in thermal expansion coefficient and lattice constant between the Si substrate and the nitride semiconductor. Therefore, it is not suitable for manufacturing an electronic device as it is.

そこで、上記Ｓi基板の反りを制御する方法として、Ｓi基板のドーピング濃度を１Ｅ１９/cm３以上に上げる(Ｓi基板の比抵抗値を１０ｍΩ・cm以下に抑え)ことにより、基板の反りを抑制御する方法が提案されている。 Therefore, as a method for controlling the warpage of the Si substrate, the substrate concentration is suppressed by increasing the doping concentration of the Si substrate to 1E19 / cm 3 or more (suppressing the specific resistance of the Si substrate to 10 mΩ · cm or less). A method has been proposed.

例えば、特許第４５１９１９６号公報(特許文献１)および特許第５５４６３０１号公報(特許文献２)に開示された電子デバイス用エピタキシャル基板では、Ｓi単結晶基板へのボロンの添加濃度を１０19/cm3以上とすることにより、上記Ｓi単結晶基板の比抵抗値を０.０１Ω・cm以下に調整する。こうして、上記Ｓi単結晶基板の比抵抗値を０.０１Ω・cm以下にすることによって、電子デバイス用エピタキシャル基板の反り形状の適正化を行っている。 For example, in the epitaxial substrate for electronic devices disclosed in Japanese Patent No. 4519196 (Patent Document 1) and Japanese Patent No. 5546301 (Patent Document 2), the concentration of boron added to the Si single crystal substrate is 10 19 / cm 3. With the above, the specific resistance value of the Si single crystal substrate is adjusted to 0.01 Ω · cm or less. Thus, the warp shape of the epitaxial substrate for electronic devices is optimized by setting the specific resistance value of the Si single crystal substrate to 0.01 Ω · cm or less.

特許第４５１９１９６号公報Japanese Patent No. 4519196 特許第５５４６３０１号公報Japanese Patent No. 5546301

しかしながら、上記特許文献１および特許文献２に開示された従来の電子デバイス用エピタキシャル基板においては、以下のような問題がある。   However, the conventional epitaxial substrate for electronic devices disclosed in Patent Document 1 and Patent Document 2 has the following problems.

すなわち、Ｓi基板の比抵抗値を下げるために、ボロン(Ｂ)等の添加量を増加させた場合には、Ｓi基板と窒化物半導体との界面付近において、Ｓi基板中の酸素や炭素等の不純物が凝集し、析出し易くなる。そして、上記界面付近に上記不純物が析出した場合には、上記窒化物半導体の初期成長に影響を与え、転位やピット等の欠陥が発生する可能性が高くなるという問題がある。   That is, when the addition amount of boron (B) or the like is increased in order to reduce the specific resistance value of the Si substrate, oxygen, carbon, etc. in the Si substrate are near the interface between the Si substrate and the nitride semiconductor. Impurities are aggregated and easily deposited. When the impurities are deposited in the vicinity of the interface, there is a problem that the initial growth of the nitride semiconductor is affected, and there is a high possibility that defects such as dislocations and pits are generated.

そこで、この発明の課題は、基板上に窒化物半導体を積層して成る窒化物半導体基板の反りと欠陥とを抑制することが可能な窒化物半導体、および、それを用いた電子デバイスを提供することにある。   Accordingly, an object of the present invention is to provide a nitride semiconductor capable of suppressing warpage and defects of a nitride semiconductor substrate formed by laminating a nitride semiconductor on a substrate, and an electronic device using the same. There is.

上記課題を解決するため、この発明の窒化物半導体は、
Ｓi基板と、
上記Ｓi基板上に形成されると共に、窒化物半導体で成るバッファ層,チャネル層および電子供給層がこの順序で積層された窒化物半導体積層構造と
を備え、
上記Ｓi基板には、少なくともボロンまたはゲルマニウムが含有されており、
上記Ｓi基板の比抵抗値は、１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下である
ことを特徴としている。 In order to solve the above problems, the nitride semiconductor of the present invention is
An Si substrate;
A nitride semiconductor multilayer structure formed on the Si substrate and having a buffer layer, a channel layer, and an electron supply layer made of a nitride semiconductor laminated in this order;
The Si substrate contains at least boron or germanium,
The Si substrate has a specific resistance value of 10.1 mΩ · cm or more and 21.0 mΩ · cm or less.

また、一実施の形態の窒化物半導体では、
上記Ｓi基板は、
厚さが、５００μm以上且つ１４００μm以下であり、
直径が、９０mm以上且つ２２０mm以下である。 In the nitride semiconductor of one embodiment,
The Si substrate is
The thickness is 500 μm or more and 1400 μm or less,
The diameter is 90 mm or more and 220 mm or less.

また、一実施の形態の窒化物半導体では、
上記Ｓi基板は、不純物濃度が４.５Ｅ１８/cm3以上、且つ１.００Ｅ１９/cm3未満である。 In the nitride semiconductor of one embodiment,
The Si substrate has an impurity concentration of 4.5E18 / cm 3 or more and less than 1.00E19 / cm 3 .

また、一実施の形態の窒化物半導体では、
上記Ｓi基板上であって、且つ上記バッファ層下には、ＡlＮ初期成長層が形成されており、
上記ＡlＮ初期成長層に対するＸ線回折のωスキャンにおけるロッキングカーブの半値全幅は、８００arcsec以上、且つ３０００arcsec未満である。 In the nitride semiconductor of one embodiment,
An AlN initial growth layer is formed on the Si substrate and under the buffer layer,
The full width at half maximum of the rocking curve in the ω scan of X-ray diffraction for the AlN initial growth layer is 800 arcsec or more and less than 3000 arcsec.

また、この発明の電子デバイスは、
上記この発明の窒化物半導体を、窒化物半導体基板として用いる
ことを特徴としている。 The electronic device of the present invention is
The nitride semiconductor of the present invention is used as a nitride semiconductor substrate.

以上より明らかなように、この発明の窒化物半導体は、上記Ｓi基板における比抵抗値を、１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下に設定している。したがって、上記Ｓi基板と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板中の酸素や炭素等の不純物が凝集し、析出するのを抑制することができる。よって、上記不純物の析出により上記窒化物半導体積層構造に転位やピット等の欠陥が発生する可能性を低め、作成されたＨＥＭＴの上記欠陥による歩留低下を防止することができる。   As is clear from the above, in the nitride semiconductor of the present invention, the specific resistance value in the Si substrate is set to 10.1 mΩ · cm or more and 21.0 mΩ · cm or less. Accordingly, it is possible to suppress the aggregation and precipitation of impurities such as oxygen and carbon in the Si substrate near the interface between the Si substrate and the nitride semiconductor multilayer structure. Therefore, it is possible to reduce the possibility that defects such as dislocations and pits are generated in the nitride semiconductor multilayer structure due to the precipitation of the impurities, and it is possible to prevent a decrease in yield due to the defects of the manufactured HEMT.

また、上記反りを、−５.３μm≦ＢＯＷ≦−２８.６μmであるConcave(下凸)とすることができる。したがって、上記窒化物半導体積層構造に転位やクラックが入るのを防止でき、リークの発生を抑制することができる。   Further, the warp may be a concave (downward convex) where −5.3 μm ≦ BOW ≦ −28.6 μm. Therefore, dislocations and cracks can be prevented from entering the nitride semiconductor multilayer structure, and leakage can be suppressed.

すなわち、この発明によれば、窒化物半導体基板の反りと欠陥とを抑制することが可能になる。   That is, according to the present invention, it is possible to suppress warpage and defects of the nitride semiconductor substrate.

この発明の窒化物半導体としての窒化物半導体エピタキシャル基板における断面図である。It is sectional drawing in the nitride semiconductor epitaxial substrate as a nitride semiconductor of this invention.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

・第１実施の形態
図１は、本実施の形態の窒化物半導体の一例としての窒化物半導体エピタキシャル基板における断面図である。ここで、上記窒化物半導体エピタキシャル基板は、基板上に窒化物半導体をエピタキシャル成長させて積層した積層構造体である。 First Embodiment FIG. 1 is a cross-sectional view of a nitride semiconductor epitaxial substrate as an example of a nitride semiconductor according to the present embodiment. Here, the nitride semiconductor epitaxial substrate is a laminated structure in which a nitride semiconductor is epitaxially grown on the substrate and laminated.

上記窒化物半導体エピタキシャル基板の成長用基板として、基板厚が６５０μm、基板の直径が１５０mmであり、比抵抗値が１３.３ｍΩ・cmであるＢ(ボロン)含有Ｓi基板(１１１)１を用いている。   As a substrate for growing the nitride semiconductor epitaxial substrate, a B (boron) -containing Si substrate (111) 1 having a substrate thickness of 650 μm, a substrate diameter of 150 mm, and a specific resistance of 13.3 mΩ · cm is used. Yes.

上記Ｓi基板１上に、厚さが１００nmのＡlＮ初期成長層２と、組成傾斜バッファ層６とが積層されている。ここで、上記組成傾斜バッファ層６は、厚さが２００nmのＡl0.7Ｇa0.3Ｎ層３と、厚さが４００nmのＡl0.4Ｇa0.6Ｎ層４と、厚さが４００nmのＡl0.1Ｇa0.9Ｎ層５とが、この順序で成長されて構成されている。さらに、その上に、ＡlＮ(３nm)/Ａl0.4Ｇa0.6Ｎ(５nm)/Ａl0.1Ｇa0.9Ｎ(３０nm)を複数回繰り返し成長して成る多層バッファ層７と、厚さが１μmのＧaＮチャネル層８と、厚さが２０nmのＡl0.2Ｇa0.8Ｎ障壁層９から成る電子供給層とがこの順序で成長されている。こうして、本窒化物半導体エピタキシャル基板が形成されている。 On the Si substrate 1, an AlN initial growth layer 2 having a thickness of 100 nm and a composition gradient buffer layer 6 are laminated. Here, the composition gradient buffer layer 6 includes an Al 0.7 Ga 0.3 N layer 3 having a thickness of 200 nm, an Al 0.4 Ga 0.6 N layer 4 having a thickness of 400 nm, and an Al 0.1 Ga 0.9 N layer having a thickness of 400 nm. 5 are grown in this order. Furthermore, a multilayer buffer layer 7 formed by repeatedly growing AlN (3 nm) / Al 0.4 Ga 0.6 N (5 nm) / Al 0.1 Ga 0.9 N (30 nm) thereon, and a GaN channel layer having a thickness of 1 μm. 8 and an electron supply layer composed of an Al 0.2 Ga 0.8 N barrier layer 9 having a thickness of 20 nm are grown in this order. Thus, the nitride semiconductor epitaxial substrate is formed.

尚、より正確にいえば、本窒化物半導体エピタキシャル基板は、Ｂ含有Ｓiウェハの上に、上述したＡlＮ初期成長層２,ＡlＧaＮ層３〜５,ＡlＮ/ＡlＧaＮ/ＡlＧaＮ多層バッファ層７,ＧaＮチャネル層８およびＡlＧaＮ障壁層９を順次エピタキシャル成長させて形成された窒化物半導体エピタキシャルウェハを、所望の大きさに切り出して形成される。   More precisely, the nitride semiconductor epitaxial substrate is formed on the B-containing Si wafer on the AlN initial growth layer 2, the AlGaN layers 3 to 5, the AlN / AlGaN / AlGaN multilayer buffer layer 7, and the GaN channel. A nitride semiconductor epitaxial wafer formed by sequentially epitaxially growing the layer 8 and the AlGaN barrier layer 9 is cut out to a desired size.

以下、組成傾斜バッファ層６,多層バッファ層７,ＧaＮチャネル層８およびＡlＧaＮ障壁層９を、窒化物半導体積層構造と言う。   Hereinafter, the composition gradient buffer layer 6, the multilayer buffer layer 7, the GaN channel layer 8, and the AlGaN barrier layer 9 are referred to as a nitride semiconductor multilayer structure.

ここで、上記各層の膜厚や組成は、本実施の形態で挙げた数値に限定されるわけではなく、上記ウェハの反り調整等に応じて変化させることが可能である。   Here, the film thickness and composition of each of the layers are not limited to the numerical values given in the present embodiment, and can be changed according to the adjustment of the warp of the wafer.

上記窒化物半導体エピタキシャル基板において、反り(ＢＯＷ)は、Concave(下凸)であって、反り量は１１.５μm(ＢＯＷ＝−１１.５μm)である。ここで、反り(ＢＯＷ)とは、上記特許文献１にも記載されているように、「長手方向中心の基準面からの符号付き距離の測定値に対して、上記中心以外の測定箇所での上記測定値であって異符号で絶対値が最大の測定値を、絶対値同士で加算して、上記中心での測定値の符号を付した値」で表される。   In the nitride semiconductor epitaxial substrate, the warp (BOW) is Concave (downward convex), and the warp amount is 11.5 μm (BOW = −11.5 μm). Here, as described in Patent Document 1, the warpage (BOW) means that “the measured value of the signed distance from the reference plane at the center in the longitudinal direction is measured at a measurement point other than the center. The measurement value is a value obtained by adding the measurement values having different signs and the maximum absolute value, and adding the absolute values to each other and adding the sign of the measurement value at the center.

また、上記窒化物半導体エピタキシャル基板を用いて、高電子移動度トランジスタ(ＨＥＭＴ：High Electron Mobility Transistor)を作製した。その場合における歩留りは、７７.５％である。   In addition, a high electron mobility transistor (HEMT) was fabricated using the nitride semiconductor epitaxial substrate. In that case, the yield is 77.5%.

一方、比較として本発明(Ｓi基板の比抵抗値)を適用しない窒化物半導体エピタキシャル基板を比較例として形成し、その反りと歩留まりを検討した。   On the other hand, for comparison, a nitride semiconductor epitaxial substrate to which the present invention (specific resistance value of Si substrate) is not applied was formed as a comparative example, and the warpage and yield were examined.

上記比較例用の成長用基板として、基板厚が６５０μmであり、基板の直径が１５０mmであり、比抵抗値が７.２ｍΩ・cmのＢ含有Ｓi基板(１１１)を用いた。また、上記Ｓi基板上に形成される窒化物半導体積層構造は、上述した本実施の形態の場合と同様である。   As the growth substrate for the comparative example, a B-containing Si substrate (111) having a substrate thickness of 650 μm, a substrate diameter of 150 mm, and a specific resistance value of 7.2 mΩ · cm was used. Further, the nitride semiconductor multilayer structure formed on the Si substrate is the same as in the case of the present embodiment described above.

こうして形成された上記比較例である窒化物半導体エピタキシャル基板の上記反り(ＢＯＷ)は、Convex(上凸)であり、反り量は５２.６μm(ＢＯＷ＝５２.６μm)である。そして、上記比較例を用いて作製したＨＥＭＴの歩留りは、２９.８％であった。   The warpage (BOW) of the nitride semiconductor epitaxial substrate as the comparative example formed in this way is Convex (upward convex), and the amount of warpage is 52.6 μm (BOW = 52.6 μm). And the yield of HEMT produced using the said comparative example was 29.8%.

同様に、上記Ｓi基板の比抵抗値が９.５ｍΩ・cmである比較例の場合における上記反りと上記歩留まりとは、ＢＯＷ＝２３.１μm、歩留＝４１.８％である。
また、上記Ｓi基板の比抵抗値が１０.１ｍΩ・cmである比較例の場合における上記反りと上記歩留まりとは、ＢＯＷ＝−５.３μm、歩留＝６８.３％である。
また、上記Ｓi基板の比抵抗値が２１.０ｍΩ・cmである比較例の場合における上記反りと上記歩留まりとは、ＢＯＷ＝−２８.６μm、歩留＝７２.８％である。
また、上記Ｓi基板の比抵抗値が２２.４ｍΩ・cmである比較例の場合における上記反りと上記歩留まりとは、ＢＯＷ＝−４１.９μm、歩留＝４８.６％である。 Similarly, the warpage and the yield in the comparative example in which the specific resistance value of the Si substrate is 9.5 mΩ · cm are BOW = 23.1 μm and the yield = 41.8%.
Further, in the comparative example in which the specific resistance value of the Si substrate is 10.1 mΩ · cm, the warpage and the yield are BOW = −5.3 μm and the yield = 68.3%.
Further, in the comparative example in which the specific resistance value of the Si substrate is 21.0 mΩ · cm, the warpage and the yield are BOW = −28.6 μm and the yield = 72.8%.
Further, in the comparative example in which the specific resistance value of the Si substrate is 22.4 mΩ · cm, the warpage and the yield are BOW = −41.9 μm and the yield = 48.6%.

このように、上記窒化物半導体エピタキシャル基板用の成長用基板として、基板厚が６５０μmであり、基板の直径が１５０mmであるＳi基板１を用いた場合には、Ｓi基板１の比抵抗値が１０.１ｍΩ・cmより低くなると、上記反りがConvex(上凸)になり、作製したＨＥＭＴの歩留が５０％を下回るようになる。   Thus, when the Si substrate 1 having a substrate thickness of 650 μm and a substrate diameter of 150 mm is used as the growth substrate for the nitride semiconductor epitaxial substrate, the resistivity value of the Si substrate 1 is 10. When it is lower than 0.1 mΩ · cm, the warpage becomes Convex (upward convex), and the yield of the manufactured HEMT falls below 50%.

また、上記成長用基板であるＳi基板の比抵抗値が２１.０ｍΩ・cmより高くなると、上記反りがConcave(下凸)側に大きくなり、作製したＨＥＭＴの歩留が５０％以下になる。   Further, when the specific resistance value of the Si substrate as the growth substrate is higher than 21.0 mΩ · cm, the warpage increases toward the Concave (downward convex) side, and the yield of the manufactured HEMT becomes 50% or less.

このような結果を呈するモデルとして、以下のようなモデルが考えられる。Ｓi基板の比抵抗値を下げるために、Ｂ等の含有量を増加させた結果、反りの制御は可能となる。しかしながら、Ｂ濃度が高い場合には、Ｓi基板と窒化物半導体との界面付近で、上記Ｓi基板中の酸素や炭素等の不純物が凝集し、析出し易くなる。この析出の際に、上記窒化物半導体の初期成長に影響を与え、転位やピット等の欠陥が発生する可能性が高くなる。そして、この欠陥がリークを誘発し、作成されたＨＥＭＴの歩留が低下したと考えられる。   The following models can be considered as models that exhibit such results. As a result of increasing the content of B or the like in order to lower the specific resistance value of the Si substrate, the warpage can be controlled. However, when the B concentration is high, impurities such as oxygen and carbon in the Si substrate are likely to aggregate and precipitate near the interface between the Si substrate and the nitride semiconductor. During this precipitation, the initial growth of the nitride semiconductor is affected, and there is a high possibility that defects such as dislocations and pits are generated. And it is thought that this defect induced a leak, and the yield of the produced HEMT was lowered.

さらに、反りに関しても、比抵抗値が低くなり、Ｓi基板の反りがConcave(上凸)の場合に、転位が入り、リークが発生する。また、比抵抗値が高過ぎる場合、Ｓi基板がConvex（下凸)に大きく変化し、クラック等が入り、リークが発生するものと考えられる。   Further, with respect to the warp, when the specific resistance value is low and the warp of the Si substrate is Concave (upward convex), dislocation occurs and a leak occurs. In addition, when the specific resistance value is too high, it is considered that the Si substrate is greatly changed to Convex (downward convex), cracks and the like occur, and leakage occurs.

尚、本実施の形態では、上記成長用基板としてのＳi基板１には、Ｂ(ボロン)を含有させているが、Ｇe(ゲルマニウム)を含有させても一向に差し支えない。   In the present embodiment, the Si substrate 1 as the growth substrate contains B (boron), but Ge (germanium) may be contained in one direction.

以上のごとく、本実施の形態においては、成長用基板として、ＢまたはＧeを含有し、比抵抗値が１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下であるＳi基板１を用いている。そして、このＳi基板１上に、ＡlＧaＮ組成傾斜バッファ層６と、ＡlＮ/ＡlＧaＮ/ＡlＧaＮを複数回繰り返して成る多層バッファ層７と、ＧaＮチャネル層８と、電子供給層としてのＡlＧaＮ障壁層９とから成る窒化物半導体積層構造を成長して、本窒化物半導体エピタキシャル基板が形成されている。   As described above, in the present embodiment, the Si substrate 1 containing B or Ge and having a specific resistance value of 10.1 mΩ · cm or more and 21.0 mΩ · cm or less is used as the growth substrate. On this Si substrate 1, an AlGaN composition gradient buffer layer 6, a multilayer buffer layer 7 made by repeating AlN / AlGaN / AlGaN multiple times, a GaN channel layer 8, an AlGaN barrier layer 9 as an electron supply layer, A nitride semiconductor epitaxial substrate is formed by growing a nitride semiconductor multilayer structure comprising:

ここで、上記成長用基板として、比抵抗値が１０.１ｍΩ・cmを下回るＳi基板を用いた場合は、本窒化物半導体エピタキシャル基板の上記反りはConvex(上凸)となる。その場合には、上記窒化物半導体積層構造の初期成長に影響を与えて転位が入り、リークが発生する。その結果、作製したＨＥＭＴの上記歩留まりは、５０％を下回る。   Here, when an Si substrate having a specific resistance value lower than 10.1 mΩ · cm is used as the growth substrate, the warpage of the nitride semiconductor epitaxial substrate becomes Convex (upward convex). In that case, the initial growth of the nitride semiconductor multilayer structure is affected, dislocations enter, and leakage occurs. As a result, the yield of the manufactured HEMT is less than 50%.

一方、比抵抗値が２１.０ｍΩ・cmを上回るＳi基板を用いた場合は、上記反りはConcave(下凸)であり、反り量はＢＯＷ＞−２８.６μmと大きくなる。その場合は、上記窒化物半導体積層構造の初期成長に影響を与えてクラックが入り、リークが発生する。その結果、作製したＨＥＭＴの上記歩留まりは、５０％を下回る。   On the other hand, when an Si substrate having a specific resistance value exceeding 21.0 mΩ · cm is used, the warpage is Concave (downward convex), and the amount of warpage is large as BOW> −28.6 μm. In this case, the initial growth of the nitride semiconductor multilayer structure is affected, cracks are generated, and leakage occurs. As a result, the yield of the manufactured HEMT is less than 50%.

これに対して、本実施の形態においては、成長用基板として、比抵抗値が１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下であるＳi基板１を用いている。したがって、Ｓi基板１と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が凝集し、析出するのを抑制することができる。よって、上記不純物の析出によって転位やピット等の欠陥が発生する可能性を低め、作成されたＨＥＭＴの上記欠陥による歩留低下を防止することができる。   On the other hand, in the present embodiment, the Si substrate 1 having a specific resistance value of 10.1 mΩ · cm or more and 21.0 mΩ · cm or less is used as the growth substrate. Accordingly, it is possible to suppress the aggregation and precipitation of impurities such as oxygen and carbon in the Si substrate 1 near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure. Therefore, it is possible to reduce the possibility that defects such as dislocations and pits are generated due to the precipitation of the impurities, and to prevent a decrease in yield due to the defects of the manufactured HEMT.

その結果、本窒化物半導体エピタキシャル基板の上記反りはConcave(下凸)であって、反り量はＢＯＷ＜−２８.６μmとなる。そして、作製したＨＥＭＴの上記歩留まりは、６８.３％以上となるのである。   As a result, the warpage of the nitride semiconductor epitaxial substrate is Concave (downward convex), and the warpage amount is BOW <−28.6 μm. And the yield of the manufactured HEMT is 68.3% or more.

すなわち、本実施の形態によれば、上記窒化物半導体エピタキシャル基板の反りと欠陥とを抑制することが可能になる。   That is, according to the present embodiment, it is possible to suppress warpage and defects of the nitride semiconductor epitaxial substrate.

・第２実施の形態
本実施の形態の窒化物半導体の一例としての窒化物半導体エピタキシャル基板における断面は、上記第１実施の形態の場合と同様に図１に示す断面形状を有している。したがって、本実施の形態においては、上記第１実施の形態の場合と同一の部材には上記第１実施の形態の場合と同じ番号を付して、詳細な説明は省略する。 Second Embodiment A cross section of a nitride semiconductor epitaxial substrate as an example of the nitride semiconductor of the present embodiment has the cross sectional shape shown in FIG. 1 as in the case of the first embodiment. Therefore, in the present embodiment, the same members as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and detailed description thereof is omitted.

本実施の形態は、上記Ｓi基板１の直径と基板厚とに関する。   The present embodiment relates to the diameter and substrate thickness of the Si substrate 1.

本実施の形態においては、成長用基板として、基板厚が５００μm以上且つ１４００μm以下、基板の直径が９０mm以上且つ２２０mm以下であるＳi基板１を用いている。他の構成は、上記第１実施の形態の場合と同様である。   In the present embodiment, the Si substrate 1 having a substrate thickness of 500 μm to 1400 μm and a substrate diameter of 90 mm to 220 mm is used as the growth substrate. Other configurations are the same as those of the first embodiment.

本実施の形態のように、上記Ｓi基板１の基板厚を５００μm以上且つ１４００μm以下とし、基板の直径を９０mm以上且つ２２０mm以下とすることによって、Ｓi基板１の比抵抗値を１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下に設定することが可能になる。したがって、上記第１実施の形態の場合と同様に、Ｓi基板１と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が凝集し、析出するのを抑制することができる。よって、上記不純物の析出によって転位やピット等の欠陥が発生する可能性を低め、作成されたＨＥＭＴの歩留低下が上記欠陥によって誘発されるのを防止することができる。   As in the present embodiment, by setting the substrate thickness of the Si substrate 1 to 500 μm to 1400 μm and the substrate diameter to 90 mm to 220 mm, the specific resistance value of the Si substrate 1 is 10.1 mΩ · cm. It is possible to set it to 21.0 mΩ · cm or less. Therefore, as in the case of the first embodiment, impurities such as oxygen and carbon in the Si substrate 1 aggregate and precipitate near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure. Can be suppressed. Therefore, it is possible to reduce the possibility that defects such as dislocations and pits are generated due to precipitation of the impurities, and to prevent the yield reduction of the produced HEMT from being induced by the defects.

その結果、本窒化物半導体エピタキシャル基板の上記反りはConcave(下凸)であって、反り量はＢＯＷ＜−２８.６μmとなる。そして、作製したＨＥＭＴの上記歩留まりは、６８.３％以上となるのである。   As a result, the warpage of the nitride semiconductor epitaxial substrate is Concave (downward convex), and the warpage amount is BOW <−28.6 μm. And the yield of the manufactured HEMT is 68.3% or more.

このような結果を呈するモデルとして、上記第１実施の形態の場合と同様のモデルが考えられる。すなわち、Ｓi基板の比抵抗値を下げるために、Ｂ濃度を高めた場合には、Ｓi基板と窒化物半導体との界面付近で、上記Ｓi基板中の酸素や炭素等の不純物が凝集し、析出し易くなる。この析出の際に、上記窒化物半導体の初期成長に影響を与え、転位やピット等の欠陥が発生する可能性が高くなる。そして、この欠陥がリークを誘発し、作成されたＨＥＭＴの歩留が低下すると考えられる。   As a model that exhibits such a result, a model similar to the case of the first embodiment can be considered. That is, when the B concentration is increased in order to reduce the specific resistance value of the Si substrate, impurities such as oxygen and carbon in the Si substrate aggregate and precipitate near the interface between the Si substrate and the nitride semiconductor. It becomes easy to do. During this precipitation, the initial growth of the nitride semiconductor is affected, and there is a high possibility that defects such as dislocations and pits are generated. And this defect induces a leak, and it is thought that the yield of the produced HEMT falls.

さらに、反りに関しても、比抵抗値が低くなり、Ｓi基板の反りがConcave(上凸)の場合に、転位が入り、リークが発生する。また、比抵抗値が高過ぎる場合、Ｓi基板がConvex（下凸)に大きく変化し、クラック等が入り、リークが発生するものと考えられる。   Further, with respect to the warp, when the specific resistance value is low and the warp of the Si substrate is Concave (upward convex), dislocation occurs and a leak occurs. In addition, when the specific resistance value is too high, it is considered that the Si substrate is greatly changed to Convex (downward convex), cracks and the like occur, and leakage occurs.

・第３実施の形態
本実施の形態の窒化物半導体の一例としての窒化物半導体エピタキシャル基板における断面は、上記第１実施の形態の場合と同様に図１に示す断面形状を有している。したがって、本実施の形態においては、上記第１実施の形態の場合と同一の部材には上記第１実施の形態の場合と同じ番号を付して、詳細な説明は省略する。 Third Embodiment A cross section of a nitride semiconductor epitaxial substrate as an example of the nitride semiconductor of the present embodiment has the cross sectional shape shown in FIG. 1 as in the case of the first embodiment. Therefore, in the present embodiment, the same members as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and detailed description thereof is omitted.

本実施の形態は、上記Ｓi基板１のＢの含有濃度に関する。   The present embodiment relates to the B concentration in the Si substrate 1.

本実施の形態においては、成長用基板として、Ｂ(ボロン)濃度が４.５Ｅ１８/cm3以上且つ１.００Ｅ１９/cm3未満であるＳi基板１を用いている。他の構成は、上記第１実施の形態の場合と同様である。 In the present embodiment, the Si substrate 1 having a B (boron) concentration of 4.5E18 / cm 3 or more and less than 1.00E19 / cm 3 is used as the growth substrate. Other configurations are the same as those of the first embodiment.

上記Ｓi基板１の比抵抗値は、Ｂ濃度と相関がある。そこで、本実施の形態のように、成長用基板として、上記Ｂ濃度が４.５Ｅ１８/cm3以上且つ１.００Ｅ１９/cm3未満であるＳi基板１を用いることによって、Ｓi基板１の比抵抗値を１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下に設定することが可能になるのである。 The specific resistance value of the Si substrate 1 has a correlation with the B concentration. Therefore, by using the Si substrate 1 having the B concentration of 4.5E18 / cm 3 or more and less than 1.00E19 / cm 3 as the growth substrate as in the present embodiment, the resistivity of the Si substrate 1 is increased. The value can be set to 10.1 mΩ · cm or more and 21.0 mΩ · cm or less.

このような構成によって得られる効果のモデルとして、上述したような上記第１実施の形態の場合と同様のモデルが考えられる。   As a model of the effect obtained by such a configuration, a model similar to the case of the first embodiment as described above can be considered.

したがって、上記Ｓi基板１と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が凝集して析出するのを抑制でき、転位やピット等の欠陥が発生する可能性を低め、作成されたＨＥＭＴの歩留低下を防止することができる。   Therefore, it is possible to suppress aggregation and precipitation of impurities such as oxygen and carbon in the Si substrate 1 near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure, thereby generating defects such as dislocations and pits. Therefore, it is possible to reduce the yield of the manufactured HEMT.

さらに、本窒化物半導体エピタキシャル基板の上記反りはConcave(下凸)であって、反り量はＢＯＷ＜−２８.６μmにできる。そして、作製したＨＥＭＴの上記歩留まりは、６８.３％以上にできるのである。   Furthermore, the warpage of the nitride semiconductor epitaxial substrate is Concave (downward convex), and the amount of warpage can be BOW <−28.6 μm. And the said yield of produced HEMT can be made 68.3% or more.

・第４実施の形態
本実施の形態の窒化物半導体の一例としての窒化物半導体エピタキシャル基板における断面は、上記第１実施の形態の場合と同様に図１に示す断面形状を有している。したがって、本実施の形態においては、上記第１実施の形態の場合と同一の部材には上記第１実施の形態の場合と同じ番号を付して、詳細な説明は省略する。 Fourth Embodiment A cross section of a nitride semiconductor epitaxial substrate as an example of the nitride semiconductor of the present embodiment has the cross sectional shape shown in FIG. 1 as in the case of the first embodiment. Therefore, in the present embodiment, the same members as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and detailed description thereof is omitted.

本実施の形態は、上記ＡlＮ初期成長層２のＦＷＨＭに関する。ここで、上記「ＦＷＨＭ」とは、Ｘ線回折のωスキャンにおけるロッキングカーブの半値全幅のことである。   The present embodiment relates to the FWHM of the AlN initial growth layer 2. Here, “FWHM” refers to the full width at half maximum of the rocking curve in the ω scan of X-ray diffraction.

本実施の形態においては、上記成長用基板として、基板厚が６５０μm、基板の直径が１５０mmであり、比抵抗値が１３.３ｍΩ・cmであるＢ(ボロン)ドープＳi基板(１１１)１を用いている。そして、Ｓi基板１上には、厚さが１００nmのＡlＮ初期成長層２を成長する。   In the present embodiment, a B (boron) -doped Si substrate (111) 1 having a substrate thickness of 650 μm, a substrate diameter of 150 mm, and a specific resistance of 13.3 mΩ · cm is used as the growth substrate. ing. Then, an AlN initial growth layer 2 having a thickness of 100 nm is grown on the Si substrate 1.

その場合、上記ＡlＮ(０００２)初期成長層２に対するＸ線回折のωスキャンにおけるロッキングカーブの半値全幅(ＦＷＨＭ)は、８００arcsec以上且つ３０００arcsec未満であることが望ましい。   In that case, the full width at half maximum (FWHM) of the rocking curve in the ω scan of X-ray diffraction for the AlN (0002) initial growth layer 2 is desirably 800 arcsec or more and less than 3000 arcsec.

その理由は、上記ＦＷＨＭが８００arcsec未満の場合には、ＡlＮ初期成長層２上に形成される上記窒化物半導体積層構造に掛かる歪が大きくなり、転位等の欠陥が発生し易くなり好ましくない。また、上記ＦＷＨＭが３０００arcsec以上の場合には、上記窒化物半導体積層構造の結晶性が悪化し、リーク等のデバイス特性が低下するために、好ましくないためである。   The reason is that when the FWHM is less than 800 arcsec, the strain applied to the nitride semiconductor multilayer structure formed on the AlN initial growth layer 2 is increased, and defects such as dislocations are likely to occur. Further, when the FWHM is 3000 arcsec or more, the crystallinity of the nitride semiconductor multilayer structure is deteriorated, and device characteristics such as leakage are deteriorated, which is not preferable.

本実施の形態においては、上記Ｓi基板１上に形成されるＡlＮ初期成長層２における上記ＦＷＨＭを、８００arcsec以上且つ３０００arcsec未満としている。したがって、ＡlＮ初期成長層２上に形成される上記窒化物半導体積層構造に掛かる歪が大きくなるのを抑制すると共に、上記窒化物半導体積層構造の結晶性が悪化するのを防止できる。そのために、転位等の発生とリーク等のデバイス特性の低下とを防止することができる。   In the present embodiment, the FWHM in the AlN initial growth layer 2 formed on the Si substrate 1 is set to 800 arcsec or more and less than 3000 arcsec. Therefore, it is possible to suppress an increase in strain applied to the nitride semiconductor multilayer structure formed on the AlN initial growth layer 2 and to prevent the crystallinity of the nitride semiconductor multilayer structure from deteriorating. Therefore, it is possible to prevent the occurrence of dislocation and the like and the deterioration of device characteristics such as leakage.

本実施の形態の構成要素は、上記他の実施の形態と適合できる範囲で適宜組み合わせることが可能である。   The constituent elements of this embodiment can be combined as appropriate as long as they are compatible with the other embodiments described above.

・第５実施の形態
本実施の形態は、上記各実施の形態における窒化物半導体エピタキシャル基板を用いた電子デバイスに関する。 Fifth Embodiment The present embodiment relates to an electronic device using the nitride semiconductor epitaxial substrate in each of the above embodiments.

上記窒化物半導体エピタキシャル基板を用いた電子デバイスの代表的なものとして、上記ＨＥＭＴがある。このＨＥＭＴは、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス(２ＤＥＧ)をチャネルとする電界効果トランジスタである。   A representative example of an electronic device using the nitride semiconductor epitaxial substrate is the HEMT. This HEMT is a field effect transistor having a channel of a high mobility two-dimensional electron gas (2DEG) induced in a semiconductor heterojunction.

図１に示す窒化物半導体エピタキシャル基板において、上記窒化物半導体積層構造におけるＡlＧaＮ障壁層９であって、ソース電極とドレイン電極とを形成する箇所に、ＧaＮチャネル層８に至るリセスを形成し、このリセス内に電極材料をスパッタリングしてオーミックコンタクトを形成することによって、上記ソース電極と上記ドレイン電極とが形成される。さらに、ＡlＧaＮ障壁層９における上記ソース電極と上記ドレイン電極との間に開口を形成し、この開口内に電極材料をスパッタリングしてショットキーコンタクトを形成することによって、ゲート電極が形成される。こうして、上記ＨＥＭＴが作成される。   In the nitride semiconductor epitaxial substrate shown in FIG. 1, a recess reaching the GaN channel layer 8 is formed in the AlGaN barrier layer 9 in the nitride semiconductor laminated structure, where the source electrode and the drain electrode are formed. The source electrode and the drain electrode are formed by sputtering an electrode material in the recess to form an ohmic contact. Further, an opening is formed between the source electrode and the drain electrode in the AlGaN barrier layer 9, and a gate electrode is formed by sputtering an electrode material in the opening to form a Schottky contact. Thus, the HEMT is created.

こうして作成されたＨＥＭＴにおいては、Ｓi基板１と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が析出するのを抑制し、上記不純物の析出に起因する反りと欠陥との発生を防止できる窒化物半導体エピタキシャル基板を用いている。したがって、高性能で高歩留まりなＨＥＭＴを作成することが可能になる。   In the HEMT created in this way, the precipitation of impurities such as oxygen and carbon in the Si substrate 1 is suppressed near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure. A nitride semiconductor epitaxial substrate that can prevent the occurrence of warping and defects is used. Therefore, it is possible to create a high performance and high yield HEMT.

尚、以上、代表的な上記ＨＥＭＴを例に挙げて上記窒化物半導体エピタキシャル基板を用いた電子デバイスの説明を行った。しかしながら、上記窒化物半導体エピタキシャル基板としては、上記ＨＥＭＴだけではなく、ＬＥＤ(light emitting diode：発光ダイオード)やレーザ等の窒化物発光デバイス等にも適用できる。何れにおいても、反りと欠陥との発生を防止できる窒化物半導体エピタキシャル基板を用いることによって、高性能で高歩留まりな電子デバイスを提供することができる。   The electronic device using the nitride semiconductor epitaxial substrate has been described above by taking the representative HEMT as an example. However, the nitride semiconductor epitaxial substrate can be applied not only to the HEMT, but also to nitride light emitting devices such as LEDs (light emitting diodes) and lasers. In any case, by using a nitride semiconductor epitaxial substrate capable of preventing the occurrence of warpage and defects, an electronic device with high performance and high yield can be provided.

以下、この発明を纏めると、この発明の窒化物半導体は、
Ｓi基板１と、
上記Ｓi基板１上に形成されると共に、窒化物半導体で成るバッファ層６,７,チャネル層８および電子供給層９がこの順序で積層された窒化物半導体積層構造と
を備え、
上記Ｓi基板１には、少なくともボロンまたはゲルマニウムが含有されており、
上記Ｓi基板１の比抵抗値は、１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下である
ことを特徴としている。 Hereinafter, when the present invention is summarized, the nitride semiconductor of the present invention is:
Si substrate 1;
A nitride semiconductor multilayer structure formed on the Si substrate 1 and having the buffer layers 6 and 7 made of a nitride semiconductor, the channel layer 8 and the electron supply layer 9 laminated in this order;
The Si substrate 1 contains at least boron or germanium,
The specific resistance of the Si substrate 1 is 10.1 mΩ · cm or more and 21.0 mΩ · cm or less.

上記Ｓi基板１の比抵抗値が１０.１ｍΩ・cmを下回る場合には、Ｓi基板１と窒化物半導体との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が凝集して析出し、上記窒化物半導体の初期成長に影響を与えて転位やピット等の欠陥が発生する易くなる。また、本窒化物半導体の上記反りはConvex(上凸)となり、上記窒化物半導体積層構造に転位が入り、リークが発生する。   When the resistivity value of the Si substrate 1 is less than 10.1 mΩ · cm, impurities such as oxygen and carbon in the Si substrate 1 aggregate and precipitate near the interface between the Si substrate 1 and the nitride semiconductor. Then, the initial growth of the nitride semiconductor is affected, and defects such as dislocations and pits are likely to occur. Further, the warpage of the nitride semiconductor becomes Convex (upward convex), dislocations enter the nitride semiconductor multilayer structure, and leakage occurs.

一方、比抵抗値が２１.０ｍΩ・cmを上回る場合は、上記反りはConcave(下凸)であり、反り量はＢＯＷ＞−２８.６μmと大きくなる。その場合には、上記窒化物半導体積層構造にクラックが入り、リークが発生する。   On the other hand, when the specific resistance value exceeds 21.0 mΩ · cm, the warp is Concave (downward convex), and the warp amount becomes large as BOW> −28.6 μm. In that case, a crack occurs in the nitride semiconductor multilayer structure, and a leak occurs.

上記構成によれば、上記Ｓi基板１における比抵抗値は、１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下に設定されている。したがって、上記Ｓi基板１と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が析出するのを抑制することができる。よって、上記不純物の析出により欠陥が発生する可能性を低め、作成されたＨＥＭＴの歩留低下を防止できる。   According to the above configuration, the specific resistance value of the Si substrate 1 is set to 10.1 mΩ · cm or more and 21.0 mΩ · cm or less. Therefore, it is possible to suppress the precipitation of impurities such as oxygen and carbon in the Si substrate 1 near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure. Therefore, it is possible to reduce the possibility of defects due to the precipitation of the impurities, and to prevent the yield of the manufactured HEMT from decreasing.

さらに、上記反りＢＯＷを、−５.３μm≦ＢＯＷ≦−２８.６μmであるConcave(下凸)とすることができる。したがって、上記窒化物半導体積層構造に転位やクラックが入るのを防止でき、リークの発生を抑制することができる。   Further, the warp BOW can be set to Concave (downward convex) in which −5.3 μm ≦ BOW ≦ −28.6 μm. Therefore, dislocations and cracks can be prevented from entering the nitride semiconductor multilayer structure, and leakage can be suppressed.

また、一実施の形態の窒化物半導体では、
上記Ｓi基板１は、
厚さが、５００μm以上且つ１４００μm以下であり、
直径が、９０mm以上且つ２２０mm以下である。 In the nitride semiconductor of one embodiment,
The Si substrate 1 is
The thickness is 500 μm or more and 1400 μm or less,
The diameter is 90 mm or more and 220 mm or less.

この実施の形態によれば、上記Ｓi基板１の基板厚を５００μm以上且つ１４００μm以下とし、基板の直径を９０mm以上且つ２２０mm以下としている。したがって、上記Ｓi基板１の比抵抗値を１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下に設定することが可能になる。   According to this embodiment, the substrate thickness of the Si substrate 1 is 500 μm or more and 1400 μm or less, and the diameter of the substrate is 90 mm or more and 220 mm or less. Therefore, the specific resistance value of the Si substrate 1 can be set to 10.1 mΩ · cm or more and 21.0 mΩ · cm or less.

その結果、上記第１実施の形態の場合と同様に、上記Ｓi基板１と上記窒化物半導体積層構造との界面付近での不純物の析出を抑制でき、上記窒化物半導体積層構造での転位やピット等の欠陥の発生を低減できる。   As a result, as in the case of the first embodiment, precipitation of impurities near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure can be suppressed, and dislocations and pits in the nitride semiconductor multilayer structure can be suppressed. The occurrence of such defects can be reduced.

さらに、上記反りＢＯＷを、−５.３μm≦ＢＯＷ≦−２８.６μmであるConcave(下凸)とすることができる。したがって、上記窒化物半導体積層構造に転位やクラックが入るのを防止でき、リークの発生を抑制することができる。   Further, the warp BOW can be set to Concave (downward convex) in which −5.3 μm ≦ BOW ≦ −28.6 μm. Therefore, dislocations and cracks can be prevented from entering the nitride semiconductor multilayer structure, and leakage can be suppressed.

また、一実施の形態の窒化物半導体では、
上記Ｓi基板１は、不純物濃度が４.５Ｅ１８/cm3以上、且つ１.００Ｅ１９/cm3未満である。 In the nitride semiconductor of one embodiment,
The Si substrate 1 has an impurity concentration of 4.5E18 / cm 3 or more and less than 1.00E19 / cm 3 .

この実施の形態によれば、上記Ｓi基板１の不純物濃度が、４.５Ｅ１８/cm3以上、且つ１.００Ｅ１９/cm3未満に設定されている。したがって、Ｓi基板１の比抵抗値を１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下に設定することが容易に可能となる。 According to this embodiment, the impurity concentration of the Si substrate 1 is set to 4.5E18 / cm 3 or more and less than 1.00E19 / cm 3 . Therefore, the specific resistance value of the Si substrate 1 can be easily set to 10.1 mΩ · cm or more and 21.0 mΩ · cm or less.

その結果、上記第１実施の形態の場合と同様に、上記Ｓi基板１と上記窒化物半導体積層構造との界面付近での不純物の析出を抑制でき、上記窒化物半導体積層構造での転位やピット等の欠陥の発生を低減できる。   As a result, as in the case of the first embodiment, precipitation of impurities near the interface between the Si substrate 1 and the nitride semiconductor multilayer structure can be suppressed, and dislocations and pits in the nitride semiconductor multilayer structure can be suppressed. The occurrence of such defects can be reduced.

さらに、上記反りＢＯＷを、−５.３μm≦ＢＯＷ≦−２８.６μmであるConcave(下凸)とすることができる。したがって、上記窒化物半導体積層構造に転位やクラックが入るのを防止でき、リークの発生を抑制することができる。   Further, the warp BOW can be set to Concave (downward convex) in which −5.3 μm ≦ BOW ≦ −28.6 μm. Therefore, dislocations and cracks can be prevented from entering the nitride semiconductor multilayer structure, and leakage can be suppressed.

また、一実施の形態の窒化物半導体では、
上記Ｓi基板１上であって、且つ上記バッファ層６,７下には、ＡlＮ初期成長層２が形成されており、
上記ＡlＮ初期成長層２に対するＸ線回折のωスキャンにおけるロッキングカーブの半値全幅は、８００arcsec以上、且つ３０００arcsec未満である。 In the nitride semiconductor of one embodiment,
An AlN initial growth layer 2 is formed on the Si substrate 1 and below the buffer layers 6 and 7.
The full width at half maximum of the rocking curve in the X-ray diffraction ω scan for the AlN initial growth layer 2 is 800 arcsec or more and less than 3000 arcsec.

上記ＡlＮ初期成長層２に対するＸ線回折のωスキャンにおけるロッキングカーブの半値全幅が８００arcsec未満の場合には、上記ＡlＮ初期成長層２上に形成される上記窒化物半導体積層構造に掛かる歪が大きくなり、転位等の欠陥が発生し易くなる。また、上記半値全幅が３０００arcsec以上の場合には、上記窒化物半導体積層構造の結晶性が悪化して、リーク等のデバイス特性が低下する。   When the full width at half maximum of the rocking curve in the ω scan of the X-ray diffraction with respect to the AlN initial growth layer 2 is less than 800 arcsec, the strain applied to the nitride semiconductor multilayer structure formed on the AlN initial growth layer 2 increases. Defects such as dislocations are likely to occur. In addition, when the full width at half maximum is 3000 arcsec or more, the crystallinity of the nitride semiconductor multilayer structure deteriorates, and device characteristics such as leakage deteriorate.

この実施の形態によれば、上記ＡlＮ初期成長層２に対するＸ線回折のωスキャンにおけるロッキングカーブの半値全幅を、８００arcsec以上且つ３０００arcsec未満に設定している。したがって、上記窒化物半導体積層構造に掛かる歪が大きくなるのを抑制すると共に、上記窒化物半導体積層構造の結晶性が悪化するのを防止できる。そのために、転位等の発生とリーク等のデバイス特性の低下とを防止することができる。   According to this embodiment, the full width at half maximum of the rocking curve in the X-ray diffraction ω scan for the AlN initial growth layer 2 is set to 800 arcsec or more and less than 3000 arcsec. Therefore, it is possible to suppress an increase in strain applied to the nitride semiconductor multilayer structure and to prevent the crystallinity of the nitride semiconductor multilayer structure from deteriorating. Therefore, it is possible to prevent the occurrence of dislocation and the like and the deterioration of device characteristics such as leakage.

また、この発明の電子デバイスは、
上記この発明の窒化物半導体を、窒化物半導体基板として用いる
ことを特徴としている。 The electronic device of the present invention is
The nitride semiconductor of the present invention is used as a nitride semiconductor substrate.

上記構成によれば、上記Ｓi基板１と上記窒化物半導体積層構造との界面付近で、上記Ｓi基板１中の酸素や炭素等の不純物が析出するのを抑制し、上記不純物の析出に起因する反りと欠陥との発生を防止できる窒化物半導体を、上記窒化物半導体基板として用いている。したがって、高性能で高歩留まりな電子デバイスを作成することが可能になる。   According to the above configuration, it is possible to suppress the precipitation of impurities such as oxygen and carbon in the Si substrate 1 in the vicinity of the interface between the Si substrate 1 and the nitride semiconductor multilayer structure, resulting from the precipitation of the impurities. A nitride semiconductor capable of preventing the occurrence of warpage and defects is used as the nitride semiconductor substrate. Therefore, it is possible to create a high-performance and high-yield electronic device.

１…Ｓi基板
２…ＡlＮ初期成長層
３…Ａl0.7Ｇa0.3Ｎ層
４…Ａl0.4Ｇa0.6Ｎ層
５…Ａl0.1Ｇa0.9Ｎ層
６…ＡlＧaＮ組成傾斜バッファ層
７…ＡlＮ/ＡlＧaＮ/ＡlＧaＮ多層バッファ層
８…ＧaＮチャネル層
９…ＡlＧaＮ障壁層 DESCRIPTION OF SYMBOLS 1 ... Si substrate 2 ... AlN initial growth layer 3 ... Al 0.7 Ga 0.3 N layer 4 ... Al 0.4 Ga 0.6 N layer 5 ... Al 0.1 Ga 0.9 N layer 6 ... AlGaN composition gradient buffer layer 7 ... AlN / AlGaN / AlGaN multilayer buffer Layer 8 ... GaN channel layer 9 ... AlGaN barrier layer

Claims (5)

Ｓi基板と、
上記Ｓi基板上に形成されると共に、窒化物半導体で成るバッファ層,チャネル層および電子供給層がこの順序で積層された窒化物半導体積層構造と
を備え、
上記Ｓi基板には、少なくともボロンまたはゲルマニウムが含有されており、
上記Ｓi基板の比抵抗値は、１０.１ｍΩ・cm以上且つ２１.０ｍΩ・cm以下である
ことを特徴とする窒化物半導体。 An Si substrate;
A nitride semiconductor multilayer structure formed on the Si substrate and having a buffer layer, a channel layer, and an electron supply layer made of a nitride semiconductor laminated in this order;
The Si substrate contains at least boron or germanium,
A nitride semiconductor, wherein the Si substrate has a specific resistance value of not less than 10.1 mΩ · cm and not more than 21.0 mΩ · cm. 請求項１に記載の窒化物半導体において、
上記Ｓi基板は、
厚さが、５００μm以上且つ１４００μm以下であり、
直径が、９０mm以上且つ２２０mm以下である
ことを特徴とする窒化物半導体。 The nitride semiconductor according to claim 1,
The Si substrate is
The thickness is 500 μm or more and 1400 μm or less,
A nitride semiconductor having a diameter of 90 mm or more and 220 mm or less. 請求項１または請求項２に記載の窒化物半導体において、
上記Ｓi基板は、不純物濃度が４.５Ｅ１８/cm3以上、且つ１.００Ｅ１９/cm3未満である
ことを特徴とする窒化物半導体。 The nitride semiconductor according to claim 1 or 2,
A nitride semiconductor, wherein the Si substrate has an impurity concentration of 4.5E18 / cm 3 or more and less than 1.00E19 / cm 3 . 請求項１から請求項３までの何れか一つに記載の窒化物半導体において、
上記Ｓi基板上であって、且つ上記バッファ層下には、ＡlＮ初期成長層が形成されており、
上記ＡlＮ初期成長層に対するＸ線回折のωスキャンにおけるロッキングカーブの半値全幅は、８００arcsec以上、且つ３０００arcsec未満である
ことを特徴とする窒化物半導体。 In the nitride semiconductor according to any one of claims 1 to 3,
An AlN initial growth layer is formed on the Si substrate and under the buffer layer,
A full width at half maximum of a rocking curve in an X-ray diffraction ω scan for the AlN initial growth layer is 800 arcsec or more and less than 3000 arcsec. 請求項１から請求項４までの何れか一つに記載の窒化物半導体を、窒化物半導体基板として用いる
ことを特徴とする電子デバイス。 An electronic device using the nitride semiconductor according to any one of claims 1 to 4 as a nitride semiconductor substrate.
JP2014210053A 2014-10-14 2014-10-14 Nitride semiconductor and electronic device using the same Pending JP2017216257A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014210053A JP2017216257A (en) 2014-10-14 2014-10-14 Nitride semiconductor and electronic device using the same
PCT/JP2015/076027 WO2016059923A1 (en) 2014-10-14 2015-09-14 Nitride semiconductor and electronic device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014210053A JP2017216257A (en) 2014-10-14 2014-10-14 Nitride semiconductor and electronic device using the same

Publications (1)

Publication Number Publication Date
JP2017216257A true JP2017216257A (en) 2017-12-07

Family

ID=55746471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014210053A Pending JP2017216257A (en) 2014-10-14 2014-10-14 Nitride semiconductor and electronic device using the same

Country Status (2)

Country Link
JP (1) JP2017216257A (en)
WO (1) WO2016059923A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020018915A1 (en) * 2018-07-19 2020-01-23 Macom Technology Solutions Holdings, Inc. Iii-nitride material semiconductor structures on conductive substrates
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016223622A1 (en) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Semiconductor component and method for its production

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519196B2 (en) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 Epitaxial substrate for electronic device and manufacturing method thereof
JP5636183B2 (en) * 2009-11-11 2014-12-03 コバレントマテリアル株式会社 Compound semiconductor substrate
JP2013239474A (en) * 2012-05-11 2013-11-28 Sanken Electric Co Ltd Epitaxial substrate, semiconductor device, and method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020018915A1 (en) * 2018-07-19 2020-01-23 Macom Technology Solutions Holdings, Inc. Iii-nitride material semiconductor structures on conductive substrates
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
US11942518B2 (en) 2018-07-19 2024-03-26 Macom Technology Solutions Holdings, Inc. Reduced interfacial area III-nitride material semiconductor structures

Also Published As

Publication number Publication date
WO2016059923A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
US10410859B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
KR101205020B1 (en) Epitaxial substrate for electronic device and manufacturing method thereof
US9660066B2 (en) High electron mobility transistor
KR101321625B1 (en) Epitaxial substrate for electronic device and process for producing same
US20200144373A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
KR20150009965A (en) Epitaxial substrate, semiconductor device, and semiconductor device manufacturing method
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
WO2016059923A1 (en) Nitride semiconductor and electronic device using same
JP2014022685A (en) Semiconductor laminate structure and semiconductor element using the same
US20150263099A1 (en) Semiconductor device
JP5546301B2 (en) Epitaxial substrate for electronic device and manufacturing method thereof
US9530846B2 (en) Nitride semiconductor substrate
JP2015070091A (en) Group iii nitride semiconductor substrate
JP2016219690A (en) Group 13 nitride semiconductor substrate
JP2015103665A (en) Nitride semiconductor epitaxial wafer and nitride semiconductor
JP2020145331A (en) Semiconductor device
TWI441331B (en) A epitaxial substrate for electronic components and a method for manufacturing the same
JP6404738B2 (en) EPITAXIAL SUBSTRATE FOR ELECTRONIC DEVICE, HIGH ELECTRON MOBILITY TRANSISTOR, AND METHOD FOR PRODUCING THEM
JP2015115429A (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
KR20160100182A (en) Semiconductor device