JP2017199818A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017199818A
JP2017199818A JP2016090030A JP2016090030A JP2017199818A JP 2017199818 A JP2017199818 A JP 2017199818A JP 2016090030 A JP2016090030 A JP 2016090030A JP 2016090030 A JP2016090030 A JP 2016090030A JP 2017199818 A JP2017199818 A JP 2017199818A
Authority
JP
Japan
Prior art keywords
external connection
semiconductor device
surface portion
portions
vibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016090030A
Other languages
Japanese (ja)
Other versions
JP6701926B2 (en
Inventor
貴弘 西島
Takahiro Nishijima
貴弘 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016090030A priority Critical patent/JP6701926B2/en
Publication of JP2017199818A publication Critical patent/JP2017199818A/en
Application granted granted Critical
Publication of JP6701926B2 publication Critical patent/JP6701926B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To inhibit deterioration in adhesion between an external connection terminal and a wire while improving adhesion of an encapsulation resin with a resin case.SOLUTION: A semiconductor device 100 comprises: a resin case 150 which has grooves 152a-152g formed along a circumference of a bottom face 151 and on both sides of external connection parts 130a2-130e2; and vibration suppression parts 153a-153e formed within ranges of the grooves 152a, 152b, 152d, 152f, 152g, which are adjacent to internal connection parts 130a1-130e1. With this configuration, when wires 140a-140e are joined to the internal connection parts 130a1-130e1 of the external connection terminals 130a-130e by ultrasonic joining, vibration of the external connection terminals 130a-130e is suppressed.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

半導体装置は、パワー半導体素子を含み、電力変換装置、または、スイッチング装置として利用されている。例えば、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を含む半導体素子を含み、スイッチング装置として機能することができる。   The semiconductor device includes a power semiconductor element and is used as a power conversion device or a switching device. For example, the semiconductor device includes a semiconductor element including an IGBT (Insulated Gate Bipolar Transistor), a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and the like, and can function as a switching device.

半導体装置の一例として、外部接続端子（リードフレーム）がインサート成形によって一体的に設けられた樹脂ケースに、半導体素子と制御素子とが配置された積層基板が収納されている。また、半導体装置では、当該外部接続端子と、半導体素子及び制御素子とをそれぞれワイヤによって電気的に接続して、封止樹脂により樹脂ケース内が封止される。   As an example of a semiconductor device, a laminated substrate in which a semiconductor element and a control element are arranged is housed in a resin case in which external connection terminals (lead frames) are integrally provided by insert molding. In the semiconductor device, the external connection terminal, the semiconductor element, and the control element are electrically connected by wires, and the inside of the resin case is sealed with a sealing resin.

このような半導体装置では、樹脂ケースと一体成形された外部接続端子は、樹脂ケースから外部に延出されている。このため、外部接続端子は、樹脂ケースとの間に微小な隙間が生じる場合がある。この隙間が、樹脂ケース内側から外側まで延出する外部接続端子に沿って形成されていると、当該隙間を通じて外部から樹脂ケース内に水分が浸入するおそれがある。樹脂ケースに水分が浸入すると、半導体装置の故障等が生じ、半導体装置の信頼性が低下してしまう場合がある。このような隙間をできる限り塞ぐために、例えば、樹脂ケースと封止樹脂との密着性を向上させる必要がある。   In such a semiconductor device, the external connection terminal integrally formed with the resin case extends from the resin case to the outside. For this reason, a minute gap may be generated between the external connection terminal and the resin case. If this gap is formed along the external connection terminal extending from the inside to the outside of the resin case, moisture may enter the resin case from the outside through the gap. If moisture enters the resin case, the semiconductor device may fail or the like, which may reduce the reliability of the semiconductor device. In order to close such a gap as much as possible, for example, it is necessary to improve the adhesion between the resin case and the sealing resin.

そこで、積層基板が配置された樹脂ケースの底面部の周縁に沿って、外部接続端子の両側に溝部を形成することで、封止樹脂と樹脂ケースとの密着面積を増加させて、封止樹脂と樹脂ケースとの密着性を向上させることが可能となる（例えば、特許文献１参照）。   Therefore, by forming grooves on both sides of the external connection terminal along the periphery of the bottom surface portion of the resin case where the multilayer substrate is arranged, the contact area between the sealing resin and the resin case is increased, and the sealing resin It is possible to improve the adhesion between the resin case and the resin case (see, for example, Patent Document 1).

特開２０１４−１５７９２５号公報JP 2014-157925 A

しかし、上記の樹脂ケース内に溝部が形成された半導体装置において、外部接続端子にワイヤを超音波接合により接合すると、超音波の振動により外部接続端子が振動してしまう。これに伴い、ワイヤに印加される超音波が分散して、外部接続端子に対するワイヤの接合性が低下してしまう。このため、ワイヤは外部接続端子から剥がれやすくなり、半導体装置の信頼性の低下につながる。   However, in the semiconductor device in which the groove portion is formed in the resin case, when the wire is bonded to the external connection terminal by ultrasonic bonding, the external connection terminal is vibrated by ultrasonic vibration. Along with this, ultrasonic waves applied to the wires are dispersed, and the bondability of the wires to the external connection terminals is degraded. For this reason, the wires are easily peeled off from the external connection terminals, leading to a decrease in the reliability of the semiconductor device.

本発明は、このような点に鑑みてなされたものであり、樹脂ケースに対する封止樹脂の密着性を向上させつつ、外部接続端子とワイヤとの密着性の低下を抑制することができる半導体装置を提供することを目的とする。   The present invention has been made in view of such a point, and can improve the adhesion of the sealing resin to the resin case and can suppress a decrease in the adhesion between the external connection terminal and the wire. The purpose is to provide.

本発明の一観点によれば、絶縁板と、前記絶縁板上に配置された回路板と、を有する積層基板と、中央部に形成された開口部に前記積層基板が配置された底面部と、前記底面部の周囲に沿って設けられた側面部と、前記底面部上に前記積層基板の周縁に対して平行に設けられ、前記回路板とワイヤで接続される内部接続部及び前記内部接続部に接続され、前記側面部から外部に延出する外部接続部を有する外部接続端子と、を備え、前記底面部の周縁に沿って前記外部接続部の両側に溝部が形成されたケースと、前記溝部の、前記内部接続部に隣接する範囲内に形成された振動抑制部と、を有する半導体装置が提供される。   According to one aspect of the present invention, a laminated substrate having an insulating plate and a circuit board disposed on the insulating plate, and a bottom surface portion in which the laminated substrate is disposed in an opening formed in a central portion. A side surface portion provided along the periphery of the bottom surface portion, an internal connection portion provided on the bottom surface portion in parallel to the peripheral edge of the multilayer substrate, and connected to the circuit board by a wire and the internal connection An external connection terminal having an external connection portion connected to a portion and extending from the side surface portion to the outside, and a case in which grooves are formed on both sides of the external connection portion along the periphery of the bottom surface portion, There is provided a semiconductor device having a vibration suppressing portion formed in a range of the groove portion adjacent to the internal connection portion.

開示の技術によれば、半導体装置の信頼性の低下を抑制することができる。   According to the disclosed technology, it is possible to suppress a decrease in reliability of the semiconductor device.

第１の実施の形態の半導体装置の上面図である。1 is a top view of a semiconductor device according to a first embodiment. 第１の実施の形態の半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment. 第１の実施の形態の半導体装置の要部断面図（その１）である。FIG. 2 is a main part cross-sectional view (part 1) of the semiconductor device according to the first embodiment; 第１の実施の形態の半導体装置の要部断面図（その２）である。FIG. 3 is a main-portion cross-sectional view (part 2) of the semiconductor device according to the first embodiment; 第１の実施の形態の半導体装置の要部断面図（その３）である。FIG. 3 is a main-portion cross-sectional view (part 3) of the semiconductor device according to the first embodiment; 第１の実施の形態の半導体装置の外部接合端子に対するワイヤの接合強度を示すグラフである。It is a graph which shows the joining strength of the wire with respect to the external joining terminal of the semiconductor device of 1st Embodiment. 第２の実施の形態の半導体装置の要部上面図である。It is a principal part top view of the semiconductor device of 2nd Embodiment.

以下、実施の形態について図面を用いて説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１〜図５を用いて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
[First Embodiment]
The semiconductor device of the first embodiment will be described with reference to FIGS.

図１は、第１の実施の形態の半導体装置の上面図である。
図２は、第１の実施の形態の半導体装置の断面図である。
なお、図２は、図１の一点鎖線Ｙ−Ｙにおける断面図である。 FIG. 1 is a top view of the semiconductor device according to the first embodiment.
FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment.
2 is a cross-sectional view taken along one-dot chain line YY in FIG.

図３〜図５は、第１の実施の形態の半導体装置の要部断面図である。
なお、図３は、図１の一点鎖線Ｘ１−Ｘ１の、図４は、図１の一点鎖線Ｘ２−Ｘ２の、図５は、図１の一点鎖線Ｘ３−Ｘ３のそれぞれにおける断面図である。 3 to 5 are fragmentary cross-sectional views of the semiconductor device according to the first embodiment.
3 is a cross-sectional view taken along one-dot chain line X1-X1 in FIG. 1, FIG. 4 is a cross-sectional view taken along one-dot chain line X2-X2 in FIG. 1, and FIG.

半導体装置１００は、図１及び図２に示されるように、積層基板１１０と、樹脂ケース１５０と、を有し、樹脂ケース１５０内の積層基板１１０は、封止樹脂１６０により封止されている。なお、図１では、封止樹脂１６０の図示を省略している。   As illustrated in FIGS. 1 and 2, the semiconductor device 100 includes a multilayer substrate 110 and a resin case 150, and the multilayer substrate 110 in the resin case 150 is sealed with a sealing resin 160. . In FIG. 1, illustration of the sealing resin 160 is omitted.

積層基板１１０は、絶縁板１１１と、絶縁板１１１のおもて面に配置された回路板１１２ａ〜１１２ｅと、絶縁板１１１の裏面に配置された金属板１１３と、を有する。
絶縁板１１１は、アルミナ、窒化アルミニウム、窒化シリコン等のセラミックスの絶縁性の材質により構成されている。 The laminated substrate 110 includes an insulating plate 111, circuit boards 112 a to 112 e arranged on the front surface of the insulating plate 111, and a metal plate 113 arranged on the back surface of the insulating plate 111.
The insulating plate 111 is made of a ceramic insulating material such as alumina, aluminum nitride, or silicon nitride.

回路板１１２ａ〜１１２ｅは、銅等の導電性を有する材質により構成されている。
金属板１１３は、銅、アルミニウム等の熱伝導性を有する材質により構成されている。
また、このような積層基板１１０の回路板１１２ａ上には、はんだ（図示を省略）を介して、ＩＧＢＴ、パワーＭＯＳＦＥＴ、ＦＷＤ（Free Wheeling Diode）等の半導体素子１２０ａ，１２０ｂが配置されている。また、回路板１１２ｅ上には、所定の機能を有する制御素子１２０ｃが配置されている。半導体素子１２０ａ，１２０ｂ及び制御素子１２０ｃは、ワイヤ（図示を省略）によって回路板１１２ａ〜１１２ｄに電気的に接続されてもよく、半導体素子１２０ａ，１２０ｂ及び制御素子１２０ｃのそれぞれの表面電極が互いにワイヤによって接続されてもよい。 The circuit boards 112a to 112e are made of a conductive material such as copper.
The metal plate 113 is made of a material having thermal conductivity such as copper or aluminum.
On the circuit board 112a of the multilayer substrate 110, semiconductor elements 120a and 120b such as IGBTs, power MOSFETs, and FWDs (Free Wheeling Diodes) are arranged via solder (not shown). Further, a control element 120c having a predetermined function is disposed on the circuit board 112e. The semiconductor elements 120a and 120b and the control element 120c may be electrically connected to the circuit boards 112a to 112d by wires (not shown), and the surface electrodes of the semiconductor elements 120a and 120b and the control element 120c are connected to each other. May be connected by.

樹脂ケース１５０は、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等の樹脂により構成されている。このような樹脂ケース１５０は、底面部１５１と、側面部１５４と、を有する。さらに、樹脂ケース１５０は、外部接続端子１３０ａ〜１３０ｅが一体成形されている。   The resin case 150 is made of a resin such as polyphenylene sulfide (PPS), polybutylene terephthalate (PBT) resin, polyamide (PA) resin, or acrylonitrile butadiene styrene (ABS) resin. Such a resin case 150 has a bottom surface portion 151 and a side surface portion 154. Further, the resin case 150 is integrally formed with the external connection terminals 130a to 130e.

底面部１５１は、中央部に矩形型の開口部１５５が形成されており、図１及び図２に示されるように、開口部１５５に積層基板１１０が配置されている。なお、積層基板１１０は、樹脂ケース１５０の裏面側から、底面部１５１の開口部１５５の周縁に沿って塗布した接着剤により取り付けられている。   The bottom surface portion 151 has a rectangular opening 155 formed at the center, and the laminated substrate 110 is disposed in the opening 155 as shown in FIGS. 1 and 2. The laminated substrate 110 is attached from the back surface side of the resin case 150 by an adhesive applied along the periphery of the opening 155 of the bottom surface portion 151.

側面部１５４は、底面部１５１の周囲に沿って一体的に設けられている。
外部接続端子１３０ａ〜１３０ｅは、銅等の導電性を有する材質により構成されており、この厚さは、例えば、０．５ｍｍ程度であり、幅は、２．０ｍｍ以上、３．０ｍｍ以下程度である。このような外部接続端子１３０ａ〜１３０ｅは、まず、底面部１５１上に積層基板１１０の周縁に対して平行に設けられ、回路板１１２ａ〜１１２ｅとワイヤ１４０ａ〜１４０ｅで電気的に接続される内部接続部１３０ａ１〜１３０ｅ１を有する。さらに、外部接続端子１３０ａ〜１３０ｅは、内部接続部１３０ａ１〜１３０ｅ１に接続され、側面部１５４から外部に延出する外部接続部１３０ａ２〜１３０ｅ２を有する。なお、外部接続端子１３０ａ〜１３０ｅでは、外部接続部１３０ａ２〜１３０ｅ２は、内部接続部１３０ａ１〜１３０ｅ１に対してそれぞれ直角を成すように接続されている。 The side surface portion 154 is provided integrally along the periphery of the bottom surface portion 151.
The external connection terminals 130a to 130e are made of a conductive material such as copper, and the thickness is about 0.5 mm, for example, and the width is about 2.0 mm or more and 3.0 mm or less. is there. Such external connection terminals 130a to 130e are first provided on the bottom portion 151 in parallel to the peripheral edge of the multilayer substrate 110, and are electrically connected to the circuit boards 112a to 112e and the wires 140a to 140e. Parts 130a1 to 130e1. Furthermore, the external connection terminals 130a to 130e have external connection portions 130a2 to 130e2 that are connected to the internal connection portions 130a1 to 130e1 and extend to the outside from the side surface portion 154. In the external connection terminals 130a to 130e, the external connection portions 130a2 to 130e2 are connected to form a right angle with respect to the internal connection portions 130a1 to 130e1, respectively.

また、このような樹脂ケース１５０の底面部１５１には、底面部１５１の外部接続端子１３０ａ〜１３０ｅが配置された側の辺（周縁）に沿って、外部接続部１３０ａ２〜１３０ｅ２の両側に溝部１５２ａ〜１５２ｇがそれぞれ形成されている。   Further, in the bottom surface portion 151 of the resin case 150, the groove portions 152a are formed on both sides of the external connection portions 130a2 to 130e2 along the side (periphery) of the bottom surface portion 151 on which the external connection terminals 130a to 130e are arranged. To 152 g are formed.

例えば、溝部１５２ｆは、図３に示されるように、外部接続端子１３０ｅの内部接続部１３０ｅ１が配置された底面部１５１の周縁に沿って、内部接続部１３０ｅ１の外側に形成されており、底面部１５１と側面部１５４との間に位置する。   For example, as shown in FIG. 3, the groove 152 f is formed outside the internal connection 130 e 1 along the periphery of the bottom 151 where the internal connection 130 e 1 of the external connection terminal 130 e is disposed. 151 and the side surface portion 154.

なお、溝部１５２ｆの深さＤは、４．５ｍｍ程度であり、幅Ｗは０．５ｍｍ程度であり、底面部１５１の裏面から溝部１５２ｆの底面までの厚さは、１．０ｍｍ程度である。他の溝部１５２ａ〜１５２ｅ，１５２ｇについても、樹脂ケース１５０と内部接続部１３０ａ１〜１３０ｃ１，１３０ｅ１に対して溝部１５２ｆの場合と同様に形成されており、同様の厚さＤ、幅Ｗを成すものである。   The depth D of the groove 152f is about 4.5 mm, the width W is about 0.5 mm, and the thickness from the bottom surface of the bottom surface 151 to the bottom surface of the groove 152f is about 1.0 mm. Other groove portions 152a to 152e and 152g are formed in the same manner as the groove portion 152f with respect to the resin case 150 and the internal connection portions 130a1 to 130c1 and 130e1, and have the same thickness D and width W. is there.

なお、溝部１５２ａ〜１５２ｇは、既述の通り、底面部１５１の外部接続端子１３０ａ〜１３０ｅが配置された側の辺に沿って、外部接続部１３０ａ２〜１３０ｅ２の両側にそれぞれ形成されている。このため、例えば、外部接続端子１３０ｄの外部接続部１３０ｄ２は、図４に示されるように、外部接続部１３０ｄ２の下部には溝部が形成されておらず、底面部１５１上に配置されている。他の外部接続部１３０ａ２〜１３０ｃ２，１３０ｅ２も、外部接続部１３０ｄ２と同様に、外部接続部１３０ａ２〜１３０ｃ２，１３０ｅ２の下部には溝部が形成されておらず、底面部１５１上に配置されている。   As described above, the groove portions 152a to 152g are formed on both sides of the external connection portions 130a2 to 130e2 along the sides of the bottom surface portion 151 where the external connection terminals 130a to 130e are disposed. Therefore, for example, as shown in FIG. 4, the external connection portion 130d2 of the external connection terminal 130d is not formed with a groove in the lower portion of the external connection portion 130d2, but is disposed on the bottom surface portion 151. The other external connection portions 130a2 to 130c2 and 130e2 are also formed on the bottom surface portion 151 without forming a groove portion below the external connection portions 130a2 to 130c2 and 130e2, similarly to the external connection portion 130d2.

樹脂ケース１５０には、このような溝部１５２ａ〜１５２ｇが形成されている。このため、例えば、図３に示したように、底面部１５１上の側面部１５４で囲まれた領域が封止樹脂１６０で封止されると、樹脂ケース１５０（底面部１５１）と封止樹脂１６０との密着面積が増加して、樹脂ケース１５０に対する封止樹脂１６０の密着性が向上する。特に、外部接続端子１３０ａ〜１３０ｅの外部接続部１３０ａ２〜１３０ｅ２の両隣が封止樹脂１６０により封止されるために、外部接続部１３０ａ２〜１３０ｅ２が通じる側面部１５４の隙間が塞がれて、外部から当該隙間を通じた水分の浸入が防止されるようになる。   Such groove portions 152 a to 152 g are formed in the resin case 150. Therefore, for example, as illustrated in FIG. 3, when the region surrounded by the side surface portion 154 on the bottom surface portion 151 is sealed with the sealing resin 160, the resin case 150 (the bottom surface portion 151) and the sealing resin are sealed. The contact area with 160 is increased, and the adhesion of the sealing resin 160 to the resin case 150 is improved. In particular, since both sides of the external connection portions 130a2 to 130e2 of the external connection terminals 130a to 130e are sealed with the sealing resin 160, the gap between the side surface portions 154 through which the external connection portions 130a2 to 130e2 communicate is closed. Intrusion of moisture through the gap is prevented.

なお、溝部１５２ａ〜１５２ｇの深さＤと幅Ｗは外部接続端子１３０ａ〜１３０ｄの厚さ以上であれば溝部１５２ａ〜１５２ｇ内に封止樹脂１６０を充填することができ、樹脂ケース１５０と封止樹脂１６０との密着性を保ち、水分の浸入を防止することができる。   If the depth D and width W of the groove portions 152a to 152g are equal to or greater than the thickness of the external connection terminals 130a to 130d, the sealing resin 160 can be filled in the groove portions 152a to 152g. Adhesion with the resin 160 can be maintained, and moisture can be prevented from entering.

このような構成を有する半導体装置１００の樹脂ケース１５０において、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に振動抑制部１５３ａ〜１５３ｅがそれぞれ形成されている。   In the resin case 150 of the semiconductor device 100 having such a configuration, the vibration suppressing portions 153a to 153e are formed in the ranges adjacent to the internal connection portions 130a1 to 130e1 of the groove portions 152a, 152b, 152d, 152f, and 152g, respectively. Yes.

例えば、振動抑制部１５３ｄは、図１及び図５に示されるように、外部接続端子１３０ｄの内部接続部１３０ｄ１が配置された底面部１５１と側面部１５４との間の溝部１５２ｆに配置されている。この際、振動抑制部１５３ｄの上面の位置は、底面部１５１に配置された内部接続部１３０ｄ１の上面以上、側面部１５４の上面以下である。なお、図５では、振動抑制部１５３ｄの上面の位置が、内部接続部１３０ｄ１の上面と同じ位置の場合を示している。   For example, as illustrated in FIGS. 1 and 5, the vibration suppression unit 153 d is disposed in the groove 152 f between the bottom surface 151 and the side surface 154 where the internal connection 130 d 1 of the external connection terminal 130 d is disposed. . At this time, the position of the upper surface of the vibration suppressing portion 153d is not lower than the upper surface of the internal connection portion 130d1 disposed on the bottom surface portion 151 and lower than the upper surface of the side surface portion 154. FIG. 5 shows the case where the position of the upper surface of the vibration suppressing portion 153d is the same position as the upper surface of the internal connection portion 130d1.

このような振動抑制部１５３ｄにより、ワイヤ１４０ｄの他端を外部接続端子１３０ｄの内部接続部１３０ｄ１に超音波接合により接合しても、超音波の振動に伴う外部接続端子１３０ｄの振動が抑制されるようになる。このため、外部接続端子１３０ｄの内部接続部１３０ｄ１にワイヤ１４０ｄを確実に接合することができるようになる。   By virtue of the vibration suppressing portion 153d, even if the other end of the wire 140d is joined to the internal connection portion 130d1 of the external connection terminal 130d by ultrasonic bonding, the vibration of the external connection terminal 130d due to ultrasonic vibration is suppressed. It becomes like this. For this reason, the wire 140d can be reliably joined to the internal connection portion 130d1 of the external connection terminal 130d.

なお、振動抑制部１５３ｄは、ワイヤ１４０ｄが超音波接合される際の外部接続端子１３０ｄの振動を抑制するためにも、溝部１５２ｆの、内部接続部１３０ｄ１に隣接する範囲内に形成される。特に、ワイヤ１４０ｄの超音波接合の振動に伴う外部接続端子１３０ｄの振動を確実に抑制するためには、振動抑制部１５３ｄは、上記範囲内の、内部接続部１３０ｄ１に接合されたワイヤ１４０ｄの他端の接合箇所に対向する位置に配置されることが好ましい。   The vibration suppressing portion 153d is formed in a range adjacent to the internal connection portion 130d1 of the groove portion 152f in order to suppress vibration of the external connection terminal 130d when the wire 140d is ultrasonically bonded. In particular, in order to reliably suppress the vibration of the external connection terminal 130d due to the vibration of the ultrasonic bonding of the wire 140d, the vibration suppression unit 153d is used in addition to the wire 140d bonded to the internal connection 130d1 within the above range. It is preferable that it is arranged at a position facing the joint portion at the end.

また、第１の実施の形態では、振動抑制部１５３ｄを溝部１５２ｆに形成した場合に外部接続端子１３０ｄの振動が抑制される場合を例に挙げて説明した。一方、他の振動抑制部１５３ａ〜１５３ｃ，１５３ｅを溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｇにそれぞれ形成した場合も同様に外部接続端子１３０ａ〜１３０ｃ，１３０ｅの振動を抑制することができる。   In the first embodiment, the case where the vibration of the external connection terminal 130d is suppressed when the vibration suppressing unit 153d is formed in the groove 152f has been described as an example. On the other hand, when the other vibration suppressing portions 153a to 153c and 153e are formed in the groove portions 152a, 152b, 152d and 152g, the vibrations of the external connection terminals 130a to 130c and 130e can be similarly suppressed.

また、このような樹脂ケース１５０は、外部接続端子１３０ａ〜１３０ｅがセットされた所定の金型に既出の樹脂を流し込んで硬化させるインサート成形により形成される。この際、金型内に、溝部１５２ａ〜１５２ｇに対応するような凸部を設け、さらに、当該凸部内に振動抑制部１５３ａ〜１５３ｅに対応するような凹部を設けておく。このようにして形成された樹脂ケース１５０は、溝部１５２ａ〜１５２ｇが形成されて、溝部１５２ａ，１５２ｂ，１５２ｃ，１５２ｆ，１５２ｇ内に振動抑制部１５３ａ〜１５３ｅが形成される。   Further, such a resin case 150 is formed by insert molding in which the above-described resin is poured into a predetermined mold in which the external connection terminals 130a to 130e are set and cured. At this time, convex portions corresponding to the groove portions 152a to 152g are provided in the mold, and further concave portions corresponding to the vibration suppressing portions 153a to 153e are provided in the convex portions. In the resin case 150 formed in this way, grooves 152a to 152g are formed, and vibration suppressing portions 153a to 153e are formed in the grooves 152a, 152b, 152c, 152f, and 152g.

または、インサート成形を行う金型内に、溝部１５２ａ〜１５２ｇに対応するような凸部のみを設けて、溝部１５２ａ〜１５２ｇが備えられた樹脂ケース１５０を先に形成しておく。続けて、このようにして形成された溝部１５２ａ，１５２ｂ，１５２ｃ，１５２ｆ，１５２ｇ内に振動抑制部１５３ａ〜１５３ｅを、接着剤を介して配置させるようにすることも可能である。この場合、振動抑制部１５３ａ〜１５３ｅは、樹脂ケース１５０に充填する際に加熱された封止樹脂１６０に対する耐熱性（２００℃程度）と共に、外部接続端子１３０ａ〜１３０ｅに対する絶縁性とを備える材質により構成されることが必要となる。   Or only the convex part corresponding to the groove parts 152a-152g is provided in the metal mold | die which performs insert molding, and the resin case 150 provided with the groove parts 152a-152g is formed previously. Subsequently, the vibration suppressing portions 153a to 153e can be disposed through the adhesive in the grooves 152a, 152b, 152c, 152f, and 152g formed as described above. In this case, the vibration suppressing portions 153a to 153e are made of a material having heat resistance (about 200 ° C.) with respect to the sealing resin 160 heated when filling the resin case 150 and insulation with respect to the external connection terminals 130a to 130e. It needs to be configured.

また、半導体装置１００を製造するにあたり、まず、上記のような振動抑制部１５３ａ〜１５３ｅを備える樹脂ケース１５０を予め用意する。次いで、樹脂ケース１５０の底面部１５１の開口部１５５に積層基板１１０を配置する。このようにして配置された積層基板１１０の回路板１１２ａ〜１１２ｅと、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１とをワイヤ１４０ａ〜１４０ｅでそれぞれ接続する。樹脂ケース１５０に、溶融した樹脂を充填して、積層基板１１０と、外部接続端子１３０ａ〜１３０ｅと、ワイヤ１４０ａ〜１４０ｅとを封止して、当該樹脂を硬化させることで、半導体装置１００が製造される。   In manufacturing the semiconductor device 100, first, the resin case 150 including the vibration suppression units 153 a to 153 e as described above is prepared in advance. Next, the laminated substrate 110 is disposed in the opening 155 of the bottom surface portion 151 of the resin case 150. The circuit boards 112a to 112e of the multilayer substrate 110 thus arranged and the internal connection portions 130a1 to 130e1 of the external connection terminals 130a to 130e are connected by wires 140a to 140e, respectively. The semiconductor device 100 is manufactured by filling the resin case 150 with a molten resin, sealing the laminated substrate 110, the external connection terminals 130a to 130e, and the wires 140a to 140e and curing the resin. Is done.

次に、振動抑制部１５３ａ〜１５３ｅの有無に応じた、ワイヤ１４０ａ〜１４０ｅの外部接続端子１３０ａ〜１３０ｅに対する接合強度について、図６を用いて説明する。
図６は、第１の実施の形態の半導体装置の外部接続端子に対するワイヤの接合強度を示すグラフである。 Next, the bonding strength of the wires 140a to 140e with respect to the external connection terminals 130a to 130e according to the presence or absence of the vibration suppression units 153a to 153e will be described with reference to FIG.
FIG. 6 is a graph showing the bonding strength of the wire to the external connection terminal of the semiconductor device of the first embodiment.

なお、図６における横軸は、半導体装置の種別（参考例の半導体装置、第１の実施の形態の半導体装置１００）を表しており、縦軸は、外部接続端子に対するワイヤの接合強度（「ａ．ｕ．」（任意単位））を表している。   Note that the horizontal axis in FIG. 6 represents the type of semiconductor device (the semiconductor device of the reference example, the semiconductor device 100 of the first embodiment), and the vertical axis represents the bonding strength of the wire to the external connection terminal (“ a.u. "(arbitrary unit)).

また、参考例の半導体装置（図示を省略）とは、第１の実施の形態の半導体装置１００において、振動抑制部１５３ａ〜１５３ｅのみを取り除いたものであり、それ以外は半導体装置１００と同様の構成を成している。   The semiconductor device of the reference example (not shown) is the same as the semiconductor device 100 except that only the vibration suppressing units 153a to 153e are removed from the semiconductor device 100 of the first embodiment. It is composed.

外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の測定には、シェアテストが行われた。シェアテストは、外部接続端子１３０ａ〜１３０ｅに接続されたワイヤ１４０ａ〜１４０ｅの接合箇所をシェアツールで押して、当該接合箇所の破壊時の荷重を接合強度として測定するものである。   A shear test was performed to measure the bonding strength of the wires 140a to 140e with respect to the external connection terminals 130a to 130e. The shear test is to measure the load at the time of destruction of the joint portion as the joint strength by pressing the joint portion of the wires 140a to 140e connected to the external connection terminals 130a to 130e with a shear tool.

なお、ワイヤ１４０ａ〜１４０ｅは、例えば、アルミニウムにより構成されており、ワイヤ１４０ａ〜１４０ｅの径は、３００μｍ以上、５００μｍ以下程度である。
この結果、参考例の半導体装置の場合には、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値がおよそ１９６０、最小値がおよそ１０８０であって、平均値がおよそ１６６０であった。 The wires 140a to 140e are made of, for example, aluminum, and the diameters of the wires 140a to 140e are about 300 μm or more and 500 μm or less.
As a result, in the semiconductor device of the reference example, the maximum value of the bonding strength of the wires 140a to 140e to the external connection terminals 130a to 130e is about 1960, the minimum value is about 1080, and the average value is about 1660. It was.

一方、第１の実施の形態の半導体装置１００の場合には、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値がおよそ２０３０、最小値がおよそ１６４０であって、平均値がおよそ１８４０であった。   On the other hand, in the case of the semiconductor device 100 of the first embodiment, the maximum value of the bonding strength of the wires 140a to 140e to the external connection terminals 130a to 130e is about 2030, the minimum value is about 1640, and the average value is It was approximately 1840.

すなわち、第１の実施の形態の半導体装置１００は、振動抑制部１５３ａ〜１５３ｅを備えない半導体装置に対して、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値でおよそ４％、最小値でおよそ５１％、平均値でおよそ１１％といずれも向上していることがわかる。また、ばらつき（σ）はおよそ４７％低減している。これは、振動抑制部１５３ａ〜１５３ｅが溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇにそれぞれ配置されていることで、外部接続端子１３０ａ〜１３０ｅに対してワイヤ１４０ａ〜１４０ｅを超音波接合により接合する際の外部接続端子１３０ａ〜１３０ｅの振動が抑制され、外部接続端子１３０ａ〜１３０ｅにワイヤ１４０ａ〜１４０ｅを確実に接合できていることが考えられる。   That is, in the semiconductor device 100 of the first embodiment, the maximum value of the bonding strength of the wires 140a to 140e with respect to the external connection terminals 130a to 130e is about 4% with respect to the semiconductor device that does not include the vibration suppression units 153a to 153e. It can be seen that both the minimum value is about 51% and the average value is about 11%. Further, the variation (σ) is reduced by about 47%. This is because the vibration suppressing portions 153a to 153e are disposed in the groove portions 152a, 152b, 152d, 152f, and 152g, respectively, so that the wires 140a to 140e are bonded to the external connection terminals 130a to 130e by ultrasonic bonding. It is conceivable that the vibrations of the external connection terminals 130a to 130e are suppressed, and the wires 140a to 140e can be reliably bonded to the external connection terminals 130a to 130e.

なお、このような振動抑制部１５３ａ〜１５３ｅは、例えば、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇを全て埋めてしまうような長さにすると、外部接続端子１３０ａ〜１３０ｅに対してワイヤ１４０ａ〜１４０ｅを確実に接合することが可能となる。しかしながら、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇに対する封止樹脂１６０の密着面積が低下して、封止樹脂１６０の樹脂ケース１５０に対する密着性も低下してしまう。このため、振動抑制部１５３ａ〜１５３ｅの長さを、超音波接合時の外部接続端子１３０ａ〜１３０ｅの振動を抑制できる程度に短くする。これにより、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの領域をできる限り多く確保することができ、樹脂ケース１５０と封止樹脂１６０との密着性の低下も抑制することができる。   For example, when the vibration suppressing portions 153a to 153e are long enough to fill the grooves 152a, 152b, 152d, 152f, and 152g, the wires 140a to 140e are connected to the external connection terminals 130a to 130e. Can be reliably bonded. However, the adhesion area of the sealing resin 160 to the grooves 152a, 152b, 152d, 152f, and 152g decreases, and the adhesion of the sealing resin 160 to the resin case 150 also decreases. For this reason, the lengths of the vibration suppressing portions 153a to 153e are shortened to such an extent that the vibrations of the external connection terminals 130a to 130e during ultrasonic bonding can be suppressed. Thereby, as many regions as possible of the groove portions 152a, 152b, 152d, 152f, and 152g can be secured, and a decrease in adhesion between the resin case 150 and the sealing resin 160 can be suppressed.

このような半導体装置１００は、絶縁板１１１及び絶縁板１１１上に配置された回路板１１２ａ〜１１２ｅを有する積層基板１１０と、樹脂ケース１５０と、振動抑制部１５３ａ〜１５３ｅと、を有する。   Such a semiconductor device 100 includes an insulating plate 111 and a laminated substrate 110 having circuit boards 112a to 112e arranged on the insulating plate 111, a resin case 150, and vibration suppressing portions 153a to 153e.

樹脂ケース１５０は、中央部に形成された開口部１５５に積層基板１１０が配置された底面部１５１と、底面部１５１の周囲に沿って設けられた側面部１５４と、を有する。また、樹脂ケース１５０は、底面部１５１上に積層基板１１０の周縁に対して平行に設けられ、回路板１１２ａ〜１１２ｄとワイヤ１４０ａ〜１４０ｅで接続される内部接続部１３０ａ１〜１３０ｅ１及び内部接続部１３０ａ１〜１３０ｅ１に接続され、側面部１５４から外部に延出する外部接続部１３０ａ２〜１３０ｅ２を有する外部接続端子１３０ａ〜１３０ｅを有する。さらに、樹脂ケース１５０は、底面部１５１の周縁に沿って外部接続部１３０ａ２〜１３０ｅ２の両側に溝部１５２ａ〜１５２ｇが形成されている。   The resin case 150 has a bottom surface portion 151 in which the laminated substrate 110 is disposed in an opening 155 formed in the center portion, and a side surface portion 154 provided along the periphery of the bottom surface portion 151. In addition, the resin case 150 is provided on the bottom surface portion 151 in parallel with the peripheral edge of the multilayer substrate 110, and is connected to the circuit boards 112a to 112d and the wires 140a to 140e with the internal connection portions 130a1 to 130e1 and the internal connection portion 130a1. To external connection terminals 130a to 130e having external connection portions 130a2 to 130e2 that are connected to .about.130e1 and extend to the outside from the side surface portion 154. Further, the resin case 150 has groove portions 152a to 152g formed on both sides of the external connection portions 130a2 to 130e2 along the periphery of the bottom surface portion 151.

振動抑制部１５３ａ〜１５３ｅは、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に形成されている。
このため、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを超音波接合により接合する際、超音波の振動に伴う外部接続端子１３０ａ〜１３０ｅの振動が抑制されるようになる。これにより、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを確実に接合することができる。 The vibration suppressing portions 153a to 153e are formed in the range adjacent to the internal connection portions 130a1 to 130e1 of the groove portions 152a, 152b, 152d, 152f, and 152g.
For this reason, when bonding the wires 140a to 140e to the internal connection portions 130a1 to 130e1 of the external connection terminals 130a to 130e by ultrasonic bonding, the vibration of the external connection terminals 130a to 130e due to ultrasonic vibration is suppressed. Become. Thereby, the wires 140a-140e can be reliably joined to the internal connection portions 130a1-130e1 of the external connection terminals 130a-130e.

さらに、樹脂ケース１５０に封止樹脂１６０を充填すると、溝部１５２ａ〜１５２ｇに封止樹脂１６０が入り込み、樹脂ケース１５０に対する封止樹脂１６０の密着面積が増加して、封止樹脂１６０の密着性が向上し、外部からの水分の浸入が防止される。   Further, when the resin case 150 is filled with the sealing resin 160, the sealing resin 160 enters the grooves 152a to 152g, the adhesion area of the sealing resin 160 to the resin case 150 is increased, and the adhesion of the sealing resin 160 is improved. And the ingress of moisture from the outside is prevented.

したがって、半導体装置１００の信頼性の低下が抑制されるようになる。
［第２の実施の形態］
第２の実施の形態では、半導体装置において、溝部の、外部接続端子の内部接続部に隣接する各範囲内に、振動抑制部を複数配置した場合について、図７を用いて説明する。 Therefore, a decrease in the reliability of the semiconductor device 100 is suppressed.
[Second Embodiment]
In the second embodiment, a case where a plurality of vibration suppression units are arranged in each range adjacent to the internal connection part of the external connection terminal in the semiconductor device will be described with reference to FIG.

図７は、第２の実施の形態の半導体装置の要部上面図である。
図７に示す半導体装置２００は、振動抑制部以外は半導体装置１００と同様の構成を成している。 FIG. 7 is a top view of an essential part of the semiconductor device according to the second embodiment.
The semiconductor device 200 shown in FIG. 7 has the same configuration as that of the semiconductor device 100 except for the vibration suppressing unit.

なお、図７では、半導体装置２００の外部接続端子１３０ｄ付近を拡大して表している。
半導体装置２００では、溝部１５２ｆの、外部接続端子１３０ｄの内部接続部１３０ｄ１に隣接する範囲内に、複数の振動抑制部１５３ｄａ〜１５３ｄｆが配置されている。なお、この場合の振動抑制部１５３ｄａ〜１５３ｄｆの上面の位置は、第１の実施の形態の振動抑制部１５３ａ〜１５３ｅと同様に、底面部１５１に配置された内部接続部１３０ｄ１の上面以上、側面部１５４の上面以下である。 In FIG. 7, the vicinity of the external connection terminal 130d of the semiconductor device 200 is shown in an enlarged manner.
In the semiconductor device 200, a plurality of vibration suppressing portions 153da to 153df are disposed in a range of the groove portion 152f adjacent to the internal connection portion 130d1 of the external connection terminal 130d. In this case, the positions of the upper surfaces of the vibration suppression units 153da to 153df are equal to or higher than the upper surface of the internal connection unit 130d1 disposed on the bottom surface unit 151, similarly to the vibration suppression units 153a to 153e of the first embodiment. It is below the upper surface of the part 154.

この場合において、樹脂ケース１５０に封止樹脂１６０を充填すると、振動抑制部１５３ｄａ〜１５３ｄｆの間に封止樹脂１６０が充填される。
なお、外部接続端子１３０ａ〜１３０ｄの厚さは０．５ｍｍとする。 In this case, when the resin case 150 is filled with the sealing resin 160, the sealing resin 160 is filled between the vibration suppressing portions 153da to 153df.
The thickness of the external connection terminals 130a to 130d is 0.5 mm.

すなわち、複数の振動抑制部１５３ｄａ〜１５３ｄｆの間隔Ｉを空けて配置することで、超音波接合時の外部接続端子１３０ａ〜１３０ｅの振動を確実に抑制しつつ、樹脂ケース１５０に対する封止樹脂１６０の密着面積の減少を抑制することができるようになる。   That is, by arranging the plurality of vibration suppressing portions 153 da to 153 df at an interval I, the vibration of the external connection terminals 130 a to 130 e at the time of ultrasonic bonding can be reliably suppressed, and the sealing resin 160 with respect to the resin case 150 can be prevented. A reduction in the contact area can be suppressed.

但し、振動抑制部１５３ｄａ〜１５３ｄｆは、その隙間が狭すぎると、振動抑制部１５３ｄａ〜１５３ｄｆの間に封止樹脂１６０が適切に充填されないおそれがある。このため、振動抑制部１５３ｄａ〜１５３ｄｆの間隔Ｉは、少なくとも、０．５ｍｍ程度以上は空けることを必要とする。   However, if the clearance between the vibration suppression units 153da to 153df is too narrow, the sealing resin 160 may not be appropriately filled between the vibration suppression units 153da to 153df. For this reason, the interval I between the vibration suppressing portions 153da to 153df needs to be at least about 0.5 mm or more.

また、振動抑制部１５３ｄａと外部接続端子１３０ｄの外部接続部１３０ｄ２との間隔Ｉが狭すぎると、上記と同様に、この間隔Ｉに封止樹脂１６０が適切に充填されないおそれがある。この場合、樹脂ケース１５０に対する封止樹脂１６０の密着性が低下して、外部接続端子１３０ｄの外部接続部１３０ｄ２が延出する側面部１５４の隙間を十分に封止することができなくなる場合がある。すると、外部接続部１３０ｄ２が延出する側面部１５４の隙間から外部により水分が浸入してしまい、半導体装置２００の故障等が生じ、半導体装置２００の信頼性が低下してしまう。このため、振動抑制部１５３ｄａと外部接続端子１３０ｄの外部接続部１３０ｄ２との間に、（図７中横方向の）長さが、０．５ｍｍ程度以上のスペース１５６を設けることを必要とする。   In addition, if the interval I between the vibration suppressing portion 153da and the external connection portion 130d2 of the external connection terminal 130d is too narrow, the sealing resin 160 may not be properly filled in the interval I as described above. In this case, the adhesiveness of the sealing resin 160 to the resin case 150 is lowered, and the gap between the side surface portions 154 where the external connection portions 130d2 of the external connection terminals 130d extend may not be sufficiently sealed. . Then, moisture enters from the outside through the gap of the side surface portion 154 from which the external connection portion 130d2 extends, resulting in a failure of the semiconductor device 200 and the reliability of the semiconductor device 200. For this reason, it is necessary to provide a space 156 having a length (in the horizontal direction in FIG. 7) of about 0.5 mm or more between the vibration suppressing portion 153da and the external connection portion 130d2 of the external connection terminal 130d.

なお、外部接続端子１３０ａ〜１３０ｃ，１３０ｅに対して溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｇにも、上記同様に、複数の振動抑制部を配置することが可能である。
このように半導体装置２００では、複数の振動抑制部が、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に、少なくとも、０．５ｍｍ程度以上の間隔Ｉを空けてそれぞれ備えられる。 In addition, it is possible to arrange | position a some vibration suppression part also to the groove part 152a, 152b, 152d, 152g with respect to the external connection terminals 130a-130c, 130e similarly to the above.
As described above, in the semiconductor device 200, the plurality of vibration suppressing portions are at least 0 within the range of the groove portions 152a, 152b, 152d, 152f, and 152g adjacent to the internal connection portions 130a1 to 130e1 of the external connection terminals 130a to 130e. Each is provided with an interval I of about 5 mm or more.

これにより、ワイヤ１４０ａ〜１４０ｄを外部接続端子１３０ａ〜１３０ｅに超音波接合する際の超音波の振動に伴う外部接続端子１３０ａ〜１３０ｅの振動を確実に抑制しつつ、樹脂ケース１５０に対する封止樹脂１６０の密着面積の減少を抑制することができる。このため、これにより、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを確実に接合することができ、樹脂ケース１５０に対する封止樹脂１６０の密着性の低下を抑制することができる。   Accordingly, the sealing resin 160 for the resin case 150 is reliably suppressed while suppressing the vibration of the external connection terminals 130a to 130e due to the ultrasonic vibration when the wires 140a to 140d are ultrasonically bonded to the external connection terminals 130a to 130e. It is possible to suppress a decrease in the adhesion area. For this reason, this makes it possible to reliably bond the wires 140a to 140e to the internal connection portions 130a1 to 130e1 of the external connection terminals 130a to 130e, and to suppress a decrease in the adhesion of the sealing resin 160 to the resin case 150. Can do.

また、このような振動抑制部は、外部接続端子１３０ａ〜１３０ｅの外部接続部１３０ａ２〜１３０ｅ２から、少なくとも、０．５ｍｍ程度以上の間隔Ｉを空けて上記範囲内に備えられる。   Moreover, such a vibration suppression part is provided in the said range at intervals of about 0.5 mm or more from the external connection parts 130a2-130e2 of the external connection terminals 130a-130e.

なお、第２の実施の形態では外部接続端子１３０ａ〜１３０ｄの厚さを０．５ｍｍとし、間隔Ｉを０．５ｍｍ以上空けているがこれに限定されるものでなく、間隔Ｉが外部接続端子１３０ａ〜１３０ｄの厚さ以上であれば、溝部１５２ａ〜１５２ｇ内に封止樹脂１６０を充填することができ、樹脂ケース１５０と封止樹脂１６０の密着性を保ち、水分の浸入を防止することができる。   In the second embodiment, the thickness of the external connection terminals 130a to 130d is 0.5 mm and the interval I is 0.5 mm or more. However, the present invention is not limited to this, and the interval I is the external connection terminal. If the thickness is 130a to 130d or more, the sealing resin 160 can be filled in the groove portions 152a to 152g, the adhesion between the resin case 150 and the sealing resin 160 can be maintained, and the intrusion of moisture can be prevented. it can.

これにより、外部接続端子１３０ａ〜１３０ｅの外部接続部１３０ａ２〜１３０ｅ２の溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｇに沿った外部接続部１３０ａ２〜１３０ｅ２の両側を確実に封止することができるようになる。このため、外部接続部１３０ａ２〜１３０ｅ２が延出する側面部１５４の隙間を塞ぐことができ、当該隙間に対する外部からの水分の浸入を防止することができる。   As a result, both sides of the external connection portions 130a2 to 130e2 along the grooves 152a, 152b, 152d, and 152g of the external connection portions 130a2 to 130e2 of the external connection terminals 130a to 130e can be reliably sealed. For this reason, the clearance gap between the side surface parts 154 from which the external connection portions 130a2 to 130e2 extend can be closed, and moisture from the outside can be prevented from entering the clearance.

したがって、半導体装置２００の信頼性の低下が抑制されるようになる。   Therefore, a decrease in the reliability of the semiconductor device 200 is suppressed.

１００，２００ 半導体装置
１１０ 積層基板
１１１ 絶縁板
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ 回路板
１１３ 金属板
１２０ａ，１２０ｂ 半導体素子
１２０ｃ 制御素子
１３０ａ，１３０ｂ，１３０ｃ，１３０ｄ，１３０ｅ 外部接続端子
１３０ａ１，１３０ｂ１，１３０ｃ１，１３０ｄ１，１３０ｅ１ 内部接続部
１３０ａ２，１３０ｂ２，１３０ｃ２，１３０ｄ２，１３０ｅ２ 外部接続部
１４０ａ，１４０ｂ，１４０ｃ，１４０ｄ，１４０ｅ ワイヤ
１５０ 樹脂ケース
１５１ 底面部
１５２ａ，１５２ｂ，１５２ｃ，１５２ｄ，１５２ｅ，１５２ｆ，１５２ｇ 溝部
１５３ａ，１５３ｂ，１５３ｃ，１５３ｄ，１５３ｅ，１５３ｄａ，１５３ｄｂ，１５３ｄｃ，１５３ｄｄ，１５３ｄｅ，１５３ｄｆ 振動抑制部
１５４ 側面部
１５５ 開口部
１５６ スペース
１６０ 封止樹脂
Ｄ 深さ
Ｗ 幅
Ｉ 間隔 100, 200 Semiconductor device 110 Multilayer substrate 111 Insulating plate 112a, 112b, 112c, 112d, 112e Circuit board 113 Metal plate 120a, 120b Semiconductor element 120c Control element 130a, 130b, 130c, 130d, 130e External connection terminal 130a1, 130b1, 130c1 , 130d1, 130e1 Internal connection part 130a2, 130b2, 130c2, 130d2, 130e2 External connection part 140a, 140b, 140c, 140d, 140e Wire 150 Resin case 151 Bottom surface part 152a, 152b, 152c, 152d, 152e, 152f, 152g Groove part 153a , 153b, 153c, 153d, 153e, 153da, 153db, 153dc, 153dd, 153de, 153df Vibration suppression unit 154 Side 155 Opening 156 Space 160 Sealing resin D Depth W Width I Interval

Claims (7)

絶縁板と、前記絶縁板上に配置された回路板と、を有する積層基板と、
中央部に形成された開口部に前記積層基板が配置された底面部と、前記底面部の周囲に沿って設けられた側面部と、前記底面部上に前記積層基板の周縁に対して平行に設けられ、前記回路板とワイヤで接続される内部接続部及び前記内部接続部に接続され、前記側面部から外部に延出する外部接続部を有する外部接続端子と、を備え、前記底面部の周縁に沿って前記外部接続部の両側に溝部が形成されたケースと、
前記溝部の、前記内部接続部に隣接する範囲内に形成された振動抑制部と、
を有する半導体装置。 A laminated substrate having an insulating plate and a circuit board disposed on the insulating plate;
A bottom surface portion in which the multilayer substrate is disposed in an opening formed in a central portion, a side surface portion provided along the periphery of the bottom surface portion, and on the bottom surface portion in parallel to the periphery of the multilayer substrate Provided with an internal connection portion connected to the circuit board with a wire and an external connection terminal connected to the internal connection portion and having an external connection portion extending from the side surface portion to the outside. A case in which grooves are formed on both sides of the external connection portion along the periphery;
A vibration suppressing portion formed in a range of the groove portion adjacent to the internal connection portion;
A semiconductor device. 前記ケース内に充填されて、前記積層基板、前記ワイヤ、前記外部接続端子の前記内部接続部を封止する封止樹脂、
をさらに有する請求項１記載の半導体装置。 A sealing resin that fills the case and seals the internal connection portion of the multilayer substrate, the wire, and the external connection terminal;
The semiconductor device according to claim 1, further comprising: 前記振動抑制部は、前記範囲内の、前記内部接続部に接続された前記ワイヤの接合箇所に対向する位置に備えられている、
請求項１または２に記載の半導体装置。 The vibration suppressing unit is provided in a position facing the bonding portion of the wire connected to the internal connection unit within the range.
The semiconductor device according to claim 1. 前記振動抑制部は、前記底面部に一体成形されている、
請求項１乃至３のいずれかに記載の半導体装置。 The vibration suppressing portion is integrally formed with the bottom surface portion.
The semiconductor device according to claim 1. 前記振動抑制部の上面は、前記内部接合部の上面以上、前記側面部の上面以下である、
請求項１乃至４のいずれかに記載の半導体装置。 The upper surface of the vibration suppressing portion is not less than the upper surface of the internal joint portion and not more than the upper surface of the side surface portion.
The semiconductor device according to claim 1. 複数の前記振動抑制部が、前記範囲内に第１間隔を空けてそれぞれ備えられている、
請求項１乃至５のいずれかに記載の半導体装置。 A plurality of the vibration suppression units are respectively provided with a first interval in the range,
The semiconductor device according to claim 1. 前記振動抑制部は、前記外部接続部から第２間隔を空けて前記範囲内に備えられている、
請求項６記載の半導体装置。 The vibration suppression unit is provided in the range with a second interval from the external connection unit,
The semiconductor device according to claim 6.
JP2016090030A 2016-04-28 2016-04-28 Semiconductor device Active JP6701926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016090030A JP6701926B2 (en) 2016-04-28 2016-04-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016090030A JP6701926B2 (en) 2016-04-28 2016-04-28 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2017199818A true JP2017199818A (en) 2017-11-02
JP6701926B2 JP6701926B2 (en) 2020-05-27

Family

ID=60239594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016090030A Active JP6701926B2 (en) 2016-04-28 2016-04-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6701926B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150022A (en) * 2019-03-11 2020-09-17 富士電機株式会社 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996662A (en) * 2013-02-15 2014-08-20 富士电机株式会社 Semiconductor device
US20150279752A1 (en) * 2014-04-01 2015-10-01 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device and the semiconductor device
WO2015166696A1 (en) * 2014-04-30 2015-11-05 富士電機株式会社 Semiconductor module and method for manufacturing same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996662A (en) * 2013-02-15 2014-08-20 富士电机株式会社 Semiconductor device
US20140231975A1 (en) * 2013-02-15 2014-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP2014157925A (en) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd Semiconductor device
US20150279752A1 (en) * 2014-04-01 2015-10-01 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device and the semiconductor device
CN104979221A (en) * 2014-04-01 2015-10-14 富士电机株式会社 Method for manufacturing semiconductor device and semiconductor device
JP2015201611A (en) * 2014-04-01 2015-11-12 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device
WO2015166696A1 (en) * 2014-04-30 2015-11-05 富士電機株式会社 Semiconductor module and method for manufacturing same
CN105684147A (en) * 2014-04-30 2016-06-15 富士电机株式会社 Semiconductor module and method for manufacturing same
US20160254215A1 (en) * 2014-04-30 2016-09-01 Fuji Electric Co., Ltd. Semiconductor module and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150022A (en) * 2019-03-11 2020-09-17 富士電機株式会社 Semiconductor device
JP7318238B2 (en) 2019-03-11 2023-08-01 富士電機株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP6701926B2 (en) 2020-05-27

Similar Documents

Publication Publication Date Title
JP6233507B2 (en) Power semiconductor modules and composite modules
JP4254527B2 (en) Semiconductor device
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP6500567B2 (en) Semiconductor device
JP6398270B2 (en) Semiconductor device
JPWO2012053205A1 (en) Semiconductor device and manufacturing method thereof
JPH09260550A (en) Semiconductor device
JP6149932B2 (en) Semiconductor device
JP4349364B2 (en) Semiconductor device
JP6813259B2 (en) Semiconductor device
JPWO2020121680A1 (en) Semiconductor device
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP2003273319A (en) Electronic circuit device having semiconductor with electrode on both side and method for manufacturing electronic circuit device
KR101766082B1 (en) Power module
JP6701926B2 (en) Semiconductor device
JP2021072329A (en) Power semiconductor device
JP2017038019A (en) Semiconductor device
JP5056105B2 (en) Semiconductor device and manufacturing method thereof
WO2021029150A1 (en) Semiconductor device
JP6347323B2 (en) Semiconductor device
JP2017069351A (en) Semiconductor device
JP2021082794A (en) Electronic component and electronic device
JP2016004792A (en) Semiconductor device, method of manufacturing the same, and equipment
JPWO2019021507A1 (en) Semiconductor device and semiconductor module
KR20130004395U (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191206

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6701926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250