JP2017187973A - 並列処理装置及び通信制御方法 - Google Patents
並列処理装置及び通信制御方法 Download PDFInfo
- Publication number
- JP2017187973A JP2017187973A JP2016077292A JP2016077292A JP2017187973A JP 2017187973 A JP2017187973 A JP 2017187973A JP 2016077292 A JP2016077292 A JP 2016077292A JP 2016077292 A JP2016077292 A JP 2016077292A JP 2017187973 A JP2017187973 A JP 2017187973A
- Authority
- JP
- Japan
- Prior art keywords
- node
- rdma
- communication
- communication interface
- transfer data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
- H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/16—Threshold monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/28—DMA
Abstract
【解決手段】並列処理装置1は、ノード11、ノード12及びノード13を有する。ノード11は、所定データのRDMA通信を開始させ、RDMA通信の応答を受信するプロセッサ111と、プロセッサ111による所定データのRDMA通信の開始を受けて、RDMAによる所定データの送信を指示するRDMA通信要求を送信する通信インタフェース113とを備える。ノード12は、所定データが格納されたメモリ122と、通信インタフェース113から送信されたRDMA通信要求を受信し、メモリ122に格納された所定データをRDMAでノード13へ送信する通信インタフェース123とを備える。ノード13は、メモリ132と、通信インタフェース123によりRDMAで送信された所定データを受信しメモリ132に格納し、RDMA通信の応答を作成し送信する通信インタフェース133とを備える。
【選択図】図1
Description
11〜18 ノード
20 管理装置
30 ネットワーク
111,121,131 プロセッサ
112,122,132 メモリ
113,123,133 通信インタフェース
Claims (4)
- 第1情報処理装置、第2情報処理装置及び第3情報処理装置を有する並列処理装置であって、
前記第1情報処理装置は、
所定データのRDMA通信を開始させ、前記RDMA通信の応答を受信するデータ転送制御部と、
前記データ転送制御部による前記所定データの前記RDMA通信の開始を受けて、前記RDMA通信による前記所定データの送信を指示するRDMA通信要求を送信する転送指示部とを備え、
前記第2情報処理装置は、
前記所定データが格納された第1メモリと、
前記データ転送制御部から送信された前記RDMA通信要求を受信し、前記第1メモリに格納された前記所定データを前記RDMA通信で前記第3情報処理装置へ送信するデータ送信部とを備え、
前記第3情報処理装置は、
第2メモリと、
前記データ送信部により前記RDMA通信で送信された前記所定データを受信し前記第2メモリに格納し、前記RDMA通信の前記応答を作成し送信する受信処理部とを備えた
ことを特徴とする並列処理装置。 - 前記データ送信部は、前記受信処理部から送信された前記応答を取得し、前記転送指示部へ転送し、
前記転送指示部は、前記データ送信部により転送された前記応答を受信し、前記データ転送制御部へ送信し、
前記データ転送制御部は、前記転送指示部から送信された前記応答を受信する
ことを特徴とする請求項1に記載の並列処理装置。 - 前記転送指示部は、前記受信処理部から送信された前記応答を、他の情報処理装置を介さずに前記受信処理部から受信し、前記データ転送制御部へ送信し
前記データ転送制御部は、前記転送指示部が送信した前記所定データの前記応答を前記RDMA通信の応答として受信する
ことを特徴とする請求項1に記載の並列処理装置。 - 第1情報処理装置、第2情報処理装置及び第3情報処理装置を用いた通信制御方法であって、
前記第1情報処理装置に、
所定データのRDMA通信を開始させ、
前記RDMA通信による前記所定データの送信を指示するRDMA通信要求を送信させ、
前記第2情報処理装置に、
前記第1情報処理装置から送信された前記RDMA通信要求を受信させ、
自装置が有する第1メモリに格納された前記所定データを前記RDMA通信で前記第3情報処理装置へ送信させ、
前記第3情報処理装置に、
前記第2情報処理装置から前記RDMA通信で送信された前記所定データを受信させ、
受信した前記所定データを自装置が有する第2メモリに格納させ、
前記所定データの受信の応答を送信させ、
前記第1情報処理装置に、
前記応答を受信させる
ことを特徴とする通信制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016077292A JP6740683B2 (ja) | 2016-04-07 | 2016-04-07 | 並列処理装置及び通信制御方法 |
CN201710145981.2A CN107273318A (zh) | 2016-04-07 | 2017-03-13 | 并行处理设备和通信控制方法 |
US15/459,290 US20170295237A1 (en) | 2016-04-07 | 2017-03-15 | Parallel processing apparatus and communication control method |
EP17161704.6A EP3229145A1 (en) | 2016-04-07 | 2017-03-17 | Parallel processing apparatus and communication control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016077292A JP6740683B2 (ja) | 2016-04-07 | 2016-04-07 | 並列処理装置及び通信制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017187973A true JP2017187973A (ja) | 2017-10-12 |
JP6740683B2 JP6740683B2 (ja) | 2020-08-19 |
Family
ID=58398037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016077292A Active JP6740683B2 (ja) | 2016-04-07 | 2016-04-07 | 並列処理装置及び通信制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20170295237A1 (ja) |
EP (1) | EP3229145A1 (ja) |
JP (1) | JP6740683B2 (ja) |
CN (1) | CN107273318A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112822299B (zh) * | 2021-04-19 | 2021-07-13 | 北京易捷思达科技发展有限公司 | 基于rdma的数据传输方法、装置及电子设备 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4192416B2 (ja) | 2000-06-08 | 2008-12-10 | 株式会社日立製作所 | 計算機システムおよびそのデータ転送方法 |
US7565454B2 (en) * | 2003-07-18 | 2009-07-21 | Microsoft Corporation | State migration in multiple NIC RDMA enabled devices |
US7543037B2 (en) * | 2003-12-02 | 2009-06-02 | International Business Machines Corporation | RDMA completion and retransmit system and method |
US20060075057A1 (en) * | 2004-08-30 | 2006-04-06 | International Business Machines Corporation | Remote direct memory access system and method |
US7478138B2 (en) * | 2004-08-30 | 2009-01-13 | International Business Machines Corporation | Method for third party, broadcast, multicast and conditional RDMA operations |
US20070041383A1 (en) * | 2005-04-05 | 2007-02-22 | Mohmmad Banikazemi | Third party node initiated remote direct memory access |
US8458280B2 (en) * | 2005-04-08 | 2013-06-04 | Intel-Ne, Inc. | Apparatus and method for packet transmission over a high speed network supporting remote direct memory access operations |
US7571259B2 (en) * | 2006-05-02 | 2009-08-04 | Broadcom Corporation | Apparatus and methods for efficient insertion and removal of MPA markers and RDMA CRC digest |
JP2008097273A (ja) | 2006-10-11 | 2008-04-24 | Fujitsu Ltd | ネットワークインタフェース装置、ネットワークインタフェース制御方法、情報処理装置、データ転送方法 |
US7773618B2 (en) * | 2006-11-08 | 2010-08-10 | Sicortex, Inc. | System and method for preventing deadlock in richly-connected multi-processor computer system using dynamic assignment of virtual channels |
US20100017513A1 (en) * | 2008-07-16 | 2010-01-21 | Cray Inc. | Multiple overlapping block transfers |
US9396021B2 (en) * | 2008-12-16 | 2016-07-19 | International Business Machines Corporation | Techniques for dynamically assigning jobs to processors in a cluster using local job tables |
US8103809B1 (en) * | 2009-01-16 | 2012-01-24 | F5 Networks, Inc. | Network devices with multiple direct memory access channels and methods thereof |
JP2010218364A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | 情報処理システム、通信制御装置および方法 |
US8688798B1 (en) * | 2009-04-03 | 2014-04-01 | Netapp, Inc. | System and method for a shared write address protocol over a remote direct memory access connection |
KR101694977B1 (ko) * | 2010-12-17 | 2017-01-11 | 한국전자통신연구원 | 통합 메모리 서비스를 위한 소프트웨어 구조 및 이 소프트웨어 구조를 이용한 통합 메모리 서비스 제공 방법 |
US8490113B2 (en) * | 2011-06-24 | 2013-07-16 | International Business Machines Corporation | Messaging in a parallel computer using remote direct memory access (‘RDMA’) |
US20120331243A1 (en) * | 2011-06-24 | 2012-12-27 | International Business Machines Corporation | Remote Direct Memory Access ('RDMA') In A Parallel Computer |
US8832216B2 (en) * | 2011-08-31 | 2014-09-09 | Oracle International Corporation | Method and system for conditional remote direct memory access write |
US10474625B2 (en) * | 2012-01-17 | 2019-11-12 | International Business Machines Corporation | Configuring compute nodes in a parallel computer using remote direct memory access (‘RDMA’) |
JP5891881B2 (ja) * | 2012-03-19 | 2016-03-23 | 富士ゼロックス株式会社 | 情報処理装置及び情報処理プログラム |
WO2013154541A1 (en) * | 2012-04-10 | 2013-10-17 | Intel Corporation | Remote direct memory access with reduced latency |
US9063928B2 (en) * | 2012-07-12 | 2015-06-23 | International Business Machines Corporation | Processing data packets from a receive queue in a remote direct memory access device |
US9378179B2 (en) * | 2012-11-21 | 2016-06-28 | International Business Machines Corporation | RDMA-optimized high-performance distributed cache |
US9176911B2 (en) * | 2012-12-11 | 2015-11-03 | Intel Corporation | Explicit flow control for implicit memory registration |
US9313274B2 (en) * | 2013-09-05 | 2016-04-12 | Google Inc. | Isolating clients of distributed storage systems |
US8996741B1 (en) * | 2013-09-25 | 2015-03-31 | International Business Machiness Corporation | Event driven remote direct memory access snapshots |
US9525734B2 (en) * | 2013-10-30 | 2016-12-20 | Annapurna Labs Ltd. | Hybrid remote direct memory access |
US9495325B2 (en) * | 2013-12-30 | 2016-11-15 | International Business Machines Corporation | Remote direct memory access (RDMA) high performance producer-consumer message processing |
US10484472B2 (en) * | 2015-07-31 | 2019-11-19 | Netapp, Inc. | Methods and systems for efficiently moving data between nodes in a cluster |
US9898439B2 (en) * | 2015-09-28 | 2018-02-20 | International Business Machines Corporation | Optimizing remote direct memory access (RDMA) with cache aligned operations |
US20170155717A1 (en) * | 2015-11-30 | 2017-06-01 | Intel Corporation | Direct memory access for endpoint devices |
-
2016
- 2016-04-07 JP JP2016077292A patent/JP6740683B2/ja active Active
-
2017
- 2017-03-13 CN CN201710145981.2A patent/CN107273318A/zh active Pending
- 2017-03-15 US US15/459,290 patent/US20170295237A1/en not_active Abandoned
- 2017-03-17 EP EP17161704.6A patent/EP3229145A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20170295237A1 (en) | 2017-10-12 |
JP6740683B2 (ja) | 2020-08-19 |
EP3229145A1 (en) | 2017-10-11 |
CN107273318A (zh) | 2017-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204070B2 (en) | Method, device, system and storage medium for implementing packet transmission in PCIE switching network | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
JP6048505B2 (ja) | 並列計算機、ノード装置、及び並列計算機の制御方法 | |
US8204054B2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
JP5629954B2 (ja) | 少なくとも部分的なフレーム送信に対して割り込みが可能な装置、方法、およびプログラム | |
US20090198956A1 (en) | System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture | |
US20120221669A1 (en) | Communication method for parallel computing, information processing apparatus and computer readable recording medium | |
US20110010522A1 (en) | Multiprocessor communication protocol bridge between scalar and vector compute nodes | |
JP2008228150A (ja) | スイッチ装置及びフレーム交換方法とそのプログラム | |
US20230421451A1 (en) | Method and system for facilitating high availability in a multi-fabric system | |
JP5477112B2 (ja) | ネットワークシステムの試験方法 | |
JP6740683B2 (ja) | 並列処理装置及び通信制御方法 | |
JP4415391B2 (ja) | データをネットワークに送信する方法及び装置並びにデータをネットワークから受信する方法及び装置 | |
CN113179228B (zh) | 一种提高交换机堆叠可靠性的方法、装置、设备及介质 | |
US11444886B1 (en) | Out of order packet buffer selection | |
US10735310B2 (en) | Controller, method for adjusting flow rule, and network communication system | |
JP4122328B2 (ja) | 伝送装置 | |
US10681145B1 (en) | Replication in a protocol offload network interface controller | |
JP5331897B2 (ja) | 通信方法、情報処理装置及びプログラム | |
JP2010086227A (ja) | 計算機間相互結合網における通信経路の冗長化と切り替え方法、この方法を実現するサーバ装置、そのサーバモジュール、および、そのプログラム | |
CN112073162A (zh) | 用于运行冗余的自动化系统的方法 | |
CN111698151A (zh) | 路由信息管理方法、装置及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6740683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |