JP2017174641A - Manufacturing method for display device - Google Patents

Manufacturing method for display device Download PDF

Info

Publication number
JP2017174641A
JP2017174641A JP2016059658A JP2016059658A JP2017174641A JP 2017174641 A JP2017174641 A JP 2017174641A JP 2016059658 A JP2016059658 A JP 2016059658A JP 2016059658 A JP2016059658 A JP 2016059658A JP 2017174641 A JP2017174641 A JP 2017174641A
Authority
JP
Japan
Prior art keywords
layer
terminal
substrate
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016059658A
Other languages
Japanese (ja)
Inventor
繁雄 池田
Shigeo Ikeda
繁雄 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016059658A priority Critical patent/JP2017174641A/en
Publication of JP2017174641A publication Critical patent/JP2017174641A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To expose a terminal electrode in a display device without damaging the terminal electrode.SOLUTION: A manufacturing method for a display device including a pixel part and a terminal part includes: forming a terminal part including a terminal electrode on a first substrate; forming an organic resin layer in the terminal part; forming a pixel electrode in the pixel part; forming an organic layer on the pixel electrode; forming a counter electrode layer in a region including the pixel part and the terminal part; forming a sealing layer on the counter electrode layer in the region including the pixel part and the terminal part; irradiating the region where the organic resin layer is formed with laser light; separating the organic resin layer from the boundary with the terminal electrode; and removing the organic resin layer, the counter electrode layer, and the sealing layer to expose the terminal electrode.SELECTED DRAWING: Figure 10

Description

本発明の一実施形態は、端子部及び画素部を含む表示装置及び表示装置の製造方法に関する。   One embodiment of the present invention relates to a display device including a terminal portion and a pixel portion, and a method for manufacturing the display device.

電気器具及び電子機器に用いられる表示装置として、液晶の電気光学効果を利用した液晶表示装置や、有機エレクトロルミネセンス素子を用いた有機エレクトロルミネセンス表示装置が開発されている。これらの表示装置は、基板上に設けられた複数の画素によって表示画面が形成される。表示装置の各画素には、表示素子として、液晶素子又は有機エレクトロルミネセンス素子が設けられる。表示装置は、このような画素が配列する画素部を、トランジスタによって構成される画素回路及び駆動回路によって駆動することで、動画及び静止画を表示する。表示装置には映像信号、回路の動作を制御するタイミング信号、電力等が印加される端子部を含んでいる。   As display devices used in electric appliances and electronic devices, liquid crystal display devices using the electro-optic effect of liquid crystals and organic electroluminescence display devices using organic electroluminescence elements have been developed. In these display devices, a display screen is formed by a plurality of pixels provided on a substrate. Each pixel of the display device is provided with a liquid crystal element or an organic electroluminescence element as a display element. The display device displays a moving image and a still image by driving a pixel portion in which such pixels are arranged by a pixel circuit and a driving circuit including transistors. The display device includes a terminal portion to which a video signal, a timing signal for controlling the operation of the circuit, power, and the like are applied.

表示装置は、絶縁膜、半導体膜及び導電膜を積層し、またこれらの薄膜を所定の形状に成形することにより、トランジスタを始め、回路を形成する配線のパターンが作製される。この場合、端子部における各端子電極は、表示装置の外部に露出させる必要がある。そのため、画素部に設けられるトランジスタや表示素子とは異なる工程が必要とされる。具体的には、端子部における各端子電極の表面を、外面に露出させる工程が必要となる。   In a display device, an insulating film, a semiconductor film, and a conductive film are stacked, and these thin films are formed into a predetermined shape, whereby a wiring pattern including a transistor and a circuit is formed. In this case, each terminal electrode in the terminal portion needs to be exposed to the outside of the display device. Therefore, a process different from that of a transistor or a display element provided in the pixel portion is required. Specifically, a step of exposing the surface of each terminal electrode in the terminal portion to the outer surface is required.

例えば、特許文献1には、表示装置の製造工程において、端子部の上にレーザ除去層を設け、基板の全面を覆うパッシベーション膜を形成した後、パッシベーション膜で覆われた端子部のレーザ除去層にレーザ光を照射し、アブレーションを発生させて端子領域の端子電極を露出させる方法が開示されている。   For example, in Patent Document 1, in a manufacturing process of a display device, a laser removal layer is provided on a terminal portion, a passivation film covering the entire surface of the substrate is formed, and then the laser removal layer of the terminal portion covered with the passivation film is disclosed. A method of exposing a terminal electrode in a terminal region by irradiating a laser beam on the substrate to generate ablation is disclosed.

特開2004−165058号公報JP 2004-165058 A

しかしながら、特許文献1に開示された方法では、レーザ除去層にレーザ光を吸収させてアブレーションを生じさせているため、端子電極の表面にアブレーション後の異物が残り、接触抵抗が増加するおそれが生じる。また、レーザ除去層を確実に除去するために、レーザ光の出力を高くすると、端子電極にダメージを与えてしまうことが問題となる。また、レーザ除去層をアブレーションさせることで、異物が表示部に飛散して汚染されることが問題となる。   However, in the method disclosed in Patent Document 1, since the laser removal layer absorbs the laser beam to cause ablation, foreign matter after ablation remains on the surface of the terminal electrode, which may increase the contact resistance. . Further, if the output of the laser beam is increased in order to reliably remove the laser removal layer, there is a problem that the terminal electrode is damaged. In addition, the ablation of the laser removal layer causes a problem that foreign matters are scattered and contaminated on the display portion.

このような課題に鑑み、本発明の一実施形態は、表示装置に設けられる端子電極にダメージを与えることなく、また、端子電極の周辺領域を汚染することなく、端子電極を露出させることを目的の一つとする。   In view of such a problem, an embodiment of the present invention aims to expose a terminal electrode without damaging the terminal electrode provided in the display device and without contaminating a peripheral region of the terminal electrode. One of them.

本発明の一実施形態によれは、画素部と端子部を含む表示装置の製造方法であって、第1基板上に端子電極を含む端子部を形成し、端子部に有機樹脂層を形成し、画素部に画素電極を形成し、画素電極上に有機層を形成し、画素部及び端子部を含む領域に対向電極層を形成し、画素部及び端子部を含む領域に対向電極層上に封止層を形成し、有機樹脂層が形成された領域にレーザ光を照射して、有機樹脂層を端子電極との界面から剥離させ、有機樹脂層、対向電極層及び封止層を除去し端子電極を露出させる表示装置の製造方法が提供される。   According to one embodiment of the present invention, there is provided a method for manufacturing a display device including a pixel portion and a terminal portion, wherein a terminal portion including a terminal electrode is formed on a first substrate, and an organic resin layer is formed on the terminal portion. A pixel electrode is formed in the pixel portion, an organic layer is formed on the pixel electrode, a counter electrode layer is formed in a region including the pixel portion and the terminal portion, and a region including the pixel portion and the terminal portion is formed on the counter electrode layer. A sealing layer is formed, the region where the organic resin layer is formed is irradiated with laser light, the organic resin layer is peeled off from the interface with the terminal electrode, and the organic resin layer, the counter electrode layer, and the sealing layer are removed. A method for manufacturing a display device exposing a terminal electrode is provided.

本発明の一実施形態に係る表示装置の構成を示す斜視図である。It is a perspective view which shows the structure of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の構成を示す断面図である。It is sectional drawing which shows the structure of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の画素部の構成を示す断面図である。It is sectional drawing which shows the structure of the pixel part of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図であり、(A)は図5に対応する端子部の断面図であり、(B)は図6に対応する端子部の断面図を示す。FIG. 6 is a cross-sectional view illustrating a manufacturing process of a display device according to an embodiment of the present invention, (A) is a cross-sectional view of a terminal portion corresponding to FIG. 5, and (B) is a terminal portion corresponding to FIG. A cross-sectional view is shown. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図であり、(A)は図8に対応する端子部の断面図であり、(B)は図10に対応する端子部の断面図を示す。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention, (A) is sectional drawing of the terminal part corresponding to FIG. 8, (B) is the terminal part corresponding to FIG. A cross-sectional view is shown. 本発明の一実施形態に係る表示装置の製造工程を説明する平面図である。It is a top view explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係る表示装置の製造工程を説明するフローチャート図である。It is a flowchart figure explaining the manufacturing process of the display apparatus which concerns on one Embodiment of this invention.

以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号(又は数字の後にa、bなどを付した符号)を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes and should not be construed as being limited to the description of the embodiments exemplified below. In order to clarify the description, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part as compared to actual aspects, but are merely examples and limit the interpretation of the present invention. It is not a thing. In addition, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals (or reference numerals with a, b, etc. added to the numerals), and detailed description will be given. It may be omitted as appropriate. In addition, the letters “first” and “second” attached to each element are convenient signs used to distinguish each element, and have no meaning unless otherwise specified. .

本明細書において、ある部材又は領域が他の部材又は領域の「上に(又は下に)」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上(又は直下)にある場合のみでなく他の部材又は領域の上方(又は下方)にある場合を含み、すなわち、他の部材又は領域の上方(又は下方)において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、第1基板に対して第2基板が配置される側を「上」又は「上方」といい、その逆を「下」又は「下方」として説明する。   In this specification, when a certain member or region is “on (or below)” another member or region, this is directly above (or directly below) the other member or region unless otherwise specified. Including not only in some cases but also above (or below) other members or regions, that is, when other components are included above (or below) other members or regions . In the following description, unless otherwise specified, in a cross-sectional view, the side on which the second substrate is disposed with respect to the first substrate is referred to as “upper” or “upper”, and vice versa. This will be described as “downward”.

本明細書において説明される第1基板は、少なくとも平面状の一主面を有し、この一主面上に絶縁層、半導体層及び導電層の各層、あるいはトランジスタ及び表示素子等の各素子が設けられる。以下の説明では、断面視において、第1基板の一主面を基準とし、第1基板に対して「上」、「上層」、「上方」又は「上面」として説明する場合には、特に断りのない限り、第1基板の一主面を基準にして述べるものとする。   The first substrate described in this specification has at least one planar main surface, and each element such as an insulating layer, a semiconductor layer, and a conductive layer, or a transistor and a display element is formed on the one main surface. Provided. In the following description, in the cross-sectional view, when it is described as “upper”, “upper layer”, “upper” or “upper surface” with respect to the first main surface of the first substrate as a reference, it is particularly refused. Unless stated otherwise, the description will be made with reference to one main surface of the first substrate.

1 表示装置の構成
図1は、本発明の一実施形態に係る表示装置100の斜視図を示す。表示装置100は、第1基板102と封止材118を含む。第1基板102の第1面には、画素部104、駆動回路部106(ドライバIC105a、走査線駆動回路105b、スイッチ回路105c)及び端子部110が設けられる。画素部104は、複数の画素112が行方向及び列方向に配列される。端子部110は、複数の端子電極114が配置される。封止材118は、第1基板102の第1面側において、画素部104を覆うように配置される。端子部110は、第1基板102の端部に設けられ、封止材118の外側に配置される。また、駆動回路部106のうち、ドライバIC105aは、封止部材の外側に配置される。
1 Configuration of Display Device FIG. 1 is a perspective view of a display device 100 according to an embodiment of the present invention. The display device 100 includes a first substrate 102 and a sealing material 118. On the first surface of the first substrate 102, a pixel portion 104, a drive circuit portion 106 (a driver IC 105a, a scanning line drive circuit 105b, a switch circuit 105c), and a terminal portion 110 are provided. In the pixel portion 104, a plurality of pixels 112 are arranged in the row direction and the column direction. In the terminal portion 110, a plurality of terminal electrodes 114 are arranged. The sealing material 118 is disposed on the first surface side of the first substrate 102 so as to cover the pixel portion 104. The terminal part 110 is provided at the end of the first substrate 102 and is disposed outside the sealing material 118. Further, in the drive circuit unit 106, the driver IC 105a is disposed outside the sealing member.

駆動回路部106の各回路(ドライバIC105a、走査線駆動回路105b、スイッチ回路105c)を動作させる信号は、端子部110の端子電極114を介して入力される。端子電極114導電性の電極表面が露出し、異方性導電層によってフレキシブルプリント回路基板116と接続される。フレキシブルプリント回路基板116は、表示装置100と他の機能回路又は外部機器とを接続する。   A signal for operating each circuit (driver IC 105 a, scanning line drive circuit 105 b, switch circuit 105 c) of the drive circuit unit 106 is input via the terminal electrode 114 of the terminal unit 110. The electrode surface of the conductive electrode 114 is exposed and is connected to the flexible printed circuit board 116 by an anisotropic conductive layer. The flexible printed circuit board 116 connects the display device 100 to another functional circuit or an external device.

第1基板102は、ガラス基板又は有機樹脂基板が用いられる。有機樹脂基板としては、例えば、ポリイミド基板が用いられる。有機樹脂基板は、板厚を数マイクロメートルから数十マイクロメートルにすることができ、可撓性を有するシートディスプレイを実現することが可能となる。封止材118は、第1基板102と同様にガラス基板、有機樹脂基板によって形成される。また、封止材118は、第1基板のような板状の部材に代えて、有機樹脂層と無機層を交互に積層させた積層体によって形成される。   As the first substrate 102, a glass substrate or an organic resin substrate is used. For example, a polyimide substrate is used as the organic resin substrate. The organic resin substrate can have a thickness of several micrometers to several tens of micrometers, and a flexible sheet display can be realized. The sealing material 118 is formed of a glass substrate or an organic resin substrate similarly to the first substrate 102. Further, the sealing material 118 is formed by a laminated body in which organic resin layers and inorganic layers are alternately laminated instead of a plate-like member such as the first substrate.

第1基板102上に設けられる画素部104及び端子部110は、各領域を個別に作製するのではなく、同じ工程の中で作製される。例えば、画素部104に含まれるある配線を形成する導電層と、端子部110の端子電極114の少なくとも一部を構成する導電層とは、同じ導電膜を加工することによって作製される。   The pixel portion 104 and the terminal portion 110 provided on the first substrate 102 are manufactured in the same process, rather than manufacturing each region individually. For example, the conductive layer that forms a certain wiring included in the pixel portion 104 and the conductive layer that forms at least part of the terminal electrode 114 of the terminal portion 110 are manufactured by processing the same conductive film.

図2は、表示装置100の断面構造を示す。また、図3は画素部104における画素112の詳細を説明する断面図を示す。以下の説明では、図2及び図3を適宜参照して説明する。   FIG. 2 shows a cross-sectional structure of the display device 100. FIG. 3 is a cross-sectional view illustrating details of the pixel 112 in the pixel portion 104. The following description will be given with reference to FIGS. 2 and 3 as appropriate.

図2で示すように、表示装置100は、画素部104、駆動回路部106、封止部108及び端子部110を含む。駆動回路部106は、回路領域107a及び配線領域107bが含まれる。画素部104は、第1基板102上に、トランジスタ120、発光素子122、第1容量素子124、第2容量素子126が設けられる。これらの素子の詳細は、図3に示される。   As illustrated in FIG. 2, the display device 100 includes a pixel portion 104, a drive circuit portion 106, a sealing portion 108, and a terminal portion 110. The drive circuit unit 106 includes a circuit region 107a and a wiring region 107b. In the pixel portion 104, the transistor 120, the light emitting element 122, the first capacitor element 124, and the second capacitor element 126 are provided over the first substrate 102. Details of these elements are shown in FIG.

図3で示すように、発光素子122はトランジスタ120と電気的に接続される。トランジスタ120はゲートに印加される映像信号によってソース・ドレイン間を流れる電流が制御され、この電流によって発光素子122の発光輝度が制御される。第1容量素子124はトランジスタ120のゲート電圧を保持し、第2容量素子126は発光素子122に流れる電流量を調整するために設けられる。   As shown in FIG. 3, the light-emitting element 122 is electrically connected to the transistor 120. In the transistor 120, the current flowing between the source and the drain is controlled by a video signal applied to the gate, and the light emission luminance of the light emitting element 122 is controlled by this current. The first capacitor element 124 holds the gate voltage of the transistor 120, and the second capacitor element 126 is provided to adjust the amount of current flowing through the light emitting element 122.

第1基板102上の第1面には下地絶縁層128が設けられる。トランジスタ120は、下地絶縁層128上に設けられる。トランジスタ120は、半導体層130、ゲート絶縁層132、ゲート電極134が積層された構造を有する。半導体層130は、非晶質又は多結晶のシリコン、若しくは酸化物半導体等である。ソース・ドレイン電極138は、第1絶縁層136を介して、ゲート電極134の上層に設けられる。ソース・ドレイン電極138の上層には平坦化層としての第2絶縁層140が設けられる。第1絶縁層136は、酸化シリコン、窒化シリコン等の無機絶縁材料で形成され、第2絶縁層140は、ポリイミド、アクリル等の有機絶縁材料で形成される。   A base insulating layer 128 is provided on the first surface of the first substrate 102. The transistor 120 is provided over the base insulating layer 128. The transistor 120 has a structure in which a semiconductor layer 130, a gate insulating layer 132, and a gate electrode 134 are stacked. The semiconductor layer 130 is made of amorphous or polycrystalline silicon, an oxide semiconductor, or the like. The source / drain electrode 138 is provided on the gate electrode 134 with the first insulating layer 136 interposed therebetween. A second insulating layer 140 as a planarizing layer is provided on the source / drain electrode 138. The first insulating layer 136 is formed of an inorganic insulating material such as silicon oxide or silicon nitride, and the second insulating layer 140 is formed of an organic insulating material such as polyimide or acrylic.

第2絶縁層140の上面に発光素子122が設けられる。発光素子122は、トランジスタ120と電気的に接続される画素電極144と、有機層148及び対向電極層150とが積層された構造を有する。発光素子122は2端子素子であり、画素電極144と対向電極層150との間の電位を制御することで発光が制御される。また、第2絶縁層140上には、画素電極144の周縁部を覆い内側領域を露出するように、有機絶縁材料によるバンク層154が設けられる。対向電極層150は、有機層148の上面に設けられ、画素電極144上からバンク層154の上面部にかけて設けられる。なお、バンク層154は、画素電極144の周縁部を覆うと共に、画素電極144の端部で滑らかな段差を形成するために、有機樹脂材料で形成される。有機樹脂材料としては、アクリルやポリイミドなどが用いられる。   The light emitting element 122 is provided on the upper surface of the second insulating layer 140. The light-emitting element 122 has a structure in which a pixel electrode 144 electrically connected to the transistor 120, an organic layer 148, and a counter electrode layer 150 are stacked. The light-emitting element 122 is a two-terminal element, and light emission is controlled by controlling the potential between the pixel electrode 144 and the counter electrode layer 150. In addition, a bank layer 154 made of an organic insulating material is provided on the second insulating layer 140 so as to cover the periphery of the pixel electrode 144 and expose the inner region. The counter electrode layer 150 is provided on the upper surface of the organic layer 148 and is provided from the pixel electrode 144 to the upper surface portion of the bank layer 154. Note that the bank layer 154 is formed of an organic resin material so as to cover the peripheral edge of the pixel electrode 144 and form a smooth step at the end of the pixel electrode 144. As the organic resin material, acrylic, polyimide, or the like is used.

有機層148は、有機エレクトロルミネセンス材料などの発光材料を含む層である。有機層148は、低分子系又は高分子系の有機材料を用いて形成される。低分子系の有機材料を用いる場合、有機層148は発光性の有機材料を含む発光層に加え、当該発光層を挟むように正孔注入層や電子注入層、さらに正孔輸送層や電子輸送層等含んで構成されていてもよい。例えば、有機層148は、発光層をホール注入層と電子注入層とで挟んだ構造とすることができる。また、有機層148は、ホール注入層と電子注入層に加え、ホール輸送層、電子輸送層、ホールブロック層、電子ブロック層などを適宜付加されていていてもよい。   The organic layer 148 is a layer including a light emitting material such as an organic electroluminescent material. The organic layer 148 is formed using a low molecular weight or high molecular weight organic material. In the case of using a low molecular weight organic material, the organic layer 148 includes a light emitting layer containing a light emitting organic material, a hole injection layer, an electron injection layer, a hole transport layer, and an electron transport so as to sandwich the light emitting layer. You may be comprised including a layer etc. For example, the organic layer 148 can have a structure in which a light emitting layer is sandwiched between a hole injection layer and an electron injection layer. In addition to the hole injection layer and the electron injection layer, the organic layer 148 may include a hole transport layer, an electron transport layer, a hole block layer, an electron block layer, and the like as appropriate.

なお、本発明の一実施形態において、発光素子122は、有機層148で発光した光を対向電極層150側に放射する、いわゆるトップエミッション型の構造を有する。そのため、画素電極144は光反性を有することが好ましい。画素電極144は、アルミニウム(Al)、銀(Ag)等の光反射性の金属材料によって形成されることの他、正孔注入性に優れるITO(Indium Tin Oxide:酸化インジウムスズ)やIZO(Indium Zinc Oxide:酸化インジウム亜鉛)による透明導電層と、光反射性の金属層とが積層された構造を有していてもよい。   Note that in one embodiment of the present invention, the light-emitting element 122 has a so-called top emission structure in which light emitted from the organic layer 148 is emitted to the counter electrode layer 150 side. Therefore, the pixel electrode 144 preferably has photoreactivity. The pixel electrode 144 is formed of a light-reflective metal material such as aluminum (Al) or silver (Ag), and also has excellent hole injection properties such as ITO (Indium Tin Oxide) or IZO (Indium). A transparent conductive layer made of Zinc Oxide (indium zinc oxide) and a light reflective metal layer may be laminated.

対向電極層150は、有機層146で発光した光を透過させるため、透光性を有しかつ導電性を有するITO(酸化スズ添加酸化インジウム)やIZO(酸化インジウム・酸化亜鉛)等の透明導電膜で形成されていることが好ましい。   Since the counter electrode layer 150 transmits the light emitted from the organic layer 146, the transparent electrode such as ITO (tin oxide-added indium oxide) or IZO (indium oxide / zinc oxide) having translucency and conductivity is used. It is preferably formed of a film.

第1容量素子124は、ゲート絶縁層132を誘電体層として、半導体層130と第1容量電極135が重畳する領域に形成される。また、第2容量素子126は、画素電極144と、画素電極に重畳して設けられる第2容量電極141、及び画素電極144と第2容量電極141の間に設けられる第3絶縁層142を誘電体層として形成される。   The first capacitor element 124 is formed in a region where the semiconductor layer 130 and the first capacitor electrode 135 overlap with the gate insulating layer 132 as a dielectric layer. In addition, the second capacitor 126 dielectrics the pixel electrode 144, the second capacitor electrode 141 provided so as to overlap the pixel electrode, and the third insulating layer 142 provided between the pixel electrode 144 and the second capacitor electrode 141. It is formed as a body layer.

発光素子122の上には封止層152が設けられる。封止層152は、発光素子122に水分等が浸入することを防ぐために設けられる。封止層152としては、窒化シリコンや酸化アルミニウムなどの無機絶縁膜により透光性を有するものとすることが好ましい。また、封止層152は、当該無機絶縁膜と、アクリル、ポリイミド、エポキシ等の有機絶縁膜が積層された構造を有していてもよい。   A sealing layer 152 is provided over the light-emitting element 122. The sealing layer 152 is provided to prevent moisture and the like from entering the light emitting element 122. The sealing layer 152 preferably has a light-transmitting property using an inorganic insulating film such as silicon nitride or aluminum oxide. The sealing layer 152 may have a structure in which the inorganic insulating film and an organic insulating film such as acrylic, polyimide, or epoxy are stacked.

封止材118の有機層側には、カラーフィルタ層160及び遮光層162が設けられていてもよい。発光素子122から白色光が出射されるとき、カラーフィルタ層160を設けることによって、特定の波長帯域の光を画素112の出射光とすることができる。また、発光素子122から出射される光が特定の波長帯域の光(例えば、青色帯域、緑色帯域、赤色帯域)である場合、カラーフィルタ層160を、出射光に合わせて配置することで、画素112から出射される光の色純度を高めることができる。但し、有機層148が隣接する画素どうしで発光層に含まれる材料が異なるような場合は、図2及び図3で示すカラーフィルタ層160及び遮光層162は不要となる(図示せず)。   A color filter layer 160 and a light shielding layer 162 may be provided on the organic layer side of the sealing material 118. When white light is emitted from the light emitting element 122, the light of a specific wavelength band can be used as the emitted light of the pixel 112 by providing the color filter layer 160. In addition, when the light emitted from the light emitting element 122 is light in a specific wavelength band (for example, a blue band, a green band, and a red band), the color filter layer 160 is arranged in accordance with the emitted light, so that the pixel The color purity of the light emitted from 112 can be increased. However, when the organic layer 148 has different materials contained in the light emitting layer between adjacent pixels, the color filter layer 160 and the light shielding layer 162 shown in FIGS. 2 and 3 are not necessary (not shown).

図2において、駆動回路部106の回路領域107aは、トランジスタ121a、121bによって走査線駆動回路105b、スイッチ回路105cが形成される。例えば、トランジスタ121aはnチャネル型トランジスタであり、トランジスタ121bはpチャネル型トランジスタである。また、配線領域107bには、画素部104から対向電極層150が延伸している。   In FIG. 2, in a circuit region 107a of the driver circuit portion 106, a scanning line driver circuit 105b and a switch circuit 105c are formed by transistors 121a and 121b. For example, the transistor 121a is an n-channel transistor, and the transistor 121b is a p-channel transistor. Further, the counter electrode layer 150 extends from the pixel portion 104 to the wiring region 107b.

配線領域107bにおいて、第2絶縁層140を貫通する開口部164が設けられる。開口部164は、画素部104の少なくとも一辺に沿って設けられている。第2絶縁層140は、開口部164によって、画素部104側と第1基板102の端部側とに分断されている。また、バンク層154も開口部164によって、同様に分断されている。第2絶縁層140上の第3絶縁層142と、バンク層154の上面に設けられる対向電極層150は開口部164に沿って設けられる。すなわち、第3絶縁層142は、開口部164の側面(第2絶縁層140の側面)及び開口部164の底面(第1絶縁層136の上面)に沿って設けられる。   In the wiring region 107b, an opening 164 penetrating the second insulating layer 140 is provided. The opening 164 is provided along at least one side of the pixel portion 104. The second insulating layer 140 is divided into the pixel portion 104 side and the end portion side of the first substrate 102 by the opening 164. The bank layer 154 is similarly divided by the opening 164. The third insulating layer 142 on the second insulating layer 140 and the counter electrode layer 150 provided on the upper surface of the bank layer 154 are provided along the opening 164. That is, the third insulating layer 142 is provided along the side surface of the opening 164 (side surface of the second insulating layer 140) and the bottom surface of the opening 164 (upper surface of the first insulating layer 136).

このように、配線領域107bにおいて、有機絶縁材料で形成される第2絶縁層140及びバンク層154を開口部164によって分断し、開口部164の側面及び底面を被覆するように無機材料で形成される第3絶縁層142及び対向電極層150が配設されることで、封止構造が形成される。第3絶縁層142は、開口部164の底部において密接するように設けられる。このように有機絶縁材料で形成される第2絶縁層140及びバンク層154を、無機材料の層により挟み込むことで、封止部108側から画素部104への水分等の浸入を防ぐことができる。すなわち、この封止構造により、有機絶縁材料で形成される第2絶縁層140やバンク層154を通って、水分等が画素部104に領域に浸入することを防止している。第2絶縁層140及びバンク層154を分離する開口部164が設けられた領域は水分遮断領域172として機能させることができ、その構造を「水分遮断構造」ということができる。   As described above, in the wiring region 107b, the second insulating layer 140 and the bank layer 154 formed of an organic insulating material are divided by the opening 164, and are formed of an inorganic material so as to cover the side surface and the bottom surface of the opening 164. By providing the third insulating layer 142 and the counter electrode layer 150, a sealing structure is formed. The third insulating layer 142 is provided in close contact with the bottom of the opening 164. As described above, the second insulating layer 140 and the bank layer 154 formed of an organic insulating material are sandwiched between layers of an inorganic material, so that intrusion of moisture or the like from the sealing portion 108 side to the pixel portion 104 can be prevented. . That is, this sealing structure prevents moisture and the like from entering the region into the pixel portion 104 through the second insulating layer 140 and the bank layer 154 formed of an organic insulating material. The region provided with the opening 164 that separates the second insulating layer 140 and the bank layer 154 can function as a moisture blocking region 172, and the structure can be referred to as a “moisture blocking structure”.

駆動回路部106には、対向電極層150が下層の配線168と電気的に接続されるコンタクト部170が含まれていてもよい。対向電極層150は配線168接続されることで、所定の電位に制御される。なお、コンタクト部170において、第2絶縁層140上に設けられる配線168b及び第1絶縁層136上に設けられる配線168aによって接続を形成する場合には、第2絶縁層140にコンタクトホール167を設ける。   The drive circuit portion 106 may include a contact portion 170 in which the counter electrode layer 150 is electrically connected to the lower wiring 168. The counter electrode layer 150 is controlled to a predetermined potential by being connected to the wiring 168. Note that in the contact portion 170, when the connection is formed by the wiring 168 b provided on the second insulating layer 140 and the wiring 168 a provided on the first insulating layer 136, the contact hole 167 is provided in the second insulating layer 140. .

封止部108にはシール材158が設けられる。シール材158は第1基板102と封止材118とを接着している。シール材158により第1基板102と封止材118とで挟まれる領域は大気と遮断される。画素部104は、第1基板102、封止材118及びシール材158に挟まれた密閉空間に設けられる。なお、第1基板102と封止材118との間隙部には、充填材156が設けられていてもよい。   A sealing material 158 is provided in the sealing portion 108. The sealing material 158 bonds the first substrate 102 and the sealing material 118. A region sandwiched between the first substrate 102 and the sealing material 118 is blocked from the atmosphere by the sealing material 158. The pixel portion 104 is provided in a sealed space sandwiched between the first substrate 102, the sealing material 118, and the sealing material 158. Note that a filler 156 may be provided in a gap between the first substrate 102 and the sealing material 118.

端子部110は、端子電極114が設けられる。端子電極114は、第1端子層115a及び第2端子層115bを含む。第1端子層115aは、例えば、ソース・ドレイン電極138を形成する導電層と同じ層により設けられる。ソース・ドレイン電極138が、アルミニウム(Al)の上層側及び下層側にチタン(Ti)層を設けた積層構造を有する場合、第1端子層115aも同じ層構造を有する。また、第1端子層115aは、ゲート電極134と同じ導電層によって形成されていてもよい。第2端子層115bは、導電性の金属酸化物の被膜で形成される。例えば、第2端子層115bは、ITOやIZO等の透明導電膜で形成される。このような第2端子層115bは、第1端子層115aに比べて硬質であり、酸化しても導電性を有するので、端子電極114の表面層として好適に設けられる。   The terminal portion 110 is provided with a terminal electrode 114. The terminal electrode 114 includes a first terminal layer 115a and a second terminal layer 115b. The first terminal layer 115a is provided by the same layer as the conductive layer that forms the source / drain electrodes 138, for example. When the source / drain electrode 138 has a laminated structure in which a titanium (Ti) layer is provided on the upper layer side and the lower layer side of aluminum (Al), the first terminal layer 115a also has the same layer structure. The first terminal layer 115a may be formed of the same conductive layer as the gate electrode 134. The second terminal layer 115b is formed of a conductive metal oxide film. For example, the second terminal layer 115b is formed of a transparent conductive film such as ITO or IZO. Since the second terminal layer 115b is harder than the first terminal layer 115a and has conductivity even when oxidized, the second terminal layer 115b is preferably provided as a surface layer of the terminal electrode 114.

第1基板102上には、下地絶縁層128、ゲート絶縁層132、第1絶縁層136、第2絶縁層140、第3絶縁層142、対向電極層150及び封止層152が略全面に設けられるが、端子部110においては、少なくとも端子電極114の上層側に配置される、第2絶縁層140、第3絶縁層142、対向電極層150及び封止層152が除去された領域を含む。このような除去領域により、端子電極114は外面に露出される。   On the first substrate 102, a base insulating layer 128, a gate insulating layer 132, a first insulating layer 136, a second insulating layer 140, a third insulating layer 142, a counter electrode layer 150, and a sealing layer 152 are provided over substantially the entire surface. However, the terminal portion 110 includes a region where the second insulating layer 140, the third insulating layer 142, the counter electrode layer 150, and the sealing layer 152 are disposed at least on the upper layer side of the terminal electrode 114. Due to such a removal region, the terminal electrode 114 is exposed to the outer surface.

従来、端子電極114の上面を露出するには、第2絶縁層140、第3絶縁層142、対向電極層150及び封止層152の各層を、ウェットエッチングやドライエッチング等による処理により行われている。一方、本発明の一実施形態においては、このようなエッチング処理によらず、より簡便な方法で端子電極114を露出させている。以下、その詳細を表示装置100の製造工程に従って説明する。   Conventionally, in order to expose the upper surface of the terminal electrode 114, each of the second insulating layer 140, the third insulating layer 142, the counter electrode layer 150, and the sealing layer 152 is performed by a process such as wet etching or dry etching. Yes. On the other hand, in one embodiment of the present invention, the terminal electrode 114 is exposed by a simpler method regardless of the etching process. Hereinafter, the details will be described according to the manufacturing process of the display device 100.

2 表示装置の製造方法(第1の実施形態)
以下、図面を参照して、本発明の一実施形態に係る表示装置の製造方法を説明する。なお、以下に示す製造方法は、図2及び図3で説明される表示装置に対応するものである。
2. Manufacturing method of display device (first embodiment)
A method for manufacturing a display device according to an embodiment of the present invention will be described below with reference to the drawings. The manufacturing method described below corresponds to the display device described with reference to FIGS.

2−1 トランジスタ及び層間絶縁層の形成
図4は、第1基板102の第1面に、下地絶縁層128、画素部104のトランジスタ120(半導体層130、ゲート絶縁層132及びゲート電極134を含んで形成される)及び第1容量素子124(第1容量電極135、ゲート絶縁層132、ソース・ドレイン電極138によって形成される)、駆動回路部106のトランジスタ121a、121b、端子部110の第1端子層115a、第1絶縁層136、ソース・ドレイン電極138、第2絶縁層140が形成された段階を示す。画素部104のトランジスタ120と、駆動回路部106のトランジスタ121a、121bとは同じ構造を有している。また、端子部110の第1端子層115aは、第1絶縁層136上に、ソース・ドレイン電極138と同じ導電層で形成されている。第1端子層115aは、例えば、下層側かチタン(Ti)層、アルミニウム(Al)層、チタン層(Ti)の3層が積層された構造を有する。
2-1 Formation of Transistor and Interlayer Insulating Layer FIG. 4 shows a base insulating layer 128 and a transistor 120 (including a semiconductor layer 130, a gate insulating layer 132, and a gate electrode 134) of the pixel portion 104 on the first surface of the first substrate 102. And the first capacitor element 124 (formed by the first capacitor electrode 135, the gate insulating layer 132, and the source / drain electrode 138), the transistors 121a and 121b of the driver circuit portion 106, and the first of the terminal portion 110. A stage in which the terminal layer 115a, the first insulating layer 136, the source / drain electrodes 138, and the second insulating layer 140 are formed is shown. The transistor 120 in the pixel portion 104 and the transistors 121a and 121b in the driver circuit portion 106 have the same structure. The first terminal layer 115 a of the terminal portion 110 is formed of the same conductive layer as the source / drain electrode 138 on the first insulating layer 136. The first terminal layer 115a has, for example, a lower layer or a structure in which three layers of a titanium (Ti) layer, an aluminum (Al) layer, and a titanium layer (Ti) are stacked.

図4において示される第1絶縁層136は、単層又は複数の層で形成される。例えば、第1絶縁層136は、窒化シリコン膜と酸化シリコン膜とを積層して形成される。このような第1絶縁層136は、プラズマCVD法、スパッタリング法によって作製される。第1絶縁層136上に形成される第2絶縁層140は有機絶縁材料で形成される。有機絶縁材料としては、ポリエステル、ポリアミド、ポリイミド、ポリシロキサンなどの高分子材料を含むことが好ましい。第2絶縁層140は、このような有機絶縁材料を用い、スピンコート法、インクジェット法、ラミネート法、印刷法、ディップコーティング法、蒸着重合法等を用いて第1基板102の略全面に形成される。第2絶縁層140は、1マイクロメートル以上の厚みで形成することが好ましい。これにより、第2絶縁層140によってトランジスタ120等による凹凸が埋設され、平坦な表面を第1基板102上に形成することができる。   The first insulating layer 136 shown in FIG. 4 is formed of a single layer or a plurality of layers. For example, the first insulating layer 136 is formed by stacking a silicon nitride film and a silicon oxide film. Such a first insulating layer 136 is formed by a plasma CVD method or a sputtering method. The second insulating layer 140 formed on the first insulating layer 136 is formed of an organic insulating material. The organic insulating material preferably includes a polymer material such as polyester, polyamide, polyimide, or polysiloxane. The second insulating layer 140 is formed on substantially the entire surface of the first substrate 102 using such an organic insulating material and using a spin coating method, an inkjet method, a laminating method, a printing method, a dip coating method, a vapor deposition polymerization method, or the like. The The second insulating layer 140 is preferably formed with a thickness of 1 micrometer or more. Accordingly, unevenness due to the transistor 120 or the like is embedded by the second insulating layer 140, and a flat surface can be formed over the first substrate 102.

2−2 層間絶縁層の加工と端子電極の形成
図5は、画素部104において、第2絶縁層140上に第2容量電極141を形成し、第2絶縁層140を貫通しソース・ドレイン電極138に達するコンタクトホール166、開口部164を設ける段階を示す。なお、第1絶縁層136上に配線168aが設けられる場合には、第2絶縁層140にコンタクトホール167を形成する。第2絶縁層140は、コンタクトホール166の形成と同時に、端子部110において、第1端子層115aの上面を覆う部位も除去される。第2絶縁層140は、第1端子層115aの上面部を露出させ、側面部を覆うように加工されることが好ましい。なお、第2絶縁層140が感光性の有機絶縁材料で形成される場合には、第2絶縁層140の成膜後に、光露光工程行われ、現像及び焼成によってコンタクトホール166及び端子部110の除去パターンの形成が行われる。
2-2 Processing of Interlayer Insulating Layer and Formation of Terminal Electrode FIG. 5 shows that in the pixel portion 104, a second capacitor electrode 141 is formed on the second insulating layer 140, penetrates through the second insulating layer 140, and is a source / drain electrode. A step of providing a contact hole 166 and an opening 164 reaching 138 is shown. Note that in the case where the wiring 168 a is provided over the first insulating layer 136, the contact hole 167 is formed in the second insulating layer 140. At the same time as the formation of the contact hole 166, the second insulating layer 140 also removes the portion of the terminal portion 110 that covers the upper surface of the first terminal layer 115a. The second insulating layer 140 is preferably processed to expose the upper surface portion of the first terminal layer 115a and cover the side surface portion. When the second insulating layer 140 is formed of a photosensitive organic insulating material, a light exposure process is performed after the second insulating layer 140 is formed, and the contact hole 166 and the terminal portion 110 are formed by development and baking. A removal pattern is formed.

第3絶縁層142は、窒化シリコン膜又は酸化シリコン膜で作製される。第3絶縁層142は、プラズマCVD法やスパッタリング法により、成膜時にシャドーマスクを用いずに第1基板102の略全面に作製される。コンタクトホールの形成後に第3絶縁層142を形成すると、コンタクトホール166の底面が第3絶縁層142によって被覆されてしまう。この場合、第3絶縁層142にもコンタクトホール166と重畳する開口部169を設けることが好ましい。この開口部169の形成と同時に、第1端子層115aの上面に形成された第3絶縁層142を除去することができる。   The third insulating layer 142 is made of a silicon nitride film or a silicon oxide film. The third insulating layer 142 is formed on substantially the entire surface of the first substrate 102 by a plasma CVD method or a sputtering method without using a shadow mask at the time of film formation. If the third insulating layer 142 is formed after the contact hole is formed, the bottom surface of the contact hole 166 is covered with the third insulating layer 142. In this case, it is preferable that the third insulating layer 142 be provided with an opening 169 overlapping with the contact hole 166. Simultaneously with the formation of the opening 169, the third insulating layer 142 formed on the upper surface of the first terminal layer 115a can be removed.

図11(A)は、端子部110の断面図を示す。図11(A)で示すように、この段階で端子電極114は、第1端子層115aに上に、第2端子層115bが形成される。第2端子層115bは、第1端子層115aの上面にある第2絶縁層140が除去された後、形成されることが好ましい。第2端子層115bは、第2容量電極141と同じ導電層で形成されてもよいし、画素部104又は駆動回路部106に形成される他の配線又は電極と同じ導電層によって形成されてもよい。第2端子層115bは、ITOやIZO等の透明導電膜で形成されることが好ましい。   FIG. 11A shows a cross-sectional view of the terminal portion 110. As shown in FIG. 11A, at this stage, the terminal electrode 114 is formed with the second terminal layer 115b on the first terminal layer 115a. The second terminal layer 115b is preferably formed after the second insulating layer 140 on the upper surface of the first terminal layer 115a is removed. The second terminal layer 115b may be formed of the same conductive layer as the second capacitor electrode 141, or may be formed of the same conductive layer as other wirings or electrodes formed in the pixel portion 104 or the driver circuit portion 106. Good. The second terminal layer 115b is preferably formed of a transparent conductive film such as ITO or IZO.

以上までの段階によって、第1基板102上には、画素部104及び駆動回路部106にトランジスタを含む回路が形成され、端子部110においては端子電極114が形成される。   Through the above steps, a circuit including a transistor is formed in the pixel portion 104 and the driver circuit portion 106 over the first substrate 102, and a terminal electrode 114 is formed in the terminal portion 110.

以降の工程は、図15で示すように、端子電極114上への有機樹脂層117の形成(S201)、画素電極144の形成(S202)有機層の成膜(S203)、対向電極層の成膜(S204)、封止層の形成(S205)、封止材の取り付け(S206)、端子電極の露出処理(S207)が行われる。また、マザーガラス基板(大面積基板)を用いて表示パネルが多面取りされる場合には、ステップS206とS208との間に、マザーガラス基板の分断工程(S208)が行われる。   In the subsequent steps, as shown in FIG. 15, the organic resin layer 117 is formed on the terminal electrode 114 (S201), the pixel electrode 144 is formed (S202), the organic layer is formed (S203), and the counter electrode layer is formed. A film (S204), formation of a sealing layer (S205), attachment of a sealing material (S206), and terminal electrode exposure processing (S207) are performed. Further, when the display panel is multifaceted using a mother glass substrate (large area substrate), a mother glass substrate dividing step (S208) is performed between steps S206 and S208.

2−3 端子部における有機樹脂層の形成
図6は、端子部110に有機樹脂層117を設ける段階(S201)を示す。また、図11(B)は、この段階における端子部110の断面図を示す。有機樹脂層117は、端子電極114の全面を覆うように設けられる。有機樹脂層117は、有機樹脂材料の前駆体を含む溶液を第1基板に塗布し、露光及び現像処理により端子部110の領域に形成する。有機樹脂層117としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、エポキシ等有機樹脂材料が用いられる。これらの中でも、レーザ加工による剥離の容易性及び確実性の観点からポリイミドを用いることが好ましい。なお、有機樹脂層117は、後述するバンク層154と同時に形成してもよい。
2-3 Formation of Organic Resin Layer at Terminal Portion FIG. 6 shows a step of providing the organic resin layer 117 at the terminal portion 110 (S201). FIG. 11B is a cross-sectional view of the terminal portion 110 at this stage. The organic resin layer 117 is provided so as to cover the entire surface of the terminal electrode 114. The organic resin layer 117 is formed in the region of the terminal portion 110 by applying a solution containing a precursor of an organic resin material to the first substrate, and exposing and developing. As the organic resin layer 117, an organic resin material such as polyimide, polyamide, polyimide amide, acrylic, or epoxy is used. Among these, it is preferable to use polyimide from the viewpoint of ease of peeling by laser processing and certainty. The organic resin layer 117 may be formed simultaneously with the bank layer 154 described later.

2−4 画素電極の形成
図7は、画素電極144を形成する段階(S202)を示す。画素電極144は、発光素子122からの発光を第1基板102側に出射させる場合には透明導電膜として、ITOやIZO等の透明導電膜により形成する。また、本実施形態におけるように、発光素子122からの光を対向電極層150側に出射させる場合には、アルミニウム(Al)や銀(Ag)などの金属、あるいはこれらの合金を用いる。あるいは、これらの金属層と、導電性金属酸化物層との積層によって画素電極144を形成する。例えば、金属層を導電性金属酸化物層で挟んだ積層構造(例えばITO/Ag/ITO等)で画素電極144を作製する。また、画素電極144と第2容量電極141、及びこれらに挟まれる第3絶縁層142によって第2容量素子126が形成される。
2-4 Formation of Pixel Electrode FIG. 7 shows a step of forming the pixel electrode 144 (S202). The pixel electrode 144 is formed of a transparent conductive film such as ITO or IZO as a transparent conductive film when light emitted from the light emitting element 122 is emitted to the first substrate 102 side. Further, as in the present embodiment, when light from the light emitting element 122 is emitted to the counter electrode layer 150 side, a metal such as aluminum (Al) or silver (Ag), or an alloy thereof is used. Alternatively, the pixel electrode 144 is formed by stacking these metal layers and a conductive metal oxide layer. For example, the pixel electrode 144 is manufactured with a stacked structure (for example, ITO / Ag / ITO or the like) in which a metal layer is sandwiched between conductive metal oxide layers. In addition, the second capacitor element 126 is formed by the pixel electrode 144, the second capacitor electrode 141, and the third insulating layer 142 sandwiched therebetween.

また、駆動回路部106において、対向電極層150のコンタクト部170を形成するために、第2絶縁層140に形成されたコンタクトホール167において、配線168aと接続する配線168bを形成する。配線168bは、画素電極144と同じ導電層によって形成することができる。   In the driver circuit portion 106, in order to form the contact portion 170 of the counter electrode layer 150, a wiring 168b connected to the wiring 168a is formed in the contact hole 167 formed in the second insulating layer 140. The wiring 168b can be formed using the same conductive layer as the pixel electrode 144.

画素電極144を形成後、無機絶縁材料又は有機絶縁材料によってバンク層154を形成する。バンク層154は、画素電極144の端部及び第2絶縁層140に形成されたコンタクトホール166、167に起因する段差を埋設する。なお、このようなバンク層154は、隔壁又はリブとも呼ばれることがある。バンク層154は、アクリル、ポイミド等の第2絶縁層140で使用可能な材料を用いて形成することができる。バンク層154は、画素電極144、開口部164の底部、配線168bの上面を露出するように開口部が形成される。バンク層154の開口部の端部は、なだらかなテーパー形状となるのが好ましい。バンク層154の開口部の端部が急峻な勾配を有すると、後に形成される有機層148等の段差被覆性が悪くなり、不良の原因となりやすいためである。また、バンク層154は、端子部110において、端子電極114の上面には設けられないように形成する。すなわち、前述したように、バンク層154の開口部を形成するときに、端子電極114の上面部も開口されるようにバンク層154を形成する。   After the pixel electrode 144 is formed, the bank layer 154 is formed using an inorganic insulating material or an organic insulating material. The bank layer 154 buryes the steps due to the contact holes 166 and 167 formed in the end portion of the pixel electrode 144 and the second insulating layer 140. Such a bank layer 154 may also be referred to as a partition wall or a rib. The bank layer 154 can be formed using a material that can be used for the second insulating layer 140 such as acrylic or polyimide. The bank layer 154 is formed with an opening so as to expose the pixel electrode 144, the bottom of the opening 164, and the upper surface of the wiring 168b. The end of the opening of the bank layer 154 is preferably a gentle taper. This is because if the edge of the opening of the bank layer 154 has a steep gradient, the step coverage of the organic layer 148 or the like to be formed later is deteriorated, which tends to cause defects. The bank layer 154 is formed so as not to be provided on the upper surface of the terminal electrode 114 in the terminal portion 110. That is, as described above, when the opening of the bank layer 154 is formed, the bank layer 154 is formed so that the upper surface of the terminal electrode 114 is also opened.

2−5 有機層、対向電極層及び封止層の形成
図8は、有機層148、対向電極層150及び封止層152を形成する段階(S203,S204,S205)を示す。また、図12(A)は、この段階における端子部110の断面図を示す。
2-5 Formation of Organic Layer, Counter Electrode Layer, and Sealing Layer FIG. 8 shows the steps of forming the organic layer 148, the counter electrode layer 150, and the sealing layer 152 (S203, S204, S205). FIG. 12A is a cross-sectional view of the terminal portion 110 at this stage.

有機層148は、少なくとも画素電極144と重なるように形成する(S203)。例えば、有機層148は、真空蒸着法によりシャドーマスクを用い、端子部110には成膜されないように形成する。有機層148は、有機エレクトロルミネセンス材料を含む層であり、単層又は複数の層により形成される。例えば、有機層148は、キャリア注入層、キャリア輸送層、発光層、キャリア阻止層、励起子阻止層など適宜を組み合わせて形成される。なお、有機層148は、隣接する画素と発光層に含まれる材料が異なり、キャリア輸送層等の他の層が同じ構造を有するように形成してもよい。これにより、隣接する画素同士で異なる発光色を得ることができ、フルカラー表示が可能となる。逆に全ての画素において同一の有機層148を用いてもよい。この場合、例えば白色光を出射する有機層148を全ての画素に共有されるように形成してもよく、カラーフィルタなどを用いて各画素から取り出す光の波長を選択すればよい。   The organic layer 148 is formed so as to overlap at least the pixel electrode 144 (S203). For example, the organic layer 148 is formed so as not to be deposited on the terminal portion 110 using a shadow mask by a vacuum deposition method. The organic layer 148 is a layer containing an organic electroluminescent material, and is formed of a single layer or a plurality of layers. For example, the organic layer 148 is formed by appropriately combining a carrier injection layer, a carrier transport layer, a light emitting layer, a carrier blocking layer, an exciton blocking layer, and the like. Note that the organic layer 148 may be formed such that the materials included in the light-emitting layer and the adjacent pixels are different, and other layers such as a carrier transport layer have the same structure. Thereby, different emission colors can be obtained between adjacent pixels, and full color display is possible. Conversely, the same organic layer 148 may be used in all pixels. In this case, for example, the organic layer 148 that emits white light may be formed so as to be shared by all pixels, and the wavelength of light extracted from each pixel may be selected using a color filter or the like.

有機層148を形成した後、対向電極層150を形成する(S204)。対向電極層150は、透光性を有する導電層をスパッタリング法により成膜する。本実施形態において、発光素子122は対向電極層150側から光を出射するトップエミッション型であるため、対向電極層150の膜厚は均一であることが好ましい。本実施形態では、対向電極層150を形成するときに、被成膜面に異物が付着しないようにシャドーマスクを用いない方式を採用する。なお、シャドーマスクとは、金属又はセラミクスの部材に開口部が設けられた構造を有し、基板に近接又は当接して配置することで、開口部に被膜が成膜され、それ以外の領域には被膜が成膜されないように遮蔽するマスクである。   After the organic layer 148 is formed, the counter electrode layer 150 is formed (S204). As the counter electrode layer 150, a light-transmitting conductive layer is formed by a sputtering method. In this embodiment, since the light-emitting element 122 is a top emission type that emits light from the counter electrode layer 150 side, the thickness of the counter electrode layer 150 is preferably uniform. In this embodiment, when the counter electrode layer 150 is formed, a method that does not use a shadow mask is employed so that foreign matter does not adhere to the deposition surface. A shadow mask has a structure in which an opening is provided in a metal or ceramic member, and a film is formed in the opening by placing it close to or in contact with the substrate, and in other areas. Is a mask that shields the film from being formed.

スパッタリング装置において、シャドーマスクは繰り返し使用される。シャドーマスクの遮蔽面には被膜が堆積するため、一定回数使用した後は被膜を除去する再生処理がされる。しかし、再生処理によっても容易に除去できない異物がシャドーマスクに残存すると、次回の成膜時において異物として基板に付着することがある。対向電極層150の形成時に、第1基板102の被堆積表面におけるいずれかの場所に異物が付着すると、その後の工程で成膜される封止層152に欠陥が出来てしまう。例えば、異物の周りで膜厚が薄くなってしまう領域が出来てしまったり、クラックが生じてしまったりする。封止層152のこのような欠陥部分は、水分等の浸入経路となり、発光素子122の劣化をもたらす原因となるため好ましくない。   In a sputtering apparatus, a shadow mask is repeatedly used. Since a film is deposited on the shielding surface of the shadow mask, a regeneration process for removing the film is performed after a certain number of uses. However, if foreign matter that cannot be easily removed by the regeneration process remains in the shadow mask, it may adhere to the substrate as foreign matter at the next film formation. If foreign matter adheres to any location on the deposition surface of the first substrate 102 during the formation of the counter electrode layer 150, a defect may be formed in the sealing layer 152 formed in a subsequent process. For example, a region where the film thickness is reduced around the foreign material is formed, or a crack is generated. Such a defective portion of the sealing layer 152 becomes an intrusion path of moisture or the like and causes deterioration of the light emitting element 122, which is not preferable.

このような問題に対し、本実施形態では、上述のようにシャドーマスクを用いない成膜をすることで、対向電極層150の作製時に異物が付着することを防いでいる。なお、対向電極層150としては、可視光を透過する程度の膜厚を有するアルミニウム(Al)や金(Au)等の金属膜、ITOやIZOのような透明導電膜が用いられる。この場合、キャリア注入性を高めるために、Li−Al、Mg−Ag、Mg−Al等の薄膜を有機層148との間に設けてもよい。   In order to deal with such a problem, in the present embodiment, by forming a film without using a shadow mask as described above, it is possible to prevent foreign matter from adhering to the counter electrode layer 150 when it is manufactured. Note that as the counter electrode layer 150, a metal film such as aluminum (Al) or gold (Au) having a thickness enough to transmit visible light, or a transparent conductive film such as ITO or IZO is used. In this case, a thin film such as Li—Al, Mg—Ag, or Mg—Al may be provided between the organic layer 148 and the carrier injectability.

対向電極層150は、画素部104から駆動回路部106に設けられるコンタクト部170まで設けられることで、コンタクト部170において、配線168bと電気的な接続が形成される。また、シャドーマスクを用いないことから、端子部110の領域にも対向電極層150が成膜される。この場合、図12(A)で示すように、端子電極114上には有機樹脂層117が形成されているので、対向電極層150が端子電極114と直接接することが防がれている。   The counter electrode layer 150 is provided from the pixel portion 104 to the contact portion 170 provided in the driver circuit portion 106, whereby electrical connection with the wiring 168 b is formed in the contact portion 170. In addition, since no shadow mask is used, the counter electrode layer 150 is also formed in the region of the terminal portion 110. In this case, as shown in FIG. 12A, since the organic resin layer 117 is formed on the terminal electrode 114, the counter electrode layer 150 is prevented from being in direct contact with the terminal electrode 114.

対向電極層150を形成後、封止層152を形成する(S205)。封止層152は、発光素子122に対し外部からの水分の侵入を防止することを機能の一つとしている。封止層152としては水蒸気に対してバリア性の高い膜を用いて形成することが好ましい。例えば、封止層152は、窒シリコンや酸化シリコン、窒化酸化シリコン、酸化窒化シリコンなどの無機絶縁材料を用いて封止層152を形成することが好ましい。また、封止層152は、アクリル樹脂、ポリシロキサン、ポリイミド、ポリエステルなどを含む有機絶縁材料を、前述の無機絶縁材料による層と組み合わせて用いてもよい。例えば、封止層152を、前述の有機絶縁材料による有機絶縁層の下層側と上層側に、前述の無機絶縁材料の層を設けた3層構造としてもよい。このように、水蒸気バリア性を有する無機絶縁層を、有機絶縁層を介して複数層設けることで、一部の無機絶縁層にピンホール等の欠陥が出来てしまったとしても、他の無機絶縁層がその欠陥を補って、水蒸気バリア性を高めることができる。   After forming the counter electrode layer 150, the sealing layer 152 is formed (S205). The sealing layer 152 has one function of preventing moisture from entering the light-emitting element 122 from the outside. The sealing layer 152 is preferably formed using a film having a high barrier property against water vapor. For example, the sealing layer 152 is preferably formed using an inorganic insulating material such as silicon nitride, silicon oxide, silicon nitride oxide, or silicon oxynitride. Alternatively, the sealing layer 152 may be formed using an organic insulating material including acrylic resin, polysiloxane, polyimide, polyester, or the like in combination with the above-described layer using an inorganic insulating material. For example, the sealing layer 152 may have a three-layer structure in which the above-described layers of the inorganic insulating material are provided on the lower layer side and the upper layer side of the organic insulating layer made of the organic insulating material. As described above, even if a plurality of inorganic insulating layers having water vapor barrier properties are provided via the organic insulating layer, even if some of the inorganic insulating layers have defects such as pinholes, other inorganic insulating layers The layer can compensate for the defects and increase the water vapor barrier property.

封止層152は、無機絶縁層であればスパッタリング法やプラズマCVD法により成膜する。また、有機絶縁層であれば、塗布法及び蒸着重合法等により成膜することができる。このような封止層152は、シャドーマスク等を用いずに、第1基板102の略全面に形成する。図12(A)で示すように、端子部110において、端子電極114を埋設する有機樹脂層117上に、対向電極層150及び封止層152が形成される。   If the sealing layer 152 is an inorganic insulating layer, it is formed by sputtering or plasma CVD. Moreover, if it is an organic insulating layer, it can form into a film by the apply | coating method, vapor deposition polymerization method, etc. Such a sealing layer 152 is formed on substantially the entire surface of the first substrate 102 without using a shadow mask or the like. As shown in FIG. 12A, the counter electrode layer 150 and the sealing layer 152 are formed on the organic resin layer 117 in which the terminal electrode 114 is embedded in the terminal portion 110.

ここで、第2絶縁層140の開口部164では、底面において第1絶縁層136と第3絶縁層142が接する領域に、さらに封止層152が形成されることで、水蒸気に対するバリア性をさらに高めることができる。また、封止層152は、コンタクト部170を覆うように設けられることで、対向電極層150と配線168bとの電気的な接続状態の信頼性を高めることができる。   Here, in the opening 164 of the second insulating layer 140, a sealing layer 152 is further formed in a region where the first insulating layer 136 and the third insulating layer 142 are in contact with each other on the bottom surface, thereby further improving the barrier property against water vapor. Can be increased. Further, the sealing layer 152 is provided so as to cover the contact portion 170, whereby the reliability of the electrical connection state between the counter electrode layer 150 and the wiring 168b can be improved.

2−6 封止材の形成
その後、図9で示すように、封止層152の上から、封止材118を第1基板102に設ける(S206)。封止材118が透光性を有するガラス又はプラスチックの板状部材である場合には、シール材158により第1基板102に取り付けられる。封止材118には、画素の配置に合わせて、カラーフィルタ層160や遮光層162が設けられていてもよい。遮光層162は、クロムやモリブデンなど比較的反射率の低い金属、あるいは樹脂材料に黒色又はそれに準ずる着色材を含有させたものを用いて形成することが好ましい。これにより、発光素子122から出射される光以外の散乱光や外光反射等を遮断する機能を有する。カラーフィルタ層160は、隣接する画素毎に異ならせ、例えば赤色、緑色、青色の発光を取り出すように形成することができる。遮光層162とカラーフィルタ層160とは下地膜を介して対向基板に設けても良いし、また、遮光層162及びカラーフィルタ層160を覆うようにオーバーコート層をさらに設けても良い。
2-6 Formation of Sealant Thereafter, as shown in FIG. 9, the sealant 118 is provided on the first substrate 102 from above the sealing layer 152 (S206). When the sealing material 118 is a light-transmitting glass or plastic plate-like member, the sealing material 118 is attached to the first substrate 102 by the sealing material 158. The sealing material 118 may be provided with a color filter layer 160 and a light shielding layer 162 in accordance with the arrangement of the pixels. The light-blocking layer 162 is preferably formed using a metal having a relatively low reflectance such as chromium or molybdenum, or a resin material containing black or a similar colorant. This has a function of blocking scattered light other than the light emitted from the light emitting element 122, reflection of external light, and the like. The color filter layer 160 can be different for each adjacent pixel, and can be formed to extract, for example, red, green, and blue light emission. The light shielding layer 162 and the color filter layer 160 may be provided on the counter substrate via a base film, or an overcoat layer may be further provided so as to cover the light shielding layer 162 and the color filter layer 160.

なお、封止材118は、第1基板102上において、画素部104と、駆動回路部106の少なくとも一部を覆うように設け、その一方、端子部110とは重畳しないように配設される。また、第1基板102と封止材118とは間隙をもって配設される。第1基板102と封止材118の間隙部には、充填材156が設けられていてもよい。また、当該間隙部には、不活性ガスが充填されていてもよい。充填材を用いる場合には、可視光に対して高い透明性を有することが好ましい。封止材118を第1基板102に固定する際、スペーサーが介在するようにして、ギャップを調整しても良い。   Note that the sealing material 118 is provided on the first substrate 102 so as to cover at least part of the pixel portion 104 and the driver circuit portion 106, and is disposed so as not to overlap with the terminal portion 110. . The first substrate 102 and the sealing material 118 are disposed with a gap. A filler 156 may be provided in the gap between the first substrate 102 and the sealing material 118. In addition, the gap may be filled with an inert gas. When using a filler, it is preferable to have high transparency with respect to visible light. When fixing the sealing material 118 to the first substrate 102, the gap may be adjusted so that a spacer is interposed.

2−7 有機樹脂層の除去
次に、図10に示すように、端子部110において、端子電極114を露出させる処理を行う(S207)。これまでの工程で、端子電極114上には、少なくとも、有機樹脂層117、対向電極層150及び封止層152が形成されている。本実施形態では、図12(B)において示すように、有機樹脂層117を、端子電極114及び第3絶縁層142との界面から剥離することで、端子電極114を露出させる。
2-7 Removal of Organic Resin Layer Next, as shown in FIG. 10, a process of exposing the terminal electrode 114 is performed in the terminal portion 110 (S207). In the steps so far, at least the organic resin layer 117, the counter electrode layer 150, and the sealing layer 152 are formed on the terminal electrode 114. In this embodiment, as shown in FIG. 12B, the organic resin layer 117 is peeled off from the interface between the terminal electrode 114 and the third insulating layer 142 to expose the terminal electrode 114.

有機樹脂層117の剥離は、レーザ光174を照射することにより行われる。レーザ光174の光源としては、各種のレーザを用いることができる。例えば、パルス発振し、紫外光を出力するエキシマレーザを用いることができる。また、後述するように、ガラス基板を切断するレーザ加工と、端子電極114を露出させるレーザ処理を連続する工程として行うこともできる。ガラス基板を切断するレーザとしては炭酸ガスレーザ(CO2レーザ)が用いられる。この場合、有機樹脂層117を剥離するときのレーザ出力を、ガラス切断時のレーザ出力より小さくすることで、双方の加工を行うことが可能となる。 The organic resin layer 117 is peeled off by irradiation with laser light 174. Various lasers can be used as the light source of the laser beam 174. For example, an excimer laser that pulsates and outputs ultraviolet light can be used. Further, as will be described later, laser processing for cutting the glass substrate and laser processing for exposing the terminal electrode 114 can be performed as a continuous process. A carbon dioxide laser (CO 2 laser) is used as a laser for cutting the glass substrate. In this case, both processes can be performed by making the laser output when peeling the organic resin layer 117 smaller than the laser output when cutting the glass.

本実施形態において、対向電極層150は透明導電膜であり、また封止層152は窒化シリコン膜等の無機絶縁膜や、アクリル、ポリイミド、エポキシ等の有機絶縁膜が用いられるので、いずれも透光性を有する。したがって、封止層152側からレーザ光174を照射して有機樹脂層117の剥離を行うことができる。   In this embodiment, the counter electrode layer 150 is a transparent conductive film, and the sealing layer 152 is made of an inorganic insulating film such as a silicon nitride film or an organic insulating film such as acrylic, polyimide, or epoxy. Has light properties. Therefore, the organic resin layer 117 can be peeled by irradiation with the laser light 174 from the sealing layer 152 side.

レーザ処理により、有機樹脂層117の下地面(第2端子層115b、第3絶縁層142)との付着力を低下させることで、有機樹脂層117を、端子電極114の第2端子層115b及び第3絶縁層142と界面から剥離することができる。この場合において、有機樹脂層117に熱的影響を与える程度にレーザ光174によって瞬時に加熱しても、第2端子層115bがITO又はIZOであれば融点は約1500〜1900℃であるとされ、第3絶縁層142が窒化シリコン膜である場合には融点が約1900℃であるとされているので、これらはほとんど熱的影響を受けることがない。したがって、レーザ光174の照射により、有機樹脂層117を下地面から剥離することで、その上層に形成された対向電極層150及び封止層152を一括で除去することができる。   By reducing the adhesion of the organic resin layer 117 to the ground (second terminal layer 115b, third insulating layer 142) by laser treatment, the organic resin layer 117 is attached to the second terminal layer 115b of the terminal electrode 114 and The third insulating layer 142 can be peeled off from the interface. In this case, if the second terminal layer 115b is ITO or IZO even if it is instantaneously heated to such an extent that the organic resin layer 117 is thermally affected, the melting point is about 1500 to 1900 ° C. When the third insulating layer 142 is a silicon nitride film, the melting point is about 1900 ° C., so that these are hardly affected by heat. Therefore, by peeling the organic resin layer 117 from the base surface by irradiation with the laser light 174, the counter electrode layer 150 and the sealing layer 152 formed thereover can be removed at once.

本実施形態において、端子電極114を露出させる段階では、画素部104には封止材118が設けられているので、仮にレーザ処理によって異物が飛散したとしても、異物によって画素部104の領域が汚染されないで済む。   In this embodiment, since the sealing material 118 is provided in the pixel portion 104 at the stage of exposing the terminal electrode 114, even if foreign matter is scattered by laser processing, the region of the pixel portion 104 is contaminated by the foreign matter. You do n’t have to.

以上のようにして、図2で説明した構造の表示装置100を製造することができる。本発明の一実施形態によれば、端子部110に有機樹脂層117を設け、対向電極層150及び封止層152を形成した後に、この有機樹脂層117を剥離することで、エッチング等の処理を行わずに、端子電極114を露出させることができる。端子電極114を露出させるためのエッチング書影が省略されることにより、エッチング液や水分が封止された領域に浸入し、発光素子122が劣化するのを防止することができる。   As described above, the display device 100 having the structure described in FIG. 2 can be manufactured. According to one embodiment of the present invention, the organic resin layer 117 is provided on the terminal portion 110, the counter electrode layer 150 and the sealing layer 152 are formed, and then the organic resin layer 117 is peeled off to perform a process such as etching. The terminal electrode 114 can be exposed without performing the above. By omitting the etching letter for exposing the terminal electrode 114, it is possible to prevent the light-emitting element 122 from being deteriorated by entering the region where the etchant or moisture is sealed.

なお、本実施形態では、端子部110において有機樹脂層を用いる場合を示すが、本発明はこれに限定されるものではない。例えば、レーザ光の照射により下地面との付着力が低下する部材であれば、有機樹脂層に代えて他の材質のものを設けてもよい。   In this embodiment, the case where an organic resin layer is used in the terminal portion 110 is shown, but the present invention is not limited to this. For example, other materials may be provided instead of the organic resin layer as long as it is a member whose adhesion to the base surface is reduced by laser light irradiation.

また、本実施形態は、画素に発光素子が設けられる表示装置について例示したが、本発明はこれに限定されず、例えば液晶表示装置に対して適用することもできる。   Moreover, although this embodiment illustrated about the display apparatus provided with a light emitting element in a pixel, this invention is not limited to this, For example, it can apply also to a liquid crystal display device.

3 表示装置の製造方法(第2の実施形態)
第1基板102が、マザーガラス基板と呼ばれる大面積基板であって、当該基板から複数の表示装置を個片化する場合には、図15で示すように、端子電極を露出させる処理(S207)の後に、第1基板102を切断する処理が行われる(S208)。
3. Manufacturing method of display device (second embodiment)
When the first substrate 102 is a large-area substrate called a mother glass substrate and a plurality of display devices are separated from the substrate, a process of exposing the terminal electrodes as shown in FIG. 15 (S207) After that, a process of cutting the first substrate 102 is performed (S208).

図13は、マザーガラス基板である第1基板102に複数の表示装置100が作り込まれる態様を示す。第1基板102の切断と、端子電極114の露出処理とは、共にレーザ光174の照射により行われるので、この工程を連続する一連の工程として実行することもできる。また、有機樹脂層117に照射するレーザ光174を、照射面が線状となるようにシリンドリカルレンズ等で集光すれば、端子部110の領域を複数箇所同時に処理することもできる。それにより、生産性を向上させることができる。   FIG. 13 shows a mode in which a plurality of display devices 100 are formed on the first substrate 102 which is a mother glass substrate. Since the cutting of the first substrate 102 and the exposure process of the terminal electrode 114 are both performed by irradiation with the laser beam 174, this process can be executed as a series of continuous processes. Further, if the laser light 174 irradiated to the organic resin layer 117 is condensed by a cylindrical lens or the like so that the irradiation surface is linear, a plurality of regions of the terminal portion 110 can be processed simultaneously. Thereby, productivity can be improved.

なお、端子電極114を露出させる処理と、マザーガラス基板を切断する処理とが共にレーザ光の照射によって行われる場合、一連の処理として略同時に行われてもよい。また、図15に示す手順によらず、マザーガラス基板を切断後に、端子電極を露出させる処理を行ってもよい。いずれにしても、本実施形態に係る表示装置の製造方法は、生産性を著しく低下させるものではなく、レーザ装置においても同じ設備を流用することができる。   In addition, when both the process which exposes the terminal electrode 114, and the process which cut | disconnects a mother glass substrate are performed by irradiation of a laser beam, you may perform substantially simultaneously as a series of processes. Moreover, you may perform the process which exposes a terminal electrode after cut | disconnecting a mother glass substrate irrespective of the procedure shown in FIG. In any case, the manufacturing method of the display device according to the present embodiment does not significantly reduce the productivity, and the same equipment can be used in the laser device.

4 表示装置の製造方法(第3の実施形態)
図14は、本実施形態における工程を、シートディスプレイの製造に適用する場合を示す。シートディスプレイとは、第1基板及び封止材に相当する部材が薄く、シート状であり、可撓性を有する表示装置をいう。シートディスプレイにおいて、第1基板102としてはポリイミド等の有機樹脂フィルムが用いられる。この場合、柔軟性のある有機樹脂フィルムは、製造工程において扱いが困難である。そのため、支持基板に付着させた状態で製造工程に流される。すなわち、トランジスタや発光素子の製造工程においては、シート状の第1基板102は支持基板103に付着されており、工程の終段で支持基板103から第1基板102が剥離される。この工程は、例えば、図15で示すように、端子電極の露出処理(S207)の後に行われる。また、支持基板103がマザーガラス基板である場合には、例えば、マザーガラス基板の切断(S208)の後に行われる。
4. Manufacturing method of display device (third embodiment)
FIG. 14 shows a case where the process in the present embodiment is applied to the manufacture of a sheet display. A sheet display is a flexible display device in which members corresponding to a first substrate and a sealing material are thin, sheet-like, and flexible. In the sheet display, an organic resin film such as polyimide is used as the first substrate 102. In this case, the flexible organic resin film is difficult to handle in the manufacturing process. Therefore, it is flowed to the manufacturing process in a state of being attached to the support substrate. That is, in the manufacturing process of the transistor and the light emitting element, the sheet-like first substrate 102 is attached to the support substrate 103, and the first substrate 102 is peeled from the support substrate 103 at the final stage of the process. This step is performed, for example, after the terminal electrode exposure process (S207) as shown in FIG. Further, when the support substrate 103 is a mother glass substrate, for example, it is performed after the mother glass substrate is cut (S208).

図14で示すように、第1基板102を支持基板103から剥離する処理ではレーザ光174が照射される。レーザ光174が第1基板102に照射されることで、支持基板103に対する付着力を低下し、剥離が容易に行われる。このレーザ処理は、有機樹脂層117にレーザ光174を照射して端子電極114を露出させる処理と同様である。すなわち、支持基板103側からレーザ光174を照射することで、第1基板102が剥離され、第1基板102側から端子領域にレーザ光174を照射することで有機樹脂層117が剥離される。これらの処理におけるレーザ光源としては、例えば、紫外光をパルス発振するエキシマレーザを用いることができる。   As shown in FIG. 14, laser light 174 is irradiated in the process of peeling the first substrate 102 from the support substrate 103. By irradiating the first substrate 102 with the laser beam 174, the adhesion to the support substrate 103 is reduced, and peeling is easily performed. This laser treatment is the same as the treatment for exposing the terminal electrode 114 by irradiating the organic resin layer 117 with the laser beam 174. That is, the first substrate 102 is peeled by irradiating the laser beam 174 from the support substrate 103 side, and the organic resin layer 117 is peeled by irradiating the terminal region with the laser light 174 from the first substrate 102 side. As a laser light source in these processes, for example, an excimer laser that pulsates ultraviolet light can be used.

この、端子電極114を露出させる処理は、支持基板103から有機樹脂フィルムである第1基板102を剥離するレーザ処理と同じタイミングで行うこともできる。そのため、表示装置の生産性を著しく低下させることがなく、レーザ装置においても同じ設備を流用することができる。また、第1基板102を支持基板103から剥離する処理以外は、製造方法として説明される第1の実施形態又は第2の実施形態と同様であり、同様の作用効果を奏するものとなる。   This process of exposing the terminal electrode 114 can also be performed at the same timing as the laser process of peeling the first substrate 102 that is an organic resin film from the support substrate 103. Therefore, the productivity of the display device is not significantly reduced, and the same equipment can be used in the laser device. Further, except for the process of peeling the first substrate 102 from the support substrate 103, it is the same as the first embodiment or the second embodiment described as the manufacturing method, and has the same effects.

100・・・表示装置、102・・・第1基板、104・・・画素部、105a・・・ドライバIC、105b・・・走査線駆動回路、105c・・・スイッチ回路、106・・・駆動回路部、107a・・・回路領域、107b・・・配線領域、108・・・封止部、110・・・端子部、112・・・画素、114・・・端子電極、115a・・・第1端子層、115b・・・第2端子層、116・・・フレキシブルプリント回路基板、117・・・有機樹脂層118・・・封止材、120・・・トランジスタ、121・・・トランジスタ、122・・・発光素子、124・・・第1容量素子、126・・・第2容量素子、128・・・下地絶縁層、130・・・半導体層、132・・・ゲート絶縁層、134・・・ゲート電極、135・・・第1容量電極、136・・・第1絶縁層、138・・・ソース・ドレイン電極、140・・・第2絶縁層、141・・・第2容量電極、142・・・第3絶縁層、144・・・画素電極、148・・・有機層、150・・・対向電極層、152・・・封止層、154・・・バンク層、156・・・充填材、158・・・シール材、160・・・カラーフィルタ層、162・・・遮光層、164・・・開口部、166・・・コンタクトホール、167・・・コンタクトホール、168・・・配線、169・・・開口部、170・・・コンタクト部、172・・・水分遮断領域174・・・レーザ光 DESCRIPTION OF SYMBOLS 100 ... Display apparatus, 102 ... 1st board | substrate, 104 ... Pixel part, 105a ... Driver IC, 105b ... Scan line drive circuit, 105c ... Switch circuit, 106 ... Drive Circuit part 107a ... Circuit area 107b ... Wiring area 108 ... Sealing part 110 ... Terminal part 112 ... Pixel 114 ... Terminal electrode 115a ... 1 terminal layer, 115b ... 2nd terminal layer, 116 ... flexible printed circuit board, 117 ... organic resin layer 118 ... sealing material, 120 ... transistor, 121 ... transistor, 122 ... Light-emitting element, 124 ... First capacitor element, 126 ... Second capacitor element, 128 ... Base insulating layer, 130 ... Semiconductor layer, 132 ... Gate insulating layer, 134 ...・ Gate electrode, 135 .. First capacitance electrode, 136... First insulation layer, 138... Source / drain electrode, 140... Second insulation layer, 141. Layer, 144 ... pixel electrode, 148 ... organic layer, 150 ... counter electrode layer, 152 ... sealing layer, 154 ... bank layer, 156 ... filler, 158 ... Sealing material, 160 ... color filter layer, 162 ... light shielding layer, 164 ... opening, 166 ... contact hole, 167 ... contact hole, 168 ... wiring, 169 ... opening , 170 ... contact part, 172 ... moisture blocking region 174 ... laser light

Claims (10)

画素部と端子部を含む表示装置の製造方法であって、
第1基板上に端子電極を含む端子部を形成し、
前記端子部に有機樹脂層を形成し、
前記画素部に画素電極を形成し、
前記画素電極上に有機層を形成し、
前記画素部及び前記端子部を含む領域に対向電極層を形成し、
前記画素部及び前記端子部を含む領域に前記対向電極層上に封止層を形成し、
前記有機樹脂層が形成された領域にレーザ光を照射して、前記有機樹脂層を前記端子電極との界面から剥離させ、前記有機樹脂層、前記対向電極層及び前記封止層を除去して前記端子電極を露出させること
を特徴とする表示装置の製造方法。
A manufacturing method of a display device including a pixel portion and a terminal portion,
Forming a terminal portion including a terminal electrode on the first substrate;
Forming an organic resin layer on the terminal portion;
Forming a pixel electrode in the pixel portion;
Forming an organic layer on the pixel electrode;
Forming a counter electrode layer in a region including the pixel portion and the terminal portion;
Forming a sealing layer on the counter electrode layer in a region including the pixel portion and the terminal portion;
The region where the organic resin layer is formed is irradiated with laser light, the organic resin layer is peeled off from the interface with the terminal electrode, and the organic resin layer, the counter electrode layer, and the sealing layer are removed. A method of manufacturing a display device, wherein the terminal electrode is exposed.
前記有機樹脂層は、前駆体を含む溶液を前記第1基板の略全面に塗布し、露光及び現像処理により前記端子部上に形成する、請求項1に記載の表示装置の製造方法。   2. The method of manufacturing a display device according to claim 1, wherein the organic resin layer is formed on the terminal portion by applying a solution containing a precursor to substantially the entire surface of the first substrate and performing exposure and development processes. 前記有機樹脂層として、ポリイミド層を形成する、請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein a polyimide layer is formed as the organic resin layer. 前記封止層を形成した後に、前記第1基板に対向させて第2基板を貼り合わせ、その後、前記有機樹脂層が形成された領域にレーザ光を照射する、請求項1に記載の表示装置の製造方法。   2. The display device according to claim 1, wherein after forming the sealing layer, the second substrate is bonded to face the first substrate, and then the region where the organic resin layer is formed is irradiated with laser light. Manufacturing method. 前記対向電極層を、前記第1基板の略全面に成膜する、請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the counter electrode layer is formed on substantially the entire surface of the first substrate. 前記対向電極を、透明導電膜で形成する、請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the counter electrode is formed of a transparent conductive film. 前記封止層側から、前記レーザ光を照射する、請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the laser light is irradiated from the sealing layer side. 前記第1基板がマザーガラス基板であり、前記端子電極を露出させた後に、前記マザーガラス基板を分断する、請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the first substrate is a mother glass substrate, and the mother glass substrate is divided after exposing the terminal electrodes. 前記第1基板を支持基板上に有機樹脂材料で形成する、請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the first substrate is formed of an organic resin material on a support substrate. 前記端子電極を露出させた後に、前記第1基板を支持基板から剥離する、請求項9に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 9, wherein the first substrate is peeled from the support substrate after the terminal electrode is exposed.
JP2016059658A 2016-03-24 2016-03-24 Manufacturing method for display device Pending JP2017174641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016059658A JP2017174641A (en) 2016-03-24 2016-03-24 Manufacturing method for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016059658A JP2017174641A (en) 2016-03-24 2016-03-24 Manufacturing method for display device

Publications (1)

Publication Number Publication Date
JP2017174641A true JP2017174641A (en) 2017-09-28

Family

ID=59971436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016059658A Pending JP2017174641A (en) 2016-03-24 2016-03-24 Manufacturing method for display device

Country Status (1)

Country Link
JP (1) JP2017174641A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186893A1 (en) * 2018-03-29 2019-10-03 シャープ株式会社 Display device production method
JP2020194526A (en) * 2019-05-29 2020-12-03 廣達電腦股▲ふん▼有限公司Quanta Computer Inc. Expansion card interfaces for high-frequency signals and methods of producing the same
US11349098B2 (en) 2018-02-07 2022-05-31 Japan Display Inc. Display device with an improved sealing layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349098B2 (en) 2018-02-07 2022-05-31 Japan Display Inc. Display device with an improved sealing layer
WO2019186893A1 (en) * 2018-03-29 2019-10-03 シャープ株式会社 Display device production method
JP2020194526A (en) * 2019-05-29 2020-12-03 廣達電腦股▲ふん▼有限公司Quanta Computer Inc. Expansion card interfaces for high-frequency signals and methods of producing the same

Similar Documents

Publication Publication Date Title
US11844231B2 (en) Display device
JP6609495B2 (en) Display device and manufacturing method of display device
JP5964807B2 (en) Flexible organic electroluminescent device and manufacturing method thereof
US9887384B2 (en) Method for producing flexible display device, and flexible display device
US20190326549A1 (en) Display device and method for manufacturing display device
JP5284544B2 (en) Semiconductor device and display device
WO2018179047A1 (en) Display device and method for producing same
US10347862B2 (en) EL display device and method for manufacturing EL display device
US20180226617A1 (en) Display device
JP2017123216A (en) Display device and manufacturing method for the same
KR102385339B1 (en) Display device and manufacturing method thereof
JP6462325B2 (en) Display device manufacturing method and display device terminal exposure method
JP2019078847A (en) Display and method for manufacturing display
JP2017138354A (en) Display device, and manufacturing method of display device
US10319943B2 (en) Display device
JP2017174641A (en) Manufacturing method for display device
JP6615001B2 (en) Display device and manufacturing method thereof
JP2017071842A (en) Mask for film deposition, and film deposition method using the same
TWI609603B (en) Display device and its manufacturing method
JP2019020509A (en) Display and method for manufacturing display
KR20180074139A (en) Display device and method for manufacturing thereof
JP2018160314A (en) Method of manufacturing display device
WO2018179175A1 (en) Display device, display device production method, display device production apparatus, deposition apparatus, and controller
KR102652822B1 (en) Electroluminescent display device
JP2018181429A (en) Display device and manufacturing method thereof