JP2017163696A - インバータ装置及びパワーステアリング装置 - Google Patents

Abstract

【課題】モータ電流の検出タイミング毎にキャリア周波数を変更することなく、各相の電流を検出する。
【解決手段】多相モータをＰＷＭ駆動するためのインバータ装置は、上アーム及び下アームスイッチング素子の一方と直列に接続される抵抗に流れる電流に基づいて、各相のモータ電流を検出する。このインバータ装置は、各相のモータ電流を検出するために必要な電流検出期間より長いＰＷＭ信号の１または複数の周期である電流検出周期内において電流検出期間中は抵抗と直列に接続されたスイッチング素子がオンとなるように修正後デューティ比を演算するとともに、多相モータのＰＷＭ駆動時におけるデューティ比の平均値が目標デューティ比となるように、電流検出周期以外の期間における修正後デューティ比を演算する。
【選択図】図３

Description

本発明は、モータを駆動するインバータ装置及びそれを用いたパワーステアリング装置に関する。

従来、三相交流モータをＰＷＭ駆動するインバータ装置が知られている。特許文献１には、インバータ装置の各相の下アーム側において、下アームスイッチング素子と直列接続されたシャント抵抗の電圧降下に基づいて、各相の電流を検出する方法が開示されている。この電流検出方法では、１キャリア周期内で下アームスイッチング素子がオンとなっているときに、各相の電流を検出している。

しかしながら、この電流検出方法では、キャリア周期が電流検出期間よりも長い場合には、モータの出力が低下する。例えば、キャリア周波数が２０［ｋＨｚ］（キャリア周期は５０［μｓ］）、電流検出期間が５［μｓ］の場合には、５／５０×１００＝１０［％］のモータ出力低下が生じる。また、例えば、ＧａＮやＳｉＣ等のＦＥＴ（電界効果トランジスタ）を用いてキャリア周波数を高くすると、モータの出力低下は大きくなる。例えば、キャリア周波数が１００［ｋＨｚ］（キャリア周期は１０［μｓ］）、電流検出期間が５［μｓ］の場合には、モータの出力低下は、５／１０×１００＝５０［％］となる。そして、電流検出期間がキャリア周期よりも長くなると、モータの出力低下が１００［％］より高くなり、電流を検出することができなくなる。

特許文献２には、三相交流モータをＰＷＭ駆動するインバータ装置において、十分な電流検出期間を確保するために、電流検出が必要とされる所望のタイミングで電流検出が可能な周期の長い搬送波を挿入する方法が開示されている。

特開２０１４−１１９４４号公報 特開２００３−２２４９８２号公報

しかしながら、特許文献２に記載の方法では、モータ電流の検出タイミング毎にキャリア周波数を変更する必要がある。

本願は、モータ電流の検出タイミング毎にキャリア周波数を変更することなく、各相の電流を検出することができるインバータ装置、及びそれを用いたパワーステアリング装置を開示する。

本開示に係るインバータ制御装置は、多相モータをＰＷＭ駆動するためのインバータ装置であって、各相毎に設けられ、直流電源の正負極間に直列接続される上アームスイッチング素子及び下アームスイッチング素子と、前記上アームスイッチング素子及び下アームスイッチング素子の一方と直列に接続される抵抗と、前記抵抗に流れる電流に基づいて、各相のモータ電流を検出する電流検出部と、前記上アームスイッチング素子及び下アームスイッチング素子のオン／オフを制御するための目標デューティ比を演算する目標デューティ比演算部と、前記目標デューティ比を修正することによって、修正後デューティ比を演算する目標デューティ比修正部と、前記修正後デューティ比に基づいてＰＷＭ信号を生成し、生成したＰＷＭ信号を前記上アームスイッチング素子及び下アームスイッチング素子に出力するＰＷＭ信号生成部と、を備える。前記目標デューティ比修正部は、前記各相のモータ電流を検出するために必要な電流検出期間より長い前記ＰＷＭ信号の１または複数の周期である電流検出周期内において前記電流検出期間中は前記抵抗と直列に接続されたスイッチング素子がオンとなるように前記修正後デューティ比を演算するとともに、前記多相モータのＰＷＭ駆動時におけるデューティ比の平均値が前記目標デューティ比となるように、前記電流検出周期以外の期間における前記修正後デューティ比を演算する。

本開示によれば、モータ電流の検出に必要な期間が１キャリア周期よりも長い場合及び１キャリア周期以下の場合のいずれの場合でも、モータ電流の検出タイミング毎にキャリア周波数を変更することなく、各相の電流を検出することができる。

図１は、パワーステアリング装置の構成例を示すブロック図である。 図２は、インバータ装置の構成例を示すブロック図である。 図３は、制御部の構成例を示すブロック図である。 図４は、デューティ指示値演算部の構成を示すブロック図である。 図５は、電流制御周期の１周期内における上アームスイッチング素子のオン／オフの状態の一例を示す図である。 図６は、電流検出周期内でデューティ比が目標デューティ比となるように、上アームスイッチング素子のオン／オフ時間を調整する方法を説明するための図である。 図７は、電流検出周期内でデューティ比が目標デューティ比とならない場合の上アームスイッチング素子のオン時間を説明するための図である。 図８は、電流検出周期より前の３周期及び後の２周期のデューティ比を１００［％］とし、電流検出周期後の１００［％］のデューティ比の後のキャリア周期のデューティ比を８０［％］とした例を示す図である。 図９は、１電流制御周期内におけるデューティ比の修正処理の流れを示すフローチャートである。

実施の形態に係るインバータ装置は、多相モータをＰＷＭ駆動するためのインバータ装置であって、各相毎に設けられ、直流電源の正負極間に直列接続される上アームスイッチング素子及び下アームスイッチング素子と、前記上アームスイッチング素子及び下アームスイッチング素子の一方と直列に接続される抵抗と、前記抵抗に流れる電流に基づいて、各相のモータ電流を検出する電流検出部と、前記上アームスイッチング素子及び下アームスイッチング素子のオン／オフを制御するための目標デューティ比を演算する目標デューティ比演算部と、前記目標デューティ比を修正することによって、修正後デューティ比を演算する目標デューティ比修正部と、前記修正後デューティ比に基づいてＰＷＭ信号を生成し、生成したＰＷＭ信号を前記上アームスイッチング素子及び下アームスイッチング素子に出力するＰＷＭ信号生成部と、を備える。前記目標デューティ比修正部は、前記各相のモータ電流を検出するために必要な電流検出期間より長い前記ＰＷＭ信号の１または複数の周期である電流検出周期内において前記電流検出期間中は前記抵抗と直列に接続されたスイッチング素子がオンとなるように前記修正後デューティ比を演算するとともに、前記多相モータのＰＷＭ駆動時におけるデューティ比の平均値が前記目標デューティ比となるように、前記電流検出周期以外の期間における前記修正後デューティ比を演算する（第１の構成）。

第１の構成によれば、モータ電流の検出に必要な期間が１キャリア周期よりも長い場合及び１キャリア周期以下の場合のいずれの場合でも、ＰＷＭ信号の１または複数の周期である電流検出周期内において抵抗と直列に接続されたスイッチング素子がオフとなるように修正後デューティ比を演算するので、キャリア周波数を変更することなく、電流検出周期内で各相の電流を検出することができる。また、多相モータのＰＷＭ駆動時におけるデューティ比の平均値が目標デューティ比となるように、電流検出周期以外の期間における修正後デューティ比を演算するので、所望のモータ駆動を実現することができる。

第１の構成において、前記目標デューティ比修正部は、前記電流検出周期内におけるデューティ比の前記目標デューティ比に対する不足分を演算し、演算した前記不足分を前記電流検出周期以外の期間における目標デューティ比に均等に割り振ることにより、前記電流検出周期以外の期間における前記修正後デューティ比を演算する構成であっても良い（第２の構成）。

第２の構成によれば、電流検出周期内におけるデューティ比の目標デューティ比に対する不足分を電流検出周期以外の期間における目標デューティ比に均等に割り振るので、修正後デューティ比の演算が容易となる。

第１の構成において、前記目標デューティ比修正部は、前記電流検出周期内におけるデューティ比の前記目標デューティ比に対する不足分を演算し、演算した前記不足分を、前記電流検出周期以外の期間のうちの一部の期間における目標デューティ比に割り振ることにより、前記電流検出周期以外の期間における前記修正後デューティ比を演算する構成であっても良い（第３の構成）。

第３の構成によれば、例えば、電流検出周期の前後におけるＰＷＭ信号の周期だけ目標デューティ比を修正することにより、電流検出周期におけるデューティ比が変更されたことによる影響を局所的に軽減することができる。

第３の構成において、前記目標デューティ比修正部は、前記抵抗と直列に接続されたスイッチング素子のデューティ比が０％である修正後デューティ比が含まれるように、前記電流検出周期以外の期間における前記修正後デューティ比を演算する構成としても良い（第４の構成）。

第４の構成によれば、例えば、電流検出周期の前後の期間において、抵抗と直列に接続されたスイッチング素子のデューティ比が０％となるように修正後デューティ比を演算することにより、効果的に、電流検出周期におけるデューティ比が変更されたことによる影響を局所的に軽減することができる。

車両のステアリング機構に操舵補助力を与えるパワーステアリング装置も、本発明の実施形態の一つである。このパワーステアリング装置は、上記第１〜第４のいずれかの構成のインバータ装置と、前記インバータ装置により制御され、前記ステアリング機構に前記操舵補助力を与える前記多相モータとを備える構成とすることができる。

＜実施形態＞
以下、実施形態について図面を参照しつつ説明する。図中同一及び相当する構成については同一の符号を付し、同じ説明を繰り返さない。説明の便宜上、各図において、構成を簡略化又は模式化して示したり、一部の構成を省略して示したりする場合がある。

（パワーステアリング装置の構成例）
図１は、パワーステアリング装置の構成例を示すブロック図である。図１に示すパワーステアリング装置は、運転者のステアリングホイール１０の操作に基づき転舵輪３を転舵させる操舵機構１、及び運転者のステアリング操作を補助するアシスト機構２を備えている。

操舵機構１は、ステアリングホイール１０の回転軸となるステアリングシャフト１１、及びその下端部にラックアンドピニオン機構１２を介して連結されたラックシャフト１３を備えている。ラックシャフト１３の両端には、タイロッド１４が連結される。タイロッド１４には、転舵輪３が連結される。操舵機構１では、運転者のステアリングホイール１０の操作に伴いステアリングシャフト１１が回転すると、その回転運動がラックアンドピニオン機構１２を介してラックシャフト１３の軸方向の往復直線運動に変換される。このラックシャフト１３の往復直線運動がその両端に連結されたタイロッド１４を介して転舵輪３に伝達される。これにより、転舵輪３の転舵角が変化し、車両の進行方向が変更される。

アシスト機構２は、ステアリングシャフト１１にアシストトルクを付与するモータ２０を備えている。モータ２０は、三相ブラシレスモータである。モータ２０の回転がギア機構２１を介してステアリングシャフト１１に伝達されることでステアリングシャフト１１にモータトルクが付与され、ステアリング操作が補助される。

このパワーステアリング装置には、ステアリングホイール１０の操作量や車両の状態量を検出する各種センサが設けられている。例えばステアリングシャフト１１には、運転者のステアリング操作に際してステアリングシャフト１１に付与されるトルク（操舵トルク）τを検出するトルクセンサ（トルク検出部）５が設けられている。モータ２０には、その回転角（電気角）θｍを検出する回転角センサ６が設けられている。車両には、その車速（走行速度）Ｖを検出する車速センサ７が設けられている。これらセンサ５〜７の出力はインバータ装置４に取り込まれている。インバータ装置４は各センサ５〜７の出力に基づいてモータ２０の駆動を制御する。

（インバータ装置の構成例）
図２は、インバータ装置４の構成例を示すブロック図である。インバータ装置４は、インバータ回路４０及び制御部４１を備える。

［インバータ回路］
インバータ回路４０は、モータ２０に三相交流電圧を供給する駆動回路である。インバータ回路４０は、直流電源５１の正負極間に接続される上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５及び下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を含む。上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５は、直流電源５１の正極側すなわち電源端子に接続される。下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６は、電流検出用抵抗素子であるシャント抵抗Ｒ１，Ｒ２，Ｒ３を介して、直流電源５１の負極側すなわち接地端子（グランド）に接続される。

上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５及び下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６は、Ｕ相、Ｖ相、及びＷ相それぞれに対応するブリッジ回路を構成する。上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５は、ハイサイドトランジスタ、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６は、ローサイドトランジスタと称することができる。

上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各々は、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各々と直列に接続される。すなわち、互いに直列に接続されるスイッチング素子対（上アームスイッチング素子と下アームスイッチング素子）が、直流電源５１の正負極間に、相数だけ並列に接続される。上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５と下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６との間のノード（中点又は接続点と称することもできる）Ｐｕ，Ｐｖ，Ｐｗは、それぞれ、Ｕ相、Ｖ相、Ｗ相の出力端子として、モータ２０の各相コイル２０ｕ，２０ｖ，２０ｗに接続される。

一対のスイッチング素子Ｔ１及びＴ２において、上アームスイッチング素子Ｔ１のドレインは、直流電源５１の正極に接続され、ゲートは制御部４１に接続され、ソースは、下アームスイッチング素子Ｔ２のドレイン及びモータ２０のコイル２０ｕに接続される。下アームスイッチング素子Ｔ２のゲートは、制御部４１に接続され、ソースは、シャント抵抗Ｒ１の一端に接続される。他のスイッチング素子対（Ｔ３とＴ４、Ｔ５とＴ６）も同様に接続される。

［スイッチング素子］
インバータ回路４０のスイッチング素子Ｔ１〜Ｔ６は、制御部４１からのＰＷＭ駆動信号ａ１〜ａ６に応じてオン／オフが切り替わる。スイッチング素子Ｔ１〜Ｔ６は、例えば、電界効果トランジスタ（Field-Effect Transistor(FET)）又はバイポーラトランジスタとすることができる。ＦＥＴの例として、Metal-Oxide-Semiconductor（ＭＯＳＦＥＴ）を用いることができる。ＭＯＳＦＥＴは、例えば、ＳｉＣ、又はＧａＮ等を含むものとすることができる。バイポーラトランジスタの例として、Insulated Gate Bipolar Transistor（ＩＧＢＴ）を用いることができる。

［制御部］
上記のスイッチング素子Ｔ１〜Ｔ６が、スイッチングされることにより、直流電源５１（電源電圧Ｖｂａｔｔｅｒｙ）から供給される直流電圧が直流電圧の１／２の電位（仮想中点）に対する三相（Ｕ相、Ｖ相、Ｗ相）の交流電圧に変換される。この変換された三相交流電圧が、ノードＰｕ，Ｐｖ，Ｐｗを介してモータ２０の各相コイル２０ｕ〜２０ｗに供給されることによりモータ２０が回転する。

具体的には、制御部４１が、制御信号としてＰＷＭ駆動信号ａ１〜ａ６をスイッチング素子Ｔ１〜Ｔ６に出力することにより、インバータ回路４０をＰＷＭ（パルス幅変調）駆動する。Ｕ相，Ｖ相，Ｗ相の各相に対応するスイッチング素子対（Ｔ１とＴ２，Ｔ３とＴ４，Ｔ５とＴ６）のそれぞれのオン／オフ（導通状態）が、各相に対応する一対のＰＷＭ駆動信号（ａ１とａ２，ａ３とａ４，ａ５とａ６）によって制御される。各相における一対のＰＷＭ駆動信号は、互いに反転関係にある。これにより、各相のノードＰｕ，Ｐｖ，Ｐｗに得られる電圧が、それぞれ、Ｕ相電圧、Ｖ相電圧、及びＷ相電圧としてモータ２０に印加される。これにより、Ｕ相電流、Ｖ相電流、及びＷ相電流がモータ２０に供給される。

下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６にはそれぞれ、電流検出用抵抗素子であるシャント抵抗Ｒ１，Ｒ２，Ｒ３が直列に接続されている。すなわち、シャント抵抗Ｒ１，Ｒ２，Ｒ３は、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６とグランド（直流電源５１の負極）との間に接続されている。後述するように、制御部４１は電流検出部を備える。電流検出部は、インターフェース回路３０を通じて得られるシャント抵抗Ｒ１〜Ｒ３の両端電圧ＶＲ１〜ＶＲ３に基づいて、モータ２０のＵ相電流Ｉｕ、Ｖ相電流Ｉｖ、及びＷ相電流Ｉｗを検出する。また、制御部４１は、トルクセンサ５からの操舵トルクτ、車速センサ７からの車速Ｖ、及び回転角センサ６からの回転角θｍを、それぞれ取り込む。

制御部４１は、これらの、相電流値Ｉｕ〜Ｉｗ、操舵トルクτ、車速Ｖ、モータの回転角θｍに基づいて、制御信号を生成する。例えば、制御部４１は、操舵トルクτ、車速Ｖ、回転角θｍ、および相電流値Ｉｕ〜Ｉｗに基づき、モータ２０の各相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。制御部４１は、電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づき、制御信号として、ＰＷＭ駆動信号ａ１，ａ３，ａ５及びそれらの否定信号ａ２，ａ４，ａ６を生成する。
［制御部の構成例］
図３は、制御部４１の構成例を示すブロック図である。図３に示す例では、制御部４１は、電流指令値演算部５０、減算部５１ａ，５１ｂ、第１Ｆ／Ｂ（フィードバック）制御部５２ａ、第２Ｆ／Ｂ（フィードバック）制御部５２ｂ、二相／三相変換部５３、デューティ指示値演算部５４、ＰＷＭ信号生成部５５、三相／二相変換部５６、及び電流検出部５７を備える。

電流指令値演算部５０は、車速Ｖ及び操舵トルクτに基づいてｄ／ｑ座標系におけるｑ軸上の電流指令値であるｑ軸電流指令値Ｉｑ＊を演算する。具体的には、例えば操舵トルクτの絶対値が大きくなるほど、また車速Ｖが遅くなるほど、ｑ軸電流指令値Ｉｑ＊の絶対値をより大きい値に設定する。

電流検出部５７は、シャント抵抗Ｒ１〜Ｒ３に流れる電流に基づいて、モータ２０のＵ相電流値Ｉｕ、Ｖ相電流値Ｉｖ、及びＷ相電流値Ｉｗを検出する。具体的には、シャント抵抗Ｒ１〜Ｒ３の両端電圧ＶＲ１〜ＶＲ３に基づいて、モータ２０のＵ相電流値Ｉｕ、Ｖ相電流値Ｉｖ、及びＷ相電流値Ｉｗを検出する。電流検出部５７によって検出された各相電流値Ｉｕ，Ｉｖ，Ｉｗ及びモータ回転角（電気角）θｍは、三相／二相変換部５６に入力される。

三相／二相変換部５６は、モータ回転角θｍに基づいて各相電流値Ｉｕ〜Ｉｗをｄ／ｑ座標上に写像することにより、ｄ／ｑ座標系におけるモータ２０の実電流値であるｄ軸電流値Ｉｄ及びｑ軸電流値Ｉｑを演算する。

減算部５１ａは、ｄ軸電流指令値Ｉｄ＊とｄ軸電流値Ｉｄとの偏差ΔＩｄを求める。減算部５１ｂは、ｑ軸電流指令値Ｉｑ＊とｑ軸電流値Ｉｑとの偏差ΔＩｑを求める。

第１Ｆ／Ｂ制御部５２ａは、ｄ軸電流値Ｉｄをｄ軸電流指令値Ｉｄ＊に追従させるべく、ｄ軸電流偏差ΔＩｄに基づく電流フィードバック制御を行うことにより、ｄ軸電圧指令値Ｖｄ＊を演算する。第２Ｆ／Ｂ制御部５２ｂは、ｑ軸電流値Ｉｑをｑ軸電流指令値Ｉｑ＊に追従させるべく、ｑ軸電流偏差ΔＩｑに基づく電流フィードバック制御を行うことにより、ｑ軸電圧指令値Ｖｑ＊を演算する。第１Ｆ／Ｂ制御部５２ａによって演算されたｄ軸電圧指令値Ｖｄ＊、及び第２Ｆ／Ｂ制御部５２ｂによって演算されたｑ軸電圧指令値Ｖｑ＊は、二相／三相変換部５３に入力される。

二相／三相変換部５３には、モータ回転角θｍも入力される。二相／三相変換部５３は、モータ回転角θｍに基づいて、ｄ軸電圧指令値Ｖｄ＊及びｑ軸電圧指令値Ｖｑ＊を三相の交流座標系上に写像することにより、三相の交流座標系における各相電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算する。二相／三相変換部５３によって演算された各相電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は、デューティ指示値演算部５４に入力される。

図４は、デューティ指示値演算部５４の構成を示すブロック図である。デューティ指示値演算部５４は、目標デューティ比演算部５４１と目標デューティ比修正部５４２とを備える。

目標デューティ比演算部５４１は、上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５（下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６）のオン／オフを制御するための目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗを演算する。具体的には、目標デューティ比演算部５４１は、各相電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に対応する各相の目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗを演算する。目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗは、上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオンデューティ比をそれぞれ表したものである。

目標デューティ比修正部５４２は、目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗを修正することによって、修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗを演算する。修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗの詳細な演算方法については後述する。なお、目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗを修正する必要が無い条件下では、目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗがそのまま修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗとなる。演算された修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗは、ＰＷＭ信号生成部５５に入力される。

ＰＷＭ信号生成部５５は、修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗと搬送波（キャリア）との比較に基づきＰＷＭ駆動信号ａ１〜ａ６を生成する。搬送波は、例えば三角波である。図２に示すように、制御部４１は、これらＰＷＭ駆動信号ａ１〜ａ６をインバータ回路４０の各スイッチング素子Ｔ１〜Ｔ６のゲート端子に出力する。これにより、ＰＷＭ駆動信号ａ１〜ａ６に応じた駆動電力がモータ２０に供給され、モータトルクをステアリングシャフト１１に付与するアシスト制御が実行される。

（各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間の設定及びデューティ比の修正方法）
電流検出部５７による各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出は、シャント抵抗Ｒ１〜Ｒ３に電流が流れている期間、すなわち、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６がオン（上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５がオフ）となっている期間に行う。

図５は、モータ２０の電流制御処理の実行周期である電流制御周期Ｔｃの１周期内における上アームスイッチング素子Ｔ１のオン／オフの状態の一例を示す図である。相電流値Ｉｕの検出に必要な時間（電流検出期間）Ｔａがキャリア周期Ｔｂ以下の場合には、１キャリア周期Ｔｂ内で相電流値Ｉｕの検出を行うことができる。しかしながら、キャリア周波数が高い場合には、キャリア周期Ｔｂが短くなるため、相電流値Ｉｕの検出に必要な時間Ｔａがキャリア周期Ｔｂよりも長い場合には、１キャリア周期Ｔｂ内で相電流値Ｉｕを検出することができない。これは、他の相電流値Ｉｖ、Ｉｗの検出時でも同様である。

本実施形態では、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な時間Ｔａがキャリア周期Ｔｂよりも長い場合に、キャリア周期Ｔｂのｎ周期（ｎは２以上の自然数）を使って各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出を行う。本明細書では、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な時間Ｔａを含むキャリア周期Ｔｂのｎ周期を電流検出周期と呼ぶ。また、電流制御周期Ｔｃ内におけるデューティ比の平均値が変わらないように、電流検出周期以外の期間におけるデューティ比を修正する。以下で、電流検出周期の設定方法及びデューティ比の修正方法について説明する。それらの処理は、目標デューティ比修正部５４２によって行われる。なお、以下では、電流制御周期Ｔｃ＞キャリア周期Ｔｂを前提とする。

上述したように、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な安定時間をＴａ、キャリア周期をＴｂ、電流制御周期をＴｃとし、電流制御の目標デューティ比をｄとする。目標デューティ比ｄは、目標デューティ比演算部５４１によって演算される目標デューティ比Ｄｕ，Ｄｖ，Ｄｗに対応している。目標デューティ比ｄの最大値は、（Ｔｃ−Ｔａ）／Ｔｃ×１００（％）である。

以下では、一例として、Ｔａ＝５［μｓ］、Ｔｂ＝２［μｓ］、Ｔｃ＝１００［μｓ］、ｄ＝７０［％］とする。この場合、上述した特許文献１に記載のインバータ装置では、Ｔａ＞Ｔｂより、１キャリア周期内で各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出を行うことはできない。

各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な時間Ｔａを確保するためのキャリア周期Ｔｂのｎ周期として、次式（１）の関係を満たす自然数ｎを求める。
ｎ×Ｔｂ≧Ｔａ＞（ｎ−１）×Ｔｂ …（１）

上述した数値例では、ｎ×２≧５＞（ｎ−１）×２となるので、ｎ＝３となる。すなわち、電流検出周期はキャリア周期Ｔｂの３周期であり、キャリア周期Ｔｂの３周期内で各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出を行う。

続いて、デューティ比の修正方法について説明する。

まず、次式（２）の関係が成り立つか否かを判定する。
（ｎ×Ｔｂ−Ｔａ）／（ｎ×Ｔｂ）×１００＞ｄ …（２）

式（２）の関係が成り立つ場合、キャリア周期Ｔｂのｎ周期内で上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオフ時間（下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のオン時間）を調整することにより、キャリア周期Ｔｂの３周期（電流検出周期）内におけるデューティ比を目標デューティ比ｄとすることができる。具体的には、まず、次式（３）の関係を満たすＴｅ［μｓ］を求める。
ｄ＝（ｎ×Ｔｂ−Ｔａ−Ｔｅ）／（ｎ×Ｔｂ）×１００ …（３）

そして、求めたＴｅ［μｓ］だけ、電流検出周期内において、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のオン時間を長くする。図６は、電流検出周期内における上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオン／オフ時間を説明するための図である。図６に示すように、電流検出周期内における上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオフ時間は、Ｔａ＋Ｔｅ［μｓ］となる。このように上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオン／オフ時間を設定することにより、電流検出周期内におけるデューティ比を目標デューティ比ｄとすることができる。この場合、電流制御周期Ｔｃ内のうち、電流検出周期以外の期間におけるデューティ比は、目標デューティ比ｄのままである。

目標デューティ比修正部５４２は、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間（Ｔａ）の間は下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６がオン（上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５がオフ）となるように、かつ、電流検出周期内におけるデューティ比が目標デューティ比ｄとなるように、電流検出周期内における修正後デューティ比を演算する。

一方、式（２）の関係が成り立たない場合には、電流検出周期内で各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な時間Ｔａを確保すると、電流検出周期内におけるデューティ比を目標デューティ比ｄとすることができない。この場合、電流検出周期内において、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な時間Ｔａを上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオフ時間とし、（ｎ×Ｔｂ−Ｔａ）［μｓ］を上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオン時間とする（図７参照）。そして、電流検出周期以外の期間におけるデューティ比を修正することによって、電流制御周期Ｔｃ内におけるデューティ比の平均値が目標デューティ比ｄとなるようにする。

具体的には、電流検出周期内におけるデューティ比の目標デューティ比に対する不足分のデューティ比ｄ’を次式（４）から算出し、算出した不足分のデューティ比ｄ’を、電流検出周期以外の期間の目標デューティ比ｄに割り振ることによって、電流制御周期Ｔｃ内におけるデューティ比の平均値が目標デューティ比ｄとなるようにする。
ｄ’＝（ｄ−（ｎ×Ｔｂ−Ｔａ）／（ｎ×Ｔｂ）×１００）×ｎ …（４）

目標デューティ比修正部５４２は、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間（Ｔａ）の間は下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６がオン（上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５がオフ）となるように、電流検出周期内における修正後デューティ比を演算する。また、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間を含む電流検出周期以外の期間では、電流制御周期Ｔｃ内におけるデューティ比の平均値が目標デューティ比ｄとなるように、修正後デューティ比を演算する。

上述した数値例では、（ｎ×Ｔｂ−Ｔａ）／（ｎ×Ｔｂ）×１００＝５０／３であり、ｄ＝７０であるから、式（２）の関係が成り立たない。従って、キャリア周期Ｔｂの３周期内で各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出を行うが、この３周期におけるデューティ比は５０／３であって、目標デューティ比ｄ（＝７０）［％］未満となるため、不足分のデューティ比ｄ’を算出して、電流検出周期以外の期間の目標デューティ比ｄに割り振る。不足分のデューティ比ｄ’は、式（４）より、ｄ’＝（７０−（３×２−５）／（３×２）×１００）×３＝１６０［％］となる。

（不足分のデューティ比ｄ’の分配例１）
不足分のデューティ比ｄ’は、電流制御周期Ｔｃ内において、電流検出周期以外の期間におけるキャリア周期に均等に分配することができる。この場合、分配率ｄ１は、次式（５）により算出される。
ｄ１＝ｄ’／（Ｔｃ／Ｔｂ−ｎ） …（５）

上述した数値例では、式（５）より、ｄ１＝１６０／（１００／２−３）≒３．４［％］となる。従って、電流検出周期以外の期間における修正後デューティ比は、ｄ＋ｄ１＝７３．４［％］となる。すなわち、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間Ｔａを含む電流検出周期以外の期間における修正後デューティ比は７３．４［％］となる。

（不足分のデューティ比ｄ’の分配例２）
各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出に必要な時間Ｔａを確保するために、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のオン時間（上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のオフ時間）を他の区間よりも長くした影響を局所的に軽減するために、電流検出周期の前後におけるデューティ比を修正するようにしても良い。

上述した数値例では、目標デューティ比ｄ＝７０［％］であるから、キャリア周期Ｔｂあたり最大で３０（＝１００−７０）［％］のデューティ比を割り振ることが可能である。この場合、不足分のデューティ比ｄ’が１６０［％］であるから、キャリア周期Ｔｂの５周期分は、３０［％］のデューティ比を割り振って修正後デューティ比を１００［％］とし、残りの１０（＝１６０−３０×５）［％］のデューティ比を別のキャリア周期に割り振る。すなわち、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のデューティ比が０％である修正後デューティ比が含まれるように、電流検出周期以外の期間における修正後デューティ比を演算する。

図８は、電流検出周期より前の３キャリア周期及び後の２キャリア周期の修正後デューティ比を１００［％］とし、修正後デューティ比を１００［％］とした２キャリア周期後のキャリア周期の修正後デューティ比を８０（＝７０＋１０）［％］とした例を示している。それ以外のキャリア周期のデューティ比は目標デューティ比と同じ７０［％］である。ただし、電流検出周期の前後におけるデューティ比の修正方法が図８に示す例に限定されることはない。

図９は、１電流制御周期Ｔｃ内におけるデューティ比の修正処理の流れを示すフローチャートである。ステップＳ１０から始まる処理は、デューティ指示値演算部５４によって行われる。

ステップＳ１０において、デューティ指示値演算部５４の目標デューティ比演算部５４１は、各相の目標デューティ比Ｄｍｕ，Ｄｍｖ，Ｄｍｗを演算する。

ステップＳ２０において、デューティ指示値演算部５４の目標デューティ比修正部５４２は、上述した方法により、各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間を確保するために必要な期間（キャリア周期Ｔｂのｎ周期）を設定するとともに、電流制御周期Ｔｃ内におけるデューティ比の平均値が目標デューティ比ｄとなるように、各キャリア周期の修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗを演算する。

ステップＳ３０において、目標デューティ比修正部５４２は、ステップＳ２０で演算した修正後デューティ比をＰＷＭ信号生成部５５に出力する。ここでは、１電流制御周期Ｔｃ内における各キャリア周期の修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗを、後述するカウンタ値に基づいてキャリア周期毎に順に出力する。従って、ステップＳ３０の処理を初めて行う場合には、１電流制御周期Ｔｃ内の最初のキャリア周期の修正後デューティ比Ｄｕ，Ｄｖ，Ｄｗを出力する。

ステップＳ４０において、目標デューティ比修正部５４２は、カウンタ値Ｃに１を加算する（Ｃ＝Ｃ＋１）。カウンタ値Ｃの初期値は０である。

ステップＳ５０において、目標デューティ比修正部５４２は、カウンタ値Ｃが所定のセット数Ｃｘ以上になったか否かを判定する。所定のセット数Ｃｘは、電流制御周期Ｔｃ内におけるキャリア周期Ｔｂの数と等しい。例えば、電流制御周期Ｔｃが１００［μｓ］であり、キャリア周期Ｔｂが２［μｓ］の場合には、Ｃｘ＝５０となる。カウンタ値Ｃが所定のセット数Ｃｘ未満であると判定するとステップＳ３０に戻り、次のキャリア周期の修正後デューティ比Ｄｕ，Ｄｖ，ＤｗをＰＷＭ信号生成部５５に出力する。一方、カウンタ値Ｃが所定のセット数Ｃｘ以上であると判定すると、ステップＳ６０に進む。

ステップＳ６０において、目標デューティ比修正部５４２は、カウンタ値Ｃをリセット（Ｃ＝０）とする。

このように、本実施形態によれば、モータ電流の検出タイミング毎にキャリア周波数を変更することなく、複数のキャリア周期内で各相の電流を検出することができる。また、多相モータのＰＷＭ駆動時におけるデューティ比の平均値が目標デューティ比となるように、電流検出周期以外の期間における修正後デューティ比を演算するので、従来不可能であった電流検出を実現し、モータ出力の低下を抑えて、所望のモータ駆動を実現することができる。

さらに、各相電流値Ｉｕ，Ｉｖ，Ｉｗを検出するためのシャント抵抗Ｒ１〜Ｒ３を備えることにより、シャント抵抗Ｒ１〜Ｒ３に流れる電流値に基づいて、上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５と下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の短絡も検出することができる。

なお、本実施形態では、キャリア周期Ｔｂ＜各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間Ｔａの場合について説明したが、キャリア周期Ｔｂ≧各相電流値Ｉｕ，Ｉｖ，Ｉｗの検出期間Ｔａの場合も適用することができる。ただし、電流制御周期Ｔｃ＞キャリア周期Ｔｂが前提である。例えば、一例としてＴａ＝５［μｓ］、Ｔｂ＝１０［μｓ］、Ｔｃ＝１００［μｓ］、ｄ＝７０［％］とすると、上述した実施形態に従うと、ｎ＝１なのでキャリア周期Ｔｂの１周期を電流検出周期とする。なお、Ｔｂ≧Ｔａが成り立つ場合には、上記数値例以外の場合でもｎ＝１となり、キャリア周期Ｔｂの１周期が電流検出周期となる。この場合、上式（２）は成立せず、不足分のデューティ比ｄ’＝２０［％］である。これを電流検出周期以外の期間におけるキャリア周期に均等に分配する場合、分配率ｄ１＝２．２［％］となり、修正後デューティ比は、ｄ＋ｄ１＝７２．２［％］となる。この場合、従来例だとスイッチング素子に印加できるデューティ比はＴａ／Ｔｂ＝５０［％］に制限されるところ、本発明では７０［％］を印加できる。従って、本発明では、デューティの低下を従来よりも抑制することができ、その結果、モータ出力の低下を抑制することができる。

すなわち、本発明によれば、モータ電流の検出に必要な期間が１キャリア周期よりも長い場合及び１キャリア周期以下の場合のいずれの場合でも、モータ出力の低下を抑制しつつ、モータ電流を検出することができる。

＜他の変形例＞
シャント抵抗Ｒ１，Ｒ２，Ｒ３は、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６とグランド（直流電源５１の負極）との間に接続されているものとして説明したが、上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５と直流電源５１の正極との間に接続される構成であっても良い。

電流検出周期内におけるデューティ比の目標デューティ比に対する不足分のデューティ比ｄ’を電流検出周期以外の期間の目標デューティ比に割り振る方法は、上述した方法に限定されることはない。例えば、電流検出周期の前の期間において、電流検出周期に近い期間ほど修正後デューティ比が大きくなるように不足分のデューティ比ｄ’を割り振っても良い。また、電流検出周期の後の期間において、電流検出周期から遠い期間ほど修正後デューティ比が小さくなるように不足分のデューティ比ｄ’を割り振っても良い。すなわち、不足分のデューティ比ｄ’の割り振り方は、任意の方法により決定することができる。

上述した説明では、電流制御周期Ｔｃ内におけるデューティ比の平均値が目標デューティ比と変わらないように、修正後デューティ比を演算した。しかしながら、デューティ比の平均値が目標デューティ比と一致するのであれば、修正後デューティ比を演算するための期間が電流制御周期Ｔｃの期間に限定されることはない。

本発明のインバータ装置の制御対象であるモータは、上記例の３相ブラシレスモータに限定されない。本発明は、例えば、３相以外の相数のブラシレスモータや、ブラシ付きモータ等、他の種類の電動モータを駆動するためのインバータ装置にも適用可能である。

本発明は、上述した４型の電動パワーステアリング装置に限らず、ピニオンアシスト型、又は、ラックアシスト型の電動パワーステアリング装置等他のタイプの電動パワーステアリング装置にも適用できる。また、本発明は、電動パワーステアリング装置以外のインバータ装置にも適用できる。

１…操舵機構、４…インバータ装置、２０…モータ、４０…インバータ装置、４１…制御部、５４…デューティ指示値演算部、５５…ＰＷＭ信号生成部、５７…電流検出部、Ｒ１，Ｒ２，Ｒ３…シャント抵抗、Ｔ１，Ｔ３，Ｔ５…上アームスイッチング素子、Ｔ２，Ｔ４，Ｔ６…下アームスイッチング素子

Claims (5)

1. 多相モータをＰＷＭ駆動するためのインバータ装置であって、
   各相毎に設けられ、直流電源の正負極間に直列接続される上アームスイッチング素子及び下アームスイッチング素子と、
   前記上アームスイッチング素子及び下アームスイッチング素子の一方と直列に接続される抵抗と、
   前記抵抗に流れる電流に基づいて、各相のモータ電流を検出する電流検出部と、
   前記上アームスイッチング素子及び下アームスイッチング素子のオン／オフを制御するための目標デューティ比を演算する目標デューティ比演算部と、
   前記目標デューティ比を修正することによって、修正後デューティ比を演算する目標デューティ比修正部と、
   前記修正後デューティ比に基づいてＰＷＭ信号を生成し、生成したＰＷＭ信号を前記上アームスイッチング素子及び下アームスイッチング素子に出力するＰＷＭ信号生成部と、
   を備え、
   前記目標デューティ比修正部は、前記各相のモータ電流を検出するために必要な電流検出期間より長い前記ＰＷＭ信号の１または複数の周期である電流検出周期内において前記電流検出期間中は前記抵抗と直列に接続されたスイッチング素子がオンとなるように前記修正後デューティ比を演算するとともに、前記多相モータのＰＷＭ駆動時におけるデューティ比の平均値が前記目標デューティ比となるように、前記電流検出周期以外の期間における前記修正後デューティ比を演算する、インバータ装置。
2. 請求項１に記載のインバータ装置であって、
   前記目標デューティ比修正部は、前記電流検出周期内におけるデューティ比の前記目標デューティ比に対する不足分を演算し、演算した前記不足分を前記電流検出周期以外の期間における目標デューティ比に均等に割り振ることにより、前記電流検出周期以外の期間における前記修正後デューティ比を演算する、インバータ装置。
3. 請求項１に記載のインバータ装置であって、
   前記目標デューティ比修正部は、前記電流検出周期内におけるデューティ比の前記目標デューティ比に対する不足分を演算し、演算した前記不足分を、前記電流検出周期以外の期間のうちの一部の期間における目標デューティ比に割り振ることにより、前記電流検出周期以外の期間における前記修正後デューティ比を演算する、インバータ装置。
4. 請求項３に記載のインバータ装置であって、
   前記目標デューティ比修正部は、前記抵抗と直列に接続されたスイッチング素子のデューティ比が０％である修正後デューティ比が含まれるように、前記電流検出周期以外の期間における前記修正後デューティ比を演算する、インバータ装置。
5. 車両のステアリング機構に操舵補助力を与えるパワーステアリング装置であって、
   請求項１〜４のいずれか１項に記載のインバータ装置と、
   前記インバータ装置により制御され、前記ステアリング機構に前記操舵補助力を与える前記多相モータとを備える、パワーステアリング装置。

Images