JP2017163276A - Transmitter - Google Patents
Transmitter Download PDFInfo
- Publication number
- JP2017163276A JP2017163276A JP2016044743A JP2016044743A JP2017163276A JP 2017163276 A JP2017163276 A JP 2017163276A JP 2016044743 A JP2016044743 A JP 2016044743A JP 2016044743 A JP2016044743 A JP 2016044743A JP 2017163276 A JP2017163276 A JP 2017163276A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmitter
- power amplifier
- counter
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
実施の形態は、送信器に関する。 Embodiments relate to a transmitter.
従来、無線通信を行う送信器は、送信信号を増幅するパワーアンプ等の増幅器を備えている。このような通信に用いられるパワーアンプは、送信信号を増幅する際に信号波形に非線形性の歪みが発生する。パワーアンプで発生する非線形性の歪みを補償する歪み補償の方式としては、デジタルプリディストーション方式がある。このデジタルプリディストーション方式には、固定ルックアップテーブル方式と、パワーアンプからのループバック信号を用いる、適応型デジタルプリディストーション方式とが存在する。 Conventionally, a transmitter for performing wireless communication includes an amplifier such as a power amplifier that amplifies a transmission signal. A power amplifier used for such communication generates nonlinear distortion in a signal waveform when a transmission signal is amplified. There is a digital predistortion method as a distortion compensation method for compensating for nonlinear distortion generated in a power amplifier. This digital predistortion method includes a fixed lookup table method and an adaptive digital predistortion method using a loopback signal from a power amplifier.
実施形態の課題は、補正精度がよく、同時に回路規模が小さくすることができる送信器を提供することである。 The problem of the embodiment is to provide a transmitter that has good correction accuracy and can simultaneously reduce the circuit scale.
実施形態の送信器は、パワーアンプの歪みを補正する歪補正係数を格納するルックアップテーブルと、入力信号に対して、ルックアップテーブルから読み出した歪補正係数を乗算してパワーアンプの歪みを補正するプリディストーション部と、パワーアンプからのループバック信号と、を有する送信器において、第1のカウンタと、制御部と、を有する。第1のカウンタは、パワーアンプからのループバック信号が所定の閾値レベルを超えた回数をカウントする。制御部は、第1のカウンタによりカウントされた回数に基づいて、ルックアップテーブルの参照位置を変更する。 The transmitter according to the embodiment corrects power amplifier distortion by multiplying an input signal by a distortion correction coefficient read out from the lookup table and a lookup table storing a distortion correction coefficient for correcting distortion of the power amplifier. A transmitter having a predistortion unit that performs a loopback signal from a power amplifier includes a first counter and a control unit. The first counter counts the number of times that the loopback signal from the power amplifier exceeds a predetermined threshold level. The control unit changes the reference position of the lookup table based on the number of times counted by the first counter.
以下、図面を参照して実施形態について詳細に説明する。 Hereinafter, embodiments will be described in detail with reference to the drawings.
以下の実施形態では、パワーアンプの非線形性の逆特性を入力される入力信号に与え、パワーアンプから出力される出力信号として非線形性を軽減した信号を得るデジタルプリディストーション方式の歪み補償を行い、パワーアンプで発生する非線形性の歪みを補償する送信器について説明する。 In the following embodiments, the inverse characteristic of the nonlinearity of the power amplifier is given to the input signal, and distortion compensation of a digital predistortion method is performed to obtain a signal with reduced nonlinearity as an output signal output from the power amplifier, A transmitter that compensates for non-linear distortion generated in a power amplifier will be described.
デジタルプリディストーション方式としては、ルックアップテーブルの歪み補正係数を固定値とした固定ルックアップテーブル方式が存在する。固定ルックアップテーブル方式では、プロセスバラツキ、温度特性、電圧特性等を考慮し、一律でアドレスのシフトを行い得る。 As the digital predistortion method, there is a fixed lookup table method in which the distortion correction coefficient of the lookup table is a fixed value. In the fixed lookup table method, address shift can be performed uniformly in consideration of process variations, temperature characteristics, voltage characteristics, and the like.
しかしながら、固定ルックアップテーブルと一律アドレス制御とによりパワーアンプの非線形性の歪みを補正する固定ルックアップテーブル方式では、回路規模を小さくすることができるが、温度や電圧等の変化によってパワーアンプの非線形性の歪みが変化した際に、補正精度が低くなるという問題がある。 However, the fixed look-up table method that corrects non-linear distortion of the power amplifier using a fixed look-up table and uniform address control can reduce the circuit scale, but the power amplifier's non-linearity due to changes in temperature, voltage, etc. There is a problem that the correction accuracy is lowered when the distortion of the characteristic changes.
また、デジタルプリディストーション方式としては、パワーアンプからのループバック信号を用いて、パワーアンプの非線形性歪みを推定し、ルックアップテーブルの歪み補正係数を更新する適応型デジタルプリディストーション方式が存在する。このような適応型デジタルプリディストーション方式は、歪みのない入力信号と、フィードバックして取得したパワーアンプの歪みを有するフィードバック信号とを一定期間取り込み、取り込んだデータを比較する。これにより、パワーアンプの歪みを推定してルックアップテーブルの歪み補正係数を更新し、補正精度を向上させている。 As a digital predistortion method, there is an adaptive digital predistortion method that estimates a nonlinear distortion of a power amplifier using a loopback signal from the power amplifier and updates a distortion correction coefficient of a lookup table. In such an adaptive digital predistortion method, an input signal without distortion and a feedback signal having power amplifier distortion obtained by feedback are captured for a certain period, and the captured data are compared. As a result, the distortion of the power amplifier is estimated and the distortion correction coefficient in the lookup table is updated to improve the correction accuracy.
しかしながら、適応型デジタルプリディストーション方式では、ループバック制御を行うことで、非線形性の歪みの補正精度を高くすることができるが、ループバック制御を行うためのタイミング調整や歪みを推定する歪推定部等の回路が必要となる。特に、タイミング調整を行う遅延調整回路は、入力信号とループバック信号とのタイミングを正確に合わす必要があるため、整合フィルタやFFT回路等が必要となり、回路規模が大きくなってしまう。そのため、適応型デジタルプリディストーション方式は、ハードウエアの規模が増大するという問題があった。 However, in the adaptive digital predistortion method, the correction accuracy of the nonlinear distortion can be increased by performing the loopback control, but the distortion estimation unit for estimating the timing adjustment and the distortion for performing the loopback control. Such a circuit is required. In particular, a delay adjustment circuit that performs timing adjustment needs to accurately match the timing of an input signal and a loopback signal, so that a matched filter, an FFT circuit, and the like are required, resulting in an increase in circuit scale. Therefore, the adaptive digital predistortion method has a problem that the scale of hardware increases.
そのため、以下の実施形態では、固定ルックアップテーブル方式よりも補正精度がよく、適応型デジタルプリディストーション方式よりも回路規模が小さくすることができる送信器について説明する。
(第1の実施形態)
まず、図1に基づき、第1の実施形態に係る送信器の構成について説明する。図1は、第1の実施形態に係る送信器の構成を示す図である。
Therefore, in the following embodiments, a transmitter that has a higher correction accuracy than the fixed lookup table method and can have a smaller circuit scale than the adaptive digital predistortion method will be described.
(First embodiment)
First, the configuration of the transmitter according to the first embodiment will be described with reference to FIG. FIG. 1 is a diagram illustrating a configuration of a transmitter according to the first embodiment.
実施形態の送信器1は、プリディストーション部11と、D/A変換器12と、直交変調部13と、パワーアンプ14と、アンテナ15と、演算回路16と、遅延調整回路17と、比較器18と、カウンタ19と、直交復調部20と、A/D変換器21と、平均パワー算出部22と、利得調整部23と、演算回路24と、比較器25と、カウンタ26と、差分回路27と、シフト値制御部28と、加算回路29と、ルックアップテーブル30とを備えて構成されている。
The transmitter 1 of the embodiment includes a
送信器1には、I値及びQ値からなる複素データの入力信号(送信信号)が供給される。この入力信号は、プリディストーション部11及び演算回路16に供給される。この入力信号は、例えばシリアル/パラレル変換器によりシリアルのデジタルデータを1ビットずつ交互に振り分けて、同相成分(I値)と直交成分(Q値)とに変換されたデジタル信号である。
The transmitter 1 is supplied with an input signal (transmission signal) of complex data composed of an I value and a Q value. This input signal is supplied to the
プリディストーション部11は、入力された送信信号にルックアップテーブル30から読み出された歪み補正係数を乗算した信号を生成し、D/A変換器12に出力する。すなわち、プリディストーション部11では、デジタル信号処理により、パワーアンプ14で発生する歪みの逆特性を入力信号に事前に与えている。
The
ここで、パワーアンプ14で発生する歪みについて説明する。図2は、パワーアンプで発生する歪みについて説明するための図である。
Here, the distortion generated in the
パワーアンプ14の非線形性の歪みは、プロセスのバラツキ等により、どのような歪みが発生するのか事前に分かっている。一般的に、図2に示すように、パワーアンプ14では、入力信号(符号40)の振幅が大きくなるに従い、出力信号(符号41)の振幅が小さくなる非線形性(符号42)の歪みが発生する。そのため、ルックアップテーブル30には、振幅が小さい所では歪み補正係数が1となり、振幅が大きい所では歪み補正係数が1より大きくなるように、パワーアンプ14の歪みの逆特性(符号43)の補正係数が格納される。プリディストーション部11において、このような逆特性を入力信号に乗算することで、パワーアンプ14の高線形性を実現している。
The distortion of the nonlinearity of the
図1に戻り、D/A変換器12は、プリディストーション部11から出力された信号をデジタル信号からアナログ信号に変換し、直交変調部13に出力する。直交変調部13は、D/A変換器12から出力された信号に直交変調を行い、直交変調を行った入力信号をパワーアンプ14に出力する。より具体的には、直交変調部13は、D/A変換器12から出力されたI値の入力信号に基準搬送波を乗算し、Q値の入力信号に基準搬送波を90°位相を移した搬送波を乗算し、これら2つの乗算結果を加算することで直交変調した入力信号を得ている。
Returning to FIG. 1, the D /
パワーアンプ14は、直交変調部13からの入力信号を増幅し、アンテナ15を介して送出する。また、パワーアンプ14により増幅された入力信号は、ループバック信号として直交復調部20に入力される。
The
ここで、ルックアップテーブル30のシフト値の制御について、図1、図3及び図4を用いて説明する。図3は、入力信号及びループバック信号の信号波形の一例を示す図であり、図4は、第1の実施形態の判定処理について説明するための図である。 Here, the control of the shift value of the lookup table 30 will be described with reference to FIGS. FIG. 3 is a diagram illustrating an example of signal waveforms of the input signal and the loopback signal, and FIG. 4 is a diagram for describing the determination processing according to the first embodiment.
演算回路16は、入力された入力信号の絶対値の2乗を演算し、入力信号の電力量を得る。具体的には、演算回路16は、I値及びQ値の入力信号から極座標系の座標を得る。演算回路16は、この座標の原点からの距離の絶対値を演算することで入力信号の振幅を得る。そして、演算回路16は、得られた振幅を2乗することで電力量(電力値)を得ている。この電力量は、ルックアップテーブル30の歪み補正係数を読み出すためのアドレスとして加算回路29に入力される。また、この電力量は、比較器18に入力される。なお、遅延調整回路17については後述する。
The arithmetic circuit 16 calculates the square of the absolute value of the input signal that has been input, and obtains the power amount of the input signal. Specifically, the arithmetic circuit 16 obtains the coordinates of the polar coordinate system from the input signals of the I value and the Q value. The arithmetic circuit 16 obtains the amplitude of the input signal by calculating the absolute value of the distance from the origin of the coordinates. The arithmetic circuit 16 obtains the electric energy (power value) by squaring the obtained amplitude. This electric energy is input to the
比較器18(第2の比較部)には、図3に示すように、所定の閾値レベルTHが設定されており、符号40に示す入力信号(の電力量)の振幅が閾値レベルTHを超えているか否かを判定し、カウンタ19に判定結果を出力する。
As shown in FIG. 3, a predetermined threshold level TH is set in the comparator 18 (second comparison unit), and the amplitude of the input signal (the amount of power) indicated by
カウンタ19(第2のカウンタ)は、比較器18からの判定結果に基づき、所定の時間の間に、入力信号が閾値レベルTHを超えた回数をカウントし、そのカウント数(例えば、X回)を差分回路27に出力する。
The counter 19 (second counter) counts the number of times that the input signal exceeds the threshold level TH during a predetermined time based on the determination result from the
一方、直交復調部20は、パワーアンプ14から出力されたループバック信号を直交復調し、A/D変換器21に出力する。A/D変換器21は、直交復調部20により直交復調されたループバック信号をアナログ信号からデジタル信号に変換し、平均パワー算出部22及び利得調整部23に出力する。
On the other hand, the
平均パワー算出部22は、入力されたループバック信号の平均パワーを算出し、その平均パワー情報を利得調整部23に出力する。利得調整部23には、既知の入力信号(送信信号)の平均パワー情報が入力される。利得調整部23は、平均パワー算出部22からのループバック信号の平均パワー情報と、既知の入力信号(送信信号)の平均パワー情報とを差分を算出する。そして、利得調整部23は、2つの平均パワー情報の差分に応じて、A/D変換器21からのループバック信号の利得を調整し、演算回路24に出力する。これにより、ループバック信号の平均パワーを入力信号の平均パワーと等しくさせる処理を行っている。
The average
演算回路24は、利得調整されたループバック信号の絶対の2乗を演算し、ループバック信号の電力量を演算し、比較器25に出力する。比較器25(第1の比較部)には、図3に示すように、比較器18と同じ所定の閾値レベルTHが設定されており、符号41に示すループバック信号(の電力量)の振幅が閾値レベルTHを超えているか否かを判定し、カウンタ26に判定結果を出力する。
The
カウンタ26(第1のカウンタ)は、比較器25からの判定結果に基づき、所定の時間の間に、ループバック信号が閾値レベルTHを超えた回数をカウントし、そのカウント数(例えば、Y回)を差分回路27に出力する。
Based on the determination result from the
このように、差分回路27には、所定の時間の間に、入力信号が閾値レベルTHを超えた回数と、所定の時間の間に、ループバック信号が閾値レベルTHを超えた回数とが入力される。なお、入力信号を遅延調整部としての遅延調整回路17で遅延させて、入力信号及びループバック信号の位相を略同じにするようにしてもよい。これにより、カウンタ19及び26でカウントする所定の時間を短くすることができる。この場合でも、入力信号とループバック信号の位相を完全に一致させる必要がないため、タイミング調整が容易であり、遅延調整回路17の回路規模も大きくならない。
Thus, the
差分回路27には、カウンタ19からの入力信号が閾値レベルTHを超えた回数(X回)と、カウンタ26からの歪んだループバック信号が閾値レベルTHを超えた回数(Y回)とが入力される。差分回路27は、これらの回数の差分、ここでは、X−Y回を算出し、シフト値制御部28に出力する。
The
シフト値制御部28は、差分回路27で算出された差分値(X−Y回)が基準範囲内の場合、ルックアップテーブル30のシフト値の調整を行わずに、処理を終了する。具体的には、シフト値制御部28は、図4に示すように、差分回路27で算出された差分値(X−Y回)が−A回からA回の間の場合、基準範囲内と判定する。
If the difference value (XY times) calculated by the
一方、シフト値制御部28は、差分回路27で算出された差分値(X−Y回)が基準範囲外の場合、差分値(X−Y回)が基準範囲に入るようにルックアップテーブル30のシフト値を調整する。具体的には、シフト値制御部28は、図4に示すように、差分回路27で算出された差分値(X−Y回)が−A回より少ない、または、A回より多い場合、基準範囲外と判定する。
On the other hand, when the difference value (XY times) calculated by the
このとき、シフト値制御部28は、差分値(X−Y回)の大きさに比例した値でシフト値を調整する。なお、シフト値制御部28は、差分値が基準範囲外の場合、ある一定の値(所定値)でシフト値を調整するようにしてもよい。シフト値制御部28は、このように判定したシフト値を加算回路29に出力する。
At this time, the shift value control unit 28 adjusts the shift value by a value proportional to the magnitude of the difference value (XY times). Note that the shift value control unit 28 may adjust the shift value by a certain value (predetermined value) when the difference value is outside the reference range. The shift value control unit 28 outputs the shift value determined in this way to the
加算回路29は、演算回路16から出力されたアドレスにシフト値制御部28から出力されたシフト値を加算したアドレスをルックアップテーブル30に出力する。ルックアップテーブル30は、加算回路29から出力されたアドレスに応じて歪み補正係数を読み出し、プリディストーション部11に出力する。これにより、プリディストーション部11は、入力信号にルックアップテーブル30から読み出された歪み補正係数を乗算した信号を生成することができる。
The
次に、このように構成された送信器のシフト値の制御処理について説明する。図5は、第1の実施形態に係るシフト値の制御処理の流れの一例を説明するためのフローチャートである。 Next, the shift value control processing of the transmitter configured as described above will be described. FIG. 5 is a flowchart for explaining an example of the flow of the shift value control process according to the first embodiment.
まず、カウンタ19は、所定の時間の間に、入力信号が閾値レベルTHを超えた数をカウントする(ステップS1)。ここでは、入力信号が閾値レベルTHを超えた数をX回とする。次に、カウンタ26は、所定の時間の間に、ループバック信号が閾値レベルTHを超えた回数をカウントする(ステップS2)。ここでは、ループバック信号が閾値レベルTHを超えた回数をY回とする。
First, the
次に、シフト値制御部28は、X−Y回が基準範囲内に入っているか否かを判定する(ステップS3)。シフト値制御部28は、X−Y回が基準範囲内に入っていると判定した場合(S3:YES)、処理を終了する。一方、シフト値制御部28は、X−Y回が基準範囲内に入っていないと判定した場合(S3:NO)、所定値、または、X−Y回の大きさに比例した値にルックアップテーブルのシフト値を調整し(ステップS4)、ステップS1に戻り同様の処理を繰り返す。そして、シフト値制御部28は、X−Y回が基準範囲内に入ると(ステップS3:YES)、処理を終了する。 Next, the shift value control unit 28 determines whether or not XY times are within the reference range (step S3). If the shift value control unit 28 determines that XY times are within the reference range (S3: YES), the process ends. On the other hand, when the shift value control unit 28 determines that XY times are not within the reference range (S3: NO), the shift value control unit 28 looks up to a predetermined value or a value proportional to the size of XY times. The shift value of the table is adjusted (step S4), and the process returns to step S1 and the same processing is repeated. And the shift value control part 28 will complete | finish a process, if XY times enter in the reference | standard range (step S3: YES).
なお、図5の処理では、X−Y回が基準範囲内の場合、処理を終了しているが、例えば、X−Y回が基準範囲内の場合でもステップS1に戻り、同様の処理を繰り返すようにしてもよい。これにより、温度変化等によってX−Y回が基準範囲外になった場合でも、直ちにルックアップテーブル30のシフト値を変更し、X−Y回が基準範囲内に収まるようにすることができる。 In the process of FIG. 5, the process is ended when XY times are within the reference range. However, for example, even when XY times are within the reference range, the process returns to step S1 and the same process is repeated. You may do it. Thereby, even when the XY times are out of the reference range due to a temperature change or the like, the shift value of the lookup table 30 can be immediately changed so that the XY times are within the reference range.
また、温度変化、電圧変化等の所定の変化があった場合に、図5の処理を行うようにしてもよい。例えば、温度センサ等を設け、温度が所定の値以上変化したことを検知した場合、図5の処理を行うようにする。 Further, when there is a predetermined change such as a temperature change or a voltage change, the process of FIG. 5 may be performed. For example, a temperature sensor or the like is provided, and when it is detected that the temperature has changed by a predetermined value or more, the process of FIG. 5 is performed.
以上のように、送信器1は、所定の時間の間に、入力信号及びループバック信号が閾値レベルTHを超えた回数をカウントし、それらの回数の差に応じてルックアップテーブル30の最適な参照位置を決定するようにしている。そのため、送信器1は、ルックアップテーブルの歪み補正係数を更新する従来の適用型デジタルプリディストーション方式のように、高性能な遅延調整回路を必要とせず、従来の適用型デジタルプリディストーション方式よりも回路規模を小さくすることができる。 As described above, the transmitter 1 counts the number of times that the input signal and the loopback signal exceed the threshold level TH during a predetermined time, and determines the optimum value of the look-up table 30 according to the difference between the numbers. The reference position is determined. Therefore, the transmitter 1 does not require a high-performance delay adjustment circuit unlike the conventional applied digital predistortion method that updates the distortion correction coefficient of the lookup table, and is higher than the conventional applied digital predistortion method. The circuit scale can be reduced.
また、送信器1は、固定ルックアップテーブル方式に対して、プロセス、電圧、温度等のバラツキがあった場合でも、入力信号及びループバック信号を用いてルックアップテーブル30の最適な参照位置を決定することができるため、補正精度が向上する。 Further, the transmitter 1 determines the optimum reference position of the lookup table 30 using the input signal and the loopback signal even when there are variations in process, voltage, temperature, etc., with respect to the fixed lookup table method. Therefore, the correction accuracy is improved.
よって、本実施形態の送信器によれば、固定ルックアップテーブル方式よりも補正精度がよく、適応型デジタルプリディストーション方式よりも回路規模が小さくすることができる。
(第2の実施形態)
次に、第2の実施形態について説明する。
Therefore, according to the transmitter of this embodiment, the correction accuracy is better than that of the fixed lookup table method, and the circuit scale can be made smaller than that of the adaptive digital predistortion method.
(Second Embodiment)
Next, a second embodiment will be described.
第1の実施形態では、入力信号とループバック信号とを用いてルックアップテーブルのシフト値の調整を行う送信器について説明したが、第2の実施形態では、ループバック信号のみを用いてルックアップテーブルのシフト値の調整を行う送信器について説明する。 In the first embodiment, the transmitter for adjusting the shift value of the lookup table using the input signal and the loopback signal has been described. However, in the second embodiment, the lookup is performed using only the loopback signal. A transmitter for adjusting the shift value of the table will be described.
図6は、第2の実施形態に係る送信器の構成を示す図である。図7は、ループバック信号の信号波形の一例を示す図であり、図8は、第2の実施形態の判定処理について説明するための図である。なお、図6において、図1と同様の構成については、同一の符号を付して説明を省略する。また、図7において、図3と同様の構成については、同一の符号を付して説明を省略する。 FIG. 6 is a diagram illustrating a configuration of a transmitter according to the second embodiment. FIG. 7 is a diagram illustrating an example of a signal waveform of the loopback signal, and FIG. 8 is a diagram for describing a determination process according to the second embodiment. In FIG. 6, the same components as those in FIG. 1 are denoted by the same reference numerals and description thereof is omitted. In FIG. 7, the same components as those in FIG.
図6に示すように、送信器1aは、図1の送信器1から遅延調整回路17、比較器18、カウンタ19、差分回路27が削除されて構成されている。また、送信器1aは、図1のシフト値制御部28に代わり、シフト値制御部28aを用いて構成されている。
As shown in FIG. 6, the
図7に示すように、比較器25には、第1の実施形態と同様に、所定の閾値レベルTHが設定されている。比較器25(第1の比較部)は、ループバック信号が閾値レベルTHを超えている否かを判定して、判定結果をカウンタ26に出力する。カウンタ26(第1のカウンタ)は、判定結果に基づき、所定の時間の間に、ループバック信号が閾値レベルTHを超えている数をカウントし、シフト値制御部28aに出力する。
As shown in FIG. 7, a predetermined threshold level TH is set in the
シフト値制御部28aは、カウンタ26でカウントされたカウント値(Y回)が基準範囲内の場合、ルックアップテーブル30のシフト値の調整を行わずに、処理を終了する。具体的には、シフト値制御部28aは、図8に示すように、カウンタ26でカウントされたカウント値(Y回)がB回からC回の間の場合、基準範囲内と判定する。
When the count value (Y times) counted by the
ここでは、CCDF(相補累積分布関数)を用いることで、平均電力よりも大きい信号が発生する確率が求まる。そのため、所定の時間の間に閾値レベルTHを超える信号が発生する個数を求めることができる。すなわち、所定の時間の間に閾値レベルTHを超える信号が発生する個数が分かるため、このように求めた個数を基準範囲の中心とし、その中の上下の所定の回数間(B回からC回の間)を基準範囲内としている。 Here, by using CCDF (complementary cumulative distribution function), the probability that a signal larger than the average power is generated can be obtained. Therefore, the number of signals that exceed the threshold level TH during a predetermined time can be obtained. That is, since the number of signals that exceed the threshold level TH during a predetermined time is known, the number obtained in this way is used as the center of the reference range, and a predetermined number of times (B to C times) above and below that number. ) Is within the reference range.
一方、シフト値制御部28aは、カウンタ26でカウントされたカウント値(Y回)が基準範囲外の場合、カウント値(Y回)が基準範囲に入るようにルックアップテーブル30のシフト値を調整する。具体的には、シフト値制御部28aは、図8に示すように、カウンタ26でカウントされたカウント値(Y回)がB回より少ない、または、C回より多い場合、基準範囲外と判定する。
On the other hand, when the count value (Y times) counted by the
このとき、シフト値制御部28aは、カウント値(Y回)の大きさに比例した値でシフトを調整する。なお、シフト値制御部28aは、カウント値(Y回)が基準範囲外の場合、所定値でシフト値を調整するようにしてもよい。シフト値制御部28aは、このように判定したシフト値を加算回路29に出力する。その他の構成は、第1の実施形態と同様である。
At this time, the shift value control unit 28a adjusts the shift by a value proportional to the magnitude of the count value (Y times). Note that the shift value control unit 28a may adjust the shift value by a predetermined value when the count value (Y times) is out of the reference range. The shift value control unit 28 a outputs the shift value determined in this way to the
次に、このように構成された送信器のシフト値の制御処理について説明する。図9は、第2の実施形態に係るシフト値の制御処理の流れの一例を説明するためのフローチャートである。 Next, the shift value control processing of the transmitter configured as described above will be described. FIG. 9 is a flowchart for explaining an example of the flow of the shift value control process according to the second embodiment.
まず、カウンタ26は、所定の時間の間に、ループバック信号が閾値レベルTHを超えた数をカウントする(ステップS11)。ここでは、ループバック信号が閾値レベルTHを超えた数をY回とする。
First, the
次に、シフト値制御部28aは、Y回が基準範囲内に入っているか否かを判定する(ステップS12)。シフト値制御部28aは、Y回が基準範囲内に入っていると判定した場合(ステップS12:YES)、処理を終了する。一方、シフト値制御部28aは、Y回が基準範囲内に入っていないと判定した場合(ステップS12:NO)、所定値、または、Y回の大きさに比例した値にルックアップテーブルのシフト値を調整し(ステップS13)、ステップS11に戻り、同様の処理を繰り返す。そして、シフト値制御部28aは、Y回が基準範囲内に入ると(ステップS12:YES)、処理を終了する。 Next, the shift value control unit 28a determines whether or not Y times are within the reference range (step S12). If the shift value control unit 28a determines that Y times are within the reference range (step S12: YES), the process ends. On the other hand, when the shift value control unit 28a determines that Y times are not within the reference range (step S12: NO), the shift of the lookup table to a predetermined value or a value proportional to the magnitude of Y times is performed. The value is adjusted (step S13), the process returns to step S11, and the same processing is repeated. And the shift value control part 28a will complete | finish a process, if Y times enter in the reference | standard range (step S12: YES).
なお、第1の実施形態と同様に、図9の処理では、Y回が基準範囲内の場合でもステップS11に戻り、同様の処理を繰り返すようにしてもよいし、温度変化、電圧変化等の所定の変化があった場合に、図9の処理を行うようにしてもよい。 As in the first embodiment, in the process of FIG. 9, even if Y times are within the reference range, the process may return to step S11 and the same process may be repeated, or a temperature change, a voltage change, etc. When there is a predetermined change, the process of FIG. 9 may be performed.
以上のように、送信器1aは、ループバック信号の振幅情報のみからルックアップテーブル30の最適な参照位置を決定するようにしている。この結果、第2の実施形態の送信器1aは、第1の実施形態と同様の効果を得るとともに、ループバック信号のみを用いてルックアップテーブル30のアドレスをシフトさせているため、第1の実施形態の送信器1よりも回路規模を小さくすることができる。
(第3の実施形態)
次に、第3の実施形態について説明する。
As described above, the
(Third embodiment)
Next, a third embodiment will be described.
第1の実施形態では、ループバック信号を直交復調する送信器について説明したが、第3の実施形態では、ループバック信号を包絡線検波によって復調する送信器について説明する。 In the first embodiment, the transmitter that performs quadrature demodulation of the loopback signal has been described. In the third embodiment, a transmitter that demodulates the loopback signal by envelope detection will be described.
図10は、第3の実施形態に係る送信器の構成を示す図である。なお、図10において、図1と同様の構成については、同一の符号を付して説明を省略する。 FIG. 10 is a diagram illustrating a configuration of a transmitter according to the third embodiment. In FIG. 10, the same components as those in FIG.
図10に示すように、送信器1bは、図1の送信器1から演算回路24が削除されて構成されている。また、送信器1bは、図1の直交復調部20に代わり、包絡線検波器50を用いて構成されている。
As shown in FIG. 10, the
包絡線検波器50は、パワーアンプ14から出力されたループバック信号の包絡線を検波(検出)することによりループバック信号を復調し、A/D変換器21に出力する。A/D変換器21は、包絡線検波器50により復調されたループバック信号をアナログ信号からデジタル信号に変換し、平均パワー算出部22及び利得調整部23に出力する。
The envelope detector 50 demodulates the loopback signal by detecting (detecting) the envelope of the loopback signal output from the
利得調整部23は、平均パワー算出部22からのループバック信号の平均パワー情報と、既知の入力信号の平均パワー情報との差分に応じて、A/D変換器21からのループバック信号の利得を調整し、比較器25に出力する。その他の構成及びシフト値の制御処理は、第1の実施形態と同様である。
The
このような構成により、第3の実施形態の送信器1bは、第1の実施形態と同様の効果を得るとともに、包絡線検波器50を用いてループバック信号を復調させているため、直交復調器(直交復調部)を有する第1の実施形態の送信器1よりも回路規模を小さくすることができる。
(第4の実施形態)
次に、第4の実施形態について説明する。
With such a configuration, the
(Fourth embodiment)
Next, a fourth embodiment will be described.
第2の実施形態では、ループバック信号を直交復調する送信器について説明したが、第4の実施形態では、ループバック信号を包絡線検波によって復調する送信器について説明する。 In the second embodiment, the transmitter that quadrature-demodulates the loopback signal has been described. In the fourth embodiment, a transmitter that demodulates the loopback signal by envelope detection will be described.
図11は、第4の実施形態に係る送信器の構成を示す図である。なお、図11において、図6と同様の構成については、同一の符号を付して説明を省略する。 FIG. 11 is a diagram illustrating a configuration of a transmitter according to the fourth embodiment. In FIG. 11, the same components as those in FIG. 6 are denoted by the same reference numerals and description thereof is omitted.
図11に示すように、送信器1cは、図6の送信器1aから演算回路24が削除されて構成されている。また、送信器1cは、図6の直交復調部20に代わり、包絡線検波器51を用いて構成されている。
As shown in FIG. 11, the transmitter 1c is configured by deleting the
包絡線検波器51は、パワーアンプ14から出力されたループバック信号の包絡線を検波(検出)することによりループバック信号を復調し、A/D変換器21に出力する。A/D変換器21は、包絡線検波器51により復調されたループバック信号をアナログ信号からデジタル信号に変換し、平均パワー算出部22及び利得調整部23に出力する。
The envelope detector 51 demodulates the loopback signal by detecting (detecting) the envelope of the loopback signal output from the
利得調整部23は、平均パワー算出部22からのループバック信号の平均パワー情報と、既知の入力信号の平均パワー情報との差分に応じて、A/D変換器21からのループバック信号の利得を調整し、比較器25に出力する。その他の構成及びシフト値の制御処理は、第2の実施形態と同様である。
The
このような構成により、第4の実施形態の送信器1cは、第2の実施形態と同様の効果を得るとともに、包絡線検波器51を用いてループバック信号を復調させているため、直交復調器(直交復調部)を有する第2の実施形態の送信器1aよりも回路規模を小さくすることができる。
With such a configuration, the transmitter 1c of the fourth embodiment obtains the same effects as those of the second embodiment, and uses the envelope detector 51 to demodulate the loopback signal. The circuit scale can be made smaller than that of the
なお、明細書におけるフローチャート中の各ステップは、その性質に反しない限り、実行順序を変更し、複数同時に実行し、あるいは実行毎に異なった順序で実行してもよい。 It should be noted that each step in the flowchart in the specification may be executed in a different order for each execution by changing the execution order and executing a plurality of steps at the same time, as long as it does not contradict its nature.
発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1,1a…送信器、11…プリディストーション部、12…D/A変換器、13…直交変調部、14…パワーアンプ、15…アンテナ、16,24…演算回路、17…遅延調整回路、18,25…比較器、19,26…カウンタ、20…直交復調部、21…A/D変換器、22…平均パワー算出部、23…利得調整部、27…差分回路、28…シフト値制御部、29…加算回路、30…ルックアップテーブル。
DESCRIPTION OF
Claims (5)
前記パワーアンプからのループバック信号が所定の閾値レベルを超えた回数をカウントする第1のカウンタと、
前記第1のカウンタによりカウントされた回数に基づいて、前記ルックアップテーブルの参照位置を変更する制御部と、
を有することを特徴とする送信器。 A lookup table for storing distortion correction coefficients for correcting distortion of the power amplifier; and a predistortion unit for correcting distortion of the power amplifier by multiplying an input signal by a distortion correction coefficient read from the lookup table; A transmitter having a loopback signal from the power amplifier,
A first counter that counts the number of times a loopback signal from the power amplifier exceeds a predetermined threshold level;
A control unit that changes a reference position of the lookup table based on the number of times counted by the first counter;
A transmitter comprising:
前記第2のカウンタによりカウントされた回数と、前記第1のカウンタによりカウントされた回数との差分を算出する差分回路と、を更に有し、
前記制御部は、前記差分回路により算出された差分値に基づいて、前記ルックアップテーブルの参照位置を変更することを特徴とする請求項1に記載の送信器。 A second counter that counts the number of times the input signal exceeds the predetermined threshold level;
A difference circuit that calculates a difference between the number of times counted by the second counter and the number of times counted by the first counter;
The transmitter according to claim 1, wherein the control unit changes a reference position of the lookup table based on a difference value calculated by the difference circuit.
算出された前記ループバック信号の平均パワーと、前記入力信号の平均パワーとに基づいて、前記ループバック信号の平均パワーを前記入力信号の平均パワーと等しくさせるように利得調整を行う利得調整部と、を更に有することを特徴とする請求項1または2に記載の送信器。 An average power calculator for calculating an average power of the loopback signal;
Based on the calculated average power of the loopback signal and the average power of the input signal, a gain adjustment unit that performs gain adjustment to make the average power of the loopback signal equal to the average power of the input signal; The transmitter according to claim 1, further comprising:
前記ループバック信号は、前記包絡線検波器の出力信号であることを特徴とする請求項1から請求項4のいずれか1つに記載の送信器。 An envelope detector for detecting an envelope of the power amplifier;
The transmitter according to any one of claims 1 to 4, wherein the loopback signal is an output signal of the envelope detector.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044743A JP2017163276A (en) | 2016-03-08 | 2016-03-08 | Transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044743A JP2017163276A (en) | 2016-03-08 | 2016-03-08 | Transmitter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017163276A true JP2017163276A (en) | 2017-09-14 |
Family
ID=59857456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016044743A Pending JP2017163276A (en) | 2016-03-08 | 2016-03-08 | Transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017163276A (en) |
-
2016
- 2016-03-08 JP JP2016044743A patent/JP2017163276A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3707549B2 (en) | Transmitter | |
JP5251565B2 (en) | Predistorter and delay adjustment method thereof | |
EP3197045A1 (en) | Curve fitting circuit, analog predistorter and radio frequency signal transmitter | |
JP2012114529A (en) | Amplification device | |
US20100311360A1 (en) | Transmitter, method for lowering signal distortion, and method for generating predistortion parameters utilized to lower signal distortion | |
US8934858B2 (en) | Digital demodulation circuit using automatic gain control circuit having temperature compensation function | |
JP5505082B2 (en) | Receiver, linearizer, and distortion compensation method | |
JP6340207B2 (en) | Nonlinear distortion detector and distortion compensation power amplifier | |
JP5170259B2 (en) | Distortion compensation circuit, transmitter, and distortion compensation method | |
US20100295611A1 (en) | Distortion compensation apparatus | |
EP2858251B1 (en) | Distortion compensation device and distortion compensation method | |
JP2006253749A (en) | Distortion-compensating device and method thereof | |
WO2016078732A1 (en) | Circuits for linearizing an output signal of a non-linear component and related devices and methods | |
JP5482561B2 (en) | Distortion compensation amplification apparatus and distortion compensation method | |
US7856069B2 (en) | Distortion compensation apparatus | |
JP5509455B2 (en) | Distortion compensation device | |
JP6015386B2 (en) | Distortion compensation apparatus and distortion compensation method | |
JP2017163276A (en) | Transmitter | |
JP5387445B2 (en) | Predistortion compensation circuit and memory effect distortion compensation method for power amplifier | |
KR20010064260A (en) | Adaptive pre-distortion system for nonlinear distortion compensation in IMT-2000 system | |
WO2016191993A1 (en) | Analog pre-distortion (apd) correction system and method | |
US20060083330A1 (en) | Distortion compensation table creation method and distortion compensation method | |
JP6021658B2 (en) | Distortion compensation circuit | |
US8417193B2 (en) | Transmitting device and method for determining target predistortion setting value | |
KR101105903B1 (en) | Apparatus and method for digital predistortion using adaptive noise cancelation |