JP2017161830A - Semiconductor optical element - Google Patents

Semiconductor optical element Download PDF

Info

Publication number
JP2017161830A
JP2017161830A JP2016048284A JP2016048284A JP2017161830A JP 2017161830 A JP2017161830 A JP 2017161830A JP 2016048284 A JP2016048284 A JP 2016048284A JP 2016048284 A JP2016048284 A JP 2016048284A JP 2017161830 A JP2017161830 A JP 2017161830A
Authority
JP
Japan
Prior art keywords
layer
waveguide structure
high mesa
mesa waveguide
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016048284A
Other languages
Japanese (ja)
Other versions
JP6667325B2 (en
Inventor
則広 岩井
Norihiro Iwai
則広 岩井
泰雅 川北
Yasumasa Kawakita
泰雅 川北
康貴 比嘉
Yasutaka Higa
康貴 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2016048284A priority Critical patent/JP6667325B2/en
Publication of JP2017161830A publication Critical patent/JP2017161830A/en
Application granted granted Critical
Publication of JP6667325B2 publication Critical patent/JP6667325B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To form a heating part easily and stably, efficiently heat a high-mesa waveguide structure to thereby reduce power consumption.SOLUTION: A semiconductor optical element comprises on an InP substrate: an AlInAs oxide layer or a low heat conduction area including a cavity which suppress heat conduction; and, on an area narrower than an arrangement area along a surface direction of the low heat conduction area, on an upper layer of the low heat conduction area, a high-mesa waveguide structure having a waveguide layer and a heating part for heating the high-mesa waveguide structure, the heating part being provided on the edge of the high-mesa waveguide structure.SELECTED DRAWING: Figure 2

Description

本発明は、光通信分野などに適用される半導体光素子に関する。   The present invention relates to a semiconductor optical device applied in the field of optical communication.

コヒーレント光通信の普及に伴って、狭線幅の波長可変レーザ素子の需要が高まっている。波長可変レーザ素子の構成および動作原理は、たとえば非特許文献1において詳細に説明されている。一般に、半導体レーザ素子から出力されるレーザ光を狭線幅化するには、共振器を長くする必要がある。   With the spread of coherent optical communication, there is an increasing demand for a tunable laser element having a narrow line width. The configuration and operating principle of the wavelength tunable laser element are described in detail in Non-Patent Document 1, for example. In general, in order to narrow the laser beam output from a semiconductor laser element, it is necessary to lengthen the resonator.

波長可変レーザ素子の1つに標本化回折格子(Sampled Grating)を用い、かつバーニア効果を利用した分布ブラッグ反射(DBR)型波長可変レーザがある(たとえば特許文献1)。この波長可変レーザ素子においては、半導体素子内に回折格子の一部が標本化されたDBRミラーを2つ用いる。この2つのDBRミラーの反射スペクトルは、周期がわずかに異なる櫛状のピークを有する形状をしている。また、DBRミラーに電流注入または加熱により屈折率変化を起して、その反射波長特性を可変にできる。2つのDBRミラーの反射ピークを重ね合わせることにより、この重ね合わせた波長で共振器を形成することができる。このとき、共振器長を適切に設計すれば、共振器モードである縦モードの間隔が2つのDBRミラーによる反射ピークの帯域と同程度となり、1つの共振器モードだけが選択され、単一モード発振が実現される。   There is a distributed Bragg reflection (DBR) type wavelength tunable laser using a sampled diffraction grating (Sampled Grating) as one of the wavelength tunable laser elements and utilizing the vernier effect (for example, Patent Document 1). In this tunable laser element, two DBR mirrors in which a part of a diffraction grating is sampled in a semiconductor element are used. The reflection spectra of these two DBR mirrors have a shape having comb-like peaks with slightly different periods. Further, the refractive index change can be caused by current injection or heating in the DBR mirror, and the reflection wavelength characteristic can be made variable. By superimposing the reflection peaks of the two DBR mirrors, a resonator can be formed with this superimposed wavelength. At this time, if the resonator length is appropriately designed, the interval between the longitudinal modes, which are the resonator modes, is approximately the same as the band of the reflection peak by the two DBR mirrors, and only one resonator mode is selected. Oscillation is realized.

狭線幅のレーザ光を実現するための他の方法として、外部共振器構造を用いて共振長を長尺化して、共振器モードのQ値を大きくする方法がある。また、たとえば、2つのリング共振器を用いて共振器を構成した波長可変レーザ素子(たとえば非特許文献2)においては、比較的鋭いリング共振器のフィルタ特性(反射波長特性)の重ね合わせを用いることによって、共振器の構成を自由に設計可能である。   As another method for realizing a laser beam having a narrow line width, there is a method of increasing the Q value of the resonator mode by increasing the resonance length using an external resonator structure. Further, for example, in a wavelength tunable laser element (for example, Non-Patent Document 2) in which a resonator is configured by using two ring resonators, a relatively sharp superposition of the filter characteristics (reflection wavelength characteristics) of the ring resonator is used. Thus, the configuration of the resonator can be freely designed.

上述した構成において、波長の選択方法としては、2つのDBRミラーまたはリング共振器の屈折率を電流注入または加熱によって変化させることで実現している。さらに、加熱方式は特許文献2などに記載されているように、屈折率変化を生じさせたい領域の導波路上にマイクロヒータを設け、加熱の効率をさらに上げるために導波路のコア層下部に低熱伝導層を設けることによって、基板側への熱の流出を抑制している。熱伝導を抑制する低熱伝導層としては、混晶系の半導体層やアルミニウム(Al)を含む半導体層を酸化した酸化層などが用いられる。特に酸化層は、低熱伝導層としての効果が大きいとされている。   In the configuration described above, the wavelength selection method is realized by changing the refractive indexes of two DBR mirrors or ring resonators by current injection or heating. Further, as described in Patent Document 2 and the like, the heating method is provided with a microheater on the waveguide in the region where the refractive index change is desired to be generated, and in order to further increase the efficiency of the heating, it is provided at the lower part of the core layer of the waveguide. By providing the low thermal conductive layer, the outflow of heat to the substrate side is suppressed. As the low thermal conductive layer for suppressing thermal conduction, a mixed crystal semiconductor layer, an oxide layer obtained by oxidizing a semiconductor layer containing aluminum (Al), or the like is used. In particular, the oxide layer is said to have a great effect as a low thermal conductive layer.

米国特許第6590924号US Pat. No. 6,590,924 特開2015−12176号公報Japanese Patent Laying-Open No. 2015-12176

Larry A. Coldren et al.,”Tunable Semiconductor Lasers: A Tutorial”, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 22, NO. 1, JANUARY 2004, pp.193-202Larry A. Coldren et al., “Tunable Semiconductor Lasers: A Tutorial”, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 22, NO. 1, JANUARY 2004, pp.193-202 Keita Nemoto et al.,”Narrow-Spectral-Linewidth Wavelength-Tunable Laser Diode with Si Wire Waveguide Ring Resonators”, Applied Physics Express 5 (2012) 082701Keita Nemoto et al., “Narrow-Spectral-Linewidth Wavelength-Tunable Laser Diode with Si Wire Waveguide Ring Resonators”, Applied Physics Express 5 (2012) 082701

しかしながら、半導体光素子における一般的なハイメサ導波路構造においては、メサの幅が1.5〜2.0μmと極めて細いため、マイクロヒータ用電極をハイメサ導波路構造体の上面に形成するのが困難になり、製造歩留りが悪化する可能性がある。また、マイクロヒータなどの加熱部を、ハイメサ導波路構造体の底面部分に配置した場合、マイクロヒータによって生じた熱は基板側に熱伝導する。そのため、ハイメサ導波路構造におけるコア層を効率的に加熱できずに消費電力が上昇する問題が生じる。   However, in a general high mesa waveguide structure in a semiconductor optical device, it is difficult to form a microheater electrode on the upper surface of the high mesa waveguide structure because the mesa width is as thin as 1.5 to 2.0 μm. Therefore, the manufacturing yield may be deteriorated. Further, when a heating unit such as a microheater is disposed on the bottom surface portion of the high mesa waveguide structure, the heat generated by the microheater is conducted to the substrate side. For this reason, there is a problem that the core layer in the high mesa waveguide structure cannot be efficiently heated and the power consumption increases.

本発明は、上記に鑑みてなされたものであって、その目的は、加熱部を容易かつ安定して形成できるとともに、ハイメサ導波路構造体を効率良く加熱して、消費電力を低減できる半導体光素子を提供することにある。   The present invention has been made in view of the above, and an object of the present invention is to provide a semiconductor optical device that can easily and stably form a heating unit and efficiently heat a high mesa waveguide structure to reduce power consumption. It is to provide an element.

上述した課題を解決し、上記目的を達成するために、本発明に係る半導体光素子は、半導体基板の上方に、熱伝導を抑制する低熱伝導領域と、低熱伝導領域の上層における、低熱伝導領域の面方向に沿った配置領域より狭い領域に設けられた、導波路層を有するハイメサ導波路構造体とハイメサ導波路構造体の裾の部分に設けられた加熱部と、を有することを特徴とする。   In order to solve the above-described problems and achieve the above object, a semiconductor optical device according to the present invention includes a low thermal conduction region that suppresses thermal conduction above a semiconductor substrate, and a low thermal conduction region in an upper layer of the low thermal conduction region. A high mesa waveguide structure having a waveguide layer provided in a region narrower than the arrangement region along the surface direction of the substrate, and a heating unit provided in a skirt portion of the high mesa waveguide structure. To do.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部は、ハイメサ導波路構造体の側部に設けられていることを特徴とする。   In the semiconductor optical device according to one embodiment of the present invention, in the above invention, the heating section is provided on a side portion of the high mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部は、ハイメサ導波路構造体を覆う領域に設けられていることを特徴とする。   In the semiconductor optical device according to one embodiment of the present invention, in the above invention, the heating portion is provided in a region covering the high mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部は、ハイメサ導波路構造体と離間して設けられていることを特徴とする。   The semiconductor optical device according to one embodiment of the present invention is characterized in that, in the above invention, the heating section is provided apart from the high mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部がハイメサ導波路構造体の裾の部分にのみ設けられていることを特徴とする。   The semiconductor optical device according to one embodiment of the present invention is characterized in that, in the above-described invention, the heating section is provided only at the bottom of the high mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、低熱伝導領域が、半導体基板に対して略格子整合する少なくとも1層の半導体層が酸化された酸化層からなることを特徴とする。本発明の一態様に係る半導体光素子は、この構成において、半導体基板がInP基板であるとともに、半導体層がAl1-x-yGaxInyAs1-zz層(0<x+y<1、0≦x<1、0<y<1、0≦z<1)であることを特徴とする。 The semiconductor optical device according to one aspect of the present invention is characterized in that, in the above invention, the low thermal conductivity region is formed of an oxidized layer in which at least one semiconductor layer substantially lattice-matched to the semiconductor substrate is oxidized. . In this configuration, the semiconductor optical device according to one embodiment of the present invention has an Al 1 -xy Ga x In y As 1 -z P z layer (0 <x + y <1, 0 ≦ x <1, 0 <y <1, 0 ≦ z <1).

本発明の一態様に係る半導体光素子は、上記の発明において、低熱伝導領域が空洞から構成されていることを特徴とする。   The semiconductor optical device according to one embodiment of the present invention is characterized in that, in the above invention, the low thermal conductivity region is formed of a cavity.

本発明に係る半導体光素子によれば、加熱部を容易かつ安定して形成できるとともに、ハイメサ導波路構造体を効率良く加熱して、消費電力を低減することが可能となる。   According to the semiconductor optical device of the present invention, the heating section can be formed easily and stably, and the high mesa waveguide structure can be efficiently heated to reduce power consumption.

図1は、本発明の第1の実施形態による波長可変レーザ素子の模式的な斜視図である。FIG. 1 is a schematic perspective view of a wavelength tunable laser device according to a first embodiment of the present invention. 図2は、図1におけるリング状導波路のII−II線に沿った断面図である。FIG. 2 is a cross-sectional view taken along line II-II of the ring-shaped waveguide in FIG. 図3は、本発明の第2の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 3 is a cross-sectional view of a high mesa waveguide structure in a semiconductor optical device according to the second embodiment of the present invention. 図4は、本発明の第3の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 4 is a cross-sectional view of a high mesa waveguide structure in a semiconductor optical device according to the third embodiment of the present invention. 図5は、本発明の第4の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 5 is a sectional view of a high mesa waveguide structure in a semiconductor optical device according to the fourth embodiment of the present invention. 図6は、本発明の第5の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 6 is a cross-sectional view of a high mesa waveguide structure in a semiconductor optical device according to a fifth embodiment of the present invention. 図7は、本発明の第6の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 7 is a cross-sectional view of a high mesa waveguide structure in a semiconductor optical device according to a sixth embodiment of the present invention. 図8は、本発明の第7の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 8 is a cross-sectional view of a high mesa waveguide structure in a semiconductor optical device according to a seventh embodiment of the present invention. 図9は、本発明の第8の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 9 is a cross-sectional view of a high mesa waveguide structure in a semiconductor optical device according to the eighth embodiment of the present invention. 図10は、本発明の第9の実施形態による集積型半導体レーザ素子の全体構成を示す断面図である。FIG. 10 is a sectional view showing the overall configuration of an integrated semiconductor laser device according to the ninth embodiment of the present invention.

以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下の実施形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施形態の説明に用いる「上」または「上方」並びに「下」または「下方」はそれぞれ、基板の主面に対して直角に遠ざかる向き並びに基板の主面に近づく向きを示し、半導体装置の実装状態における上下方向ではない点にも留意する必要がある。また、図中で適宜xyz座標軸を示し、これにより方向を説明する。   Embodiments of the present invention will be described below with reference to the drawings. In addition, this invention is not limited by the following embodiment. In the drawings, the same or corresponding elements are denoted by the same reference numerals as appropriate, and repeated descriptions are omitted as appropriate. Furthermore, it should be noted that the drawings are schematic, and dimensional relationships between elements may differ from actual ones. Even between the drawings, there are cases in which portions having different dimensional relationships and ratios are included. Further, “upper” or “upper” and “lower” or “lower” used in the description of the following embodiments indicate a direction away from the main surface of the substrate and a direction approaching the main surface of the substrate, respectively. It should also be noted that the semiconductor device is not mounted in the vertical direction when mounted. In addition, xyz coordinate axes are appropriately shown in the drawing, and directions will be described.

(第1の実施形態)
まず、本発明の第1の実施形態による半導体光素子としての波長可変レーザ素子について説明する。図1は、この第1の実施形態による波長可変レーザ素子の模式的な斜視図である。
(First embodiment)
First, a wavelength tunable laser element as a semiconductor optical element according to the first embodiment of the present invention will be described. FIG. 1 is a schematic perspective view of a wavelength tunable laser device according to the first embodiment.

図1に示すように、波長可変レーザ素子1は、1.55μm帯でレーザ発振し、レーザ光L1を出力するように構成されている。波長可変レーザ素子1は、共通の基部B上に形成された、第1の導波路部10と第2の導波路部20とを備える。基部Bはたとえばn型InP基板からなる。なお、基部Bの裏面にはn側電極30が形成されている。n側電極30は、たとえばAuGeNiを含んで構成され、基部Bとオーミック接触する。   As shown in FIG. 1, the wavelength tunable laser element 1 is configured to oscillate in the 1.55 μm band and output a laser beam L1. The wavelength tunable laser element 1 includes a first waveguide section 10 and a second waveguide section 20 formed on a common base B. The base B is made of, for example, an n-type InP substrate. An n-side electrode 30 is formed on the back surface of the base B. The n-side electrode 30 is configured to contain AuGeNi, for example, and is in ohmic contact with the base B.

第1の導波路部10は、導波路部11、半導体積層部12、p側電極13、およびTiからなるマイクロヒータ14,15を備える。第1の導波路部10は、いわゆるアクティブ素子であってアクティブ領域を構成する。導波路部11は、半導体積層部12内にz方向に延伸するように形成されている。第1の導波路部10内には、回折格子装荷型利得部11aおよび位相調整部11bが配置されている。半導体積層部12は、半導体層が積層して構成されており、導波路部11に対してクラッド部の機能等を備える。   The first waveguide section 10 includes a waveguide section 11, a semiconductor laminated section 12, a p-side electrode 13, and micro heaters 14 and 15 made of Ti. The first waveguide portion 10 is a so-called active element and constitutes an active region. The waveguide portion 11 is formed in the semiconductor stacked portion 12 so as to extend in the z direction. In the first waveguide section 10, a diffraction grating loaded gain section 11a and a phase adjustment section 11b are arranged. The semiconductor laminated portion 12 is configured by laminating semiconductor layers, and has a function of a clad portion with respect to the waveguide portion 11.

p側電極13は、半導体積層部12上において、回折格子装荷型利得部11aに沿うように配置されている。なお、半導体積層部12にはSiNx保護膜が形成されており、p側電極13はSiNx保護膜に形成された開口部を介して半導体積層部12に接触している。加熱部としてのマイクロヒータ14は、半導体積層部12のSiNx保護膜上において、位相調整部11bに沿うように配置されている。加熱部としてのマイクロヒータ15は、半導体積層部12のSiNx保護膜上において、p側電極13に沿うように配置されている。 The p-side electrode 13 is disposed along the diffraction grating loaded gain section 11 a on the semiconductor multilayer section 12. Note that a SiN x protective film is formed on the semiconductor multilayer portion 12, and the p-side electrode 13 is in contact with the semiconductor multilayer portion 12 through an opening formed in the SiN x protective film. The microheater 14 serving as a heating unit is disposed on the SiN x protective film of the semiconductor stacked unit 12 along the phase adjusting unit 11b. The microheater 15 as a heating unit is arranged along the p-side electrode 13 on the SiN x protective film of the semiconductor stacked unit 12.

第2の導波路部20は、2分岐部21、2つのアーム部22,23、リング状導波路24、およびTiからなるマイクロヒータ25を備える。第2の導波路部20は、いわゆるパッシブ素子であってパッシブ領域を構成する。2分岐部21は、1×2型の多モード干渉型(MMI)導波路21aを含む1×2型の分岐型導波路で構成され、2ポート側が2つのアーム部22,23のそれぞれに接続されるとともに1ポート側が第1の導波路部10側に接続されている。2分岐部21により、2つのアーム部22,23は、その一端が統合され、導波路部11と光学的に結合される。   The second waveguide portion 20 includes a bifurcated portion 21, two arm portions 22 and 23, a ring-shaped waveguide 24, and a micro heater 25 made of Ti. The second waveguide portion 20 is a so-called passive element and constitutes a passive region. The two-branch portion 21 is formed of a 1 × 2 type branching waveguide including a 1 × 2 type multimode interference (MMI) waveguide 21a, and the two-port side is connected to each of the two arm portions 22 and 23. In addition, one port side is connected to the first waveguide section 10 side. One end of each of the two arm portions 22 and 23 is integrated by the bifurcated portion 21 and is optically coupled to the waveguide portion 11.

アーム部22,23は、いずれもz方向に延伸し、リング状導波路24を挟むように配置されている。アーム部22,23はリング状導波路24と近接し、いずれも同一の結合係数κでリング状導波路24と光学的に結合している。κの値はたとえば0.2である。アーム部22,23とリング状導波路24とは、リング共振型フィルタRF1を構成している。また、リング共振型フィルタRF1と2分岐部21とは、反射ミラーM1を構成している。光導波路の加熱を行う加熱部としてのマイクロヒータ25a,25bはリング状である。リング状導波路24の外周側にマイクロヒータ25aが配置され、内周側にマイクロヒータ25bが配置されている。マイクロヒータ25a,25bは、リング状導波路24を覆うように形成された保護膜としての誘電体層上に設けられている。   Each of the arm portions 22 and 23 extends in the z direction and is disposed so as to sandwich the ring-shaped waveguide 24. The arm portions 22 and 23 are close to the ring-shaped waveguide 24, and both are optically coupled to the ring-shaped waveguide 24 with the same coupling coefficient κ. The value of κ is, for example, 0.2. The arm portions 22 and 23 and the ring-shaped waveguide 24 constitute a ring resonance filter RF1. Further, the ring resonant filter RF1 and the bifurcated portion 21 constitute a reflection mirror M1. The micro heaters 25a and 25b as heating portions for heating the optical waveguide are ring-shaped. A microheater 25a is disposed on the outer peripheral side of the ring-shaped waveguide 24, and a microheater 25b is disposed on the inner peripheral side. The microheaters 25 a and 25 b are provided on a dielectric layer as a protective film formed so as to cover the ring-shaped waveguide 24.

第1の導波路部10と第2の導波路部20は、互いに光学的に接続され、回折格子装荷型利得部11aの回折格子層11abと反射ミラーM1とによって、レーザ共振器C1を構成している。回折格子装荷型利得部11aの利得部としての活性コア層11aaと位相調整部11bとはレーザ共振器C1内に配置される。   The first waveguide section 10 and the second waveguide section 20 are optically connected to each other, and the diffraction grating layer 11ab of the diffraction grating loaded gain section 11a and the reflection mirror M1 constitute a laser resonator C1. ing. The active core layer 11aa and the phase adjustment unit 11b as the gain unit of the diffraction grating loaded gain unit 11a are arranged in the laser resonator C1.

図2は、第2の導波路部20のうちのリング状導波路24を、図1のyz平面に平行な面に沿って切断したII−II線断面図である。図2に示すように、リング状導波路24は、上層にたとえば500nm程度のInPバッファ層(図示せず)が形成された基部Bを構成する半導体基板としてのn型InP基板41上に、低熱伝導層42a、下部クラッド層43、導波路層としての光導波層44、および上部クラッド層45が順次積層されたハイメサ導波路構造を有する。ハイメサ導波路構造の幅は約2μmである。   2 is a cross-sectional view taken along the line II-II in which the ring-shaped waveguide 24 of the second waveguide section 20 is cut along a plane parallel to the yz plane of FIG. As shown in FIG. 2, the ring-shaped waveguide 24 has a low heat on an n-type InP substrate 41 as a semiconductor substrate constituting the base B in which an InP buffer layer (not shown) of about 500 nm, for example, is formed in the upper layer. It has a high mesa waveguide structure in which a conductive layer 42a, a lower cladding layer 43, an optical waveguide layer 44 as a waveguide layer, and an upper cladding layer 45 are sequentially stacked. The width of the high mesa waveguide structure is about 2 μm.

低熱伝導層42aは、半導体層としてのAl1-x-yGaxInyAs1-zz層(0<x+y<1、0≦x<1、0<y<1、0≦z<1)が側端部から酸化されて形成された、Al1-x-yGaxInyAs1-zz酸化層からなる。具体的に低熱伝導層42aは、たとえば、x=z=0としたn型AlInAs層42が側端部から酸化されたAlInAs酸化層からなる。n型AlInAs層42の組成は、n型InP基板41と略格子整合する組成であって、第1の実施形態においては、n型InP基板41と格子整合する、たとえばAl0.48In0.52As層(x=1,y=0.52、z=0)である。n型AlInAs層42の膜厚は、50nm以上150nm未満、好適には130nm以下、この第1の実施形態においてはたとえば100nmである。 The low thermal conductive layer 42a is an Al 1-xy Ga x In y As 1-z Pz layer (0 <x + y <1, 0 ≦ x <1, 0 <y <1, 0 ≦ z <1) as a semiconductor layer. Is formed of an Al 1 -xy Ga x In y As 1 -z Pz oxide layer formed by oxidation from the side end. Specifically, the low thermal conductive layer 42a is made of, for example, an AlInAs oxide layer in which an n-type AlInAs layer 42 with x = z = 0 is oxidized from the side end. The composition of the n-type AlInAs layer 42 is a composition substantially lattice-matched with the n-type InP substrate 41. In the first embodiment, for example, an Al 0.48 In 0.52 As layer (lattice-matched with the n-type InP substrate 41 ( x = 1, y = 0.52, z = 0). The film thickness of the n-type AlInAs layer 42 is not less than 50 nm and less than 150 nm, preferably not more than 130 nm, and is, for example, 100 nm in the first embodiment.

下部クラッド層43は、膜厚がたとえば1500nmのn型InP層からなる。下部クラッド層43の下部は、低熱伝導層42aおよび酸化されていないn型AlInAs層42上に延伸した延伸部分を有する。酸化されていないn型AlInAs層42上の延伸部分において、n型AlInAs層42と上層の下部クラッド層43とが連結されている。光導波層44は、膜厚がたとえば300nmで、バンドギャップ波長がたとえば1300nmのGaInAsP層からなる。上部クラッド層45は、膜厚がたとえば1500nmのp型InP層からなる。上部クラッド層45は、導波路の損失を低減するために、導波路近傍のキャリア濃度を低減した構造やノンドープのInP層を用いることも可能である。   The lower cladding layer 43 is made of an n-type InP layer having a thickness of 1500 nm, for example. The lower portion of the lower clad layer 43 has an extended portion extending on the low thermal conductive layer 42a and the non-oxidized n-type AlInAs layer 42. The n-type AlInAs layer 42 and the upper lower cladding layer 43 are connected to each other at the extended portion on the non-oxidized n-type AlInAs layer 42. The optical waveguide layer 44 is made of a GaInAsP layer having a thickness of, for example, 300 nm and a band gap wavelength of, for example, 1300 nm. The upper cladding layer 45 is made of a p-type InP layer having a thickness of 1500 nm, for example. For the upper cladding layer 45, a structure in which the carrier concentration in the vicinity of the waveguide is reduced or a non-doped InP layer can be used in order to reduce the loss of the waveguide.

ハイメサ導波路構造を構成する低熱伝導層42a、下部クラッド層43、光導波層44、および上部クラッド層45と、下部クラッド層43の下部の延伸部分とは、保護膜としての誘電体層46に覆われている。誘電体層46は、たとえば窒化シリコン(SiNx)膜であるが、酸化シリコン(SiO2)膜やSiO2膜とSiNx膜との積層膜から構成しても良い。 The low thermal conductive layer 42a, the lower clad layer 43, the optical waveguide layer 44, the upper clad layer 45, and the extended portion below the lower clad layer 43 constituting the high mesa waveguide structure form a dielectric layer 46 as a protective film. Covered. The dielectric layer 46 is, for example, a silicon nitride (SiN x ) film, but may be composed of a silicon oxide (SiO 2 ) film or a laminated film of a SiO 2 film and a SiN x film.

第2の導波路部20のその他の構成要素である2分岐部21およびアーム部22,23も上述と同様のハイメサ導波路構造を有し、誘電体層で覆われている。すなわち、第2の導波路部20は、第1の導波路部10の第1の導波路構造とは異なる第2の導波路構造を有する。   The bifurcated portion 21 and the arm portions 22 and 23 which are other components of the second waveguide portion 20 also have a high mesa waveguide structure similar to that described above, and are covered with a dielectric layer. That is, the second waveguide section 20 has a second waveguide structure that is different from the first waveguide structure of the first waveguide section 10.

リング状導波路24を構成するハイメサ導波路構造体の底部の周辺(以下、裾)の部分における誘電体層46上には、マイクロヒータ25が設けられている。ハイメサ導波路構造体の一方の裾の部分(外周側)にマイクロヒータ25aが配置され、他方の裾の部分(内周側)にマイクロヒータ25bが配置されている。ハイメサ導波路構造体およびマイクロヒータ25は、下層の低熱伝導層42aの面方向に沿った形成領域内、すなわち面方向に沿って低熱伝導層42aの配置領域の内側に設けられている。   A microheater 25 is provided on the dielectric layer 46 in the periphery (hereinafter referred to as the skirt) of the bottom of the high mesa waveguide structure constituting the ring-shaped waveguide 24. The microheater 25a is disposed on one hem portion (outer peripheral side) of the high mesa waveguide structure, and the microheater 25b is disposed on the other hem portion (inner peripheral side). The high mesa waveguide structure and the microheater 25 are provided in the formation region along the surface direction of the lower low heat conduction layer 42a, that is, inside the arrangement region of the low heat conduction layer 42a along the surface direction.

ハイメサ導波路構造体の側面側におけるマイクロヒータ25の外側部分に、樹脂層48が設けられている。樹脂層48の上面とマイクロヒータ25の上面には、マイクロヒータ25の上面において電気的に接続された引き出し配線49が設けられている。引き出し配線49は、たとえばTi/Au層、Ti/Pt/Au層、Cr/Au層、またはMo/Au層などからなる。引き出し配線49は、外部からマイクロヒータ25に通電を行うための配線である。なお、樹脂層48の部分を空間にした状態で引き出し配線49を設ける、いわゆるエアブリッジの構造としても良い。   A resin layer 48 is provided on the outer side portion of the microheater 25 on the side surface side of the high mesa waveguide structure. On the upper surface of the resin layer 48 and the upper surface of the microheater 25, a lead-out wiring 49 electrically connected on the upper surface of the microheater 25 is provided. The lead wiring 49 is made of, for example, a Ti / Au layer, a Ti / Pt / Au layer, a Cr / Au layer, or a Mo / Au layer. The lead wiring 49 is a wiring for energizing the micro heater 25 from the outside. Note that a so-called air bridge structure in which the lead wiring 49 is provided with the resin layer 48 in a space may be employed.

引き出し配線49を通じてマイクロヒータ25に通電を行うことにより、マイクロヒータ25の配置領域から下層の誘電体層46および下部クラッド層43を通じて熱伝導する。低熱伝導層42aは、少なくとも上部クラッド層45、光導波層44、および下部クラッド層43の熱伝導率よりも低い熱伝導率を有する。これにより、低熱伝導層42aは、マイクロヒータ25による加熱をさらに下層に伝達させないための断熱層として機能する。すなわち、マイクロヒータ25の下層に低熱伝導層42aが設けられていることにより、マイクロヒータ25が発した熱はn型InP基板41側に熱伝導することなく、図2中矢印で示すように熱伝導して光導波層44を加熱することができる。   By energizing the microheater 25 through the lead wiring 49, heat conduction is performed from the region where the microheater 25 is disposed through the lower dielectric layer 46 and the lower cladding layer 43. The low thermal conductive layer 42 a has a thermal conductivity lower than that of at least the upper cladding layer 45, the optical waveguide layer 44, and the lower cladding layer 43. Thereby, the low thermal conductive layer 42a functions as a heat insulating layer for preventing the heating by the microheater 25 from being further transmitted to the lower layer. That is, since the low thermal conductive layer 42a is provided in the lower layer of the microheater 25, the heat generated by the microheater 25 is not conducted to the n-type InP substrate 41 side, but is shown as an arrow in FIG. The optical waveguide layer 44 can be heated by conduction.

次に、上述したハイメサ導波路構造体の製造方法について説明する。まず、上層にたとえば500nm程度のn型InPバッファ層(図示せず)が形成された基部Bを構成するn型InP基板41上に、MOCVD法によって、n型AlInAs層42、下部クラッド層43となるn型InP層、光導波層44となるGaInAsP層、および上部クラッド層45となるp型InP層を順次形成する。   Next, a manufacturing method of the above-described high mesa waveguide structure will be described. First, an n-type AlInAs layer 42, a lower cladding layer 43, and an n-type InP substrate 41 constituting a base B on which an n-type InP buffer layer (not shown) of about 500 nm, for example, is formed as an upper layer are formed by MOCVD. An n-type InP layer to be formed, a GaInAsP layer to be the optical waveguide layer 44, and a p-type InP layer to be the upper cladding layer 45 are sequentially formed.

次に、上部クラッド層45となるp型InP層の上面にたとえばSiNx膜を形成して、リング状や直線状のアームなどのハイメサ導波路構造の形状にパターニングする。続いて、このSiNx膜をエッチングマスクとして、たとえば塩素系ガスを用いたドライエッチング法による異方性エッチングを行う。下部クラッド層43の下部が残る状態でエッチングを行った後、エッチングマスクを除去する。続いて、ハイメサ導波路構造の積層部分と下部クラッド層43の下部の延伸部分を含めた領域にエッチングマスクを形成した後、たとえば塩素系ガスを用いたドライエッチングを行う。これにより、酸化層を形成したい所望の領域の下部クラッド層43の下部の残部、およびn型AlInAs層42がエッチングされて、n型AlInAs層42の一端部が露出される。なお、下部クラッド層43の下部の残部、およびn型AlInAs層42のエッチングは、ウェットエッチング法により行っても良い。 Next, for example, a SiN x film is formed on the upper surface of the p-type InP layer to be the upper clad layer 45, and is patterned into a high mesa waveguide structure such as a ring-shaped or straight arm. Subsequently, anisotropic etching is performed using the SiN x film as an etching mask, for example, by a dry etching method using a chlorine-based gas. After etching with the lower portion of the lower cladding layer 43 remaining, the etching mask is removed. Subsequently, after forming an etching mask in a region including the laminated portion of the high mesa waveguide structure and the extended portion below the lower cladding layer 43, for example, dry etching using a chlorine-based gas is performed. As a result, the remaining portion of the lower cladding layer 43 in the desired region where the oxide layer is to be formed and the n-type AlInAs layer 42 are etched, and one end of the n-type AlInAs layer 42 is exposed. The remaining portion of the lower clad layer 43 and the n-type AlInAs layer 42 may be etched by a wet etching method.

その後、側面が露出したn型AlInAs層42を含むハイメサ導波路構造の積層体に対して、水蒸気雰囲気下において450℃以上520℃以下の温度でアニールを行う。これにより、n型AlInAs層42において、露出した端部からn型AlInAs層42の面方向に沿って酸化が進行する。この酸化は、ハイメサ導波路構造およびマイクロヒータ25の配置領域の下部におけるn型AlInAs層42が酸化されるまで実行する。なお、酸化処理における酸化時間は、あらかじめAlInAs層の酸化実験を行って得られた酸化速度のデータと、ハイメサ導波路構造の幅の設計値などとに基づいて決定される。この第1の実施形態においては、低熱伝導層42aの設計幅がたとえば約6.0μmであることから、酸化処理を6時間程度実行することによって、所望の領域まで酸化できる。これにより、ハイメサ導波路構造およびマイクロヒータ25の配置領域の下部に、n型AlInAs層42が均一に酸化されて、幅方向(面方向)に沿った均質なAlInAs酸化層からなる低熱伝導層42aが形成される。   After that, annealing is performed at a temperature of 450 ° C. or more and 520 ° C. or less in a water vapor atmosphere on the high mesa waveguide structure laminate including the n-type AlInAs layer 42 whose side surface is exposed. Thereby, in the n-type AlInAs layer 42, oxidation proceeds along the surface direction of the n-type AlInAs layer 42 from the exposed end. This oxidation is performed until the n-type AlInAs layer 42 in the lower portion of the arrangement region of the high mesa waveguide structure and the microheater 25 is oxidized. The oxidation time in the oxidation treatment is determined based on oxidation rate data obtained by conducting an oxidation experiment on the AlInAs layer in advance, the design value of the width of the high mesa waveguide structure, and the like. In the first embodiment, since the design width of the low thermal conductive layer 42a is, for example, about 6.0 μm, the oxidation can be performed up to a desired region by performing the oxidation treatment for about 6 hours. As a result, the n-type AlInAs layer 42 is uniformly oxidized below the arrangement region of the high-mesa waveguide structure and the microheater 25, and the low thermal conductive layer 42a formed of a uniform AlInAs oxide layer along the width direction (plane direction). Is formed.

次に、全面にたとえばSiNx膜を形成することにより誘電体層46を形成する。その後、ハイメサ導波路構造の裾の部分の誘電体層46上に、たとえばリフトオフマスクを用いたリフトオフ法によって、Ti層などの金属層をマイクロヒータ25a,25bの形状に形成する。これにより、マイクロヒータ25a,25bが形成される。その後、マイクロヒータ25の外側の部分に樹脂層48を形成してパターニングを行う。続いて、マイクロヒータ25上の少なくとも一部および樹脂層48上にたとえばTi/Au層、Ti/Pt/Au層、またはCr/Au層を形成することによって、引き出し配線49を形成する。以上により、下部に低熱伝導層42aが設けられているとともに、裾の部分にマイクロヒータ25が設けられたハイメサ導波路構造体が製造される。 Next, a dielectric layer 46 is formed by, for example, forming a SiN x film on the entire surface. Thereafter, a metal layer such as a Ti layer is formed in the shape of the microheaters 25a and 25b on the dielectric layer 46 at the bottom of the high mesa waveguide structure by, for example, a lift-off method using a lift-off mask. Thereby, the micro heaters 25a and 25b are formed. Thereafter, a resin layer 48 is formed on the outer portion of the microheater 25 and patterned. Subsequently, a lead wiring 49 is formed by forming, for example, a Ti / Au layer, a Ti / Pt / Au layer, or a Cr / Au layer on at least a part of the microheater 25 and the resin layer 48. As described above, the high mesa waveguide structure in which the low heat conductive layer 42a is provided in the lower portion and the micro heater 25 is provided in the skirt portion is manufactured.

以上説明した本発明の第1の実施形態によれば、ハイメサ導波路構造体の裾の部分にマイクロヒータ25を配置しているとともに、マイクロヒータ25の下層に低熱伝導層42aを設けている。これにより、マイクロヒータ25によって発生した熱のn型InP基板41側への流出を抑制できるので、光導波層44を効率良く加熱することができ、波長可変レーザ素子などの半導体光素子における消費電力を低減することができる。さらに、2.0μm程度の幅のハイメサ導波路構造体の上層にマイクロヒータ25を形成する必要がないため、マイクロヒータ25の形成の容易性を向上できる。   According to the first embodiment of the present invention described above, the microheater 25 is disposed at the bottom of the high mesa waveguide structure, and the low thermal conductive layer 42a is provided below the microheater 25. Thereby, since the outflow of heat generated by the microheater 25 to the n-type InP substrate 41 side can be suppressed, the optical waveguide layer 44 can be efficiently heated, and power consumption in a semiconductor optical device such as a wavelength tunable laser device Can be reduced. Furthermore, since it is not necessary to form the microheater 25 in the upper layer of the high mesa waveguide structure having a width of about 2.0 μm, the ease of forming the microheater 25 can be improved.

(第2の実施形態)
次に、本発明の第2の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。なお、第2の実施形態以降の説明および図面においては、発明の理解を容易にするために、ハイメサ導波路構造体における樹脂層、誘電体層および引き出し配線等の記載を省略した積層構造について説明する。
(Second Embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to the second embodiment of the present invention will be described. In the description and drawings after the second embodiment, in order to facilitate the understanding of the invention, a description is given of a laminated structure in which the description of the resin layer, the dielectric layer, the lead-out wiring, and the like in the high mesa waveguide structure is omitted. To do.

図3は、第2の実施形態によるハイメサ導波路構造体を示す断面図である。図3に示すように、第2の実施形態によるハイメサ導波路構造体60においては、第1の実施形態と同様に、n型InP基板41上に、n型AlInAs層42およびAlInAs酸化層からなる低熱伝導層42a、下部クラッド層43、光導波層44、および上部クラッド層45が順次積層されて設けられている。ハイメサ導波路構造体60の両側の裾部にはそれぞれ、マイクロヒータ61a,61bが設けられている。マイクロヒータ61a,61bは、ハイメサ導波路構造体60の側面の下部領域まで延伸した部分を有し、ハイメサ導波路構造体60の側部側の一端部が、光導波層44より低い位置になるように設けられている。   FIG. 3 is a cross-sectional view showing a high mesa waveguide structure according to the second embodiment. As shown in FIG. 3, in the high mesa waveguide structure 60 according to the second embodiment, an n-type AlInAs layer 42 and an AlInAs oxide layer are formed on an n-type InP substrate 41 as in the first embodiment. The low thermal conductive layer 42a, the lower clad layer 43, the optical waveguide layer 44, and the upper clad layer 45 are sequentially laminated. Micro heaters 61a and 61b are provided at the skirts on both sides of the high mesa waveguide structure 60, respectively. The micro heaters 61 a and 61 b have a portion extending to the lower region of the side surface of the high mesa waveguide structure 60, and one end portion on the side of the high mesa waveguide structure 60 is positioned lower than the optical waveguide layer 44. It is provided as follows.

次に、第2の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第1の実施形態と同様にしてハイメサ導波路構造体60およびTi層などの金属層を形成する。この際、第1の実施形態における金属層のリフトオフマスクとは異なる、ハイメサ導波路構造体60の側面の一部が露出したパターンのリフトオフマスクを用いて、金属層を形成することにより、マイクロヒータ61a,61bが形成される。なお、リフトオフパターンのレジストの底部をサイドエッチング(オーバー現像)して、自公転式の蒸着装置による蒸着を行うことによっても、ハイメサ導波路構造体60の側面の一部を覆う金属膜からなるマイクロヒータ61a,61bを形成することができる。その他の構成および製造方法については、第1の実施形態と同様である。   Next, in the manufacturing method of the high mesa waveguide structure according to the second embodiment, first, the high mesa waveguide structure 60 and a metal layer such as a Ti layer are formed as in the first embodiment. At this time, the microheater is formed by forming the metal layer using a lift-off mask having a pattern in which a part of the side surface of the high mesa waveguide structure 60 is exposed, which is different from the lift-off mask of the metal layer in the first embodiment. 61a and 61b are formed. Note that the bottom of the lift-off pattern resist is side-etched (over-developed), and vapor deposition is performed by a self-revolving vapor deposition apparatus, so that a micro film made of a metal film covering a part of the side surface of the high mesa waveguide structure 60 can be obtained. Heaters 61a and 61b can be formed. Other configurations and manufacturing methods are the same as those in the first embodiment.

この第2の実施形態においては、マイクロヒータ61が、ハイメサ導波路構造体60の裾部のみならず、側面の下部にまで延伸されて光導波層44の近傍に設けられている。これにより、第1の実施形態と同様の効果を得ることができるとともに、マイクロヒータ61から生じた熱が、図3中矢印で示すように熱伝導して、光導波層44の加熱効率を向上させることができる。   In the second embodiment, the microheater 61 extends not only to the bottom of the high mesa waveguide structure 60 but also to the lower part of the side surface, and is provided in the vicinity of the optical waveguide layer 44. As a result, the same effects as those of the first embodiment can be obtained, and the heat generated from the microheater 61 is thermally conducted as indicated by arrows in FIG. 3 to improve the heating efficiency of the optical waveguide layer 44. Can be made.

(第3の実施形態)
次に、本発明の第3の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図4は、第3の実施形態によるハイメサ導波路構造体を示す断面図である。図4に示すように、第3の実施形態においては、第1の実施形態と同様に構成されたハイメサ導波路構造体70において、一方の裾部にのみマイクロヒータ71が設けられている点が第1の実施形態と異なる。なお、図4において、マイクロヒータ71をハイメサ導波路構造体70の左側に配置しているが、右側に配置しても良い。また、マイクロヒータ71が発した熱は、図4中矢印で示すように熱伝導して、光導波層44を加熱する。
(Third embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to the third embodiment of the present invention will be described. FIG. 4 is a cross-sectional view showing a high mesa waveguide structure according to the third embodiment. As shown in FIG. 4, in the third embodiment, in the high mesa waveguide structure 70 configured similarly to the first embodiment, the micro heater 71 is provided only at one skirt portion. Different from the first embodiment. In FIG. 4, the micro heater 71 is disposed on the left side of the high mesa waveguide structure 70, but may be disposed on the right side. Further, the heat generated by the microheater 71 conducts heat as indicated by arrows in FIG. 4 to heat the optical waveguide layer 44.

第3の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第1の実施形態と同様にしてハイメサ導波路構造体70および金属層を形成する。この際、第1の実施形態における金属層のリフトオフマスクとは異なるハイメサ導波路構造体70の一方の裾部のみが露出したパターンのリフトオフマスクを用いて、金属層を形成することにより、マイクロヒータ71が形成される。その他の構成および製造方法については、第1の実施形態と同様である。   In the manufacturing method of the high mesa waveguide structure according to the third embodiment, first, the high mesa waveguide structure 70 and the metal layer are formed in the same manner as in the first embodiment. At this time, the microheater is formed by forming the metal layer using a lift-off mask having a pattern in which only one hem portion of the high-mesa waveguide structure 70 is exposed, which is different from the lift-off mask of the metal layer in the first embodiment. 71 is formed. Other configurations and manufacturing methods are the same as those in the first embodiment.

この第3の実施形態においては、マイクロヒータ71をハイメサ導波路構造体の一方の側にのみ設けていることにより、さらに上層に形成される引き出し配線の本数を低減できる。   In the third embodiment, by providing the microheater 71 only on one side of the high mesa waveguide structure, the number of lead-out lines formed in the upper layer can be further reduced.

(第4の実施形態)
次に、本発明の第4の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図5は、第4の実施形態によるハイメサ導波路構造体を示す断面図である。図5に示すように、第4の実施形態においては、第2の実施形態と同様に構成されたハイメサ導波路構造体80において、一方の裾部および側面にのみマイクロヒータ81が設けられている点が第2の実施形態と異なる。なお、図5において、マイクロヒータ81をハイメサ導波路構造体80の左側に配置しているが、右側に配置しても良い。また、マイクロヒータ81が発した熱は、図5中矢印で示すように熱伝導して、光導波層44を加熱する。
(Fourth embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to the fourth embodiment of the present invention will be described. FIG. 5 is a sectional view showing a high mesa waveguide structure according to the fourth embodiment. As shown in FIG. 5, in the fourth embodiment, in the high mesa waveguide structure 80 configured in the same manner as in the second embodiment, the micro heater 81 is provided only on one skirt and side surface. This is different from the second embodiment. In FIG. 5, the micro heater 81 is disposed on the left side of the high mesa waveguide structure 80, but may be disposed on the right side. Further, the heat generated by the microheater 81 conducts heat as indicated by arrows in FIG. 5 to heat the optical waveguide layer 44.

第4の実施形態によるハイメサ導波路構造体の製造方法においては、第2の実施形態とは異なり、ハイメサ導波路構造体80の一方の裾部および側面のみが露出したパターンのリフトオフマスクを用いて金属層を形成することによりマイクロヒータ81が形成される。その他の構成および製造方法については、第2の実施形態と同様である。   In the manufacturing method of the high mesa waveguide structure according to the fourth embodiment, unlike the second embodiment, a lift-off mask having a pattern in which only one skirt and side surfaces of the high mesa waveguide structure 80 are exposed is used. The microheater 81 is formed by forming a metal layer. Other configurations and manufacturing methods are the same as those in the second embodiment.

この第4の実施形態においては、マイクロヒータ81をハイメサ導波路構造体80の一方の側面および裾部のみに設けていることにより、第2,第3の実施形態と同様の効果を得ることができる。   In the fourth embodiment, by providing the microheater 81 only on one side surface and the skirt of the high mesa waveguide structure 80, the same effect as in the second and third embodiments can be obtained. it can.

(第5の実施形態)
次に、本発明の第5の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図6は、第5の実施形態によるハイメサ導波路構造体を示す断面図である。図6に示すように、第5の実施形態においては、第1の実施形態と同様の構成を有するハイメサ導波路構造体90の両側の裾部にそれぞれ、マイクロヒータ91a,91bが設けられている。マイクロヒータ91a,91bはそれぞれ、ハイメサ導波路構造体90の裾部において、ハイメサ導波路構造体90の側面と離間して設けられている点が、第1の実施形態と異なる。また、マイクロヒータ91が発した熱は、図6中矢印で示すように熱伝導して、光導波層44を加熱する。
(Fifth embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to a fifth embodiment of the present invention will be described. FIG. 6 is a cross-sectional view showing a high mesa waveguide structure according to the fifth embodiment. As shown in FIG. 6, in the fifth embodiment, micro heaters 91a and 91b are provided at the skirts on both sides of the high mesa waveguide structure 90 having the same configuration as the first embodiment, respectively. . The micro heaters 91a and 91b are different from the first embodiment in that the micro heaters 91a and 91b are provided at the skirt portion of the high mesa waveguide structure 90 so as to be separated from the side surfaces of the high mesa waveguide structure 90. Further, the heat generated by the microheater 91 is conducted as indicated by an arrow in FIG. 6 to heat the optical waveguide layer 44.

第5の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第1の実施形態と同様にしてハイメサ導波路構造体90およびTi層などの金属層を形成する。この際、第1の実施形態における金属層のリフトオフマスクとは異なる、ハイメサ導波路構造体90の側面から離間したパターンのリフトオフマスクを用いて、金属層を形成することにより、マイクロヒータ91a,91bが形成される。その他の構成および製造方法については、第1の実施形態と同様である。   In the manufacturing method of the high mesa waveguide structure according to the fifth embodiment, first, the high mesa waveguide structure 90 and a metal layer such as a Ti layer are formed as in the first embodiment. At this time, the microheaters 91a and 91b are formed by forming the metal layer using a lift-off mask having a pattern separated from the side surface of the high mesa waveguide structure 90, which is different from the lift-off mask of the metal layer in the first embodiment. Is formed. Other configurations and manufacturing methods are the same as those in the first embodiment.

この第5の実施形態においては、マイクロヒータ91は、ハイメサ導波路構造体90の側面に接していない。この構造は、光導波層44への光閉じ込め度合や、下部クラッド層43の厚さ(高さ)の設計によって、光導波層44から染み出た光への影響を抑制するため、マイクロヒータ91が光のフィールドにかからないようにする構造である。これにより、光導波層44を伝搬する光がマイクロヒータ91によって吸収されたり散乱を受けたりする可能性を低減できるので、導波路の低損失を維持しつつ光導波層44の加熱を行うことが可能になる。   In the fifth embodiment, the microheater 91 is not in contact with the side surface of the high mesa waveguide structure 90. This structure suppresses the influence on the light leaked from the optical waveguide layer 44 by the degree of optical confinement in the optical waveguide layer 44 and the design of the thickness (height) of the lower cladding layer 43. Is a structure that prevents the light from being exposed to the light field. As a result, the possibility that the light propagating through the optical waveguide layer 44 is absorbed or scattered by the microheater 91 can be reduced, so that the optical waveguide layer 44 can be heated while maintaining a low loss of the waveguide. It becomes possible.

(第6の実施形態)
次に、本発明の第6の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図7は、第6の実施形態によるハイメサ導波路構造体を示す断面図である。図7に示すように、第6の実施形態においては、第1の実施形態と同様の構成を有するハイメサ導波路構造体100を覆うようにして、マイクロヒータ101が設けられている。すなわち、マイクロヒータ101は、低熱伝導層42aの面方向に沿った配置領域内において、ハイメサ導波路構造体100の上面、側面、および底部の裾部に設けられている。
(Sixth embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to a sixth embodiment of the present invention will be described. FIG. 7 is a sectional view showing a high mesa waveguide structure according to the sixth embodiment. As shown in FIG. 7, in the sixth embodiment, a micro heater 101 is provided so as to cover the high mesa waveguide structure 100 having the same configuration as that of the first embodiment. That is, the microheater 101 is provided on the top surface, the side surface, and the bottom skirt of the high mesa waveguide structure 100 in the arrangement region along the surface direction of the low thermal conductive layer 42a.

第6の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第1の実施形態と同様にしてハイメサ導波路構造体100およびTi層などの金属層を形成する。この際、低熱伝導層42aの面方向に沿った配置領域内においてハイメサ導波路構造体100が露出したパターンのリフトオフマスクを用いて金属層を形成することにより、マイクロヒータ101が形成される。なお、ハイメサ導波路構造体100の側面においては、上面や底部の裾部に比して蒸着膜が薄く形成される場合があるため、自公転式の蒸着装置によって蒸着膜の均一性を向上させることが有効である。その他の構成および製造方法については、第1の実施形態と同様である。   In the high mesa waveguide structure manufacturing method according to the sixth embodiment, first, the high mesa waveguide structure 100 and a metal layer such as a Ti layer are formed in the same manner as in the first embodiment. At this time, the microheater 101 is formed by forming a metal layer using a lift-off mask having a pattern in which the high mesa waveguide structure 100 is exposed in the arrangement region along the surface direction of the low thermal conductive layer 42a. Note that, on the side surface of the high mesa waveguide structure 100, the deposited film may be formed thinner than the top surface and the bottom skirt, so the uniformity of the deposited film is improved by a self-revolving deposition apparatus. It is effective. Other configurations and manufacturing methods are the same as those in the first embodiment.

この第6の実施形態においては、マイクロヒータ101が、光導波層44を含むハイメサ導波路構造体100を覆うように設けられていることにより、図7中矢印で示すように熱伝導が生じるため、光導波層44の加熱効率を大幅に向上できる。なお、光導波層44から染み出した光がマイクロヒータ101によって吸収されたり散乱を受けたりすることによって、光損失が上昇する可能性を考慮して、光導波層44からの光の染み出しを考慮した設計が必要である。   In the sixth embodiment, since the microheater 101 is provided so as to cover the high mesa waveguide structure 100 including the optical waveguide layer 44, heat conduction occurs as shown by arrows in FIG. The heating efficiency of the optical waveguide layer 44 can be greatly improved. In consideration of the possibility that the light loss increases due to the light oozed from the optical waveguide layer 44 being absorbed or scattered by the microheater 101, the light oozes out from the optical waveguide layer 44. It is necessary to consider the design.

(第7の実施形態)
次に、本発明の第7の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図8は、第7の実施形態によるハイメサ導波路構造体を示す断面図である。図8に示すように、第7の実施形態においては、第1の実施形態と同様の構成を有するハイメサ導波路構造体110において、マイクロヒータ111a,111bが、低熱伝導層42aの面方向に沿った配置領域内で、ハイメサ導波路構造体110の側面および底部の裾部に設けられている。
(Seventh embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to a seventh embodiment of the present invention will be described. FIG. 8 is a cross-sectional view showing a high mesa waveguide structure according to the seventh embodiment. As shown in FIG. 8, in the seventh embodiment, in the high mesa waveguide structure 110 having the same configuration as that of the first embodiment, the microheaters 111a and 111b are arranged along the surface direction of the low thermal conductive layer 42a. In the arrangement region, the high mesa waveguide structure 110 is provided on the side surface and the bottom of the bottom.

第7の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第1の実施形態と同様にしてハイメサ導波路構造体110およびTi層などの金属層を形成する。この際、低熱伝導層42aの面方向に沿った配置領域内においてハイメサ導波路構造体110の側面および裾部が露出したパターンのリフトオフマスクを用いて金属層を形成することにより、マイクロヒータ111が形成される。その他の構成および製造方法については、第1の実施形態と同様である。   In the manufacturing method of the high mesa waveguide structure according to the seventh embodiment, first, the high mesa waveguide structure 110 and a metal layer such as a Ti layer are formed as in the first embodiment. At this time, the microheater 111 is formed by forming a metal layer using a lift-off mask having a pattern in which the side surface and the bottom of the high mesa waveguide structure 110 are exposed in the arrangement region along the surface direction of the low thermal conductive layer 42a. It is formed. Other configurations and manufacturing methods are the same as those in the first embodiment.

この第7の実施形態においては、マイクロヒータ111が、光導波層44を含むハイメサ導波路構造体110の側面および裾部を覆うように設けられている。これにより、第6の実施形態と同様の効果を得ることができるとともに、図8中矢印で示すように熱伝導が生じるため、光導波層44の加熱効率を大幅に向上できる。   In the seventh embodiment, the microheater 111 is provided so as to cover the side surface and the bottom portion of the high mesa waveguide structure 110 including the optical waveguide layer 44. As a result, the same effects as those of the sixth embodiment can be obtained, and heat conduction occurs as indicated by arrows in FIG. 8, so that the heating efficiency of the optical waveguide layer 44 can be greatly improved.

(第8の実施形態)
次に、本発明の第8の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図9は、第8の実施形態によるハイメサ導波路構造体を示す断面図である。図9に示すように、第8の実施形態によるハイメサ導波路構造体120においては、第1の実施形態とは異なり、低熱伝導領域としての低熱伝導層42aが設けられておらず、空洞構造で空気によって満たされた低熱伝導空洞121が低熱伝導領域を構成している。この場合、n型InP基板41上にn型AlInAs層42によってハイメサ導波路構造体120が支持される。その他の構成は、第1の実施形態と同様である。
(Eighth embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to an eighth embodiment of the present invention will be described. FIG. 9 is a cross-sectional view showing a high mesa waveguide structure according to the eighth embodiment. As shown in FIG. 9, in the high mesa waveguide structure 120 according to the eighth embodiment, unlike the first embodiment, the low heat conduction layer 42a as the low heat conduction region is not provided, and the structure is a hollow structure. A low heat conduction cavity 121 filled with air constitutes a low heat conduction region. In this case, the high mesa waveguide structure 120 is supported on the n-type InP substrate 41 by the n-type AlInAs layer 42. Other configurations are the same as those of the first embodiment.

この第8の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第1の実施形態と同様にして、n型InP基板41上に、n型AlInAs層42、下部クラッド層43、光導波層44、および上部クラッド層45を順次積層させる。その後、ドライエッチング法により、下部クラッド層43の途中まで異方性エッチングを行い、さらにドライエッチング法によって、n型AlInAs層42の一端部を露出させる。続いて、フッ酸系のエッチング液を用いたウェットエッチング法により、n型AlInAs層42を選択的にエッチングすることによって、低熱伝導空洞121が形成される。なお、n型AlInAs層42の一端部を露出させて、第1の実施形態と同様にして酸化処理を行うことによりAlInAs酸化層を形成した後、フッ酸系のエッチング液を用いてAlInAs酸化層を選択的にエッチング除去することも可能である。また、低熱伝導空洞121の形成は、上層および下層のInP層に対する選択エッチングを行うことから、n型AlInAs層42の代わりに、GaInAs層、GaInAsP層、AlGaInAs層などの、InP層に対してエッチング選択比が大きく、かつInP基板41上に形成可能な材料が使用可能である。   In the manufacturing method of the high mesa waveguide structure according to the eighth embodiment, first, similarly to the first embodiment, an n-type AlInAs layer 42, a lower cladding layer 43, an optical waveguide are formed on an n-type InP substrate 41. The wave layer 44 and the upper cladding layer 45 are sequentially laminated. Thereafter, anisotropic etching is performed partway through the lower cladding layer 43 by dry etching, and one end of the n-type AlInAs layer 42 is exposed by dry etching. Subsequently, the n-type AlInAs layer 42 is selectively etched by a wet etching method using a hydrofluoric acid-based etchant, thereby forming the low thermal conduction cavity 121. Note that one end of the n-type AlInAs layer 42 is exposed and an AlInAs oxide layer is formed by performing an oxidation process in the same manner as in the first embodiment, and then an AlInAs oxide layer using a hydrofluoric acid-based etchant. It is also possible to selectively etch away. In addition, since the low thermal conduction cavity 121 is formed by selectively etching the upper and lower InP layers, the InP layers such as the GaInAs layer, the GaInAsP layer, and the AlGaInAs layer are etched instead of the n-type AlInAs layer 42. A material having a high selectivity and which can be formed on the InP substrate 41 can be used.

この第8の実施形態によれば、マイクロヒータ25および低熱伝導空洞121を設けていることにより、第1の実施形態と同様の効果を得ることができる。   According to the eighth embodiment, by providing the microheater 25 and the low thermal conduction cavity 121, the same effect as that of the first embodiment can be obtained.

(第9の実施形態)
次に、本発明を適用可能な第9の実施形態による集積型半導体光素子について説明する。図10は、第9の実施形態による集積型半導体光素子である波長可変レーザ素子を示す断面図である。
(Ninth embodiment)
Next, an integrated semiconductor optical device according to a ninth embodiment to which the present invention is applicable will be described. FIG. 10 is a cross-sectional view showing a wavelength tunable laser element that is an integrated semiconductor optical element according to the ninth embodiment.

図10に示すように、第9の実施形態による波長可変レーザ素子である集積型半導体レーザ素子200においては、バックミラーとしてのDBR(Distributed Bragg Reflector)ミラーである第1サンプルドグレーティング導波路部201、位相調整導波路部202、利得導波路部203、フロントミラーとしてのDBRミラーである第2サンプルドグレーティング導波路部204、および半導体光増幅器(SOA:Semiconductor Optical Amplifier)205から構成されている。   As shown in FIG. 10, in the integrated semiconductor laser device 200 that is a wavelength tunable laser device according to the ninth embodiment, a first sampled grating waveguide portion 201 that is a DBR (Distributed Bragg Reflector) mirror as a back mirror. , A phase adjustment waveguide section 202, a gain waveguide section 203, a second sampled grating waveguide section 204 which is a DBR mirror as a front mirror, and a semiconductor optical amplifier (SOA) 205.

集積型半導体レーザ素子200において、パッシブ素子としての、第1サンプルドグレーティング導波路部201、位相調整導波路部202、および第2サンプルドグレーティング導波路部204により、パッシブ領域が構成される。第1サンプルドグレーティング導波路部201、位相調整導波路部202、および第2サンプルドグレーティング導波路部204は、ハイメサ構造を有する。また、アクティブ素子としての利得導波路部203およびSOA205により、アクティブ領域が構成される。利得導波路部203およびSOA205は、埋込構造を有する。   In the integrated semiconductor laser device 200, the passive region is constituted by the first sampled grating waveguide portion 201, the phase adjustment waveguide portion 202, and the second sampled grating waveguide portion 204 as passive elements. The first sampled grating waveguide unit 201, the phase adjusting waveguide unit 202, and the second sampled grating waveguide unit 204 have a high mesa structure. An active region is constituted by the gain waveguide section 203 and the SOA 205 as active elements. The gain waveguide section 203 and the SOA 205 have a buried structure.

集積型半導体レーザ素子200は、n型InP基板210の主面上に、n型AlInAs層220、下部クラッド層230、コア層240、上部クラッド層250が順次積層されている。上部クラッド層250の上面には、アクティブ領域に選択的に、InGaAsコンタクト層(図示せず)を介してp側電極261が設けられている。パッシブ領域においては、下部クラッド層230の部分に選択的にマイクロヒータ262が設けられている。マイクロヒータ262は、下層の低熱伝導層221の面内方向に沿った形成領域内において、低熱伝導層221の上層に配置されている。n型InP基板210の裏面には、n側電極270が設けられている。n型InP基板210、n型AlInAs層220、下部クラッド層230、コア層240、および上部クラッド層250の積層体におけるレーザ光の出射端面には、無反射膜280が設けられている。ここで、n型AlInAs層220の膜厚は、第1の実施形態と同様にして決定され、たとえば100nmである。   In the integrated semiconductor laser device 200, an n-type AlInAs layer 220, a lower cladding layer 230, a core layer 240, and an upper cladding layer 250 are sequentially stacked on the main surface of an n-type InP substrate 210. A p-side electrode 261 is provided on the upper surface of the upper cladding layer 250 selectively in the active region via an InGaAs contact layer (not shown). In the passive region, a micro heater 262 is selectively provided in the lower clad layer 230. The microheater 262 is disposed in the upper layer of the low thermal conductive layer 221 in the formation region along the in-plane direction of the lower thermal conductive layer 221. An n-side electrode 270 is provided on the back surface of the n-type InP substrate 210. A non-reflective film 280 is provided on the emission end face of the laser beam in the laminated body of the n-type InP substrate 210, the n-type AlInAs layer 220, the lower cladding layer 230, the core layer 240, and the upper cladding layer 250. Here, the film thickness of the n-type AlInAs layer 220 is determined in the same manner as in the first embodiment, and is, for example, 100 nm.

パッシブ領域における位相調整導波路部202は、n型InP基板210の主面上に、低熱伝導層221、下部クラッド層230、導波路コア層243、および上部クラッド層250が順次積層されて構成されている。マイクロヒータ262は、下層の低熱伝導層221の面内方向に沿った形成領域内において、低熱伝導層221の上層の下部クラッド層230の部分に選択的に設けられている。n型InP基板210は、裏面にn側電極270が設けられている。低熱伝導層221は、酸化されたn型AlInAs層からなる。下部クラッド層230はn型半導体層としてのn型InP層からなり、上部クラッド層250はp型半導体層としてのp型InP層からなる。酸化されていないn型AlInAs層220と上層の下部クラッド層230との部分が連結されている。導波路コア層243は、バンドギャップ波長がたとえば1.3μmに調整されたGaInAsP層からなる。   The phase adjusting waveguide section 202 in the passive region is configured by sequentially laminating a low thermal conductive layer 221, a lower cladding layer 230, a waveguide core layer 243, and an upper cladding layer 250 on the main surface of the n-type InP substrate 210. ing. The microheater 262 is selectively provided in the lower cladding layer 230 of the upper layer of the low thermal conductive layer 221 in the formation region along the in-plane direction of the lower thermal conductive layer 221. The n-type InP substrate 210 is provided with an n-side electrode 270 on the back surface. The low thermal conductive layer 221 is made of an oxidized n-type AlInAs layer. The lower cladding layer 230 is composed of an n-type InP layer as an n-type semiconductor layer, and the upper cladding layer 250 is composed of a p-type InP layer as a p-type semiconductor layer. The non-oxidized n-type AlInAs layer 220 and the upper lower cladding layer 230 are connected. The waveguide core layer 243 is made of a GaInAsP layer whose band gap wavelength is adjusted to 1.3 μm, for example.

パッシブ領域の第1サンプルドグレーティング導波路部201および第2サンプルドグレーティング導波路部204は、n型InP基板210の主面上に、低熱伝導層221、下部クラッド層230、グレーティング層242、および上部クラッド層250が順次積層されて構成されている。マイクロヒータ262は、下層の低熱伝導層221の面内方向に沿った形成領域内において、低熱伝導層221の上層の下部クラッド層230の部分に選択的に設けられている。裏面にn側電極270が設けられたn型InP基板210は、位相調整導波路部202と共有されている。下部クラッド層230および上部クラッド層250はInP層からなる。グレーティング層242は、短周期のグレーティングが形成されたグレーティング領域が所定の周期で配置されたGaInAsP層からなる。   The first sampled grating waveguide portion 201 and the second sampled grating waveguide portion 204 in the passive region are formed on the main surface of the n-type InP substrate 210 with a low thermal conductive layer 221, a lower cladding layer 230, a grating layer 242, and The upper cladding layer 250 is configured by sequentially stacking. The microheater 262 is selectively provided in the lower cladding layer 230 of the upper layer of the low thermal conductive layer 221 in the formation region along the in-plane direction of the lower thermal conductive layer 221. The n-type InP substrate 210 provided with the n-side electrode 270 on the back surface is shared with the phase adjustment waveguide section 202. The lower cladding layer 230 and the upper cladding layer 250 are made of InP layers. The grating layer 242 is made of a GaInAsP layer in which grating regions in which short-period gratings are formed are arranged at a predetermined period.

アクティブ領域における利得導波路部203およびSOA205は、n型InP基板210の主面上に、n型AlInAs層220、下部クラッド層230、活性層241、上部クラッド層250、およびGaInAsコンタクト層(図示せず)を介したp側電極261が順次積層されて構成されている。n型InP基板210、下部クラッド層230、および上部クラッド層250は、第1サンプルドグレーティング導波路部201、位相調整導波路部202、および第2サンプルドグレーティング導波路部204と共有されている。n型AlInAs層220は低熱伝導層221の酸化されていない被酸化領域である。活性層241は、多重量子井戸(MQW)構造を有するGaInAsP層からなる。   The gain waveguide section 203 and the SOA 205 in the active region are formed on the main surface of the n-type InP substrate 210 by an n-type AlInAs layer 220, a lower cladding layer 230, an active layer 241, an upper cladding layer 250, and a GaInAs contact layer (not shown). P-side electrode 261 is sequentially stacked. The n-type InP substrate 210, the lower cladding layer 230, and the upper cladding layer 250 are shared with the first sampled grating waveguide unit 201, the phase adjustment waveguide unit 202, and the second sampled grating waveguide unit 204. . The n-type AlInAs layer 220 is an unoxidized region of the low thermal conductive layer 221 that is not oxidized. The active layer 241 is composed of a GaInAsP layer having a multiple quantum well (MQW) structure.

集積型半導体レーザ素子200においては、積層方向に沿ったマイクロヒータ262とn型InP基板210との間に、n型AlInAs層220が酸化された低熱伝導層221が設けられていることにより、第1の実施形態と同様の効果を得ることができる。   In the integrated semiconductor laser device 200, the low thermal conductive layer 221 in which the n-type AlInAs layer 220 is oxidized is provided between the microheater 262 and the n-type InP substrate 210 along the stacking direction. The same effect as that of the first embodiment can be obtained.

この第9の実施形態によれば、パッシブ領域において、低熱伝導層221の面内方向に沿った形成領域内で、低熱伝導層221の上層の部分に選択的にマイクロヒータ262が設けられていることにより、第1の実施形態と同様の効果を得ることができる。   According to the ninth embodiment, in the passive region, the microheater 262 is selectively provided in the upper layer portion of the low thermal conductive layer 221 in the formation region along the in-plane direction of the low thermal conductive layer 221. Thus, the same effect as that of the first embodiment can be obtained.

以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。   As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, Various deformation | transformation based on the technical idea of this invention is possible. For example, the numerical values given in the above embodiment are merely examples, and different numerical values may be used as necessary.

また、上述した実施形態においては、n型AlInAs層42,220を単一の組成のAlInAsから構成しているが、必ずしも単一の組成でなくても良い。具体的には、Al1-x-yGaxInyAs1-zz層とAl1-p-qGapInqAs1-rr層(0<x+y<1、0<p+q<1、x≠p、y≠q、z≠r)とを交互に積層させた、いわゆる歪み補償の構造にしても良い。 In the above-described embodiment, the n-type AlInAs layers 42 and 220 are made of AlInAs having a single composition. However, they may not necessarily have a single composition. Specifically, Al 1-xy Ga x In y As 1-z P z layer and the Al 1-pq Ga p In q As 1-r P r layer (0 <x + y <1,0 <p + q <1, x A structure of so-called distortion compensation in which ≠ p, y ≠ q, z ≠ r) are alternately stacked may be used.

また、上述した実施形態においては、低熱伝導層42a,221を、1層のn型AlInAs層を酸化したAlInAs酸化層から構成しているが、必ずしも1層に限定されるものではない。具体的に、被酸化層としてのAlInAs層を、InP層などの他の組成の半導体層によって挟んだ状態で複数層設けて低熱伝導層を構成することも可能である。また、低熱伝導層221の代わりに、空洞から構成した低熱伝導空洞とすることも可能であり、この場合においても、低熱伝導層221による効果と同様の効果を得ることができる。   In the above-described embodiment, the low thermal conductive layers 42a and 221 are composed of an AlInAs oxide layer obtained by oxidizing one n-type AlInAs layer. However, the present invention is not necessarily limited to one layer. Specifically, a low thermal conductive layer can be configured by providing a plurality of AlInAs layers as layers to be oxidized sandwiched between semiconductor layers having other compositions such as an InP layer. Further, instead of the low thermal conductive layer 221, a low thermal conductive cavity constituted by a cavity can be used. In this case, the same effect as the effect of the low thermal conductive layer 221 can be obtained.

1 波長可変レーザ素子
10 第1の導波路部
11 導波路部
11a 回折格子装荷型利得部
11aa 活性コア層
11ab 回折格子層
11b 位相調整部
12 半導体積層部
13,261 p側電極
14,15,25,25a,25b,61,61a,61b,71,81,91,91a,91b,101,111,111a,111b,262 マイクロヒータ
20 第2の導波路部
21 分岐部
21a 多モード干渉型導波路
22,23 アーム部
24 リング状導波路
30,270 n側電極
41,210 n型InP基板
42,220 n型AlInAs層
42a,221 低熱伝導層
43,230 下部クラッド層
44 光導波層
45,250 上部クラッド層
46 誘電体層
48 樹脂層
49 引き出し配線
60,70,80,90,100,110,120 ハイメサ導波路構造体
121 低熱伝導空洞
200 集積型半導体レーザ素子
240 コア層
241 活性層
242 グレーティング層
243 導波路コア層
DESCRIPTION OF SYMBOLS 1 Wavelength variable laser element 10 1st waveguide part 11 Waveguide part 11a Diffraction grating loading type gain part 11aa Active core layer 11ab Diffraction grating layer 11b Phase adjustment part 12 Semiconductor laminated part 13,261 p side electrode 14,15,25 , 25a, 25b, 61, 61a, 61b, 71, 81, 91, 91a, 91b, 101, 111, 111a, 111b, 262 Microheater 20 Second waveguide portion 21 Branching portion 21a Multimode interference waveguide 22 , 23 Arm part 24 Ring-shaped waveguide 30, 270 n-side electrode 41, 210 n-type InP substrate 42, 220 n-type AlInAs layer 42a, 221 low thermal conduction layer 43, 230 lower clad layer 44 optical waveguide layer 45, 250 upper clad Layer 46 Dielectric layer 48 Resin layer 49 Lead-out wiring 60, 70, 80, 90, 100 110,120 high-mesa waveguide structure 121 low thermal conductivity cavity 200 integrated semiconductor laser element 240 core layer 241 active layer 242 grating layer 243 waveguide core layer

Claims (8)

半導体基板の上方に、
熱伝導を抑制する低熱伝導領域と、
前記低熱伝導領域の上層における、前記低熱伝導領域の面方向に沿った配置領域より狭い領域に設けられた、導波路層を有するハイメサ導波路構造体と前記ハイメサ導波路構造体の裾の部分に設けられた加熱部と、を有する
ことを特徴とする半導体光素子。
Above the semiconductor substrate,
A low heat conduction region that suppresses heat conduction;
A high mesa waveguide structure having a waveguide layer and a skirt portion of the high mesa waveguide structure provided in a region narrower than an arrangement region along the plane direction of the low heat conduction region in the upper layer of the low heat conduction region. And a heating unit provided. A semiconductor optical device comprising:
前記加熱部は、前記ハイメサ導波路構造体の側部に設けられていることを特徴とする請求項1に記載の半導体光素子。   The semiconductor optical device according to claim 1, wherein the heating unit is provided on a side portion of the high mesa waveguide structure. 前記加熱部は、前記ハイメサ導波路構造体を覆う領域に設けられていることを特徴とする請求項1または2に記載の半導体光素子。   The semiconductor optical device according to claim 1, wherein the heating unit is provided in a region that covers the high mesa waveguide structure. 前記加熱部は、前記ハイメサ導波路構造体と離間して設けられていることを特徴とする請求項1に記載の半導体光素子。   The semiconductor optical device according to claim 1, wherein the heating unit is provided apart from the high mesa waveguide structure. 前記加熱部が前記ハイメサ導波路構造体の裾の部分にのみ設けられていることを特徴とする請求項1に記載の半導体光素子。   The semiconductor optical device according to claim 1, wherein the heating unit is provided only at a skirt portion of the high mesa waveguide structure. 前記低熱伝導領域が、前記半導体基板に対して略格子整合する少なくとも1層の半導体層が酸化された酸化層からなることを特徴とする請求項1〜5のいずれか1項に記載の半導体光素子。   6. The semiconductor light according to claim 1, wherein the low thermal conduction region is formed of an oxidized layer in which at least one semiconductor layer substantially lattice-matched to the semiconductor substrate is oxidized. element. 前記半導体基板がInP基板であるとともに、前記半導体層がAl1-x-yGaxInyAs1-zz層(0<x+y<1、0≦x<1、0<y<1、0≦z<1)であることを特徴とする請求項6に記載の半導体光素子。 The semiconductor substrate is an InP substrate, and the semiconductor layer is an Al 1 -xy Ga x In y As 1 -z P z layer (0 <x + y <1, 0 ≦ x <1, 0 <y <1, 0 ≦ The semiconductor optical device according to claim 6, wherein z <1). 前記低熱伝導領域が空洞から構成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体光素子。   The semiconductor optical device according to claim 1, wherein the low thermal conductivity region is formed of a cavity.
JP2016048284A 2016-03-11 2016-03-11 Semiconductor optical device Active JP6667325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016048284A JP6667325B2 (en) 2016-03-11 2016-03-11 Semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048284A JP6667325B2 (en) 2016-03-11 2016-03-11 Semiconductor optical device

Publications (2)

Publication Number Publication Date
JP2017161830A true JP2017161830A (en) 2017-09-14
JP6667325B2 JP6667325B2 (en) 2020-03-18

Family

ID=59857476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048284A Active JP6667325B2 (en) 2016-03-11 2016-03-11 Semiconductor optical device

Country Status (1)

Country Link
JP (1) JP6667325B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140304A (en) * 2018-02-14 2019-08-22 古河電気工業株式会社 Tunable laser device, and wavelength control method of tunable laser device
JP2019140303A (en) * 2018-02-14 2019-08-22 古河電気工業株式会社 Wavelength-variable laser device, and wavelength control method thereof
WO2021149647A1 (en) * 2020-01-22 2021-07-29 古河電気工業株式会社 Semiconductor element
JP2022138985A (en) * 2021-03-11 2022-09-26 株式会社豊田中央研究所 phase shifter

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446101A1 (en) * 1994-12-22 1996-07-04 Siemens Ag Energy-saving thermo-optical switch
JP2001111160A (en) * 1999-04-19 2001-04-20 Canon Inc Manufacturing method for semiconductor device, semiconductor device, ring resonator semiconductor laser, and gyro
JP2003202444A (en) * 2002-01-08 2003-07-18 Optoquest Co Ltd Optical circuit component and its manufacturing method
WO2005112096A1 (en) * 2004-05-18 2005-11-24 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate
JP2006245344A (en) * 2005-03-03 2006-09-14 Nec Corp Wavelength-variable laser
JP2006259104A (en) * 2005-03-16 2006-09-28 Hitachi Cable Ltd Optical circuit and optical variable attenuator with waveguide
JP2007273644A (en) * 2006-03-30 2007-10-18 Eudyna Devices Inc Optical semiconductor device, laser chip, and laser module
JP2010237296A (en) * 2009-03-30 2010-10-21 Fujitsu Ltd Optical semiconductor device
JP2013172026A (en) * 2012-02-21 2013-09-02 Furukawa Electric Co Ltd:The Optical filter and semiconductor laser device
JP2015012176A (en) * 2013-06-28 2015-01-19 住友電工デバイス・イノベーション株式会社 Optical semiconductor device and method for manufacturing the same
US20150192803A1 (en) * 2014-01-07 2015-07-09 Electronics And Telecommunications Research Institute Optical waveguide and optical device based on the same
JP2015519618A (en) * 2012-06-15 2015-07-09 マイクロン テクノロジー, インク. Method and apparatus for insulating a photonic device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446101A1 (en) * 1994-12-22 1996-07-04 Siemens Ag Energy-saving thermo-optical switch
JP2001111160A (en) * 1999-04-19 2001-04-20 Canon Inc Manufacturing method for semiconductor device, semiconductor device, ring resonator semiconductor laser, and gyro
JP2003202444A (en) * 2002-01-08 2003-07-18 Optoquest Co Ltd Optical circuit component and its manufacturing method
WO2005112096A1 (en) * 2004-05-18 2005-11-24 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate
JP2006245344A (en) * 2005-03-03 2006-09-14 Nec Corp Wavelength-variable laser
JP2006259104A (en) * 2005-03-16 2006-09-28 Hitachi Cable Ltd Optical circuit and optical variable attenuator with waveguide
JP2007273644A (en) * 2006-03-30 2007-10-18 Eudyna Devices Inc Optical semiconductor device, laser chip, and laser module
JP2010237296A (en) * 2009-03-30 2010-10-21 Fujitsu Ltd Optical semiconductor device
JP2013172026A (en) * 2012-02-21 2013-09-02 Furukawa Electric Co Ltd:The Optical filter and semiconductor laser device
JP2015519618A (en) * 2012-06-15 2015-07-09 マイクロン テクノロジー, インク. Method and apparatus for insulating a photonic device
JP2015012176A (en) * 2013-06-28 2015-01-19 住友電工デバイス・イノベーション株式会社 Optical semiconductor device and method for manufacturing the same
US20150192803A1 (en) * 2014-01-07 2015-07-09 Electronics And Telecommunications Research Institute Optical waveguide and optical device based on the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140304A (en) * 2018-02-14 2019-08-22 古河電気工業株式会社 Tunable laser device, and wavelength control method of tunable laser device
JP2019140303A (en) * 2018-02-14 2019-08-22 古河電気工業株式会社 Wavelength-variable laser device, and wavelength control method thereof
JP6998789B2 (en) 2018-02-14 2022-01-18 古河電気工業株式会社 Wavelength variable laser device and wavelength control method for tunable laser device
WO2021149647A1 (en) * 2020-01-22 2021-07-29 古河電気工業株式会社 Semiconductor element
CN115004070A (en) * 2020-01-22 2022-09-02 古河电气工业株式会社 Semiconductor device with a plurality of transistors
JP2022138985A (en) * 2021-03-11 2022-09-26 株式会社豊田中央研究所 phase shifter
JP7338657B2 (en) 2021-03-11 2023-09-05 株式会社豊田中央研究所 phase shifter

Also Published As

Publication number Publication date
JP6667325B2 (en) 2020-03-18

Similar Documents

Publication Publication Date Title
JP2016178283A (en) Wavelength variable laser element and laser module
US10931083B2 (en) Optical apparatus including a cooling device and a gap
JP6212754B2 (en) Optical semiconductor device and manufacturing method thereof
JP2011204895A (en) Semiconductor laser
JP6667325B2 (en) Semiconductor optical device
JP4954992B2 (en) Semiconductor light reflecting element, semiconductor laser using the semiconductor light reflecting element, and optical transponder using the semiconductor laser
JP2011222983A (en) Semiconductor laser device
WO2016152274A1 (en) Variable wavelength laser element and laser module
US20150188280A1 (en) Metal-insulator-metal waveguide for nano-lasers and optical amplifiers
US20110091151A1 (en) Integrated semiconductor optical device
US11482838B2 (en) Optical waveguide structure
KR102642580B1 (en) Tunable distributed feedback laser diode with thin film heater
JP6782083B2 (en) Semiconductor optical devices and their manufacturing methods
CN105765803B (en) Grating element and external resonator type light emitting device
JP5239530B2 (en) Semiconductor optical device and manufacturing method thereof
JP2018098264A (en) Quantum cascade semiconductor laser
JP6782082B2 (en) Semiconductor optical devices and their manufacturing methods
JP5163355B2 (en) Semiconductor laser device
JP6928824B2 (en) Optical waveguide structure
JP2014135351A (en) Semiconductor optical element, integrated type semiconductor optical element and method of manufacturing the same
JP4885766B2 (en) Semiconductor waveguide device, semiconductor laser, and manufacturing method thereof
JP2004296972A (en) Surface emitting laser
US20220131344A1 (en) Semiconductor optical device and method of manufacturing the same
JP2012033975A (en) Method of manufacturing semiconductor laser
JP7012409B2 (en) Optical waveguide structure and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R151 Written notification of patent or utility model registration

Ref document number: 6667325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350