JP6667325B2

JP6667325B2 - Semiconductor optical device

Info

Publication number: JP6667325B2
Application number: JP2016048284A
Authority: JP
Inventors: 岩井　則広; 則広岩井; 泰雅川北; 康貴比嘉
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2016-03-11
Filing date: 2016-03-11
Publication date: 2020-03-18
Anticipated expiration: 2036-03-11
Also published as: JP2017161830A

Description

本発明は、光通信分野などに適用される半導体光素子に関する。 The present invention relates to a semiconductor optical device applied to an optical communication field and the like.

コヒーレント光通信の普及に伴って、狭線幅の波長可変レーザ素子の需要が高まっている。波長可変レーザ素子の構成および動作原理は、たとえば非特許文献１において詳細に説明されている。一般に、半導体レーザ素子から出力されるレーザ光を狭線幅化するには、共振器を長くする必要がある。 With the spread of coherent optical communication, there is an increasing demand for a tunable laser element having a narrow line width. The configuration and operation principle of the wavelength tunable laser element are described in detail in Non-Patent Document 1, for example. Generally, in order to reduce the line width of laser light output from a semiconductor laser element, it is necessary to lengthen the resonator.

波長可変レーザ素子の１つに標本化回折格子（Sampled Grating）を用い、かつバーニア効果を利用した分布ブラッグ反射（ＤＢＲ）型波長可変レーザがある（たとえば特許文献１）。この波長可変レーザ素子においては、半導体素子内に回折格子の一部が標本化されたＤＢＲミラーを２つ用いる。この２つのＤＢＲミラーの反射スペクトルは、周期がわずかに異なる櫛状のピークを有する形状をしている。また、ＤＢＲミラーに電流注入または加熱により屈折率変化を起して、その反射波長特性を可変にできる。２つのＤＢＲミラーの反射ピークを重ね合わせることにより、この重ね合わせた波長で共振器を形成することができる。このとき、共振器長を適切に設計すれば、共振器モードである縦モードの間隔が２つのＤＢＲミラーによる反射ピークの帯域と同程度となり、１つの共振器モードだけが選択され、単一モード発振が実現される。 There is a distributed Bragg reflection (DBR) type tunable laser that uses a sampled grating and uses the Vernier effect as one of the tunable laser elements (for example, Patent Document 1). In this wavelength tunable laser device, two DBR mirrors each having a part of a diffraction grating sampled in a semiconductor device are used. The reflection spectra of these two DBR mirrors have a shape having a comb-shaped peak with a slightly different period. Further, a refractive index change is caused by current injection or heating into the DBR mirror, and the reflection wavelength characteristic can be changed. By superimposing the reflection peaks of the two DBR mirrors, a resonator can be formed with the superimposed wavelength. At this time, if the resonator length is appropriately designed, the interval between the longitudinal modes, which are the resonator modes, becomes substantially equal to the band of the reflection peak by the two DBR mirrors, and only one resonator mode is selected. Oscillation is realized.

狭線幅のレーザ光を実現するための他の方法として、外部共振器構造を用いて共振長を長尺化して、共振器モードのＱ値を大きくする方法がある。また、たとえば、２つのリング共振器を用いて共振器を構成した波長可変レーザ素子（たとえば非特許文献２）においては、比較的鋭いリング共振器のフィルタ特性（反射波長特性）の重ね合わせを用いることによって、共振器の構成を自由に設計可能である。 As another method for realizing a laser beam with a narrow line width, there is a method in which the resonance length is lengthened using an external resonator structure to increase the Q value in the resonator mode. Also, for example, in a wavelength tunable laser device in which a resonator is formed using two ring resonators (for example, Non-Patent Document 2), superposition of filter characteristics (reflection wavelength characteristics) of a relatively sharp ring resonator is used. Thus, the configuration of the resonator can be freely designed.

上述した構成において、波長の選択方法としては、２つのＤＢＲミラーまたはリング共振器の屈折率を電流注入または加熱によって変化させることで実現している。さらに、加熱方式は特許文献２などに記載されているように、屈折率変化を生じさせたい領域の導波路上にマイクロヒータを設け、加熱の効率をさらに上げるために導波路のコア層下部に低熱伝導層を設けることによって、基板側への熱の流出を抑制している。熱伝導を抑制する低熱伝導層としては、混晶系の半導体層やアルミニウム（Ａｌ）を含む半導体層を酸化した酸化層などが用いられる。特に酸化層は、低熱伝導層としての効果が大きいとされている。 In the configuration described above, the wavelength is selected by changing the refractive index of the two DBR mirrors or the ring resonator by current injection or heating. Further, as described in Patent Document 2 and the like, a heating system is provided with a micro-heater on a waveguide in a region where a change in refractive index is to be generated, and a heating method is provided below a core layer of the waveguide to further increase heating efficiency. By providing the low thermal conductive layer, the outflow of heat to the substrate side is suppressed. As the low heat conductive layer that suppresses heat conduction, a mixed crystal semiconductor layer, an oxide layer obtained by oxidizing a semiconductor layer containing aluminum (Al), or the like is used. In particular, the oxide layer is said to have a large effect as a low thermal conductive layer.

米国特許第６５９０９２４号U.S. Pat. No. 6,590,924 特開２０１５−１２１７６号公報JP 2015-12176 A

Larry A. Coldren et al.,”Tunable Semiconductor Lasers: A Tutorial”, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 22, NO. 1, JANUARY 2004, pp.193-202Larry A. Coldren et al., “Tunable Semiconductor Lasers: A Tutorial”, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 22, NO.1, JANUARY 2004, pp.193-202 Keita Nemoto et al.,”Narrow-Spectral-Linewidth Wavelength-Tunable Laser Diode with Si Wire Waveguide Ring Resonators”, Applied Physics Express 5 (2012) 082701Keita Nemoto et al., “Narrow-Spectral-Linewidth Wavelength-Tunable Laser Diode with Si Wire Waveguide Ring Resonators”, Applied Physics Express 5 (2012) 082701

しかしながら、半導体光素子における一般的なハイメサ導波路構造においては、メサの幅が１．５〜２．０μｍと極めて細いため、マイクロヒータ用電極をハイメサ導波路構造体の上面に形成するのが困難になり、製造歩留りが悪化する可能性がある。また、マイクロヒータなどの加熱部を、ハイメサ導波路構造体の底面部分に配置した場合、マイクロヒータによって生じた熱は基板側に熱伝導する。そのため、ハイメサ導波路構造におけるコア層を効率的に加熱できずに消費電力が上昇する問題が生じる。 However, in a general high-mesa waveguide structure of a semiconductor optical device, it is difficult to form a micro-heater electrode on the upper surface of the high-mesa waveguide structure because the width of the mesa is extremely narrow, 1.5 to 2.0 μm. And the production yield may be degraded. When a heating unit such as a micro heater is arranged on the bottom surface of the high-mesa waveguide structure, the heat generated by the micro heater is conducted to the substrate. For this reason, there is a problem that the core layer in the high-mesa waveguide structure cannot be efficiently heated and power consumption increases.

本発明は、上記に鑑みてなされたものであって、その目的は、加熱部を容易かつ安定して形成できるとともに、ハイメサ導波路構造体を効率良く加熱して、消費電力を低減できる半導体光素子を提供することにある。 The present invention has been made in view of the above, and an object of the present invention is to provide a semiconductor optical device capable of easily and stably forming a heating portion, and efficiently heating a high-mesa waveguide structure to reduce power consumption. It is to provide an element.

上述した課題を解決し、上記目的を達成するために、本発明に係る半導体光素子は、半導体基板の上方に、熱伝導を抑制する低熱伝導領域と、低熱伝導領域の上層における、低熱伝導領域の面方向に沿った配置領域より狭い領域に設けられた、導波路層を有するハイメサ導波路構造体とハイメサ導波路構造体の裾の部分に設けられた加熱部と、を有することを特徴とする。 In order to solve the above-described problems and achieve the above object, a semiconductor optical device according to the present invention includes a low heat conduction region that suppresses heat conduction above a semiconductor substrate, and a low heat conduction region in an upper layer of the low heat conduction region. A high-mesa waveguide structure having a waveguide layer and a heating portion provided at the bottom of the high-mesa waveguide structure, which are provided in a region narrower than the arrangement region along the surface direction of the high-mesa waveguide structure. I do.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部は、ハイメサ導波路構造体の側部に設けられていることを特徴とする。 In the semiconductor optical device according to one aspect of the present invention, in the above invention, the heating unit is provided on a side of the high-mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部は、ハイメサ導波路構造体を覆う領域に設けられていることを特徴とする。 In the semiconductor optical device according to one aspect of the present invention, in the above invention, the heating unit is provided in a region covering the high-mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部は、ハイメサ導波路構造体と離間して設けられていることを特徴とする。 In the semiconductor optical device according to one aspect of the present invention, in the above invention, the heating unit is provided separately from the high-mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、加熱部がハイメサ導波路構造体の裾の部分にのみ設けられていることを特徴とする。 The semiconductor optical device according to one aspect of the present invention is characterized in that, in the above invention, the heating unit is provided only at the bottom of the high-mesa waveguide structure.

本発明の一態様に係る半導体光素子は、上記の発明において、低熱伝導領域が、半導体基板に対して略格子整合する少なくとも１層の半導体層が酸化された酸化層からなることを特徴とする。本発明の一態様に係る半導体光素子は、この構成において、半導体基板がＩｎＰ基板であるとともに、半導体層がＡｌ_1-x-yＧａ_xＩｎ_yＡｓ_1-zＰ_z層（０＜ｘ＋ｙ＜１、０≦ｘ＜１、０＜ｙ＜１、０≦ｚ＜１）であることを特徴とする。 In the semiconductor optical device according to one aspect of the present invention, in the above invention, the low heat conduction region is formed of an oxide layer in which at least one semiconductor layer substantially lattice-matched to a semiconductor substrate is oxidized. . In the semiconductor optical device according to one embodiment of the present invention, in this configuration, the semiconductor substrate is an InP substrate, and the semiconductor layer is an Al _1-xy Ga _x In _y As _1-z _Pz layer (0 <x + y <1, 0 ≦ x <1, 0 <y <1, 0 ≦ z <1).

本発明の一態様に係る半導体光素子は、上記の発明において、低熱伝導領域が空洞から構成されていることを特徴とする。 A semiconductor optical device according to one embodiment of the present invention is characterized in that, in the above invention, the low heat conduction region is formed of a cavity.

本発明に係る半導体光素子によれば、加熱部を容易かつ安定して形成できるとともに、ハイメサ導波路構造体を効率良く加熱して、消費電力を低減することが可能となる。 ADVANTAGE OF THE INVENTION According to the semiconductor optical device which concerns on this invention, while a heating part can be formed easily and stably, it becomes possible to heat a high-mesa waveguide structure efficiently and to reduce power consumption.

図１は、本発明の第１の実施形態による波長可変レーザ素子の模式的な斜視図である。FIG. 1 is a schematic perspective view of the wavelength tunable laser device according to the first embodiment of the present invention. 図２は、図１におけるリング状導波路のＩＩ−ＩＩ線に沿った断面図である。FIG. 2 is a cross-sectional view of the ring-shaped waveguide in FIG. 1 along the line II-II. 図３は、本発明の第２の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 3 is a sectional view of a high-mesa waveguide structure in a semiconductor optical device according to a second embodiment of the present invention. 図４は、本発明の第３の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 4 is a sectional view of a high-mesa waveguide structure in a semiconductor optical device according to a third embodiment of the present invention. 図５は、本発明の第４の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 5 is a sectional view of a high-mesa waveguide structure in a semiconductor optical device according to a fourth embodiment of the present invention. 図６は、本発明の第５の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 6 is a sectional view of a high mesa waveguide structure in a semiconductor optical device according to a fifth embodiment of the present invention. 図７は、本発明の第６の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 7 is a sectional view of a high mesa waveguide structure in a semiconductor optical device according to a sixth embodiment of the present invention. 図８は、本発明の第７の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 8 is a sectional view of a high-mesa waveguide structure in a semiconductor optical device according to a seventh embodiment of the present invention. 図９は、本発明の第８の実施形態による半導体光素子におけるハイメサ導波路構造体の断面図である。FIG. 9 is a sectional view of a high-mesa waveguide structure in a semiconductor optical device according to the eighth embodiment of the present invention. 図１０は、本発明の第９の実施形態による集積型半導体レーザ素子の全体構成を示す断面図である。FIG. 10 is a sectional view showing the overall configuration of the integrated semiconductor laser device according to the ninth embodiment of the present invention.

以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下の実施形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施形態の説明に用いる「上」または「上方」並びに「下」または「下方」はそれぞれ、基板の主面に対して直角に遠ざかる向き並びに基板の主面に近づく向きを示し、半導体装置の実装状態における上下方向ではない点にも留意する必要がある。また、図中で適宜ｘｙｚ座標軸を示し、これにより方向を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The present invention is not limited by the following embodiments. In the drawings, the same or corresponding elements are denoted by the same reference numerals as appropriate, and redundant description will be appropriately omitted. Further, it should be noted that the drawings are schematic, and the dimensional relationships of the elements may be different from actual ones. Even in the drawings, there may be cases where portions having different dimensional relationships and ratios are included. Further, `` upper '' or `` upper '' and `` lower '' or `` lower '' used in the description of the following embodiments indicate a direction away from the main surface of the substrate at right angles and a direction approaching the main surface of the substrate, It should also be noted that the mounting state of the semiconductor device is not the vertical direction. In addition, xyz coordinate axes are appropriately shown in the drawings, and the directions will be described accordingly.

（第１の実施形態）
まず、本発明の第１の実施形態による半導体光素子としての波長可変レーザ素子について説明する。図１は、この第１の実施形態による波長可変レーザ素子の模式的な斜視図である。 (First embodiment)
First, a wavelength tunable laser device as a semiconductor optical device according to the first embodiment of the present invention will be described. FIG. 1 is a schematic perspective view of the wavelength tunable laser device according to the first embodiment.

図１に示すように、波長可変レーザ素子１は、１．５５μｍ帯でレーザ発振し、レーザ光Ｌ１を出力するように構成されている。波長可変レーザ素子１は、共通の基部Ｂ上に形成された、第１の導波路部１０と第２の導波路部２０とを備える。基部Ｂはたとえばｎ型ＩｎＰ基板からなる。なお、基部Ｂの裏面にはｎ側電極３０が形成されている。ｎ側電極３０は、たとえばＡｕＧｅＮｉを含んで構成され、基部Ｂとオーミック接触する。 As shown in FIG. 1, the tunable laser element 1 is configured to oscillate in a 1.55 μm band and output a laser beam L1. The wavelength tunable laser element 1 includes a first waveguide section 10 and a second waveguide section 20 formed on a common base B. The base B is made of, for example, an n-type InP substrate. Note that an n-side electrode 30 is formed on the back surface of the base B. The n-side electrode 30 includes, for example, AuGeNi and makes ohmic contact with the base B.

第１の導波路部１０は、導波路部１１、半導体積層部１２、ｐ側電極１３、およびＴｉからなるマイクロヒータ１４，１５を備える。第１の導波路部１０は、いわゆるアクティブ素子であってアクティブ領域を構成する。導波路部１１は、半導体積層部１２内にｚ方向に延伸するように形成されている。第１の導波路部１０内には、回折格子装荷型利得部１１ａおよび位相調整部１１ｂが配置されている。半導体積層部１２は、半導体層が積層して構成されており、導波路部１１に対してクラッド部の機能等を備える。 The first waveguide section 10 includes a waveguide section 11, a semiconductor lamination section 12, a p-side electrode 13, and micro heaters 14 and 15 made of Ti. The first waveguide section 10 is a so-called active element and forms an active area. The waveguide section 11 is formed in the semiconductor laminated section 12 so as to extend in the z direction. In the first waveguide section 10, a diffraction grating loaded gain section 11a and a phase adjustment section 11b are arranged. The semiconductor laminated portion 12 is configured by laminating semiconductor layers, and has a function of a cladding portion and the like for the waveguide portion 11.

ｐ側電極１３は、半導体積層部１２上において、回折格子装荷型利得部１１ａに沿うように配置されている。なお、半導体積層部１２にはＳｉＮ_x保護膜が形成されており、ｐ側電極１３はＳｉＮ_x保護膜に形成された開口部を介して半導体積層部１２に接触している。加熱部としてのマイクロヒータ１４は、半導体積層部１２のＳｉＮ_x保護膜上において、位相調整部１１ｂに沿うように配置されている。加熱部としてのマイクロヒータ１５は、半導体積層部１２のＳｉＮ_x保護膜上において、ｐ側電極１３に沿うように配置されている。 The p-side electrode 13 is arranged on the semiconductor laminated portion 12 so as to be along the diffraction grating loaded gain portion 11a. Note that a SiN _x protective film is formed in the semiconductor laminated portion 12, and the p-side electrode 13 is in contact with the semiconductor laminated portion 12 through an opening formed in the SiN _x protective film. The micro heater 14 as a heating unit is arranged on the SiN _x protective film of the semiconductor lamination unit 12 so as to be along the phase adjustment unit 11b. The micro heater 15 as a heating unit is arranged on the SiN _x protective film of the semiconductor laminated unit 12 so as to be along the p-side electrode 13.

第２の導波路部２０は、２分岐部２１、２つのアーム部２２，２３、リング状導波路２４、およびＴｉからなるマイクロヒータ２５を備える。第２の導波路部２０は、いわゆるパッシブ素子であってパッシブ領域を構成する。２分岐部２１は、１×２型の多モード干渉型（ＭＭＩ）導波路２１ａを含む１×２型の分岐型導波路で構成され、２ポート側が２つのアーム部２２，２３のそれぞれに接続されるとともに１ポート側が第１の導波路部１０側に接続されている。２分岐部２１により、２つのアーム部２２，２３は、その一端が統合され、導波路部１１と光学的に結合される。 The second waveguide section 20 includes a two-branch section 21, two arm sections 22, 23, a ring-shaped waveguide 24, and a micro heater 25 made of Ti. The second waveguide section 20 is a so-called passive element and forms a passive region. The two-branch portion 21 is configured by a 1 × 2 branch waveguide including a 1 × 2 multimode interference (MMI) waveguide 21a, and the two-port side is connected to each of the two arm portions 22 and 23. And one port side is connected to the first waveguide section 10 side. One end of each of the two arms 22 and 23 is integrated by the bifurcation 21, and the two arms 22 and 23 are optically coupled to the waveguide 11.

アーム部２２，２３は、いずれもｚ方向に延伸し、リング状導波路２４を挟むように配置されている。アーム部２２，２３はリング状導波路２４と近接し、いずれも同一の結合係数κでリング状導波路２４と光学的に結合している。κの値はたとえば０．２である。アーム部２２，２３とリング状導波路２４とは、リング共振型フィルタＲＦ１を構成している。また、リング共振型フィルタＲＦ１と２分岐部２１とは、反射ミラーＭ１を構成している。光導波路の加熱を行う加熱部としてのマイクロヒータ２５ａ，２５ｂはリング状である。リング状導波路２４の外周側にマイクロヒータ２５ａが配置され、内周側にマイクロヒータ２５ｂが配置されている。マイクロヒータ２５ａ，２５ｂは、リング状導波路２４を覆うように形成された保護膜としての誘電体層上に設けられている。 Each of the arm portions 22 and 23 extends in the z direction and is arranged so as to sandwich the ring-shaped waveguide 24. The arm portions 22 and 23 are close to the ring-shaped waveguide 24, and both are optically coupled to the ring-shaped waveguide 24 with the same coupling coefficient κ. The value of κ is, for example, 0.2. The arms 22 and 23 and the ring waveguide 24 constitute a ring resonance type filter RF1. Further, the ring resonance type filter RF1 and the two-branch unit 21 constitute a reflection mirror M1. The micro heaters 25a and 25b as heating units for heating the optical waveguide are ring-shaped. A micro heater 25a is arranged on the outer peripheral side of the ring-shaped waveguide 24, and a micro heater 25b is arranged on the inner peripheral side. The micro heaters 25 a and 25 b are provided on a dielectric layer as a protective film formed so as to cover the ring-shaped waveguide 24.

第１の導波路部１０と第２の導波路部２０は、互いに光学的に接続され、回折格子装荷型利得部１１ａの回折格子層１１ａｂと反射ミラーＭ１とによって、レーザ共振器Ｃ１を構成している。回折格子装荷型利得部１１ａの利得部としての活性コア層１１ａａと位相調整部１１ｂとはレーザ共振器Ｃ１内に配置される。 The first waveguide section 10 and the second waveguide section 20 are optically connected to each other, and constitute a laser resonator C1 by the diffraction grating layer 11ab of the diffraction grating loaded gain section 11a and the reflection mirror M1. ing. The active core layer 11aa and the phase adjustment unit 11b as the gain unit of the diffraction grating loaded gain unit 11a are arranged in the laser resonator C1.

図２は、第２の導波路部２０のうちのリング状導波路２４を、図１のｙｚ平面に平行な面に沿って切断したＩＩ−ＩＩ線断面図である。図２に示すように、リング状導波路２４は、上層にたとえば５００ｎｍ程度のＩｎＰバッファ層（図示せず）が形成された基部Ｂを構成する半導体基板としてのｎ型ＩｎＰ基板４１上に、低熱伝導層４２ａ、下部クラッド層４３、導波路層としての光導波層４４、および上部クラッド層４５が順次積層されたハイメサ導波路構造を有する。ハイメサ導波路構造の幅は約２μｍである。 FIG. 2 is a cross-sectional view taken along line II-II of the ring-shaped waveguide 24 of the second waveguide section 20 taken along a plane parallel to the yz plane in FIG. As shown in FIG. 2, the ring-shaped waveguide 24 has a low heat on an n-type InP substrate 41 as a semiconductor substrate constituting a base B having an InP buffer layer (not shown) of, for example, about 500 nm formed thereon. It has a high-mesa waveguide structure in which a conductive layer 42a, a lower cladding layer 43, an optical waveguide layer 44 as a waveguide layer, and an upper cladding layer 45 are sequentially laminated. The width of the high mesa waveguide structure is about 2 μm.

低熱伝導層４２ａは、半導体層としてのＡｌ_1-x-yＧａ_xＩｎ_yＡｓ_1-zＰ_z層（０＜ｘ＋ｙ＜１、０≦ｘ＜１、０＜ｙ＜１、０≦ｚ＜１）が側端部から酸化されて形成された、Ａｌ_1-x-yＧａ_xＩｎ_yＡｓ_1-zＰ_z酸化層からなる。具体的に低熱伝導層４２ａは、たとえば、ｘ＝ｚ＝０としたｎ型ＡｌＩｎＡｓ層４２が側端部から酸化されたＡｌＩｎＡｓ酸化層からなる。ｎ型ＡｌＩｎＡｓ層４２の組成は、ｎ型ＩｎＰ基板４１と略格子整合する組成であって、第１の実施形態においては、ｎ型ＩｎＰ基板４１と格子整合する、たとえばＡｌ_0.48Ｉｎ_0.52Ａｓ層（ｘ＝０，ｙ＝０．５２、ｚ＝０）である。ｎ型ＡｌＩｎＡｓ層４２の膜厚は、５０ｎｍ以上１５０ｎｍ未満、好適には１３０ｎｍ以下、この第１の実施形態においてはたとえば１００ｎｍである。 The low thermal conductive layer 42a is an Al _1-xy Ga _x In _y As _1-z P _z layer (0 <x + y <1, 0 ≦ x <1, 0 <y <1, 0 ≦ z <1) as a semiconductor layer. _{Consists of} an Al _1-xy Ga _x In _y As _1-z _Pz oxide layer formed by oxidizing from the side end. Specifically, the low thermal conductive layer 42a is, for example, an AlInAs oxide layer in which the n-type AlInAs layer 42 where x = z = 0 is oxidized from the side end. The composition of the n-type AlInAs layer 42 is a composition substantially lattice-matched with the n-type InP substrate 41, and in the first embodiment, for example, an Al _0.48 In _0.52 As layer ( x = 0 , y = 0.52, z = 0). The thickness of the n-type AlInAs layer 42 is 50 nm or more and less than 150 nm, preferably 130 nm or less, and is, for example, 100 nm in the first embodiment.

下部クラッド層４３は、膜厚がたとえば１５００ｎｍのｎ型ＩｎＰ層からなる。下部クラッド層４３の下部は、低熱伝導層４２ａおよび酸化されていないｎ型ＡｌＩｎＡｓ層４２上に延伸した延伸部分を有する。酸化されていないｎ型ＡｌＩｎＡｓ層４２上の延伸部分において、ｎ型ＡｌＩｎＡｓ層４２と上層の下部クラッド層４３とが連結されている。光導波層４４は、膜厚がたとえば３００ｎｍで、バンドギャップ波長がたとえば１３００ｎｍのＧａＩｎＡｓＰ層からなる。上部クラッド層４５は、膜厚がたとえば１５００ｎｍのｐ型ＩｎＰ層からなる。上部クラッド層４５は、導波路の損失を低減するために、導波路近傍のキャリア濃度を低減した構造やノンドープのＩｎＰ層を用いることも可能である。 The lower cladding layer 43 is made of an n-type InP layer having a thickness of, for example, 1500 nm. The lower portion of the lower cladding layer 43 has a stretched portion extending on the low thermal conductive layer 42a and the non-oxidized n-type AlInAs layer 42. The n-type AlInAs layer 42 and the upper lower cladding layer 43 are connected to each other at an extended portion on the n-type AlInAs layer 42 that has not been oxidized. The optical waveguide layer 44 is a GaInAsP layer having a thickness of, for example, 300 nm and a band gap wavelength of, for example, 1300 nm. The upper cladding layer 45 is made of a p-type InP layer having a thickness of, for example, 1500 nm. As the upper cladding layer 45, in order to reduce the loss of the waveguide, it is possible to use a structure in which the carrier concentration near the waveguide is reduced or a non-doped InP layer.

ハイメサ導波路構造を構成する低熱伝導層４２ａ、下部クラッド層４３、光導波層４４、および上部クラッド層４５と、下部クラッド層４３の下部の延伸部分とは、保護膜としての誘電体層４６に覆われている。誘電体層４６は、たとえば窒化シリコン（ＳｉＮ_x）膜であるが、酸化シリコン（ＳｉＯ₂）膜やＳｉＯ₂膜とＳｉＮ_x膜との積層膜から構成しても良い。 The low thermal conductive layer 42a, the lower cladding layer 43, the optical waveguide layer 44, and the upper cladding layer 45 constituting the high-mesa waveguide structure, and the extending portion below the lower cladding layer 43 are formed on the dielectric layer 46 as a protective film. Covered. The dielectric layer 46 is, for example, a silicon nitride (SiN _x ) film, but may be a silicon oxide (SiO ₂ ) film or a laminated film of a SiO ₂ film and a SiN _x film.

第２の導波路部２０のその他の構成要素である２分岐部２１およびアーム部２２，２３も上述と同様のハイメサ導波路構造を有し、誘電体層で覆われている。すなわち、第２の導波路部２０は、第１の導波路部１０の第１の導波路構造とは異なる第２の導波路構造を有する。 The other two components of the second waveguide section 20, the two-branch section 21 and the arm sections 22 and 23, also have the same high-mesa waveguide structure as described above, and are covered with a dielectric layer. That is, the second waveguide section 20 has a second waveguide structure different from the first waveguide structure of the first waveguide section 10.

リング状導波路２４を構成するハイメサ導波路構造体の底部の周辺（以下、裾）の部分における誘電体層４６上には、マイクロヒータ２５が設けられている。ハイメサ導波路構造体の一方の裾の部分（外周側）にマイクロヒータ２５ａが配置され、他方の裾の部分（内周側）にマイクロヒータ２５ｂが配置されている。ハイメサ導波路構造体およびマイクロヒータ２５は、下層の低熱伝導層４２ａの面方向に沿った形成領域内、すなわち面方向に沿って低熱伝導層４２ａの配置領域の内側に設けられている。 The micro-heater 25 is provided on the dielectric layer 46 in the periphery (hereinafter referred to as a skirt) of the bottom of the high-mesa waveguide structure constituting the ring-shaped waveguide 24. The micro heater 25a is arranged on one skirt (outer periphery) of the high mesa waveguide structure, and the micro heater 25b is arranged on the other skirt (inner periphery). The high-mesa waveguide structure and the micro-heater 25 are provided in the formation region along the surface direction of the lower low heat conduction layer 42a, that is, inside the arrangement region of the low heat conduction layer 42a along the surface direction.

ハイメサ導波路構造体の側面側におけるマイクロヒータ２５の外側部分に、樹脂層４８が設けられている。樹脂層４８の上面とマイクロヒータ２５の上面には、マイクロヒータ２５の上面において電気的に接続された引き出し配線４９が設けられている。引き出し配線４９は、たとえばＴｉ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層、Ｃｒ／Ａｕ層、またはＭｏ／Ａｕ層などからなる。引き出し配線４９は、外部からマイクロヒータ２５に通電を行うための配線である。なお、樹脂層４８の部分を空間にした状態で引き出し配線４９を設ける、いわゆるエアブリッジの構造としても良い。 A resin layer 48 is provided on the side of the high-mesa waveguide structure outside the micro heater 25. On the upper surface of the resin layer 48 and the upper surface of the micro-heater 25, a lead-out line 49 electrically connected to the upper surface of the micro-heater 25 is provided. The lead wiring 49 is made of, for example, a Ti / Au layer, a Ti / Pt / Au layer, a Cr / Au layer, a Mo / Au layer, or the like. The lead wiring 49 is a wiring for supplying electricity to the micro heater 25 from outside. Note that a so-called air bridge structure in which the lead wiring 49 is provided in a state where the resin layer 48 is formed as a space may be used.

引き出し配線４９を通じてマイクロヒータ２５に通電を行うことにより、マイクロヒータ２５の配置領域から下層の誘電体層４６および下部クラッド層４３を通じて熱伝導する。低熱伝導層４２ａは、少なくとも上部クラッド層４５、光導波層４４、および下部クラッド層４３の熱伝導率よりも低い熱伝導率を有する。これにより、低熱伝導層４２ａは、マイクロヒータ２５による加熱をさらに下層に伝達させないための断熱層として機能する。すなわち、マイクロヒータ２５の下層に低熱伝導層４２ａが設けられていることにより、マイクロヒータ２５が発した熱はｎ型ＩｎＰ基板４１側に熱伝導することなく、図２中矢印で示すように熱伝導して光導波層４４を加熱することができる。 When the microheater 25 is energized through the lead wiring 49, heat is conducted from the region where the microheater 25 is arranged through the lower dielectric layer 46 and the lower cladding layer 43. The low thermal conductive layer 42a has a thermal conductivity lower than the thermal conductivity of at least the upper cladding layer 45, the optical waveguide layer 44, and the lower cladding layer 43. Thus, the low thermal conductive layer 42a functions as a heat insulating layer for preventing the heating by the micro heater 25 from being further transmitted to the lower layer. That is, since the low heat conductive layer 42 a is provided below the micro heater 25, the heat generated by the micro heater 25 does not conduct to the n-type InP substrate 41, and the heat generated as shown by the arrow in FIG. Conduction can heat the optical waveguide layer 44.

次に、上述したハイメサ導波路構造体の製造方法について説明する。まず、上層にたとえば５００ｎｍ程度のｎ型ＩｎＰバッファ層（図示せず）が形成された基部Ｂを構成するｎ型ＩｎＰ基板４１上に、ＭＯＣＶＤ法によって、ｎ型ＡｌＩｎＡｓ層４２、下部クラッド層４３となるｎ型ＩｎＰ層、光導波層４４となるＧａＩｎＡｓＰ層、および上部クラッド層４５となるｐ型ＩｎＰ層を順次形成する。 Next, a method for manufacturing the above-described high mesa waveguide structure will be described. First, an n-type AlInAs layer 42 and a lower clad layer 43 are formed by MOCVD on an n-type InP substrate 41 constituting a base B having an n-type InP buffer layer (not shown) of, for example, about 500 nm formed thereon. An n-type InP layer, a GaInAsP layer serving as the optical waveguide layer 44, and a p-type InP layer serving as the upper cladding layer 45 are sequentially formed.

次に、上部クラッド層４５となるｐ型ＩｎＰ層の上面にたとえばＳｉＮ_x膜を形成して、リング状や直線状のアームなどのハイメサ導波路構造の形状にパターニングする。続いて、このＳｉＮ_x膜をエッチングマスクとして、たとえば塩素系ガスを用いたドライエッチング法による異方性エッチングを行う。下部クラッド層４３の下部が残る状態でエッチングを行った後、エッチングマスクを除去する。続いて、ハイメサ導波路構造の積層部分と下部クラッド層４３の下部の延伸部分を含めた領域にエッチングマスクを形成した後、たとえば塩素系ガスを用いたドライエッチングを行う。これにより、酸化層を形成したい所望の領域の下部クラッド層４３の下部の残部、およびｎ型ＡｌＩｎＡｓ層４２がエッチングされて、ｎ型ＡｌＩｎＡｓ層４２の一端部が露出される。なお、下部クラッド層４３の下部の残部、およびｎ型ＡｌＩｎＡｓ層４２のエッチングは、ウェットエッチング法により行っても良い。 Next, for example, a SiN _x film is formed on the upper surface of the p-type InP layer serving as the upper cladding layer 45, and is patterned into a high-mesa waveguide structure such as a ring-shaped or linear arm. Subsequently, using the SiN _x film as an etching mask, anisotropic etching is performed by, for example, a dry etching method using a chlorine-based gas. After etching is performed with the lower portion of the lower cladding layer 43 remaining, the etching mask is removed. Subsequently, after an etching mask is formed in a region including the laminated portion of the high-mesa waveguide structure and the extended portion below the lower cladding layer 43, dry etching using, for example, a chlorine-based gas is performed. As a result, the remaining portion of the lower portion of the lower cladding layer 43 in the desired region where the oxide layer is desired to be formed and the n-type AlInAs layer 42 are etched, and one end of the n-type AlInAs layer 42 is exposed. The etching of the remaining portion of the lower cladding layer 43 and the n-type AlInAs layer 42 may be performed by a wet etching method.

その後、側面が露出したｎ型ＡｌＩｎＡｓ層４２を含むハイメサ導波路構造の積層体に対して、水蒸気雰囲気下において４５０℃以上５２０℃以下の温度でアニールを行う。これにより、ｎ型ＡｌＩｎＡｓ層４２において、露出した端部からｎ型ＡｌＩｎＡｓ層４２の面方向に沿って酸化が進行する。この酸化は、ハイメサ導波路構造およびマイクロヒータ２５の配置領域の下部におけるｎ型ＡｌＩｎＡｓ層４２が酸化されるまで実行する。なお、酸化処理における酸化時間は、あらかじめＡｌＩｎＡｓ層の酸化実験を行って得られた酸化速度のデータと、ハイメサ導波路構造の幅の設計値などとに基づいて決定される。この第１の実施形態においては、低熱伝導層４２ａの設計幅がたとえば約６．０μｍであることから、酸化処理を６時間程度実行することによって、所望の領域まで酸化できる。これにより、ハイメサ導波路構造およびマイクロヒータ２５の配置領域の下部に、ｎ型ＡｌＩｎＡｓ層４２が均一に酸化されて、幅方向（面方向）に沿った均質なＡｌＩｎＡｓ酸化層からなる低熱伝導層４２ａが形成される。 Thereafter, annealing is performed at a temperature of 450 ° C. or more and 520 ° C. or less in a steam atmosphere on the high-mesa waveguide structure including the n-type AlInAs layer 42 with the exposed side surfaces. Accordingly, oxidation of the n-type AlInAs layer 42 proceeds from the exposed end along the surface direction of the n-type AlInAs layer 42. This oxidation is performed until the n-type AlInAs layer 42 below the region where the high-mesa waveguide structure and the micro heater 25 are arranged is oxidized. The oxidation time in the oxidation treatment is determined based on oxidation rate data obtained by conducting an oxidation experiment on the AlInAs layer in advance, a design value of the width of the high-mesa waveguide structure, and the like. In the first embodiment, since the design width of the low thermal conductive layer 42a is, for example, about 6.0 μm, the oxidation can be performed to a desired region by performing the oxidation process for about 6 hours. As a result, the n-type AlInAs layer 42 is uniformly oxidized below the region where the high-mesa waveguide structure and the micro-heater 25 are arranged, and the low thermal conductive layer 42a made of a uniform AlInAs oxide layer along the width direction (plane direction). Is formed.

次に、全面にたとえばＳｉＮ_x膜を形成することにより誘電体層４６を形成する。その後、ハイメサ導波路構造の裾の部分の誘電体層４６上に、たとえばリフトオフマスクを用いたリフトオフ法によって、Ｔｉ層などの金属層をマイクロヒータ２５ａ，２５ｂの形状に形成する。これにより、マイクロヒータ２５ａ，２５ｂが形成される。その後、マイクロヒータ２５の外側の部分に樹脂層４８を形成してパターニングを行う。続いて、マイクロヒータ２５上の少なくとも一部および樹脂層４８上にたとえばＴｉ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層、またはＣｒ／Ａｕ層を形成することによって、引き出し配線４９を形成する。以上により、下部に低熱伝導層４２ａが設けられているとともに、裾の部分にマイクロヒータ２５が設けられたハイメサ導波路構造体が製造される。 Next, a dielectric layer 46 is formed by forming, for example, a SiN _x film on the entire surface. Thereafter, a metal layer such as a Ti layer is formed in the shape of the micro heaters 25a and 25b on the dielectric layer 46 at the foot of the high mesa waveguide structure by, for example, a lift-off method using a lift-off mask. Thus, micro heaters 25a and 25b are formed. Thereafter, a resin layer 48 is formed on a portion outside the micro-heater 25 and patterning is performed. Subsequently, a lead wiring 49 is formed by forming, for example, a Ti / Au layer, a Ti / Pt / Au layer, or a Cr / Au layer on at least a part of the micro heater 25 and the resin layer 48. As described above, a high-mesa waveguide structure in which the low heat conductive layer 42a is provided at the lower portion and the microheater 25 is provided at the bottom portion is manufactured.

以上説明した本発明の第１の実施形態によれば、ハイメサ導波路構造体の裾の部分にマイクロヒータ２５を配置しているとともに、マイクロヒータ２５の下層に低熱伝導層４２ａを設けている。これにより、マイクロヒータ２５によって発生した熱のｎ型ＩｎＰ基板４１側への流出を抑制できるので、光導波層４４を効率良く加熱することができ、波長可変レーザ素子などの半導体光素子における消費電力を低減することができる。さらに、２．０μｍ程度の幅のハイメサ導波路構造体の上層にマイクロヒータ２５を形成する必要がないため、マイクロヒータ２５の形成の容易性を向上できる。 According to the first embodiment of the present invention described above, the micro-heater 25 is disposed at the bottom of the high-mesa waveguide structure, and the low-heat conductive layer 42a is provided below the micro-heater 25. As a result, the heat generated by the microheater 25 can be prevented from flowing out to the n-type InP substrate 41 side, so that the optical waveguide layer 44 can be efficiently heated, and the power consumption of the semiconductor optical device such as the wavelength tunable laser device can be improved. Can be reduced. Further, since it is not necessary to form the micro-heater 25 in the upper layer of the high-mesa waveguide structure having a width of about 2.0 μm, the ease of forming the micro-heater 25 can be improved.

（第２の実施形態）
次に、本発明の第２の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。なお、第２の実施形態以降の説明および図面においては、発明の理解を容易にするために、ハイメサ導波路構造体における樹脂層、誘電体層および引き出し配線等の記載を省略した積層構造について説明する。 (Second embodiment)
Next, a high-mesa waveguide structure in a semiconductor optical device according to a second embodiment of the present invention will be described. In the description and drawings after the second embodiment, a laminated structure in which a resin layer, a dielectric layer, a lead wiring, and the like are omitted in the high-mesa waveguide structure will be described in order to facilitate understanding of the invention. I do.

図３は、第２の実施形態によるハイメサ導波路構造体を示す断面図である。図３に示すように、第２の実施形態によるハイメサ導波路構造体６０においては、第１の実施形態と同様に、ｎ型ＩｎＰ基板４１上に、ｎ型ＡｌＩｎＡｓ層４２およびＡｌＩｎＡｓ酸化層からなる低熱伝導層４２ａ、下部クラッド層４３、光導波層４４、および上部クラッド層４５が順次積層されて設けられている。ハイメサ導波路構造体６０の両側の裾部にはそれぞれ、マイクロヒータ６１ａ，６１ｂが設けられている。マイクロヒータ６１ａ，６１ｂは、ハイメサ導波路構造体６０の側面の下部領域まで延伸した部分を有し、ハイメサ導波路構造体６０の側部側の一端部が、光導波層４４より低い位置になるように設けられている。 FIG. 3 is a sectional view showing a high-mesa waveguide structure according to the second embodiment. As shown in FIG. 3, in the high-mesa waveguide structure 60 according to the second embodiment, similarly to the first embodiment, an n-type AlInAs layer 42 and an AlInAs oxide layer are formed on an n-type InP substrate 41. The low thermal conductive layer 42a, the lower cladding layer 43, the optical waveguide layer 44, and the upper cladding layer 45 are provided in this order. Micro heaters 61a and 61b are provided on both sides of the high mesa waveguide structure 60, respectively. Each of the micro heaters 61a and 61b has a portion extending to the lower region on the side surface of the high-mesa waveguide structure 60, and one end of the high-mesa waveguide structure 60 on the side is located lower than the optical waveguide layer 44. It is provided as follows.

次に、第２の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第１の実施形態と同様にしてハイメサ導波路構造体６０およびＴｉ層などの金属層を形成する。この際、第１の実施形態における金属層のリフトオフマスクとは異なる、ハイメサ導波路構造体６０の側面の一部が露出したパターンのリフトオフマスクを用いて、金属層を形成することにより、マイクロヒータ６１ａ，６１ｂが形成される。なお、リフトオフパターンのレジストの底部をサイドエッチング（オーバー現像）して、自公転式の蒸着装置による蒸着を行うことによっても、ハイメサ導波路構造体６０の側面の一部を覆う金属膜からなるマイクロヒータ６１ａ，６１ｂを形成することができる。その他の構成および製造方法については、第１の実施形態と同様である。 Next, in the method of manufacturing the high mesa waveguide structure according to the second embodiment, first, the high mesa waveguide structure 60 and a metal layer such as a Ti layer are formed in the same manner as in the first embodiment. At this time, the micro heater is formed by forming the metal layer using a lift-off mask having a pattern in which a part of the side surface of the high-mesa waveguide structure 60 is different from the lift-off mask of the metal layer in the first embodiment. 61a and 61b are formed. Note that the bottom of the resist of the lift-off pattern may be side-etched (over-developed) and may be deposited by a self-revolving deposition apparatus to form a micro-layer formed of a metal film covering a part of the side surface of the high-mesa waveguide structure 60. The heaters 61a and 61b can be formed. Other configurations and manufacturing methods are the same as in the first embodiment.

この第２の実施形態においては、マイクロヒータ６１が、ハイメサ導波路構造体６０の裾部のみならず、側面の下部にまで延伸されて光導波層４４の近傍に設けられている。これにより、第１の実施形態と同様の効果を得ることができるとともに、マイクロヒータ６１から生じた熱が、図３中矢印で示すように熱伝導して、光導波層４４の加熱効率を向上させることができる。 In the second embodiment, the micro heater 61 is provided near the optical waveguide layer 44 so as to extend not only to the bottom of the high-mesa waveguide structure 60 but also to the lower part of the side surface. Thereby, the same effect as that of the first embodiment can be obtained, and the heat generated from the micro heater 61 conducts heat as indicated by the arrow in FIG. 3 to improve the heating efficiency of the optical waveguide layer 44. Can be done.

（第３の実施形態）
次に、本発明の第３の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図４は、第３の実施形態によるハイメサ導波路構造体を示す断面図である。図４に示すように、第３の実施形態においては、第１の実施形態と同様に構成されたハイメサ導波路構造体７０において、一方の裾部にのみマイクロヒータ７１が設けられている点が第１の実施形態と異なる。なお、図４において、マイクロヒータ７１をハイメサ導波路構造体７０の左側に配置しているが、右側に配置しても良い。また、マイクロヒータ７１が発した熱は、図４中矢印で示すように熱伝導して、光導波層４４を加熱する。 (Third embodiment)
Next, a high-mesa waveguide structure in a semiconductor optical device according to a third embodiment of the present invention will be described. FIG. 4 is a sectional view showing a high-mesa waveguide structure according to the third embodiment. As shown in FIG. 4, the third embodiment is different from the first embodiment in that a micro heater 71 is provided only on one skirt of a high-mesa waveguide structure 70 configured in the same manner as the first embodiment. Different from the first embodiment. Although the micro heater 71 is arranged on the left side of the high mesa waveguide structure 70 in FIG. 4, it may be arranged on the right side. Further, the heat generated by the micro heater 71 conducts heat as shown by an arrow in FIG. 4 to heat the optical waveguide layer 44.

第３の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第１の実施形態と同様にしてハイメサ導波路構造体７０および金属層を形成する。この際、第１の実施形態における金属層のリフトオフマスクとは異なるハイメサ導波路構造体７０の一方の裾部のみが露出したパターンのリフトオフマスクを用いて、金属層を形成することにより、マイクロヒータ７１が形成される。その他の構成および製造方法については、第１の実施形態と同様である。 In the method for manufacturing a high mesa waveguide structure according to the third embodiment, first, a high mesa waveguide structure 70 and a metal layer are formed in the same manner as in the first embodiment. At this time, the micro heater is formed by using a lift-off mask having a pattern in which only one skirt of the high-mesa waveguide structure 70 is different from the lift-off mask of the metal layer in the first embodiment. 71 are formed. Other configurations and manufacturing methods are the same as in the first embodiment.

この第３の実施形態においては、マイクロヒータ７１をハイメサ導波路構造体の一方の側にのみ設けていることにより、さらに上層に形成される引き出し配線の本数を低減できる。 In the third embodiment, since the micro heater 71 is provided only on one side of the high-mesa waveguide structure, the number of lead wirings formed in an upper layer can be further reduced.

（第４の実施形態）
次に、本発明の第４の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図５は、第４の実施形態によるハイメサ導波路構造体を示す断面図である。図５に示すように、第４の実施形態においては、第２の実施形態と同様に構成されたハイメサ導波路構造体８０において、一方の裾部および側面にのみマイクロヒータ８１が設けられている点が第２の実施形態と異なる。なお、図５において、マイクロヒータ８１をハイメサ導波路構造体８０の左側に配置しているが、右側に配置しても良い。また、マイクロヒータ８１が発した熱は、図５中矢印で示すように熱伝導して、光導波層４４を加熱する。 (Fourth embodiment)
Next, a high-mesa waveguide structure in a semiconductor optical device according to a fourth embodiment of the present invention will be described. FIG. 5 is a sectional view showing a high-mesa waveguide structure according to the fourth embodiment. As shown in FIG. 5, in the fourth embodiment, in the high-mesa waveguide structure 80 configured in the same manner as in the second embodiment, the micro heater 81 is provided only on one skirt and the side surface. This is different from the second embodiment. Although the micro heater 81 is arranged on the left side of the high mesa waveguide structure 80 in FIG. 5, it may be arranged on the right side. The heat generated by the micro heater 81 conducts heat as shown by the arrow in FIG. 5 to heat the optical waveguide layer 44.

第４の実施形態によるハイメサ導波路構造体の製造方法においては、第２の実施形態とは異なり、ハイメサ導波路構造体８０の一方の裾部および側面のみが露出したパターンのリフトオフマスクを用いて金属層を形成することによりマイクロヒータ８１が形成される。その他の構成および製造方法については、第２の実施形態と同様である。 In the method for manufacturing a high-mesa waveguide structure according to the fourth embodiment, unlike the second embodiment, a lift-off mask having a pattern in which only one skirt and one side surface of the high-mesa waveguide structure 80 is exposed. The micro heater 81 is formed by forming the metal layer. Other configurations and manufacturing methods are the same as in the second embodiment.

この第４の実施形態においては、マイクロヒータ８１をハイメサ導波路構造体８０の一方の側面および裾部のみに設けていることにより、第２，第３の実施形態と同様の効果を得ることができる。 In the fourth embodiment, the micro heater 81 is provided only on one side and the bottom of the high-mesa waveguide structure 80, so that the same effect as in the second and third embodiments can be obtained. it can.

（第５の実施形態）
次に、本発明の第５の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図６は、第５の実施形態によるハイメサ導波路構造体を示す断面図である。図６に示すように、第５の実施形態においては、第１の実施形態と同様の構成を有するハイメサ導波路構造体９０の両側の裾部にそれぞれ、マイクロヒータ９１ａ，９１ｂが設けられている。マイクロヒータ９１ａ，９１ｂはそれぞれ、ハイメサ導波路構造体９０の裾部において、ハイメサ導波路構造体９０の側面と離間して設けられている点が、第１の実施形態と異なる。また、マイクロヒータ９１が発した熱は、図６中矢印で示すように熱伝導して、光導波層４４を加熱する。 (Fifth embodiment)
Next, a high-mesa waveguide structure in a semiconductor optical device according to a fifth embodiment of the present invention will be described. FIG. 6 is a sectional view showing a high-mesa waveguide structure according to the fifth embodiment. As shown in FIG. 6, in the fifth embodiment, micro heaters 91a and 91b are provided at the bottoms on both sides of a high-mesa waveguide structure 90 having a configuration similar to that of the first embodiment. . The micro heaters 91a and 91b are different from the first embodiment in that each of the micro heaters 91a and 91b is provided at the bottom of the high mesa waveguide structure 90 so as to be separated from the side surface of the high mesa waveguide structure 90. In addition, the heat generated by the micro heater 91 conducts heat as shown by the arrow in FIG. 6 and heats the optical waveguide layer 44.

第５の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第１の実施形態と同様にしてハイメサ導波路構造体９０およびＴｉ層などの金属層を形成する。この際、第１の実施形態における金属層のリフトオフマスクとは異なる、ハイメサ導波路構造体９０の側面から離間したパターンのリフトオフマスクを用いて、金属層を形成することにより、マイクロヒータ９１ａ，９１ｂが形成される。その他の構成および製造方法については、第１の実施形態と同様である。 In the method of manufacturing the high mesa waveguide structure according to the fifth embodiment, first, the high mesa waveguide structure 90 and a metal layer such as a Ti layer are formed in the same manner as in the first embodiment. At this time, the micro heaters 91a and 91b are formed by forming the metal layer using a lift-off mask that is different from the lift-off mask of the metal layer in the first embodiment and that is separated from the side surface of the high-mesa waveguide structure 90. Is formed. Other configurations and manufacturing methods are the same as in the first embodiment.

この第５の実施形態においては、マイクロヒータ９１は、ハイメサ導波路構造体９０の側面に接していない。この構造は、光導波層４４への光閉じ込め度合や、下部クラッド層４３の厚さ（高さ）の設計によって、光導波層４４から染み出た光への影響を抑制するため、マイクロヒータ９１が光のフィールドにかからないようにする構造である。これにより、光導波層４４を伝搬する光がマイクロヒータ９１によって吸収されたり散乱を受けたりする可能性を低減できるので、導波路の低損失を維持しつつ光導波層４４の加熱を行うことが可能になる。 In the fifth embodiment, the micro heater 91 is not in contact with the side surface of the high-mesa waveguide structure 90. This structure suppresses the influence on the light leaking from the optical waveguide layer 44 by the degree of light confinement in the optical waveguide layer 44 and the design of the thickness (height) of the lower cladding layer 43. Is a structure that prevents light from entering the field of light. Thus, the possibility that the light propagating through the optical waveguide layer 44 is absorbed or scattered by the micro heater 91 can be reduced, so that the optical waveguide layer 44 can be heated while maintaining a low loss of the waveguide. Will be possible.

（第６の実施形態）
次に、本発明の第６の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図７は、第６の実施形態によるハイメサ導波路構造体を示す断面図である。図７に示すように、第６の実施形態においては、第１の実施形態と同様の構成を有するハイメサ導波路構造体１００を覆うようにして、マイクロヒータ１０１が設けられている。すなわち、マイクロヒータ１０１は、低熱伝導層４２ａの面方向に沿った配置領域内において、ハイメサ導波路構造体１００の上面、側面、および底部の裾部に設けられている。 (Sixth embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to a sixth embodiment of the present invention will be described. FIG. 7 is a sectional view showing a high-mesa waveguide structure according to the sixth embodiment. As shown in FIG. 7, in the sixth embodiment, a micro heater 101 is provided so as to cover a high-mesa waveguide structure 100 having the same configuration as that of the first embodiment. That is, the microheater 101 is provided at the bottom, the top, the side, and the bottom of the high-mesa waveguide structure 100 in the arrangement region along the surface direction of the low thermal conductive layer 42a.

第６の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第１の実施形態と同様にしてハイメサ導波路構造体１００およびＴｉ層などの金属層を形成する。この際、低熱伝導層４２ａの面方向に沿った配置領域内においてハイメサ導波路構造体１００が露出したパターンのリフトオフマスクを用いて金属層を形成することにより、マイクロヒータ１０１が形成される。なお、ハイメサ導波路構造体１００の側面においては、上面や底部の裾部に比して蒸着膜が薄く形成される場合があるため、自公転式の蒸着装置によって蒸着膜の均一性を向上させることが有効である。その他の構成および製造方法については、第１の実施形態と同様である。 In the method of manufacturing the high-mesa waveguide structure according to the sixth embodiment, first, the high-mesa waveguide structure 100 and a metal layer such as a Ti layer are formed in the same manner as in the first embodiment. At this time, the micro heater 101 is formed by forming a metal layer using a lift-off mask having a pattern in which the high-mesa waveguide structure 100 is exposed in the arrangement region along the surface direction of the low thermal conductive layer 42a. In addition, on the side surface of the high-mesa waveguide structure 100, the vapor deposition film may be formed thinner than the bottom surface of the top surface or the bottom portion. It is effective. Other configurations and manufacturing methods are the same as in the first embodiment.

この第６の実施形態においては、マイクロヒータ１０１が、光導波層４４を含むハイメサ導波路構造体１００を覆うように設けられていることにより、図７中矢印で示すように熱伝導が生じるため、光導波層４４の加熱効率を大幅に向上できる。なお、光導波層４４から染み出した光がマイクロヒータ１０１によって吸収されたり散乱を受けたりすることによって、光損失が上昇する可能性を考慮して、光導波層４４からの光の染み出しを考慮した設計が必要である。 In the sixth embodiment, since the micro heater 101 is provided so as to cover the high-mesa waveguide structure 100 including the optical waveguide layer 44, heat conduction occurs as shown by an arrow in FIG. In addition, the heating efficiency of the optical waveguide layer 44 can be greatly improved. The light seeping out of the optical waveguide layer 44 is considered in consideration of the possibility that the light loss rises due to the light that has leaked out from the optical waveguide layer 44 being absorbed or scattered by the micro heater 101. Considered design is required.

（第７の実施形態）
次に、本発明の第７の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図８は、第７の実施形態によるハイメサ導波路構造体を示す断面図である。図８に示すように、第７の実施形態においては、第１の実施形態と同様の構成を有するハイメサ導波路構造体１１０において、マイクロヒータ１１１ａ，１１１ｂが、低熱伝導層４２ａの面方向に沿った配置領域内で、ハイメサ導波路構造体１１０の側面および底部の裾部に設けられている。 (Seventh embodiment)
Next, a high-mesa waveguide structure in a semiconductor optical device according to a seventh embodiment of the present invention will be described. FIG. 8 is a sectional view showing a high-mesa waveguide structure according to the seventh embodiment. As shown in FIG. 8, in the seventh embodiment, in the high-mesa waveguide structure 110 having the same configuration as that of the first embodiment, the micro heaters 111a and 111b are arranged along the surface direction of the low thermal conductive layer 42a. Are provided on the side and bottom of the high mesa waveguide structure 110 in the arrangement region.

第７の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第１の実施形態と同様にしてハイメサ導波路構造体１１０およびＴｉ層などの金属層を形成する。この際、低熱伝導層４２ａの面方向に沿った配置領域内においてハイメサ導波路構造体１１０の側面および裾部が露出したパターンのリフトオフマスクを用いて金属層を形成することにより、マイクロヒータ１１１が形成される。その他の構成および製造方法については、第１の実施形態と同様である。 In the method of manufacturing the high mesa waveguide structure according to the seventh embodiment, first, the high mesa waveguide structure 110 and a metal layer such as a Ti layer are formed in the same manner as in the first embodiment. At this time, the micro heater 111 is formed by forming a metal layer using a lift-off mask having a pattern in which the side surface and the skirt portion of the high-mesa waveguide structure 110 are exposed in the arrangement region along the surface direction of the low thermal conductive layer 42a. It is formed. Other configurations and manufacturing methods are the same as in the first embodiment.

この第７の実施形態においては、マイクロヒータ１１１が、光導波層４４を含むハイメサ導波路構造体１１０の側面および裾部を覆うように設けられている。これにより、第６の実施形態と同様の効果を得ることができるとともに、図８中矢印で示すように熱伝導が生じるため、光導波層４４の加熱効率を大幅に向上できる。 In the seventh embodiment, the micro heater 111 is provided so as to cover the side and the bottom of the high-mesa waveguide structure 110 including the optical waveguide layer 44. Thereby, the same effect as in the sixth embodiment can be obtained, and heat conduction occurs as shown by the arrow in FIG. 8, so that the heating efficiency of the optical waveguide layer 44 can be greatly improved.

（第８の実施形態）
次に、本発明の第８の実施形態による半導体光素子におけるハイメサ導波路構造体について説明する。図９は、第８の実施形態によるハイメサ導波路構造体を示す断面図である。図９に示すように、第８の実施形態によるハイメサ導波路構造体１２０においては、第１の実施形態とは異なり、低熱伝導領域としての低熱伝導層４２ａが設けられておらず、空洞構造で空気によって満たされた低熱伝導空洞１２１が低熱伝導領域を構成している。この場合、ｎ型ＩｎＰ基板４１上にｎ型ＡｌＩｎＡｓ層４２によってハイメサ導波路構造体１２０が支持される。その他の構成は、第１の実施形態と同様である。 (Eighth embodiment)
Next, a high mesa waveguide structure in a semiconductor optical device according to an eighth embodiment of the present invention will be described. FIG. 9 is a sectional view showing a high-mesa waveguide structure according to the eighth embodiment. As shown in FIG. 9, in the high-mesa waveguide structure 120 according to the eighth embodiment, unlike the first embodiment, the low heat conduction layer 42a as the low heat conduction region is not provided, and the hollow structure is used. The low heat conduction cavity 121 filled with air constitutes a low heat conduction region. In this case, the high-mesa waveguide structure 120 is supported on the n-type InP substrate 41 by the n-type AlInAs layer 42. Other configurations are the same as those of the first embodiment.

この第８の実施形態によるハイメサ導波路構造体の製造方法においては、まず、第１の実施形態と同様にして、ｎ型ＩｎＰ基板４１上に、ｎ型ＡｌＩｎＡｓ層４２、下部クラッド層４３、光導波層４４、および上部クラッド層４５を順次積層させる。その後、ドライエッチング法により、下部クラッド層４３の途中まで異方性エッチングを行い、さらにドライエッチング法によって、ｎ型ＡｌＩｎＡｓ層４２の一端部を露出させる。続いて、フッ酸系のエッチング液を用いたウェットエッチング法により、ｎ型ＡｌＩｎＡｓ層４２を選択的にエッチングすることによって、低熱伝導空洞１２１が形成される。なお、ｎ型ＡｌＩｎＡｓ層４２の一端部を露出させて、第１の実施形態と同様にして酸化処理を行うことによりＡｌＩｎＡｓ酸化層を形成した後、フッ酸系のエッチング液を用いてＡｌＩｎＡｓ酸化層を選択的にエッチング除去することも可能である。また、低熱伝導空洞１２１の形成は、上層および下層のＩｎＰ層に対する選択エッチングを行うことから、ｎ型ＡｌＩｎＡｓ層４２の代わりに、ＧａＩｎＡｓ層、ＧａＩｎＡｓＰ層、ＡｌＧａＩｎＡｓ層などの、ＩｎＰ層に対してエッチング選択比が大きく、かつＩｎＰ基板４１上に形成可能な材料が使用可能である。 In the method of manufacturing the high-mesa waveguide structure according to the eighth embodiment, first, similarly to the first embodiment, an n-type AlInAs layer 42, a lower cladding layer 43, The wave layer 44 and the upper clad layer 45 are sequentially laminated. Thereafter, anisotropic etching is performed halfway through the lower cladding layer 43 by dry etching, and one end of the n-type AlInAs layer 42 is exposed by dry etching. Subsequently, the n-type AlInAs layer 42 is selectively etched by a wet etching method using a hydrofluoric acid-based etchant, so that the low heat conduction cavity 121 is formed. After exposing one end of the n-type AlInAs layer 42 and performing an oxidation treatment in the same manner as in the first embodiment, an AlInAs oxide layer is formed, and then the AlInAs oxide layer is formed using a hydrofluoric acid-based etchant. Can be selectively removed by etching. In addition, since the low thermal conductive cavity 121 is formed by selectively etching the upper and lower InP layers, instead of the n-type AlInAs layer 42, the InP layer such as a GaInAs layer, a GaInAsP layer, or an AlGaInAs layer is etched. It is possible to use a material which has a high selectivity and can be formed on the InP substrate 41.

この第８の実施形態によれば、マイクロヒータ２５および低熱伝導空洞１２１を設けていることにより、第１の実施形態と同様の効果を得ることができる。 According to the eighth embodiment, the same effects as in the first embodiment can be obtained by providing the micro heater 25 and the low heat conduction cavity 121.

（第９の実施形態）
次に、本発明を適用可能な第９の実施形態による集積型半導体光素子について説明する。図１０は、第９の実施形態による集積型半導体光素子である波長可変レーザ素子を示す断面図である。 (Ninth embodiment)
Next, an integrated semiconductor optical device according to a ninth embodiment to which the present invention can be applied will be described. FIG. 10 is a sectional view showing a wavelength tunable laser device which is an integrated semiconductor optical device according to the ninth embodiment.

図１０に示すように、第９の実施形態による波長可変レーザ素子である集積型半導体レーザ素子２００においては、バックミラーとしてのＤＢＲ（Distributed Bragg Reflector）ミラーである第１サンプルドグレーティング導波路部２０１、位相調整導波路部２０２、利得導波路部２０３、フロントミラーとしてのＤＢＲミラーである第２サンプルドグレーティング導波路部２０４、および半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）２０５から構成されている。 As shown in FIG. 10, in an integrated semiconductor laser device 200 that is a tunable laser device according to the ninth embodiment, a first sampled grating waveguide unit 201 that is a DBR (Distributed Bragg Reflector) mirror as a back mirror. , A phase adjustment waveguide section 202, a gain waveguide section 203, a second sampled grating waveguide section 204 as a DBR mirror as a front mirror, and a semiconductor optical amplifier (SOA: Semiconductor Optical Amplifier) 205.

集積型半導体レーザ素子２００において、パッシブ素子としての、第１サンプルドグレーティング導波路部２０１、位相調整導波路部２０２、および第２サンプルドグレーティング導波路部２０４により、パッシブ領域が構成される。第１サンプルドグレーティング導波路部２０１、位相調整導波路部２０２、および第２サンプルドグレーティング導波路部２０４は、ハイメサ構造を有する。また、アクティブ素子としての利得導波路部２０３およびＳＯＡ２０５により、アクティブ領域が構成される。利得導波路部２０３およびＳＯＡ２０５は、埋込構造を有する。 In the integrated semiconductor laser device 200, a passive region is formed by the first sampled grating waveguide 201, the phase adjustment waveguide 202, and the second sampled grating waveguide 204 as passive devices. The first sampled grating waveguide 201, the phase adjustment waveguide 202, and the second sampled grating waveguide 204 have a high mesa structure. Further, an active area is formed by the gain waveguide section 203 and the SOA 205 as active elements. The gain waveguide 203 and the SOA 205 have a buried structure.

集積型半導体レーザ素子２００は、ｎ型ＩｎＰ基板２１０の主面上に、ｎ型ＡｌＩｎＡｓ層２２０、下部クラッド層２３０、コア層２４０、上部クラッド層２５０が順次積層されている。上部クラッド層２５０の上面には、アクティブ領域に選択的に、ＩｎＧａＡｓコンタクト層（図示せず）を介してｐ側電極２６１が設けられている。パッシブ領域においては、下部クラッド層２３０の部分に選択的にマイクロヒータ２６２が設けられている。マイクロヒータ２６２は、下層の低熱伝導層２２１の面内方向に沿った形成領域内において、低熱伝導層２２１の上層に配置されている。ｎ型ＩｎＰ基板２１０の裏面には、ｎ側電極２７０が設けられている。ｎ型ＩｎＰ基板２１０、ｎ型ＡｌＩｎＡｓ層２２０、下部クラッド層２３０、コア層２４０、および上部クラッド層２５０の積層体におけるレーザ光の出射端面には、無反射膜２８０が設けられている。ここで、ｎ型ＡｌＩｎＡｓ層２２０の膜厚は、第１の実施形態と同様にして決定され、たとえば１００ｎｍである。 In the integrated semiconductor laser device 200, an n-type AlInAs layer 220, a lower cladding layer 230, a core layer 240, and an upper cladding layer 250 are sequentially stacked on a main surface of an n-type InP substrate 210. On the upper surface of the upper cladding layer 250, a p-side electrode 261 is selectively provided in the active region via an InGaAs contact layer (not shown). In the passive region, a micro heater 262 is selectively provided in the lower clad layer 230. The micro-heater 262 is disposed above the low thermal conductive layer 221 in a formation region along the in-plane direction of the lower low thermal conductive layer 221. On the back surface of the n-type InP substrate 210, an n-side electrode 270 is provided. An anti-reflection film 280 is provided on the laser light emitting end face of the stacked body of the n-type InP substrate 210, the n-type AlInAs layer 220, the lower cladding layer 230, the core layer 240, and the upper cladding layer 250. Here, the thickness of the n-type AlInAs layer 220 is determined in the same manner as in the first embodiment, and is, for example, 100 nm.

パッシブ領域における位相調整導波路部２０２は、ｎ型ＩｎＰ基板２１０の主面上に、低熱伝導層２２１、下部クラッド層２３０、導波路コア層２４３、および上部クラッド層２５０が順次積層されて構成されている。マイクロヒータ２６２は、下層の低熱伝導層２２１の面内方向に沿った形成領域内において、低熱伝導層２２１の上層の下部クラッド層２３０の部分に選択的に設けられている。ｎ型ＩｎＰ基板２１０は、裏面にｎ側電極２７０が設けられている。低熱伝導層２２１は、酸化されたｎ型ＡｌＩｎＡｓ層からなる。下部クラッド層２３０はｎ型半導体層としてのｎ型ＩｎＰ層からなり、上部クラッド層２５０はｐ型半導体層としてのｐ型ＩｎＰ層からなる。酸化されていないｎ型ＡｌＩｎＡｓ層２２０と上層の下部クラッド層２３０との部分が連結されている。導波路コア層２４３は、バンドギャップ波長がたとえば１．３μｍに調整されたＧａＩｎＡｓＰ層からなる。 The phase adjustment waveguide section 202 in the passive region is configured by sequentially stacking a low thermal conductive layer 221, a lower cladding layer 230, a waveguide core layer 243, and an upper cladding layer 250 on the main surface of an n-type InP substrate 210. ing. The micro-heater 262 is selectively provided in the lower clad layer 230 above the low thermal conductive layer 221 in a formation region along the in-plane direction of the lower low thermal conductive layer 221. The n-type InP substrate 210 has an n-side electrode 270 provided on the back surface. The low thermal conductive layer 221 is made of an oxidized n-type AlInAs layer. The lower cladding layer 230 is made of an n-type InP layer as an n-type semiconductor layer, and the upper cladding layer 250 is made of a p-type InP layer as a p-type semiconductor layer. The unoxidized n-type AlInAs layer 220 and the upper lower cladding layer 230 are connected. The waveguide core layer 243 is made of a GaInAsP layer whose band gap wavelength is adjusted to, for example, 1.3 μm.

パッシブ領域の第１サンプルドグレーティング導波路部２０１および第２サンプルドグレーティング導波路部２０４は、ｎ型ＩｎＰ基板２１０の主面上に、低熱伝導層２２１、下部クラッド層２３０、グレーティング層２４２、および上部クラッド層２５０が順次積層されて構成されている。マイクロヒータ２６２は、下層の低熱伝導層２２１の面内方向に沿った形成領域内において、低熱伝導層２２１の上層の下部クラッド層２３０の部分に選択的に設けられている。裏面にｎ側電極２７０が設けられたｎ型ＩｎＰ基板２１０は、位相調整導波路部２０２と共有されている。下部クラッド層２３０および上部クラッド層２５０はＩｎＰ層からなる。グレーティング層２４２は、短周期のグレーティングが形成されたグレーティング領域が所定の周期で配置されたＧａＩｎＡｓＰ層からなる。 The first sampled grating waveguide portion 201 and the second sampled grating waveguide portion 204 in the passive region are provided on the main surface of the n-type InP substrate 210 on the low thermal conductive layer 221, the lower cladding layer 230, the grating layer 242, and The upper cladding layer 250 is sequentially laminated. The micro-heater 262 is selectively provided in the lower clad layer 230 above the low thermal conductive layer 221 in a formation region along the in-plane direction of the lower low thermal conductive layer 221. The n-type InP substrate 210 provided with the n-side electrode 270 on the back surface is shared with the phase adjustment waveguide 202. The lower cladding layer 230 and the upper cladding layer 250 are made of an InP layer. The grating layer 242 is made of a GaInAsP layer in which a grating region in which a short-period grating is formed is arranged at a predetermined period.

アクティブ領域における利得導波路部２０３およびＳＯＡ２０５は、ｎ型ＩｎＰ基板２１０の主面上に、ｎ型ＡｌＩｎＡｓ層２２０、下部クラッド層２３０、活性層２４１、上部クラッド層２５０、およびＧａＩｎＡｓコンタクト層（図示せず）を介したｐ側電極２６１が順次積層されて構成されている。ｎ型ＩｎＰ基板２１０、下部クラッド層２３０、および上部クラッド層２５０は、第１サンプルドグレーティング導波路部２０１、位相調整導波路部２０２、および第２サンプルドグレーティング導波路部２０４と共有されている。ｎ型ＡｌＩｎＡｓ層２２０は低熱伝導層２２１の酸化されていない被酸化領域である。活性層２４１は、多重量子井戸（ＭＱＷ）構造を有するＧａＩｎＡｓＰ層からなる。 The gain waveguide section 203 and the SOA 205 in the active region are formed on the main surface of the n-type InP substrate 210 by forming an n-type AlInAs layer 220, a lower cladding layer 230, an active layer 241, an upper cladding layer 250, and a GaInAs contact layer (not shown). ) Are sequentially laminated. The n-type InP substrate 210, the lower cladding layer 230, and the upper cladding layer 250 are shared by the first sampled grating waveguide 201, the phase adjustment waveguide 202, and the second sampled grating waveguide 204. . The n-type AlInAs layer 220 is an unoxidized region of the low thermal conductive layer 221 that is not oxidized. The active layer 241 is formed of a GaInAsP layer having a multiple quantum well (MQW) structure.

集積型半導体レーザ素子２００においては、積層方向に沿ったマイクロヒータ２６２とｎ型ＩｎＰ基板２１０との間に、ｎ型ＡｌＩｎＡｓ層２２０が酸化された低熱伝導層２２１が設けられていることにより、第１の実施形態と同様の効果を得ることができる。 In the integrated semiconductor laser device 200, the low thermal conductive layer 221 in which the n-type AlInAs layer 220 is oxidized is provided between the micro-heater 262 and the n-type InP substrate 210 along the stacking direction. The same effect as that of the first embodiment can be obtained.

この第９の実施形態によれば、パッシブ領域において、低熱伝導層２２１の面内方向に沿った形成領域内で、低熱伝導層２２１の上層の部分に選択的にマイクロヒータ２６２が設けられていることにより、第１の実施形態と同様の効果を得ることができる。 According to the ninth embodiment, in the passive region, the microheater 262 is selectively provided in the upper layer of the low thermal conductive layer 221 in the formation region along the in-plane direction of the low thermal conductive layer 221. Thereby, the same effect as in the first embodiment can be obtained.

以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。 As described above, the embodiments of the present invention have been specifically described. However, the present invention is not limited to the above embodiments, and various modifications based on the technical idea of the present invention are possible. For example, the numerical values given in the above embodiment are merely examples, and different numerical values may be used as needed.

また、上述した実施形態においては、ｎ型ＡｌＩｎＡｓ層４２，２２０を単一の組成のＡｌＩｎＡｓから構成しているが、必ずしも単一の組成でなくても良い。具体的には、Ａｌ_1-x-yＧａ_xＩｎ_yＡｓ_1-zＰ_z層とＡｌ_1-p-qＧａ_pＩｎ_qＡｓ_1-rＰ_r層（０＜ｘ＋ｙ＜１、０＜ｐ＋ｑ＜１、ｘ≠ｐ、ｙ≠ｑ、ｚ≠ｒ）とを交互に積層させた、いわゆる歪み補償の構造にしても良い。 Further, in the above-described embodiment, the n-type AlInAs layers 42 and 220 are made of AlInAs having a single composition, but need not necessarily be a single composition. _{_{Specifically, Al 1-xy Ga x In}} y As 1-z P z layer and the _{_{_{Al 1-pq Ga p In q}}} As 1-r P r layer (0 <x + y <1,0 <p + q <1, x (≠ p, y ≠ q, z ≠ r) may be alternately stacked, that is, a so-called distortion compensation structure.

また、上述した実施形態においては、低熱伝導層４２ａ，２２１を、１層のｎ型ＡｌＩｎＡｓ層を酸化したＡｌＩｎＡｓ酸化層から構成しているが、必ずしも１層に限定されるものではない。具体的に、被酸化層としてのＡｌＩｎＡｓ層を、ＩｎＰ層などの他の組成の半導体層によって挟んだ状態で複数層設けて低熱伝導層を構成することも可能である。また、低熱伝導層２２１の代わりに、空洞から構成した低熱伝導空洞とすることも可能であり、この場合においても、低熱伝導層２２１による効果と同様の効果を得ることができる。 Further, in the above-described embodiment, the low thermal conductive layers 42a and 221 are formed of an AlInAs oxide layer obtained by oxidizing one n-type AlInAs layer, but the invention is not necessarily limited to one layer. Specifically, it is also possible to form a low thermal conductive layer by providing a plurality of AlInAs layers as oxidized layers in a state sandwiched by semiconductor layers of another composition such as an InP layer. Further, instead of the low heat conductive layer 221, it is also possible to use a low heat conductive cavity formed of a cavity. In this case, the same effect as the effect of the low heat conductive layer 221 can be obtained.

１波長可変レーザ素子
１０第１の導波路部
１１導波路部
１１ａ回折格子装荷型利得部
１１ａａ活性コア層
１１ａｂ回折格子層
１１ｂ位相調整部
１２半導体積層部
１３，２６１ｐ側電極
１４，１５，２５，２５ａ，２５ｂ，６１，６１ａ，６１ｂ，７１，８１，９１，９１ａ，９１ｂ，１０１，１１１，１１１ａ，１１１ｂ，２６２マイクロヒータ
２０第２の導波路部
２１分岐部
２１ａ多モード干渉型導波路
２２，２３アーム部
２４リング状導波路
３０，２７０ｎ側電極
４１，２１０ｎ型ＩｎＰ基板
４２，２２０ｎ型ＡｌＩｎＡｓ層
４２ａ，２２１低熱伝導層
４３，２３０下部クラッド層
４４光導波層
４５，２５０上部クラッド層
４６誘電体層
４８樹脂層
４９引き出し配線
６０，７０，８０，９０，１００，１１０，１２０ハイメサ導波路構造体
１２１低熱伝導空洞
２００集積型半導体レーザ素子
２４０コア層
２４１活性層
２４２グレーティング層
２４３導波路コア層 DESCRIPTION OF SYMBOLS 1 Wavelength variable laser element 10 1st waveguide part 11 Waveguide part 11a Diffraction grating loading type gain part 11aa Active core layer 11ab Diffraction grating layer 11b Phase adjustment part 12 Semiconductor lamination part 13,261 P side electrode 14,15,25 , 25a, 25b, 61, 61a, 61b, 71, 81, 91, 91a, 91b, 101, 111, 111a, 111b, 262 Microheater 20 Second waveguide section 21 Branch section 21a Multimode interference type waveguide 22 , 23 Arm part 24 Ring-shaped waveguide 30, 270 n-side electrode 41, 210 n-type InP substrate 42, 220 n-type AlInAs layer 42 a, 221 Low thermal conductive layer 43, 230 Lower cladding layer 44 Optical waveguide layer 45, 250 Upper cladding Layer 46 Dielectric layer 48 Resin layer 49 Lead wiring 60, 70, 80, 90, 100 110,120 high-mesa waveguide structure 121 low thermal conductivity cavity 200 integrated semiconductor laser element 240 core layer 241 active layer 242 grating layer 243 waveguide core layer

Claims

Above the semiconductor substrate,
A low heat conduction region that suppresses heat conduction,
In the upper layer of the low heat conduction region, a high mesa waveguide structure having a waveguide layer and a bottom portion of the high mesa waveguide structure having a waveguide layer, provided in a region narrower than an arrangement region along the surface direction of the low heat conduction region. And a heating unit provided,
The skirt portion provided with the heating portion is connected to a layer below the waveguide layer of the high-mesa waveguide structure, and includes an extended portion extending around the bottom of the high-mesa waveguide structure,
The lower layer is made of the same material as the stretched portion, and is provided above the low heat conduction region,
The heat from the heating unit is configured to be capable of heating the waveguide layer from the side of the low heat conduction region through the lower layer without conducting heat to the semiconductor substrate side by the low heat conduction region. A semiconductor optical device characterized by the above-mentioned.

2. The semiconductor optical device according to claim 1, wherein the heating unit is provided on a side of the high-mesa waveguide structure.

3. The semiconductor optical device according to claim 1, wherein the heating unit is provided in a region that covers the high-mesa waveguide structure. 4.

2. The semiconductor optical device according to claim 1, wherein the heating unit is provided separately from the high-mesa waveguide structure.

2. The semiconductor optical device according to claim 1, wherein the heating section is provided only at a skirt portion of the high-mesa waveguide structure.

The semiconductor light according to any one of claims 1 to 5, wherein the low heat conduction region is formed of an oxide layer obtained by oxidizing at least one semiconductor layer substantially lattice-matched to the semiconductor substrate. element.

The semiconductor substrate is an InP substrate, and the semiconductor layer is an Al _1-xy G a _x In _y As _1-z P _z layer (0 <x + y <1, 0 ≦ x <1, 0 <y <1, 0 ≦ 7. The semiconductor optical device according to claim 6, wherein z <1).

The semiconductor optical device according to any one of claims 1 to 5, wherein the low heat conduction region is formed of a cavity.