JP2017158289A - Switching power supply device - Google Patents

Switching power supply device Download PDF

Info

Publication number
JP2017158289A
JP2017158289A JP2016038989A JP2016038989A JP2017158289A JP 2017158289 A JP2017158289 A JP 2017158289A JP 2016038989 A JP2016038989 A JP 2016038989A JP 2016038989 A JP2016038989 A JP 2016038989A JP 2017158289 A JP2017158289 A JP 2017158289A
Authority
JP
Japan
Prior art keywords
power supply
voltage
signal
switching power
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016038989A
Other languages
Japanese (ja)
Other versions
JP6630188B2 (en
Inventor
真司 川田
Shinji Kawada
真司 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016038989A priority Critical patent/JP6630188B2/en
Publication of JP2017158289A publication Critical patent/JP2017158289A/en
Application granted granted Critical
Publication of JP6630188B2 publication Critical patent/JP6630188B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply device capable of effectively detecting abnormalities within a specification range of an output voltage.SOLUTION: A switching power supply device comprises: a switching element; an oscillator that generates a clock signal; a feedback controller that performs switching control of the switching element on the basis of a feedback voltage based on an output voltage and the clock signal; a comparator that compares the feedback voltage with a predetermined reference voltage; and an abnormality detection unit that compares the number of pulses generated in a comparison signal outputted from the comparator with the number of pulses generated in the clock signal or a signal synchronized with the clock signal, and outputs a detection signal indicating whether or not the number of pulses is normal on the basis of the comparison result.SELECTED DRAWING: Figure 1

Description

本発明は、スイッチング電源装置に関する。   The present invention relates to a switching power supply device.

従来から様々なスイッチング電源装置が開発されている。その中には、電源装置の出力電圧がスペック上限またはスペック下限を超えることを検知することで異常を検知するものがある。   Conventionally, various switching power supply devices have been developed. Some of them detect an abnormality by detecting that the output voltage of the power supply device exceeds the upper limit of the specification or the lower limit of the specification.

なお、上記に関連する従来技術の一例としては、特許文献1を挙げることができる。   As an example of the related art related to the above, Patent Document 1 can be cited.

特開2012−257444号公報JP 2012-257444 A

しかしながら、上記のような出力電圧がスペック範囲を超える異常を検知するスイッチング電源装置では、例えば、スペック範囲内において出力電圧が短時間に大きく変動するスパイク電圧の発生や、スペック範囲内において生じる出力電圧の発振などのスペック範囲内での異常を検知することは困難であった。   However, in a switching power supply device that detects an abnormality in which the output voltage exceeds the specification range as described above, for example, a spike voltage in which the output voltage fluctuates greatly in a short time within the specification range, or an output voltage that occurs within the specification range It was difficult to detect abnormalities within the specification range such as oscillation.

例えばスイッチング電源装置が車載用である場合、自動車の電気/電子に関する機能安全についての国際規格であるISO26262なども策定されている状況では、より安全性を重視するため、スペック範囲外のみならずスペック範囲内で生じる異常を検知することの要請が高い。   For example, when the switching power supply is for in-vehicle use, in a situation where ISO 26262, which is an international standard for functional safety related to automobile electricity / electronics, has been formulated, safety is more important. There is a high demand for detecting anomalies that occur within the range.

上記状況に鑑み、本発明は、出力電圧のスペック範囲内での異常を有効に検知することができるスイッチング電源装置を提供することを目的とする。   In view of the above situation, an object of the present invention is to provide a switching power supply device that can effectively detect an abnormality within a specification range of an output voltage.

上記目的を達成するために本発明に係るスイッチング電源装置は、
スイッチング素子と、
クロック信号を生成する発振器と、
出力電圧に基づく帰還電圧と前記クロック信号に基づき前記スイッチング素子をスイッチング制御する帰還制御部と、
前記帰還電圧と所定の基準電圧とを比較するコンパレータと、
前記コンパレータの出力する比較信号に生じるパルスの個数と、前記クロック信号または前記クロック信号に同期する信号に生じるパルスの個数とを比較し、比較結果に基づき正常か否かを示す検知信号を出力する異常検知部と、を備える構成としている(第1の構成)。
In order to achieve the above object, a switching power supply device according to the present invention provides:
A switching element;
An oscillator that generates a clock signal;
A feedback control unit that controls switching of the switching element based on a feedback voltage based on an output voltage and the clock signal;
A comparator for comparing the feedback voltage with a predetermined reference voltage;
The number of pulses generated in the comparison signal output from the comparator is compared with the number of pulses generated in the clock signal or a signal synchronized with the clock signal, and a detection signal indicating whether the signal is normal or not is output based on the comparison result. And an abnormality detection unit (first configuration).

また、上記第1の構成において、前記異常検知部は、所定周期における前記比較信号に生じるパルスの個数をカウントする第1カウント部と、前記所定周期における前記クロック信号または前記クロック信号に同期する信号に生じるパルスの個数をカウントする第2カウント部と、前記第1カウント部による第1カウント値が前記第2カウント部による第2カウント値に比して所定の第1閾値以上多い場合、または前記第1カウント値が前記第2カウント値に比して所定の第2閾値以上少ない場合、異常が生じたと判定して前記検知信号を出力する判定部と、を有することとしてもよい(第2の構成)。   In the first configuration, the abnormality detection unit includes a first count unit that counts the number of pulses generated in the comparison signal in a predetermined cycle, and a signal that is synchronized with the clock signal or the clock signal in the predetermined cycle. A second count unit that counts the number of pulses generated in the first count unit, and a first count value by the first count unit is larger than a second count value by the second count unit by a predetermined first threshold, or And a determination unit that determines that an abnormality has occurred and outputs the detection signal when the first count value is smaller than the second count value by a predetermined second threshold or more (the second count value). Constitution).

また、上記第2の構成において、前記異常検知部は、前記第1閾値、前記第2閾値、および前記所定周期が設定可能であるレジスタを更に有することとしてもよい(第3の構成)。   In the second configuration, the abnormality detection unit may further include a register in which the first threshold, the second threshold, and the predetermined period can be set (third configuration).

また、上記第1〜第3のいずれかの構成において、前記帰還制御部により出力される前記スイッチング素子をスイッチング駆動するためのドライブ信号に基づき、電圧値が周期的に変動するリップル電圧を前記基準電圧として生成するリップル電圧生成部を更に備えることとしてもよい(第4の構成)。   In any one of the first to third configurations, a ripple voltage whose voltage value fluctuates periodically based on a drive signal for switching driving the switching element output by the feedback control unit is used as the reference. It is good also as providing the ripple voltage generation part produced | generated as a voltage (4th structure).

また、上記第4の構成において、前記帰還制御部は、前記帰還電圧と参照電圧とが入力されるエラーアンプを有し、前記リップル電圧生成部は、前記ドライブ信号と前記参照電圧とに基づき前記リップル電圧を生成することとしてもよい(第5の構成)。   In the fourth configuration, the feedback control unit includes an error amplifier to which the feedback voltage and a reference voltage are input, and the ripple voltage generation unit is based on the drive signal and the reference voltage. A ripple voltage may be generated (fifth configuration).

また、上記第1〜第3のいずれかの構成において、前記基準電圧は、固定値の参照電圧であることとしてもよい(第6の構成)。   In any of the first to third configurations, the reference voltage may be a fixed reference voltage (sixth configuration).

また、上記第1〜第6のいずれかの構成において、前記クロック信号に同期する信号は、前記帰還制御部により出力される前記スイッチング素子をスイッチング駆動するためのドライブ信号であることとしてもよい(第7の構成)。   In any one of the first to sixth configurations, the signal synchronized with the clock signal may be a drive signal for switching driving the switching element output by the feedback control unit ( Seventh configuration).

また、上記第1〜第7のいずれかの構成において、前記異常検知部は、前記検知信号を外部のマイコンに出力することとしてもよい(第8の構成)。   In any one of the first to seventh configurations, the abnormality detection unit may output the detection signal to an external microcomputer (eighth configuration).

また、上記第1〜第8のいずれかの構成のスイッチング電源装置は、前記スイッチング素子と接続されるインダクタを更に備える降圧コンバータであることとしてもよい(第9の構成)。   The switching power supply device having any one of the first to eighth configurations may be a step-down converter that further includes an inductor connected to the switching element (a ninth configuration).

また、上記第1〜第9のいずれかの構成のスイッチング電源装置は、車載用であることが好適である。   Moreover, it is preferable that the switching power supply device having any one of the first to ninth configurations is for vehicle use.

本発明のスイッチング電源装置によると、出力電圧のスペック範囲内での異常を有効に検知することができる。   According to the switching power supply device of the present invention, it is possible to effectively detect an abnormality within the specification range of the output voltage.

本発明の第1実施形態に係るスイッチング電源装置の構成を示す図である。It is a figure which shows the structure of the switching power supply device which concerns on 1st Embodiment of this invention. ロジック部の一構成例を示すブロック図である。It is a block diagram which shows one structural example of a logic part. 出力電圧が正常状態である場合の各種信号波形例を示すタイミングチャートである。It is a timing chart which shows the example of various signal waveforms in case an output voltage is a normal state. 出力電圧が持ち上がる異常状態が生じた場合の各種信号波形例を示すタイミングチャートである。It is a timing chart which shows the example of various signal waveforms when the abnormal state where an output voltage raises arises. 出力電圧が持ち下がる異常状態が生じた場合の各種信号波形例を示すタイミングチャートである。It is a timing chart which shows the example of various signal waveforms when the abnormal state where an output voltage raises arises. 出力電圧にスパイク電圧が生じる異常状態の場合の各種信号波形例を示すタイミングチャートである。It is a timing chart which shows the example of various signal waveforms in the case of the abnormal condition which a spike voltage produces in an output voltage. 出力電圧がスペック範囲内で発振する異常状態が生じた場合の各種信号波形例を示すタイミングチャートである。It is a timing chart which shows the example of various signal waveforms when the abnormal state which an output voltage oscillates within a specification range arises. 本発明の第2実施形態に係るスイッチング電源装置の構成を示す図である。It is a figure which shows the structure of the switching power supply device which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係るスイッチング電源装置の構成を示す図である。It is a figure which shows the structure of the switching power supply device which concerns on 3rd Embodiment of this invention. スイッチング電源装置を搭載した車両の一構成例を示す外観図である。It is an external view which shows the example of 1 structure of the vehicle carrying a switching power supply device.

以下に本発明の一実施形態について図面を参照して説明する。   An embodiment of the present invention will be described below with reference to the drawings.

<スイッチング電源装置の構成>
図1は、本発明の一実施形態(第1実施形態)に係るスイッチング電源装置の構成を示す図である。図1に示すスイッチング電源装置15は、入力電圧Vinを降圧して出力電圧Voutを生成し、負荷Z1へ供給する降圧DC/DCコンバータである。
<Configuration of switching power supply device>
FIG. 1 is a diagram showing a configuration of a switching power supply apparatus according to an embodiment (first embodiment) of the present invention. A switching power supply device 15 shown in FIG. 1 is a step-down DC / DC converter that steps down an input voltage Vin to generate an output voltage Vout and supplies the output voltage Vout to a load Z1.

スイッチング電源装置15は、上側スイッチング素子Q1、下側スイッチング素子Q2、コイルL1(インダクタ)、コンデンサC1、抵抗R1、抵抗R2、エラーアンプ1、スロープ電圧生成部2、コンパレータ3、発振器4、RSフリップフロップ5、ドライバ6、リップル電圧生成部7、コンパレータ8、およびロジック部9(異常検知部)を備えている。図1に示す構成のうち、例えば、各々ディスクリートな素子である上側スイッチング素子Q1、下側スイッチング素子Q2、コイルL1、コンデンサC1、抵抗R1、および抵抗R2以外の構成要素によってドライバIC(半導体装置)が構成される。   The switching power supply device 15 includes an upper switching element Q1, a lower switching element Q2, a coil L1 (inductor), a capacitor C1, a resistor R1, a resistor R2, an error amplifier 1, a slope voltage generating unit 2, a comparator 3, an oscillator 4, and an RS flip-flop. 5, a driver 6, a ripple voltage generation unit 7, a comparator 8, and a logic unit 9 (abnormality detection unit). In the configuration shown in FIG. 1, for example, a driver IC (semiconductor device) is formed by components other than the upper switching element Q1, the lower switching element Q2, the coil L1, the capacitor C1, the resistor R1, and the resistor R2, which are discrete elements. Is configured.

PチャネルMOSFET(MOS電界効果トランジスタ)で構成される上側スイッチング素子Q1のソースには、入力電圧Vinが印加される。上側スイッチング素子Q1のドレインは、NチャネルMOSFETで構成される下側スイッチング素子Q2のドレインに接続され、下側スイッチング素子Q2のソースは接地端に接続される。   An input voltage Vin is applied to the source of the upper switching element Q1 formed of a P-channel MOSFET (MOS field effect transistor). The drain of the upper switching element Q1 is connected to the drain of the lower switching element Q2 formed of an N-channel MOSFET, and the source of the lower switching element Q2 is connected to the ground terminal.

上側スイッチング素子Q1と下側スイッチング素子Q2との接続点Pは、コイルL1の一端に接続される。コイルL1の他端は、コンデンサC1の一端と共に出力端子Toに接続される。コンデンサC1の他端は、接地端に接続される。   A connection point P between the upper switching element Q1 and the lower switching element Q2 is connected to one end of the coil L1. The other end of the coil L1 is connected to the output terminal To together with one end of the capacitor C1. The other end of the capacitor C1 is connected to the ground terminal.

出力電圧Voutが生じる出力端子Toと接地端との間で、抵抗R1と抵抗R2は直列に接続される。出力電圧Voutを抵抗R1、R2によって分圧して生成される帰還電圧FBがエラーアンプ1の反転入力端(−)に印加される。エラーアンプ1の非反転入力端(+)には、参照電圧Vref1が印加される。   The resistor R1 and the resistor R2 are connected in series between the output terminal To where the output voltage Vout is generated and the ground terminal. A feedback voltage FB generated by dividing the output voltage Vout by the resistors R 1 and R 2 is applied to the inverting input terminal (−) of the error amplifier 1. A reference voltage Vref1 is applied to the non-inverting input terminal (+) of the error amplifier 1.

エラーアンプ1は、帰還電圧FBと基準電圧Vref1との差分を増幅して誤差電圧SEを生成する。エラーアンプ1の出力端は、コンパレータ3の反転入力端に接続される。   The error amplifier 1 amplifies the difference between the feedback voltage FB and the reference voltage Vref1, and generates an error voltage SE. The output terminal of the error amplifier 1 is connected to the inverting input terminal of the comparator 3.

スロープ電圧生成部2は、鋸歯状波または三角波のスロープ電圧SLPを生成・出力する。スロープ電圧SLPは、コンパレータ3の非反転入力端に印加される。   The slope voltage generator 2 generates and outputs a sawtooth wave or triangular wave slope voltage SLP. The slope voltage SLP is applied to the non-inverting input terminal of the comparator 3.

コンパレータ3は、誤差電圧SEとスロープ電圧SLPとを比較し、比較結果である比較信号SC1をRSフリップフロップ5のリセット端子に出力する。発振器4は、所定周波数のパルス状のクロック信号CLKを生成する。クロック信号CLKは、RSフリップフロップ5のセット端子に入力される。   The comparator 3 compares the error voltage SE with the slope voltage SLP, and outputs a comparison signal SC1 as a comparison result to the reset terminal of the RS flip-flop 5. The oscillator 4 generates a pulsed clock signal CLK having a predetermined frequency. The clock signal CLK is input to the set terminal of the RS flip-flop 5.

RSフリップフロップ5は、クロック信号CLKと比較信号SC1とに基づいてパルス状のドライブ信号DRV_LGCを生成し、ドライバ6に出力する。ドライバ6は、ドライブ信号DRV_LGCに基づいてゲート信号G1およびゲート信号G2を生成し、ゲート信号G1を上側スイッチング素子Q1のゲートに印加すると共に、ゲート信号G2を下側スイッチング素子Q2のゲートに印加する。   The RS flip-flop 5 generates a pulse-like drive signal DRV_LGC based on the clock signal CLK and the comparison signal SC1 and outputs it to the driver 6. The driver 6 generates a gate signal G1 and a gate signal G2 based on the drive signal DRV_LGC, applies the gate signal G1 to the gate of the upper switching element Q1, and applies the gate signal G2 to the gate of the lower switching element Q2. .

以上のようなエラーアンプ1、スロープ電圧生成部2、コンパレータ3、およびRSフリップフロップ5から成る帰還制御部により、帰還電圧FBおよびクロック信号CLKを用いて上側スイッチング素子Q1および下側スイッチング素子Q2をスイッチング制御する帰還制御を行い、出力電圧Voutは一定に制御される。即ち、ドライブ信号DRV_LGCは、PWM(pulse width modulation)制御によりオンデューティを調整される。   By the feedback control unit including the error amplifier 1, the slope voltage generation unit 2, the comparator 3, and the RS flip-flop 5 as described above, the upper switching element Q1 and the lower switching element Q2 are changed using the feedback voltage FB and the clock signal CLK. Feedback control for switching control is performed, and the output voltage Vout is controlled to be constant. That is, the on-duty of the drive signal DRV_LGC is adjusted by PWM (pulse width modulation) control.

本実施形態のスイッチング電源装置15では、更にリップル電圧生成部7、コンパレータ8、およびロジック部9を備える構成としている。リップル電圧生成部7は、オペアンプ71、抵抗72、抵抗73、およびコンデンサ74を有する。オペアンプ71の非反転入力端(+)には、エラーアンプ1用の参照電圧Vref1が印加される。オペアンプ71の反転入力端(−)には、抵抗72の一端が接続される。抵抗72の他端には、ドライブ信号DRV_LGCが印加される。オペアンプ71の反転入力端には、更にコンデンサ74の一端と抵抗73の一端も接続される。オペアンプ71の出力端は、コンデンサ74の他端と抵抗73の他端に接続される。   The switching power supply device 15 according to the present embodiment further includes a ripple voltage generation unit 7, a comparator 8, and a logic unit 9. The ripple voltage generation unit 7 includes an operational amplifier 71, a resistor 72, a resistor 73, and a capacitor 74. The reference voltage Vref1 for the error amplifier 1 is applied to the non-inverting input terminal (+) of the operational amplifier 71. One end of a resistor 72 is connected to the inverting input terminal (−) of the operational amplifier 71. The drive signal DRV_LGC is applied to the other end of the resistor 72. One end of a capacitor 74 and one end of a resistor 73 are further connected to the inverting input terminal of the operational amplifier 71. The output terminal of the operational amplifier 71 is connected to the other end of the capacitor 74 and the other end of the resistor 73.

抵抗72、抵抗73、およびコンデンサ74は、ドライブ信号DRV_LGCに応じてオペアンプ71の負帰還ループをパルス駆動する。その結果、オペアンプ71から出力されるリップル電圧Vrpは、参照電圧Vref1を基準として周期的に電圧値が変動する波形となる(後述する図3等を参照)。   Resistor 72, resistor 73, and capacitor 74 pulse drive the negative feedback loop of operational amplifier 71 in accordance with drive signal DRV_LGC. As a result, the ripple voltage Vrp output from the operational amplifier 71 has a waveform in which the voltage value periodically varies with reference to the reference voltage Vref1 (see FIG. 3 and the like described later).

なお、オペアンプ71に印加される基準電圧は、エラーアンプ1用の参照電圧Vref1に限ることはなく、例えば参照電圧Vref1をシフトした電圧であってもよい。   The reference voltage applied to the operational amplifier 71 is not limited to the reference voltage Vref1 for the error amplifier 1, and may be a voltage obtained by shifting the reference voltage Vref1, for example.

リップル電圧生成部7から出力されるリップル電圧Vrpは、コンパレータ8の非反転入力端に印加される。コンパレータ8の反転入力端には、帰還電圧FBが印加される。コンパレータ8は、リップル電圧Vrpと帰還電圧FBとを比較し、比較結果として比較信号SC2を出力する。   The ripple voltage Vrp output from the ripple voltage generator 7 is applied to the non-inverting input terminal of the comparator 8. A feedback voltage FB is applied to the inverting input terminal of the comparator 8. The comparator 8 compares the ripple voltage Vrp and the feedback voltage FB, and outputs a comparison signal SC2 as a comparison result.

ロジック部9は、入力されるクロック信号CLKおよび比較信号SC2に基づき、出力電圧Voutの状態を検知し、出力電圧Voutが正常状態か否かを示す検知信号DETを出力する。検知信号DETは、例えばスイッチング電源装置15外部のマイコンに送信することで、当該マイコンに出力電圧Voutの状態を報知することができる。なお、スイッチング電源装置15が例えば車載用である場合は、ECU(Engine Control Unit)に上記マイコンを含めることができる。   The logic unit 9 detects the state of the output voltage Vout based on the input clock signal CLK and the comparison signal SC2, and outputs a detection signal DET indicating whether or not the output voltage Vout is in a normal state. The detection signal DET can be notified to the microcomputer of the state of the output voltage Vout, for example, by transmitting the detection signal DET to the microcomputer outside the switching power supply device 15. In addition, when the switching power supply device 15 is for in-vehicle use, for example, the microcomputer can be included in an ECU (Engine Control Unit).

<異常検知動作>
次に、スイッチング電源装置15における出力電圧Voutの異常検知動作について図3〜図7のタイミングチャートを用いて説明する。
<Abnormality detection operation>
Next, the abnormality detection operation of the output voltage Vout in the switching power supply device 15 will be described using the timing charts of FIGS.

図3は、出力電圧Voutが正常状態である場合の各種信号波形例を示すタイミングチャートである。図3において、上側から順に、ドライブ信号DRV_LGC、帰還電圧FB(実線)、リップル電圧Vrp(破線)、クロック信号CLK、および比較信号SC2を示す(以降の他のタイミングチャートについても同様)。出力電圧Voutが正常状態である場合、帰還電圧FBも正常な波形となる。   FIG. 3 is a timing chart showing examples of various signal waveforms when the output voltage Vout is in a normal state. 3, the drive signal DRV_LGC, the feedback voltage FB (solid line), the ripple voltage Vrp (broken line), the clock signal CLK, and the comparison signal SC2 are shown in order from the top (the same applies to the other timing charts hereinafter). When the output voltage Vout is in a normal state, the feedback voltage FB also has a normal waveform.

クロック信号CLKがHighレベルに立ち上がると、RSフリップフロップ5がセットされ、ドライブ信号DRV_LGCはHighレベルに立ち上がる。これにより、ゲート信号G1、G2によって上側スイッチング素子Q1はオンとなり、下側スイッチング素子Q2はオフとなる。すると、入力電圧Vinの印加端から上側スイッチング素子Q1、コイルL1を介して負荷Z1に向けて電流が流れ、出力電圧Voutは上昇する。即ち、帰還電圧FBも上昇する。   When the clock signal CLK rises to a high level, the RS flip-flop 5 is set and the drive signal DRV_LGC rises to a high level. Accordingly, the upper switching element Q1 is turned on by the gate signals G1 and G2, and the lower switching element Q2 is turned off. Then, a current flows from the application end of the input voltage Vin to the load Z1 via the upper switching element Q1 and the coil L1, and the output voltage Vout increases. That is, the feedback voltage FB also increases.

クロック信号CLKの立ち上がりのときにスロープ電圧生成部2によりスロープ電圧SLPは上昇を開始し、スロープ電圧SLPが誤差電圧SEに到達すると、比較信号SC1がLowレベルからHighレベルに立ち上がり、RSフリップフロップ5はリセットされる。これにより、ドライブ信号DRV_LGCはLowレベルに立ち下がり、ゲート信号G1、G2によって上側スイッチング素子Q1はオフとなり、下側スイッチング素子Q2はオンとなる。つまり、誤差電圧SEとスロープ電圧SLPとによって、上側スイッチング素子Q1のオン期間Tonが調整される。   The slope voltage SLP starts to rise by the slope voltage generator 2 at the rise of the clock signal CLK, and when the slope voltage SLP reaches the error voltage SE, the comparison signal SC1 rises from the Low level to the High level, and the RS flip-flop 5 Is reset. As a result, the drive signal DRV_LGC falls to the Low level, and the upper switching element Q1 is turned off and the lower switching element Q2 is turned on by the gate signals G1 and G2. That is, the ON period Ton of the upper switching element Q1 is adjusted by the error voltage SE and the slope voltage SLP.

上側スイッチング素子Q1がオフとなると、スイッチング素子Q2およびコイルL1を介して電流が流れ、出力電圧Voutは減少する。従って、帰還電圧FBも減少する。そして、クロック信号CLKがHighレベルに立ち上がると、RSフリップフロップ5がセットされ、ドライブ信号DRV_LGCはHighレベルに立ち上がる。ドライブ信号DRV_LGCの立ち下りから立ち上がりまでの期間が上側スイッチング素子Q1のオフ期間Toffとなる。   When the upper switching element Q1 is turned off, a current flows through the switching element Q2 and the coil L1, and the output voltage Vout decreases. Therefore, the feedback voltage FB also decreases. When the clock signal CLK rises to a high level, the RS flip-flop 5 is set and the drive signal DRV_LGC rises to a high level. The period from the falling edge to the rising edge of the drive signal DRV_LGC is the off period Toff of the upper switching element Q1.

リップル電圧Vrpは、ドライブ信号DRV_LGCがHighレベルとなるオン期間Tonにおいて減少し、ドライブ信号DRV_LGCがLowレベルとなるオフ期間Toffにおいて上昇し、ドライブ信号DRV_LGCに応じて周期的に電圧値が変動する波形となる。   The ripple voltage Vrp decreases during the on period Ton when the drive signal DRV_LGC is at a high level, rises during the off period Toff when the drive signal DRV_LGC is at a low level, and the voltage value periodically varies according to the drive signal DRV_LGC. It becomes.

オフ期間Toffの終了タイミング付近において、上昇するリップル電圧Vrpが減少する帰還電圧FBを上回ることで、比較信号SC2はHighレベルに立ち上がる。その後、次のオン期間Tonの開始タイミング付近において、減少するリップル電圧Vrpが上昇する帰還電圧FBを下回ることで、比較信号SC2はLowレベルに立ち下がる。これにより、オフ期間Toffからオン期間Tonへの切替わりタイミングの付近において比較信号SC2にパルスが生じる。   Near the end timing of the off period Toff, the rising ripple voltage Vrp exceeds the decreasing feedback voltage FB, so that the comparison signal SC2 rises to a high level. Thereafter, in the vicinity of the start timing of the next ON period Ton, the decreasing ripple voltage Vrp falls below the rising feedback voltage FB, so that the comparison signal SC2 falls to the Low level. As a result, a pulse is generated in the comparison signal SC2 in the vicinity of the switching timing from the off period Toff to the on period Ton.

図3に示す例では、出力電圧Voutが正常状態であるため、クロック信号CLKのパルスに一対一に対応して比較信号SC2のパルスが生じており、両者のパルスの個数は所定期間において同数となっている。   In the example shown in FIG. 3, since the output voltage Vout is in a normal state, the pulses of the comparison signal SC2 are generated in one-to-one correspondence with the pulses of the clock signal CLK, and the number of both pulses is the same in a predetermined period. It has become.

次に、図4は、出力電圧Voutが途中で持ち上がる異常が生じた場合の例を示すタイミングチャートである。図4においては、出力電圧Voutの持ち上がりにより、期間T1において帰還電圧FBの持ち上がりが生じている。なお、帰還電圧FBは、スペックに対応する上限電圧Vlim1と下限電圧Vlim2の間で持ち上がっている。   Next, FIG. 4 is a timing chart showing an example when an abnormality occurs in which the output voltage Vout rises in the middle. In FIG. 4, the feedback voltage FB rises during the period T1 due to the rise of the output voltage Vout. The feedback voltage FB is raised between the upper limit voltage Vlim1 and the lower limit voltage Vlim2 corresponding to the specification.

この場合、クロック信号CLKにパルスP1およびパルスP2が生じるタイミングの付近において、比較信号SC2にはパルスが生じないため、所定期間において比較信号SC2のパルスの個数がクロック信号CLKのパルスの個数よりも少なくなっている。   In this case, since no pulse is generated in the comparison signal SC2 near the timing at which the pulses P1 and P2 are generated in the clock signal CLK, the number of pulses of the comparison signal SC2 is larger than the number of pulses of the clock signal CLK in a predetermined period. It is running low.

次に、図5は、出力電圧Voutが途中で持ち下がる異常が生じた場合の例を示すタイミングチャートである。図5においては、出力電圧Voutの持ち下がりにより、期間T2において帰還電圧FBの持ち下がりが生じている。なお、帰還電圧FBは、上限電圧Vlim1と下限電圧Vlim2の間で持ち下がっている。   Next, FIG. 5 is a timing chart showing an example when an abnormality occurs in which the output voltage Vout drops in the middle. In FIG. 5, due to the fall of the output voltage Vout, the fall of the feedback voltage FB occurs in the period T2. The feedback voltage FB is lowered between the upper limit voltage Vlim1 and the lower limit voltage Vlim2.

この場合、帰還電圧FBの持ち下がりにより、タイミングt1においてリップル電圧Vrpが帰還電圧FBを上回って比較信号SC2がHighレベルに立ち上がって以降、帰還電圧FBはリップル電圧Vrpを下回り続けるので、比較信号SC2はHighレベルを維持する。従って、クロック信号CLKに生じるパルスP3〜P5に対して比較信号SC2には1つのみのパルスが生じることとなり、所定期間において比較信号SC2のパルスの個数がクロック信号CLKのパルスの個数よりも少なくなっている。   In this case, the feedback voltage FB continues to fall below the ripple voltage Vrp after the ripple voltage Vrp exceeds the feedback voltage FB at the timing t1 and the comparison signal SC2 rises to the high level due to the fall of the feedback voltage FB. Maintains a high level. Accordingly, only one pulse is generated in the comparison signal SC2 with respect to the pulses P3 to P5 generated in the clock signal CLK, and the number of pulses of the comparison signal SC2 is smaller than the number of pulses of the clock signal CLK in a predetermined period. It has become.

次に、図6は、出力電圧Voutにおいてスパイク電圧が生じる異常が発生した場合の例を示すタイミングチャートである。負荷Z1における消費電流が急激に大きくなるために出力電圧Voutにおいて短時間内に電圧値が減少後上昇するスパイク電圧が生じることにより、図6に示すように、帰還電圧FBにおいてもスパイク電圧Vsp1およびVsp2が生じている。なお、スパイク電圧Vsp1、Vps2は、上限電圧Vlim1と下限電圧Vlim2の間で生じている。   Next, FIG. 6 is a timing chart showing an example in the case where an abnormality that causes a spike voltage occurs in the output voltage Vout. Since the consumption current in the load Z1 increases rapidly, a spike voltage that increases after the voltage value decreases within a short time in the output voltage Vout is generated, so that the spike voltage Vsp1 and the spike voltage Vsp1 in the feedback voltage FB as shown in FIG. Vsp2 is generated. The spike voltages Vsp1 and Vps2 are generated between the upper limit voltage Vlim1 and the lower limit voltage Vlim2.

この場合、スパイク電圧Vsp1およびVsp2に応じて、比較信号SC2にパルスP6およびP7が生じることとなり、所定期間において比較信号SC2のパルスの個数がクロック信号CLKのパルスの個数よりも多くなっている。   In this case, pulses P6 and P7 are generated in the comparison signal SC2 according to the spike voltages Vsp1 and Vsp2, and the number of pulses of the comparison signal SC2 is larger than the number of pulses of the clock signal CLK in a predetermined period.

次に、図7は、出力電圧Voutにおいてスペック範囲内での発振が生じる異常が発生した場合の例を示すタイミングチャートである。図7に示すように、スイッチング周期に比して長い周期で帰還電圧FBに発振が生じている。発振は、上限電圧Vlim1と下限電圧Vlim2の間で生じている。   Next, FIG. 7 is a timing chart showing an example in the case where an abnormality that causes oscillation within the specification range occurs in the output voltage Vout. As shown in FIG. 7, the feedback voltage FB oscillates at a period longer than the switching period. Oscillation occurs between the upper limit voltage Vlim1 and the lower limit voltage Vlim2.

この場合、帰還電圧FBがリップル電圧Vrpを下回るタイミングt2において、比較信号SC2がHighレベルに立ち上がる。そして、Highレベルが維持された後、タイミングt3において帰還電圧FBがリップル電圧Vrpを上回ると比較信号SC2がLowレベルに立ち下がる。これにより、図7に示すクロック信号CLKに生じる5つのパルスに対して、比較信号SC2においては1つのみのパルスが生じることとなり、所定期間において比較信号SC2のパルスの個数がクロック信号CLKのパルスの個数よりも少なくなっている。   In this case, the comparison signal SC2 rises to a high level at timing t2 when the feedback voltage FB falls below the ripple voltage Vrp. Then, after the High level is maintained, the comparison signal SC2 falls to the Low level when the feedback voltage FB exceeds the ripple voltage Vrp at the timing t3. Accordingly, only one pulse is generated in the comparison signal SC2 with respect to the five pulses generated in the clock signal CLK shown in FIG. 7, and the number of pulses of the comparison signal SC2 is the number of pulses of the clock signal CLK in a predetermined period. Less than the number of

以上から、出力電圧Voutが異常状態の場合は正常状態の場合に比して、クロック信号CLKに生じるパルスの個数と比較信号SC2に生じるパルスの個数との差分が大きくなるので、両者のパルスの個数を比較することで異常状態を検知することが可能となることが分かる。   From the above, when the output voltage Vout is abnormal, the difference between the number of pulses generated in the clock signal CLK and the number of pulses generated in the comparison signal SC2 is larger than in the normal state. It can be seen that an abnormal state can be detected by comparing the numbers.

このような比較処理を行うためにロジック部9が設けられる。図2は、ロジック部9の構成例を示すブロック図である。図2に示すように、ロジック部9は、第1カウント部91と、第2カウント部92と、判定部93と、レジスタ94と、を有している。   A logic unit 9 is provided to perform such a comparison process. FIG. 2 is a block diagram illustrating a configuration example of the logic unit 9. As illustrated in FIG. 2, the logic unit 9 includes a first count unit 91, a second count unit 92, a determination unit 93, and a register 94.

第1カウント部91は、比較信号SC2に生じるパルスの個数をカウントし、第1カウント値CT1を判定部93に出力する。第2カウント部92は、クロック信号CLKに生じるパルスの個数をカウントし、第2カウント値CT2を判定部93に出力する。第1カウント部91および第2カウント部92は、レジスタ94に設定された所定期間Ts(所定周期)におけるパルスの個数をカウントする。   The first count unit 91 counts the number of pulses generated in the comparison signal SC2, and outputs the first count value CT1 to the determination unit 93. The second count unit 92 counts the number of pulses generated in the clock signal CLK and outputs the second count value CT2 to the determination unit 93. The first count unit 91 and the second count unit 92 count the number of pulses in a predetermined period Ts (predetermined period) set in the register 94.

判定部93は、第1カウント値CT1と第2カウント値CT2とを比較し、第1カウント値CT1がCT2に比して所定の第1閾値N1以上多い場合、または第1カウント値CT1がCT2に比して所定の第2閾値N2以上少ない場合に、出力電圧Voutに異常が生じていると判定し、そうでない場合は正常であると判定する。判定部93は、判定結果に応じた検知信号DETを出力する。   The determination unit 93 compares the first count value CT1 and the second count value CT2, and if the first count value CT1 is greater than a predetermined first threshold value N1 or more than the CT2, or the first count value CT1 is CT2. It is determined that there is an abnormality in the output voltage Vout when it is smaller than the predetermined second threshold value N2 by more than the second threshold value N2, and it is determined that it is normal otherwise. The determination unit 93 outputs a detection signal DET according to the determination result.

第1閾値N1、第2閾値N2、および所定周期Tsは、それぞれレジスタ94に設定可能となっている。実際には、負荷Z1における負荷電流の変動により、出力電圧Voutが正常状態であってもクロック信号CLKおよび比較信号SC2にそれぞれ生じるパルスの個数に若干差が生じる場合がある。そこで、第1閾値N1および第2閾値N2は、それぞれゼロより大きな所定値としている。第1閾値N1、第2閾値N2、および所定周期Tsは、負荷Z1の負荷電流特性に応じてレジスタ94に設定される。   The first threshold value N1, the second threshold value N2, and the predetermined period Ts can be set in the register 94, respectively. Actually, there may be a slight difference in the number of pulses generated in the clock signal CLK and the comparison signal SC2 even when the output voltage Vout is in a normal state due to the fluctuation of the load current in the load Z1. Therefore, the first threshold value N1 and the second threshold value N2 are set to predetermined values larger than zero, respectively. The first threshold value N1, the second threshold value N2, and the predetermined period Ts are set in the register 94 according to the load current characteristic of the load Z1.

このように本実施形態によれば、出力電圧Voutのスペック範囲内での異常が生じた場合でも、その異常を検知することが可能となる。そのため、スイッチング電源装置15をより安全性を重視したものとすることができる。   As described above, according to the present embodiment, even when an abnormality occurs within the specification range of the output voltage Vout, the abnormality can be detected. Therefore, the switching power supply device 15 can be made more important in safety.

<変形例>
図8は、本発明の第2実施形態に係るスイッチング電源装置20の構成を示す図である。スイッチング電源装置20の第1実施形態(図1)との構成の相違点は、コンパレータ8の非反入力端に印加される電圧がリップル電圧ではなく、所定の固定電圧値である参照電圧Vref2としていることである。
<Modification>
FIG. 8 is a diagram showing a configuration of the switching power supply device 20 according to the second embodiment of the present invention. The difference of the configuration of the switching power supply device 20 from the first embodiment (FIG. 1) is that the voltage applied to the non-reverse input terminal of the comparator 8 is not a ripple voltage but a reference voltage Vref2 that is a predetermined fixed voltage value. It is that you are.

リップル電圧を用いる第1実施形態では、出力電圧Voutが正常状態である場合に、帰還電圧FBが上に凸となる波形であるのに対し、リップル電圧Vrpは下に凸となる波形になるので、ノイズ等により帰還電圧FBが不要にリップル電圧Vrpを下回って比較信号SC2にパルスが生じることを抑止できる。しかしながら、帰還電圧FBが上に大きく突出する波形となる場合であれば、本実施形態のように帰還電圧FBと比較する参照電圧Vref2が一定値であっても、正常状態の場合の誤検知を抑止できる。   In the first embodiment using a ripple voltage, when the output voltage Vout is in a normal state, the feedback voltage FB has a waveform that protrudes upward, whereas the ripple voltage Vrp has a waveform that protrudes downward. Therefore, it is possible to prevent the feedback signal FB from being unnecessarily lower than the ripple voltage Vrp due to noise or the like and causing a pulse in the comparison signal SC2. However, if the feedback voltage FB has a waveform that protrudes significantly upward, even if the reference voltage Vref2 to be compared with the feedback voltage FB is a constant value as in the present embodiment, erroneous detection in the normal state is detected. Can be suppressed.

続いて、図9は、本発明の第3実施形態に係るスイッチング電源装置25の構成を示す図である。スイッチング電源装置25の第1実施形態(図1)との構成の相違点は、ロジック部9にクロック信号CLKの代わりにドライブ信号DRV_LGCが入力されることである。   Next, FIG. 9 is a diagram showing a configuration of the switching power supply device 25 according to the third embodiment of the present invention. The difference of the configuration of the switching power supply device 25 from the first embodiment (FIG. 1) is that the drive signal DRV_LGC is input to the logic unit 9 instead of the clock signal CLK.

図3等に示すように、ドライブ信号DRV_LGCは、クロック信号CLKのパルスと一対一でパルスが生成されるので、ロジック部9において、比較信号SC2に生じるパルスの個数と、ドライブ信号DRV_LGCに生じるパルスの個数とを比較することで、第1実施形態と同様に出力電圧Voutの異常状態を検知することができる。   As shown in FIG. 3 and the like, since the drive signal DRV_LGC is generated one-to-one with the pulse of the clock signal CLK, the number of pulses generated in the comparison signal SC2 and the pulses generated in the drive signal DRV_LGC are generated in the logic unit 9. By comparing the number of output voltages, the abnormal state of the output voltage Vout can be detected as in the first embodiment.

<車両への適用>
図10は、スイッチング電源装置を搭載した車両の一構成例を示す外観図である。本構成例の車両Xは、バッテリX10と、バッテリX10から入力電圧Vinの供給を受けて動作する種々の電子機器X11〜X18と、を搭載している。なお、図10におけるバッテリX10および電子機器X11〜X18の搭載位置については、図示の便宜上、実際とは異なる場合がある。
<Application to vehicles>
FIG. 10 is an external view showing a configuration example of a vehicle on which the switching power supply device is mounted. The vehicle X of this configuration example includes a battery X10 and various electronic devices X11 to X18 that operate by receiving the input voltage Vin from the battery X10. In addition, about the mounting position of the battery X10 in FIG. 10, and the electronic devices X11-X18, it may differ from the actual for convenience of illustration.

電子機器X11は、エンジンに関連する制御(インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、および、オートクルーズ制御など)を行うエンジンコントロールユニットである。   The electronic device X11 is an engine control unit that performs control related to the engine (such as injection control, electronic throttle control, idling control, oxygen sensor heater control, and auto cruise control).

電子機器X12は、HID[high intensity discharged lamp]やDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。   The electronic device X12 is a lamp control unit that performs on / off control such as HID [high intensity discharged lamp] and DRL [daytime running lamp].

電子機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。   The electronic device X13 is a transmission control unit that performs control related to the transmission.

電子機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power steering]制御、電子サスペンション制御など)を行うボディコントロールユニットである。   The electronic device X14 is a body control unit that performs control (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.) related to the motion of the vehicle X.

電子機器X15は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。   The electronic device X15 is a security control unit that performs drive control such as a door lock and a security alarm.

電子機器X16は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー(ショックアブソーバー)、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。   The electronic device X16 is an electronic device that is incorporated in the vehicle X at the factory shipment stage as a standard equipment item or manufacturer's option product such as a wiper, an electric door mirror, a power window, a damper (shock absorber), an electric sunroof, and an electric seat. It is.

電子機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、および、ETC[electronic toll collection system]など、ユーザオプション品として任意で車両Xに装着される電子機器である。   The electronic device X17 is an electronic device that is optionally mounted on the vehicle X as a user option product such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [electronic toll collection system].

電子機器X18は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。   The electronic device X18 is an electronic device that includes a high-voltage motor such as an in-vehicle blower, an oil pump, a water pump, and a battery cooling fan.

なお、先に説明したスイッチング装置15、20、25は、負荷Z1への電力供給手段として、電子機器X11〜X18のいずれにも組み込むことが可能である。特に車載に関するISO26262などの規定を満たすには、本実施形態のようなスペック範囲内での出力電圧の異常を検知する機能が重要となる。   Note that the switching devices 15, 20, and 25 described above can be incorporated in any of the electronic devices X11 to X18 as power supply means to the load Z1. In particular, in order to satisfy the regulations such as ISO26262 relating to in-vehicle use, the function of detecting an abnormality in the output voltage within the specification range as in this embodiment is important.

<その他>
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
<Others>
The configuration of the present invention can be variously modified in addition to the above-described embodiment without departing from the gist of the invention. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.

例えば、本発明は、下側スイッチング素子Q2をダイオードとした非同期整流型の降圧コンバータに適用することも可能である。   For example, the present invention can also be applied to an asynchronous rectification step-down converter in which the lower switching element Q2 is a diode.

本発明は、例えば車両に搭載されるスイッチング電源装置に利用することができる。   The present invention can be used for a switching power supply device mounted on a vehicle, for example.

1 エラーアンプ
2 スロープ電圧生成部
3 コンパレータ
4 発振器
5 RSフリップフロップ
6 ドライバ
7 リップル電圧生成部
71 オペアンプ
72 抵抗
73 抵抗
74 コンデンサ
8 コンパレータ
9 ロジック部
91 第1カウント部
92 第2カウント部
93 判定部
94 レジスタ
15、20、25 スイッチング電源装置
L1 コイル
Q1 上側スイッチング素子
Q2 下側スイッチング素子
C1 コンデンサ
R1、R2 抵抗
Z1 負荷
X 車両
X10 バッテリ
X11〜X18 電子機器
DESCRIPTION OF SYMBOLS 1 Error amplifier 2 Slope voltage generation part 3 Comparator 4 Oscillator 5 RS flip-flop 6 Driver 7 Ripple voltage generation part 71 Operational amplifier 72 Resistance 73 Resistance 74 Capacitor 8 Comparator 9 Logic part 91 1st count part 92 2nd count part 93 Determination part 94 Register 15, 20, 25 Switching power supply L1 Coil Q1 Upper switching element Q2 Lower switching element C1 Capacitor R1, R2 Resistance Z1 Load X Vehicle X10 Battery X11-X18 Electronic equipment

Claims (10)

スイッチング素子と、
クロック信号を生成する発振器と、
出力電圧に基づく帰還電圧と前記クロック信号に基づき前記スイッチング素子をスイッチング制御する帰還制御部と、
前記帰還電圧と所定の基準電圧とを比較するコンパレータと、
前記コンパレータの出力する比較信号に生じるパルスの個数と、前記クロック信号または前記クロック信号に同期する信号に生じるパルスの個数とを比較し、比較結果に基づき正常か否かを示す検知信号を出力する異常検知部と、
を備えることを特徴とするスイッチング電源装置。
A switching element;
An oscillator that generates a clock signal;
A feedback control unit that controls switching of the switching element based on a feedback voltage based on an output voltage and the clock signal;
A comparator for comparing the feedback voltage with a predetermined reference voltage;
The number of pulses generated in the comparison signal output from the comparator is compared with the number of pulses generated in the clock signal or a signal synchronized with the clock signal, and a detection signal indicating whether the signal is normal or not is output based on the comparison result. An anomaly detector,
A switching power supply device comprising:
前記異常検知部は、
所定周期における前記比較信号に生じるパルスの個数をカウントする第1カウント部と、
前記所定周期における前記クロック信号または前記クロック信号に同期する信号に生じるパルスの個数をカウントする第2カウント部と、
前記第1カウント部による第1カウント値が前記第2カウント部による第2カウント値に比して所定の第1閾値以上多い場合、または前記第1カウント値が前記第2カウント値に比して所定の第2閾値以上少ない場合、異常が生じたと判定して前記検知信号を出力する判定部と、
を有することを請求項1に記載のスイッチング電源装置。
The abnormality detection unit
A first counting unit that counts the number of pulses generated in the comparison signal in a predetermined period;
A second count unit that counts the number of pulses generated in the clock signal or a signal synchronized with the clock signal in the predetermined period;
When the first count value by the first count unit is larger than the second count value by the second count unit by a predetermined first threshold value or when the first count value is by comparison with the second count value A determination unit that determines that an abnormality has occurred and outputs the detection signal when less than a predetermined second threshold;
The switching power supply device according to claim 1, comprising:
前記異常検知部は、前記第1閾値、前記第2閾値、および前記所定周期が設定可能であるレジスタを更に有することを特徴とする請求項2に記載のスイッチング電源装置。   The switching power supply device according to claim 2, wherein the abnormality detection unit further includes a register in which the first threshold value, the second threshold value, and the predetermined period can be set. 前記帰還制御部により出力される前記スイッチング素子をスイッチング駆動するためのドライブ信号に基づき、電圧値が周期的に変動するリップル電圧を前記基準電圧として生成するリップル電圧生成部を更に備えることを特徴とする請求項1〜請求項3のいずれか1項に記載のスイッチング電源装置。   And a ripple voltage generation unit that generates a ripple voltage whose voltage value periodically fluctuates as the reference voltage based on a drive signal for switching and driving the switching element output by the feedback control unit. The switching power supply device according to any one of claims 1 to 3. 前記帰還制御部は、前記帰還電圧と参照電圧とが入力されるエラーアンプを有し、
前記リップル電圧生成部は、前記ドライブ信号と前記参照電圧とに基づき前記リップル電圧を生成することを特徴とする請求項4に記載のスイッチング電源装置。
The feedback control unit has an error amplifier to which the feedback voltage and a reference voltage are input,
The switching power supply according to claim 4, wherein the ripple voltage generation unit generates the ripple voltage based on the drive signal and the reference voltage.
前記基準電圧は、固定値の参照電圧であることを特徴とする請求項1〜請求項3のいずれか1項に記載のスイッチング電源装置。   The switching power supply according to any one of claims 1 to 3, wherein the reference voltage is a fixed reference voltage. 前記クロック信号に同期する信号は、前記帰還制御部により出力される前記スイッチング素子をスイッチング駆動するためのドライブ信号であることを特徴とする請求項1〜請求項6のいずれか1項に記載のスイッチング電源装置。   7. The signal according to claim 1, wherein the signal synchronized with the clock signal is a drive signal for switching and driving the switching element output by the feedback control unit. Switching power supply. 前記異常検知部は、前記検知信号を外部のマイコンに出力することを特徴とする請求項1〜請求項7のいずれか1項に記載のスイッチング電源装置。   The switching power supply according to any one of claims 1 to 7, wherein the abnormality detection unit outputs the detection signal to an external microcomputer. 前記スイッチング素子と接続されるインダクタを更に備える降圧コンバータであることを特徴とする請求項1〜請求項8のいずれか1項に記載のスイッチング電源装置。   The switching power supply according to any one of claims 1 to 8, wherein the switching power supply is a step-down converter further including an inductor connected to the switching element. 車載用であることを特徴とする請求項1〜請求項9のいずれか1項に記載のスイッチング電源装置。   The switching power supply device according to any one of claims 1 to 9, wherein the switching power supply device is for in-vehicle use.
JP2016038989A 2016-03-01 2016-03-01 Switching power supply Active JP6630188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016038989A JP6630188B2 (en) 2016-03-01 2016-03-01 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016038989A JP6630188B2 (en) 2016-03-01 2016-03-01 Switching power supply

Publications (2)

Publication Number Publication Date
JP2017158289A true JP2017158289A (en) 2017-09-07
JP6630188B2 JP6630188B2 (en) 2020-01-15

Family

ID=59810533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016038989A Active JP6630188B2 (en) 2016-03-01 2016-03-01 Switching power supply

Country Status (1)

Country Link
JP (1) JP6630188B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109510175A (en) * 2017-09-15 2019-03-22 华硕电脑股份有限公司 Voltage conversion device and its control method
CN112710963A (en) * 2020-12-28 2021-04-27 哈尔滨工业大学(深圳) Switching power supply fault detection method based on pulse response

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109510175A (en) * 2017-09-15 2019-03-22 华硕电脑股份有限公司 Voltage conversion device and its control method
CN112710963A (en) * 2020-12-28 2021-04-27 哈尔滨工业大学(深圳) Switching power supply fault detection method based on pulse response
CN112710963B (en) * 2020-12-28 2023-10-13 哈尔滨工业大学(深圳) Switching power supply fault detection method based on impulse response

Also Published As

Publication number Publication date
JP6630188B2 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
US10491099B2 (en) Switching regulator
US11899486B2 (en) Current mode control type switching power supply device
US20210339634A1 (en) Current mode control type switching power supply device
EP2546989A1 (en) Control device of electromagnetic inductive load
JP6151956B2 (en) Isolated switching power supply
US10355589B2 (en) Switching regulator
JP6013036B2 (en) Power supply device, and in-vehicle device and vehicle using the same
CN109428483B (en) Power control apparatus
JP5609805B2 (en) Load drive device
JP6154584B2 (en) Power supply device, and in-vehicle device and vehicle using the same
JP6630188B2 (en) Switching power supply
US20130334877A1 (en) Power supply device, and vehicle-mounted apparatus and vehicle using same
JP6826393B2 (en) Switching regulator
JP2017229131A (en) Power supply unit
JP6101439B2 (en) Power supply device, and in-vehicle device and vehicle using the same
JPWO2018025901A1 (en) Switching regulator
JP2014003770A (en) Power supply device, and on-vehicle apparatus and vehicle using the same
JP6307398B2 (en) Current mode controlled switching power supply
JP7100499B2 (en) Semiconductor equipment
US8525367B2 (en) Control unit and method for controlling passenger-protection means for a vehicle
JP6681232B2 (en) Switching power supply
JP6307399B2 (en) Current mode controlled switching power supply
JP6307400B2 (en) Current mode controlled switching power supply
JP6329047B2 (en) Current mode controlled switching power supply
JP2017168487A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191206

R150 Certificate of patent or registration of utility model

Ref document number: 6630188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250