JP2017157604A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2017157604A JP2017157604A JP2016037104A JP2016037104A JP2017157604A JP 2017157604 A JP2017157604 A JP 2017157604A JP 2016037104 A JP2016037104 A JP 2016037104A JP 2016037104 A JP2016037104 A JP 2016037104A JP 2017157604 A JP2017157604 A JP 2017157604A
- Authority
- JP
- Japan
- Prior art keywords
- wires
- wire
- semiconductor device
- height position
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置に関し、特に、半導体装置中の１つの半導体チップが、半導体装置の１つの接続部に複数のワイヤーによって接続されているものに関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which one semiconductor chip is connected to one connection portion of the semiconductor device by a plurality of wires.
従来、１つの半導体チップと１つの接続部とを複数のワイヤーで接続したものとしては、例えば特許文献１に開示されているようなものがある。特許文献１の技術では、基板の上面に帯状のコレクタ導体パターンが形成され、このコレクタ導体パターン上に１つの半導体チップのコレクタがはんだ付けされている。コレクタ導体パターンの両側の基板上にコレクタ導体パターンの長さ方向に沿ってエミッタ導体パターンが形成され、半導体チップのエミッタ電極のボンディングパッドとエミッタ導体パターンとが複数のボンディングワイヤーによって接続されている。これらボンディングワイヤーの長さは、同一かつ最短の長さとされている。即ち、各ボンディングワイヤーは、互いに平行にかつ同一間隔に配置されている。なお、特許文献１には具体的には記載されていないが、ボンディングワイヤーの性質上、同じ縦断面積のものが使用され、各ボンディングワイヤーには同じ大きさの電流が流れる。 Conventionally, as one in which one semiconductor chip and one connection portion are connected by a plurality of wires, there is one disclosed in Patent Document 1, for example. In the technique of Patent Document 1, a strip-shaped collector conductor pattern is formed on the upper surface of a substrate, and a collector of one semiconductor chip is soldered on the collector conductor pattern. An emitter conductor pattern is formed on the substrate on both sides of the collector conductor pattern along the length direction of the collector conductor pattern, and a bonding pad of the emitter electrode of the semiconductor chip and the emitter conductor pattern are connected by a plurality of bonding wires. These bonding wires have the same and shortest length. That is, the bonding wires are arranged in parallel with each other at the same interval. Although not specifically described in Patent Document 1, due to the nature of the bonding wires, those having the same vertical cross-sectional area are used, and the same current flows through each bonding wire.
特許文献１の技術によれば、各ボンディングワイヤーのうち外側にあるものは、外側にあるボンディングワイヤーを流れる電流と、他のボンディングワイヤーを流れる電流によって発生した磁界とによって、内側に引き寄せられる。図６によって、これを説明する。但し、説明を簡略化するために、３本の同一縦断面積のボンディングワイヤー２ａ、２ｂ、２ｃが同図（ａ）に示すように同一間隔で互いに平行に配置され、同一方向に電流が間欠的に流れているとする。このとき、外側にあるボンディングワイヤー２ａには、もう１つの外側のボンディングワイヤー２ｃを流れる電流や中央にあるボンディングワイヤー２ｂを流れる電流によって同図（ｂ）にボンディングワイヤー２ａの回りに破線で示すように発生した大きな磁界が印加され、この磁界とボンディングワイヤー２ａを流れる電流とによって、ボンディングワイヤー２ｂ側（内側）を向く電磁力Ｆが発生し、ボンディングワイヤー２ａは、この電磁力Ｆによって内側に引き寄せられる。ボンディングワイヤー２ｃも、同様に電磁力Ｆによって内側に引き寄せられる。なお、中央のボンディングワイヤー２ｂにも、ボンディングワイヤー２ａ、２ｃによる磁界が印加されるが、それらの方向が反対となり、互いに打ち消し合うので、同図（ｂ）に示すように大きな磁界は発生せず、電磁力Ｆは小さく、ボンディングワイヤー２ｂには大きな力が加わらない。なお、各ボンディングワイヤー２ａ乃至２ｃが平行に配置されている場合に、各ボンディングワイヤー２ａ乃至２ｃに印加される磁界が最も大きくなる。
According to the technique of Patent Document 1, the outer one of the bonding wires is attracted to the inner side by a current flowing through the outer bonding wire and a magnetic field generated by a current flowing through another bonding wire. This will be described with reference to FIG. However, in order to simplify the explanation, three
このように外側にあるボンディングワイヤーには内向きの力が加わるので、これらボンディングワイヤー２ａ、２ｃの半導体チップやエミッタ導体パターンへの接続箇所近くに形成されているワイヤーのネック部分が疲労して破断する可能性がある。特に、ボンディングワイヤーに間欠的に電流が流れる場合、ボンディングワイヤーにも間欠的に力が加わり、より一層破断しやすくなる。この点を改善しようとすると、各ボンディングワイヤー間の間隔を広くして、ボンディングワイヤーに印加される磁界を弱くすることも考えられるが、そのためには半導体チップのボンディングパッドとエミッタ導体パターンとを大きくする必要があり、半導体装置全体が大型となる。
Since an inward force is applied to the bonding wires on the outside in this way, the neck portions of the wires formed near the connection points of the
本発明は、半導体装置の大きさを大きくすることなく、ワイヤーが破断しにくい半導体装置を提供することを目的とする。 An object of the present invention is to provide a semiconductor device in which a wire is not easily broken without increasing the size of the semiconductor device.
本発明の一態様の半導体装置は、１つの半導体チップと、前記１つの半導体チップと離れて配置された１つの接続部とを有している。半導体チップとしては、例えばダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等のチップを使用することができる。接続部としては、例えば半導体チップを収容する筐体に設けられる端子を使用することもできるし、半導体チップが取り付けられる基板上に形成されたパターンを使用することもできる。前記１つの半導体チップと前記１つの接続部との間に複数のワイヤーが、一列に配置され、それぞれの一端が前記１つの半導体チップに接続され、それぞれの他端が前記１つの接続部に接続されている。複数のワイヤーは、同じ縦断面積を持つことが望ましく、ワイヤーボンディングによって半導体チップと接続部とに接続されるように、ボンディングワイヤーを用いることが望ましい。また、複数のワイヤーは、半導体チップの所定の電極エリアに接続される。前記複数のワイヤーは、それぞれを流れる電流によって磁界を発生する。電流の方向は、半導体チップから流れ出るものでも、半導体チップに流れ込むものでもよい。前記複数のワイヤーのうち少なくとも外側に位置するワイヤーの周りの磁界が弱くなるように、前記少なくとも外側に位置する１つのワイヤーが、複数のワイヤーのうち他の何れかのワイヤーと非平行に配置されている。 The semiconductor device of one embodiment of the present invention includes one semiconductor chip and one connection portion that is disposed apart from the one semiconductor chip. As the semiconductor chip, for example, a chip such as a diode, a bipolar transistor, a MOSFET, an IGBT, or a thyristor can be used. As the connection portion, for example, a terminal provided in a housing for housing the semiconductor chip can be used, or a pattern formed on a substrate to which the semiconductor chip is attached can be used. A plurality of wires are arranged in a line between the one semiconductor chip and the one connection portion, one end of each wire is connected to the one semiconductor chip, and the other end is connected to the one connection portion. Has been. The plurality of wires desirably have the same longitudinal cross-sectional area, and it is desirable to use bonding wires so as to be connected to the semiconductor chip and the connection portion by wire bonding. The plurality of wires are connected to a predetermined electrode area of the semiconductor chip. The plurality of wires generate a magnetic field by a current flowing through each of the wires. The direction of the current may flow out of the semiconductor chip or flow into the semiconductor chip. The at least one wire located outside is arranged non-parallel to any other wire among the plurality of wires so that the magnetic field around the wire located at least outside of the plurality of wires is weakened. ing.
このように構成された半導体装置では、少なくとも外側に位置する１つのワイヤーが、他のいずれかのワイヤーと非平行に配置されているので、いずれかのワイヤーを流れる電流によって発生して外側に位置する１つのワイヤーに印加された磁界は、平行に配置されていた場合よりも弱くなる。その結果、少なくとも１つの外側のワイヤーを中央側に引き寄せる力が小さくなり、ワイヤーの接続部や半導体チップとの接続箇所近くに形成されているワイヤーのネック部が破断しにくくなる。 In the semiconductor device configured in this way, at least one wire located outside is arranged non-parallel to any other wire, so that it is generated by the current flowing through any wire and located outside. The magnetic field applied to one wire is weaker than when arranged in parallel. As a result, the force that pulls at least one outer wire toward the center is reduced, and the wire neck formed near the connection portion of the wire or the connection portion with the semiconductor chip is less likely to break.
前記少なくとも外側に位置する１つのワイヤーと、それに隣接するワイヤーとを、非平行に配置することもできる。このように構成すると、少なくとも外側に位置する１つのワイヤーを中央側に引き寄せる力をより小さくでき、ワイヤーの接続部や半導体チップとの接続箇所近くに形成されたネック部が破断しにくくなる。 The one wire positioned at least on the outside and the wire adjacent thereto may be arranged non-parallel. If comprised in this way, the force which draws at least one wire located in the outer side to the center side can be made smaller, and the neck part formed near the connection part of a wire or the connection part with a semiconductor chip becomes difficult to break.
１列に配置された複数のワイヤーの両外側に位置するそれぞれのワイヤーと、これらとそれぞれに隣接するワイヤーとを、非平行に配置することもできる。このように構成すると、両外側に位置するワイヤーにそれぞれ発生する中央側に引き寄せる力を小さくすることができ、両外側のワイヤーの接続箇所近くに形成されたネック部を破断しにくくすることができる。 The wires positioned on both outer sides of the plurality of wires arranged in one row and the wires adjacent to the wires can be arranged non-parallel. If comprised in this way, the force attracted | pulled to the center side which each generate | occur | produces in the wire located in both outer sides can be made small, and the neck part formed near the connection location of the both outer wires can be made hard to fracture | rupture. .
前記少なくとも外側に位置する１つのワイヤーと、これに隣接するワイヤーとを交差して配置することもできる。このように構成すると、外側に位置する１つのワイヤーにそれぞれ発生する中央側に引き寄せる力を小さくすることができ、外側のワイヤーの接続箇所近くに形成されたネック部を破断しにくくすることができる。 The one wire located at least on the outside and the wire adjacent to the wire may be arranged to cross each other. If comprised in this way, the force attracted | pulled to the center side which each generate | occur | produces in one wire located outside can be made small, and the neck part formed near the connection location of an outside wire can be made hard to fracture | rupture. .
１列に配置された複数のワイヤーの両外側に位置するそれぞれのワイヤーと、これらとそれぞれ隣接するワイヤーとを交差して配置することもできる。このように構成すると、両外側に位置するワイヤーにそれぞれ発生する中央側に引き寄せる力を小さくすることができ、両外側のワイヤーの接続箇所近くに形成されたネック部が破断しにくくすることができる。 Each wire located on both outer sides of the plurality of wires arranged in one row and these adjacent wires can be arranged so as to cross each other. If comprised in this way, the force attracted | pulled to the center side which each generate | occur | produces in the wire located in both outer sides can be made small, and the neck part formed near the connection location of the both outer wires can be made hard to fracture | rupture. .
前記少なくとも外側に位置するワイヤーと、複数のワイヤーのうち他の何れのワイヤーとを交差して配置することもできる。このように構成すると、少なくとも１つの外側のワイヤーを中央側に引き寄せる力をより弱くでき、ワイヤーの接続箇所近くに形成されたネック部が破断しにくくなる。 The wire positioned at least on the outer side and any other wire among the plurality of wires may be arranged to cross each other. If comprised in this way, the force which draws at least 1 outer wire to the center side can be made weaker, and the neck part formed near the connection location of a wire will become difficult to fracture | rupture.
1列に配置された複数のワイヤーの両外側に位置するそれぞれのワイヤーと、複数のワイヤーのうち他の何れのワイヤーとを交差するように配置することができる。このように構成すると、両外側に位置するワイヤーにそれぞれ発生する中央側に引き寄せる力を小さくすることができ、両外側のワイヤーの接続箇所近くに形成されたネック部が破断しにくくすることができる。 It can arrange | position so that each wire located in the both outer sides of the some wire arrange | positioned at 1 row and any other wire among several wires may cross | intersect. If comprised in this way, the force attracted | pulled to the center side which each generate | occur | produces in the wire located in both outer sides can be made small, and the neck part formed near the connection location of the both outer wires can be made hard to fracture | rupture. .
本発明の他の態様の半導体装置は、上述した態様の半導体装置と同様に、１つの半導体チップと、１つの接続部と、複数のワイヤーとを、有している。前記複数のワイヤーは、それぞれを流れる電流によって磁界を発生する。前記複数のワイヤーのうち少なくとも外側に位置するワイヤーに影響する磁界が弱くなるように、前記少なくとも外側に位置する１つのワイヤーの前記最高高さ位置を、複数のワイヤーのうち他の何れかのワイヤーの最高高さ位置と異ならせてある。 The semiconductor device according to another aspect of the present invention includes one semiconductor chip, one connection portion, and a plurality of wires, similarly to the semiconductor device according to the aspect described above. The plurality of wires generate a magnetic field by a current flowing through each of the wires. The highest height position of at least one of the wires positioned outside is set to any one of the plurality of wires so that a magnetic field affecting at least the wire positioned outside of the plurality of wires is weakened. It is different from the highest height position.
このように構成すると、少なくとも外側に位置する１つのワイヤーと、他の何れかのワイヤーとの距離が、同一高さの各ワイヤーを配置している場合よりも長くなり、他の何れかのワイヤーが発生して少なくとも外側に位置する１つのワイヤーに影響する磁界が弱くなり、少なくとも外側に位置する１つのワイヤーを中央側に引き寄せる力が小さくなり、少なくとも外側に位置する１つのワイヤーの接続箇所近くに形成されたネック部が破断しにくくなる。 If comprised in this way, the distance of at least one wire located outside and any other wire will be longer than the case where each wire of the same height is arranged, and any other wire Is generated, the magnetic field affecting at least one outer wire is weakened, and at least one outer wire is attracted to the center side, and at least near the connection point of one outer wire The neck part formed in this becomes difficult to break.
前記少なくとも外側に位置する１つのワイヤーの前記最高高さ位置を、複数のワイヤーのうち他の何れかのワイヤーの最高高さ位置と異ならせることを、前記少なくとも外側に位置する１つのワイヤーの最高高さ位置を隣接するワイヤーの最高高さ位置よりも低くすることで、行うことができる。このような構成にすると、少なくとも外側に位置する１つのワイヤーに隣接するワイヤーに発生する中央側に引き寄せる力を小さくすることができ、ワイヤーの接続箇所近くに形成されたネック部が破断しにくくなる。 The highest height position of the at least one outer wire is different from the highest height position of any one of the plurality of wires. This can be done by making the height position lower than the maximum height position of the adjacent wires. With such a configuration, it is possible to reduce the force attracted to the center side generated in the wire adjacent to at least one wire located outside, and the neck portion formed near the connection point of the wire is difficult to break. .
前記少なくとも外側に位置する１つのワイヤーの前記最高高さ位置を、複数のワイヤーのうち他の何れかのワイヤーの最高高さ位置と異ならせることを、前記少なくとも外側に位置する２つのワイヤーそれぞれの最高高さ位置をこれらにそれぞれ隣接するワイヤーの最高高さ位置よりも低くすることで、行うことができる。このように構成すると、両外側に位置するワイヤーにそれぞれ発生する中央側に引き寄せる力を小さくすることができ両外側のワイヤーの接続箇所近くに形成されたネック部が破断しにくくすることができる。 Differentiating the highest height position of the at least one outer wire from the highest height position of any other wire of the plurality of wires, each of the at least two outer wires This can be done by making the maximum height position lower than the maximum height position of the wires adjacent to each other. If comprised in this way, the force attracted | pulled to the center side which each generate | occur | produces in the wire located in both outer sides can be made small, and the neck part formed near the connection location of the wire of both outer sides can be made hard to fracture | rupture.
前記少なくとも外側に位置する１つのワイヤーの前記最高高さ位置を、複数のワイヤーのうち他の何れかのワイヤーの最高高さ位置と異ならせることを、前記少なくとも外側に位置する１つのワイヤーの最高高さ位置を前記１つの接続部及び前記１つの半導体チップのうち一方側に偏らせ、前記少なくとも外側に位置する１つのワイヤーに隣接するワイヤーの最高高さ位置を前記１つの接続部及び前記１つの半導体チップのうち他方側に偏らせることによって、行うことができる。このように構成すると、１つの接続部および１つの半導体チップそれぞれにおいて、少なくとも１つの外側に位置するワイヤーに発生する中央側に引き寄せる力を小さくすることができ、少なくとも１つの外側のワイヤーの接続箇所近くに形成されたネック部が破断しにくくすることができる。 The highest height position of the at least one outer wire is different from the highest height position of any one of the plurality of wires. The height position is biased to one side of the one connection part and the one semiconductor chip, and the highest height position of the wire adjacent to the one wire located at least outside is set to the one connection part and the one semiconductor chip. This can be done by biasing the other semiconductor chip to the other side. If comprised in this way, in each one connection part and one semiconductor chip, the force attracted | pulled to the center side which generate | occur | produces in the wire located in at least one outer side can be made small, and the connection location of at least one outer wire The neck part formed in the vicinity can be made difficult to break.
前記少なくとも外側に位置する１つのワイヤーの前記最高高さ位置を、複数のワイヤーのうち他の何れかのワイヤーの最高高さ位置と異ならせることを、前記少なくとも外側に位置する２つのワイヤーそれぞれの最高高さ位置を前記１つの接続部及び前記１つの半導体チップのうち一方側に偏らせ、前記少なくとも外側に位置する１つのワイヤーにそれぞれ隣接する２つのワイヤーの最高高さ位置を前記１つの接続部及び前記１つの半導体チップのうち他方側に偏らせることによって、行うことができる。このように構成すると、両外側に位置するそれぞれのワイヤーの接続箇所近くに形成されたネック部が破断しにくくすることができる。 Differentiating the highest height position of the at least one outer wire from the highest height position of any other wire of the plurality of wires, each of the at least two outer wires The highest height position is biased to one side of the one connection portion and the one semiconductor chip, and the highest height positions of two wires respectively adjacent to the at least one outer wire are connected to the one connection. This can be done by biasing to the other side of the part and the one semiconductor chip. If comprised in this way, the neck part formed near the connection location of each wire located in both outer sides can be made hard to fracture | rupture.
上記２つの態様において、前記１つの半導体チップは、前記複数のワイヤーに、間欠的にピーク電流を流すものとすることができる。間欠的に電流が流れるワイヤーでは、そのピーク電流が流れるごとに、ワイヤーに中央側に引き寄せる大きな力が繰り返し加わり、ワイヤーが破断しやすくなるが、その引き寄せる力が小さくされているので、ワイヤーの接続箇所近くに形成されたネック部が破断しにくくすることができる。 In the above two aspects, the one semiconductor chip may flow a peak current intermittently through the plurality of wires. With a wire in which current flows intermittently, each time the peak current flows, a large force that pulls toward the center side is repeatedly applied to the wire, making the wire easy to break, but the pulling force is reduced, so the wire connection The neck part formed near the location can be made difficult to break.
以上のように、本発明によれば、半導体チップと接続部とを接続しているワイヤーを、ワイヤーの間隔を大きくすることなく、ワイヤーを破断することができる。 As described above, according to the present invention, the wire connecting the semiconductor chip and the connection portion can be broken without increasing the wire interval.
本発明の第１の実施形態の半導体装置は、図１（ａ）、（ｂ）に示すように、１つの半導体チップ、例えばダイオードチップ４を有している。ダイオードチップ４は、例えば扁平な矩形に形成され、一方の面、例えば下面側に電極エリア、例えばカソードエリア４ａを有し、他方の面、例えば上面側に電極エリア、例えばアノードエリア４ｂを有している。このダイオードチップ４から予め定めた距離だけ離れた側方の位置に、１つの接続部、例えばアノード端子６が配置されている。アノード端子６は、図１（ａ）に示すように、板状に形成され、その長手縁がダイオードチップ４の一方の側縁と平行に位置している。これらダイオードチップ４とアノード端子６とは、図示していないケース内に収容されている。ダイオードチップ４のカソードエリア４ａは、ケースの下面に配置した図示していないカソード端子に接続されている。このダイオード４は、例えば間欠的にオン、オフが繰り返され、オンのときに大きな電流が流れるものである。
The semiconductor device according to the first embodiment of the present invention has one semiconductor chip, for example, a
これらダイオードチップ４のアノードエリア４ｂとアノード端子６の上面とは、複数のワイヤー、例えば６本のボンディングワイヤー８ａ乃至８ｆによって接続されている。即ち、ボンディングワイヤー８ａ乃至８ｆの一端がダイオードチップ４のアノードエリア４ｂの接続箇所にボンディングされ、ボンディングワイヤー８ａ乃至８ｆの他端が、カソード端子６の上面の接続箇所にボンディングされ、これらのボンディングワイヤーは、例えばＡｌワイヤーを用い、ボンディングは、例えば、超音波と荷重によるウェッジボンディングを用いる。これらボンディングワイヤー８ａ乃至８ｆは、ダイオードチップ４とアノード端子６との間に、アノード端子６の長さ方向に沿って一列に配置されている。同図（ｂ）に示すように、これらボンディングワイヤー８ａ乃至８ｆの中央部が最も高くなるように湾曲した状態で、ボンディングワイヤー８ａ乃至８ｆがダイオードチップ４のアノードエリア４ｂとアノード端子６の上面との接続箇所にボンディングで取り付けられている。ボンディングワイヤー８ａ乃至８ｆの両端の接続箇所の近くにネック部８ａ´乃至８ｆ´が形成されている。また、同図（ｃ）に示すように、各ボンディングワイヤー８ａ乃至８ｆの最も高い中央部は、同じ高さである。これらボンディングワイヤー８ａ乃至８ｆは、同じ長さで、同じ縦断面積を持つ。
The
これらボンディングワイヤー８ａ乃至８ｆは、同図（ａ）に示すように、ダイオードチップ４のアノードエリア４ｂ側では、それぞれ同じ間隔ｒに配置されている。一方、中央にあるボンディングワイヤー８ｃ、８ｄの間隔は、アノード端子６側では上記の間隔ｒと同じであり、ボンディングワイヤー８ｃ、８ｄは、互いに平行に配置されている。これに対し、ボンディングワイヤー８ｂは、ボンディングワイヤー８ｃに対しアノード端子６側では間隔ｒよりも大きい間隔ｒ１とされている。同様に、ボンディングワイヤー８ｅもボンディングワイヤー８ｄに対しアノード端子６側では間隔ｒよりも大きい間隔ｒ１とされている。さらに、最も外側にあるボンディングワイヤー８ａは、ボンディングワイヤー８ｂに対しアノード端子６側で間隔ｒ１よりも大きい間隔ｒ２とされている。ボンディングワイヤー８ｆも、ボンディングワイヤー８ｅに対しアノード端子６側で間隔ｒ１よりも大きい間隔ｒ２とされている。即ち、中央にあるボンディングワイヤー８ｃ、８ｄ以外のボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆは、互いに非平行であり、かつボンディングワイヤー８ｃ、８ｄに対しても非平行である。また、ボンディングワイヤー８ａ、８ｂがなす角度及びボンディングワイヤー８ｅ、８ｆがなす角度は、ボンディングワイヤー８ｂ、８ｃがなす角度及びボンディングワイヤー８ｄ、８ｅがなす角度よりも大きい。
These
今、ダイオードチップ４のアノードエリア４ｂから各ボンディングワイヤー８ａ乃至８ｆを介して電流が流れているとする。各ボンディングワイヤー８ａ乃至８ｆは、同じ縦断面積を持つものであるので、各ボンディングワイヤー８ａ乃至８ｆには同じ大きさの電流が流れている。これら各ボンディングワイヤー８ａ乃至８ｆに電流が流れることによって磁界が発生する。例えば外側に位置するボンディングワイヤー８ａには、ボンディングワイヤー８ｂ乃至８ｆを間欠的に流れる電流によって発生した同一方向の磁界が印加され、この磁界とボンディングワイヤー８ａを流れる電流とによって、ボンディングワイヤー８ｂ側（中央側）にボンディングワイヤー８ａを引き寄せる力が繰り返し発生する。このとき、ボンディングワイヤー８ａのアノード端子６やダイオードチップ４の接続箇所近くに形成されたネック部８ａ´に力が集中して繰り返しかかるために、ボンディングワイヤー８ａのネック部８ａ´が破断しやすい。
Assume that current flows from the
しかし、図１（ａ）から明らかなように、ボンディングワイヤー８ａと隣接するボンディングワイヤー８ｂとは平行ではなく、ダイオードチップ４側からアノード端子６側に向かうに従って間隔が広くなっている。ボンディングワイヤー８ａに印加される磁界は、磁界を発生している例えばボンディングワイヤー８ｂとボンディングワイヤー８ａとが平行であるとき最も強く、ボンディングワイヤー８ａと８ｂとが平行ではなく、傾斜している場合、ボンディングワイヤー８ｂが発生した磁界の一部だけがボンディングワイヤー８ａに印加される。従って、ボンディングワイヤー８ｂ側（中央側）にボンディングワイヤー８ａを引き寄せる力は、ボンディングワイヤー８ａ、８ｂが平行な場合よりも小さくなる。同様にして、ボンディングワイヤー８ｃ、８ｄ、８ｅ、８ｆを流れる電流によって発生して、ボンディングワイヤー８ａに印加される磁界は、ボンディングワイヤー８ａに対して、ボンディングワイヤー８ｃ、８ｄ、８ｅ、８ｆが平行な場合よりも弱くなる。従って、ボンディングワイヤー８ｂ側（中央側）にボンディングワイヤー８ａを引き寄せる力は、全てのボンディングワイヤー８ａ乃至８ｆが互いに平行に配置されている場合よりも小さくなり、ボンディングワイヤー８ａは、アノード端子６やダイオードチップ４の接続箇所近くに形成されたネック部８ａ´が破断しにくくなる。特に、ボンディングワイヤー８ａに隣接しているボンディングワイヤー８ｂが発生している磁界が他のボンディングワイヤーが発生している磁界よりも強いが、ボンディングワイヤー８ａ、８ｂがなす角度が大きいので、この強い磁界のごく一部のみがボンディングワイヤー８ａに印加されるようにしているので、ボンディングワイヤー８ｂ側（中央側）にボンディングワイヤー８ａを引き寄せる力を小さくするのに貢献している。同様にして、もう１つの外側にあるボンディングワイヤー８ｆを内側に引き寄せる力も小さくなる。
However, as is apparent from FIG. 1A, the
ボンディングワイヤー８ｂには、ボンディングワイヤー８ａ、８ｃ、８ｄ、８ｅ、８ｆによって発生した磁界が印加されるが、ボンディングワイヤー８ａによって発生する磁界の方向が、ボンディングワイヤー８ｃ、８ｄ、８ｅ、８ｆによって発生した磁界の方向と反対であり、その合成磁界は弱く、しかも、ボンディングワイヤー８ｂとボンディングワイヤー８ａ、８ｃ、８ｄ、８ｅ、８ｆとは、徐々に広がるように構成されて、非平行であるので、その合成磁界は益々弱くなる。従って、ボンディングワイヤー８ｂが内側に引き寄せられる力は小さく、ボンディングワイヤー８ｂは、アノード端子６やダイオードチップ４との接続箇所近くに形成されたネック部８ｂ´が破断しにくくなる。同様に、ボンディングワイヤー８ｅを内側に引き寄せる力も小さくなる。
The magnetic field generated by the
中央にあるボンディングワイヤー８ｃに印加される磁界は、ボンディングワイヤー８ａ、８ｂ、８ｄ、８ｅ、８ｆを流れる電流によって発生するものであるが、ボンディングワイヤー８ｂを流れる電流による磁界の方向とボンディングワイヤー８ｅを流れる電流による磁界の方向とが反対であり、互いに打ち消しあっている。また、ボンディングワイヤー８ａを流れる電流による磁界の方向とボンディングワイヤー８ｆを流れる電流による磁界の方向も反対であり、互いに打ち消しあっている。従って、ボンディングワイヤー８ｃに印加される合成磁界は、ボンディングワイヤー８ｃに平行なボンディングワイヤー８ｄを流れる電流による磁界をわずかに超えた磁界のみであり、その合成磁界は弱く、合成磁界とボンディングワイヤー８ｃを流れる電流とによる内側に引き寄せる力は小さい。従って、ボンディングワイヤー８ｃは、端子６やダイオードチップ４との接続箇所近くに形成されているネック部８ｃ´が破断しにくくなる。同様に、ボンディングワイヤー８ｄを内側に引き寄せる力も小さくなる。
The magnetic field applied to the
このように構成されているので、各ボンディングワイヤー８ａ乃至８ｆは、アノード端子６及びダイオードチップ４との接続箇所近くに形成されているネック部が破断しにくい。特に、ダイオード４は、間欠的にオン、オフが繰り返されて、オンのときに大きな電流が流れ、間欠的に内側に引き寄せる力がボンディングワイヤー８ａ、８ｆに繰り返し印加される。従って、全てのボンディングワイヤー８ａ乃至８ｆを平行に配置した場合、内側に引き寄せる大きな力がボンディングワイヤー８ａ、８ｆに繰り返し印加され、アノード端子６及び半導体チップ４との接続箇所近くに形成されているネック部８ａ´が破断しやすい。しかし、この実施形態の半導体装置では、上述したようにボンディングワイヤー８ａ及８ｆが内側に引き寄せられる力が小さいので、この小さい力が繰り返しボンディングワイヤー８ａ、８ｆに印加されても、アノード端子６及び半導体チップ４の接続箇所近くに形成されているネック部８ａ’、８ｆ’は破断しにくくなる。
Since it is configured in this manner, the
第２の実施形態を図２（ａ）、（ｂ）に示す。この実施形態の半導体装置では、隣接しているボンディングワイヤー８ａ、８ｂと、隣接しているボンディングワイヤー８ｃ、８ｄと、隣接しているボンディングワイヤー８ｅ、８ｆをそれぞれ交差させた以外、第１の実施形態の半導体装置と同様に構成されている。同一部分には、同一符号を付して、その説明を省略する。
A second embodiment is shown in FIGS. 2 (a) and 2 (b). In the semiconductor device of this embodiment, the first embodiment is performed except that the
上述したように電流が流れているボンディングワイヤーに隣接するボンディングワイヤーが発生した磁界が、他のボンディングワイヤーが発生した磁界よりも強い。この半導体装置では、隣接するボンディングワイヤーを交差させているので、例えばボンディングワイヤー８ａに対して、隣接しているボンディングワイヤー８ｂからの最も大きな磁界の一部のみを、印加させることができる。なお、ボンディングワイヤー８ａには、ボンディングワイヤー８ｃ、８ｄ、８ｅ、８ｆからの磁界も印加されるが、これらのうちボンディングワイヤー８ｄ、８ｆがボンディングワイヤー８ａに対して非平行であるので、これらが発生する磁界の一部のみがボンディングワイヤー８ａに印加されるので、ボンディングワイヤー８ａに印加される合成磁界は、各ボンディングワイヤー８ａ乃至８ｆが全て平行な場合の合成磁界よりも弱く、ボンディングワイヤー８ａを内側に引き寄せる力は小さくなる。同様にして、ボンディングワイヤー８ｆを内側に引き寄せる力も小さくなる。
As described above, the magnetic field generated by the bonding wire adjacent to the bonding wire through which current flows is stronger than the magnetic field generated by the other bonding wires. In this semiconductor device, since adjacent bonding wires intersect, only a part of the largest magnetic field from the
なお、外側に位置するボンディングワイヤー８ａは、図２（ｂ）に示すように、ボンディングワイヤー８ｂの下側に位置するようにして、ボンディングワイヤー８ｂと交差させている。このように構成すると、ボンディングワイヤー８ａの最も高い位置が、ボンディングワイヤー８ｂの最も高い位置よりも低い位置に位置するので、ボンディングワイヤー８ａと８ｂとの距離が長くなり、ボンディングワイヤー８ａは、アノード端子６やダイオードチップ４との接続箇所近くに形成されているネック部８ａ´が破断しにくくなる。
As shown in FIG. 2B, the
上記の実施形態の半導体装置では、ボンディングワイヤー８ａ乃至８ｆは、隣接するボンディングワイヤーとのみ交差するように配置したが、図３（ａ）に示すように、外側に位置するボンディングワイヤー８ａが他のボンディングワイヤー８ｂ乃至８ｆに交差するように配置することもできるし、同図（ｂ）に示すように、両外側に位置するボンディングワイヤー８ａ、８ｆが他のボンディングワイヤー８ｂ乃至８ｅに交差するように配置することもできる。
In the semiconductor device of the above embodiment, the
図４（ａ）、（ｂ）に第３の実施形態の半導体装置を示す。この半導体装置は、第１の実施形態の半導体装置と同様にボンディングワイヤー８ａ乃至８ｆを配置した上に、各ボンディングワイヤー８ａ乃至８ｆの最も高い高さ位置を、ボンディングワイヤー８ａ、８ｆを最も低く、ボンディングワイヤー８ｃ、８ｄをその次に低く、ボンディングワイヤー８ｃ、８ｄを最も高くしたものである。ボンディングワイヤー８ａ乃至８ｃとボンディングワイヤー８ｄ乃至８ｆは、同図（ｂ）に示すように線対称に配置されている。
4A and 4B show a semiconductor device according to the third embodiment. In this semiconductor device, the
この半導体装置では、第１の実施形態の半導体装置と同様にボンディングワイヤー８ｄ、８ｃが互いに平行である以外、他のボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆは互いに非平行に配置されているので、ボンディングワイヤー８ａ、８ｆを内側に引き寄せる力は小さい。さらに、ボンディングワイヤ８ａ、８ｂ、８ｃは高さが異なっており、ボンディングワイヤ８ｄ、８ｅ、８ｆは高さが異なっているので、図１（ｃ）と図４（ｂ）との比較から明らかなように、各ボンディングワイヤー８ａ乃至８ｆ間の距離は長くなっており、距離が長くなっている分だけ、各ボンディングワイヤー８ａ乃至８ｆに印加される磁界が弱くなっている。従って、ボンディングワイヤー８ａ、８ｆを内側に引き寄せる力はさらに小さくなり、ボンディングワイヤー８ａ、８ｆがアノード端子６及びダイオードチップ４との接続箇所近くに形成されているネック部８ａ´が破断しにくくなる。
In this semiconductor device, since the
図５に本発明の第４の実施形態の半導体装置を示す。この半導体装置は、この半導体装置では、第１の実施形態の半導体装置と同様にボンディングワイヤー８ｄ、８ｃが互いに平行であるが他のボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆは互いに非平行に配置されている上に、同図（ａ）に示すようにボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆの高さのピーク位置は同じであるが、それらの位置が半導体チップ４側またはダイオード端子６側に偏ったものである。即ち、ボンディングワイヤー８ａの最も高い位置は、半導体チップ４側に偏らせ、ボンディングワイヤー８ｂの最も高い位置は、アノード端子６側に偏らせ、ボンディングワイヤー６ｃ、６ｄは、その最も高い位置が、半導体チップ４とアノード端子６との中央位置にあり、ボンディングワイヤー８ｅの最も高い位置は、アノード端子６側に偏らせ、ボンディングワイヤー８ｆの最も高い位置は、ダイオードチップ４側に偏らせてある。
FIG. 5 shows a semiconductor device according to a fourth embodiment of the present invention. In this semiconductor device, as in the semiconductor device of the first embodiment, the
例えば、ダイオードチップ４側では、ボンディングワイヤー８ａの高さが高く、ボンディングワイヤー８ｂの高さが低く、両者の距離は、両者が同じ高さの場合よりも長い。従って、ボンディングワイヤー８ａに印加される磁界の大きさが弱くなる。同様に、アノード端子６側では、ボンディングワイヤー８ｂの高さが高く、ボンディングワイヤー８ａの高さが低く、両者の距離は、両者が同じ高さの場合よりも長い。従って、アノード端子６側でもボンディングワイヤー８ａに印加される磁界の大きさが弱くなる。このようにボンディングワイヤー８ａに印加される磁界が弱くなるので、ボンディングワイヤー８ａが内側に引き寄せられる力が小さくなる。同様に、ボンディングワイヤー８ｆが内側に引き寄せられる力が小さくなる。なお、各ボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆは、第１の実施形態の半導体装置と同様に非平行に配置されているので、この点からもボンディングワイヤー８ａ、８ｆが内側に引き寄せられる力は小さくなっている。従って、ボンディングワイヤー８ａ、８ｆがアノード端子６及びダイオードチップ４との接続箇所近くに形成されているネック部８ａ´、８ｆ´が破断しにくくなる。
For example, on the
上記の各実施形態では、半導体チップとしてダイオードチップ４を使用したが、これに限ったものではなく、例えばバイポーラトランジスタ、ＦＥＴ、ＩＧＢＴ、サイリスタ等の他の半導体チップを使用することもできる。また、上記の各実施形態では、ダイオードチップ４とアノード端子６とはケース内に収容したが、これに限ったものではなく、例えば適切な基板上にダイオードチップとアノード端子６とを設けることもできる。また、上記の各実施形態では、アノード端子６を使用したが、これに限ったものではなく、例えば上述したような基板上に設けた接続用のパッドなどを使用することもできる。
In each of the above embodiments, the
上記の各実施形態では、ボンディングワイヤー８ａ乃至８ｆの６本のボンディングワイヤーを使用したが、これに限ったものではなく、最低限度２本のボンディングワイヤーを使用することもできる。各実施形態では、ボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆを非平行に配置したが、例えば外側のボンディングワイヤー８ａ、８ｆの双方またはいずれかのみを他のボンディングワイヤーに対して非平行に配置することもできる。
In each of the above embodiments, the six
第２の実施形態以降の実施形態の半導体装置においても、ボンディングワイヤー８ａ、８ｂ、８ｅ、８ｆを非平行に配置したが、全てのボンディングワイヤー８ａ乃至８ｆを互いに平行に配置することもできる。
Also in the semiconductor devices of the second and subsequent embodiments, the
また、第３の実施形態の半導体装置では、ボンディングワイヤー８ａ、８ｆの高さ位置を最も低くし、ボンディングワイヤー８ｂ、８ｅ、ボンディングワイヤー８ｃ、８ｄに向かうほど、高さ位置を徐々に高くしたが、ボンディングワイヤー８ａ、８ｆの双方またはいずれかのみを他のボンディングワイヤーよりも低くし、他のボンディングワイヤーの高さを同じ高さとすることもできる。
In the semiconductor device of the third embodiment, the height position of the
第４の実施形態の半導体装置では、ボンディングワイヤー８ｃと８ｄとはその最高高さ位置がダイオードチップ４とアノード端子６との中央に位置するように配置したが、これらの最高高さ位置を一方をダイオードチップ４側に、他方をカソード端子６側に偏らせることもできる。
In the semiconductor device of the fourth embodiment, the
４ ダイオードチップ（半導体チップ）
６ アノード端子（接続部）
８ａ乃至８ｆ ボンディングワイヤー（ワイヤー）
4 Diode chip (semiconductor chip)
6 Anode terminal (connection part)
8a to 8f Bonding wire (wire)
以上のように、本発明によれば、半導体チップと接続部とを接続しているワイヤーを、ワイヤーの間隔を大きくすることなく、ワイヤーを破断しにくくすることができる。 As described above, according to the present invention, the wire connecting the semiconductor chip and the connection portion can be made difficult to break without increasing the wire interval.
Claims (13)
前記１つの半導体チップと離れて配置された１つの接続部と、
前記１つの半導体チップと前記１つの接続部との間に一列に配置され、それぞれの一端が前記１つの半導体チップに接続され、それぞれの他端が前記１つの接続部に接続された複数のワイヤーとを、
有し、前記複数のワイヤーは、それぞれを流れる電流によって磁界を発生する半導体装置において、
前記複数のワイヤーのうち少なくとも外側に位置するワイヤーの周りの磁界が弱くなるように、前記少なくとも外側に位置する１つのワイヤーが、複数のワイヤーのうち他の何れかのワイヤーと非平行に配置されている半導体装置。 One semiconductor chip,
One connection portion arranged apart from the one semiconductor chip;
A plurality of wires arranged in a row between the one semiconductor chip and the one connection portion, each one end connected to the one semiconductor chip and each other end connected to the one connection portion And
The plurality of wires in a semiconductor device that generates a magnetic field by a current flowing therethrough,
The at least one wire located outside is arranged non-parallel to any other wire among the plurality of wires so that the magnetic field around the wire located at least outside of the plurality of wires is weakened. Semiconductor device.
前記１つの半導体チップと離れてほぼ同一水平面上に配置された１つの接続部と、
前記１つの半導体チップと前記１つの接続部との間に一列に配置され、それぞれの一端が前記１つの半導体チップに接続され、それぞれの他端が前記１つの接続部に接続され、前記１つの半導体チップと前記１つの接続部との間に最高高さ位置がある複数のワイヤーとを、
有し、前記複数のワイヤーは、それぞれを流れる電流によって磁界を発生する半導体装置において、
前記複数のワイヤーのうち少なくとも外側に位置するワイヤーの周りの磁界が弱くなるように、前記少なくとも外側に位置する１つのワイヤーの前記最高高さ位置を、複数のワイヤーのうち他の何れかのワイヤーの最高高さ位置と異ならせた半導体装置。 One semiconductor chip,
One connecting portion disposed on substantially the same horizontal plane apart from the one semiconductor chip;
The one semiconductor chip and the one connection portion are arranged in a line, each one end is connected to the one semiconductor chip, each other end is connected to the one connection portion, and the one semiconductor chip is connected to the one connection portion. A plurality of wires having a maximum height position between the semiconductor chip and the one connection portion;
The plurality of wires in a semiconductor device that generates a magnetic field by a current flowing therethrough,
The highest height position of at least one of the wires positioned outside is set to any one of the plurality of wires so that a magnetic field around the wire positioned at least outside of the plurality of wires is weakened. Semiconductor device that is different from the highest height position.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016037104A JP2017157604A (en) | 2016-02-29 | 2016-02-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016037104A JP2017157604A (en) | 2016-02-29 | 2016-02-29 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017157604A true JP2017157604A (en) | 2017-09-07 |
Family
ID=59810773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016037104A Pending JP2017157604A (en) | 2016-02-29 | 2016-02-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017157604A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110649004A (en) * | 2018-06-26 | 2020-01-03 | 三菱电机株式会社 | Power module and power conversion device |
| US11562979B2 (en) | 2018-06-27 | 2023-01-24 | Mitsubishi Electric Corporation | Power module and method of manufacturing the same, and power conversion apparatus |
| EP4362076A1 (en) * | 2022-10-31 | 2024-05-01 | Huawei Digital Power Technologies Co., Ltd. | Bonding structure and power device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678562U (en) * | 1979-11-22 | 1981-06-25 | ||
| JP2005064248A (en) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| JP2015170798A (en) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | power semiconductor module |
| JP2017059650A (en) * | 2015-09-16 | 2017-03-23 | 三菱電機株式会社 | amplifier |
-
2016
- 2016-02-29 JP JP2016037104A patent/JP2017157604A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678562U (en) * | 1979-11-22 | 1981-06-25 | ||
| JP2005064248A (en) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| JP2015170798A (en) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | power semiconductor module |
| JP2017059650A (en) * | 2015-09-16 | 2017-03-23 | 三菱電機株式会社 | amplifier |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110649004A (en) * | 2018-06-26 | 2020-01-03 | 三菱电机株式会社 | Power module and power conversion device |
| JP2020004784A (en) * | 2018-06-26 | 2020-01-09 | 三菱電機株式会社 | Power module and power converter |
| US11562979B2 (en) | 2018-06-27 | 2023-01-24 | Mitsubishi Electric Corporation | Power module and method of manufacturing the same, and power conversion apparatus |
| EP4362076A1 (en) * | 2022-10-31 | 2024-05-01 | Huawei Digital Power Technologies Co., Ltd. | Bonding structure and power device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6520437B2 (en) | Semiconductor device | |
| JP5763026B2 (en) | Semiconductor device | |
| US20160336251A1 (en) | Semiconductor device | |
| US11515292B2 (en) | Semiconductor device | |
| JP7137558B2 (en) | semiconductor equipment | |
| JP6391845B2 (en) | Semiconductor device and semiconductor module including the same | |
| JP2017157604A (en) | Semiconductor device | |
| US10276552B2 (en) | Semiconductor module | |
| JP7020185B2 (en) | Semiconductor device | |
| US8519545B2 (en) | Electronic device comprising a chip disposed on a pin | |
| US10276386B2 (en) | Signal relay board for power semiconductor modules | |
| JP2016115900A (en) | Semiconductor module and semiconductor device | |
| US20150270240A1 (en) | Power semiconductor device | |
| JP2018085782A (en) | Semiconductor module, semiconductor device and power device | |
| US10727146B2 (en) | Semiconductor device | |
| JP2018186302A (en) | Semiconductor device and semiconductor module including the same | |
| JP7361672B2 (en) | semiconductor equipment | |
| JP6227141B2 (en) | Power semiconductor device | |
| US20220130792A1 (en) | Semiconductor device | |
| JP4142539B2 (en) | Power semiconductor device | |
| JP2005310844A (en) | Power semiconductor module | |
| US9337174B2 (en) | Semiconductor device for suppressing inductance | |
| JP5815976B2 (en) | Semiconductor device | |
| CN110024118A (en) | Semiconductor device | |
| JP7278986B2 (en) | semiconductor equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200324 |