JP2017135249A - 太陽電池及び太陽電池の製造方法 - Google Patents
太陽電池及び太陽電池の製造方法 Download PDFInfo
- Publication number
- JP2017135249A JP2017135249A JP2016013645A JP2016013645A JP2017135249A JP 2017135249 A JP2017135249 A JP 2017135249A JP 2016013645 A JP2016013645 A JP 2016013645A JP 2016013645 A JP2016013645 A JP 2016013645A JP 2017135249 A JP2017135249 A JP 2017135249A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- solar cell
- band gap
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】 従来の太陽電池に比べて高い発電効率をもつ太陽電池を提供する。【解決手段】2つの電極層の間に第1光電変換ユニットを備え、第1光電変換ユニットは、p型半導体層と、n型半導体層と、p型半導体層とn型半導体層の間にi型半導体層とを備えており、i型半導体層は、p型半導体層側からn型半導体層側に向けて、第1ナロー半導体層51、第2ワイド半導体層52、及び第2ナロー半導体層53の順に積層された積層ユニットを備えており、第1ナロー半導体層51は、第2ワイド半導体層52よりもバンドギャップが0.06eV以上小さいものであり、さらに、第2ナロー半導体層53は、第2ワイド半導体層52よりもバンドギャップが0.06eV以上小さい構成とする。【選択図】図3
Description
本発明は、PIN接合をもつ太陽電池であって、実質的に真性であるi型半導体層が多層構造をとる太陽電池及びその製造方法に関する。
近年、環境負荷の低いエネルギー源として太陽電池が注目されている。
この太陽電池は、光エネルギーを電気エネルギーに変換可能な光電変換装置である。
太陽電池は、透明電極層と、裏面電極層と、当該2つの電極層に挟まれた半導体接合等からなる光電変換部を有したものであり、光電変換部に光を照射することにより発生するキャリア(電子及び正孔)を電極層により収集して外部回路に取り出すことが可能となっている。
この太陽電池は、光エネルギーを電気エネルギーに変換可能な光電変換装置である。
太陽電池は、透明電極層と、裏面電極層と、当該2つの電極層に挟まれた半導体接合等からなる光電変換部を有したものであり、光電変換部に光を照射することにより発生するキャリア(電子及び正孔)を電極層により収集して外部回路に取り出すことが可能となっている。
近年、発電効率を向上させるべく、異なる吸収波長をとるトップセル、ミドルセル、及びボトムセルを直列接続させた3接合太陽電池が開発されている(例えば、特許文献1)。この特許文献1の太陽電池モジュールでは、トップセルとして非晶質シリコン、ミドルセルとして非晶質シリコンゲルマニウム、ボトムセルとして微結晶シリコンをそれぞれ主成分としており、各セルが異なる波長域で光電変換を行うことができるため、従来の単接合や2接合の太陽電池に比べて発電効率を向上できる。
ところで、太陽光の放射照度は、上記した特許文献1の太陽電池モジュールにおけるトップセル及びミドルセルの吸収波長域の方がボトムセルの吸収波長域に比べて大きい。しかしながら、特許文献1の太陽電池モジュールのミドルセルの集光効率は、トップセルの集光効率に比べて極めて低い。そのため、3接合太陽電池モジュールの更なる発電効率の向上には、ミドルセルの改質が重要となっている。
従来からCIGS太陽電池では、インジウム(In)とガリウム(Ga)の組成比を利用し、光電変換部のバンドギャップをダブルグレーデッド構造にすることで、発電効率を向上できることが知られている(例えば、特許文献2)。すなわち、CIGS太陽電池では、透明電極層から裏面電極層に向かって、1つの光電変換層内でバンドギャップを徐々に小さくしていき、その後、バンドギャップを大きくしていくことで、開放電位と短絡電流密度を向上させて、発電効率を向上させる取り組みがなされている。
しかしながら、CIGS太陽電池で用いられている、この一つの光電変換層内でバンドギャップが変化させる従来の方法では、プラズマCVD装置を用いて大面積の受光面をもつ太陽電池を製造する場合、製膜面の面内において膜厚に分布が発生し、製品間で個体差が大きく出てしまう。すなわち、一つの光電変換層内でのバンドギャップがなだらかに変化していくので、バンドギャップの変化に合わせた膜分布の調整が難しく、極めて精密にプラズマを制御しなければならない。
そこで、本発明者は、従来のダブルグレーデッド構造を応用した3接合太陽電池を試作した。
従来のダブルグレーデッド構造では、組成比を単純増加又は減少させて光電変換層を構成するため、光電変換層内の構造にプラズマが大きく影響し、光電変換層内の実際の構造が推定しにくい。そのため、不具合や性能低下が生じた場合に、不具合等の原因を特定することが困難となり、更なる性能の向上を図る設計開発を行いにくく、今後の開発に発展しにくいという問題がある。それ故に、従来のダブルグレーデッド構造をそのまま採用するのは、試作する太陽電池としては好ましくない。
従来のダブルグレーデッド構造では、組成比を単純増加又は減少させて光電変換層を構成するため、光電変換層内の構造にプラズマが大きく影響し、光電変換層内の実際の構造が推定しにくい。そのため、不具合や性能低下が生じた場合に、不具合等の原因を特定することが困難となり、更なる性能の向上を図る設計開発を行いにくく、今後の開発に発展しにくいという問題がある。それ故に、従来のダブルグレーデッド構造をそのまま採用するのは、試作する太陽電池としては好ましくない。
そこで、本発明者は、上記したミドルセルの発電効率を向上させるべく、反応場であるi型半導体層を複数の薄膜層で形成し、疑似的なダブルグレーデッド構造をとる3接合太陽電池を試作した。すなわち、1枚の薄膜層で光電変換部を形成し、光電変換部内で徐々に組成を変化させるのではなく、光電変換部にバンドギャップの異なる複数のi型半導体層を設けた。そして、透明電極層から裏面電極層に向かって、段階的にバンドギャップが異なるi型半導体層を重ねていくことによって、バンドギャップを徐々に小さくしていき、その後、バンドギャップを大きくした。その結果、試作した3接合太陽電池では、層単位で膜分布を調整できるので従来のダブルグレーデッド構造に比べて個体差が小さくなり、従来に比べて発電効率も急激に向上した。しかしながら、発電効率については、期待していたほどまでには至っておらず、更なる改良の余地が残っていた。
そこで、本発明は、従来の太陽電池に比べて高い発電効率をもつ太陽電池を提供することを目的とする。
上記した課題を受けて、本発明者は、通常のダブルグレーデッド構造と同様、バンドギャップの設計を行い、鋭意検討を行った。その結果、バンドギャップが広い半導体層をバンドギャップが狭い半導体層で挟むことによって発電効率が向上することを発見した。
この発見に基づく請求項1に記載の発明は、2つの電極層の間に、少なくとも第1光電変換ユニットを備える太陽電池において、前記第1光電変換ユニットは、p型半導体層と、n型半導体層と、前記p型半導体層とn型半導体層の間にi型半導体層とを備えており、前記i型半導体層は、前記p型半導体層側から前記n型半導体層側に向けて、第1半導体層、第2半導体層、及び第3半導体層の順に積層された積層ユニットを備えており、前記第1半導体層は、前記第2半導体層よりもバンドギャップが0.06eV以上小さいものであり、さらに、前記第3半導体層は、前記第2半導体層よりもバンドギャップが0.06eV以上小さいものであることを特徴とする太陽電池である。
ここでいう「光電変換ユニット」とは、pn接合又はpin接合を有する半導体セルをいい、電流を取り出す電極層を含まないものである。
本発明の構成によれば、バンドギャップの広い第2半導体層をバンドギャップの狭い第1半導体及び第3半導体層で挟んでいるため、従来に比べて曲線因子を向上でき、発電効率を向上させることができる。
また、本発明の構成によれば、半導体層単位でバンドギャップを調整しているので、従来に比べて個体差が生じにくく、歩留まりも良好となる。そのため、製造コストを低減でき、工業的にも製造しやすい。
また、本発明の構成によれば、半導体層単位でバンドギャップを調整しているので、従来に比べて個体差が生じにくく、歩留まりも良好となる。そのため、製造コストを低減でき、工業的にも製造しやすい。
請求項2に記載の発明は、前記i型半導体層は、前記積層ユニットを挟む第4半導体層と第5半導体層を有し、前記第4半導体層は、前記第1半導体層と接するものであって、前記第1半導体層よりもバンドギャップが0.06eV以上大きく、前記第5半導体層は、前記第3半導体層と接するものであって、前記第3半導体層よりもバンドギャップが0.06eV以上大きいことを特徴とする請求項1に記載の太陽電池である。
本発明の構成によれば、p型半導体層側からn型半導体層側に向けて、バンドギャップの大きな第4半導体層、バンドギャップの小さな第1半導体層、バンドギャップの大きな第2半導体層、バンドギャップの小さな第3半導体層、及びバンドギャップの大きな第5半導体層の順に積層しており、バンドギャップの大きな半導体層と、バンドギャップの小さな半導体層が交互に配されているため、開放電圧及び曲線因子を高く維持した状態で、短絡電流密度が向上でき、発電効率を向上させることができる。
請求項1又は2に記載の太陽電池において、前記第2半導体層は、バンドギャップが1.56eV以上であることが好ましい(請求項3)。
請求項1〜3のいずれかに記載の太陽電池において、支持基板上に前記2つの電極層のうち一方の電極層が積層されるものであり、前記i型半導体層は、前記支持基板に対して最も離れた半導体層のバンドギャップが1.56eV以上であることが好ましい(請求項4)。
請求項1〜4のいずれかに記載の太陽電池において、前記第2半導体層の平均膜厚は、5nm以上20nm以下であり、前記第1半導体層及び第3半導体層の平均膜厚は、第2半導体層の平均膜厚よりも厚いことが好ましい(請求項5)。
請求項1〜5のいずれかに記載の太陽電池において、前記第1半導体層、第2半導体層、及び第3半導体層は、いずれも非晶質のシリコンゲルマニウムを主成分とするものであり、前記第2半導体層のゲルマニウムの含有率は、前記第1半導体層及び第3半導体層のそれぞれのゲルマニウムの含有率よりも小さいことが好ましい(請求項6)。
ここでいう「主成分」とは、性能・性質を決定する成分をいう。
請求項1〜6のいずれかに記載の太陽電池において、第2光電変換ユニットと、第3光電変換ユニットをさらに有し、前記第1光電変換ユニットは、前記第2光電変換ユニット及び前記第3光電変換ユニットによって挟まれていることが好ましい(請求項7)。
上記した発明において、前記第1光電変換ユニットの最大吸収波長は、前記第2光電変換ユニット及び前記第3光電変換ユニットの最大吸収波長と相違していることが好ましい。
請求項8に記載の発明は、請求項1〜7のいずれかに記載の太陽電池の製造方法であって、前記第1半導体層、第2半導体層、及び第3半導体層は、同一種類の原料ガスを用いて製膜されることを特徴とする太陽電池の製造方法である。
本発明の方法によれば、連続的に第1半導体層、第2半導体層、及び第3半導体層を製膜することができる。
本発明の太陽電池及びその製造方法によれば、従来に比べて、発電効率を向上させることができる。
以下、本発明の実施形態について詳細に説明する。なお、以下の説明において、特に断りがない限り、各パラメータは、標準状態(25℃、1気圧)を基準とする。
本発明の第1実施形態の太陽電池1は、図1に示されるように、支持基板2上に、第1電極層10、光電変換部11、及び第2電極層12がこの順に積層された薄膜太陽電池であり、複数の太陽電池セル5,6,7(光電変換ユニット)が直列接続された多接合太陽電池である。
具体的には、本実施形態の太陽電池1は、図1に示されるように、第1電極層10側(光入射側)からトップセル5(第2光電変換ユニット)、ミドルセル6(第1光電変換ユニット)、及びボトムセル7(第3光電変換ユニット)の順に構成された光電変換部11を持つ3接合太陽電池である。そして、本実施形態の太陽電池1は、これら太陽電池セル5,6,7の中でもミドルセル6を構成する各層の構造を主な特徴としている。
具体的には、本実施形態の太陽電池1は、図1に示されるように、第1電極層10側(光入射側)からトップセル5(第2光電変換ユニット)、ミドルセル6(第1光電変換ユニット)、及びボトムセル7(第3光電変換ユニット)の順に構成された光電変換部11を持つ3接合太陽電池である。そして、本実施形態の太陽電池1は、これら太陽電池セル5,6,7の中でもミドルセル6を構成する各層の構造を主な特徴としている。
以下、本発明の特徴たるミドルセル6の説明に先立って、本実施形態の太陽電池1の構成について簡単に述べる。
支持基板2は、各層を支持する基板であり、透明性及び絶縁性を備えたものである。
支持基板2は、各層を支持でき、透明性及び絶縁性を備えていれば、特に限定されるものではない。支持基板2は、例えば、ガラス基板や絶縁樹脂基板などの透明絶縁基板が採用できる。
支持基板2は、各層を支持でき、透明性及び絶縁性を備えていれば、特に限定されるものではない。支持基板2は、例えば、ガラス基板や絶縁樹脂基板などの透明絶縁基板が採用できる。
第1電極層10は、太陽電池1の陽極又は陰極として機能し、透光性と導電性を有した透明電極層である。
第1電極層10は、透明性と導電性を有していれば、特に限定されるものではない。第1電極層10は、例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化錫(SnO2)、酸化亜鉛(ZnO)などの透明導電性酸化物で形成された透明導電性酸化物層が採用できる。
第1電極層10は、透明性と導電性を有していれば、特に限定されるものではない。第1電極層10は、例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化錫(SnO2)、酸化亜鉛(ZnO)などの透明導電性酸化物で形成された透明導電性酸化物層が採用できる。
光電変換部11は、太陽光の光エネルギーを電気エネルギーに変換する発電部である。
光電変換部11は、上記したように第1電極層10側(光入射側)から、トップセル5、ミドルセル6、ボトムセル7から構成されている。
光電変換部11は、上記したように第1電極層10側(光入射側)から、トップセル5、ミドルセル6、ボトムセル7から構成されている。
トップセル5は、支持基板2側からの特定波長域の光を吸収して光電変換を行い、その光の残部をミドルセル6に透過させる太陽電池セルである。
トップセル5は、非晶質シリコンを主成分とするi型半導体層を備えた非晶質シリコン光電変換ユニットである。
トップセル5は、図1に示されるように、p型非晶質半導体層20、i型非晶質半導体層21、及びn型結晶質半導体層22から構成されている。
p型非晶質半導体層20は、p型半導体として機能するものであれば、特に限定されるものではない。p型非晶質半導体層20としては、例えば、p型非晶質シリコンカーバイド層などの非晶質シリコンを主成分とするp型半導体層が採用できる。
i型非晶質半導体層21は、i型半導体(実質的に真性である真性半導体)として機能するものであれば、特に限定されるものではない。i型非晶質半導体層21としては、例えば、i型非晶質シリコン層などの非晶質シリコンを主成分とするi型半導体層が採用できる。
n型結晶質半導体層22は、n型半導体として機能するものであれば、特に限定されるものではない。n型結晶質半導体層22としては、例えば、n型結晶質シリコン層などの結晶質シリコンを主成分とするn型半導体層が採用できる。
ここでいう「結晶質シリコン」とは、シリコン原子が概ね規則的に配列して集合したシリコンであり、単結晶シリコンや、多結晶シリコン、微結晶シリコンなどを含む概念である。
ここでいう「非晶質シリコン」とは、シリコン原子が不規則に配列して集合したシリコンであり、アモルファスシリコンなどを含む概念である。
トップセル5は、非晶質シリコンを主成分とするi型半導体層を備えた非晶質シリコン光電変換ユニットである。
トップセル5は、図1に示されるように、p型非晶質半導体層20、i型非晶質半導体層21、及びn型結晶質半導体層22から構成されている。
p型非晶質半導体層20は、p型半導体として機能するものであれば、特に限定されるものではない。p型非晶質半導体層20としては、例えば、p型非晶質シリコンカーバイド層などの非晶質シリコンを主成分とするp型半導体層が採用できる。
i型非晶質半導体層21は、i型半導体(実質的に真性である真性半導体)として機能するものであれば、特に限定されるものではない。i型非晶質半導体層21としては、例えば、i型非晶質シリコン層などの非晶質シリコンを主成分とするi型半導体層が採用できる。
n型結晶質半導体層22は、n型半導体として機能するものであれば、特に限定されるものではない。n型結晶質半導体層22としては、例えば、n型結晶質シリコン層などの結晶質シリコンを主成分とするn型半導体層が採用できる。
ここでいう「結晶質シリコン」とは、シリコン原子が概ね規則的に配列して集合したシリコンであり、単結晶シリコンや、多結晶シリコン、微結晶シリコンなどを含む概念である。
ここでいう「非晶質シリコン」とは、シリコン原子が不規則に配列して集合したシリコンであり、アモルファスシリコンなどを含む概念である。
ミドルセル6は、トップセル5側からの特定波長域の光を吸収して光電変換を行い、その光の残部をボトムセル7に透過させる太陽電池セルである。
ミドルセル6は、非晶質シリコンゲルマニウムを主成分とするi型半導体層を備えた非晶質シリコンゲルマニウム光電変換ユニットである。
ミドルセル6は、図1に示されるように、p型非晶質半導体層25、i型非晶質半導体層26、及びn型結晶質半導体層27から構成されている。
p型非晶質半導体層25は、p型半導体として機能するものであれば、特に限定されるものではない。p型非晶質半導体層25としては、例えば、p型非晶質シリコン層などの非晶質シリコンを主成分とするp型半導体層が採用できる。
i型非晶質半導体層26は、本発明の特徴たる積層構造を備えた層であり、上記したように非晶質シリコンゲルマニウムを主成分とする非晶質シリコンゲルマニウム層である。
i型非晶質半導体層26の詳細な積層構造については、後述する。
n型結晶質半導体層27は、n型半導体として機能するものであれば、特に限定されるものではない。n型結晶質半導体層27としては、例えば、n型結晶質シリコン層などの結晶質シリコンを主成分とするn型半導体層が採用できる。
ミドルセル6は、非晶質シリコンゲルマニウムを主成分とするi型半導体層を備えた非晶質シリコンゲルマニウム光電変換ユニットである。
ミドルセル6は、図1に示されるように、p型非晶質半導体層25、i型非晶質半導体層26、及びn型結晶質半導体層27から構成されている。
p型非晶質半導体層25は、p型半導体として機能するものであれば、特に限定されるものではない。p型非晶質半導体層25としては、例えば、p型非晶質シリコン層などの非晶質シリコンを主成分とするp型半導体層が採用できる。
i型非晶質半導体層26は、本発明の特徴たる積層構造を備えた層であり、上記したように非晶質シリコンゲルマニウムを主成分とする非晶質シリコンゲルマニウム層である。
i型非晶質半導体層26の詳細な積層構造については、後述する。
n型結晶質半導体層27は、n型半導体として機能するものであれば、特に限定されるものではない。n型結晶質半導体層27としては、例えば、n型結晶質シリコン層などの結晶質シリコンを主成分とするn型半導体層が採用できる。
ボトムセル7は、ミドルセル6側からの特定波長域の光を吸収して光電変換を行い、その光の残部を第2電極層12へ透過させる太陽電池セルである。
ボトムセル7は、結晶質シリコンを主成分とするi型半導体層を備えた結晶質シリコン光電変換ユニットである。
ボトムセル7は、図1に示されるように、p型結晶質半導体層30、i型結晶質半導体層31、及びn型結晶質半導体層32から構成されている。
p型結晶質半導体層30は、p型半導体として機能するものであれば、特に限定されるものではない。p型結晶質半導体層30としては、例えば、p型結晶質シリコン層などの結晶質シリコンを主成分とするp型半導体層が採用できる。
i型結晶質半導体層31は、i型半導体(実質的に真性である真性半導体)として機能するものであれば、特に限定されるものではない。i型結晶質半導体層31としては、例えば、i型結晶質シリコン層などの結晶質シリコンを主成分とするi型半導体層が採用できる。
n型結晶質半導体層32は、n型半導体として機能するものであれば、特に限定されるものではない。n型結晶質半導体層32としては、例えば、n型結晶質シリコン層などの結晶質シリコンを主成分とするn型半導体層が採用できる。
ボトムセル7は、結晶質シリコンを主成分とするi型半導体層を備えた結晶質シリコン光電変換ユニットである。
ボトムセル7は、図1に示されるように、p型結晶質半導体層30、i型結晶質半導体層31、及びn型結晶質半導体層32から構成されている。
p型結晶質半導体層30は、p型半導体として機能するものであれば、特に限定されるものではない。p型結晶質半導体層30としては、例えば、p型結晶質シリコン層などの結晶質シリコンを主成分とするp型半導体層が採用できる。
i型結晶質半導体層31は、i型半導体(実質的に真性である真性半導体)として機能するものであれば、特に限定されるものではない。i型結晶質半導体層31としては、例えば、i型結晶質シリコン層などの結晶質シリコンを主成分とするi型半導体層が採用できる。
n型結晶質半導体層32は、n型半導体として機能するものであれば、特に限定されるものではない。n型結晶質半導体層32としては、例えば、n型結晶質シリコン層などの結晶質シリコンを主成分とするn型半導体層が採用できる。
第2電極層12は、第1電極層10と対をなし、電極として機能する電極層であり、受光面の反対面側に位置する裏面電極層である。
第2電極層12は、導電性を有していれば特に限定されるものではなく、例えば、アルミニウム、銀、金、銅、白金、クロムなどの金属、金属合金、金属複合体などが使用できる。
なお、第2電極層12は、多層構造であってもよい。第2電極層12は、例えば透明導電酸化物層と金属層との多層構造であってもよい。
例えば、第2電極層12は、アルミニウムがドープされた酸化亜鉛(AZO)と、銀が積層された多層構造であってもよい。
第2電極層12は、導電性を有していれば特に限定されるものではなく、例えば、アルミニウム、銀、金、銅、白金、クロムなどの金属、金属合金、金属複合体などが使用できる。
なお、第2電極層12は、多層構造であってもよい。第2電極層12は、例えば透明導電酸化物層と金属層との多層構造であってもよい。
例えば、第2電極層12は、アルミニウムがドープされた酸化亜鉛(AZO)と、銀が積層された多層構造であってもよい。
続いて、本発明の主な特徴の一つであるミドルセル6のi型非晶質半導体層26について説明する。
i型非晶質半導体層26は、バンドギャップが異なる複数の半導体層が積層されて形成されたものであり、本実施形態では、製造時の処方の調整により、各半導体層のバンドギャップが調整されたものである。
具体的には、i型非晶質半導体層26は、図2,図3から読み取れるように、バンドギャップが広いワイド半導体層52をバンドギャップが狭いワイド半導体層51,53で挟んだサンドイッチ構造の積層ユニット55を備えている。
本実施形態のi型非晶質半導体層26は、図3に示されるように、p型非晶質半導体層25側からn型結晶質半導体層27側に向けて、第1ワイド半導体層50(第4半導体層)、第1ナロー半導体層51(第1半導体層)、第2ワイド半導体層52(第2半導体層)、第2ナロー半導体層53(第3半導体層)、及び第3ワイド半導体層54(第5半導体層)がこの順に積層されたものである。すなわち、i型非晶質半導体層26は、積層ユニット55が第1ワイド半導体層50及び第3ワイド半導体層54に挟まれる構造となっている。
また、本実施形態のi型非晶質半導体層26は、図3のように、p型非晶質半導体層25側からn型結晶質半導体層27側に向けて、矩形波状にバンドギャップが推移している。
具体的には、i型非晶質半導体層26は、図2,図3から読み取れるように、バンドギャップが広いワイド半導体層52をバンドギャップが狭いワイド半導体層51,53で挟んだサンドイッチ構造の積層ユニット55を備えている。
本実施形態のi型非晶質半導体層26は、図3に示されるように、p型非晶質半導体層25側からn型結晶質半導体層27側に向けて、第1ワイド半導体層50(第4半導体層)、第1ナロー半導体層51(第1半導体層)、第2ワイド半導体層52(第2半導体層)、第2ナロー半導体層53(第3半導体層)、及び第3ワイド半導体層54(第5半導体層)がこの順に積層されたものである。すなわち、i型非晶質半導体層26は、積層ユニット55が第1ワイド半導体層50及び第3ワイド半導体層54に挟まれる構造となっている。
また、本実施形態のi型非晶質半導体層26は、図3のように、p型非晶質半導体層25側からn型結晶質半導体層27側に向けて、矩形波状にバンドギャップが推移している。
第1ワイド半導体層50は、第1ナロー半導体層51よりもバンドギャップが0.06eV以上大きいものである。
第1ワイド半導体層50と第1ナロー半導体層51のバンドギャップの差は、0.11eV以下であることが好ましい。
第1ワイド半導体層50のバンドギャップは、1.50eV以上1.64eV以下であることが好ましい。
第1ワイド半導体層50の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、5nm以上であることが好ましく、8nm以上であることがより好ましい。
第1ワイド半導体層50の平均膜厚は、20nm以下であることが好ましく、15nm以下であることがより好ましい。
この範囲であれば、p型非晶質半導体層25への保護層としての機能を確保しつつ、コストを低減できる。
第1ワイド半導体層50のゲルマニウム組成率は、第1ナロー半導体層51のゲルマニウム組成率よりも小さいことが好ましい。
第1ワイド半導体層50と第1ナロー半導体層51のバンドギャップの差は、0.11eV以下であることが好ましい。
第1ワイド半導体層50のバンドギャップは、1.50eV以上1.64eV以下であることが好ましい。
第1ワイド半導体層50の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、5nm以上であることが好ましく、8nm以上であることがより好ましい。
第1ワイド半導体層50の平均膜厚は、20nm以下であることが好ましく、15nm以下であることがより好ましい。
この範囲であれば、p型非晶質半導体層25への保護層としての機能を確保しつつ、コストを低減できる。
第1ワイド半導体層50のゲルマニウム組成率は、第1ナロー半導体層51のゲルマニウム組成率よりも小さいことが好ましい。
第1ナロー半導体層51は、第2ワイド半導体層52よりもバンドギャップが0.06eV以上小さいものである。
第1ナロー半導体層51と第2ワイド半導体層52のバンドギャップの差は、0.11eV以下であることが好ましい。
第1ナロー半導体層51のバンドギャップは、1.44eV以上1.58eV以下であることが好ましい。
第1ナロー半導体層51の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、50nm以上であることが好ましく、75nm以上であることがより好ましく、80nm以上であることが特に好ましい。
第1ナロー半導体層51の平均膜厚は、150nm以下であることが好ましく、120nm以下であることがより好ましく、100nm以上であることが特に好ましい。
上記の範囲であれば、膜中の欠陥を防止して十分な発電機能を確保しつつ、コストを低減できる。
第1ナロー半導体層51のゲルマニウム組成率は、第2ワイド半導体層52のゲルマニウム組成率よりも大きいことが好ましい。
第1ナロー半導体層51と第2ワイド半導体層52のバンドギャップの差は、0.11eV以下であることが好ましい。
第1ナロー半導体層51のバンドギャップは、1.44eV以上1.58eV以下であることが好ましい。
第1ナロー半導体層51の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、50nm以上であることが好ましく、75nm以上であることがより好ましく、80nm以上であることが特に好ましい。
第1ナロー半導体層51の平均膜厚は、150nm以下であることが好ましく、120nm以下であることがより好ましく、100nm以上であることが特に好ましい。
上記の範囲であれば、膜中の欠陥を防止して十分な発電機能を確保しつつ、コストを低減できる。
第1ナロー半導体層51のゲルマニウム組成率は、第2ワイド半導体層52のゲルマニウム組成率よりも大きいことが好ましい。
第2ワイド半導体層52は、第2ナロー半導体層53よりもバンドギャップが0.06eV以上大きいものである。
第2ワイド半導体層52と第2ナロー半導体層53のバンドギャップの差は、0.11eV以下であることが好ましい。
第2ワイド半導体層52のバンドギャップは、1.50eV以上1.64eV以下であることが好ましい。本実施形態の第2ワイド半導体層52のバンドギャップは、1.56eVであり、第1ワイド半導体層50のバンドギャップと同じであって、第1ナロー半導体層51よりも0.07eV大きい。
第2ワイド半導体層52の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、5nm以上であることが好ましく、8nm以上であることがより好ましい。
第2ワイド半導体層52の平均膜厚は、20nm以下であることが好ましく、15nm以下であることがより好ましい。
この範囲であれば、第1ナロー半導体層51への保護層としての機能を確保しつつ、コストを抑制できる。
第2ワイド半導体層52のゲルマニウム組成率は、第2ナロー半導体層53のゲルマニウム組成率よりも小さいことが好ましい。
第2ワイド半導体層52と第2ナロー半導体層53のバンドギャップの差は、0.11eV以下であることが好ましい。
第2ワイド半導体層52のバンドギャップは、1.50eV以上1.64eV以下であることが好ましい。本実施形態の第2ワイド半導体層52のバンドギャップは、1.56eVであり、第1ワイド半導体層50のバンドギャップと同じであって、第1ナロー半導体層51よりも0.07eV大きい。
第2ワイド半導体層52の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、5nm以上であることが好ましく、8nm以上であることがより好ましい。
第2ワイド半導体層52の平均膜厚は、20nm以下であることが好ましく、15nm以下であることがより好ましい。
この範囲であれば、第1ナロー半導体層51への保護層としての機能を確保しつつ、コストを抑制できる。
第2ワイド半導体層52のゲルマニウム組成率は、第2ナロー半導体層53のゲルマニウム組成率よりも小さいことが好ましい。
第2ナロー半導体層53は、第3ワイド半導体層54よりもバンドギャップが0.06eV以上小さいものである。
第2ナロー半導体層53と第3ワイド半導体層54のバンドギャップの差は、0.11eV以下であることが好ましい。
第2ナロー半導体層53のバンドギャップは、1.44eV以上1.58eV以下であることが好ましい。本実施形態の第2ナロー半導体層53のバンドギャップは、1.49eVであり、第1ナロー半導体層51のバンドギャップと同じであって、第1ワイド半導体層50よりも0.07eV小さい。
第2ナロー半導体層53の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、50nm以上であることが好ましく、75nm以上であることがより好ましく、80nm以上であることが特に好ましい。
第2ナロー半導体層53の平均膜厚は、150nm以下であることが好ましく、120nm以下であることがより好ましく、100nm以上であることが特に好ましい。
上記の範囲であれば、膜中の欠陥を防止して十分な発電機能を確保しつつ、コストを低減できる。
第2ナロー半導体層53のゲルマニウム組成率は、第3ワイド半導体層54のゲルマニウム組成率よりも大きいことが好ましい。
第2ナロー半導体層53と第3ワイド半導体層54のバンドギャップの差は、0.11eV以下であることが好ましい。
第2ナロー半導体層53のバンドギャップは、1.44eV以上1.58eV以下であることが好ましい。本実施形態の第2ナロー半導体層53のバンドギャップは、1.49eVであり、第1ナロー半導体層51のバンドギャップと同じであって、第1ワイド半導体層50よりも0.07eV小さい。
第2ナロー半導体層53の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、50nm以上であることが好ましく、75nm以上であることがより好ましく、80nm以上であることが特に好ましい。
第2ナロー半導体層53の平均膜厚は、150nm以下であることが好ましく、120nm以下であることがより好ましく、100nm以上であることが特に好ましい。
上記の範囲であれば、膜中の欠陥を防止して十分な発電機能を確保しつつ、コストを低減できる。
第2ナロー半導体層53のゲルマニウム組成率は、第3ワイド半導体層54のゲルマニウム組成率よりも大きいことが好ましい。
第3ワイド半導体層54のバンドギャップは、1.50eV以上1.64eV以下であることが好ましい。本実施形態の第3ワイド半導体層54のバンドギャップは、1.56eVであり、第2ワイド半導体層52のバンドギャップと同じである。
第3ワイド半導体層54の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、5nm以上であることが好ましく、8nm以上であることがより好ましい。
第3ワイド半導体層54の平均膜厚は、20nm以下であることが好ましく、15nm以下であることがより好ましい。
この範囲であれば、第2ナロー半導体層53への保護層としての機能を確保しつつ、コストを抑制できる。
第3ワイド半導体層54の平均膜厚は、i型非晶質半導体層26の全体の平均膜厚によって適宜設計されるが、5nm以上であることが好ましく、8nm以上であることがより好ましい。
第3ワイド半導体層54の平均膜厚は、20nm以下であることが好ましく、15nm以下であることがより好ましい。
この範囲であれば、第2ナロー半導体層53への保護層としての機能を確保しつつ、コストを抑制できる。
続いて、本実施形態の太陽電池1の製造方法について説明する。なお、本実施形態の太陽電池1は、上記したようにミドルセル6の構造に主な特徴を有するため、ミドルセル6の形成について重点的に説明し、他の部分については、簡単に説明する。
あらかじめ洗浄された支持基板2をスパッタ装置又はCVD装置に導入し、支持基板2上に第1電極層10を製膜する(第1電極層形成工程)。
第1電極層10が形成された基板をプラズマCVD装置に導入し、トップセル5、ミドルセル6、及びボトムセル7をそれぞれ形成し、光電変換部11を製膜する(光電変換部形成工程)。
この光電変換部形成工程は、第1電極層10が形成された基板に対してトップセル5を形成するトップセル形成工程と、トップセル5が形成された基板に対してミドルセル6を形成するミドルセル形成工程と、ミドルセル6が形成された基板に対してボトムセル7を形成するボトムセル形成工程から構成されている。
トップセル形成工程では、第1電極層10が形成された基板の第1電極層上にp型非晶質半導体層20、i型非晶質半導体層21、及びn型結晶質半導体層22をこの順に製膜し、トップセル5を形成する。
ミドルセル形成工程では、トップセル5が形成された基板のn型結晶質半導体層22上にp型非晶質半導体層25、i型非晶質半導体層26、及びn型結晶質半導体層27をこの順に製膜し、ミドルセル6を形成する。
このとき、i型非晶質半導体層26を製膜するにあたって、同一種類の製膜ガスを使用する。すなわち、i型非晶質半導体層26の製膜ガスとして、シラン、ゲルマン、及び水素を使用し、シラン、ゲルマン、及び水素の単位時間当たりの流量比を調整して、第1ワイド半導体層50、第1ナロー半導体層51、第2ワイド半導体層52、第2ナロー半導体層53、及び第3ワイド半導体層54を積層させる。
具体的には、第1ナロー半導体層51を製膜する際には、第1ワイド半導体層50の製膜時に比べてゲルマンの流量を増やしてゲルマンの濃度を増加させ、第1ナロー半導体層51のゲルマニウムの含有率を増加させる。第2ワイド半導体層52を製膜する際には、第1ナロー半導体層51の製膜時に比べてゲルマンの流量を減らしてゲルマンの濃度を減少させ、第2ワイド半導体層52のゲルマニウムの含有率を減少させる。第2ナロー半導体層53を製膜する際には、第2ワイド半導体層52の製膜時に比べてゲルマンの流量を増やしてゲルマンの濃度を増加させ、第2ナロー半導体層53のゲルマニウムの含有率を増加させる。第3ワイド半導体層54を製膜する際には、第2ナロー半導体層53の製膜時に比べてゲルマンの流量を減らしてゲルマンの濃度を減少させ、第3ワイド半導体層54のゲルマニウムの含有率を減少させる。
このとき、i型非晶質半導体層26を製膜するにあたって、同一種類の製膜ガスを使用する。すなわち、i型非晶質半導体層26の製膜ガスとして、シラン、ゲルマン、及び水素を使用し、シラン、ゲルマン、及び水素の単位時間当たりの流量比を調整して、第1ワイド半導体層50、第1ナロー半導体層51、第2ワイド半導体層52、第2ナロー半導体層53、及び第3ワイド半導体層54を積層させる。
具体的には、第1ナロー半導体層51を製膜する際には、第1ワイド半導体層50の製膜時に比べてゲルマンの流量を増やしてゲルマンの濃度を増加させ、第1ナロー半導体層51のゲルマニウムの含有率を増加させる。第2ワイド半導体層52を製膜する際には、第1ナロー半導体層51の製膜時に比べてゲルマンの流量を減らしてゲルマンの濃度を減少させ、第2ワイド半導体層52のゲルマニウムの含有率を減少させる。第2ナロー半導体層53を製膜する際には、第2ワイド半導体層52の製膜時に比べてゲルマンの流量を増やしてゲルマンの濃度を増加させ、第2ナロー半導体層53のゲルマニウムの含有率を増加させる。第3ワイド半導体層54を製膜する際には、第2ナロー半導体層53の製膜時に比べてゲルマンの流量を減らしてゲルマンの濃度を減少させ、第3ワイド半導体層54のゲルマニウムの含有率を減少させる。
ボトムセル形成工程では、ミドルセル6が形成された基板のn型結晶質半導体層27上にp型結晶質半導体層30、i型結晶質半導体層31、及びn型結晶質半導体層32をこの順に製膜し、ボトムセル7を形成する。
上記の光電変換部形成工程によって光電変換部11が形成された基板に対して、ボトムセル7上に第2電極層12を製膜する(第2電極層形成工程)。
その後、配線等の公知の工程を実施して太陽電池1が完成する。
本実施形態の太陽電池1によれば、積層ユニット55が広いバンドギャップをもつ第2ワイド半導体層52をそれよりも狭いバンドギャップをもつ第1ナロー半導体層51及び第2ナロー半導体層53によって挟まれた構造をとるため、曲線因子を向上でき、発電効率を向上させることが可能である。
ここで、上記した太陽電池1の製造方法では、i型非晶質半導体層26上にn型結晶質半導体層27をプラズマCVD法によって製膜する。しかしながら、通常、n型結晶質半導体層27を製膜する際の放電パワーが大きいため、反応場であるナロー半導体層51やナロー半導体層53上に直接n型結晶質半導体層27を製膜すると、ナロー半導体層51,53が製膜時のプラズマからダメージを受けて、発電効率が低下するおそれがある。
そこで、本実施形態の太陽電池1の製造方法によれば、狭いバンドギャップをもつナロー半導体層51,53のそれぞれを挟むように広いバンドギャップをもつワイド半導体層50,52,54を形成するため、主な反応場となるナロー半導体層51,53へのプラズマによるダメージを軽減させることができる。
また、反応場を1つのナロー半導体層を形成する場合に比べて、ナロー半導体層51,53の膜厚を薄くできるため、CVDによるナロー半導体層51,53の製膜時の欠陥成長を抑制できる。
そこで、本実施形態の太陽電池1の製造方法によれば、狭いバンドギャップをもつナロー半導体層51,53のそれぞれを挟むように広いバンドギャップをもつワイド半導体層50,52,54を形成するため、主な反応場となるナロー半導体層51,53へのプラズマによるダメージを軽減させることができる。
また、反応場を1つのナロー半導体層を形成する場合に比べて、ナロー半導体層51,53の膜厚を薄くできるため、CVDによるナロー半導体層51,53の製膜時の欠陥成長を抑制できる。
本実施形態の太陽電池1によれば、各半導体層単位で、i型非晶質半導体層26のバンドギャップの推移を制御しているため、製造時の条件等による個体差が生じにくく、工業的に生産しても歩留まりがよい。
また、本実施形態の太陽電池1によれば、従来のダブルグレーデッド構造を採用した太陽電池に比べて、バンドギャップを調整する層数が少ないため、CVD装置に要求される能力が小さくて済む。そのため、たとえ高価なCVD装置でなくても、製造が可能である。
上記した実施形態では、i型非晶質半導体層26は、5層の半導体層50〜54によって構成されていたが、本発明は、バンドギャップが広い半導体層をバンドギャップが狭い半導体層で挟んでいれば、これに限定されるものではない。例えば、i型非晶質半導体層26は、4層以下であっても良いし、6層以上であってもよい。
上記した実施形態では、ミドルセル6において、バンドギャップが広いワイド半導体層をバンドギャップが狭いナロー半導体層で挟んだサンドイッチ構造を形成したが、本発明はこれに限定されるものではない。トップセル5についてサンドイッチ構造を形成しても良いし、ボトムセル7についてサンドイッチ構造を形成してもよい。
上記した実施形態の太陽電池は、3つの太陽電池セル5,6,7がタンデムされた3接合太陽電池であったが、本発明はこれに限定されるものではなく、太陽電池セルの数は特に限定されない。例えば、太陽電池セルの数は、1又は2であっても良いし、4以上であってもよい。
上記した実施形態の太陽電池は、支持基板2たるガラス基板上に薄膜層を製膜する薄膜太陽電池であったが、本発明はこれに限定されるものではない。例えば、半導体基板上に半導体層を形成した結晶系太陽電池であってもよい。
上記した実施形態では、i型非晶質半導体層26を構成するシリコンゲルマニウムの処方を調整することによって、バンドギャップが広い半導体層とバンドギャップが狭い半導体層をそれぞれ形成したが、本発明はこれに限定されるものではない。例えば、全く別の材料で組み合わせてバンドギャップが広い半導体層とバンドギャップが狭い半導体層を形成してもよい。例えば、ワイド半導体層にシリコンゲルマニウムを使用し、ナロー半導体層にシリコンを使用してもよい。
上記した実施形態では、ゲルマンの流量を増減させてゲルマンの濃度を調整し、ナロー半導体層51,53及びワイド半導体層50,52,54を形成したが、本発明はこれに限定されるものではない。例えば、シランの流量を増減させてゲルマンの濃度を調整し、ナロー半導体層51,53及びワイド半導体層50,52,54を形成してもよい。
上記した実施形態では、各太陽電池セル5,6,7は、第1電極層10側からp型半導体層、i型半導体層、及びn型半導体層がこの順に接合されたpin接合をもつものであったが、本発明はこれに限定されるものではない。各太陽電池セル5,6,7は、第1電極層10側からn型半導体層、i型半導体層、及びp型半導体層がこの順に接合されたnip接合をもっていてもよい。すなわち、各太陽電池セル5,6,7は、逆接合であってもよい。
以下に、実施例をもって本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
本発明の具体的な実施例及び比較例の太陽電池の作製手順と、これらの評価結果を説明する。
(実施例1)
実施例1の太陽電池1は、厚さ1.8mmのインジウム錫酸化物(ITO)付きガラス基板のITO(第1電極層)上にプラズマCVD装置を用いて太陽電池セルを作製した。
実施例1の太陽電池1は、厚さ1.8mmのインジウム錫酸化物(ITO)付きガラス基板のITO(第1電極層)上にプラズマCVD装置を用いて太陽電池セルを作製した。
具体的には、まず、反応ガスとしてシラン(SiH4)、水素(H2)、及びジボラン(B2H6)を導入し、p型非晶質半導体層としてp型非晶質シリコン層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシラン(SiH4)、ゲルマン(CH4)、及び水素(H2)を導入して、i型非晶質シリコンゲルマニウム層を形成した。
具体的には、シラン、ゲルマン、及び水素の比率を変更してゲルマニウムの含有率を調整し、バンドギャップが狭い第1半導体層、バンドギャップが広い第2半導体層、バンドギャップが狭い第3半導体層をこの順に製膜した。
第1半導体層の平均膜厚は80nmであり、第2半導体層の平均膜厚は10nmであり、第3半導体層の平均膜厚は80nmであった。
第1半導体層のゲルマニウムの含有率は、60%であり、第2半導体層のゲルマニウムの含有率は、40%であり、第3半導体層のゲルマニウムの含有率は、60%であった。第1半導体層及び第3半導体層のバンドギャップは、それぞれ1.49eVであり、第2半導体層のバンドギャップは、1.56eVであった。
具体的には、シラン、ゲルマン、及び水素の比率を変更してゲルマニウムの含有率を調整し、バンドギャップが狭い第1半導体層、バンドギャップが広い第2半導体層、バンドギャップが狭い第3半導体層をこの順に製膜した。
第1半導体層の平均膜厚は80nmであり、第2半導体層の平均膜厚は10nmであり、第3半導体層の平均膜厚は80nmであった。
第1半導体層のゲルマニウムの含有率は、60%であり、第2半導体層のゲルマニウムの含有率は、40%であり、第3半導体層のゲルマニウムの含有率は、60%であった。第1半導体層及び第3半導体層のバンドギャップは、それぞれ1.49eVであり、第2半導体層のバンドギャップは、1.56eVであった。
その後、反応ガスとして、シラン(SiH4)、水素(H2)、及びホスフィン(PH3)を導入し、n型結晶質シリコン層を膜厚が10nmとなるように形成した。
その後、厚さ30nmのAlドープされたZnO(AZO)と厚さ300nmの銀(Ag)をスパッタ法にて順次形成し、これを第2電極層12とした。
第2電極層12を形成した後、レーザースクライブ法により第1電極層10の上に形成された各層を部分的に除去して、1cm2のサイズに分離した。こうして得られた太陽電池を実施例1とした。
(比較例1)
実施例1の作製手順において、第1半導体層のみを設けて第2半導体層及び第3半導体層を設けなかった。また、第1半導体層の平均膜厚を160nmとした。それ以外は、実施例1と同様にして得られた太陽電池を比較例1とした。
実施例1の作製手順において、第1半導体層のみを設けて第2半導体層及び第3半導体層を設けなかった。また、第1半導体層の平均膜厚を160nmとした。それ以外は、実施例1と同様にして得られた太陽電池を比較例1とした。
(実施例2)
実施例2の太陽電池は、まず、厚さ3.1mmのITO付きガラス基板のITO上にプラズマCVD装置を用いてトップセルを作製した。
このとき、反応ガスとしてシラン、水素、メタン、及びジボランを導入し、p型非晶質半導体層20としてp型非晶質シリコンカーバイド層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシランを導入し、i型非晶質半導体層21としてi型非晶質シリコン層を膜厚が150nmとなるように形成した。
その後、反応ガスとしてシラン、水素、及びホスフィンを導入し、n型結晶質半導体層22としてn型結晶質シリコン層を膜厚が10nmとなるように形成した。このようにすることで、トップセル5を形成した。
実施例2の太陽電池は、まず、厚さ3.1mmのITO付きガラス基板のITO上にプラズマCVD装置を用いてトップセルを作製した。
このとき、反応ガスとしてシラン、水素、メタン、及びジボランを導入し、p型非晶質半導体層20としてp型非晶質シリコンカーバイド層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシランを導入し、i型非晶質半導体層21としてi型非晶質シリコン層を膜厚が150nmとなるように形成した。
その後、反応ガスとしてシラン、水素、及びホスフィンを導入し、n型結晶質半導体層22としてn型結晶質シリコン層を膜厚が10nmとなるように形成した。このようにすることで、トップセル5を形成した。
トップセル5を形成した後、ミドルセル6を作製した。
具体的には、反応ガスとしてシラン、水素及びジボランを導入し、p型非晶質半導体層35としてp型非晶質シリコン層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシラン、ゲルマン、及び水素を導入して、i型非晶質シリコンゲルマニウム層を形成した。
具体的には、シラン、ゲルマン、及び水素の比率を変更して製膜後のゲルマニウムの含有率を調整し、バンドギャップが広い第4半導体層、バンドギャップが狭い第1半導体層、バンドギャップが広い第2半導体層、バンドギャップが狭い第3半導体層、及びバンドギャップが広い第5半導体層をこの順に製膜した。
第4半導体層の平均膜厚は10nmであり、第1半導体層の平均膜厚は80nmであり、第2半導体層の平均膜厚は10nmであり、第3半導体層の平均膜厚は80nmであり、第5半導体層の平均膜厚は10nmであった。
第4半導体層のゲルマニウムの含有率は40%であり、第1半導体層のゲルマニウムの含有率は60%であり、第2半導体層の含有率は40%であり、第3半導体層のゲルマニウムの含有率は60%であり、第5半導体層のゲルマニウムの含有率は40%であった。
第1半導体層及び第3半導体層のバンドギャップは、それぞれ1.49eVであり、第4半導体層、第2半導体層、及び第5半導体層のバンドギャップは、それぞれ1.56eVであった。すなわち、バンドギャップが狭い第1半導体層及び第3半導体層と、バンドギャップが広い第4半導体層、第2半導体層、及び第5半導体層が交互に配されていた。
具体的には、反応ガスとしてシラン、水素及びジボランを導入し、p型非晶質半導体層35としてp型非晶質シリコン層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシラン、ゲルマン、及び水素を導入して、i型非晶質シリコンゲルマニウム層を形成した。
具体的には、シラン、ゲルマン、及び水素の比率を変更して製膜後のゲルマニウムの含有率を調整し、バンドギャップが広い第4半導体層、バンドギャップが狭い第1半導体層、バンドギャップが広い第2半導体層、バンドギャップが狭い第3半導体層、及びバンドギャップが広い第5半導体層をこの順に製膜した。
第4半導体層の平均膜厚は10nmであり、第1半導体層の平均膜厚は80nmであり、第2半導体層の平均膜厚は10nmであり、第3半導体層の平均膜厚は80nmであり、第5半導体層の平均膜厚は10nmであった。
第4半導体層のゲルマニウムの含有率は40%であり、第1半導体層のゲルマニウムの含有率は60%であり、第2半導体層の含有率は40%であり、第3半導体層のゲルマニウムの含有率は60%であり、第5半導体層のゲルマニウムの含有率は40%であった。
第1半導体層及び第3半導体層のバンドギャップは、それぞれ1.49eVであり、第4半導体層、第2半導体層、及び第5半導体層のバンドギャップは、それぞれ1.56eVであった。すなわち、バンドギャップが狭い第1半導体層及び第3半導体層と、バンドギャップが広い第4半導体層、第2半導体層、及び第5半導体層が交互に配されていた。
その後、反応ガスとして、シラン、水素、及びホスフィンを導入し、n型結晶質半導体層27としてn型結晶質シリコン層を膜厚が10nmとなるように形成した。
ミドルセル6を形成した後、ボトムセル7を作製した。
具体的には、まず、反応ガスとしてシラン、水素及びジボランを導入し、p型結晶質半導体層30としてp型結晶質シリコン層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシランと水素を導入し、i型結晶質半導体層31としてi型結晶質シリコン層を膜厚が2μmとなるように形成した。
その後、反応ガスとしてシラン、水素及びホスフィンを導入し、n型結晶質半導体層32としてn型結晶質シリコン層を膜厚が15nmとなるように形成した。このようにすることで、ボトムセル7を形成した。
具体的には、まず、反応ガスとしてシラン、水素及びジボランを導入し、p型結晶質半導体層30としてp型結晶質シリコン層を膜厚が10nmとなるように形成した。
その後、反応ガスとしてシランと水素を導入し、i型結晶質半導体層31としてi型結晶質シリコン層を膜厚が2μmとなるように形成した。
その後、反応ガスとしてシラン、水素及びホスフィンを導入し、n型結晶質半導体層32としてn型結晶質シリコン層を膜厚が15nmとなるように形成した。このようにすることで、ボトムセル7を形成した。
その後、厚さ30nmのアルミニウムドープされた酸化亜鉛(AZO)と厚さ300nmの銀(Ag)をスパッタ法にて順次形成し、これを第2電極層12とした。
第2電極層を形成した後、レーザースクライブ法により第1電極層の上に形成された各層を部分的に除去して、1cm2のサイズに分離した。こうして得られた3接合太陽電池を実施例2とした。
(比較例2)
実施例2のミドルセル6のi型非晶質シリコンゲルマニウム層の作製手順において、シラン、ゲルマン、及び水素の比率を変更してゲルマニウムの含有率を調整し、疑似的なダブルグレーデッド構造となるように、第4半導体層、第1半導体層、第2半導体層、第3半導体層、及び第5半導体層の5層の半導体層をこの順に製膜した。
第4半導体層の平均膜厚は100nmであり、第1半導体層の平均膜厚は12nmであり、第2半導体層の平均膜厚は10nmであり、第3半導体層の平均膜厚は5nmであり、第5半導体層の平均膜厚は5nmであった。
第4半導体層のゲルマニウムの含有率は60%であり、第1半導体層のゲルマニウムの含有率は40%であり、第2半導体層のゲルマニウムの含有率は50%であり、第3半導体層のゲルマニウムの含有率は40%であり、第5半導体層のゲルマニウムの含有率は30%であった。第4半導体層のバンドギャップは1.56eVであり、第1半導体層のバンドギャップは1.49eVであり、第2半導体層のバンドギャップは1.51eVであり、第3半導体層のバンドギャップは1.56eVであり、第5半導体層のバンドギャップは1.60eVであった。すなわち、第1半導体層から第5半導体層に向かうにつれて徐々にバンドギャップが大きくなっていた。それ以外は、実施例2と同様にして得られた太陽電池を比較例2とした。
実施例2のミドルセル6のi型非晶質シリコンゲルマニウム層の作製手順において、シラン、ゲルマン、及び水素の比率を変更してゲルマニウムの含有率を調整し、疑似的なダブルグレーデッド構造となるように、第4半導体層、第1半導体層、第2半導体層、第3半導体層、及び第5半導体層の5層の半導体層をこの順に製膜した。
第4半導体層の平均膜厚は100nmであり、第1半導体層の平均膜厚は12nmであり、第2半導体層の平均膜厚は10nmであり、第3半導体層の平均膜厚は5nmであり、第5半導体層の平均膜厚は5nmであった。
第4半導体層のゲルマニウムの含有率は60%であり、第1半導体層のゲルマニウムの含有率は40%であり、第2半導体層のゲルマニウムの含有率は50%であり、第3半導体層のゲルマニウムの含有率は40%であり、第5半導体層のゲルマニウムの含有率は30%であった。第4半導体層のバンドギャップは1.56eVであり、第1半導体層のバンドギャップは1.49eVであり、第2半導体層のバンドギャップは1.51eVであり、第3半導体層のバンドギャップは1.56eVであり、第5半導体層のバンドギャップは1.60eVであった。すなわち、第1半導体層から第5半導体層に向かうにつれて徐々にバンドギャップが大きくなっていた。それ以外は、実施例2と同様にして得られた太陽電池を比較例2とした。
〔太陽電池特性評価〕
実施例1と比較例1、及び実施例2と比較例2の太陽電池のそれぞれについて、AM1.5のスペクトル分布を有するソーラーシミュレーターを用いて、25℃の下で擬似太陽光を100mW/cm2のエネルギー密度で照射して光電変換特性の測定を行った。実施例1と比較例1の結果を表1に示し、実施例2と比較例2の結果を表2に示す。なお、表1の値は比較例1の値で規格化したものであり、表2の値は比較例2の値で規格化したものである。
実施例1と比較例1、及び実施例2と比較例2の太陽電池のそれぞれについて、AM1.5のスペクトル分布を有するソーラーシミュレーターを用いて、25℃の下で擬似太陽光を100mW/cm2のエネルギー密度で照射して光電変換特性の測定を行った。実施例1と比較例1の結果を表1に示し、実施例2と比較例2の結果を表2に示す。なお、表1の値は比較例1の値で規格化したものであり、表2の値は比較例2の値で規格化したものである。
表1から読み取れるように、実施例1の太陽電池は、広いバンドギャップをもつ第2半導体層を入れることによって、短絡電流密度(Jsc)が減少するものの、開放電圧(Voc)及び曲線因子(FF)が増加し、その結果、発電効率が4パーセントも増加した。
この結果から、実施例1の太陽電池では、狭いバンドギャップをもつ第1半導体層及び第3半導体層の間に広いバンドギャップをもつ第2半導体層を介在させることによって、反応場を構成する半導体層が第2半導体層によって分割され、分轄された半導体層がそれぞれ薄くなる。そのため、それぞれの膜中での欠陥の発生が抑制され、比較例に対して曲線因子(FF)が増加したと考えられる。
この結果から、実施例1の太陽電池では、狭いバンドギャップをもつ第1半導体層及び第3半導体層の間に広いバンドギャップをもつ第2半導体層を介在させることによって、反応場を構成する半導体層が第2半導体層によって分割され、分轄された半導体層がそれぞれ薄くなる。そのため、それぞれの膜中での欠陥の発生が抑制され、比較例に対して曲線因子(FF)が増加したと考えられる。
表2から読み取れるように、実施例2の太陽電池は、狭いバンドギャップをもつ第1半導体層を広いバンドギャップをもつ第4半導体層及び第5半導体層で挟んだ比較例2の太陽電池に比べて、開放電圧(Voc)がわずかに減少したものの、短絡電流密度(Jsc)及び曲線因子(FF)が増加し、その結果、発電効率が3パーセントも増加した。この結果から、広いバンドギャップをもつ半導体層と狭いバンドギャップをもつ半導体層を交互に積層することで、広いバンドギャップをもつ半導体層が電子輸送層として機能したと考えられる。そのため、実施例2の太陽電池では、開放電圧(Voc)及び曲線因子(FF)を高く維持した状態で、短絡電流密度(Jsc)が向上し、発電効率が向上したと考えられる。
以上の結果から、広いバンドギャップをもつ半導体層を狭いバンドギャップをもつ半導体層で挟むことによって曲線因子が増加し、発電効率を向上できることがわかった。
1 太陽電池
5 トップセル(第2光電変換ユニット)
6 ミドルセル(第1光電変換ユニット)
7 ボトムセル(第3光電変換ユニット)
10 第1電極層
11 光電変換部
12 第2電極層
25 p型非晶質半導体層(p型半導体層)
26 i型非晶質半導体層(i型半導体層)
27 n型結晶質半導体層(n型半導体層)
50 第1ワイド半導体層(第4半導体層)
51 第1ナロー半導体層(第1半導体層)
52 第2ワイド半導体層(第2半導体層)
53 第2ナロー半導体層(第3半導体層)
54 第3ワイド半導体層(第5半導体層)
55 積層ユニット
5 トップセル(第2光電変換ユニット)
6 ミドルセル(第1光電変換ユニット)
7 ボトムセル(第3光電変換ユニット)
10 第1電極層
11 光電変換部
12 第2電極層
25 p型非晶質半導体層(p型半導体層)
26 i型非晶質半導体層(i型半導体層)
27 n型結晶質半導体層(n型半導体層)
50 第1ワイド半導体層(第4半導体層)
51 第1ナロー半導体層(第1半導体層)
52 第2ワイド半導体層(第2半導体層)
53 第2ナロー半導体層(第3半導体層)
54 第3ワイド半導体層(第5半導体層)
55 積層ユニット
Claims (8)
- 2つの電極層の間に、少なくとも第1光電変換ユニットを備える太陽電池において、
前記第1光電変換ユニットは、p型半導体層と、n型半導体層と、前記p型半導体層とn型半導体層の間にi型半導体層とを備えており、
前記i型半導体層は、前記p型半導体層側から前記n型半導体層側に向けて、第1半導体層、第2半導体層、及び第3半導体層の順に積層された積層ユニットを備えており、
前記第1半導体層は、前記第2半導体層よりもバンドギャップが0.06eV以上小さいものであり、
さらに、前記第3半導体層は、前記第2半導体層よりもバンドギャップが0.06eV以上小さいものであることを特徴とする太陽電池。 - 前記i型半導体層は、前記積層ユニットを挟む第4半導体層と第5半導体層を有し、
前記第4半導体層は、前記第1半導体層と接するものであって、前記第1半導体層よりもバンドギャップが0.06eV以上大きく、
前記第5半導体層は、前記第3半導体層と接するものであって、前記第3半導体層よりもバンドギャップが0.06eV以上大きいことを特徴とする請求項1に記載の太陽電池。 - 前記第2半導体層は、バンドギャップが1.56eV以上であることを特徴とする請求項1又は2に記載の太陽電池。
- 支持基板上に前記2つの電極層のうち一方の電極層が積層されるものであり、
前記i型半導体層は、前記支持基板に対して最も離れた半導体層のバンドギャップが1.56eV以上であることを特徴とする請求項1〜3のいずれかに記載の太陽電池。 - 前記第2半導体層の平均膜厚は、5nm以上20nm以下であり、
前記第1半導体層及び第3半導体層の平均膜厚は、第2半導体層の平均膜厚よりも厚いことを特徴とする請求項1〜4のいずれかに記載の太陽電池。 - 前記第1半導体層、第2半導体層、及び第3半導体層は、いずれも非晶質のシリコンゲルマニウムを主成分とするものであり、
前記第2半導体層のゲルマニウムの含有率は、前記第1半導体層及び第3半導体層のそれぞれのゲルマニウムの含有率よりも小さいことを特徴とする請求項1〜5のいずれかに記載の太陽電池。 - 第2光電変換ユニットと、第3光電変換ユニットをさらに有し、
前記第1光電変換ユニットは、前記第2光電変換ユニット及び前記第3光電変換ユニットによって挟まれていることを特徴とする請求項1〜6のいずれかに記載の太陽電池。 - 請求項1〜7のいずれかに記載の太陽電池の製造方法であって、
前記第1半導体層、第2半導体層、及び第3半導体層は、同一種類の原料ガスを用いて製膜されることを特徴とする太陽電池の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013645A JP2017135249A (ja) | 2016-01-27 | 2016-01-27 | 太陽電池及び太陽電池の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013645A JP2017135249A (ja) | 2016-01-27 | 2016-01-27 | 太陽電池及び太陽電池の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017135249A true JP2017135249A (ja) | 2017-08-03 |
Family
ID=59504959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016013645A Pending JP2017135249A (ja) | 2016-01-27 | 2016-01-27 | 太陽電池及び太陽電池の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017135249A (ja) |
-
2016
- 2016-01-27 JP JP2016013645A patent/JP2017135249A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109004053B (zh) | 双面受光的晶体硅/薄膜硅异质结太阳电池及制作方法 | |
TWI438904B (zh) | 薄膜式太陽能電池及其製造方法 | |
Elbar et al. | Numerical simulation of CGS/CIGS single and tandem thin-film solar cells using the Silvaco-Atlas software | |
KR100642196B1 (ko) | 광전변환장치 및 그 제조방법 | |
JP5762552B2 (ja) | 光電変換装置とその製造方法 | |
US8575472B2 (en) | Photoelectric conversion device and method for producing same | |
Zeman | Thin-film silicon PV technology | |
KR102350885B1 (ko) | 태양 전지 | |
JP2001267598A (ja) | 積層型太陽電池 | |
JP5232362B2 (ja) | 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。 | |
TWI483406B (zh) | 太陽電池 | |
JP2012244065A (ja) | 薄膜光電変換装置およびその製造方法、薄膜光電変換モジュール | |
JP6564767B2 (ja) | 光電変換装置 | |
JP4864077B2 (ja) | 光電変換装置およびその製造方法 | |
KR101474487B1 (ko) | 박막형 태양전지 및 그 제조방법 | |
US20110120534A1 (en) | Thin film solar cell and manufacturing method thereof | |
KR20120119807A (ko) | 태양 전지 | |
CN103066153A (zh) | 硅基薄膜叠层太阳能电池及其制造方法 | |
CN102856421A (zh) | 一种新型三结薄膜太阳能电池及其生产方法 | |
JP2017135249A (ja) | 太陽電池及び太陽電池の製造方法 | |
KR20090065894A (ko) | 탠덤 구조 cigs 태양전지 및 그 제조방법 | |
JP4441298B2 (ja) | 光電変換装置およびその製造方法 | |
JPWO2006049003A1 (ja) | 薄膜光電変換装置の製造方法 | |
JP2011176084A (ja) | 光電変換モジュール及びその製造方法 | |
KR101644056B1 (ko) | 박막형 태양전지 및 그 제조방법 |