JP2017118050A - Semiconductor unit - Google Patents
Semiconductor unit Download PDFInfo
- Publication number
- JP2017118050A JP2017118050A JP2015254629A JP2015254629A JP2017118050A JP 2017118050 A JP2017118050 A JP 2017118050A JP 2015254629 A JP2015254629 A JP 2015254629A JP 2015254629 A JP2015254629 A JP 2015254629A JP 2017118050 A JP2017118050 A JP 2017118050A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- atf
- uneven surface
- sealing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、流体に浸漬させて冷却を行う半導体ユニットに関する。 The present invention relates to a semiconductor unit that is cooled by being immersed in a fluid.
上記のように冷却される半導体ユニットとして、特許文献1には車両用インバータの発熱部品をトランスミッションの潤滑油に油没させる技術が示されている。
As a semiconductor unit to be cooled as described above,
この特許文献1では、車両用インバータが、大容量コンデンサやパワーモジュールを電子基板に実装して構成されるものであり、潤滑油が電気的に絶縁体である性質を利用するため、絶縁性を確保することなくインバータに対して潤滑油を直接接触させる構成が採用されている。
In
また、特許文献2では、半導体チップを搭載する基板を封止する材料として、ハロゲン系難燃材を含まない樹脂を用い、半導体チップの周辺に不純物イオンを捕獲するゲッタリング部を備えた技術が示されている。尚、この文献には、流体に接触させて冷却を行うことは記載されてないが、イオンマイグレーションの原因物質が半導体に達しない有効性が記載されている。
特許文献3では、基板と発熱体との接合部を、絶縁性を有する第1の冷媒液で冷却し、発熱体上で前記接合部と異なる部分に水性の第2冷却液を接触させて冷却を行う技術が示されている。 In Patent Document 3, the bonding portion between the substrate and the heating element is cooled with a first coolant liquid having insulation, and the aqueous second cooling liquid is brought into contact with a portion different from the bonding portion on the heating element for cooling. Techniques for performing are shown.
この特許文献3では、半導体素子を基板に電気的に接続したものが半導体パッケージとして封止された構成を有している。絶縁性冷媒液と水性冷媒液とをケーシング内で2層分離させており、半導体パッケージの接合部を含む面の冷却には絶縁性冷却液を用い、それ以外の部分の冷却には水性冷媒液を用いるように構成されている。 In this Patent Document 3, a semiconductor element is electrically connected to a substrate and is sealed as a semiconductor package. The insulating refrigerant liquid and the aqueous refrigerant liquid are separated into two layers in the casing, the insulating coolant is used for cooling the surface including the joint portion of the semiconductor package, and the aqueous refrigerant liquid is used for cooling the other parts. It is comprised so that it may be used.
特許文献1に示されるトランスミッションの潤滑油にはオイルフィルタでは除去できない金属微粒子や金属イオンが含まれるものであり、この潤滑油に基板を接触させる構成では、金属微粒子が基板上で成長することや、金属イオンが金属として基板上に析出することも考えられる。このような場合には、半導体の端子や基板の回路等の間に電気的なリークパスを招くものであった。
The transmission lubricant shown in
金属イオンが金属として基板上に析出して絶縁部分が導通する現象をイオンマイグレーションと称しており、このような現象は、油温が高温であり、半導体素子に高電圧が印加する状況で発生しやすい。つまり、油温が高温である場合には、リードフレームの金属や、基板のプリント配線を構成する金属が潤滑油中に金属イオンとして溶出しやすい。また、高電圧の電界が作用する環境では金属の析出を生じやすい。これらの要因からイオンマイグレーションを招き、電気的なリークパスに繋がるものであった。 The phenomenon in which metal ions are deposited on the substrate as a metal and the insulating portion conducts is called ion migration. This phenomenon occurs when the oil temperature is high and a high voltage is applied to the semiconductor element. Cheap. That is, when the oil temperature is high, the metal of the lead frame and the metal constituting the printed wiring of the substrate are likely to elute as metal ions in the lubricating oil. In addition, metal deposition is likely to occur in an environment where a high voltage electric field acts. These factors led to ion migration, leading to an electrical leak path.
特に、油温が高温であり、半導体素子に高電圧が印加する環境は厳しく、特許文献1のように、潤滑油に対して半導体素子のリードフレームや基板のプリント配線が直接接触するものでは前述したイオンマイグレーションを招くことが考えられる。また、特許文献2のように流体に接触させる構成ではないものでは環境に耐えることが困難と考えられる。更に、特許文献3のように、2種の冷媒液を用いるものでは構造が複雑化することになり、しかも、絶縁性冷媒としてフッ素系不活性液体を用いるものでは、車両のミッションオイル等の流体を用いた冷却に適さないことになる。
In particular, the environment in which the oil temperature is high and a high voltage is applied to the semiconductor element is severe, and as described in
このように、流体に浸漬させてもリークパスを招くことなく安定的に冷却を行える半導体ユニットが求められる。 Thus, a semiconductor unit that can be stably cooled without causing a leak path even when immersed in a fluid is required.
本発明は、電気機器に用いられ、
半導体が基板に支持されると共に、前記半導体に接続する導体に電流が流れる方向に沿う位置の前記基板の表面に撥液性を有する凹凸面を形成している点を特徴とする。
The present invention is used in electrical equipment,
The semiconductor is supported by the substrate, and an uneven surface having liquid repellency is formed on the surface of the substrate at a position along a direction in which a current flows through a conductor connected to the semiconductor.
この様な電気機器において、設置位置によっては基板の表面に各種流体が付着する場合がある。そこで、本構成のように、半導体に接続する導体に電流が流れる方向に沿う位置の基板の表面に凹凸面が形成されることにより、この凹凸面が流体を撥じく性質(濡れ状態になり難い性質)から凹凸面に対する流体の接触が抑制される。このように流体の接触が抑制されることにより、流体に金属微粒子が含まれていても、その金属微粒子が基板や半導体に付着することがなく、また、流体に金属イオンが含まれていても、その金属イオンが析出する現象を抑制できる。
その結果、流体に浸漬させてもリークパスを招くことなく安定的に冷却を行える半導体ユニットが構成された。
In such an electric device, various fluids may adhere to the surface of the substrate depending on the installation position. Therefore, as in this configuration, an uneven surface is formed on the surface of the substrate at a position along the direction of current flow through the conductor connected to the semiconductor, so that the uneven surface repels fluid (becomes wet). Because of its difficult nature, fluid contact with the uneven surface is suppressed. By suppressing the contact of the fluid in this manner, even if the metal contains fine metal particles, the fine metal particles do not adhere to the substrate or the semiconductor, and even if the fluid contains metal ions. , The phenomenon of precipitation of the metal ions can be suppressed.
As a result, a semiconductor unit that can be stably cooled without causing a leak path even when immersed in a fluid was constructed.
本発明は、前記半導体が、内部において前記基板の厚み方向に電流が流れるものであり、前記半導体の側面に撥液性を有する凹凸面を形成しても良い。 In the present invention, a current flows in the thickness direction of the substrate inside the semiconductor, and an uneven surface having liquid repellency may be formed on a side surface of the semiconductor.
これによると、半導体の内部において基板の厚み方向に電流が流れるため、基板に形成される凹凸面に加えて、半導体の側面に凹凸面が形成されることにより、その凹凸面が流体を撥じく性質(濡れ状態になり難い性質)から凹凸面に対する流体の接触が抑制される。これによっても、流体に金属微粒子が含まれていても、その金属微粒子が基板や半導体に付着することがなく、また、流体に金属イオンが含まれていても、その金属イオンが析出する現象を抑制できる。 According to this, since the current flows in the thickness direction of the substrate inside the semiconductor, the uneven surface is formed on the side surface of the semiconductor in addition to the uneven surface formed on the substrate, so that the uneven surface repels fluid. Due to its high properties (properties that are difficult to become wet), fluid contact with the uneven surface is suppressed. This also prevents the metal fine particles from adhering to the substrate or the semiconductor even if the fluid contains metal fine particles, and the metal ions to precipitate even if the fluid contains metal ions. Can be suppressed.
本発明は、前記凹凸面の凹部が、レーザビームの照射により形成されても良い。 In the present invention, the concave portion of the concave-convex surface may be formed by laser beam irradiation.
これによると、レーザビームの照射により凹部を形成できるため、例えば、撥液性を有する物質を用いる必要がなく、微細な凹凸を形成することも可能となる。 According to this, since the concave portion can be formed by laser beam irradiation, for example, it is not necessary to use a liquid-repellent substance, and it is possible to form fine irregularities.
本発明は、前記凹凸面において、流体の接触角が120度以上でも良い。 In the present invention, the contact angle of the fluid may be 120 degrees or more on the uneven surface.
これによると、接触角が大きいため、凹凸面に接触する流体を良好に撥じくことになり、凹凸面の性能を一層向上させることになる。 According to this, since the contact angle is large, the fluid in contact with the uneven surface is favorably repelled, and the performance of the uneven surface is further improved.
本発明は、前記凹凸面と前記半導体の表面とが電気的な絶縁膜で覆われても良い。 In the present invention, the uneven surface and the surface of the semiconductor may be covered with an electrical insulating film.
これによると、絶縁膜が形成されることにより、半導体に高電圧が印加される状態でもリークや放電を抑制できる。また、絶縁膜が形成されることにより、流体に含まれる金属の微粒子や、金属イオンが、撥水面や半導体の表面に対して直接接触することもない。特に、凹凸面に絶縁膜が覆う形態では、これらの境界が凹凸に沿って折れ曲がった形態で形成されるため、例えば、境界に流体が浸入しても、流体が半導体にまでの時間を長くしてリークパスの発生を阻止できる。 According to this, by forming the insulating film, leakage and discharge can be suppressed even when a high voltage is applied to the semiconductor. In addition, the formation of the insulating film prevents the metal fine particles and metal ions contained in the fluid from coming into direct contact with the water repellent surface or the semiconductor surface. In particular, in the form in which the insulating film covers the uneven surface, these boundaries are formed in a form bent along the unevenness.For example, even if the fluid enters the boundary, the time until the fluid reaches the semiconductor is lengthened. This can prevent the occurrence of leak paths.
本発明は、前記基板のうち前記半導体に隣接する領域と、前記半導体の表面とが封止部材で覆われても良い。 In the present invention, a region of the substrate adjacent to the semiconductor and the surface of the semiconductor may be covered with a sealing member.
これによると、封止部材で覆うことにより、基板の表面と半導体の表面との保護が可能となる。 According to this, the surface of the substrate and the surface of the semiconductor can be protected by covering with the sealing member.
以下、本発明の実施形態を図面に基づいて説明する。
図1に示すように、半導体Sを基板1に支持して電力制御部(半導体ユニットの一例)が構成されている。この電力制御部は、ハイブリッド型車両において走行用モータへの電力供給を制御するものであり、数百〜数キロボルトの電圧、数十〜数百アンペアの電流となる電力を制御できるように構成されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1, a power control unit (an example of a semiconductor unit) is configured by supporting a semiconductor S on a
図面にはパワーMOSFETで成る電力制御部を示しており、基板1は、セラミック板1aの上面に銅等により導体としてパターン1bが形成されている。このパターン1bの上面に導電性の接合材料2が接合され、更に、この接合材料2の上面にチップ状の半導体Sが支持されている。
In the drawing, a power control unit composed of a power MOSFET is shown, and a
基板1は、樹脂、フレキシブル基板、ガラスエポキシから形成されていてもよい。パターン1bは、アルミニウムその他の合金等の金属で形成されてもよく、バスバーとしてもよい。また、基板1として放熱板を用いてもよい。
The board |
図面には示していないが、パワー半導体Sの上面の所定部位には導体で成る一対のリードがボンディングの技術により電気的に導通するように接続する。この半導体Sでは、一対のリードの一方がゲート端子となり、他方がソース端子となり、パターン1bがドレイン端子となる。また、半導体SとしてIGBTや、SiCで成る半導体を用いることも可能である。尚、電力制御部は、走行用モータに限らず、他の電動アクチュエータへの電力供給を制御するように構成されるものでも良い。
Although not shown in the drawing, a pair of leads made of a conductor are connected to a predetermined portion on the upper surface of the power semiconductor S so as to be electrically connected by a bonding technique. In this semiconductor S, one of the pair of leads serves as a gate terminal, the other serves as a source terminal, and the
電力制御部は、車両の自動変速機の変速制御に用いられるATF(ATFは、Automatic Transmission Fluidの略称)に浸漬させることによりATFに接触して冷却が行われるように構成されている。このATFは、絶縁体のオイルであり、流体の一例である。 The power control unit is configured to be cooled in contact with the ATF by being immersed in ATF (ATF is an abbreviation for Automatic Transmission Fluid) used for shift control of the automatic transmission of the vehicle. The ATF is an insulating oil and is an example of a fluid.
電力制御部は、ATFクーラからの戻り経路中や、ATFを貯留するタンク内に配置される。尚、電力制御部を冷却する流体として、ミッションオイルやエンジンオイルを用いても良い。 The power control unit is disposed in a return path from the ATF cooler or in a tank that stores the ATF. In addition, you may use mission oil or engine oil as a fluid which cools an electric power control part.
ATFにはフィルタでは除去できない金属微粒子や金属イオンが含まれるものである。従って、電力制御部が長期に亘ってATFに接触した場合には、金属微粒子が基板1や半導体Sに付着して成長し、パターン1bとリードとの間に導通部を作り出すことや、パターン1bと半導体Sとの間に導通部を作り出してリークパスを招くことがある。
ATF contains metal fine particles and metal ions that cannot be removed by a filter. Therefore, when the power control unit is in contact with the ATF for a long period of time, the metal fine particles adhere to the
その現象の具体例として、電力制御部が長期に亘って高温のATFが基板1に接触した場合には、リードの金属やパターン1b金属がATF中に金属イオンとして溶け出す。このように金属イオンがATFに溶け出した場合には、高電圧の電界の作用によりイオンマイグレーションを招き、パターンとリードとの間に導通部を作り出すことや、析出した金属がパターン1bと半導体Sとの間に導通部を作り出しリークパスを招くのである。
As a specific example of the phenomenon, when the high-temperature ATF is in contact with the
このような不都合に対処すべく、電力制御部では、図2に示すように基板1のうち半導体Sを取り囲むパターン1bの表面に対して微細な凹凸により撥液性(撥水性、撥油性)を有する凹凸面Rが形成されている。また、図3に示すようにパターン1bに形成された凹凸面Rから半導体Sの表面に亘って絶縁性の樹脂のコーティングを施すことにより、これらを絶縁膜4で覆っている。更に、図4に示すように絶縁膜4の表面を覆うように樹脂で成る封止部材5を形成している。尚、図1〜図4に示した断面図は、電力制御部を製造する際の工程と一致する。
In order to deal with such inconvenience, the power control unit has liquid repellency (water repellency, oil repellency) due to fine unevenness on the surface of the
図4に示すように、封止部材5は、エポキシ樹脂等で形成され、この封止部材5の表面には多数のディンプル5aを形成している。このディンプル5aは、ATFが流動した際に封止部材5の表面で乱流を形成し、封止部材5の表面でATFの渦流が発生するのを抑制している。尚、封止部材5の熱膨張率は、半導体Sや基板1と等しいことが望ましい。
As shown in FIG. 4, the sealing
リードに流れる電流の方向は、通常、パターン1bの表面に沿う。そのため、電流が流れる方向に沿ってパターン1bの表面に撥液性を有する凹凸面Rが形成されている。これにより、金属微粒子の付着や、イオンマイグレーションを抑制し、パターン1bとリードとの間に導通部が作り出される不都合が抑制される。また、このように凹凸面Rを形成することにより半導体Sの表裏両面の間に亘る導通部が形成される不都合も抑制される。
The direction of the current flowing through the lead is usually along the surface of the
凹凸面Rは、パターン1bの表面に対して、フェムト秒ファイバレーザーのビーム発生装置8からのレーザビームを走査するように照射することにより微細なライン状の溝を多数形成して構成されている。このように形成された複数の溝が凹部となり、隣り合う溝に挟まれる領域が凸部となる。尚、凹凸面Rを形成する場合には、必ずしもライン状の溝を形成する必要はなく、多数の凹部を形成することにより凹凸を形成しても良い。また、凹凸面Rは、レーザ加工に代えてプラズマ加工等により形成されてもよい。
The concavo-convex surface R is formed by forming a large number of fine line-shaped grooves by irradiating the surface of the
凹凸面Rで撥液性を向上させるためには、凹凸面Rの多数の点をATFに接触させて表面エネルギーを低下させる必要がある。ただし、凹凸ピッチが所定の限界を超えて大きい場合や、凹凸高さが低い(溝が浅い)場合には、凹部(溝の底)にATFが接触してしまい表面エネルギーの低減に繋がらない。一方、凹凸ピッチが極めて狭い場合には、ATFに対して隣り合う複数の凸部が接触するため広い面がATFに接触するものと同様の接触形態となり表面エネルギーの低減に繋がらない。 In order to improve the liquid repellency on the uneven surface R, it is necessary to reduce the surface energy by bringing many points on the uneven surface R into contact with the ATF. However, when the concavo-convex pitch is larger than a predetermined limit, or when the concavo-convex height is low (the groove is shallow), the ATF comes into contact with the recess (bottom of the groove), and the surface energy is not reduced. On the other hand, when the concavo-convex pitch is extremely narrow, a plurality of adjacent convex portions are in contact with the ATF, so that a wide surface is similar to that in contact with the ATF, and the surface energy is not reduced.
図5に示すように、絶縁膜4は、パレリン(商品名)、ポリアミドイミド、メチルシラン等の材料を10μm未満の膜圧でコーティングすることにより形成される。尚、絶縁膜4は決まった厚さで形成されるものであるが、同図に2点鎖線で示すように、溝部分の絶縁膜4の膜厚を大きくするように形成しても良い。このように形成した本実施形態の凹凸面は、例えば流体がオイルである場合に、その接触角は120度以上となった。
As shown in FIG. 5, the insulating
〔実施形態の作用・効果〕
このように、凹凸面Rを形成し、凹凸面Rと半導体Sとを絶縁膜4で覆い、これらを封止部材5で覆うことにより、ATFが基板1と半導体Sとに直接的に接触する不都合を抑制する。その結果、ATFの油温が高く、半導体Sに印加する電圧が高圧で、半導体Sに大電流が流れる状況でも、リークパスを招くことがなく、長期に亘って安定的な使用が可能となる。
[Operation / Effect of Embodiment]
In this manner, the uneven surface R is formed, the uneven surface R and the semiconductor S are covered with the insulating
また、凹凸面Rと絶縁膜4との境界が凹凸に沿って折れ曲がった形態で形成されるため、この境界部分にATFが浸入した場合でも、ATFが半導体Sに達するまでの距離を長くし、リークパスの発生を極めて低くすることが可能となる。
In addition, since the boundary between the concavo-convex surface R and the insulating
半導体Sの表面には一対のリードが接続しており、これらのリードに流れる電流の方向がパターン1bの表面に沿うことになる。従って、この電流が流れる方向に沿うようにパターン1bの表面に撥液性を有する凹凸面Rが形成されている。これにより、凹凸面Rが金属微粒子の付着や、イオンマイグレーションを抑制し、パターン1bとリードとを結ぶように導通部が作り出される不都合を抑制する。これにより、後述する別実施形態(a)のように、パターン1bの表面に凹凸面Rだけを形成した電力制御部をATFに浸漬して冷却を行ってもリークパスの抑制を実現する。
A pair of leads are connected to the surface of the semiconductor S, and the direction of current flowing through these leads is along the surface of the
〔別実施形態〕
本発明は、上記した実施形態以外に以下のように構成しても良い(実施形態と同じ機能を有するものには、実施形態と共通の番号、符号を付している)。
[Another embodiment]
In addition to the above-described embodiments, the present invention may be configured as follows (the components having the same functions as those of the embodiments are given the same numbers and symbols as those of the embodiments).
(a)図6に示すように、半導体Sの側面と、接合材料2の側面とに対して微細な凹凸を形成することにより凹凸面Rを形成しても良い。このように凹凸面Rを形成することによりパターン1bから半導体Sの表面に及ぶ領域でのATFが撥じく性質(濡れ状態になり難い性質)を高めることができる。
(A) As shown in FIG. 6, the uneven surface R may be formed by forming fine unevenness on the side surface of the semiconductor S and the side surface of the
この構成では、半導体Sの内部において、基板1の厚み方向(同図では上下方向)に電流が流れるため、半導体Sの側面と、接合材料2の側面とに対して微細な凹凸面Rが形成されている。これにより、凹凸面Rが金属微粒子の付着や、イオンマイグレーションを抑制し、半導体Sの表面と裏面とを結ぶように導通部が作り出される不都合を抑制し、リークパスの発生を抑制できる。
In this configuration, since a current flows in the thickness direction of the substrate 1 (vertical direction in the figure) inside the semiconductor S, a fine uneven surface R is formed on the side surface of the semiconductor S and the side surface of the
尚、この構成では半導体Sの側面と接合材料2の側面とに予め凹凸面Rを形成しておき、これらを、基板1に支持することになる。このように半導体Sの側面と接合材料2の側面とに凹凸面R形成する構成を、パターン1bに凹凸面Rを形成する構成に組み合わせることも可能である。更に、このように組み合わせた構成に対して、絶縁膜4と、封止部材5とを形成することにより、リークパスの発生を一層良好に抑制することが可能となる。
In this configuration, the uneven surface R is formed in advance on the side surface of the semiconductor S and the side surface of the
(b)図7に示すように、絶縁膜4の表面を覆う封止部材5を、中央部が滑らかに突出する形状となるように樹脂で形成し、更に、封止部材5の表面に多数のディンプル5aを形成する。このように封止部材5の形状を滑らかにすることによりATFの流れを円滑にすると共に、ディンプル5aが、ATFが流動した際に乱流を作り出し、封止部材5の表面でのATFに渦流の発生を一層抑制する。
(B) As shown in FIG. 7, the sealing
図7において、封止部材5の形状が、例えば、矩形の滑らかでない形状の場合、封止部材5の表面を図7中の左側から右側に向けてATFが流動すると、封止部材5の右側付近に渦流が発生し、この渦流が、封止部材5の右側部分と基板1との接合部において、封止部材5を基板1から剥がすように作用する。この渦流による力が、封止部材と基板1の接合力より強いと、封止部材5が基板1から剥がれてしまう場合が考えられる。封止部材5が基板1から剥がされると、剥がれた部位からATFが浸入してイオンマイグレーションを招き、電気的なリークパスに繋がる可能性も考えられる。
In FIG. 7, when the shape of the sealing
図7に示す封止部材5は、中央部が滑らかに突出する形状とされ、更に、封止部材5の表面に多数のディンプル5aが形成されることにより、封止部材5の表面を図7中の左側から右側に向けてATFが流動すると、封止部材5の右側部分と基板1との接合部において、流動するATFが封止部材5を押さえ付けるように作用し、また、封止部材5と基板1に対するATFの流れの剥離が遅くなるため、封止部材5の右側部分と基板1との接合部において渦流の流れを抑制することができる。
従って、ATFが、封止部材5と基板1との接合部において、封止部材5を基板1から剥がすように作用する力を抑制でき、ひいては、イオンマイグレーション、リークパスの発生を抑制することができる。
The sealing
Therefore, ATF can suppress the force that acts to peel off the sealing
(c)絶縁膜4と封止部材5とを備えない構成の電力制御部を、ATFに浸漬させATFに接触するように用いる。つまり、図2に示すように、セラミック板1aの表面にのみ凹凸面Rを形成したものや、前述した別実施形態(a)のように、セラミック板1aの表面と、半導体Sの側面と、接合材料2の側面とに凹凸面Rを形成したものを、ATF等の流体に接触させて冷却を行うように構成する。
(C) A power control unit that does not include the insulating
このように構成したものでは、凹凸面Rでの撥液性能により流体が撥じかれるため(濡れる状態とならないため)、金属微粒子の付着や、イオンマイグレーションの抑制が可能となる。 In such a configuration, the fluid is repelled by the liquid repellent performance on the concavo-convex surface R (because it does not become wet), so that it is possible to suppress the adhesion of metal fine particles and ion migration.
(d)封止部材5を備えずに、図3に示すように、凹凸面Rの表面に絶縁膜4だけを形成した電力制御部を、ATFに浸漬させATF等に接触するように用いる。
(D) Without providing the sealing
このように構成したものであっても、絶縁膜4が10μ未満と薄く形成されているため、撥液性能を発揮しつつ、良好な絶縁効果をうることが可能となる。
Even in such a configuration, since the insulating
(e)基板1として、例えば、ガラスエポキシの板材の表面にプリント配線の技術により金属箔を形成したものを用い、板材の表面と、金属箔の表面とに凹凸面Rを形成しても良い。また、半導体Sとして樹脂等のパッケージに半導体素子を封入し、端子がパッケージの外面に露出したものを用い、パッケージの外面と、端子の表面とに凹凸面Rを形成しても良い。
(E) As the
本実施の形態においては、電力制御部はATF中に浸漬される構成としたが、特にこの構成に限定されるものではなく、液体(水、油)に浸漬される構成としてもよい。 In the present embodiment, the power control unit is configured to be immersed in the ATF, but is not particularly limited to this configuration, and may be configured to be immersed in a liquid (water, oil).
本発明は、例えば流体中において流体に浸漬させて冷却を行う半導体ユニットなど、流体に接触する可能性のある半導体ユニットに広く利用することができる。 The present invention can be widely used for semiconductor units that may come into contact with a fluid, such as a semiconductor unit that is cooled by being immersed in a fluid.
1 基板
4 絶縁膜
5 封止部材
R 凹凸面
S 半導体
1
Claims (6)
半導体が基板に支持されると共に、前記半導体に接続する導体に電流が流れる方向に沿う位置の前記基板の表面に撥液性を有する凹凸面を形成している半導体ユニット。 Used in electrical equipment,
A semiconductor unit in which a semiconductor is supported by a substrate, and a concavo-convex surface having liquid repellency is formed on a surface of the substrate at a position along a direction in which a current flows through a conductor connected to the semiconductor.
The semiconductor unit according to claim 1, wherein a region of the substrate adjacent to the semiconductor and a surface of the semiconductor are covered with a sealing member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015254629A JP2017118050A (en) | 2015-12-25 | 2015-12-25 | Semiconductor unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015254629A JP2017118050A (en) | 2015-12-25 | 2015-12-25 | Semiconductor unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017118050A true JP2017118050A (en) | 2017-06-29 |
Family
ID=59232108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015254629A Pending JP2017118050A (en) | 2015-12-25 | 2015-12-25 | Semiconductor unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017118050A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036575A (en) * | 2017-08-10 | 2019-03-07 | アイシン精機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JPWO2020195847A1 (en) * | 2019-03-26 | 2020-10-01 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004140078A (en) * | 2002-10-16 | 2004-05-13 | Dainippon Printing Co Ltd | Multilayer printed circuit substrate |
JP2005187316A (en) * | 2003-12-05 | 2005-07-14 | Nippon Sheet Glass Co Ltd | Selectively adherent substrate and its manufacturing method |
JP2005333034A (en) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus, its manufacturing method and packaging method |
JP2013168622A (en) * | 2011-03-28 | 2013-08-29 | Fujifilm Corp | Reflection substrate for light-emitting element and method for manufacturing the same |
JP2014511498A (en) * | 2011-11-25 | 2014-05-15 | エルジー・ケム・リミテッド | Super water-repellent substrate and manufacturing method thereof |
JP2015070107A (en) * | 2013-09-30 | 2015-04-13 | 三菱電機株式会社 | Semiconductor device and manufacturing method of the same |
JP2015144228A (en) * | 2013-12-24 | 2015-08-06 | アイシン精機株式会社 | semiconductor device |
-
2015
- 2015-12-25 JP JP2015254629A patent/JP2017118050A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004140078A (en) * | 2002-10-16 | 2004-05-13 | Dainippon Printing Co Ltd | Multilayer printed circuit substrate |
JP2005187316A (en) * | 2003-12-05 | 2005-07-14 | Nippon Sheet Glass Co Ltd | Selectively adherent substrate and its manufacturing method |
JP2005333034A (en) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus, its manufacturing method and packaging method |
JP2013168622A (en) * | 2011-03-28 | 2013-08-29 | Fujifilm Corp | Reflection substrate for light-emitting element and method for manufacturing the same |
JP2014511498A (en) * | 2011-11-25 | 2014-05-15 | エルジー・ケム・リミテッド | Super water-repellent substrate and manufacturing method thereof |
JP2015070107A (en) * | 2013-09-30 | 2015-04-13 | 三菱電機株式会社 | Semiconductor device and manufacturing method of the same |
JP2015144228A (en) * | 2013-12-24 | 2015-08-06 | アイシン精機株式会社 | semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036575A (en) * | 2017-08-10 | 2019-03-07 | アイシン精機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP7004138B2 (en) | 2017-08-10 | 2022-01-21 | 株式会社アイシン | Semiconductor devices and methods for manufacturing semiconductor devices |
JPWO2020195847A1 (en) * | 2019-03-26 | 2020-10-01 | ||
WO2020195847A1 (en) * | 2019-03-26 | 2020-10-01 | ローム株式会社 | Electronic device and method for manufacturing electronic device |
JP7312814B2 (en) | 2019-03-26 | 2023-07-21 | ローム株式会社 | ELECTRONIC DEVICE AND METHOD OF MANUFACTURING ELECTRONIC DEVICE |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9516748B2 (en) | Circuit board, electronic module and illuminating device having the circuit board, and method for manufacturing the circuit board | |
US11778735B2 (en) | Circuit board having a cooling area above and below a semiconductor chip | |
JP6138500B2 (en) | Power semiconductor device | |
JP2016207910A (en) | Semiconductor device | |
US10314208B2 (en) | Cooling device, method for producing a cooling device and power circuit | |
CN107301987B (en) | The radiator structure of semiconductor device | |
US10028384B2 (en) | Circuit board assembly, control device for a cooler fan module and method | |
JP2017118050A (en) | Semiconductor unit | |
JP2018117149A (en) | Surface mountable semiconductor device | |
JP6335815B2 (en) | Heat dissipation structure | |
JP6610102B2 (en) | Semiconductor module | |
CN107567176B (en) | Electronic component and method for producing an electronic component | |
KR20170069365A (en) | Direct cooling type power module and method for manufacturing the same | |
US9281270B2 (en) | Method for making contact with a semiconductor and contact arrangement for a semiconductor | |
US10251256B2 (en) | Heat dissipating structure | |
JP7059714B2 (en) | Power converter and manufacturing method of power converter | |
JP6200693B2 (en) | Electronic control unit | |
JP6918225B2 (en) | Power converter | |
JP6953859B2 (en) | Semiconductor device | |
JP5024009B2 (en) | Electronic circuit mounting method and mounting structure | |
US9943015B2 (en) | Assembly structure of high-power semiconductors and heat sink | |
TWI837911B (en) | Circuit substrate having microfluidic channel and manufacturing method thereof | |
JP2010040569A (en) | Electronic component module | |
JP4742964B2 (en) | Mounting substrate and manufacturing method thereof | |
US9165892B2 (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200218 |